JP2011181874A - Germanium light receiver and method of manufacturing the same - Google Patents
Germanium light receiver and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011181874A JP2011181874A JP2010047588A JP2010047588A JP2011181874A JP 2011181874 A JP2011181874 A JP 2011181874A JP 2010047588 A JP2010047588 A JP 2010047588A JP 2010047588 A JP2010047588 A JP 2010047588A JP 2011181874 A JP2011181874 A JP 2011181874A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- germanium
- silicon
- germanium layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Description
本発明は、ゲルマニウムの層とシリコンとの層から構成したゲルマニウム受光器およびその製造方法に関するものである。 The present invention relates to a germanium light-receiving device composed of a germanium layer and a silicon layer, and a method of manufacturing the same.
シリコン基板の上に形成された光導波路を基本とする平面導波型光回路は、光分岐,光スイッチ,波長フィルターなどの光通信のキー部品に広く利用されている。また、光デバイスの大幅な小型化、高集積化、さらにはシリコン電子素子との融合を目的に、近年では、シリコンからなるコアを用いたシリコン導波路が用いられるようになっている。シリコンは電子回路（シリコン集積回路）で広く使われている材料であり、シリコン導波路は、いわゆるＣＭＯＳプロセスで形成できることから、シリコン導波路を使うことで光回路とシリコン集積回路とを同一シリコン基板上に作製することが可能となる。 2. Description of the Related Art Planar waveguide optical circuits based on optical waveguides formed on silicon substrates are widely used for optical communication key components such as optical branching, optical switches, and wavelength filters. In recent years, a silicon waveguide using a core made of silicon has been used for the purpose of significantly reducing the size and integration of an optical device and further integrating it with a silicon electronic element. Since silicon is a material widely used in electronic circuits (silicon integrated circuits), and silicon waveguides can be formed by a so-called CMOS process, an optical circuit and a silicon integrated circuit can be formed on the same silicon substrate by using silicon waveguides. It becomes possible to produce it on top.
このような光回路とシリコン集積回路とを融合させるためには、受光器の集積が不可欠となるが、シリコン集積回路上で、通信波長帯である１．６μｍ程度までの波長の近赤外光を検出するためには、シリコン半導体より禁制帯幅の狭いゲルマニウム半導体を利用することになる。シリコン集積回路上のゲルマニウム受光器としては、ｐ型ゲルマニウム層とｎ型ゲルマニウム層との間にノンドープのｉ型ゲルマニウム層を吸収層として形成したものがある。 In order to fuse such an optical circuit and a silicon integrated circuit, it is essential to integrate a light receiver. However, near infrared light having a wavelength up to about 1.6 μm which is a communication wavelength band on the silicon integrated circuit. In order to detect this, a germanium semiconductor having a narrower forbidden band than a silicon semiconductor is used. As a germanium photodetector on a silicon integrated circuit, there is one in which a non-doped i-type germanium layer is formed as an absorption layer between a p-type germanium layer and an n-type germanium layer.
上述したゲルマニウム受光器は、エピタキシャル成長によって、ｐ型ゲルマニウム層，ｉ型ゲルマニウム層，およびｎ型ゲルマニウム層が、シリコン基板から順に積層され、ｐｉｎ構造とされている。このｐｉｎ構造に上方から空間を介して光が照射されると光電流が流れる。また、光導波路を組み合わせる場合は、横方向から光が照射され、光電流が流れるようになっている。 The germanium photodetector described above has a pin structure in which a p-type germanium layer, an i-type germanium layer, and an n-type germanium layer are sequentially stacked from a silicon substrate by epitaxial growth. When this pin structure is irradiated with light from above through a space, a photocurrent flows. Further, when combining optical waveguides, light is irradiated from the lateral direction so that a photocurrent flows.
この種の受光器として、非特許文献１に記載の受光器がある。この受光器は、層厚約１μｍのｉ型ゲルマニウム層をｐ型シリコン基板上へ形成した後、形成したｉ型ゲルマニウム層の０．２μｍの深さまでリンなどのｎ型不純物をイオン注入することにより、ｎ型ゲルマニウム層を最表面に形成し、ｐｉｎ構造としている。 As this type of light receiver, there is a light receiver described in Non-Patent Document 1. In this optical receiver, after an i-type germanium layer having a layer thickness of about 1 μm is formed on a p-type silicon substrate, n-type impurities such as phosphorus are ion-implanted to a depth of 0.2 μm of the formed i-type germanium layer. The n-type germanium layer is formed on the outermost surface to have a pin structure.
しかしながら、シリコン光回路や電子回路などのシリコン集積回路とゲルマニウムによる受光器とを集積する場合、次に示すような問題がある。 However, when a silicon integrated circuit such as a silicon optical circuit or an electronic circuit is integrated with a germanium photo detector, there are the following problems.
ゲルマニウムは、酸化やエッチングがされやすい性質がある。このため、標準的なアニール炉での熱処理中にゲルマニウムが酸化・蒸発し、表面荒れやゲルマニウム膜厚の減少により受光器の作製が困難になるという問題がある。また、ゲルマニウムは、シリコンプロセスにおいて一般的に用いられているＲＣＡ洗浄や硫酸・過酸化水素混合液洗浄に耐性がない。このため、これらの洗浄を行うことができず、金属や有機物の汚染原子の除去ができないためシリコン集積回路の性能が低下するという問題もある。上述した熱処理や洗浄処理などで除去されたゲルマニウムがシリコン集積回路に付着すると汚染原子となり、シリコン集積回路の性能が低下するという問題もある。これらの問題は、ゲルマニウム受光器とシリコン集積回路の集積化を困難にしている。 Germanium has the property of being easily oxidized and etched. For this reason, germanium is oxidized and evaporated during heat treatment in a standard annealing furnace, and there is a problem that it becomes difficult to fabricate a light receiver due to surface roughness and a reduction in germanium film thickness. Germanium is not resistant to RCA cleaning or sulfuric acid / hydrogen peroxide mixed solution cleaning generally used in silicon processes. For this reason, there is a problem that the performance of the silicon integrated circuit is deteriorated because these cleaning cannot be performed and the contaminant atoms of the metal or organic matter cannot be removed. When germanium removed by the heat treatment or the cleaning treatment described above adheres to the silicon integrated circuit, it becomes a contaminated atom, and there is a problem that the performance of the silicon integrated circuit deteriorates. These problems make it difficult to integrate a germanium photodetector and a silicon integrated circuit.
本発明は、以上のような問題点を解消するためになされたものであり、シリコンからなる集積回路とゲルマニウム受光器との集積化がより容易に行えるようにすることを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to make it easier to integrate an integrated circuit made of silicon and a germanium photodetector.
本発明に係るゲルマニウム受光器は、シリコン層の上に形成された第１ゲルマニウム層と、この第１ゲルマニウム層の上に形成された第２ゲルマニウム層と、この第２ゲルマニウム層の上に第２ゲルマニウム層の上面を覆って形成されたシリコンキャップ層とを少なくとも備え、第１ゲルマニウム層および第２ゲルマニウム層の一方はノンドープとされ、他方は第１導電型とされ、ノンドープとされた第１ゲルマニウム層の側のシリコン層、もしくはノンドープとされた第２ゲルマニウム層の側のシリコンキャップ層は、第２導電型とされ、第１導電型とされた第２ゲルマニウム層の側のシリコンキャップ層、もしくは第１導電型とされた第１ゲルマニウム層の側のシリコン層は、第１導電型とされている。 A germanium photodetector according to the present invention includes a first germanium layer formed on a silicon layer, a second germanium layer formed on the first germanium layer, and a second germanium layer on the second germanium layer. And a silicon cap layer formed to cover the upper surface of the germanium layer, wherein one of the first germanium layer and the second germanium layer is non-doped, the other is the first conductivity type, and the first germanium is non-doped. The silicon layer on the side of the layer, or the silicon cap layer on the side of the non-doped second germanium layer is of the second conductivity type, the silicon cap layer on the side of the second germanium layer of the first conductivity type, or The silicon layer on the side of the first germanium layer that is the first conductivity type is the first conductivity type.
上記ゲルマニウム受光器において、第２導電型とされたシリコン層の上にノンドープとされた第１ゲルマニウム層が形成され、第１ゲルマニウム層の上に第１導電型とされた第２ゲルマニウム層が形成され、第２ゲルマニウム層の上に第１導電型とされたシリコンキャップ層が形成されているようにしてもよい。この場合、シリコン層の上に形成された第２導電型とされた第３ゲルマニウム層を備え、この第３ゲルマニウム層の上に第１ゲルマニウム層が形成されているようにしてもよい。 In the germanium photodetector, a non-doped first germanium layer is formed on a silicon layer having a second conductivity type, and a second germanium layer having a first conductivity type is formed on the first germanium layer. A silicon cap layer having the first conductivity type may be formed on the second germanium layer. In this case, a third germanium layer having the second conductivity type formed on the silicon layer may be provided, and the first germanium layer may be formed on the third germanium layer.
上記ゲルマニウム受光器において、第１導電型とされたシリコン層の上に第１導電型とされた第１ゲルマニウム層が形成され、第１ゲルマニウム層の上にノンドープとされた第２ゲルマニウム層が形成され、第２ゲルマニウム層の上に第２導電型とされたシリコンキャップ層が形成されているようにしてもよい。 In the germanium photodetector, a first germanium layer having the first conductivity type is formed on the silicon layer having the first conductivity type, and a non-doped second germanium layer is formed on the first germanium layer. In addition, a silicon cap layer having the second conductivity type may be formed on the second germanium layer.
また、本発明に係るゲルマニウム受光器の製造方法は、酸化シリコンからなる下部クラッド層の上にシリコンからなるシリコンコアを形成する第１工程と、一部のシリコンコアに第１導電型の不純物を導入して第１導電型領域を形成する第２工程と、下部クラッド層の上にシリコンコアを覆うように上部クラッド層を形成する第３工程と、シリコンコアの第１導電型領域の一部が露出する開口部を上部クラッド層に形成する第４工程と、第１導電型領域の露出部に接してゲルマニウム層を選択的に形成する第５工程と、ゲルマニウム層の上にゲルマニウム層の上面を覆ってシリコンキャップ層を形成する第６工程と、ゲルマニウム層の上層に第２導電型の不純物を導入して第２導電型領域を形成し、少なくともゲルマニウム層および第２導電型領域を含んで構成されたゲルマニウム受光器を形成する第７工程とを少なくとも備える。 The method for manufacturing a germanium photodetector according to the present invention includes a first step of forming a silicon core made of silicon on a lower clad layer made of silicon oxide, and an impurity of a first conductivity type in a part of the silicon core. A second step of forming a first conductivity type region by introducing, a third step of forming an upper clad layer so as to cover the silicon core on the lower clad layer, and a part of the first conductivity type region of the silicon core; A fourth step of forming an opening in the upper cladding layer, a fifth step of selectively forming a germanium layer in contact with the exposed portion of the first conductivity type region, and an upper surface of the germanium layer on the germanium layer Forming a silicon cap layer over the substrate, and introducing a second conductivity type region into the upper layer of the germanium layer to form a second conductivity type region, and at least the germanium layer and the second conductivity Comprising at least a seventh step of forming a germanium photodetector configured to include a region.
以上説明したように、本発明によれば、第２ゲルマニウム層の上面を覆って形成されたシリコンキャップ層を備えるようにしたので、シリコンからなる集積回路とゲルマニウム受光器との集積化がより容易に行えるようになるという優れた効果が得られる。 As described above, according to the present invention, since the silicon cap layer formed so as to cover the upper surface of the second germanium layer is provided, it is easier to integrate the integrated circuit made of silicon and the germanium light receiver. It is possible to obtain an excellent effect that it can be performed easily.
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるゲルマニウム受光器の構成例について示す構成図である。図１では、ゲルマニウム受光器の一部断面を模式的に示している。図１に例示するゲルマニウム受光器は、シリコン層１０１の上に形成された第１ゲルマニウム層１０２と、第１ゲルマニウム層１０２の上に形成された第２ゲルマニウム層１０３と、第２ゲルマニウム層１０３の上に第２ゲルマニウム層１０３の上面を覆って形成されたシリコンキャップ層１０４とを少なくとも備える。本実施の形態では、第１ゲルマニウム層１０２および第２ゲルマニウム層１０３は、周囲が絶縁層１０５により覆われている。絶縁層１０５は、酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁材料から構成されていればよい。また、ポリイミド樹脂など、絶縁性を有する有機材料から構成してもよい。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram showing a configuration example of a germanium light receiver in an embodiment of the present invention. FIG. 1 schematically shows a partial cross section of a germanium light receiver. A germanium light receiver illustrated in FIG. 1 includes a first germanium layer 102 formed on a silicon layer 101, a second germanium layer 103 formed on the first germanium layer 102, and a second germanium layer 103. At least a silicon cap layer 104 formed on the upper surface of the second germanium layer 103 is provided. In this embodiment, the periphery of the first germanium layer 102 and the second germanium layer 103 is covered with the insulating layer 105. The insulating layer 105 only needs to be made of an insulating material such as silicon oxide, silicon oxynitride, or silicon nitride. Moreover, you may comprise from the organic material which has insulation, such as a polyimide resin.
ここで、例えば、第１ゲルマニウム層１０２がノンドープ（ｉ型）とされ、第２ゲルマニウム層１０３がｎ型とされ、ノンドープとされた第１ゲルマニウム層１０２の側のシリコン層１０１は、ｐ型とされ、ｎ型とされた第２ゲルマニウム層１０３の側のシリコンキャップ層１０４は、ｎ型とされている。 Here, for example, the first germanium layer 102 is non-doped (i-type), the second germanium layer 103 is n-type, and the silicon layer 101 on the non-doped first germanium layer 102 side is p-type. The silicon cap layer 104 on the side of the second germanium layer 103 that is n-type is n-type.
また、第２ゲルマニウム層１０３がノンドープとされ、第１ゲルマニウム層１０２がｎ型とされ、ノンドープとされた第２ゲルマニウム層１０３の側のシリコンキャップ層１０４はｐ型とされ、第１ゲルマニウム層１０２の側のシリコン層１０１が、ｎ型とされていてもよい。 The second germanium layer 103 is non-doped, the first germanium layer 102 is n-type, the silicon cap layer 104 on the side of the non-doped second germanium layer 103 is p-type, and the first germanium layer 102 The silicon layer 101 on this side may be n-type.
また、シリコン層１０１の上に形成されたｐ型とされた第３ゲルマニウム層（不図示）を備えるようにし、この第３ゲルマニウム層の上に第１ゲルマニウム層１０２が形成されているようにしてもよい。この場合、第１ゲルマニウム層１０２がノンドープとされ、第２ゲルマニウム層１０３がｎ型とされ、ノンドープとされた第１ゲルマニウム層１０２の側のシリコン層１０１は、ｐ型とされ、ｎ型とされた第２ゲルマニウム層１０３の側のシリコンキャップ層１０４は、ｎ型とされていればよい。 Further, a p-type third germanium layer (not shown) formed on the silicon layer 101 is provided, and the first germanium layer 102 is formed on the third germanium layer. Also good. In this case, the first germanium layer 102 is non-doped, the second germanium layer 103 is n-type, and the silicon layer 101 on the non-doped first germanium layer 102 side is p-type and n-type. The silicon cap layer 104 on the second germanium layer 103 side only needs to be n-type.
上述したように第３ゲルマニウム層を備える場合、次に示すように各層を構成すればよい。 When the third germanium layer is provided as described above, each layer may be configured as follows.
まず、第３ゲルマニウム層および第２ゲルマニウム層１０３は、例えば層厚１００ｎｍ程度とすればよい。これらは、よく知られたエピタキシャル成長により形成すればよく、成長温度は通常６００℃程度で行えばよい。第３ゲルマニウム層をｐ型とする場合、ドーピング材料には、Ｂ（ボロン）など用いればよい。また、ｎ型とする第２ゲルマニウム層１０３のドーピング材料には、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）などを用いればよい。 First, the third germanium layer and the second germanium layer 103 may have a thickness of about 100 nm, for example. These may be formed by well-known epitaxial growth, and the growth temperature is usually about 600 ° C. When the third germanium layer is p-type, B (boron) or the like may be used as a doping material. Further, P (phosphorus), As (arsenic), Sb (antimony), or the like may be used as a doping material for the n-type second germanium layer 103.
下地のシリコン層１０１に接した第３ゲルマニウム層のドーピングは、成長中にドーピング材料を含むガスを導入することにより行えばよい。シリコン層１０１がドーピングされている場合は、シリコン層１０１にドーピングされている不純物を、結晶成長や成長後の熱処理工程により拡散させることで、第３ゲルマニウム層へ不純物を導入することができる。 The doping of the third germanium layer in contact with the underlying silicon layer 101 may be performed by introducing a gas containing a doping material during growth. When the silicon layer 101 is doped, the impurity can be introduced into the third germanium layer by diffusing the impurity doped in the silicon layer 101 by crystal growth or a heat treatment step after the growth.
また、第２ゲルマニウム層１０３のドーピングも、この層を結晶成長しているときにドーピング材料を含むガスを導入することにより行えばよい。また、この上に形成するシリコンキャップ層１０４を形成した後に、イオン注入法によりドーピング材料を導入しても良い。 Further, the doping of the second germanium layer 103 may be performed by introducing a gas containing a doping material during crystal growth of this layer. Further, after forming the silicon cap layer 104 formed thereon, a doping material may be introduced by an ion implantation method.
第１ゲルマニウム層１０２は、例えば、層厚１００ｎｍ〜１０μｍとすればよい。この層の層厚が、１００ｎｍより薄くなると、０．５Ｖ程の逆方向電圧で第１ゲルマニウム層１０２中の電界強度が破壊電界０．１ ＭＶ／ｃｍに達し、受光器として動作しなくなる。一方、ゲルマニウムのエピタキシャル成長で、均一な膜厚を維持できる限界の厚さは１０μｍ程度である。従って、第１ゲルマニウム層１０２は、最大でも層厚１０μｍ程度とした方がよい。 The first germanium layer 102 may have a layer thickness of 100 nm to 10 μm, for example. When the thickness of this layer is less than 100 nm, the electric field strength in the first germanium layer 102 reaches a breakdown electric field of 0.1 MV / cm at a reverse voltage of about 0.5 V, and it does not operate as a light receiver. On the other hand, the limit thickness that can maintain a uniform film thickness by epitaxial growth of germanium is about 10 μm. Therefore, the first germanium layer 102 is preferably about 10 μm thick at the maximum.
シリコンキャップ層１０４は、不純物が導入されている第２ゲルマニウム層１０３からの拡散により不純物を導入してもよく、また、イオン注入法によりドーピング材料を打ち込んでも良い。イオン注入法の場合、例えば、６５０℃以下の熱処理を行い、ドーピング材料の活性化と結晶性の回復を行う。 The silicon cap layer 104 may be doped with impurities by diffusion from the second germanium layer 103 into which impurities are introduced, or may be implanted with a doping material by ion implantation. In the case of the ion implantation method, for example, heat treatment at 650 ° C. or lower is performed to activate the doping material and restore crystallinity.
シリコンキャップ層１０４は、層厚１〜２００ｎｍとすればよい。シリコンキャップ層１０４は、第２ゲルマニウム層１０３に対する電極として機能させる。また、エピタキシャル成長後のデバイスプロセスで多用される硫酸・過酸化水素水の混合液や塩酸・過酸化水素水の混合液などによる洗浄において、シリコンキャップ層１０４は、表面から数原子層が酸化されて１ｎｍ程の酸化シリコン層に変化する。シリコンキャップ層１０４の層厚が薄く、上述した酸化が下層のゲルマニウム層にまで到達すると、ゲルマニウム層に損傷を与えることになる。例えば、ゲルマニウム層が酸化されると、受光器として動作しなくなる。従って、シリコンキャップ層１０４は、洗浄による酸化が下層にまで進行しないような十分な層厚に形成されていることが重要となる。 The silicon cap layer 104 may have a layer thickness of 1 to 200 nm. The silicon cap layer 104 functions as an electrode for the second germanium layer 103. In addition, in cleaning with a mixed solution of sulfuric acid / hydrogen peroxide solution or a mixed solution of hydrochloric acid / hydrogen peroxide solution that is frequently used in device processes after epitaxial growth, the silicon cap layer 104 is oxidized by several atomic layers from the surface. It changes to a silicon oxide layer of about 1 nm. When the thickness of the silicon cap layer 104 is thin and the above-described oxidation reaches the lower germanium layer, the germanium layer is damaged. For example, if the germanium layer is oxidized, it will not operate as a light receiver. Therefore, it is important that the silicon cap layer 104 is formed to have a sufficient thickness so that oxidation by cleaning does not proceed to the lower layer.
また、洗浄により形成された薄い酸化シリコン層は、希フッ酸溶液や緩衝フッ酸液により除去することができるが、この処理の結果、シリコンキャップ層１０４が消滅すると、ゲルマニウム層が露出することになる。この状態を避けるためにも、シリコンキャップ層１０４は、層厚が１ｎｍを超えているとよい。なお、上述した導電型を入れ替えてもよいことはいうまでもない。 The thin silicon oxide layer formed by cleaning can be removed with a diluted hydrofluoric acid solution or a buffered hydrofluoric acid solution. As a result of this treatment, the germanium layer is exposed when the silicon cap layer 104 disappears. Become. In order to avoid this state, the silicon cap layer 104 preferably has a layer thickness exceeding 1 nm. Needless to say, the conductivity types described above may be interchanged.
いずれにおいても、少なくとも２つのゲルマニウム層による３つの半導体層で、いわゆるｐｉｎ構造が形成され、受光器として機能する。加えて、本実施の形態によれば、シリコンキャップ層１０４を備えており、ゲルマニウム層が露出していない状態となる。このため、シリコンキャップ層１０４を形成した後のプロセスにおいて、ゲルマニウム層に、表面荒れや層厚の減少などの損傷を与えることがなくなる。また、ＲＣＡ洗浄や硫酸・過酸化水素混合液洗浄などにおいても、ゲルマニウム層が洗浄液に触れることがないので、これらの洗浄が行えるようになり、性能が低下が抑制できるようになる。このように、本実施の形態によれば、シリコンからなる集積回路とゲルマニウム受光器との集積化がより容易に行えるようになる。 In any case, a so-called pin structure is formed by three semiconductor layers of at least two germanium layers and functions as a light receiver. In addition, according to the present embodiment, the silicon cap layer 104 is provided, and the germanium layer is not exposed. For this reason, in the process after the silicon cap layer 104 is formed, the germanium layer is not damaged such as surface roughness or a decrease in the layer thickness. Further, in the RCA cleaning and the sulfuric acid / hydrogen peroxide mixed solution cleaning, since the germanium layer does not come into contact with the cleaning solution, the cleaning can be performed, and the performance can be prevented from being lowered. As described above, according to the present embodiment, integration of an integrated circuit made of silicon and a germanium photodetector can be performed more easily.
次に、シリコンキャップ層１０４を設けることによる効果を確認する。図２Ａは、層厚２００ｎｍのシリコンキャップ層を設けたＧｅ−ｐｉｎ構造の透過電子顕微鏡断面写真である。なお、図２Ａでは区別がつかないが、ゲルマニウム層において、ｐ型シリコン層側より、ｐ型ゲルマニウム層、ノンドープゲルマニウム層、ｎ型ゲルマニウム層が積層されている。この素子は、硫酸・過酸化水素水の混合液と希フッ酸溶液による繰り返し洗浄処理を３回行っている。しかしながら、シリコンキャップ層を備えているので、Ｇｅ−ｐｉｎ構造に損傷が生じないことがわかる。 Next, the effect of providing the silicon cap layer 104 will be confirmed. FIG. 2A is a transmission electron microscope cross-sectional photograph of a Ge-pin structure provided with a silicon cap layer having a layer thickness of 200 nm. Although not distinguishable in FIG. 2A, in the germanium layer, a p-type germanium layer, a non-doped germanium layer, and an n-type germanium layer are stacked from the p-type silicon layer side. This element is repeatedly washed three times with a mixed solution of sulfuric acid / hydrogen peroxide solution and dilute hydrofluoric acid solution. However, since the silicon cap layer is provided, the Ge-pin structure is not damaged.
次に、本実施の形態におけるゲルマニウム受光器の電流−電圧特性について説明する。図２Ｂは、図２Ａに示したゲルマニウム受光器の暗状態での電流−電圧特性を示す特性図である。図２Ｂより明らかなように、ｐｉｎ構造特有の整流特性が得られている。シリコンキャップ層が積層されても、良好な整流特性を実現できることがわかる。 Next, the current-voltage characteristics of the germanium photodetector in this embodiment will be described. FIG. 2B is a characteristic diagram showing current-voltage characteristics in the dark state of the germanium photodetector shown in FIG. 2A. As is clear from FIG. 2B, a rectifying characteristic peculiar to the pin structure is obtained. It can be seen that good rectification characteristics can be realized even when the silicon cap layer is laminated.
次に、本実施の形態におけるゲルマニウム受光器の波長−受光効率特性について説明する。図２Ｃは、図２Ａに示したゲルマニウム受光器の波長−受光効率特性を示す特性図である。なお、図中の点線は理論特性を示している。図２Ｃよりわかるように、点線で示した理論特性と同様な大きな受光効率を示している。シリコンキャップ層が積層されても、十分な受光特性を実現できることがわかる。 Next, the wavelength-light reception efficiency characteristic of the germanium light receiver in the present embodiment will be described. FIG. 2C is a characteristic diagram showing wavelength-light reception efficiency characteristics of the germanium photodetector shown in FIG. 2A. In addition, the dotted line in a figure has shown the theoretical characteristic. As can be seen from FIG. 2C, a large light receiving efficiency similar to the theoretical characteristic indicated by the dotted line is shown. It can be seen that sufficient light receiving characteristics can be realized even if the silicon cap layer is laminated.
以下、本実施の形態におけるゲルマニウム受光器の製造方法例について、図３Ａ〜図３Ｋを用いて説明する。以下では、ゲルマニウム受光器をシリコン細線導波路よりなるシリコン集積回路に集積して形成する場合について説明する。 Hereinafter, an example of a method for manufacturing the germanium photodetector in the present embodiment will be described with reference to FIGS. 3A to 3K. Below, the case where a germanium light receiver is integrated and formed in the silicon integrated circuit which consists of a silicon | silicone thin wire | line waveguide is demonstrated.
まず、図３Ａに示すように、シリコン基板３０１上に酸化シリコン層３０２とシリコン層（表面シリコン層：ＳＯＩ層）３０３とが積層された基板（ＳＯＩ基板）を用意する。例えば、酸化シリコン層３０２は、層厚１〜４μｍ程度とされ、シリコン層３０３は、層厚２００〜３００ｎｍ程度とされている。 First, as shown in FIG. 3A, a substrate (SOI substrate) in which a silicon oxide layer 302 and a silicon layer (surface silicon layer: SOI layer) 303 are stacked on a silicon substrate 301 is prepared. For example, the silicon oxide layer 302 has a thickness of about 1 to 4 μm, and the silicon layer 303 has a thickness of about 200 to 300 nm.
次に、図３Ｂに示すように、シリコン層３０３の上に酸化シリコン層３０４を形成し、酸化シリコン層３０４の上にレジスト層３０５を形成する。例えば、ＳｉＨ4およびＯ2をソースガスとしたよく知られたプラズマＣＶＤ法により、酸化シリコン層３０４が形成できる。また、紫外線感光レジストや電子線感光レジストなどを、回転塗布法などにより塗布することで、レジスト層３０５が形成できる。 Next, as illustrated in FIG. 3B, a silicon oxide layer 304 is formed over the silicon layer 303, and a resist layer 305 is formed over the silicon oxide layer 304. For example, the silicon oxide layer 304 can be formed by a well-known plasma CVD method using SiH 4 and O 2 as source gases. Further, the resist layer 305 can be formed by applying an ultraviolet photosensitive resist or an electron beam photosensitive resist by a spin coating method or the like.
次に、よく知られたリソグラフィ技術によりレジスト層３０５をパターニングし、図３Ｃに示すように、レジストパターン３５１およびレジストパターン３５２を形成する。例えば、レジスト層３０５が紫外線感光レジストである場合、紫外線露光装置を用いて所望の形状のパターンの潜像を露光し、この後、現像することでレジストパターン３５１およびレジストパターン３５２が形成できる。また、レジスト層３０５が電子線感光レジストである場合、電子線露光装置を用いて所望の形状のパターンの潜像を露光し、この後、現像することでレジストパターン３５１およびレジストパターン３５２が形成できる。 Next, the resist layer 305 is patterned by a well-known lithography technique to form a resist pattern 351 and a resist pattern 352 as shown in FIG. 3C. For example, when the resist layer 305 is an ultraviolet photosensitive resist, a resist pattern 351 and a resist pattern 352 can be formed by exposing a latent image having a desired shape pattern using an ultraviolet exposure device and then developing the latent image. Further, when the resist layer 305 is an electron beam photosensitive resist, a resist pattern 351 and a resist pattern 352 can be formed by exposing a latent image of a pattern having a desired shape using an electron beam exposure apparatus and then developing the latent image. .
次に、レジストパターン３５１およびレジストパターン３５２をマスクとして酸化シリコン層３０４を選択的に除去し、マスクパターン３４１およびマスクパターン３４２を形成する。例えば、フッ化炭素系のエッチングガスを用いた反応性イオンエッチングにより、高い異方性を備えた状態で酸化シリコン層３０４をエッチングし、レジストパターン３５１およびレジストパターン３５２の形状を酸化シリコン層３０４に転写すれば、マスクパターン３４１およびマスクパターン３４２が形成できる。 Next, the silicon oxide layer 304 is selectively removed using the resist pattern 351 and the resist pattern 352 as a mask to form a mask pattern 341 and a mask pattern 342. For example, the silicon oxide layer 304 is etched with high anisotropy by reactive ion etching using a fluorocarbon-based etching gas, and the shapes of the resist pattern 351 and the resist pattern 352 are changed to the silicon oxide layer 304. If transferred, a mask pattern 341 and a mask pattern 342 can be formed.
次に、レジストパターン３５１およびレジストパターン３５２を除去した後、マスクパターン３４１およびマスクパターン３４２をマスクとしてシリコン層３０３を選択的に除去し、図３Ｄに示すように、シリコンコア３３１およびシリコンコア３３２を形成する。例えば、塩素系またはフッ素系のエッチングガスを用いた反応性イオンエッチングにより、高い異方性を備えた状態でシリコン層３０３をエッチングし、マスクパターン３４１およびマスクパターン３４２の形状を酸化シリコン層３０４に転写すれば、シリコンコア３３１およびシリコンコア３３２が形成できる。シリコンコア３３１，シリコンコア３３２は、例えば、断面の形状が、幅３００〜６００ｎｍ，高さ２００〜３００ｎｍ程度に形成されればよい。 Next, after removing the resist pattern 351 and the resist pattern 352, the silicon layer 303 is selectively removed using the mask pattern 341 and the mask pattern 342 as a mask, and the silicon core 331 and the silicon core 332 are formed as shown in FIG. 3D. Form. For example, the silicon layer 303 is etched with high anisotropy by reactive ion etching using a chlorine-based or fluorine-based etching gas, and the shapes of the mask pattern 341 and the mask pattern 342 are changed to the silicon oxide layer 304. If transferred, a silicon core 331 and a silicon core 332 can be formed. For example, the silicon core 331 and the silicon core 332 may have a cross-sectional shape with a width of about 300 to 600 nm and a height of about 200 to 300 nm.
この後、マスクパターン３４１およびマスクパターン３４２を除去することで、図３Ｅに示すように、酸化シリコン層３０２よりなる下部クラッド層の上に、シリコンコア３３１およびシリコンコア３３２が形成された状態が得られる。ここで、シリコンコア３３２には、上部に光吸収層としてのゲルマニウム層が形成されて受光器（光検出器）となる部分が形成される。本例では、この部分のシリコンコア３３２が、図１を用いて説明したシリコン層１０１に対応するものとなる。 Thereafter, the mask pattern 341 and the mask pattern 342 are removed to obtain a state in which the silicon core 331 and the silicon core 332 are formed on the lower cladding layer made of the silicon oxide layer 302 as shown in FIG. 3E. It is done. Here, in the silicon core 332, a germanium layer as a light absorption layer is formed on the upper portion to form a portion that becomes a light receiver (photodetector). In this example, this portion of the silicon core 332 corresponds to the silicon layer 101 described with reference to FIG.
なお、マスクパターン３４１，３４２の除去は、例えば、濃度１％程度の薄いフッ酸溶液によるウエットエッチにより行えばよい。このとき、下層の酸化シリコン層３０２もある程度エッチングされる。マスクパターン３４１，３４２はシリコンコア３３１，３３２のエッチング後には数十ｎｍと薄くなっているので、マスクパターン３４１，３４２のエッチングにおいて、酸化シリコン層３０２も厚さ数十ｎｍ程度エッチングされる。しかしながら、この程度の量であれば、酸化シリコン層３０２がエッチングされても影響はない。 The mask patterns 341 and 342 may be removed by, for example, wet etching using a thin hydrofluoric acid solution having a concentration of about 1%. At this time, the lower silicon oxide layer 302 is also etched to some extent. Since the mask patterns 341 and 342 are as thin as several tens of nanometers after the etching of the silicon cores 331 and 332, the silicon oxide layer 302 is also etched by several tens of nanometers in the etching of the mask patterns 341 and 342. However, with this amount, there is no effect even if the silicon oxide layer 302 is etched.
次に、よく知られたリソグラフィ技術により基板上に、一部のシリコンコア３３２が露出するレジストマスクを形成し、これをマスクにしたイオン注入技術により、一部のシリコンコア３３２にｐ型不純物を導入し、図３Ｆに示すように、酸化シリコン層３０２の上に、ｐ型シリコンコア３３２ａを形成する。ｐ型シリコンコア３３２ａは、光検出部とする領域である。なお、図示されていないが、他の領域においては、ｐ型シリコンコア３３２ａに連続してシリコンコア３３２が形成されている。 Next, a resist mask from which a part of the silicon core 332 is exposed is formed on the substrate by a well-known lithography technique, and p-type impurities are introduced into the part of the silicon core 332 by an ion implantation technique using the mask. As shown in FIG. 3F, a p-type silicon core 332a is formed on the silicon oxide layer 302. The p-type silicon core 332a is a region serving as a light detection unit. Although not shown, in other regions, a silicon core 332 is formed continuously with the p-type silicon core 332a.
次に、イオン注入したｐ型不純物の活性化および拡散のための熱処理を９００℃〜１０００℃程度の温度条件で行う。 Next, heat treatment for activating and diffusing the ion-implanted p-type impurity is performed at a temperature of about 900 ° C. to 1000 ° C.
次に、図３Ｇに示すように、酸化シリコン層３０２の上に酸化シリコン膜３０６を形成し、形成した酸化シリコン膜３０６でシリコンコア３３１およびｐ型シリコンコア３３２ａ（シリコンコア３３２）が埋め込まれるようにする。酸化シリコン膜３０６は、上部クラッドとなる。 Next, as shown in FIG. 3G, a silicon oxide film 306 is formed on the silicon oxide layer 302, and the silicon core 331 and the p-type silicon core 332a (silicon core 332) are embedded by the formed silicon oxide film 306. To. The silicon oxide film 306 becomes an upper clad.
酸化シリコン膜３０６の形成は、既に形成されているシリコンコア３３１およびｐ型シリコンコア３３２ａ（シリコンコア３３２）が、酸化されることで形状が崩れ、また、屈折率が変化しないような条件で行うことが重要である。例えば、酸化シリコン膜３０６をＣＶＤ法で形成する場合、よく知られた熱酸化がシリコンコア３３１およびｐ型シリコンコア３３２ａ（シリコンコア３３２）に生じない範囲の温度で行う。 The formation of the silicon oxide film 306 is performed under the condition that the silicon core 331 and the p-type silicon core 332a (silicon core 332) that have already been formed are deformed by oxidation and the refractive index does not change. This is very important. For example, when the silicon oxide film 306 is formed by a CVD method, it is performed at a temperature in a range where well-known thermal oxidation does not occur in the silicon core 331 and the p-type silicon core 332a (silicon core 332).
一般に、シリコンの酸化プロセスは、８００−１２００℃ で行われている(非特許文献4参照)ので、酸化性の雰囲気で行われるＣＶＤ法で酸化シリコン膜３０６を形成する場合、少なくとも８００℃ よりも低い温度を条件とすることが重要となる。この条件においても、酸化をより抑制するという観点では、安全を見て、６００℃ 以下の温度条件とすることが望ましいものと考えられる。 In general, the silicon oxidation process is performed at 800 to 1200 ° C. (see Non-Patent Document 4). Therefore, when the silicon oxide film 306 is formed by a CVD method performed in an oxidizing atmosphere, at least at 800 ° C. or more. It is important to have a low temperature as a condition. Even under this condition, from the viewpoint of further suppressing the oxidation, it is considered desirable to set the temperature condition at 600 ° C. or lower for safety.
ここで、低温での酸化シリコン膜３０６形成は、ＳｉＨ4およびＯ2ガスを用いたＥＣＲプラズマＣＶＤ法により形成することができる。例えば、よく知られたＥＣＲプラズマＣＶＤ装置を用い、全圧が１Ｐａ程度の条件でＳｉＨ4ガスおよびＯ2ガスを１：２程度の割合で導入し、マイクロ波パワー４００ＷでＥＣＲプラズマを生成し、酸化シリコンを堆積すればよい。この方法によれば、２００℃程度の低温の温度条件で、成膜速度０．１５μｍ／ｍｉｎ程度で、酸化シリコン膜３０６を形成することができる。また、形成される酸化シリコン膜３０６は、屈折率が１．４６程度となる。なお、前述したように、シリコンコア３３１およびｐ型シリコンコア３３２ａ（シリコンコア３３２）の熱酸化が抑制できる範囲の温度条件であれば、他のプラズマＣＶＤ法で酸化シリコン膜３０６を形成してもよい。 Here, the silicon oxide film 306 can be formed at a low temperature by an ECR plasma CVD method using SiH 4 and O 2 gas. For example, using a well-known ECR plasma CVD apparatus, SiH 4 gas and O 2 gas are introduced at a ratio of about 1: 2 under the condition that the total pressure is about 1 Pa, and ECR plasma is generated with a microwave power of 400 W, Silicon oxide may be deposited. According to this method, the silicon oxide film 306 can be formed at a low film temperature of about 200 ° C. and at a film formation speed of about 0.15 μm / min. The formed silicon oxide film 306 has a refractive index of about 1.46. As described above, the silicon oxide film 306 may be formed by another plasma CVD method as long as the temperature conditions are within a range where thermal oxidation of the silicon core 331 and the p-type silicon core 332a (silicon core 332) can be suppressed. Good.
次に、酸化シリコン膜３０６に、ｐ型シリコンコア３３２ａにまで貫通する開口部３６１を形成する。例えば、公知のフォトリソグラフィ技術により、該当部に開口部を有するマスクパターンを形成し、このマスクパターンをマスクとして酸化シリコン膜３０６を選択的にエッチング除去することで、開口部３６１が形成できる。開口部３６１を形成した後に、上記マスクパターンは除去する。 Next, an opening 361 that penetrates to the p-type silicon core 332 a is formed in the silicon oxide film 306. For example, the opening 361 can be formed by forming a mask pattern having an opening at a corresponding portion by a known photolithography technique and selectively removing the silicon oxide film 306 by using the mask pattern as a mask. After the opening 361 is formed, the mask pattern is removed.
次に、開口部３６１の底部に露出したｐ型シリコンコア３３２ａの上面に、選択的にゲルマニウムを堆積することで、図３Ｈに示すように、一部のｐ型シリコンコア３３２ａの上にゲルマニウム層３０７を形成する。例えば、ＧｅＨ4をソースガスとしたＣＶＤ法により、基板温度６００℃の条件でゲルマニウムを堆積することで、ｐ型シリコンコア３３２ａの露出している上面に、選択的にゲルマニウムを堆積することができる。ゲルマニウム層３０７は、層厚１μｍ程度とすればよい。このように選択的なゲルマニウムの堆積によりゲルマニウム層３０７を形成することで、ゲルマニウム層３０７を形成するときに、エッチングなどのパターニング処理を行う必要がない。エッチングにより除去されたゲルマニウムは、シリコン集積回路に付着すると汚染原子となり、シリコン集積回路の性能が低下するが、このような問題が抑制できるようになる。 Next, by selectively depositing germanium on the upper surface of the p-type silicon core 332a exposed at the bottom of the opening 361, a germanium layer is formed on a part of the p-type silicon core 332a as shown in FIG. 3H. 307 is formed. For example, germanium can be selectively deposited on the exposed upper surface of the p-type silicon core 332a by depositing germanium at a substrate temperature of 600 ° C. by a CVD method using GeH 4 as a source gas. . The germanium layer 307 may have a thickness of about 1 μm. By forming the germanium layer 307 by selective deposition of germanium in this way, there is no need to perform a patterning process such as etching when the germanium layer 307 is formed. The germanium removed by etching becomes a contaminating atom when attached to the silicon integrated circuit, and the performance of the silicon integrated circuit is degraded, but such a problem can be suppressed.
次に、図３Ｉに示すように、開口部３６１にゲルマニウム層３０７が形成されている酸化シリコン膜３０６の上に、例えばポリシリコンからなる層厚２０〜５０ｎｍのシリコン層３０８を形成する。例えば、ジシンランによるＣＶＤ法によりシリコンを堆積することで、シリコン層３０８が形成できる。シリコン層３０８はゲルマニウム層３０７の堆積とは別の装置で行ってもよいが、シリコン層３０８は化学的に活性なゲルマニウム層３０７の表面を保護する役割をもつので、ゲルマニウム層３０７堆積した後、同じ装置内で連続的にシリコンを堆積することで形成することが望ましい。また、このように連続的に堆積することで、ゲルマニウム層３０７の上ではシリコンがエピタキシャル成長し、結晶化した状態のシリコンが形成できる。このように結晶化したシリコンによれば、ポリシリコンに比較して、薬液処理などに対してより高い耐性が得られるようになる。 Next, as shown in FIG. 3I, a silicon layer 308 made of polysilicon, for example, with a layer thickness of 20 to 50 nm is formed on the silicon oxide film 306 in which the germanium layer 307 is formed in the opening 361. For example, the silicon layer 308 can be formed by depositing silicon by a CVD method using dicine run. Although the silicon layer 308 may be performed by an apparatus different from the deposition of the germanium layer 307, the silicon layer 308 serves to protect the surface of the chemically active germanium layer 307, so that after the germanium layer 307 is deposited, It is desirable to form by continuously depositing silicon in the same apparatus. Further, by continuously depositing in this way, silicon is epitaxially grown on the germanium layer 307, and crystallized silicon can be formed. According to such crystallized silicon, higher resistance to chemical solution processing and the like can be obtained compared to polysilicon.
次に、よく知られたリソグラフィ技術で、ゲルマニウム層３０７が形成されている領域が覆われるようなマスクを形成し、エッチングによってマスクされていない部分のシリコン層３０８を除去し、図３Ｊに示すように、ゲルマニウム層３０７を覆うシリコンキャップ層３８１を形成する。 Next, a well-known lithography technique is used to form a mask that covers the region where the germanium layer 307 is formed, and the silicon layer 308 that is not masked by etching is removed, as shown in FIG. 3J. Then, a silicon cap layer 381 covering the germanium layer 307 is formed.
この後、よく知られたリソグラフィ技術でゲルマニウム層３０７の上面以外の部分にマスクを形成し、ゲルマニウム層３０７の上層およびシリコンキャップ層３８１にイオンインプラ技術を用いてｎ型不純物を導入し、ｎ型ゲルマニウム層（第２導電型領域）３０７ａを形成する。この結果、ｐ型シリコンコア３３２ａ−ゲルマニウム層３０７（第１ゲルマニウム層１０２に対応）−ｎ型ゲルマニウム層３０７ａ（第２ゲルマニウム層１０３に対応）により、いわゆるｐｉｎ構造が形成される。なお、図３Ｊは、上記マスクを除去した後の状態を示している。 Thereafter, a mask is formed on a portion other than the upper surface of the germanium layer 307 by a well-known lithography technique, and an n-type impurity is introduced into the upper layer of the germanium layer 307 and the silicon cap layer 381 using an ion implantation technique. A germanium layer (second conductivity type region) 307a is formed. As a result, a p-type silicon core 332a-germanium layer 307 (corresponding to the first germanium layer 102) -n-type germanium layer 307a (corresponding to the second germanium layer 103) forms a so-called pin structure. FIG. 3J shows a state after the mask is removed.
次に、図３Ｋに示すように、まず、ＥＣＲＣＶＤ法などにより酸化シリコン膜３１０を形成する。酸化シリコン膜３１０は、ゲルマニウム層３０７，ｎ型ゲルマニウム層３０７ａ，およびシリコンキャップ層３８１を覆うように形成する。次に、酸化シリコン膜３１０に、シリコンキャップ層３８１にまで到達する貫通孔および、ｐ型シリコンコア３３２ａにまで貫通する貫通孔を形成し、これら貫通孔に導電性材料を充填することで、電極３１１，３１２を形成する。電極３１１は、ｐ型シリコンコア３３２ａに接続し、電極３１２は、シリコンキャップ層３８１に接続する。これらのプロセスにより、ｐ型シリコンコア３３２ａ，ゲルマニウム層３０７，およびｎ型ゲルマニウム層３０７ａより構成されたゲルマニウム受光器がシリコン細線導波路と共に形成される。 Next, as shown in FIG. 3K, first, a silicon oxide film 310 is formed by an ECRCVD method or the like. The silicon oxide film 310 is formed so as to cover the germanium layer 307, the n-type germanium layer 307a, and the silicon cap layer 381. Next, a through-hole reaching the silicon cap layer 381 and a through-hole penetrating to the p-type silicon core 332a are formed in the silicon oxide film 310, and the through-hole is filled with a conductive material, whereby an electrode is formed. 311 and 312 are formed. The electrode 311 is connected to the p-type silicon core 332a, and the electrode 312 is connected to the silicon cap layer 381. By these processes, a germanium light receiver composed of a p-type silicon core 332a, a germanium layer 307, and an n-type germanium layer 307a is formed together with the silicon thin wire waveguide.
なお、上述では、「ｐ型シリコンコア３３２ａ−ゲルマニウム層３０７−ｎ型ゲルマニウム層３０７ａ」によりｐｉｎ構造としたが、これに限るものではなく、例えば、ゲルマニウム層３０７のｐ型シリコンコア３３２ａの側に、ｐ型ゲルマニウム層を形成し、このｐ型ゲルマニウム層とゲルマニウム層３０７とｎ型ゲルマニウム層３０７ａとで、ｐｉｎ構造としてもよい。この場合、ｐ型シリコンコア３３２ａよりゲルマニウム層３０７の下層部にｐ型不純物を拡散させることで、ｐ型ゲルマニウム層を形成することができる。また、ｎ型ゲルマニウム層３０７ａを形成せずに、上記ｐ型ゲルマニウム層とゲルマニウム層３０７とシリコンキャップ層３８１とで、ｐｉｎ構造としてもよい。 In the above description, the “p-type silicon core 332a-germanium layer 307-n-type germanium layer 307a” has a pin structure. However, the present invention is not limited to this. For example, the germanium layer 307 has a p-type silicon core 332a side. A p-type germanium layer may be formed, and the p-type germanium layer, the germanium layer 307, and the n-type germanium layer 307a may have a pin structure. In this case, the p-type germanium layer can be formed by diffusing p-type impurities from the p-type silicon core 332a into the lower layer portion of the germanium layer 307. Alternatively, the p-type germanium layer, the germanium layer 307, and the silicon cap layer 381 may have a pin structure without forming the n-type germanium layer 307a.
ところで、上述では、シリコン細線導波路と集積したゲルマニウム受光器の製造方法例を説明したが、シリコン導波路に機能を持たせる目的で、シリコン細線導波路に電子デバイス構造を組み入れる場合は、図３Ｅを用いて説明したように、シリコンコア３３１およびシリコンコア３３２を形成した後で、よく知られたインプラ技術を用い、例えばシリコンコア３３１を挟むようにｐ型とｎ型の不純物を打ち込み、シリコンコア３３１の横方向にｐｉｎダイオード構造を形成すればよい。両脇に不純物領域を形成したシリコンコア３３１の部分は、ノンドープとしておく。このｐｉｎ構造の形成では、ｐｉｎダイオード部分の不純物の活性化および拡散のための熱処理を、図３Ｆを用いて説明したｐ型シリコンコア３３２ａにおける不純物の活性化処理と同時に行えばよい。 In the above description, an example of a method for manufacturing a germanium light receiver integrated with a silicon thin wire waveguide has been described. However, when an electronic device structure is incorporated in a silicon thin wire waveguide for the purpose of providing the silicon waveguide with a function, FIG. As described above, after forming the silicon core 331 and the silicon core 332, using a well-known implantation technique, for example, implanting p-type and n-type impurities so as to sandwich the silicon core 331, the silicon core A pin diode structure may be formed in the lateral direction of 331. The portions of the silicon core 331 in which impurity regions are formed on both sides are left undoped. In the formation of the pin structure, the heat treatment for activating and diffusing impurities in the pin diode portion may be performed simultaneously with the impurity activating process in the p-type silicon core 332a described with reference to FIG. 3F.
以上説明したように、シリコン細線導波路とゲルマニウム受光器とを集積する製造において、リソグラフィおよびエッチング工程が繰り返し行われることになるが、この後には硫酸・過酸化水素水の混合液や塩酸・過酸化水素水の混合液などによる洗浄を行うことが必須になる。ゲルマニウムは、この洗浄に用いられる溶液に耐性がないため、従来は集積作製することが実質的にできない状態であった。これに対し、本実施の形態によれば、ゲルマニウムの上にシリコンキャップ層を有する受光器構造にしているので、デバイスプロセスで多用される硫酸・過酸化水素水の混合液や塩酸・過酸化水素水の混合液などによる洗浄においてゲルマニウム層が傷むことがない。この結果、ゲルマニウム受光器の良好な特性を維持したままシリコン導波路やシリコン細線導波路型光デバイスとの集積ができるようになる。 As described above, in the production of integrating a silicon thin wire waveguide and a germanium light receiver, lithography and etching processes are repeatedly performed. Thereafter, a mixed solution of sulfuric acid / hydrogen peroxide solution, hydrochloric acid / peroxide is used. Cleaning with a mixed solution of hydrogen oxide water or the like is essential. Since germanium is not resistant to the solution used for this cleaning, it has heretofore been in a state where it cannot be substantially integrated. On the other hand, according to the present embodiment, since the light receiver structure has a silicon cap layer on germanium, a mixed solution of sulfuric acid / hydrogen peroxide solution or hydrochloric acid / hydrogen peroxide, which is frequently used in device processes, is used. The germanium layer is not damaged by washing with a mixed solution of water or the like. As a result, it is possible to integrate with a silicon waveguide or a silicon fine wire waveguide type optical device while maintaining the good characteristics of the germanium photodetector.
図４は、図３Ａ〜図３Ｋを用いて説明した製造方法により、シリコン導波路に集積して作製したゲルマニウム受光器の電流電圧特性を、導波路に光を入射した場合としない場合とで比較したものである。光を入射しない場合（ｂ）、逆電圧を印加したときにゲルマニウム受光器から得られる電流（暗電流）は６０ｎＡと非常に小さい値を示した。暗電流が小さいことは、作製された光検出器が微弱な光も検出できる高い検出感度を持っていることを示している。 FIG. 4 compares the current-voltage characteristics of a germanium light receiver fabricated by integrating in a silicon waveguide by the manufacturing method described with reference to FIGS. 3A to 3K with and without light entering the waveguide. It is a thing. When light was not incident (b), the current (dark current) obtained from the germanium light receiver when a reverse voltage was applied showed a very small value of 60 nA. A small dark current indicates that the manufactured photodetector has high detection sensitivity capable of detecting even weak light.
一方、導波路の片端から光ファイバーを使って光を導入した場合（ａ）は、ゲルマニウム受光器からの電流が約３桁以上増加している。入射した光が導波路を伝わってゲルマニウム受光器に到達し、これによって光検出器で大きい光電流が発生したことを示している。 On the other hand, when light is introduced from one end of the waveguide using an optical fiber (a), the current from the germanium light receiver increases by about three digits or more. The incident light travels through the waveguide and reaches the germanium light receiver, which indicates that a large photocurrent is generated in the photodetector.
図４の結果から、本実施の形態によれば、シリコンキャップ層を備えることで、ゲルマニウム受光器を作製集積してもゲルマニウム層が傷むことがなく、高品質のゲルマニウム層が維持されていることがわかる。図４の結果より、本実施の形態によれば、ゲルマニウム受光器をシリコン導波路と作製集積しても、ゲルマニウム受光器は、単体作製と同等の性能を持ち、導波路を伝搬した光をゲルマニウム受光器が感度よく検出できていることが確認された。 From the result of FIG. 4, according to the present embodiment, by providing the silicon cap layer, the germanium layer is not damaged even if the germanium light receiver is manufactured and integrated, and the high-quality germanium layer is maintained. I understand. From the result of FIG. 4, according to the present embodiment, even if the germanium light receiver is fabricated and integrated with the silicon waveguide, the germanium light receiver has the same performance as that of the single body fabrication, and the light propagating through the waveguide is germanium. It was confirmed that the receiver was able to detect with high sensitivity.
次に、本発明における他の実施の形態について説明する。以下では、電子デバイス構造をもった機能デバイスとの集積例として、本発明によるゲルマニウム受光器（Ｇｅ光受光器）を、シリコン可変光減衰器と集積して作製した例について説明する。図５は、集積デバイスの光顕微鏡写真である。なお、図５は、シリコンキャップ層を備えていない状態を示している。シリコン可変光減衰器は、シリコン細線導波路にｐｉｎダイオードを組み入れ、コア内にキャリアを注入しそのキャリアの光吸収により伝搬光を減衰させるものである。作製は図３Ａ〜図３Ｋを用いて説明した製造方法と同様にして行い、図３Ｅを用いて説明した工程の後に不純物のインプラ（導入）を行い、シリコンコア３３１にｐｉｎダイオード（電子デバイス）を作製している。 Next, another embodiment of the present invention will be described. Hereinafter, as an example of integration with a functional device having an electronic device structure, an example in which a germanium photodetector (Ge optical receiver) according to the present invention is integrated with a silicon variable optical attenuator will be described. FIG. 5 is a light micrograph of the integrated device. FIG. 5 shows a state where no silicon cap layer is provided. The silicon variable optical attenuator incorporates a pin diode in a silicon wire waveguide, injects carriers into the core, and attenuates the propagation light by light absorption of the carriers. Fabrication is performed in the same manner as the manufacturing method described with reference to FIGS. 3A to 3K. Impurity implantation (introduction) is performed after the process described with reference to FIG. 3E, and a pin diode (electronic device) is formed on the silicon core 331. I am making it.
この集積デバイスの寸法は、平面方向に１．２×０．３ｍｍ程度であり、導波路コアは断面６００×２００ｎｍ、スラブ厚は１００ｎｍとした。この構造は、リブ型シリコン細線導波路である。 The dimensions of this integrated device were about 1.2 × 0.3 mm in the plane direction, the waveguide core had a cross section of 600 × 200 nm, and the slab thickness was 100 nm. This structure is a rib-type silicon fine wire waveguide.
可変光減衰器とゲルマニウム受光器の特性を評価できるように、可変光減衰器とゲルマニウム受光器との間に、多モード干渉型（ＭＭＩ）の２分岐素子を配置し、可変光減衰器からの光を分けてチップ外の光ファイバーにも取り出せる構成としている。 In order to evaluate the characteristics of the variable optical attenuator and the germanium receiver, a multi-mode interference (MMI) bifurcated element is arranged between the variable optical attenuator and the germanium receiver, The light can be separated and taken out to the optical fiber outside the chip.
ゲルマニウム受光器を、ゲルマニウム層の上にシリコンキャップ層を備える本発明の構造とすることで、ｐｉｎダイオード（電子デバイス）と集積しても、集積作製プロセスにおいて必ず必要になる洗浄工程において、ゲルマニウム層はシリコンキャップ層で保護されてるため傷むことがなく、ゲルマニウム受光器とシリコン光減衰器とのモノリシック集積が可能になる。 By adopting the structure of the present invention in which a germanium light receiver has a silicon cap layer on a germanium layer, a germanium layer is used in a cleaning process that is necessarily required in an integrated manufacturing process even if integrated with a pin diode (electronic device). Since it is protected by the silicon cap layer, it is not damaged, and a monolithic integration of the germanium photodetector and the silicon optical attenuator becomes possible.
図６は、上述した集積デバイスに波長１５６０ｎｍの光を入射し、可変光減衰器への注入電流を変えることで変化させた光強度を、集積しているゲルマニウム受光器とチップ外のパワーメータとで検出し、比較した結果である。ゲルマニウム受光器の光電流（黒丸）とパワーメータの光パワー（黒四角）の変化がよく一致していることがわかる。この結果は、可変光減衰器でのキャリア注入による光強度減衰を、ゲルマニウム光受光器が正しくモニターしていることを示している。このように、本発明におけるゲルマニウム受光器は、電子デバイス構造を有するシリコン可変光減衰器とモノリシック集積しても良好に動作していることが確認された。 FIG. 6 shows the light intensity changed by injecting light having a wavelength of 1560 nm into the integrated device described above and changing the injection current to the variable optical attenuator. It is the result of having detected and compared with. It can be seen that the changes in the photocurrent (black circle) of the germanium light receiver and the optical power of the power meter (black square) are in good agreement. This result shows that the germanium optical receiver correctly monitors the light intensity attenuation due to the carrier injection in the variable optical attenuator. As described above, it was confirmed that the germanium photodetector in the present invention operates well even when monolithically integrated with a silicon variable optical attenuator having an electronic device structure.
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。 It should be noted that the present invention is not limited to the embodiment described above, and that many modifications can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious.
例えば、上述の実施の形態では、ＣＶＤ法で酸化シリコン膜を堆積して上部クラッド層を形成する場合について説明したが、これに限るものではない。例えば、クラッド層として酸窒化シリコン膜を用いることもできる。ＳｉＨ4，Ｏ2ガスにＮ2を追加したガスを用いることで、酸化シリコン膜の場合と同じ方法を使って低温で酸窒化シリコン膜を堆積できる。 For example, in the above-described embodiment, the case where the silicon oxide film is deposited by the CVD method to form the upper clad layer has been described. However, the present invention is not limited to this. For example, a silicon oxynitride film can be used as the cladding layer. By using a gas obtained by adding N 2 to SiH 4 or O 2 gas, a silicon oxynitride film can be deposited at a low temperature by using the same method as that for a silicon oxide film.
また、ＣＶＤ法に限らず、スパッタ法で堆積することで、上部クラッド層を形成する場合についても、本発明が適用可能である。スパッタ法によっても、シリコンコアにおける熱酸化が抑制される温度条件の範囲で、酸化シリコン膜や酸窒化シリコン膜を形成することができる。また、シリコンキャップ層は、ポリシリコンに限るものではなく、単結晶シリコン、アモルファスシリコンであってもよいことはいうまでもない。なお、いうまでもないが、ｐ型およびｎ型を入れ替えてもよい。 Further, the present invention is applicable not only to the CVD method but also to the case of forming the upper clad layer by depositing by the sputtering method. Also by sputtering, a silicon oxide film or a silicon oxynitride film can be formed within a temperature condition range in which thermal oxidation in the silicon core is suppressed. Needless to say, the silicon cap layer is not limited to polysilicon, and may be single crystal silicon or amorphous silicon. Needless to say, the p-type and n-type may be interchanged.
１０１…シリコン層、１０２…第１ゲルマニウム層、１０３…第２ゲルマニウム層、１０４…シリコンキャップ層、１０５…絶縁層。 DESCRIPTION OF SYMBOLS 101 ... Silicon layer, 102 ... 1st germanium layer, 103 ... 2nd germanium layer, 104 ... Silicon cap layer, 105 ... Insulating layer.
Claims (5)
この第１ゲルマニウム層の上に形成された第２ゲルマニウム層と、
この第２ゲルマニウム層の上に前記第２ゲルマニウム層の上面を覆って形成されたシリコンキャップ層と
を少なくとも備え、
前記第１ゲルマニウム層および前記第２ゲルマニウム層の一方はノンドープとされ、他方は第１導電型とされ、
ノンドープとされた前記第１ゲルマニウム層の側の前記シリコン層、もしくはノンドープとされた前記第２ゲルマニウム層の側の前記シリコンキャップ層は、第２導電型とされ、
第１導電型とされた前記第２ゲルマニウム層の側の前記シリコンキャップ層、もしくは第１導電型とされた前記第１ゲルマニウム層の側の前記シリコン層は、第１導電型とされている
ことを特徴とするゲルマニウム受光器。 A first germanium layer formed on the silicon layer;
A second germanium layer formed on the first germanium layer;
A silicon cap layer formed on the second germanium layer so as to cover the upper surface of the second germanium layer;
One of the first germanium layer and the second germanium layer is non-doped, and the other is a first conductivity type,
The silicon layer on the non-doped first germanium layer side or the silicon cap layer on the non-doped second germanium layer side is of a second conductivity type,
The silicon cap layer on the side of the second germanium layer made the first conductivity type or the silicon layer on the side of the first germanium layer made the first conductivity type is made the first conductivity type. Germanium light receiver.
第２導電型とされた前記シリコン層の上にノンドープとされた前記第１ゲルマニウム層が形成され、
前記第１ゲルマニウム層の上に第１導電型とされた前記第２ゲルマニウム層が形成され、
前記第２ゲルマニウム層の上に第１導電型とされた前記シリコンキャップ層が形成されている
ことを特徴とするゲルマニウム受光器。 The germanium light receiver according to claim 1,
The non-doped first germanium layer is formed on the silicon layer having the second conductivity type,
The second germanium layer having the first conductivity type is formed on the first germanium layer,
The germanium light receiver, wherein the silicon cap layer having the first conductivity type is formed on the second germanium layer.
前記シリコン層の上に形成された第２導電型とされた第３ゲルマニウム層を備え、
この第３ゲルマニウム層の上に前記第１ゲルマニウム層が形成されている
ことを特徴とするゲルマニウム受光器。 In the germanium light receiver of Claim 2,
A third germanium layer having a second conductivity type formed on the silicon layer;
The germanium light receiver, wherein the first germanium layer is formed on the third germanium layer.
第１導電型とされた前記シリコン層の上に第１導電型とされた前記第１ゲルマニウム層が形成され、
前記第１ゲルマニウム層の上にノンドープとされた前記第２ゲルマニウム層が形成され、
前記第２ゲルマニウム層の上に第２導電型とされた前記シリコンキャップ層が形成されている
ことを特徴とするゲルマニウム受光器。 The germanium light receiver according to claim 1,
The first germanium layer having the first conductivity type is formed on the silicon layer having the first conductivity type,
The second germanium layer that is non-doped is formed on the first germanium layer,
The germanium light-receiving device, wherein the silicon cap layer having the second conductivity type is formed on the second germanium layer.
一部の前記シリコンコアに第１導電型の不純物を導入して第１導電型領域を形成する第２工程と、
前記下部クラッド層の上に前記シリコンコアを覆うように上部クラッド層を形成する第３工程と、
前記シリコンコアの前記第１導電型領域の一部が露出する開口部を前記上部クラッド層に形成する第４工程と、
前記第１導電型領域の露出部に接してゲルマニウム層を選択的に形成する第５工程と、
前記ゲルマニウム層の上に前記ゲルマニウム層の上面を覆ってシリコンキャップ層を形成する第６工程と、
前記ゲルマニウム層の上層に第２導電型の不純物を導入して第２導電型領域を形成し、少なくとも前記ゲルマニウム層および前記第２導電型領域を含んで構成されたゲルマニウム受光器を形成する第７工程と
を少なくとも備えることを特徴とするゲルマニウム受光器の製造方法。 A first step of forming a silicon core made of silicon on a lower clad layer made of silicon oxide;
A second step of introducing a first conductivity type impurity into a part of the silicon core to form a first conductivity type region;
A third step of forming an upper cladding layer on the lower cladding layer so as to cover the silicon core;
A fourth step of forming, in the upper cladding layer, an opening in which a part of the first conductivity type region of the silicon core is exposed;
A fifth step of selectively forming a germanium layer in contact with the exposed portion of the first conductivity type region;
A sixth step of forming a silicon cap layer on the germanium layer so as to cover an upper surface of the germanium layer;
A second conductivity type impurity is introduced into the upper layer of the germanium layer to form a second conductivity type region, and a germanium light receiver configured to include at least the germanium layer and the second conductivity type region is formed. And a process for producing a germanium photodetector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010047588A JP5370857B2 (en) | 2010-03-04 | 2010-03-04 | GERMANIUM RECEIVER AND MANUFACTURING METHOD THEREOF |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010047588A JP5370857B2 (en) | 2010-03-04 | 2010-03-04 | GERMANIUM RECEIVER AND MANUFACTURING METHOD THEREOF |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011181874A true JP2011181874A (en) | 2011-09-15 |
| JP5370857B2 JP5370857B2 (en) | 2013-12-18 |
Family
ID=44693044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010047588A Active JP5370857B2 (en) | 2010-03-04 | 2010-03-04 | GERMANIUM RECEIVER AND MANUFACTURING METHOD THEREOF |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5370857B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013088490A1 (en) * | 2011-12-12 | 2013-06-20 | 株式会社日立製作所 | Semiconductor optical element |
| JP2013207231A (en) * | 2012-03-29 | 2013-10-07 | Hitachi Ltd | Semiconductor device and manufacturing method of the same |
| JP2017220500A (en) * | 2016-06-06 | 2017-12-14 | 日本電信電話株式会社 | Avalanche optical receiver |
| US9985149B2 (en) | 2015-09-04 | 2018-05-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10571631B2 (en) | 2015-01-05 | 2020-02-25 | The Research Foundation For The State University Of New York | Integrated photonics including waveguiding material |
| CA2995668C (en) * | 2015-08-28 | 2020-12-01 | Nippon Telegraph And Telephone Corporation | Photodetector using germanium on a silicon substrate |
| JP6981365B2 (en) | 2018-05-17 | 2021-12-15 | 日本電信電話株式会社 | Photodetector |
| JP6836547B2 (en) | 2018-05-21 | 2021-03-03 | 日本電信電話株式会社 | Photodetector |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10290023A (en) * | 1997-04-15 | 1998-10-27 | Nec Corp | Semiconductor photodetector |
| JP2003031790A (en) * | 2001-07-17 | 2003-01-31 | Sharp Corp | Semiconductor device and its fabricating method |
| JP2003282932A (en) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | Semiconductor device and method of manufacturing the same |
-
2010
- 2010-03-04 JP JP2010047588A patent/JP5370857B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10290023A (en) * | 1997-04-15 | 1998-10-27 | Nec Corp | Semiconductor photodetector |
| JP2003031790A (en) * | 2001-07-17 | 2003-01-31 | Sharp Corp | Semiconductor device and its fabricating method |
| JP2003282932A (en) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | Semiconductor device and method of manufacturing the same |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013088490A1 (en) * | 2011-12-12 | 2013-06-20 | 株式会社日立製作所 | Semiconductor optical element |
| JPWO2013088490A1 (en) * | 2011-12-12 | 2015-04-27 | 株式会社日立製作所 | Semiconductor optical device |
| US9269869B2 (en) | 2011-12-12 | 2016-02-23 | Hitachi, Ltd. | Semiconductor optical element |
| JP2013207231A (en) * | 2012-03-29 | 2013-10-07 | Hitachi Ltd | Semiconductor device and manufacturing method of the same |
| US9985149B2 (en) | 2015-09-04 | 2018-05-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2017220500A (en) * | 2016-06-06 | 2017-12-14 | 日本電信電話株式会社 | Avalanche optical receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5370857B2 (en) | 2013-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5370857B2 (en) | GERMANIUM RECEIVER AND MANUFACTURING METHOD THEREOF | |
| EP2988338B1 (en) | Semiconductor light-receiving element and method for manufacturing same | |
| US10580923B2 (en) | Optical semiconductor device and optical transceiver | |
| US20170184883A1 (en) | Dual-junction optical modulator and the method to make the same | |
| JP6091273B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007503130A (en) | Impurity-based waveguide detectors | |
| WO2011089386A1 (en) | Electro-optice device comprising a ridge waveguide and a pn junction and method of manufacturing said device | |
| JP2007516607A (en) | Embedded waveguide detector | |
| JP6378928B2 (en) | Ge-based semiconductor device, manufacturing method thereof, and optical interconnect system | |
| JP5152874B2 (en) | Photodetector manufacturing method | |
| WO2015115396A1 (en) | Sige photodiode | |
| JP5204059B2 (en) | Photodetector manufacturing method | |
| US10409005B2 (en) | Reducing back reflection in a photodiode | |
| US10312388B2 (en) | Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions | |
| TW200947095A (en) | Electro-optical modulator and manufacturing method thereof | |
| KR101550434B1 (en) | Method of fabricating image sensor | |
| CN107863399A (en) | N Ge i Ge p Si structured waveguide type photodetectors based on LRC techniques and preparation method thereof | |
| JP6696735B2 (en) | Ge-based optical element and manufacturing method thereof | |
| JP6127103B2 (en) | Semiconductor light receiving element and manufacturing method thereof | |
| JP6130284B2 (en) | Optical waveguide fabrication method | |
| JP7443672B2 (en) | Optical semiconductor devices and optical transmission devices | |
| TW201108402A (en) | Semiconductor photodetector structure and the fabrication method thereof | |
| Zhang et al. | First Si-waveguide-integrated InGaAs/InAlAs avalanche photodiodes on SOI platform | |
| JP4091476B2 (en) | Photodetector and photo detector built-in silicon optical waveguide | |
| JP7275843B2 (en) | Optical semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120206 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120210 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130905 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5370857 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |