JP2011176220A - Wiring board, method of manufacturing wiring board, and via paste - Google Patents

Wiring board, method of manufacturing wiring board, and via paste Download PDF

Info

Publication number
JP2011176220A
JP2011176220A JP2010040538A JP2010040538A JP2011176220A JP 2011176220 A JP2011176220 A JP 2011176220A JP 2010040538 A JP2010040538 A JP 2010040538A JP 2010040538 A JP2010040538 A JP 2010040538A JP 2011176220 A JP2011176220 A JP 2011176220A
Authority
JP
Japan
Prior art keywords
particles
wiring board
metal
copper
hole conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010040538A
Other languages
Japanese (ja)
Other versions
JP4616927B1 (en
Inventor
Shogo Hirai
昌吾 平井
Hiroyuki Ishitomi
裕之 石富
Goji Himori
剛司 檜森
Satoru Tomekawa
悟 留河
Yutaka Nakayama
豊 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Kyoto Elex Co Ltd
Original Assignee
Panasonic Corp
Kyoto Elex Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Kyoto Elex Co Ltd filed Critical Panasonic Corp
Priority to JP2010040538A priority Critical patent/JP4616927B1/en
Application granted granted Critical
Publication of JP4616927B1 publication Critical patent/JP4616927B1/en
Priority to EP11728762A priority patent/EP2389052A4/en
Priority to CN201180000831.3A priority patent/CN102282918B/en
Priority to PCT/JP2011/000988 priority patent/WO2011105053A1/en
Priority to US13/145,271 priority patent/US8563872B2/en
Priority to TW100106003A priority patent/TWI432103B/en
Publication of JP2011176220A publication Critical patent/JP2011176220A/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0425Solder powder or solder coated metal powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board that has interlayer connection by a via hole conductor having high reliability of electric connection, and meets the need for a Pb-free feature. <P>SOLUTION: The wiring board 11 has: a plurality of interconnects 12 arranged with an insulating resin layer 13 interposed; and the via hole conductor 14 electrically connecting the plurality of interconnects 12 to each other. The via hole conductor 14 includes: a metal portion 15; and a resin portion 16, the metal portion 15 includes: copper particles 17; a first metal region 18 containing as a principal component, tin, tin-copper alloy and a tin-copper inter-metal compound; and a second metal region 19 containing as a principal component, bismuth, wherein Cu/Sn is 1.59 to 21.43, the copper particles 17 come in contact with one another to electrically connect the plurality of interconnects 12 to each other, and at least a part of the first metal region 18 covers a periphery of portions where copper particles 17 are in contact with one another. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、絶縁樹脂層を介して配された複数の配線同士が電気的に層間接続されてなる多層配線基板に関する。詳しくは、多層配線を層間接続するためのビアホール導体の改良に関する。   The present invention relates to a multilayer wiring board in which a plurality of wirings arranged via an insulating resin layer are electrically connected to each other. Specifically, the present invention relates to an improvement in a via hole conductor for interlayer connection of multilayer wiring.

従来、絶縁樹脂層を介して配された配線同士を層間接続して得られる多層配線基板が知られている。このような層間接続の方法として、絶縁樹脂層に形成された孔に導電性ペーストを充填して形成されるようなビアホール導体が知られている。また、導電性ペーストの代わりに、Cuを含有する金属粒子を充填し、これらの金属粒子同士を金属間化合物で固定したものも知られている。   Conventionally, there has been known a multilayer wiring board obtained by interlayer connection of wirings arranged via an insulating resin layer. As such an interlayer connection method, a via-hole conductor is known which is formed by filling a hole formed in an insulating resin layer with a conductive paste. Moreover, what filled the metal particle containing Cu instead of the electrically conductive paste and fixed these metal particles with the intermetallic compound is also known.

具体的には、例えば、下記特許文献1は、CuSn化合物のマトリクス中に複数のCu粒子からなるドメインを点在させてなるマトリクスドメイン構造を有するビアホール導体を開示している。   Specifically, for example, Patent Document 1 below discloses a via-hole conductor having a matrix domain structure in which domains composed of a plurality of Cu particles are interspersed in a matrix of CuSn compounds.

また、例えば、下記特許文献2は、Cuを含む高融点粒子相材料と錫または錫合金等の金属から選ばれる低融点材料とを含む、ビアホール導体の形成に用いられる焼結性組成物を開示している。このような焼結性組成物は、液相または過渡的(transient)液相の存在下で焼結される組成物である。   Further, for example, Patent Document 2 below discloses a sinterable composition used for forming a via-hole conductor, which includes a high-melting-point particle phase material containing Cu and a low-melting-point material selected from metals such as tin or a tin alloy. is doing. Such sinterable compositions are compositions that are sintered in the presence of a liquid phase or a transient liquid phase.

また、例えば、下記特許文献3は、Sn−Bi系金属粒子と銅粒子を含む導電性ペーストをSn−Bi系金属粒子の融点以上の温度で加熱することにより銅粒子の外周に固相温度250℃以上の合金層を形成させたビアホール導体用材料が開示されている。このようなビアホール導体用材料は、固相温度250℃以上の合金層同士の接合により層間接続が行われるために、ヒートサイクル試験や耐リフロー試験でも合金層が溶融しないために高接続信頼性を得ることが可能であることが記載されている。   Further, for example, in Patent Document 3 below, a solid paste having a solid phase temperature of 250 is formed on the outer periphery of the copper particles by heating a conductive paste containing Sn-Bi metal particles and copper particles at a temperature equal to or higher than the melting point of the Sn-Bi metal particles. A via-hole conductor material in which an alloy layer at a temperature of ° C or higher is formed is disclosed. Such a via-hole conductor material has a high connection reliability since the interlayer connection is performed by joining the alloy layers having a solid phase temperature of 250 ° C. or higher, and the alloy layer does not melt even in a heat cycle test or a reflow resistance test. It is described that it can be obtained.

特開2000−49460号公報JP 2000-49460 A 特開平10−7933号公報Japanese Patent Laid-Open No. 10-7933 特開2002−94242号公報JP 2002-94242 A

特許文献1に開示されたビアホール導体について図15を参照して詳しく説明する。図15は、特許文献1に開示された配線基板のビアホール部分の模式断面図である。   The via-hole conductor disclosed in Patent Document 1 will be described in detail with reference to FIG. FIG. 15 is a schematic cross-sectional view of a via hole portion of a wiring board disclosed in Patent Document 1.

図15の配線基板の模式断面図においては、配線基板表面に形成された配線1にビアホール導体2が接している。ビアホール導体2は、金属間化合物であるCu3Sn、Cu6Sn5を含むマトリクス4と、マトリクス4中にドメインとして点在する銅含有粉末3を含む。このビアホール導体2においては、Sn/(Cu+Sn)で表される重量比を0.25〜0.75の範囲にすることにより、マトリクスドメイン構造を形成している。しかしながら、このようなビアホール導体2においては、熱衝撃試験においてボイドやクラック(図15中の5)が発生しやすいという問題があった。 In the schematic cross-sectional view of the wiring board in FIG. 15, the via-hole conductor 2 is in contact with the wiring 1 formed on the surface of the wiring board. The via-hole conductor 2 includes a matrix 4 containing Cu 3 Sn and Cu 6 Sn 5 which are intermetallic compounds, and a copper-containing powder 3 interspersed as domains in the matrix 4. In this via-hole conductor 2, a matrix domain structure is formed by setting the weight ratio represented by Sn / (Cu + Sn) in the range of 0.25 to 0.75. However, such a via-hole conductor 2 has a problem that voids and cracks (5 in FIG. 15) are likely to occur in the thermal shock test.

このようなボイドやクラックは、例えば熱衝撃試験やリフロー処理においてビアホール導体2が熱を受けた場合に、Sn−Bi系金属粒子にCuが拡散してCu3Sn、Cu6Sn5等のCuSn化合物を生成することに起因する亀裂に相当する。またこのようなボイドは、CuとSnとの界面に形成されたCu−Snの拡散接合部に含有されたCuとSnとの金属間化合物であるCu3Snが、各種信頼性試験の際の加熱により、Cu6Sn5に変化することにより、ビアホール導体2に内部応力が発生することにも起因する。 Such voids and cracks are caused by CuSn such as Cu 3 Sn, Cu 6 Sn 5, etc., when Cu is diffused into the Sn—Bi-based metal particles when the via-hole conductor 2 receives heat in a thermal shock test or a reflow process. It corresponds to a crack caused by the formation of a compound. In addition, such voids include Cu 3 Sn, which is an intermetallic compound of Cu and Sn contained in a Cu—Sn diffusion junction formed at the interface between Cu and Sn. This is also caused by the fact that internal stress is generated in the via-hole conductor 2 by changing to Cu 6 Sn 5 by heating.

また、特許文献2に開示された焼結性組成物は、例えば、プリプレグをラミネートするための加熱プレス時において発生する、過渡的(transient)液相の存在下または不存在下で焼結される組成物である。このような焼結性組成物は、Cu、Sn、およびPbを含むものであり、加熱プレス時の温度も180℃から325℃と高い温度になるために、一般のガラス繊維にエポキシ樹脂を含浸させてなる絶縁樹脂層(ガラスエポキシ樹脂層と呼ばれることもある)に対応させることは困難であった。また市場から求められている、Pbフリー化に対応することも困難であった。   In addition, the sinterable composition disclosed in Patent Document 2 is sintered in the presence or absence of a transient liquid phase, which occurs during, for example, a hot press for laminating a prepreg. It is a composition. Such a sinterable composition contains Cu, Sn, and Pb, and the temperature during hot pressing is as high as 180 ° C. to 325 ° C., so an ordinary glass fiber is impregnated with an epoxy resin. It was difficult to correspond to an insulating resin layer (sometimes called a glass epoxy resin layer). In addition, it has been difficult to cope with the Pb-free demand required by the market.

また、特許文献3に開示されたビアホール導体用材料においては、銅粒子の表層に形成される合金層は抵抗値が高い。そのために、Cu粒子や銀(Ag)粉等を含有する一般的な導電性ペーストのようにCu粒子間やAg粒子間の接触のみで得られる接続抵抗値と比較して高抵抗値となるという問題があった。   Moreover, in the via-hole conductor material disclosed in Patent Document 3, the alloy layer formed on the surface layer of the copper particles has a high resistance value. Therefore, it becomes a high resistance value compared to a connection resistance value obtained only by contact between Cu particles or between Ag particles like a general conductive paste containing Cu particles, silver (Ag) powder or the like. There was a problem.

本発明は、高い接続信頼性を有する低抵抗のビアホール導体により層間接続された、Pbフリーのニーズに対応することができる配線基板を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a wiring board capable of meeting Pb-free needs, which are interlayer-connected by a low-resistance via-hole conductor having high connection reliability.

本発明の一局面である配線基板は、絶縁樹脂層と、絶縁樹脂層を介して配設された複数の配線と、絶縁樹脂層を貫通するように設けられた前記複数の配線同士を電気的に接続するビアホール導体と、を有する配線基板であって、ビアホール導体は、少なくとも銅と錫とBiを含む金属部分と樹脂部分とを含み、金属部分において、CuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲であり、さらに、金属部分は、銅(Cu)粒子からなる領域、第1金属領域、第2金属領域の3金属領域からなり、銅粒子は、面接触部を介して互いに接触することにより複数の配線同士を電気的に接続しており、第1金属領域は、錫(Sn)、錫-銅合金及び/または錫-銅金属間化合物を主成分とし、第1金属領域の少なくとも一部が、銅粒子同士の面接触部を跨ぐようにその周囲を覆っており、第2金属領域は、ビスマス(Bi)を主成分としていることを特徴とする。 A wiring board according to one aspect of the present invention electrically connects an insulating resin layer, a plurality of wirings arranged via the insulating resin layer, and the plurality of wirings provided so as to penetrate the insulating resin layer. a wiring board having a via-hole conductors connected to the via-hole conductors comprises a metal part and a resin part including at least copper and tin and Bi, the weight ratio of the metal portion, Cu and Sn (Cu / Sn) is in the range of 1.59 to 21.43, and the metal portion is composed of three metal regions of a region made of copper (Cu) particles, a first metal region, and a second metal region, and the copper particles It is electrically connected to each other plurality of wires by contact with each other physician through the surface contact portion, a first metal region, tin (Sn), tin - copper alloys and / or tin - copper metal between compound as a main component, at least a portion of the first metal region, copper Covers the periphery so as to straddle the surface contact portions between children, second metal region is characterized that you are mainly composed of bismuth (Bi).

また本発明の他の一局面である配線基板の製造方法は、保護フィルムで被覆された未硬化状態または半硬化状態のプリプレグに、保護フィルムの外側から穿孔することにより貫通孔を形成する貫通孔形成工程と、貫通孔にビアペーストを充填する充填工程と、充填工程の後、保護フィルムを剥離することにより、貫通孔からビアペーストの一部が突出して形成される突出部を表出させる突出工程と、突出部を覆うように、プリプレグの表面に金属箔を配置する配置工程と、金属箔をプリプレグの表面に圧着する圧着工程と、圧着工程の後、所定の温度で加熱する加熱工程と、を備え、ビアペーストが、Cu粒子とSn−Bi系半田粒子と熱硬化性樹脂とを含み、且つ、CuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲であり、圧着工程において、突出部を通じてビアペーストを加圧し圧縮することにより、Cu粒子同士を面接触させて、金属箔間を電気的に接続させ、加熱工程において、圧縮後のビアペーストを、Sn−Bi系半田粒子の融点以上の温度で加熱し、面接触部を跨ぐようにその周囲をSn−Bi系半田で覆った後、面接触部を跨ぐようにその周囲にCu‐Sn化合物を、Cu−Sn化合物に接してBi相を、生成させることを特徴とする。 In addition, the method for manufacturing a wiring board according to another aspect of the present invention includes a through hole that forms a through hole by punching from the outside of the protective film into an uncured or semi-cured prepreg covered with the protective film. and forming step, a filling step of filling the via paste into the through holes, after the filling step, by peeling off the protective film, to expose the collision detecting portion partially formed to protrude in the via paste from the through-hole and more projecting Engineering that, so as to cover the protrusion, and a placement step of placing a metal foil on the surface of the prepreg, and crimping step of crimping the metallic foil to the surface of the prepreg, after the bonding step, heating at a predetermined temperature Heating step, the via paste includes Cu particles, Sn-Bi solder particles and a thermosetting resin, and the weight ratio of Cu to Sn (Cu / Sn) is 1.59 to 21 In the range of .43 Ri, in the crimping step, by a via paste is condensation pressurized pressure through the protruding portion, by touching interview Cu particles together, Toe an electrical manner connection between the metal foil, in the heating process, the compressed via paste Is heated at a temperature equal to or higher than the melting point of the Sn-Bi solder particles, and the periphery is covered with Sn-Bi solder so as to straddle the surface contact portion, and then Cu-Sn is formed around the surface contact portion so as to straddle the surface contact portion. the compound, a Bi phase in contact with the Cu-Sn compound, characterized that you generate.

また本発明の他の一局面である配線基板用のビアペーストは、配線基板が、絶縁樹脂層と、絶縁樹脂層を介して配設された複数の配線と、絶縁樹脂層を貫通するように設けられた複数の配線同士を電気的に接続するビアホール導体と、を有し、ビアホール導体は、少なくとも銅と錫とBiを含む金属部分と樹脂部分とを含み、金属部分は、銅(Cu)粒子からなる領域、第1金属領域、第2金属領域の3金属領域からなり、銅粒子は、面接触部を介して互いに接触することにより複数の配線同士を電気的に接続しており、第1金属領域は、錫(Sn)、錫-銅合金及び/または錫-銅金属間化合物を主成分とし、第1金属領域の少なくとも一部が、銅粒子同士の面接触部を跨ぐようにその周囲を覆っており、第2金属領域は、ビスマス(Bi)を主成分としたものであり、ビアペーストは、Cu粒子とSn−Bi系半田粒子と熱硬化性樹脂とを含み、且つ、CuとSnとの重量比(Cu/Sn)が1.59〜21.43の範囲であることを特徴とする。 The bi Apesuto for another aspect der Ru wiring board of the present invention, the wiring board, an insulating resin layer, and a plurality of wires disposed through an insulating resin layer, so as to penetrate through the insulating resin layer A via hole conductor electrically connecting a plurality of wirings provided in the via hole conductor, wherein the via hole conductor includes at least a metal part including copper, tin, and Bi, and a resin part, and the metal part includes copper (Cu ) Consisting of three metal regions, a region made of particles, a first metal region, and a second metal region, the copper particles are electrically connected to each other by contacting each other through a surface contact portion, The first metal region is mainly composed of tin (Sn), a tin-copper alloy and / or a tin-copper intermetallic compound, and at least a part of the first metal region straddles the surface contact portion between the copper particles. Covering its periphery, the second metal region is bismuth (Bi) Is obtained by the main component, via paste includes a C u particles and Sn-Bi based solder particles and a thermosetting resin, and the weight ratio of Cu and Sn (Cu / Sn) is 1.59~ The range is 21.43.

本発明の目的、特徴、局面、及び利点は、以下の詳細な説明及び添付する図面により、より明白となる。   The objects, features, aspects and advantages of the present invention will become more apparent from the following detailed description and the accompanying drawings.

本発明によれば、多層配線基板のビアホール導体に含有される銅粒子同士が面接触した面接触部が低抵抗の導通路を形成することにより、抵抗値の低い層間接続を実現することができる。また、銅粒子同士が面接触した面接触部を跨ぐように、銅粒子よりも硬い、錫,錫-銅合金及び/または錫-銅金属間化合物を主成分とする第1金属領域で覆われていることにより補強されている。これにより、電気的接続の信頼性が高められている。 According to the present invention, the surface contact portion where the copper particles contained in the via-hole conductor of the multilayer wiring board are in surface contact forms a low- resistance conductive path, thereby realizing an interlayer connection with a low resistance value. . Moreover, it is covered with the 1st metal area | region which has a tin, a tin-copper alloy and / or a tin-copper intermetallic compound as a main component so that it may straddle the surface contact part which the copper particles surface-contacted. It is reinforced by being. Thereby, the reliability of electrical connection is improved.

図1(A)は、実施形態の多層配線基板11の模式断面図であり、図1(B)は、図1(A)におけるビアホール導体14付近の拡大模式断面図を示す。1A is a schematic cross-sectional view of the multilayer wiring board 11 of the embodiment, and FIG. 1B is an enlarged schematic cross-sectional view of the vicinity of the via-hole conductor 14 in FIG. 図2は、多数の銅粒子17が面接触することにより形成された一つの導通路23に着目して説明するための説明図である。Figure 2 is an explanatory diagram for description focuses on one of the conductive paths 23 formed by a large number of copper particles 17 to touch interview. 図3は、Cu/Snが1.59より小さい場合におけるビアホール導体の一例を示す、模式断面図である。FIG. 3 is a schematic cross-sectional view showing an example of a via-hole conductor when Cu / Sn is smaller than 1.59. 図4は、多層配線基板の製造方法の一例を説明するための工程断面図を示す。FIG. 4 is a process cross-sectional view for explaining an example of a method for manufacturing a multilayer wiring board. 図5は、多層配線基板の製造方法の一例を説明するための図4の続きの工程を示す。FIG. 5 shows a continuation process of FIG. 4 for explaining an example of the manufacturing method of the multilayer wiring board. 図6は、配線基板の多層化を説明するための模式断面図を示す。FIG. 6 is a schematic cross-sectional view for explaining the multilayering of the wiring board. 図7は実施形態における、プリプレグの貫通孔に充填されたビアペーストを圧縮するときの様子を説明するための断面模式図である。FIG. 7 is a schematic cross-sectional view for explaining a state when the via paste filled in the through hole of the prepreg is compressed in the embodiment. 図8は、実施例で得られたビアホール導体におけるCu/Snの重量比率に対する抵抗値(1via/mΩ)を示すグラフである。FIG. 8 is a graph showing a resistance value (1 via / mΩ) with respect to the weight ratio of Cu / Sn in the via-hole conductor obtained in the example. 図9(A)は、実施例で得られた多層配線基板のビア導体の断面の3000倍の電子顕微鏡(SEM)写真、図9(B)はそのトレース図を示す。FIG. 9A is an electron microscope (SEM) photograph at 3000 times the cross section of the via conductor of the multilayer wiring board obtained in the example, and FIG. 9B is a trace view thereof. 図10(A)は、実施例で得られた多層配線基板のビア導体の断面の6000倍のSEM写真、図10(B)はそのトレース図を示す。FIG. 10A shows an SEM photograph of 6000 times the cross section of the via conductor of the multilayer wiring board obtained in the example, and FIG. 10B shows a trace view thereof. 図11(A)は、実施例で得られた多層配線基板のビア導体の断面のSEM写真、図11(B)はそのトレース図を示す。FIG. 11A is a SEM photograph of the cross section of the via conductor of the multilayer wiring board obtained in the example, and FIG. 11B is a trace view thereof. 図12(A)は、図11のSEM像のCu元素のマッピングを行ったときの像、図12(B)はそのトレース図を示す。FIG. 12A shows an image obtained by mapping the Cu element in the SEM image of FIG. 11, and FIG. 12B shows a trace diagram thereof. 図13(A)は、図11のSEM像のSn元素のマッピングを行ったときの像、図13(B)はそのトレース図を示す。FIG. 13A shows an image obtained by mapping the Sn element in the SEM image of FIG. 11, and FIG. 13B shows a trace diagram thereof. 図14(A)は、図11のSEM像のBi元素のマッピングを行ったときの像、図14(B)はそのトレース図を示す。FIG. 14A shows an image obtained by mapping the Bi element in the SEM image of FIG. 11, and FIG. 14B shows a trace diagram thereof. 図15は、従来のビア導体の断面を説明するための模式断面図である。FIG. 15 is a schematic cross-sectional view for explaining a cross section of a conventional via conductor.

本発明の一実施形態について、図面を参照しながら詳しく説明する。   An embodiment of the present invention will be described in detail with reference to the drawings.

図1(A)は、本発明に係る多層配線基板11の模式断面図である。また、図1(B)は、図1(A)におけるビアホール導体14付近の拡大模式断面図である。   FIG. 1A is a schematic cross-sectional view of a multilayer wiring board 11 according to the present invention. FIG. 1B is an enlarged schematic cross-sectional view of the vicinity of the via-hole conductor 14 in FIG.

多層配線基板11は、銅箔等の金属箔から形成された複数の配線12が、絶縁樹脂層13を貫通するビアホール導体14により電気的に層間接続されている。   In the multilayer wiring board 11, a plurality of wirings 12 formed of a metal foil such as a copper foil are electrically connected to each other by via-hole conductors 14 that penetrate the insulating resin layer 13.

図1(B)は、ビアホール導体14付近の拡大模式断面図である。図1(B)中、12は配線、13は絶縁樹脂層、14はビアホール導体である。そして、ビアホール導体14は、金属部分15と樹脂部分16とを含む。金属部分15は、多数のCu粒子17と、錫,錫-銅合金,及び/又は錫-銅金属間化合物を主成分とする第1金属領域18と、Biを主成分とする第2金属領域19とを含む。また、Cu粒子17の少なくとも一部は、それらが互いに面接触した面接触部を介した導通路を形成することにより、上層の配線12(12a)と下層の配線12(12b)とを電気的に接続している。 FIG. 1B is an enlarged schematic cross-sectional view near the via-hole conductor 14. In FIG. 1B, 12 is a wiring, 13 is an insulating resin layer, and 14 is a via-hole conductor. The via-hole conductor 14 includes a metal portion 15 and a resin portion 16. The metal portion 15 includes a large number of Cu particles 17, a first metal region 18 mainly composed of tin, a tin-copper alloy, and / or a tin-copper intermetallic compound, and a second metal region mainly composed of Bi. 19 is included. At least a part of the Cu particles 17, by which they form a conductive path through the surface contact portion in surface contact with each other, electricity upper wiring 12 and (12a) lower wiring 12 and (12b) Connected.

Cu粒子17の平均粒径は0.1〜20μm、さらには、1〜10μmの範囲であることが好ましい。Cu粒子17の平均粒径が小さすぎる場合には、ビアホール導体14中において、接触点が多くなるため、導通抵抗が大きくなる。また、このような粒径の粒子は高価である傾向がある。一方、Cu粒子17の平均粒径が大きすぎる場合には、100〜150μmφのように径の小さいビアホール導体14を形成しようとした場合に、充填率を高めにくくなる傾向がある。   The average particle diameter of the Cu particles 17 is preferably 0.1 to 20 μm, more preferably 1 to 10 μm. When the average particle size of the Cu particles 17 is too small, contact points increase in the via-hole conductor 14 and the conduction resistance increases. Also, particles with such a particle size tend to be expensive. On the other hand, when the average particle diameter of the Cu particles 17 is too large, the filling rate tends to be difficult to increase when the via-hole conductor 14 having a small diameter of 100 to 150 μmφ is to be formed.

Cu粒子17の純度は、ビアホール導体14の抵抗値を充分に低下させ、また、複数のCu粒子17同士が接触する部分において容易に変形することを可能にするために、90質量%以上、さらには99質量%以上であることが好ましい。なお、Cu粒子17は純度が高いほど柔らかくなる。従って、純度が高い場合には、後述する加圧工程において押し潰されやすくなるために、Cu粒子17同士の接触面積が大きくなりやすい点から好ましい。   The purity of the Cu particles 17 sufficiently reduces the resistance value of the via-hole conductor 14, and more than 90% by mass in order to enable easy deformation at a portion where the plurality of Cu particles 17 are in contact with each other. Is preferably 99% by mass or more. The Cu particles 17 become softer as the purity increases. Therefore, when the purity is high, it is easy to be crushed in a pressurizing step described later, which is preferable because the contact area between the Cu particles 17 tends to be large.

なお、Cu粒子17の平均粒径や、Cu粒子17同士の接触部20は、形成された配線基板を樹脂埋めした後、ビアホール導体の断面を研磨(必要に応じてFOCUSED ION BEAM等の微細加工手段も使って)して作成した試料を走査型電子顕微鏡(SEM)を用いて観察することにより確認及び測定される。   The average particle diameter of the Cu particles 17 and the contact portions 20 between the Cu particles 17 are formed by filling the formed wiring board with a resin, and then polishing the cross-section of the via-hole conductor (if necessary, fine processing such as FOCUSED ION BEAM) The sample prepared using the means is confirmed and measured by observing the sample using a scanning electron microscope (SEM).

多数のCu粒子17は、互いに面接触しており、配線12aと配線12bとの間に低抵抗の導通路を形成する。従って、配線12aと配線12bとの接続抵抗を低くすることができる。 Numerous Cu particles 17 are then touching interview each other to form a conductive path of low resistance between the wiring 12a and the wiring 12b. Therefore, the connection resistance between the wiring 12a and the wiring 12b can be reduced.

なお、ビアホール導体14においては、図1(B)に示すように、多数のCu粒子17が整然と整列することなくランダムに接触することにより、複雑なネットワークを有するように低抵抗の導通路が形成されている。このようなネットワークを形成することにより電気的接続の信頼性を高めることができる。また、多数のCu粒子17同士が接触する位置はランダムである。ランダムな位置でCu粒子17同士を接触させることにより、熱を受けたときにビアホール導体14の内部で発生する応力や、外部から付与される外力をその変形により分散させることができる。   In the via-hole conductor 14, as shown in FIG. 1B, a low resistance conduction path is formed so as to have a complicated network by randomly contacting a large number of Cu particles 17 without being regularly arranged. Has been. By forming such a network, the reliability of electrical connection can be increased. Moreover, the position where many Cu particle | grains 17 contact is random. By bringing the Cu particles 17 into contact with each other at random positions, the stress generated inside the via-hole conductor 14 when receiving heat and the external force applied from the outside can be dispersed by the deformation.

ビアホール導体中に含有されるCu粒子17の体積割合としては、30〜90体積%、さらには、40〜70体積%であることが好ましい。Cu粒子の体積割合が低すぎる場合には、多数のCu粒子により形成された導通路による電気的接続の信頼性が低下する傾向があり、高すぎる場合には、抵抗値が信頼性試験で変動しやすくなる傾向がある。   The volume ratio of the Cu particles 17 contained in the via-hole conductor is preferably 30 to 90% by volume, and more preferably 40 to 70% by volume. If the volume ratio of the Cu particles is too low, the reliability of electrical connection by a conduction path formed by a large number of Cu particles tends to decrease. If the volume ratio is too high, the resistance value varies in the reliability test. It tends to be easy to do.

図1(B)に示すように、錫(Sn),錫-銅合金及び/または錫-銅金属間化合物を主成分とする第1金属領域18の少なくとも一部は、銅粒子同士が面接触している部分をその周囲を跨ぐように覆っている。このように、銅粒子同士の面接触している部分の周囲を第1金属領域18で覆うような構造を形成させることにより、その接触部20が補強される。 As shown in FIG. 1 (B), tin (Sn), tin - copper alloys and / or tin - at least a portion of the first metal region 18 mainly composed of copper intermetallic compound, copper grains interview touch The covered part is covered so as to straddle the surrounding area. Thus, by forming a structure such as to cover the periphery of the interview touch to that portion between the copper particles in the first metal region 18, the contact portion 20 is reinforced.

第1金属領域18は、錫,錫-銅合金及び/または錫-銅金属間化合物を主成分として含有する。具体的には、例えば、Sn単体,Cu6Sn5,Cu3Sn等を主成分として含む。また、残余の成分としては、BiやCu等の他の金属元素を本発明の効果を損なわない範囲、具体的には、例えば、10質量%以下の範囲で含んでもよい。 The first metal region 18 contains tin, a tin-copper alloy and / or a tin-copper intermetallic compound as a main component. Specifically, for example, Sn alone, Cu 6 Sn 5 , Cu 3 Sn or the like is included as a main component. Moreover, as a remaining component, you may contain other metal elements, such as Bi and Cu, in the range which does not impair the effect of this invention, specifically, 10 mass% or less, for example.

また、金属部分15においては、図1(B)に示すように、Biを主成分とする第2金属領域19が、Cu粒子17とは接触せず、第1金属領域18と接触するように存在している。ビアホール導体14においては、第2金属領域19がCu粒子17とは接しないように存在するために、ビアホール導体14に対する上述のような電気的影響を抑制することができる。   Further, in the metal portion 15, as shown in FIG. 1B, the second metal region 19 containing Bi as a main component does not contact the Cu particles 17 but contacts the first metal region 18. Existing. In the via-hole conductor 14, the second metal region 19 exists so as not to contact the Cu particles 17, and thus the above-described electrical influence on the via-hole conductor 14 can be suppressed.

第2金属領域は、Biを主成分として含有する。また、残余の成分としては、BiとSnとの合金または金属間化合物等を本発明の効果を損なわない範囲、具体的には、例えば、20質量%以下の範囲で含んでもよい。   The second metal region contains Bi as a main component. Further, as the remaining component, an alloy of Bi and Sn, an intermetallic compound, or the like may be included in a range that does not impair the effects of the present invention, specifically, for example, in a range of 20% by mass or less.

なお、第1金属領域と第2金属領域とは互いに接しているために、通常、何れもBi及びSnの両方を含む。この場合において、第1金属領域は第2金属領域よりもSnの濃度が高く、第2金属領域は第1金属領域よりもBiの濃度が高い。また、第1金属領域と第2金属領域との界面は、明確であるよりも、不明確であるほうが好ましい。界面が不明確である場合には、熱衝撃試験等の加熱条件においても界面に応力が集中することを抑制することができる。   Since the first metal region and the second metal region are in contact with each other, both usually include both Bi and Sn. In this case, the first metal region has a higher Sn concentration than the second metal region, and the second metal region has a higher Bi concentration than the first metal region. In addition, it is preferable that the interface between the first metal region and the second metal region is unclear rather than clear. When the interface is unclear, it is possible to suppress stress concentration on the interface even under heating conditions such as a thermal shock test.

ビアホール導体14を構成する金属部分は、銅粒子17、錫,錫-銅合金及び/または錫-銅金属間化合物を主成分とする第1金属領域18、及びビスマスを主成分とする第2金属領域19とを含み、且つ、CuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲である。このCu/Sn比の意義については後に詳述する。   The metal parts constituting the via-hole conductor 14 are copper particles 17, a first metal region 18 mainly composed of tin, a tin-copper alloy and / or a tin-copper intermetallic compound, and a second metal mainly composed of bismuth. And the weight ratio of Cu to Sn (Cu / Sn) is in the range of 1.59 to 21.43. The significance of this Cu / Sn ratio will be described in detail later.

一方、ビアホール導体14を構成する樹脂部分16は、硬化性樹脂の硬化物からなる。硬化性樹脂は特に限定されないが、具体的には、例えば、耐熱性に優れ、また、線膨張率が低い点からエポキシ樹脂の硬化物がとくに好ましい。   On the other hand, the resin part 16 which comprises the via-hole conductor 14 consists of hardened | cured material of curable resin. The curable resin is not particularly limited, and specifically, for example, a cured product of an epoxy resin is particularly preferable from the viewpoint of excellent heat resistance and a low coefficient of linear expansion.

ビアホール導体中の樹脂部分16の体積割合としては、0.1〜50体積%、さらには、0.5〜40体積%であることが好ましい。樹脂部分16の体積割合が高すぎる場合には、抵抗値が高くなる傾向があり、低すぎる場合には、製造時に導電性ペーストの調製が困難になる傾向がある。   The volume ratio of the resin portion 16 in the via-hole conductor is preferably 0.1 to 50% by volume, and more preferably 0.5 to 40% by volume. When the volume ratio of the resin portion 16 is too high, the resistance value tends to be high, and when it is too low, the preparation of the conductive paste tends to be difficult during production.

次に、多層配線基板11におけるビアホール導体14の作用について、図2を参照して模式的に説明する。
図2は、多数のCu粒子17同士が面接触することにより形成された一つの導通路23に着目して説明する説明図である。また、便宜上、樹脂成分16は表示していない。さらに、21はビアホール導体14の作用の説明に用いるために示した仮想のばねである。
図2に示すように、導通路は多数のCu粒子17同士が互いにランダムに接触することにより形成され、配線12aと配線12bとを電気的に層間接続している。そして、多数のCu粒子17が面接触している接触部20においては、接触部20の周囲を被覆し、且つ接触部20を跨ぐように第1金属領域18が形成されている。
Next, the effect | action of the via-hole conductor 14 in the multilayer wiring board 11 is typically demonstrated with reference to FIG.
Figure 2 is an explanatory diagram for description focuses on one of the conductive paths 23 formed by a number of Cu particles 17 with each other to touch interview. For convenience, the resin component 16 is not shown. Reference numeral 21 denotes a virtual spring shown for use in explaining the operation of the via-hole conductor 14.
As shown in FIG. 2, the conduction path is formed by a large number of Cu particles 17 randomly contacting each other, and electrically connects the wiring 12a and the wiring 12b with each other. Then, in the contact portion 20 a number of Cu particles 17 are touching interview, covering the periphery of the contact portion 20, a first metal region 18 as and straddle the contact portion 20 is formed.

多層配線基板11の内部に内部応力が発生した場合、多層配線基板11の内部には矢印22aに示すように外向きに力が掛かる。このような内部応力は、例えば、半田リフロー時や熱衝撃試験の際に、各要素を構成する材料の熱膨張係数の違いによって発生する。   When an internal stress is generated inside the multilayer wiring board 11, an outward force is applied to the inside of the multilayer wiring board 11 as indicated by an arrow 22a. Such internal stress is generated, for example, due to a difference in coefficient of thermal expansion of materials constituting each element during solder reflow or thermal shock test.

このような外向きの力は、柔軟性の高いCu粒子17自身が変形するとともに、Cu粒子17同士の接触位置が多少ずれることにより緩和される。このとき、第1金属領域18の硬さは、Cu粒子17の硬さよりも硬いために、接触部20の変形に抵抗しようとする。従って、Cu粒子17間の接触部20が変形に無制限に追従しようとした場合には、第1金属領域18がある程度の範囲で変形を規制するために、Cu粒子間の接触部20が離間するまでは変形しない。これは、Cu粒子17が接触して形成する導通路をばねに喩えた場合、導通路にある程度の力が掛かった場合には、ある程度まではばねが伸びるがごとく変形に追従するが、さらに変形が大きくなりそうな場合には、硬い第1金属領域18により変形が規制される。このことは、多層配線基板11に、矢印22bに示すような内向きの力が掛かった場合にも同様の作用を奏する。このように、導通路があたかもばね21のように外力及び内力のいずれの方向の力に対しても、力を緩和するように作用することにより、電気的接続の信頼性を確保することができる。   Such outward force is alleviated by the highly flexible Cu particles 17 themselves being deformed and the contact positions of the Cu particles 17 being somewhat displaced. At this time, since the hardness of the first metal region 18 is harder than the hardness of the Cu particles 17, the first metal region 18 tries to resist deformation of the contact portion 20. Therefore, when the contact portion 20 between the Cu particles 17 tries to follow the deformation without limitation, the contact portion 20 between the Cu particles is separated because the first metal region 18 restricts the deformation within a certain range. Until it is not deformed. This is because when the conduction path formed by contact of the Cu particles 17 is likened to a spring, if a certain amount of force is applied to the conduction path, the spring will extend to a certain extent, but the deformation follows. Is likely to increase, deformation is restricted by the hard first metal region 18. This also has the same effect when an inward force as shown by the arrow 22b is applied to the multilayer wiring board 11. Thus, the reliability of the electrical connection can be ensured by acting so as to relieve the force in any direction of the external force and the internal force as if the conduction path is the spring 21. .

次に、上述したような多層配線基板の製造方法の一例を説明するために、各製造工程について、図面を参照しながら詳しく説明する。   Next, in order to describe an example of a method for manufacturing a multilayer wiring board as described above, each manufacturing process will be described in detail with reference to the drawings.

本実施形態の製造方法においては、はじめに、図4(A)に示すように、未硬化または半硬化状態(Bステージ)のプリプレグ25の両面に保護フィルム26が貼り合わされる。   In the manufacturing method of the present embodiment, first, as shown in FIG. 4A, protective films 26 are bonded to both surfaces of the prepreg 25 in an uncured or semi-cured state (B stage).

プリプレグとしては、繊維基材に樹脂ワニスを含浸させた後、乾燥させることにより得られる、未硬化状態または半硬化状態(B−ステージ)のプリプレグが好ましく用いられる。繊維基材は織布でも不織布でもよい。その具体例としては、例えば、ガラスクロス、ガラスペーパー、ガラスマット等のガラス繊維布のほか、例えば、クラフト紙、リンター紙、天然繊維布、アラミド繊維を含む有機繊維布等が挙げられる。また、樹脂ワニスに含有される樹脂成分としては、エポキシ樹脂等が挙げられる。また、樹脂ワニスは、さらに、無機充填材等を含んでもよい。   As the prepreg, an uncured or semi-cured (B-stage) prepreg obtained by impregnating a resin base material with a resin varnish and drying is preferably used. The fiber substrate may be woven or non-woven. Specific examples thereof include glass fiber cloth such as glass cloth, glass paper, and glass mat, and also, for example, craft paper, linter paper, natural fiber cloth, organic fiber cloth containing aramid fiber, and the like. Moreover, an epoxy resin etc. are mentioned as a resin component contained in a resin varnish. The resin varnish may further contain an inorganic filler or the like.

保護フィルムとしては、各種樹脂フィルムが用いられる。その具体例としては、例えば、PET(ポリエチレンフタレート)やPEN(ポリエチレンナフタレート)等の樹脂フィルムが挙げられる。樹脂フィルムの厚みとしては0.5〜50μm、さらには、1〜30μmであることが好ましい。このような厚みの場合には、後述するように、保護フィルムの剥離により、充分な高さのビアペーストからなる突出部を表出させることができる。   Various resin films are used as the protective film. Specific examples thereof include resin films such as PET (polyethylene phthalate) and PEN (polyethylene naphthalate). The thickness of the resin film is preferably 0.5 to 50 μm, and more preferably 1 to 30 μm. In the case of such a thickness, as will be described later, a protrusion made of a sufficiently high via paste can be exposed by peeling off the protective film.

プリプレグに保護フィルムを貼り合わせる方法としては、プリプレグ表面にタック性がある場合にはそのタック性により貼り合わせることができる。   As a method of bonding the protective film to the prepreg, when the surface of the prepreg has tackiness, the protective film can be bonded according to the tackiness.

次に、図4(B)に示すように、保護フィルム26が配されたプリプレグ25に保護フィルム26の外側から穿孔することにより、貫通孔27を形成する。穿孔には、炭酸ガスレーザー、YAGレーザー等の非接触による加工方法の他、ドリルを用いた穴あけ等各種方法が用いられる。貫通孔の直径としては10〜500μm、さらには50〜300μm程度が挙げられる。   Next, as shown in FIG. 4B, a through hole 27 is formed by perforating the prepreg 25 provided with the protective film 26 from the outside of the protective film 26. For drilling, various methods such as drilling using a drill as well as non-contact processing methods such as carbon dioxide laser and YAG laser are used. The diameter of the through hole is 10 to 500 μm, and further about 50 to 300 μm.

次に、図4(C)に示すように、貫通孔27の中にビアペースト28を満充填する。ビアペースト28は、Cu粒子と、SnとBiとを含有するSn−Bi系半田粒子と、エポキシ樹脂等の硬化性樹脂成分を含有する。
Cu粒子の平均粒径は、0.1〜20μm、さらには、1〜10μmの範囲であることが好ましい。Cu粒子の平均粒径が小さすぎる場合には、貫通孔27中に高充填しにくくなり、また、高価である傾向がある。一方、Cu粒子の平均粒径が大きすぎる場合には、径の小さいビアホール導体14を形成しようとした場合に充填しにくくなる傾向がある。
Next, as shown in FIG. 4C, the via paste 28 is fully filled in the through hole 27. The via paste 28 contains Cu particles, Sn—Bi solder particles containing Sn and Bi, and a curable resin component such as an epoxy resin.
The average particle size of the Cu particles is preferably in the range of 0.1 to 20 μm, more preferably 1 to 10 μm. If the average particle size of the Cu particles is too small, it will be difficult to fill the through holes 27 with a high degree, and the cost tends to be high. On the other hand, when the average particle diameter of the Cu particles is too large, it tends to be difficult to fill the via hole conductor 14 having a small diameter.

また、Cu粒子の粒子形状は、特に限定されない。具体的には、例えば、球状、扁平状、多角状、麟片状、フレーク状、あるいは表面に突起を有するような形状等が挙げられる。また、一次粒子でもよいし、二次粒子を形成していてもよい。   Moreover, the particle shape of Cu particle | grains is not specifically limited. Specifically, for example, a spherical shape, a flat shape, a polygonal shape, a scissors shape, a flake shape, or a shape having a protrusion on the surface can be given. Moreover, a primary particle may be sufficient and the secondary particle may be formed.

Sn−Bi系半田粒子は、SnとBiとを含有する半田粒子であれば特に限定されない。Sn−Bi系半田粒子は、構成比を変化させたり各種元素を添加することにより、その共晶点を138℃〜232℃程度にまで変化させることができる。さらに、インジウム(In)、銀(Ag)、亜鉛(Zn)等を添加することにより、濡れ性、流動性等を改善させることもできる。これらの中では、共晶点が138℃と低い、環境問題に考慮した鉛フリー半田である、Sn−58Bi系半田等が特に好ましい。
Sn−Bi系半田粒子の平均粒径は0.1〜20μm、さらには、2〜15μmの範囲であることが好ましい。Sn−Bi系半田粒子の平均粒径が小さすぎる場合には、比表面積が大きくなり表面の酸化皮膜割合が大きくなり溶融しにくくなる傾向がある。一方、Sn−Bi系半田粒子の平均粒径が大きすぎる場合には、ビアホールヘの充填性が悪くなる傾向がある。
The Sn—Bi solder particles are not particularly limited as long as they are solder particles containing Sn and Bi. The Sn—Bi solder particles can change the eutectic point to about 138 ° C. to 232 ° C. by changing the composition ratio or adding various elements. Furthermore, wettability, fluidity, and the like can be improved by adding indium (In), silver (Ag), zinc (Zn), or the like. Among these, Sn-58Bi solder, which is a lead-free solder considering an environmental problem, having a low eutectic point of 138 ° C. is particularly preferable.
The average particle diameter of the Sn—Bi solder particles is preferably 0.1 to 20 μm, and more preferably 2 to 15 μm. If the average particle size of the Sn—Bi solder particles is too small, the specific surface area tends to be large and the surface oxide film ratio tends to be large, making it difficult to melt. On the other hand, when the average particle diameter of the Sn—Bi solder particles is too large, the filling property to the via holes tends to deteriorate.

好ましい硬化性樹脂成分であるエポキシ樹脂の具体例としては、例えば、グリシジルエーテル型エポキシ樹脂、脂環式エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、またはその他変性エポキシ樹脂などを用いることができる。   Specific examples of epoxy resins that are preferable curable resin components include, for example, glycidyl ether type epoxy resins, alicyclic epoxy resins, glycidyl amine type epoxy resins, glycidyl ester type epoxy resins, or other modified epoxy resins. Can do.

また、エポキシ樹脂と組み合わせて硬化剤を配合してもよい。硬化剤の種類はとくに限定されないが、分子中に少なくとも1つ以上の水酸基を持つアミン化合物を含有する硬化剤を用いることが特に好ましい。このような硬化剤は、エポキシ樹脂の硬化触媒として作用するとともに、Cu粒子、及びSn−Bi系半田粒子の表面に存在する酸化皮膜を還元することにより、接合時の接触抵抗を低減させる作用も有する点から好ましい。これらの中でも、とくにSn−Bi系半田粒子の融点よりも高い沸点を有するアミン化合物は、接合時の接触抵抗を低減させる作用がとくに高い点から好ましい。   Moreover, you may mix | blend a hardening | curing agent in combination with an epoxy resin. The type of the curing agent is not particularly limited, but it is particularly preferable to use a curing agent containing an amine compound having at least one hydroxyl group in the molecule. Such a curing agent acts as a curing catalyst for the epoxy resin, and also reduces the contact resistance at the time of bonding by reducing the oxide film present on the surface of the Cu particles and Sn-Bi solder particles. It is preferable from the point of having. Among these, an amine compound having a boiling point higher than the melting point of Sn—Bi solder particles is particularly preferable because it has a particularly high effect of reducing contact resistance during bonding.

アミン化合物の具体例としては、例えば、2-メチルアミノエタノール(沸点160℃)、N,Nジエチルエタノールアミン(沸点162℃)、N,Nジブチルエタノールアミン(沸点229℃)、Nメチルエタノールアミン(沸点160℃)、Nメチルジエタノールアミン(沸点247℃)、Nエチルエタノールアミン(沸点169℃)、Nブチルエタノールアミン(沸点195℃)、ジイソプロパノールアミン(沸点249℃)、N,Nジエチルイソプロパノールアミン(沸点125.8℃)、2,2'-ジメチルアミノエタノール(沸点135℃)、トリエタノールアミン等(沸点208℃)が挙げられる。   Specific examples of the amine compound include, for example, 2-methylaminoethanol (boiling point 160 ° C.), N, N diethylethanolamine (boiling point 162 ° C.), N, N dibutylethanolamine (boiling point 229 ° C.), N methylethanolamine ( Boiling point 160 ° C), N methyldiethanolamine (boiling point 247 ° C), N ethylethanolamine (boiling point 169 ° C), N butylethanolamine (boiling point 195 ° C), diisopropanolamine (boiling point 249 ° C), N, N diethylisopropanolamine ( Boiling point 125.8 ° C.), 2,2′-dimethylaminoethanol (boiling point 135 ° C.), triethanolamine and the like (boiling point 208 ° C.).

ビアペーストは、Cu粒子と、SnとBiとを含有するSn−Bi系半田粒子と、エポキシ樹脂等の硬化性樹脂成分とを混合することにより調製される。具体的には、例えば、エポキシ樹脂と硬化剤と所定量の有機溶媒を含有する樹脂ワニスに、Cu粒子及びSn−Bi系半田粒子を添加し、プラネタリーミキサー等で混合することにより調製される。   The via paste is prepared by mixing Cu particles, Sn—Bi solder particles containing Sn and Bi, and a curable resin component such as an epoxy resin. Specifically, for example, it is prepared by adding Cu particles and Sn-Bi solder particles to a resin varnish containing an epoxy resin, a curing agent, and a predetermined amount of organic solvent, and mixing with a planetary mixer or the like. .

硬化性樹脂成分の、Cu粒子及びSn−Bi系半田粒子を含む金属成分との合計量に対する配合割合としては、0.3〜30質量%、さらには3〜20質量%の範囲であることが低い抵抗値を得るとともに、充分な加工性を確保する点から好ましい。   The blending ratio of the curable resin component to the total amount of the metal component including the Cu particles and the Sn-Bi solder particles is in the range of 0.3 to 30% by mass, and further 3 to 20% by mass. It is preferable from the viewpoint of obtaining a low resistance value and ensuring sufficient workability.

また、金属成分中のCu粒子の含有割合としては、CuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲になるように含有させることが必要である。この理由は後に詳述する。従って、例えば、Sn−Bi系半田粒子としてSn−58Bi系半田粒子を用いた場合には、Cu粒子及びSn−58Bi系半田粒子の合計量に対するCu粒子の含有割合は、40〜90質量%、さらには、55.8〜65.5質量%であることが好ましい。   Moreover, as a content rate of Cu particle | grains in a metal component, it is necessary to make it contain so that the weight ratio (Cu / Sn) of Cu and Sn may become the range of 1.59-21.43. The reason for this will be described in detail later. Therefore, for example, when Sn-58Bi solder particles are used as Sn-Bi solder particles, the content ratio of Cu particles to the total amount of Cu particles and Sn-58Bi solder particles is 40 to 90% by mass, Furthermore, it is preferable that it is 55.8-65.5 mass%.

ビアペーストの充填方法はとくに限定されない。具体的には、例えば、スクリーン印刷などの方法が用いられる。なお、本実施形態の製造方法においては、貫通孔にビアペーストを充填する場合においては、充填工程の後に、保護フィルムを剥離したときに、ビアペーストの一部がプリプレグに形成された貫通孔から突出して突出部が表出するように、プリプレグに形成された貫通孔からはみ出す量を充填する必要がある。   The via paste filling method is not particularly limited. Specifically, for example, a method such as screen printing is used. In addition, in the manufacturing method of this embodiment, when filling the via hole with the via paste, when the protective film is peeled after the filling step, a part of the via paste is removed from the through hole formed in the prepreg. It is necessary to fill an amount protruding from the through hole formed in the prepreg so that the protruding portion protrudes.

次に、図4(D)に示すように、プリプレグ25の表面から保護フィルム26を剥離することにより、ビアペースト28の一部をプリプレグ25に形成された貫通孔から突出部29として突出させる。突出部29の高さhは、保護フィルムの厚みにもよるが、例えば、0.5〜50μm、さらには、1〜30μmであることが好ましい。突出部の高さが高すぎる場合には、後述する圧着工程において貫通孔の周囲のプリプレグにペーストが圧し広がる可能性があるために好ましくなく、低すぎる場合には、後述する圧着工程において充填されたビアペーストに圧力が充分に伝わらなくなる傾向がある。   Next, as shown in FIG. 4D, by peeling off the protective film 26 from the surface of the prepreg 25, a part of the via paste 28 is protruded as a protruding portion 29 from the through hole formed in the prepreg 25. Although the height h of the protrusion part 29 is based also on the thickness of a protective film, it is 0.5-50 micrometers, for example, Furthermore, it is preferable that it is 1-30 micrometers. If the height of the protruding portion is too high, it is not preferable because the paste may press and spread on the prepreg around the through hole in the press-bonding step described later, and if it is too low, it is filled in the press-bonding step described later. There is a tendency that pressure is not sufficiently transmitted to the via paste.

次に、図5(A)に示すように、プリプレグ25の上にCu箔30を配置し、矢印で示す方向にプレスする。それにより、図5(B)に示すようにプリプレグ25とCu箔30とを一体化させる。この場合においては、プレスの当初に、銅箔30を介して突出部29に力が掛かるためにプリプレグ25の貫通孔に充填されたビアペースト28が高い力で圧縮される。それにより、ビアペースト28中に含まれる複数のCu粒子17同士の間隔が狭められ、Cu粒子17同士が面接触する。 Next, as shown in FIG. 5A, a Cu foil 30 is placed on the prepreg 25 and pressed in the direction indicated by the arrow. Thereby, the prepreg 25 and the Cu foil 30 are integrated as shown in FIG. In this case, since a force is applied to the protruding portion 29 through the copper foil 30 at the beginning of the press, the via paste 28 filled in the through hole of the prepreg 25 is compressed with a high force. Thereby, the interval between a plurality of Cu particles 17 is narrowed contained in via paste 28, between the Cu particles 17 touch interview.

プレス条件はとくに限定されないが、常温(20℃)からSn−Bi系半田粒子の融点未満の温度に金型温度が設定された条件が好ましい。また、本プレス工程において、プリプレグの硬化を進行させるために、硬化を進行させるのに必要な温度に加熱した加熱プレスを用いてもよい。   The pressing conditions are not particularly limited, but conditions in which the mold temperature is set from room temperature (20 ° C.) to a temperature below the melting point of the Sn—Bi solder particles are preferable. Moreover, in this press process, in order to advance hardening of a prepreg, you may use the heating press heated to the temperature required in order to advance hardening.

ここで、プリプレグ25の貫通孔に充填された突出部29を有するビアペースト28を圧縮するときの様子について、図7を用いて詳しく説明する。   Here, a state when the via paste 28 having the protrusion 29 filled in the through hole of the prepreg 25 is compressed will be described in detail with reference to FIG.

図7は、ビアペースト28が充填されたプリプレグ25の貫通孔周辺の模式断面図である。また、図7(A)は圧縮前、図7(B)は圧縮後を示している。   FIG. 7 is a schematic cross-sectional view around the through hole of the prepreg 25 filled with the via paste 28. FIG. 7A shows before compression, and FIG. 7B shows after compression.

図7(A)に示すように、プリプレグ25に形成された貫通孔から突出した突出部29をCu箔30を介して押圧することにより、図7(B)のように貫通孔に充填されたビアペースト28が圧縮される。その圧縮の際の加圧により、硬化性樹脂成分32の一部はプリプレグ25の中に浸透する。そして、その結果、貫通孔に充填されたCu粒子17及びSn−Bi系半田粒子31の密度が高くなる。   As shown in FIG. 7 (A), the projecting portion 29 projecting from the through hole formed in the prepreg 25 is pressed through the Cu foil 30 to fill the through hole as shown in FIG. 7 (B). The via paste 28 is compressed. A part of the curable resin component 32 penetrates into the prepreg 25 due to the pressurization during the compression. As a result, the density of the Cu particles 17 and the Sn—Bi solder particles 31 filled in the through holes is increased.

そして、このように高密度化されたCu粒子17同士は互いに接触する。圧縮においては、当初はCu粒子17同士は互いに点接触し、その後、圧力が増加するにつれて点接触部が変形して広がり、面接触する。このように、多数のCu粒子17同士を面接触させることにより、上層の配線12aと下層の配線12bとを低抵抗な状態で電気的に接続することができる。すなわち、この工程によれば、Cu粒子17の表面全体がSn−Bi系半田粒子31で覆われることがなく、Cu粒子17が互いに接触する部分を形成することができる。その結果、形成される導通路の電気抵抗を小さくすることができるとともに、後の加熱工程でSn−Bi系半田粒子31を溶融することにより、Cu粒子同士の接触部20を跨ぐようにその表面を第1金属領域18で被覆して、弾性に優れた導通路を形成することができる。   And Cu particles 17 densified in this way are in contact with each other. In compression, initially, the Cu particles 17 are in point contact with each other, and thereafter, as the pressure increases, the point contact portion is deformed and spreads, and is in surface contact. In this way, by bringing a large number of Cu particles 17 into surface contact, the upper layer wiring 12a and the lower layer wiring 12b can be electrically connected in a low resistance state. That is, according to this step, the entire surface of the Cu particles 17 is not covered with the Sn—Bi solder particles 31, and portions where the Cu particles 17 are in contact with each other can be formed. As a result, the electrical resistance of the formed conduction path can be reduced, and the surface thereof is formed so as to straddle the contact portion 20 between the Cu particles by melting the Sn—Bi solder particles 31 in the subsequent heating step. Can be covered with the first metal region 18 to form a conductive path having excellent elasticity.

次に、圧縮後のビアペースト28をSn−Bi系半田粒子31の融点以上の温度で加熱する。この加熱によりSn−Bi系半田粒子31が溶融する。そして、Cu粒子17の周囲に、錫,錫-銅合金及び/または錫-銅金属間化合物を主成分とする第1金属領域18が形成される。この場合において、Cu粒子17同士が面接触している部分はこの部分を跨ぐようにして第1金属領域18により覆われる。詳しくは、Cu粒子17と溶融したSn−Bi系半田粒子31が接触することにより、Sn−Bi系半田粒子31中のSnとCu粒子17中のCuとが反応して、Cu6Sn5やCu3Snを含む金属間化合物や錫-銅合金を主成分とする第1金属領域18が形成される。一方、Sn−Bi系半田粒子31に含まれる残されたBiはSnから分離して析出することにより、ビスマス(Bi)を主成分とする第2金属領域19が形成される。 Next, the compressed via paste 28 is heated at a temperature equal to or higher than the melting point of the Sn—Bi solder particles 31. The Sn—Bi solder particles 31 are melted by this heating. A first metal region 18 mainly composed of tin, a tin-copper alloy and / or a tin-copper intermetallic compound is formed around the Cu particles 17. In this case, the portion between the Cu particles 17 are touching interview is covered by the first metal region 18 so as to straddle the portion. Specifically, when the Cu particles 17 and the melted Sn—Bi solder particles 31 come into contact with each other, Sn in the Sn—Bi solder particles 31 reacts with Cu in the Cu particles 17 to form Cu 6 Sn 5 or A first metal region 18 mainly composed of an intermetallic compound containing Cu 3 Sn or a tin-copper alloy is formed. On the other hand, the remaining Bi contained in the Sn—Bi-based solder particles 31 is separated from Sn and deposited, thereby forming the second metal region 19 mainly composed of bismuth (Bi).

よく知られている比較的低温域で溶融する半田材料としては、Sn−Pb系半田、Sn−In系半田、Sn−Bi系半田などがある。これらの材料のうち、Inは高価であり、Pbは環境負荷が高いとされている。
一方、Sn−Bi系半田の融点は、電子部品を表面実装する際の一般的な半田リフロー温度よりも低い140℃以下である。従って、Sn−Bi系半田のみを回路基板のビアホール導体として単体で用いた場合には、半田リフロー時にビアホール導体の半田が再溶融することによりビア抵抗が変動してしまうおそれがある。一方、本実施形態のビアペーストを用いた場合には、Sn−Bi系半田粒子のSnがCu粒子の表面と反応することによりSn−Bi系半田粒子からSn濃度が減少し、一方で、加熱冷却工程を経ることによりBiが析出してBi相が生成される。そして、このようにBi相を析出させて存在させることにより、半田リフローに供してもビアホール導体の半田が再溶融しにくくなる。その結果、半田リフロー後でも、抵抗値の変動が起こりにくくなる。
As well-known solder materials that melt at a relatively low temperature range, there are Sn—Pb solder, Sn—In solder, Sn—Bi solder, and the like. Of these materials, In is expensive and Pb is considered to have a high environmental load.
On the other hand, the melting point of the Sn—Bi solder is 140 ° C. or lower, which is lower than a general solder reflow temperature when electronic components are surface-mounted. Therefore, when only Sn-Bi solder is used as the via hole conductor of the circuit board as a single unit, the via resistance may change due to remelting of the solder of the via hole conductor during solder reflow. On the other hand, when the via paste of this embodiment is used, Sn of the Sn—Bi solder particles reacts with the surface of the Cu particles to reduce the Sn concentration from the Sn—Bi solder particles. Through the cooling process, Bi precipitates and a Bi phase is generated. Then, by precipitating and presenting the Bi phase in this way, the solder of the via-hole conductor is not easily remelted even when subjected to solder reflow. As a result, the resistance value hardly changes even after the solder reflow.

圧縮後のビアペースト28を加熱する温度は、Sn−Bi系半田粒子31の融点以上の温度であり、プリプレグ25の構成成分を分解しないような温度範囲であればとくに限定されない。具体的には、例えば、Sn−Bi系半田粒子としてSn−58Bi系半田粒子を用いる場合には、150〜250℃、さらには160〜230℃程度の範囲であることが好ましい。なお、このときに温度を適切に選択することにより、ビアペースト28中に含まれる硬化性樹脂成分を硬化させることができる。   The temperature for heating the compressed via paste 28 is not particularly limited as long as it is a temperature not lower than the melting point of the Sn-Bi solder particles 31 and does not decompose the constituent components of the prepreg 25. Specifically, for example, when Sn-58Bi solder particles are used as the Sn—Bi solder particles, the temperature is preferably in the range of about 150 to 250 ° C., more preferably about 160 to 230 ° C. At this time, the curable resin component contained in the via paste 28 can be cured by appropriately selecting the temperature.

このようにして、上層の配線12aと下層の配線12bとを層間接続するためのビアホール導体が形成される。   In this way, a via-hole conductor is formed for interlayer connection between the upper layer wiring 12a and the lower layer wiring 12b.

本実施形態における、ビアペースト28中に含まれる金属成分中のCu粒子の含有割合は、先述したようにCuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲になるように含有させることが必要である。この理由を以下に説明する。   In the present embodiment, the content ratio of the Cu particles in the metal component contained in the via paste 28 is such that the weight ratio of Cu and Sn (Cu / Sn) is in the range of 1.59 to 21.43 as described above. It is necessary to contain so that it becomes. The reason for this will be described below.

図3は、Cu/Snが1.59より小さい場合におけるビアホール導体の一例を示す、模式断面図である。   FIG. 3 is a schematic cross-sectional view showing an example of a via-hole conductor when Cu / Sn is smaller than 1.59.

図3に示すように、Cu/Snの比が1.59より小さい場合、ビアホール導体中のCuの割合が少なくなり、多数のCu粒子17同士が互いに接触しにくくなり、Cu粒子17が金属化合物4からなるマトリクス中に点在することになる。この結果、多数のCu粒子17が硬い金属化合物4により硬く束縛されてしまうために、ビアホール導体自身もバネ性が無い硬い状態になる。Cu粒子17に比べ、Cu6Sn5、Cu3Snのような金属間化合物4は硬く、変形しにくい。発明者らの調査によると、ビッカース硬度はCu6Sn5で約378Kg/mm2、Cu3Snで約343Kg/mm2であり、Cuの117Kg/mm2よりも著しく高い。 As shown in FIG. 3, when the ratio of Cu / Sn is smaller than 1.59, the ratio of Cu in the via-hole conductor is reduced, so that a large number of Cu particles 17 are difficult to contact each other, and the Cu particles 17 are metal compounds. It will be scattered in a matrix of four. As a result, a large number of Cu particles 17 are hardly bound by the hard metal compound 4, so that the via-hole conductor itself is in a hard state having no spring property. Compared to the Cu particles 17, the intermetallic compound 4 such as Cu 6 Sn 5 and Cu 3 Sn is hard and is not easily deformed. According to the inventors research, Vickers hardness is about 343Kg / mm 2 at about 378Kg / mm 2, Cu 3 Sn in Cu 6 Sn 5, significantly higher than 117 kg / mm 2 for Cu.

そして、Cu粒子17と金属間化合物4では、互いの熱膨張係数が異なるため、半田リフロー時に、この熱膨張係数の違いによる内部応力が発生し、その結果クラックやボイド24が発生しやすくなる。   Since the Cu particles 17 and the intermetallic compound 4 have different coefficients of thermal expansion, internal stress due to the difference in coefficient of thermal expansion occurs during solder reflow, and as a result, cracks and voids 24 are likely to occur.

また、Cu/Snの重量比が1.59より小さい場合には、さらにボイドが発生しやすくなる。このようなボイドの発生原因の重要な要因としては、SnとCuとの接触拡散によるカーケンダル効果(Kirkendall effect)によるカーケンダルボイドが挙げられる。カーケンダルボイドは、Cu粒子の表面とCu粒子同士の隙間に充填されたSnまたはSnを含む合金との界面に発生しやすい。   Further, when the Cu / Sn weight ratio is smaller than 1.59, voids are more likely to occur. An important cause of the generation of such voids is Kirkendall void due to Kirkendall effect caused by contact diffusion between Sn and Cu. Kirkendall voids are likely to occur at the interface between the surface of the Cu particles and Sn or an alloy containing Sn filled in the gaps between the Cu particles.

図3に示すようにCu粒子17と金属間化合物4の界面にボイドやクラックが存在する場合、ボイドやクラックが伝播して広がりやすくなる傾向がある。カーケンダルボイドが発生したときにはカーケンダルボイドも伝播して広がりやすくなる傾向がある。とくにビアホール導体の径が小さい場合、クラックやボイドは、金属間化合物4の凝集破壊や、更にはビアホール導体2の断線の発生原因となりやすい。
そして、これら凝集破壊や界面破壊が、ビアホール導体3の内部に発生した場合、ビア部分の電気抵抗が増加し、ビア部分の信頼性に影響を与える。
As shown in FIG. 3, when voids or cracks exist at the interface between the Cu particles 17 and the intermetallic compound 4, the voids and cracks tend to propagate and spread easily. When a Kirkendall void occurs, the Kirkendall void also tends to propagate and easily spread. In particular, when the diameter of the via-hole conductor is small, cracks and voids tend to cause cohesive failure of the intermetallic compound 4 and further breakage of the via-hole conductor 2.
When such cohesive failure or interface failure occurs in the via-hole conductor 3, the electrical resistance of the via portion increases, which affects the reliability of the via portion.

一方、Cu/Snの比が1.59以上の場合について、図1(B)及び図2を参照しながら模式的に説明する。
図1(B)に示すように、Cu/Snの比が1.59以上の場合、金属部分15に含まれる第1金属領域18は、多数のCu粒子17同士が接触する部分を物理的に保護するように存在している。図2に示す矢印22a、22bは、ビアホール導体2に加えられた外力や、ビアホール導体2に発生した内部応力を示す。ビアホール導体に矢印22aに示すような外力や内部応力22bが掛かった場合、柔軟なCu粒子17が変形することにより力が緩和される。また、例え、第1金属領域18にクラックが発生したとしても、多数のCu粒子17同士が接触することにより形成される導通路は確保されるために電気的特性や信頼性に大きな影響を与えない。なお、図1(B)に示すように、金属部分15全体は硬化性樹脂成分16で弾性的に保護されているために、変形はさらに一定の範囲で抑えられる。従って、凝集破壊や界面破壊が発生しにくくなる。
On the other hand, the case where the ratio of Cu / Sn is 1.59 or more will be schematically described with reference to FIGS.
As shown in FIG. 1B, when the ratio of Cu / Sn is 1.59 or more, the first metal region 18 included in the metal portion 15 is physically located at a portion where a large number of Cu particles 17 are in contact with each other. Exists to protect. Arrows 22 a and 22 b shown in FIG. 2 indicate external forces applied to the via-hole conductor 2 and internal stresses generated in the via-hole conductor 2. When an external force or internal stress 22b as shown by an arrow 22a is applied to the via-hole conductor, the force is relaxed by the deformation of the flexible Cu particles 17. In addition, even if a crack occurs in the first metal region 18, a conduction path formed by the contact of a large number of Cu particles 17 is ensured, which greatly affects the electrical characteristics and reliability. Absent. As shown in FIG. 1B, since the entire metal portion 15 is elastically protected by the curable resin component 16, the deformation is further suppressed within a certain range. Therefore, cohesive failure and interface failure are less likely to occur.

またCu/Snが1.59以上である場合には、Cu粒子同士の接触部を跨ぐように、それらの表面に第一領域が形成される。すなわち、Cu/Snが1.59以上の場合には、カーゲンドールボイドは、Cu粒子同士の隙間に充填されたSn−Bi系半田粒子の内部やその界面に発生するのではなく、銅粒子同士の接触部の周囲を跨ぐように覆っている第1金属領域に発生しやすくなる。第1金属領域に発生したカーゲンドールボイドは、ビアホール導体の信頼性や電気特性に影響を与えにくい。電気的導通はCu粒子同士の面接触により充分に確保されているためである。 Moreover, when Cu / Sn is 1.59 or more, a 1st area | region is formed in those surfaces so that the contact part of Cu particles may be straddled. That is, when Cu / Sn is 1.59 or more, the Kagen Doll void is not generated inside the Sn—Bi solder particles filled in the gaps between the Cu particles or at the interface thereof, but the copper particles. It becomes easy to generate | occur | produce in the 1st metal area | region which covers so that the circumference | surroundings of mutual contact parts may be straddled. The Kagen Doll void generated in the first metal region hardly affects the reliability and electrical characteristics of the via-hole conductor. Electrical conduction is because they are sufficiently secured by interview touch between Cu particles.

次に、図5(C)に示すように、配線12を形成する。配線12は、表層に貼り合わされたCu箔30の表面にフォトレジスト膜を形成し、フォトマスクを介して選択的露光することによりパターニングした後、現像を行い、エッチングにより配線部以外のCu箔を選択的に除去した後、フォトレジスト膜を除去すること等により形成されうる。フォトレジスト膜の形成には、液状のレジストを用いてもドライフィルムを用いてもよい。
このような工程により、上層の配線12aと下層の配線12bとをビアホール導体14を介して層間接続した両面に回路形成された配線基板41が得られる。このような配線基板41をさらに、多層化することにより複数層の回路が層間接続された多層配線基板11が得られる。配線基板41のさらなる多層化の方法について図6を参照して説明する。
Next, as illustrated in FIG. 5C, the wiring 12 is formed. The wiring 12 is formed by forming a photoresist film on the surface of the Cu foil 30 bonded to the surface layer, patterning by selective exposure through a photomask, developing, and etching to form a Cu foil other than the wiring portion. After the selective removal, it can be formed by removing the photoresist film or the like. For the formation of the photoresist film, a liquid resist or a dry film may be used.
By such a process, a wiring substrate 41 having a circuit formed on both surfaces where the upper layer wiring 12a and the lower layer wiring 12b are interlayer-connected through the via-hole conductor 14 is obtained. By further multilayering such a wiring board 41, a multilayer wiring board 11 in which a plurality of layers of circuits are connected in layers is obtained. A method of further multilayering the wiring board 41 will be described with reference to FIG.

はじめに、図6(A)に示すように、上述のようにして得られた配線基板41の両表面に、図4(D)で得られたのと同様のビアペースト28からなる突出部29を有するプリプレグ25を配置する。さらに、各プリプレグ25の外表面それぞれにCu箔30を配置して重ね合わせ体を形成させる。そして、この重ね合わせ体をプレス金型に挟み込み、上述したような条件でプレス及び加熱することにより、図6(B)に示すような積層体が得られる。そして、上述したようなフォトプロセスを用いることにより新たな配線42が形成される。このようにして、さらに多層化を図ることができる。このような多層化プロセスを繰り返すことにより、さらなる多層化が可能である。   First, as shown in FIG. 6A, protrusions 29 made of via paste 28 similar to those obtained in FIG. 4D are formed on both surfaces of the wiring board 41 obtained as described above. The prepreg 25 is disposed. Further, a Cu foil 30 is arranged on each outer surface of each prepreg 25 to form an overlapped body. And this laminated body is inserted | pinched between a press metal mold | die, and a laminated body as shown in FIG.6 (B) is obtained by pressing and heating on the conditions as mentioned above. Then, a new wiring 42 is formed by using the photo process as described above. In this way, further multilayering can be achieved. By repeating such a multilayering process, further multilayering is possible.

次に実施例により本発明をさらに具体的に説明する。なお、本発明の範囲は本実施例の内容により何ら限定して解釈されるものではない。   Next, the present invention will be described more specifically with reference to examples. The scope of the present invention is not construed as being limited in any way by the contents of this embodiment.

はじめに、本実施例で用いた原材料を以下にまとめて説明する。
・Cu粒子:平均粒子径5μmの三井金属(株)製1100Y
・Sn−Bi系半田粒子:Sn42-Bi58、平均粒子径 5μm、融点138℃、山石金属(株)製
・エポキシ樹脂:ジャパンエポキシレジン(株)製jeR871
・硬化剤1:2-メチルアミノエタノール、沸点160℃、日本乳化剤(株)製
・硬化剤2:アミンアダクト系硬化剤(固形物)、融点120〜140℃、味の素ファインテクノ(株)製
・硬化剤3:2,2'-ジメチルアミノエタノール、沸点135℃
・プリプレグ:縦500mm×横500mm、厚100μm、ガラス繊維基材にエポキシ樹脂を含浸させたもの)
・保護フィルム:厚み25μmのPET製シート)
・銅箔(厚み25μm)
First, the raw materials used in this example will be described together below.
Cu particles: 1100Y manufactured by Mitsui Metals, Ltd. with an average particle size of 5 μm
・ Sn-Bi solder particles: Sn42-Bi58, average particle size 5 μm, melting point 138 ° C., manufactured by Yamaishi Metal Co., Ltd./Epoxy resin: jeR871 manufactured by Japan Epoxy Resin Co., Ltd.
・ Curing agent 1: 2-methylaminoethanol, boiling point 160 ° C., manufactured by Nippon Emulsifier Co., Ltd. ・ Curing agent 2: amine adduct type curing agent (solid), melting point 120-140 ° C., manufactured by Ajinomoto Fine Techno Co., Ltd. Curing agent 3: 2,2'-dimethylaminoethanol, boiling point 135 ° C
・ Prepreg: 500 mm long x 500 mm wide, 100 μm thick, glass fiber substrate impregnated with epoxy resin)
・ Protective film: 25 μm thick PET sheet)
・ Copper foil (thickness 25μm)

(ビアペーストの調整)
表1に記載した配合割合でCu粒子、Sn−Bi系半田粒子、エポキシ樹脂、硬化剤を配合し、プラネタリーミキサーで混合することにより、ビアペーストを調製した。
(Adjustment of via paste)
Via paste was prepared by blending Cu particles, Sn-Bi solder particles, epoxy resin, and curing agent in the blending ratio shown in Table 1 and mixing with a planetary mixer.

(配線基板の製造)
プリプレグの両表面に保護フィルムを貼り合わせた。そして、保護フィルムを貼り合わせたプリプレグの外側からレーザーにより直径150μmの孔を100個以上穿孔した。
次に、調製されたビアペーストを貫通孔に満充填した。そして、両表面の保護フィルムを剥離することにより、貫通孔からビアペーストの一部が突出して形成された突出部を表出させた。
次に、プリプレグの両表面に、突出部を覆うようにして銅箔を配置した。そして、加熱プレスの一対の金型の下型の上に離形紙を介して、銅箔が配置されたプリプレグを載置し、常温25度から最高温度220℃までを60分で昇温して220℃を60分間キープしたのち、60分間かけて常温まで冷却した。なお、プレス圧は3MPaであった。
(Manufacture of wiring boards)
A protective film was bonded to both surfaces of the prepreg. Then, 100 or more holes having a diameter of 150 μm were drilled from the outside of the prepreg bonded with the protective film with a laser.
Next, the prepared via paste was fully filled in the through holes. And the protrusion part in which a part of via paste protruded from the through-hole was exposed by peeling the protective film of both surfaces.
Next, copper foil was arranged on both surfaces of the prepreg so as to cover the protrusions. Then, a prepreg on which a copper foil is placed is placed on the lower mold of a pair of molds of a heating press through a release paper, and the temperature is raised from room temperature 25 degrees to a maximum temperature 220 degrees C in 60 minutes. The temperature was kept at 220 ° C. for 60 minutes, and then cooled to room temperature over 60 minutes. The press pressure was 3 MPa.

(評価)
〈抵抗値試験〉
配線基板に形成された100個のビアホール導体の抵抗値を4端子法により測定して求めた。そして、100個の平均抵抗値と最大抵抗値を求めた。なお、最大抵抗値が2mΩ未満の場合をA、2〜3mΩの場合をB、3mΩより大きい場合をCと判定した。なお、最大抵抗値が小さい場合には、抵抗値の標準偏差σも小さくなると言える。
〈剥離試験〉
得られた配線基板の表面の銅箔を剥離(あるいは破壊)したときのビアホール導体の密着性を調べた。このとき剥離ができなかったときをA,困難であったが剥離したときをB、容易に剥離したときをCと判定した。
〈初期抵抗値〉
配線基板に形成された100個のビアホールの連結接続抵抗値を4端子法により測定した。なお、初期抵抗値としては1Ω以下のものをA、1Ω以下のものと1Ωを超えるものが混在していたものをB、全て1Ωを超えていたものをCと判断した。
〈接続信頼性〉
初期抵抗値を測定した配線基板の500サイクルのヒートサイクル試験を行い、初期抵抗値に対する変化率が10%以下のものをA、10%を超えたものをBと判断した。
結果を表1に示す。また、Cu/Snの質量比に対する平均抵抗値をプロットしたグラフを図8に示す。
(Evaluation)
<Resistance test>
The resistance value of 100 via-hole conductors formed on the wiring board was determined by measuring by the 4-terminal method. Then, 100 average resistance values and maximum resistance values were obtained. A case where the maximum resistance value was less than 2 mΩ was determined as A, a case where the maximum resistance value was 2 to 3 mΩ was determined as B, and a case where the maximum resistance value was greater than 3 mΩ was determined as C. When the maximum resistance value is small, it can be said that the standard deviation σ of the resistance value is also small.
<Peel test>
The adhesion of the via-hole conductor when the copper foil on the surface of the obtained wiring board was peeled (or destroyed) was examined. At this time, it was judged as A when it was not peeled, B when it was difficult to peel, and C when peeled easily.
<Initial resistance value>
The connection resistance value of 100 via holes formed on the wiring board was measured by the 4-terminal method. In addition, as an initial resistance value, 1 A or less was determined as A, 1 Ω or less and 1 Ω exceeding 1 Ω were mixed as B, and all exceeding 1 Ω were determined as C.
<Connection reliability>
A heat cycle test of 500 cycles of the wiring substrate on which the initial resistance value was measured was performed, and when the rate of change with respect to the initial resistance value was 10% or less, A was determined to be A when it exceeded 10%.
The results are shown in Table 1. Moreover, the graph which plotted the average resistance value with respect to the mass ratio of Cu / Sn is shown in FIG.

図8のグラフから、Cu/Snの重量比率が1.59付近、さらには3付近から抵抗値が急激に下がっていることがわかる。これは、Cu粒子17の割合が多くなることにより、Cu粒子同士の接触率が高くなったためであると思われる。すなわち、隣接するCu粒子17とCu粒子17との間にCuより高い抵抗値を有する金属がほとんど存していないためであると思われる。   From the graph of FIG. 8, it can be seen that the resistance value sharply decreases from the Cu / Sn weight ratio of around 1.59, and from around 3. This seems to be because the contact ratio between the Cu particles is increased by increasing the ratio of the Cu particles 17. That is, it is considered that there is almost no metal having a higher resistance value than Cu between adjacent Cu particles 17 and Cu particles 17.

言い換えれば、急激に抵抗値が増加するCu/Sn1.59未満の場合には、多数のCu粒子17同士の間に高い抵抗値を有する金属が介在しているためであると考えられる。   In other words, when the resistance value is less than Cu / Sn 1.59 where the resistance value increases abruptly, it is considered that a metal having a high resistance value is interposed between the many Cu particles 17.

また、表1から、Sn42-58Bi粒子の割合が60質量%以下の場合には、平均抵抗値及び最大抵抗値が3mΩ以下、44.2質量%以下の場合には2mΩ以下と極めて小さくなることが判る。しかしながら、Sn42-58Bi粒子を含有しない場合には剥離が発生しやすいことがわかる。一方、Sn42-58Bi粒子の割合が増加するにつれて、剥離が発生しにくくなることがわかる。   Also, from Table 1, when the ratio of Sn42-58Bi particles is 60% by mass or less, the average resistance value and the maximum resistance value are 3 mΩ or less, and when it is 44.2% by mass or less, it is extremely small as 2 mΩ or less. I understand. However, it can be seen that exfoliation is likely to occur when Sn42-58Bi particles are not contained. On the other hand, it can be seen that exfoliation hardly occurs as the proportion of Sn42-58Bi particles increases.

また、Sn42-58Bi粒子の割合が10〜60質量%の範囲においては低抵抗化と高信頼性化が両立できていることがわかる。Sn42-58Bi粒子の割合が低すぎる場合には、Cu粒子同士が面接触する接触部の周囲に存在する第1金属領域が少なくなるために接続信頼性が不充分になる。一方、Sn42-58Bi粒子の割合が高すぎる場合には第1金属領域が多くなりすぎることにより、Cu粒子同士が接触する接触部が少なくなり、それにより、抵抗値が大きくなる傾向がある。 It can also be seen that both low resistance and high reliability can be achieved when the ratio of Sn42-58Bi particles is in the range of 10 to 60% by mass. If the proportion of Sn42-58Bi particles is too low, the connection reliability is insufficient to first metal region present around the contact portions Cu particles each other to touch interview is reduced. On the other hand, when the ratio of Sn42-58Bi particles is too high, the first metal region is excessively increased, so that the number of contact portions where the Cu particles are in contact with each other is decreased, thereby increasing the resistance value.

また、ペーストNo.7〜9を用いて得られた多層配線基板を比較すると、硬化剤の沸点がSn42-58Bi粒子の融点138℃よりも高いペーストNo.7、No.8の場合には、抵抗値の低抵抗化と高信頼性化のバランスがより優れていることがわかる。沸点が低い場合は半田の表面にある酸化層を還元し、溶融する前に硬化剤の揮発が始まる為、金属部の領域が小さくなる為、ビアホールの接続信頼性に課題が発生する。なお硬化剤の沸点は、300℃以下が望ましい。300℃より高い場合、硬化剤が特殊となり、その反応性に影響する場合がある。   Also, paste No. When the multilayer wiring boards obtained using 7 to 9 are compared, paste No. 7 whose boiling point of the curing agent is higher than the melting point 138 ° C. of Sn42-58Bi particles. 7, no. In the case of 8, it can be seen that the balance of resistance reduction and high reliability is more excellent. When the boiling point is low, the oxide layer on the surface of the solder is reduced, and the volatilization of the curing agent starts before melting, so that the metal part area becomes small, which causes a problem in connection reliability of the via hole. The boiling point of the curing agent is desirably 300 ° C. or lower. When it is higher than 300 ° C., the curing agent becomes special and may affect the reactivity.

ここで、代表的に、本発明に係るペーストNo.6を用いて得られた多層配線基板のビア導体の断面の電子顕微鏡(SEM)写真及び、そのトレース図を図9〜図10に示す。なお、図9は3000倍、図10は6000倍であり、それぞれSEM写真(A)及びそのトレース図(B)を示している。また、図11は、EPMA(Electron Probe Micro Analyzer)に用いたビア導体の断面のSEM写真及びトレース図を示している。   Here, typically, paste No. 1 according to the present invention is used. 9 to 10 show an electron microscope (SEM) photograph of a cross section of the via conductor of the multilayer wiring board obtained using 6 and a trace view thereof. Note that FIG. 9 is 3000 times and FIG. 10 is 6000 times, and shows an SEM photograph (A) and a trace view (B) thereof, respectively. Further, FIG. 11 shows an SEM photograph and a trace view of a cross section of a via conductor used in EPMA (Electron Probe Micro Analyzer).

図9〜図11から、得られたビアホール導体は、多数のCu粒子17が高充填され、互いに面接触していることがわかる。これにより、抵抗値の低い導通路が形成されることがわかる。また、Cu粒子17同士が面接触している部分は、この接触部を跨ぐように、錫(Sn)や錫-銅金属間化合物や錫-銅合金を主成分とする第1金属領域18が形成されていることがわかる。また、抵抗値の高いBiを主成分とする第2金属領域19は、実質的にCu粒子と接触していないことがわかる。この第2金属領域は、Sn42-58Bi粒子中のSnがCu粒子17の表面のCuと合金(例えば金属間化合物)を形成することにより、高濃度のBiが析出したと思われる。 From 9 to 11, the resulting via hole conductor a number of Cu particles 17 are highly filled, it can be seen that the touch interview each other. Thereby, it turns out that a conduction path with a low resistance value is formed. The portion between the Cu particles 17 are touching interview, so as to straddle the contact portion, tin (Sn) or tin - copper intermetallic compound or tin - first metal regions 18 mainly composed of copper alloy It can be seen that it is formed. Moreover, it turns out that the 2nd metal area | region 19 which has Bi with a high resistance value as a main component is not substantially in contact with Cu particle | grains. In this second metal region, it is considered that Sn in the Sn42-58Bi particles forms an alloy (for example, an intermetallic compound) with Cu on the surface of the Cu particles 17, so that a high concentration of Bi is precipitated.

また、図12に、図11のSEM像をEPMAによりCu元素のマッピングを行ったときの像(A)及びそのトレース図(B)を示す。   FIG. 12 shows an image (A) when the SEM image of FIG. 11 is mapped with Cu element by EPMA and a trace view (B) thereof.

図12(A)(B)より、得られたビアホール導体には、多数のCu粒子が高密度にランダムに存在することがわかる。また、多数のCu粒子同士は、直接接触することにより電気的に接続していることがわかる。   12 (A) and 12 (B), it can be seen that a large number of Cu particles are present at high density and randomly in the obtained via-hole conductor. Moreover, it turns out that many Cu particle | grains are electrically connected by contacting directly.

また、図13に、図11のSEM像を用いたSn元素のマッピング像(A)及びそのトレース図(B)を示す。   FIG. 13 shows a mapping image (A) of the Sn element using the SEM image of FIG. 11 and a trace diagram (B) thereof.

図13(A)(B)より、多数のCu粒子同士が直接接触する接触部の表面には、その接触部を跨ぐように第1金属領域18が形成されていることが判る。   13A and 13B, it can be seen that the first metal region 18 is formed on the surface of the contact portion where a large number of Cu particles are in direct contact with each other so as to straddle the contact portion.

なお、図13においては、Cu粒子の表面の大部分が第1金属領域で覆われているように見える。しかし、EPMAではエポキシ樹脂は透過されるために、観察面の表層のSn元素だけでなく、下地のSn元素も検出されている。従って、実際は第1金属領域はCu粒子の表面の大部分を覆っているのではなく、接触部を跨ぐように存在している。このことは、図9〜図11で示したSEM像からもわかる。そして、このような構造によれば、比較的硬い第1金属領域に発生した応力は柔らかいCu粒子17で吸収される。そのために、第1金属領域に発生したクラックが伝播して広がることが抑制される。   In FIG. 13, it seems that most of the surface of the Cu particles is covered with the first metal region. However, since the epoxy resin permeates in EPMA, not only the Sn element on the surface of the observation surface but also the Sn element on the base is detected. Therefore, actually, the first metal region does not cover most of the surface of the Cu particles, but exists so as to straddle the contact portion. This can also be seen from the SEM images shown in FIGS. According to such a structure, the stress generated in the relatively hard first metal region is absorbed by the soft Cu particles 17. For this reason, it is possible to prevent the crack generated in the first metal region from propagating and spreading.

さらに、図14に、図11のSEM像を用いたBi元素のマッピング像(A)及びそのトレース図(B)を示す。   Further, FIG. 14 shows a mapping image (A) of the Bi element using the SEM image of FIG. 11 and a trace diagram (B) thereof.

図14より、Biは、第2金属領域がCu粒子と接触しないように存在していることがわかる。このことから、抵抗値の高いBiはCu粒子の接触により形成された導通路に影響を与えていないことがわかる。   From FIG. 14, it can be seen that Bi exists so that the second metal region does not come into contact with the Cu particles. From this, it can be seen that Bi having a high resistance value does not affect the conduction path formed by the contact of the Cu particles.

本発明によれば、携帯電話等に使われる多層配線基板の更なる低コスト化、小型化、高機能化、高信頼性化が実現できる。またビアペースト側からも、ビアの小径化ビアペーストの反応物の形成に最適なものを提案することで、多層配線基板の小型化、高信頼性化に貢献する。   According to the present invention, it is possible to further reduce the cost, size, function, and reliability of a multilayer wiring board used for a mobile phone or the like. Also, from the via paste side, by proposing an optimum material for forming a via paste with a reduced diameter via paste, it contributes to the miniaturization and high reliability of the multilayer wiring board.

11 配線基板
12 配線
13 絶縁樹脂層
14 ビアホール導体
15 金属部分
16 樹脂部分
17 Cu粒子
18 第1金属領域
19 第2金属領域
20 接触部
21 バネ
24 ボイド
25 プリプレグ
26 保護フィルム
27 貫通孔
28 ビアペースト
29 突出部
30 Cu箔
31 Sn−Bi系半田粒子
DESCRIPTION OF SYMBOLS 11 Wiring board 12 Wiring 13 Insulation resin layer 14 Via hole conductor 15 Metal part 16 Resin part 17 Cu particle 18 1st metal area 19 2nd metal area 20 Contact part 21 Spring 24 Void 25 Prepreg 26 Protective film 27 Through-hole 28 Via paste 29 Protrusion 30 Cu foil 31 Sn-Bi solder particles

Claims (12)

絶縁樹脂層と、前記絶縁樹脂層を介して配設された複数の配線と、前記絶縁樹脂層を貫通するように設けられた前記複数の配線同士を電気的に接続するビアホール導体と、を有する配線基板であって、
前記ビアホール導体は、金属部分と樹脂部分とを含み、
前記金属部分は、
銅(Cu)粒子、錫(Sn),錫-銅合金及び/または錫-銅金属間化合物を主成分とする第1金属領域、及びビスマス(Bi)を主成分とする第2金属領域とを含み、且つ、CuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲であり、
前記銅粒子は、それらが互いに接触することにより前記複数の配線同士を電気的に接続しており、前記第1金属領域の少なくとも一部が、前記銅粒子同士の接触している部分を跨ぐようにその周囲を覆っている、ことを特徴とする配線基板。
An insulating resin layer; a plurality of wirings arranged via the insulating resin layer; and a via-hole conductor that electrically connects the plurality of wirings provided so as to penetrate the insulating resin layer. A wiring board,
The via-hole conductor includes a metal portion and a resin portion,
The metal part is
A first metal region mainly composed of copper (Cu) particles, tin (Sn), tin-copper alloy and / or tin-copper intermetallic compound, and a second metal region mainly composed of bismuth (Bi). And the weight ratio of Cu and Sn (Cu / Sn) is in the range of 1.59 to 21.43,
The copper particles electrically connect the plurality of wirings by contacting each other, and at least a part of the first metal region straddles a portion where the copper particles are in contact with each other. A wiring board characterized by covering the periphery of the wiring board.
前記第2金属領域が、前記金属部分において、前記銅粒子と接触していない請求項1に記載の配線基板。   The wiring board according to claim 1, wherein the second metal region is not in contact with the copper particles in the metal portion. 前記ビアホール導体中の前記銅粒子の体積割合が30〜90%である請求項1または2に記載の配線基板。   The wiring board according to claim 1 or 2, wherein a volume ratio of the copper particles in the via-hole conductor is 30 to 90%. 保護フィルムで被覆された未硬化状態または半硬化状態のプリプレグに、前記保護フィルムの外側から穿孔することにより貫通孔を形成する貫通孔形成工程と、
前記貫通孔にビアペーストを充填する充填工程と、
前記充填工程の後、保護フィルムを剥離することにより、前記貫通孔から前記ビアペーストの一部が突出して形成される突出部を表出させる剥離工程と、
前記突出部を覆うように、前記プリプレグの表面に金属箔を配置する配置工程と、
前記金属箔を前記プリプレグの表面に圧着する圧着工程と、
前記圧着工程の後、所定の温度で加熱する加熱工程と、を備え、
前記ビアペーストが、Cu粒子とSn−Bi系半田粒子と熱硬化性樹脂とを含み、且つ、CuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲であり、
前記圧着工程において、前記突出部を通じて前記ビアペーストを圧縮することにより、前記Cu粒子同士を接触させて、互いに電気的に接続し、
前記加熱工程において、前記Sn−Bi系半田粒子の融点以上の温度で加熱する、ことを特徴とする配線基板の製造方法。
A through-hole forming step of forming a through-hole by piercing from the outside of the protective film in an uncured or semi-cured prepreg coated with a protective film;
A filling step of filling the through hole with via paste;
After the filling step, by peeling off the protective film, a peeling step of exposing a protruding portion formed by protruding a part of the via paste from the through hole, and
An arrangement step of arranging a metal foil on the surface of the prepreg so as to cover the protruding portion,
A crimping step of crimping the metal foil to the surface of the prepreg;
A heating step of heating at a predetermined temperature after the crimping step,
The via paste includes Cu particles, Sn-Bi solder particles, and a thermosetting resin, and a weight ratio of Cu to Sn (Cu / Sn) is in a range of 1.59 to 21.43. ,
In the crimping step, by compressing the via paste through the protruding portion, the Cu particles are brought into contact with each other and electrically connected to each other,
In the heating step, heating is performed at a temperature equal to or higher than the melting point of the Sn—Bi solder particles.
前記熱硬化性樹脂がエポキシ樹脂である請求項4に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 4, wherein the thermosetting resin is an epoxy resin. 前記エポキシ樹脂は、分子中に少なくとも1つ以上の水酸基を有するアミン系化合物である硬化剤を含有する請求項5に記載の配線基板の製造方法。   The said epoxy resin is a manufacturing method of the wiring board of Claim 5 containing the hardening | curing agent which is an amine compound which has an at least 1 or more hydroxyl group in a molecule | numerator. 前記アミン系化合物の沸点が、前記Sn−Bi系半田粒子の融点以上であり、且つ、300℃以下の範囲である請求項6に記載の配線基板の製造方法。   The method for manufacturing a wiring board according to claim 6, wherein the boiling point of the amine compound is not less than the melting point of the Sn—Bi solder particles and not more than 300 ° C. 7. Cu粒子とSn−Bi系半田粒子と熱硬化性樹脂とを含み、且つ、CuとSnとの重量比(Cu/Sn)が、1.59〜21.43の範囲であることを特徴とするビアペースト。   It contains Cu particles, Sn-Bi solder particles, and a thermosetting resin, and the weight ratio of Cu to Sn (Cu / Sn) is in the range of 1.59 to 21.43. Via paste. 前記Cu粒子及び前記Sn−Bi系半田粒子の合計量に対する、Cu粒子の含有割合が40〜90質量%であり、前記Sn−Bi系半田粒子の含有割合が10〜60質量%の範囲である請求項8に記載のビアペースト。   The content ratio of the Cu particles with respect to the total amount of the Cu particles and the Sn-Bi solder particles is 40 to 90 mass%, and the content ratio of the Sn-Bi solder particles is 10 to 60 mass%. The via paste according to claim 8. 前記熱硬化性樹脂がエポキシ樹脂である請求項8または9に記載のビアペースト。   The via paste according to claim 8 or 9, wherein the thermosetting resin is an epoxy resin. 前記エポキシ樹脂は、分子中に少なくとも1つ以上の水酸基を有するアミン系化合物である硬化剤を含有する請求項10に記載のビアペースト。   The via paste according to claim 10, wherein the epoxy resin contains a curing agent that is an amine compound having at least one hydroxyl group in a molecule. 前記アミン系化合物の沸点が、前記Sn−Bi系半田粒子の融点以上であり、且つ、300℃以下の範囲である請求項11に記載のビアペースト。   The via paste according to claim 11, wherein the amine compound has a boiling point not lower than the melting point of the Sn—Bi solder particles and not higher than 300 ° C.
JP2010040538A 2010-02-25 2010-02-25 WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND VIA PASTE Expired - Fee Related JP4616927B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010040538A JP4616927B1 (en) 2010-02-25 2010-02-25 WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND VIA PASTE
EP11728762A EP2389052A4 (en) 2010-02-25 2011-02-22 Wiring substrate, method for producing wiring substrate, and via paste
CN201180000831.3A CN102282918B (en) 2010-02-25 2011-02-22 Wiring substrate, method for producing wiring substrate, and via paste
PCT/JP2011/000988 WO2011105053A1 (en) 2010-02-25 2011-02-22 Wiring substrate, method for producing wiring substrate, and via paste
US13/145,271 US8563872B2 (en) 2010-02-25 2011-02-22 Wiring board, wiring board manufacturing method, and via paste
TW100106003A TWI432103B (en) 2010-02-25 2011-02-23 A wiring substrate, a method for manufacturing a wiring substrate, and a through-hole paste

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010040538A JP4616927B1 (en) 2010-02-25 2010-02-25 WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND VIA PASTE

Publications (2)

Publication Number Publication Date
JP4616927B1 JP4616927B1 (en) 2011-01-19
JP2011176220A true JP2011176220A (en) 2011-09-08

Family

ID=43596780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010040538A Expired - Fee Related JP4616927B1 (en) 2010-02-25 2010-02-25 WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND VIA PASTE

Country Status (6)

Country Link
US (1) US8563872B2 (en)
EP (1) EP2389052A4 (en)
JP (1) JP4616927B1 (en)
CN (1) CN102282918B (en)
TW (1) TWI432103B (en)
WO (1) WO2011105053A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013099205A1 (en) * 2011-12-28 2013-07-04 パナソニック株式会社 Flexible wiring board, method for manufacturing flexible wiring board, package product using flexible wiring board, and flexible multilayer wiring board
WO2013099204A1 (en) * 2011-12-26 2013-07-04 パナソニック株式会社 Wiring board and manufacturing method therefor
WO2013108599A1 (en) * 2012-01-17 2013-07-25 パナソニック株式会社 Wiring substrate and production method therefor
CN103348778A (en) * 2011-12-26 2013-10-09 松下电器产业株式会社 Wiring board and manufacturing method therefor

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4917668B1 (en) * 2010-12-29 2012-04-18 パナソニック株式会社 Multilayer wiring board and method for manufacturing multilayer wiring board
JP4795488B1 (en) * 2011-01-18 2011-10-19 パナソニック株式会社 WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND VIA PASTE
DE102012001883B3 (en) * 2012-02-01 2013-04-25 Isabellenhütte Heusler Gmbh & Co. Kg Soldering method and corresponding soldering device
CN105033496B (en) * 2015-07-03 2018-01-09 北京康普锡威科技有限公司 A kind of compound lead-free high-temperature solder of high-strength highly-conductive and preparation method thereof
KR102412612B1 (en) * 2015-08-28 2022-06-23 삼성전자주식회사 board for package and prepreg
WO2017047293A1 (en) 2015-09-15 2017-03-23 株式会社村田製作所 Bonding member, method for producing bonding member, and bonding method
WO2017056842A1 (en) 2015-09-28 2017-04-06 株式会社村田製作所 Heat pipe, heat dissipation component, and method for producing heat pipe
JP6369640B2 (en) * 2015-11-05 2018-08-08 株式会社村田製作所 Joining member and method for manufacturing joining member
CN109673112B (en) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 Flexible circuit board and manufacturing method thereof
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
JP2020077772A (en) * 2018-11-08 2020-05-21 富士通株式会社 Wiring board and electronic apparatus
US11581239B2 (en) 2019-01-18 2023-02-14 Indium Corporation Lead-free solder paste as thermal interface material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094242A (en) * 2000-09-14 2002-03-29 Denso Corp Material for connecting layers of printed multi-layer board and method for manufacturing printed multi-layer board using the material
JP2002290052A (en) * 2001-03-23 2002-10-04 Kyocera Corp Multilayer wiring board
JP2004265607A (en) * 2003-01-23 2004-09-24 Matsushita Electric Ind Co Ltd Conductive paste, circuit board using the same, and manufacturing method of the circuit board
JP2005136034A (en) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd Multilayer flexible printed wiring board and its production process
JP2009147026A (en) * 2007-12-12 2009-07-02 Panasonic Corp Circuit board and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
CA2196024A1 (en) 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
US5890915A (en) * 1996-05-17 1999-04-06 Minnesota Mining And Manufacturing Company Electrical and thermal conducting structure with resilient conducting paths
JP3187373B2 (en) 1998-07-31 2001-07-11 京セラ株式会社 Wiring board
US6326555B1 (en) 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
EP1213952A3 (en) * 2000-12-05 2004-06-30 Matsushita Electric Industrial Co., Ltd. Circuit substrate and manufacturing method thereof
DE60235301D1 (en) 2001-07-18 2010-03-25 Panasonic Corp MANUFACTURING PROCESS OF A PCB
WO2003075409A1 (en) * 2002-03-04 2003-09-12 Sumitomo Electric Industries, Ltd. Anisotropic conductive film and method for producing the same
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
US7078822B2 (en) * 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
JP4078990B2 (en) * 2003-01-23 2008-04-23 松下電器産業株式会社 Conductive paste, circuit forming substrate using the conductive paste, and manufacturing method thereof
TWI325739B (en) 2003-01-23 2010-06-01 Panasonic Corp Electroconductive paste, its manufacturing method, circuit board using the same electroconductive paste, and its manufacturing method
US7367116B2 (en) 2003-07-16 2008-05-06 Matsushita Electric Industrial Co., Ltd. Multi-layer printed circuit board, and method for fabricating the same
US7427717B2 (en) * 2004-05-19 2008-09-23 Matsushita Electric Industrial Co., Ltd. Flexible printed wiring board and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094242A (en) * 2000-09-14 2002-03-29 Denso Corp Material for connecting layers of printed multi-layer board and method for manufacturing printed multi-layer board using the material
JP2002290052A (en) * 2001-03-23 2002-10-04 Kyocera Corp Multilayer wiring board
JP2004265607A (en) * 2003-01-23 2004-09-24 Matsushita Electric Ind Co Ltd Conductive paste, circuit board using the same, and manufacturing method of the circuit board
JP2005136034A (en) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd Multilayer flexible printed wiring board and its production process
JP2009147026A (en) * 2007-12-12 2009-07-02 Panasonic Corp Circuit board and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013099204A1 (en) * 2011-12-26 2013-07-04 パナソニック株式会社 Wiring board and manufacturing method therefor
CN103348778A (en) * 2011-12-26 2013-10-09 松下电器产业株式会社 Wiring board and manufacturing method therefor
JP5333701B1 (en) * 2011-12-26 2013-11-06 パナソニック株式会社 Wiring board and manufacturing method thereof
WO2013099205A1 (en) * 2011-12-28 2013-07-04 パナソニック株式会社 Flexible wiring board, method for manufacturing flexible wiring board, package product using flexible wiring board, and flexible multilayer wiring board
JP5333702B1 (en) * 2011-12-28 2013-11-06 パナソニック株式会社 Flexible wiring board, manufacturing method thereof, mounted product using the same, and flexible multilayer wiring board
CN103416111A (en) * 2011-12-28 2013-11-27 松下电器产业株式会社 Flexible wiring board, method for manufacturing flexible wiring board, package product using flexible wiring board, and flexible multilayer wiring board
WO2013108599A1 (en) * 2012-01-17 2013-07-25 パナソニック株式会社 Wiring substrate and production method therefor
JP5382270B1 (en) * 2012-01-17 2014-01-08 パナソニック株式会社 Wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
EP2389052A4 (en) 2012-01-18
TWI432103B (en) 2014-03-21
US20110290549A1 (en) 2011-12-01
CN102282918B (en) 2014-09-10
JP4616927B1 (en) 2011-01-19
US8563872B2 (en) 2013-10-22
TW201206263A (en) 2012-02-01
WO2011105053A1 (en) 2011-09-01
CN102282918A (en) 2011-12-14
EP2389052A1 (en) 2011-11-23

Similar Documents

Publication Publication Date Title
JP4616927B1 (en) WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND VIA PASTE
JP4713682B1 (en) Multilayer wiring board and method for manufacturing multilayer wiring board
JP4859999B1 (en) Multilayer wiring substrate, multilayer wiring substrate manufacturing method, and via paste
JP4795488B1 (en) WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND VIA PASTE
JP5382270B1 (en) Wiring board and manufacturing method thereof
JP4917668B1 (en) Multilayer wiring board and method for manufacturing multilayer wiring board
JP5099272B1 (en) Multilayer wiring board and manufacturing method thereof
JP2015032807A (en) Alloy via paste and method of manufacturing wiring board using alloy via paste
JP2015032806A (en) Alloy via paste and method of manufacturing wiring board using alloy via paste
JP2012138417A (en) Multilayer wiring board and manufacturing method of the same
JP2012151228A (en) Composite wiring board, and method for manufacturing composite wiring board
WO2013099204A1 (en) Wiring board and manufacturing method therefor
JP2013145815A (en) Multilayer wiring board and manufacturing method therefor

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4616927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees