JP2011171956A - Semiconductor integrated circuit and electronic equipment using the same - Google Patents
Semiconductor integrated circuit and electronic equipment using the same Download PDFInfo
- Publication number
- JP2011171956A JP2011171956A JP2010033178A JP2010033178A JP2011171956A JP 2011171956 A JP2011171956 A JP 2011171956A JP 2010033178 A JP2010033178 A JP 2010033178A JP 2010033178 A JP2010033178 A JP 2010033178A JP 2011171956 A JP2011171956 A JP 2011171956A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- signal
- controlled oscillator
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
Abstract
Description
本発明は、高周波信号を生成する周波数シンセサイザと受信回路及び送信回路とを内蔵し、近距離無線通信を行う無線マウス等の無線通信機器において無線通信を行うために用いられる半導体集積回路等に関する。さらに、本発明は、そのような半導体集積回路を用いて無線通信を行う電子機器等に関する。 The present invention relates to a semiconductor integrated circuit or the like that is used for wireless communication in a wireless communication device such as a wireless mouse that includes a frequency synthesizer that generates a high-frequency signal, a reception circuit, and a transmission circuit and performs short-range wireless communication. Furthermore, the present invention relates to an electronic device that performs wireless communication using such a semiconductor integrated circuit.
近年において、数十メートルから数センチメートルの距離の無線通信を低消費電力で行う無線通信システムが開発され、無線マウス等の無線通信機器において活用されている。このような無線通信システムを構成するハードウェアとしては、高周波及び低周波のアナログ信号を扱うアナログ回路と、比較的高速なディジタル信号処理を行う高速ディジタル回路と、比較的低速な制御動作を行う低速ディジタル回路とによって構成される半導体集積回路を用いることが主流となっている。 In recent years, a wireless communication system that performs wireless communication at a distance of several tens of meters to several centimeters with low power consumption has been developed and used in wireless communication devices such as a wireless mouse. The hardware constituting such a wireless communication system includes an analog circuit that handles high-frequency and low-frequency analog signals, a high-speed digital circuit that performs relatively high-speed digital signal processing, and a low-speed that performs relatively low-speed control operations. The use of semiconductor integrated circuits composed of digital circuits has become the mainstream.
アナログ回路においては、高周波信号を生成する受信用の周波数シンセサイザ及び送信用の周波数シンセサイザと、受信用の周波数シンセサイザによって生成された信号を用いて受信動作を行う受信回路と、送信用の周波数シンセサイザによって生成された信号を用いて送信動作を行う送信回路とが設けられる。 In an analog circuit, a reception frequency synthesizer and a transmission frequency synthesizer that generate a high-frequency signal, a reception circuit that performs a reception operation using a signal generated by the reception frequency synthesizer, and a transmission frequency synthesizer A transmission circuit that performs a transmission operation using the generated signal is provided.
しかしながら、従来の半導体集積回路(IC)においては、次のような問題がある。アナログ回路とディジタル回路とが同一の半導体基板上に形成されるので、アナログ回路に対して非同期で動作する低速ディジタル回路において発生するノイズが、アナログ回路の性能に影響を与える。また、無線通信に使用される周波数の変更等によってアナログ回路や高速ディジタル回路の再設計が必要となる場合に、IC全体のレイアウトを設計し直す必要がある。一方、通信プロトコルの仕様追加等により、アナログ回路や高速ディジタル回路の変更は必要なくても低速ディジタル回路の変更が必要となる場合に、IC全体のレイアウトを設計し直す必要がある。IC全体のレイアウトの再設計を行う場合には、設計時間や、評価及び品質保証の検証時間が長くなり、市場の要求に合わせて製品化を行うことが困難になる。加えて、設計から出荷までの期間が長くなることにより、製品化工程における電力消費等が増加して、環境への負荷が大きくなる。 However, the conventional semiconductor integrated circuit (IC) has the following problems. Since the analog circuit and the digital circuit are formed on the same semiconductor substrate, noise generated in a low-speed digital circuit that operates asynchronously with respect to the analog circuit affects the performance of the analog circuit. In addition, when the analog circuit or the high-speed digital circuit needs to be redesigned due to a change in the frequency used for wireless communication, the layout of the entire IC needs to be redesigned. On the other hand, the layout of the entire IC needs to be redesigned if the low-speed digital circuit needs to be changed even if the analog circuit or the high-speed digital circuit does not need to be changed due to the addition of a communication protocol specification. In the case of redesigning the layout of the entire IC, the design time and the verification time for evaluation and quality assurance become longer, making it difficult to produce a product that meets market requirements. In addition, as the period from design to shipment becomes longer, the power consumption in the commercialization process increases and the load on the environment increases.
また、アナログ回路において、発振周波数の異なる2つの周波数シンセサイザが必要となるので、ICのサイズが大きくなる。さらに、2つの周波数シンセサイザを搭載することにより、受信用の周波数シンセサイザと受信回路との間の配線長、又は、送信用の周波数シンセサイザと送信回路との間の配線長が長くなるので、寄生抵抗及び寄生容量による高周波信号のレベル低下や発振周波数のシフト等が生じ、その結果、消費電流の増加につながる。 In addition, in an analog circuit, two frequency synthesizers having different oscillation frequencies are required, which increases the size of the IC. Furthermore, by installing two frequency synthesizers, the wiring length between the receiving frequency synthesizer and the receiving circuit or the wiring length between the transmitting frequency synthesizer and the transmitting circuit is increased, so that parasitic resistance In addition, the level of the high-frequency signal is reduced and the oscillation frequency is shifted due to the parasitic capacitance, resulting in an increase in current consumption.
関連する技術として、特許文献1には、種々の場所に配置しても差動信号の信号特性等を維持できるマクロセルが開示されている。このマクロセルは、差動信号を用いてデータ転送を行うインタフェース規格の回路を含むマクロセルであって、差動信号を構成する第1の信号用の第1のパッド及び差動信号を構成する第2の信号用の第2のパッドとに接続された送信回路を含み、送信回路が、第1のパッドに接続される信号ラインを駆動する第1の送信ドライバと、第2のパッドに接続される信号ラインを駆動する第2の送信ドライバと、第1のパッドに接続される第1のダンピング抵抗と、第2のパッドに接続される第2のダンピング抵抗とを含み、マクロセルの第1の辺から対向する第3の辺へと向かう方向を第1の方向とした場合に、第1及び第2のパッドが、第1の方向に沿った第1のラインを対称軸として線対称に配置され、第1及び第2のダンピング抵抗が、第1のラインを対称軸として線対称に配置され、送信回路の第1及び第2の送信ドライバが、第1及び第2のパッドの第1の方向側に配置されると共に第1の方向に沿った第1のラインを対称軸として線対称に配置されている。
As a related technique,
特許文献1によれば、第1及び第2の送信ドライバと第1及び第2のパッドとの相対的な位置関係を定めることにより、マクロセルを種々の場所に配置しても差動信号の信号特性等を維持することができる。しかしながら、特許文献1は、アナログ回路と高速ディジタル回路と低速ディジタル回路とが共存する場合に、それらの適切なレイアウトを定めるものではない。
According to
また、特許文献2には、分周器の分周比を可変とすることによって電圧制御発振器の出力信号を局部発振信号として用いる場合に、異なる発振周波数ごとに周波数シンセサイザ部のループゲイン特性が異なり、周波数シンセサイザ特性であるロックアップタイム特性やC/N特性に差が生じるという問題点を改善し、実装面積を削減し、低消費電力化を図ることができる周波数シンセサイザが開示されている。この周波数シンセサイザは、外部電圧に応じた周波数で発振する電圧制御発振器と、電圧制御発振器の出力信号を分周する第1の分周手段と、基準発振器と、基準発振器の出力信号を分周する第2の分周手段と、第1の分周手段より得られた信号と第2の分周手段より得られた信号とを位相比較して誤差信号を出力する位相比較手段と、位相比較手段の出力信号を積分して電圧制御発振器に外部電圧として与えるローパスフィルタとを備え、以下のように構成される。 Further, in Patent Document 2, when the output signal of the voltage controlled oscillator is used as a local oscillation signal by making the frequency division ratio of the frequency divider variable, the loop gain characteristic of the frequency synthesizer differs for each different oscillation frequency. A frequency synthesizer is disclosed that can improve the problem that a difference occurs in the lock-up time characteristics and C / N characteristics, which are frequency synthesizer characteristics, reduce the mounting area, and achieve low power consumption. The frequency synthesizer divides a voltage controlled oscillator that oscillates at a frequency corresponding to an external voltage, first frequency dividing means that divides an output signal of the voltage controlled oscillator, a reference oscillator, and an output signal of the reference oscillator. Phase dividing means, phase comparing means for comparing the phase of the signal obtained from the first frequency dividing means and the signal obtained from the second frequency dividing means and outputting an error signal, and phase comparing means And a low-pass filter that integrates the output signal and supplies it to the voltage controlled oscillator as an external voltage, and is configured as follows.
即ち、電圧制御発振器と第1の分周手段とが、複数の周波数帯に対応してそれぞれ複数設けられ、位相比較手段とローパスフィルタとが、複数の周波数帯で共通とされる。そして、周波数シンセサイザは、周波数帯の選択に対応して複数の電圧制御発振器の何れかを選択する電圧制御発振器選択手段と、周波数帯の選択に対応して複数の第1の分周手段の何れかを選択する分周手段選択手段と、電圧制御発振器、第1の分周手段、位相比較器、ローパスフィルタによる周波数シンセサイザループのゲイン特性が一定になるように、周波数シンセサイザループのゲイン制御を、複数の電圧制御発振器の選択変更と複数の第1の分周手段の選択変更に同期して行う制御手段とを備えている。また、複数の第1の分周手段は、複数の周波数帯に応じた周波数特性を備え、かつ、周波数帯に応じて異なる電力を消費する。 That is, a plurality of voltage-controlled oscillators and first frequency dividing means are provided corresponding to a plurality of frequency bands, respectively, and a phase comparison means and a low-pass filter are common to the plurality of frequency bands. The frequency synthesizer includes a voltage-controlled oscillator selection unit that selects any one of a plurality of voltage-controlled oscillators corresponding to the selection of the frequency band, and a plurality of first frequency dividers that correspond to the selection of the frequency band. The frequency synthesizer loop gain control is made constant so that the frequency synthesizer loop gain characteristics by the frequency dividing means selecting means, the voltage controlled oscillator, the first frequency dividing means, the phase comparator, and the low pass filter are constant. Control means for performing the selection change of the plurality of voltage controlled oscillators and the selection change of the plurality of first frequency dividing means is provided. The plurality of first frequency dividers have frequency characteristics corresponding to a plurality of frequency bands, and consume different power depending on the frequency bands.
さらに、特許文献3には、ロックアップタイムを短縮し、回路面積の増大を抑制したPLL周波数シンセサイザが開示されている。このPLL周波数シンセサイザは、制御電圧によって発振周波数が制御されて複数の出力信号を出力する複数の電圧制御発振器と、出力信号を選択して出力する第1のスイッチと、第1のスイッチによって選択された出力信号を分周する分周比が切換可能な分周器と、分周器によって分周された出力信号の位相と基準信号の位相との位相差を出力する位相比較器と、位相差の出力経路を切り換える第2のスイッチと、複数の電圧制御発振器に対応して設けられ、第2のスイッチによって出力経路が切り換えられた位相差を制御電圧に変換するそれぞれが時定数の切換が可能な複数のローパスフィルタと、複数の周波数の出力信号が常時出力されるように、第1のスイッチ、第2のスイッチ、及び、分周器の動作を順次切り換えると共に、電源投入後全ての周波数の出力信号が安定して出力されるようになった後に、複数のローパスフィルタのそれぞれの時定数を切り換えるコントロール回路とを有している。 Further, Patent Document 3 discloses a PLL frequency synthesizer that shortens the lock-up time and suppresses an increase in circuit area. The PLL frequency synthesizer is selected by a plurality of voltage controlled oscillators that output a plurality of output signals with an oscillation frequency controlled by a control voltage, a first switch that selects and outputs the output signal, and a first switch. A frequency divider that can divide the output signal, a phase comparator that outputs a phase difference between the phase of the output signal divided by the frequency divider and the phase of the reference signal, and a phase difference A second switch for switching the output path and a plurality of voltage controlled oscillators are provided corresponding to a plurality of voltage controlled oscillators, and the phase difference of which the output path is switched by the second switch is converted into a control voltage, respectively, and the time constant can be switched. And sequentially switching the operations of the first switch, the second switch, and the frequency divider so that output signals of a plurality of low-pass filters and a plurality of frequencies are always output. After after turning the output signals of all the frequency is to be stably output, and a control circuit for switching the respective time constants of a plurality of low-pass filters.
特許文献2によれば、2種類の出力信号を得るために2つの電圧制御発振器及び2つの分周器を用いる場合においても、位相比較手段及びローパスフィルタを共用することができる。また、特許文献3によれば、2種類の出力信号を得るために2つのローパスフィルタ及び2つの電圧制御発振器を用いる場合においても、分周器及び位相比較器を共用することができる。しかしながら、特許文献2においては、電圧制御発振器選択手段と分周手段選択手段との両方が設けられており、特許文献3においては、第1のスイッチと第2のスイッチとの両方が設けられているので、回路面積が増加すると共に、回路間の配線長が長くなってしまう。また、特許文献2及び特許文献3においては、回路のレイアウトに関しては、特に開示されていない。 According to Patent Document 2, even when two voltage controlled oscillators and two frequency dividers are used to obtain two types of output signals, the phase comparison means and the low-pass filter can be shared. Further, according to Patent Document 3, a frequency divider and a phase comparator can be shared even when two low-pass filters and two voltage controlled oscillators are used to obtain two types of output signals. However, in Patent Document 2, both voltage controlled oscillator selecting means and frequency dividing means selecting means are provided. In Patent Document 3, both the first switch and the second switch are provided. As a result, the circuit area increases and the wiring length between the circuits becomes long. Further, Patent Document 2 and Patent Document 3 do not particularly disclose the circuit layout.
そこで、上記の点に鑑み、本発明の幾つかの態様によれば、低速ディジタル回路において発生するノイズがアナログ回路に与える影響を小さくし、ICの仕様変更に伴って回路を変更する場合においても回路ブロック毎のレイアウト変更を容易にし、受信用と送信用とに2つの電圧制御発振器を搭載しても回路面積の増加や回路間の配線長の増加を抑えることができる。 Therefore, in view of the above points, according to some aspects of the present invention, the influence of noise generated in a low-speed digital circuit on an analog circuit is reduced, and even when the circuit is changed in accordance with a change in IC specifications. The layout can be easily changed for each circuit block, and even if two voltage controlled oscillators are mounted for reception and transmission, an increase in circuit area and an increase in wiring length between circuits can be suppressed.
以上の課題を解決するため、本発明の第1の観点に係る半導体集積回路は、無線通信を行うために用いられる半導体集積回路であって、(a)制御電圧に従う周波数で発振動作を行うことによって局部発振信号を生成する第1の電圧制御発振器と、制御電圧及び変調信号に従う周波数で発振動作を行うことによって送信信号を生成する第2の電圧制御発振器と、第1の電圧制御発振器によって生成される局部発振信号を分周する第1の分周回路と、第2の電圧制御発振器によって生成される送信信号を分周する第2の分周回路と、第1の分周回路によって分周された分周信号と第2の分周回路によって分周された分周信号との内の一方を選択する選択回路と、選択回路によって選択された分周信号の位相及び/又は周波数と基準信号の位相及び/又は周波数とを比較して制御電圧を生成する制御電圧生成回路と、第1の電圧制御発振器によって生成される局部発振信号を用いて受信信号からベースバンド信号を生成する受信回路と、第2の電圧制御発振器によって生成される送信信号を増幅する送信回路とを含むアナログ回路ブロックと、(b)受信回路によって生成されたベースバンド信号を復調することにより受信データを得る復調回路と、送信データに基づいて変調信号を生成する変調回路とを含む第1のディジタル回路ブロックと、(c)少なくとも第1及び第2の分周回路を制御する制御回路を含む第2のディジタル回路ブロックとを具備し、アナログ回路ブロックが、互いに直交する半導体基板の第1の辺及び第2の辺に沿って配置され、第2のディジタル回路ブロックが、第1の辺及び第2の辺にそれぞれ対向する半導体基板の第3の辺及び第4の辺に沿って配置され、第1のディジタル回路ブロックが、アナログ回路ブロックと第2のディジタル回路ブロックとの間に配置されている。 In order to solve the above problems, a semiconductor integrated circuit according to a first aspect of the present invention is a semiconductor integrated circuit used for wireless communication, and (a) performs an oscillation operation at a frequency according to a control voltage. Generated by the first voltage-controlled oscillator that generates the local oscillation signal by the first voltage-controlled oscillator, the second voltage-controlled oscillator that generates the transmission signal by performing the oscillation operation at the frequency according to the control voltage and the modulation signal, and the first voltage-controlled oscillator The first frequency dividing circuit that divides the local oscillation signal to be generated, the second frequency dividing circuit that divides the transmission signal generated by the second voltage controlled oscillator, and the first frequency dividing circuit A selection circuit that selects one of the divided signal and the divided signal divided by the second divider circuit, and the phase and / or frequency of the divided signal selected by the selection circuit and the reference signal Phase of A control voltage generation circuit that generates a control voltage by comparing the frequency and / or a reception circuit that generates a baseband signal from the reception signal using a local oscillation signal generated by the first voltage-controlled oscillator; An analog circuit block including a transmission circuit that amplifies a transmission signal generated by the voltage-controlled oscillator, (b) a demodulation circuit that obtains reception data by demodulating the baseband signal generated by the reception circuit, and transmission data And a second digital circuit block including a control circuit for controlling at least the first and second frequency divider circuits. The analog circuit block is disposed along the first side and the second side of the semiconductor substrate orthogonal to each other, and the second digital circuit block is provided. Are arranged along the third side and the fourth side of the semiconductor substrate facing the first side and the second side, respectively, and the first digital circuit block includes an analog circuit block and a second digital circuit. It is arranged between the blocks.
また、本発明の第2の観点に係る半導体集積回路は、無線通信を行うために用いられる半導体集積回路であって、制御電圧に従う周波数で発振動作を行うことによって局部発振信号を生成する第1の電圧制御発振器と、制御電圧及び変調信号に従う周波数で発振動作を行うことによって送信信号を生成する第2の電圧制御発振器と、第1の電圧制御発振器によって生成される局部発振信号を分周する第1の分周回路と、第2の電圧制御発振器によって生成される送信信号を分周する第2の分周回路と、第1の分周回路によって分周された分周信号と第2の分周回路によって分周された分周信号との内の一方を選択する選択回路と、選択回路によって選択された分周信号の位相及び/又は周波数と基準信号の位相及び/又は周波数とを比較して制御電圧を生成する制御電圧生成回路と、第1の電圧制御発振器によって生成される局部発振信号を用いて受信信号からベースバンド信号を生成する受信回路と、第2の電圧制御発振器によって生成される送信信号を増幅する送信回路とを具備し、受信回路が、半導体基板の第1の辺に沿った第1の領域に形成され、送信回路が、第1の辺に直交する半導体基板の第2の辺に沿った第2の領域に形成され、第2の電圧制御発振器及び第2の分周回路が、第1の領域と第2の領域とに隣接する第3の領域に形成され、第1の電圧制御発振器及び第1の分周回路が、第1の領域と第3の領域とに隣接する第4の領域に形成されている。ここで、選択回路及び制御電圧生成回路が、第1の領域と第4の領域とに隣接する第5の領域に形成されていても良い。 A semiconductor integrated circuit according to a second aspect of the present invention is a semiconductor integrated circuit used for wireless communication, and generates a local oscillation signal by performing an oscillation operation at a frequency according to a control voltage. A voltage-controlled oscillator, a second voltage-controlled oscillator that generates a transmission signal by oscillating at a frequency according to the control voltage and the modulation signal, and a local oscillation signal generated by the first voltage-controlled oscillator A first frequency dividing circuit; a second frequency dividing circuit for frequency-dividing a transmission signal generated by the second voltage controlled oscillator; a frequency-divided signal divided by the first frequency dividing circuit; A selection circuit that selects one of the frequency-divided signals divided by the frequency-dividing circuit, and a comparison between the phase and / or frequency of the frequency-divided signal selected by the selection circuit and the phase and / or frequency of the reference signal do it A control voltage generation circuit that generates a control voltage, a reception circuit that generates a baseband signal from a reception signal using a local oscillation signal generated by a first voltage controlled oscillator, and a second voltage controlled oscillator A transmission circuit for amplifying the transmission signal, wherein the reception circuit is formed in a first region along the first side of the semiconductor substrate, and the transmission circuit is a second of the semiconductor substrate orthogonal to the first side. A second voltage controlled oscillator and a second frequency divider circuit are formed in a third region adjacent to the first region and the second region, and One voltage controlled oscillator and a first frequency divider circuit are formed in a fourth region adjacent to the first region and the third region. Here, the selection circuit and the control voltage generation circuit may be formed in a fifth region adjacent to the first region and the fourth region.
さらに、本発明の第3の観点に係る半導体集積回路は、無線通信を行うために用いられる半導体集積回路であって、制御電圧に従う周波数で発振動作を行うことによって局部発振信号を生成する第1の電圧制御発振器と、制御電圧及び変調信号に従う周波数で発振動作を行うことによって送信信号を生成する第2の電圧制御発振器と、第1の電圧制御発振器によって生成される局部発振信号を分周する第1の分周回路と、第2の電圧制御発振器によって生成される送信信号を分周する第2の分周回路と、第1の分周回路によって分周された分周信号と第2の分周回路によって分周された分周信号との内の一方を選択する選択回路と、選択回路によって選択された分周信号の位相及び/又は周波数と基準信号の位相及び/又は周波数とを比較して制御電圧を生成する制御電圧生成回路と、第1の電圧制御発振器によって生成される局部発振信号を用いて受信信号からベースバンド信号を生成する受信回路と、第2の電圧制御発振器によって生成される送信信号を増幅する送信回路とを具備し、受信回路及び送信回路が、半導体基板の第1の辺に沿った第1の領域及び第2の領域にそれぞれ形成され、第2の電圧制御発振器及び第2の分周回路が、第1の辺の反対側において第2の領域に隣接する第3の領域に形成され、第1の電圧制御発振器及び第1の分周回路が、第1の辺の反対側において第1の領域に隣接する第4の領域に形成されている。ここで、選択回路及び制御電圧生成回路が、第3の領域と第4の領域との間に位置する第5の領域に形成されていても良い。
加えて、本発明に係る電子機器は、上記いずれかの半導体集積回路を含むことを特徴とする。
Furthermore, a semiconductor integrated circuit according to a third aspect of the present invention is a semiconductor integrated circuit used for wireless communication, and generates a local oscillation signal by performing an oscillation operation at a frequency according to a control voltage. A voltage-controlled oscillator, a second voltage-controlled oscillator that generates a transmission signal by oscillating at a frequency according to the control voltage and the modulation signal, and a local oscillation signal generated by the first voltage-controlled oscillator A first frequency dividing circuit; a second frequency dividing circuit for frequency-dividing a transmission signal generated by the second voltage controlled oscillator; a frequency-divided signal divided by the first frequency dividing circuit; A selection circuit that selects one of the frequency-divided signals divided by the frequency-dividing circuit, and a comparison between the phase and / or frequency of the frequency-divided signal selected by the selection circuit and the phase and / or frequency of the reference signal Shi A control voltage generation circuit that generates a control voltage, a reception circuit that generates a baseband signal from a reception signal using a local oscillation signal generated by a first voltage controlled oscillator, and a second voltage controlled oscillator A transmission circuit for amplifying a transmission signal, wherein the reception circuit and the transmission circuit are respectively formed in a first region and a second region along the first side of the semiconductor substrate, and a second voltage controlled oscillator, A second frequency divider circuit is formed in a third region adjacent to the second region on the opposite side of the first side, and the first voltage controlled oscillator and the first frequency divider circuit are connected to the first side. Is formed in a fourth region adjacent to the first region on the opposite side. Here, the selection circuit and the control voltage generation circuit may be formed in a fifth region located between the third region and the fourth region.
In addition, an electronic apparatus according to the present invention includes any one of the above semiconductor integrated circuits.
本発明の第1〜第3の観点によれば、1つの選択回路を用いて制御電圧生成回路を送受信で共用することにより、回路素子を削減して回路面積の増加や回路間の配線長の増加を抑えることができる。これにより、コストを削減することが可能である。 According to the first to third aspects of the present invention, the control voltage generation circuit is shared for transmission and reception using one selection circuit, thereby reducing circuit elements and increasing the circuit area and the wiring length between circuits. The increase can be suppressed. Thereby, cost can be reduced.
さらに、本発明の第1の観点によれば、アナログ回路ブロックと第2のディジタル回路ブロックとの間に第1のディジタル回路ブロックが配置されるので、アナログ回路ブロックと第2のディジタル回路ブロックとの間の間隔が広がり、第2のディジタル回路ブロックにおいて発生するノイズがアナログ回路ブロックの性能に与える影響を低減することができる。また、アナログ回路ブロック及び第1のディジタル回路ブロックのレイアウトと、第2のディジタル回路ブロックのレイアウトとを、互いに独立に変更することが容易であり、ICの仕様変更に柔軟に対応することができる。例えば、無線通信プロトコルの仕様変更に対応して制御回路の規模が変更される場合にも、第2のディジタル回路ブロックのサイズを柔軟に変更することができる。 Furthermore, according to the first aspect of the present invention, since the first digital circuit block is arranged between the analog circuit block and the second digital circuit block, the analog circuit block, the second digital circuit block, And the influence of noise generated in the second digital circuit block on the performance of the analog circuit block can be reduced. In addition, the layout of the analog circuit block and the first digital circuit block and the layout of the second digital circuit block can be easily changed independently of each other, and the IC specification can be flexibly dealt with. . For example, the size of the second digital circuit block can be flexibly changed even when the scale of the control circuit is changed in response to a change in the specification of the wireless communication protocol.
また、本発明の第2及び第3の観点によれば、受信回路と受信系の第1の電圧制御発振器及び第1の分周回路とを近接して配置し、送信回路と送信系の第2の電圧制御発振器及び第2の分周回路とを近接して配置することにより、高周波信号の配線を短くして、寄生抵抗及び寄生容量による高周波信号のレベル低下や電圧制御発振器における発振周波数のシフトを防止することができる。これにより、ICの低消費電力化を実現することが可能である。 Further, according to the second and third aspects of the present invention, the receiving circuit, the first voltage controlled oscillator and the first frequency dividing circuit of the receiving system are arranged close to each other, and the transmitting circuit and the first of the transmitting system are arranged. By arranging the voltage-controlled oscillator 2 and the second frequency divider in close proximity, the wiring of the high-frequency signal is shortened, and the level of the high-frequency signal is reduced due to parasitic resistance and parasitic capacitance, and the oscillation frequency of the voltage-controlled oscillator is reduced. Shifting can be prevented. Thereby, it is possible to reduce the power consumption of the IC.
以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。
図1は、本発明の一実施形態に係る半導体集積回路の構成例を示すブロック図である。この半導体集積回路は、例えば、近距離無線通信を行う無線マウス等の無線通信機器を含む電子機器等において、無線通信を行うために用いられる。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the same referential mark is attached | subjected to the same component and description is abbreviate | omitted.
FIG. 1 is a block diagram showing a configuration example of a semiconductor integrated circuit according to an embodiment of the present invention. This semiconductor integrated circuit is used for performing wireless communication in electronic devices including wireless communication devices such as a wireless mouse that performs short-range wireless communication.
図1に示す半導体集積回路は、高周波及び低周波のアナログ信号を扱うアナログ回路ブロック1と、ベースバンド帯域の信号に対して比較的高速なディジタル信号処理を行う第1のディジタル回路ブロック(「高速ディジタル回路ブロック」又は「高速ロジック回路ブロック」ともいう)4と、比較的低速な制御動作を行う第2のディジタル回路ブロック(「低速ディジタル回路ブロック」又は「低速ロジック回路ブロック」ともいう)5とによって構成される。
The semiconductor integrated circuit shown in FIG. 1 includes an
アナログ回路ブロック1は、受信回路10と、送信回路20と、周波数シンセサイザ30とによって構成される。受信回路10は、ローノイズアンプ(LNA)11と、ミキサー12と、分周回路13と、位相シフト回路14と、ミキサー15a及び15bと、バンドパスフィルタ(BPF)16a及び16bと、2値化回路17a及び17bとを含んでいる。また、送信回路20は、ディジタル/アナログ変換器(DAC)21と、ローパスフィルタ(LPF)22と、パワーアンプ(PA)22とを含んでいる。高速ディジタル回路ブロック4は、復調回路41と、変調回路42とを含んでいる。低速ディジタル回路ブロック5は、制御回路50を含んでいる。
The
アンテナANTは、半導体集積回路の外付け部品として実現しても良いし、W−CSP(Waferlevel Chip Size Package)技術等を利用してオンチップで形成しても良い。ローノイズアンプ11は、外部から電波を受信したアンテナANTから供給される高周波の受信信号をローノイズで増幅する。ミキサー12は、周波数シンセサイザ30によって生成される局部発振信号RXを、ローノイズアンプ11によって増幅された受信信号に掛け合わせることにより、受信信号を中間周波数信号にダウンコンバートする。
The antenna ANT may be realized as an external component of a semiconductor integrated circuit, or may be formed on-chip using W-CSP (Waferlevel Chip Size Package) technology or the like. The
分周回路13は、周波数シンセサイザ30によって生成される局部発振信号RXを分周することにより、局部発振信号cosω0tを生成する。さらに、位相シフト回路14は、局部発振信号cosω0tの位相を90°だけ回転させることにより、局部発振信号sinω0tを生成する。
The
ミキサー15aが、分周回路13によって生成される局部発振信号cosω0tを中間周波数信号に掛け合わせて、BPF16aが、ミキサー15aから出力される信号にバンドパスフィルタ処理を施すことにより、複素ベースバンド信号の実数成分を表すI信号が生成される。
The
また、ミキサー15bが、位相シフト回路14によって生成される局部発振信号sinω0tを中間周波数信号に掛け合わせて、BPF16bが、ミキサー15bから出力される信号にバンドパスフィルタ処理を施すことにより、複素ベースバンド信号の虚数成分を表すQ信号が生成される。
Further, the
このようにして、受信信号がダウンコンバート及び直交検波され、複素ベースバンド信号(I信号及びQ信号)が生成される。例えば、受信信号の周波数は2.4GHz周辺であり、中間周波数信号の周波数は300MHz周辺であり、ベースバンド信号の周波数は1MHz周辺である。2値化回路17a及び17bは、アナログのI信号及びQ信号を2値化することにより、ディジタルのI信号及びQ信号をそれぞれ生成する。
In this manner, the received signal is down-converted and quadrature-detected, and complex baseband signals (I signal and Q signal) are generated. For example, the frequency of the received signal is around 2.4 GHz, the frequency of the intermediate frequency signal is around 300 MHz, and the frequency of the baseband signal is around 1 MHz. The
復調回路41は、ディジタルのI信号及びQ信号に対してディジタル復調処理を施すことにより、受信データを得る。例えば、送信側においてディジタル変調方式としてFSK(周波数シフトキーイング)が用いられている場合には、ディジタル復調回路41は、ベースバンド信号に対してFSKの復調処理を施す。
The
一方、変調回路42は、送信データに基づいて、搬送波をディジタル変調するために用いられる変調信号を生成する。例えば、ディジタル変調方式としてFSKが用いられる場合には、変調回路42は、送信データに基づいて、搬送波を周波数変調するための変調信号を生成する。DAC21は、ディジタルの変調信号をアナログの変調信号に変換し、LPF22は、アナログの変調信号にローパスフィルタ処理を施す。
On the other hand, the
周波数シンセサイザ30は、LPF22から供給される変調信号に基づいて、送信用の搬送周波数の信号(搬送波)を変調することにより、送信信号TXを生成する。例えば、送信信号の周波数は、2.4GHz周辺である。パワーアンプ23が、周波数シンセサイザ30によって生成される送信信号TXを増幅してアンテナANTに供給することにより、アンテナANTから外部に電波が送信される。
The
図2は、図1に示す周波数シンセサイザ及びその周辺回路の構成例を示すブロック図である。図2に示すように、周波数シンセサイザ30は、発振回路31と、可変分周回路32と、位相周波数比較回路33と、チャージポンプ34と、ループフィルタ35と、電圧制御発振器(VCO)36a及び36bと、プリスケーラ37a及び37bと、可変分周回路38a及び38bと、セレクタ(選択回路)39とを含んでいる。
FIG. 2 is a block diagram showing a configuration example of the frequency synthesizer and its peripheral circuits shown in FIG. As shown in FIG. 2, the
発振回路31は、水晶振動子を用いて発振動作を行うことにより、所定の周波数を有する第1の基準信号を生成する。ただし、発振回路31に接続される水晶振動子は、半導体集積回路の外部に設けられる。可変分周回路32は、発振回路31によって生成された第1の基準信号を、制御回路50によって設定された分周比で分周することにより、第2の基準信号を生成する。あるいは、発振回路31又は可変分周回路32を省略して、半導体集積回路の外部から第1又は第2の基準信号を供給するようにしても良い。
The
位相周波数比較回路33は、セレクタ39によって選択された分周信号の位相及び周波数と第2の基準信号の位相及び周波数とを比較し、それらの差に応じた誤差信号を出力する。あるいは、位相周波数比較回路33は、セレクタ39によって選択された分周信号の位相と第2の基準信号の位相とを比較するようにしても良い。チャージポンプ34は、位相周波数比較回路33から出力される誤差信号に基づいて、ループフィルタ35に電流を供給する。ループフィルタ35は、ローパス特性を有しており、チャージポンプ34から供給される電流を電圧に変換することにより、VCO36a及び36bを制御するための制御電圧を生成する。
The phase
VCO36aは、ループフィルタ35から供給される制御電圧に従う周波数で発振動作を行うことにより、局部発振信号RXを生成する。プリスケーラ37aは、VCO36aによって生成される局部発振信号RXを所定の分周比で分周することにより、可変分周回路38aが分周可能な周波数の信号を生成する。可変分周回路38aは、プリスケーラ37aによって分周された信号を、制御回路50によって設定された分周比で分周することにより、例えば、500kHz程度の周波数を有する分周信号を生成する。ここで、プリスケーラ37a及び可変分周回路38aは、第1の分周回路を構成している。
The
また、VCO36bは、ループフィルタ35から供給される制御電圧及びLPF22から供給される変調信号に従う周波数で発振動作を行うことにより、送信信号TXを生成する。プリスケーラ37bは、VCO36bによって生成される送信信号TXを所定の分周比で分周することにより、可変分周回路38bが分周可能な周波数の信号を生成する。可変分周回路38bは、プリスケーラ37bによって分周された信号を、制御回路50によって設定された分周比で分周することにより、例えば、500kHz程度の周波数を有する分周信号を生成する。ここで、プリスケーラ37b及び可変分周回路38bは、第2の分周回路を構成している。
Further, the
セレクタ39としては、制御回路50の制御の下で、可変分周回路38aから出力される分周信号と可変分周回路38bから出力される分周信号との内の一方を選択するスイッチ回路、又は、可変分周回路38aから出力される分周信号と可変分周回路38bから出力される分周信号との論理和を求めるOR(論理和)回路が用いられる。
As the
制御回路50は、受信系の回路の内で少なくとも可変分周回路38aの動作を制御する第1のイネーブル信号と、送信系の回路の内で少なくとも可変分周回路38bの動作を制御する第2のイネーブル信号とを生成する。第1又は第2のイネーブル信号が非活性化されて、可変分周回路38a又は38bが動作していないときには、その出力がローレベルとなる。
The
セレクタ39としてOR回路を用いる場合には、制御回路50が第1のイネーブル信号を活性化すると共に第2のイネーブル信号を非活性化することにより、可変分周回路38aから出力される分周信号が選択され、制御回路50が第1のイネーブル信号を非活性化すると共に第2のイネーブル信号を活性化することにより、可変分周回路38bから出力される分周信号が選択される。
When an OR circuit is used as the
このようにして、セレクタ39は、受信モードにおいて、可変分周回路38aから出力される分周信号を選択し、送信モードにおいて、可変分周回路38bから出力される分周信号を選択する。これにより、受信モードにおいては、VCO36a〜可変分周回路38aが、位相周波数比較回路33〜ループフィルタ35と共にPLL回路を構成し、送信モードにおいては、VCO36b〜可変分周回路38bが、位相周波数比較回路33〜ループフィルタ35と共にPLL回路を構成する。
In this way, the
ここで、位相周波数比較回路33〜ループフィルタ35は、セレクタ39によって選択された分周信号の位相及び/又は周波数と第2の基準信号の位相及び/又は周波数とを比較して、VCO36a及び36bの発振周波数を制御するための制御電圧を生成する制御電圧生成回路に相当する。本実施形態によれば、1つのセレクタ39を用いて制御電圧生成回路を送受信で共用することにより、回路素子を削減して、回路面積の増加や回路間の配線長の増加を抑えることができる。
Here, the phase
周波数シンセサイザ30において、受信系の第1の分周回路における分周比をNR:1に設定することにより、第1の分周回路が信号RXを1/NRに分周するので、受信モードにおいて、第2の基準信号の周波数をNR倍に逓倍した信号RXが得られる。また、送信系の第2の分周回路における分周比をNT:1に設定することにより、第2の分周回路が信号TXを1/NTに分周するので、送信モードにおいて、第2の基準信号の周波数をNT倍に逓倍した信号TXが得られる。
In the
制御回路50は、受信モード及び送信モードにおいて、選択された無線通信チャンネルに従って可変分周回路32、38a及び38bの分周比を設定することにより、信号RX及びTXの周波数をそれぞれ設定する。また、制御回路50は、外部のホストコンピュータに接続され、半導体集積回路全体の制御を行う。
The
図3は、図2に示す送信系のVCOの構成例を示す回路図である。送信系のVCO36bは、電源電位VDDに接続されたソースを有するPチャネルMOSトランジスタQP1及びQP2と、トランジスタQP1のドレインとトランジスタQP2のドレインとの間に接続されたインダクタL1及びL2と、制御電圧入力端子とトランジスタQP1及びQP2のドレインとの間にそれぞれ接続されたバリキャップVC1及びVC2と、変調信号入力端子とトランジスタQP1及びQP2のドレインとの間にそれぞれ接続されたバリキャップVC3及びVC4と、トランジスタQP1及びQP2のドレインにそれぞれ接続されたドレインを有するNチャネルMOSトランジスタQN1及びQN2と、トランジスタQN1及びQN2のソースと電源電位VSS(図3においてはグランド電位とする)との間に接続された定電流源CSとを含んでいる。
FIG. 3 is a circuit diagram showing a configuration example of the transmission-system VCO shown in FIG. The transmission-
トランジスタQP1のドレインは、トランジスタQP2のゲートに接続され、トランジスタQP2のドレインは、出力端子及びトランジスタQP1のゲートに接続されている。また、トランジスタQN1のドレインは、トランジスタQN2のゲートに接続され、トランジスタQN2のドレインは、出力端子及びトランジスタQN1のゲートに接続されている。ここで、インダクタL1及びL2と、バリキャップVC1及びVC2とは、発振周波数設定部を構成し、バリキャップVC3及びVC4は、変調周波数設定部を構成している。なお、インダクタL1及びL2は、1つのインダクタとして形成しても良い。 The drain of the transistor QP1 is connected to the gate of the transistor QP2, and the drain of the transistor QP2 is connected to the output terminal and the gate of the transistor QP1. The drain of the transistor QN1 is connected to the gate of the transistor QN2, and the drain of the transistor QN2 is connected to the output terminal and the gate of the transistor QN1. Here, the inductors L1 and L2 and the varicaps VC1 and VC2 constitute an oscillation frequency setting unit, and the varicaps VC3 and VC4 constitute a modulation frequency setting unit. The inductors L1 and L2 may be formed as one inductor.
図3に示すVCO36bは、制御電圧入力端子に印加される電圧が高いほど、高い周波数で発振し、制御電圧入力端子に印加される電圧が低いほど、低い周波数で発振する。また、VCO36bは、変調信号入力端子に供給される変調信号に従って、発振位相又は周波数を変化させる。なお、図3に示す例においては差動増幅型のVCOが用いられているが、シングル型のVCOを用いても良い。また、図1に示す受信系のVCO36aは、図3に示すVCO36bからバリキャップVC3及びVC4を除いたものとして構成することができる。
The
次に、本発明の一実施形態に係る半導体集積回路のレイアウトについて説明する。
図4は、本発明の一実施形態に係る半導体集積回路のレイアウトを示す平面図である。図4に示すように、半導体集積回路が形成される半導体基板100は、第1の辺101〜第4の辺104を有する正方形又は長方形の形状を有している。半導体基板100の周辺部分には、ICパッケージに形成された端子との間の配線(ボンディングワイヤー等)が接続されるパッド(外部接続端子)が形成されている。例えば、半導体基板100の共用領域には、外部から電源電位VDDが供給される電源用パッドPVDD、及び、外部からグランド電位VSSが供給されるグランド用パッドPVSSが形成されている。また、アナログ回路ブロック1には、アンテナが接続されるアンテナ用パッドPANT1及びPANT2が形成されている。
Next, a layout of the semiconductor integrated circuit according to one embodiment of the present invention will be described.
FIG. 4 is a plan view showing a layout of the semiconductor integrated circuit according to the embodiment of the present invention. As shown in FIG. 4, a semiconductor substrate 100 on which a semiconductor integrated circuit is formed has a square or rectangular shape having a first side 101 to a
本実施形態においては、半導体集積回路に形成される複数の回路が、アナログ回路ブロック1と、高速ディジタル回路ブロック4と、低速ディジタル回路ブロック5との3つのブロックに分けられて配置される。アナログ回路ブロック1は、互いに直交する第1の辺101及び第2の辺102に沿って配置される。低速ディジタル回路ブロック5は、第1の辺101及び第2の辺102にそれぞれ対向する第3の辺103及び第4の辺104に沿って配置される。高速ディジタル回路ブロック4は、アナログ回路ブロック1と低速ディジタル回路ブロック5との間に配置される。
In the present embodiment, a plurality of circuits formed in the semiconductor integrated circuit are divided into three blocks of an
このように、アナログ回路ブロック1と低速ディジタル回路ブロック5との間に高速ディジタル回路ブロック4を配置することにより、アナログ回路ブロック1と低速ディジタル回路ブロック5との間の間隔を広げることができるので、アナログ回路ブロック1に対して非同期で動作する低速ディジタル回路ブロック5において発生するノイズがアナログ回路ブロック1の性能に与える影響を低減することができる。
Thus, by disposing the high-speed
さらに、アナログ回路ブロック1と高速ディジタル回路ブロック4とは、インテレクチュアル・プロパティ化されたマクロセル(IP:intellectual property)を構成している。ここで、IPとは、所定の機能を実現するための一群の回路をいう。本実施形態においては、アナログ回路ブロック1と高速ディジタル回路ブロック4とによって無線通信機能が実現されるので、それらのブロックによって構成されるIPを「無線通信IP」と呼ぶ。
Furthermore, the
これにより、搬送周波数の変更等によって無線通信IPの再設計が必要となる場合でも、無線通信IPのレイアウトのみを変更し、低速ディジタル回路ブロック5のレイアウトを変更しないでそのまま用いることができる。一方、無線通信プロトコルの仕様変更等により、無線通信IPの変更は必要なくても低速ディジタル回路ブロック5の変更が必要となる場合には、低速ディジタル回路ブロック5のみを変更し、無線通信IPのレイアウトを変更しないでそのまま用いることができる。
Thereby, even when the redesign of the radio communication IP is required due to a change in the carrier frequency or the like, only the layout of the radio communication IP can be changed and used without changing the layout of the low-speed
図5は、本発明の一実施形態に係る半導体集積回路のアナログ回路ブロックのレイアウトを示す平面図である。図5に示すように、半導体集積回路が形成される半導体基板100は、第1の辺101及び第2の辺102を含む4辺を有する正方形又は長方形の形状を有している。半導体基板100の周辺部分には、アンテナが接続されるアンテナ用パッドPANT1及びPANT2が形成されている。
FIG. 5 is a plan view showing the layout of the analog circuit block of the semiconductor integrated circuit according to one embodiment of the present invention. As shown in FIG. 5, a semiconductor substrate 100 on which a semiconductor integrated circuit is formed has a square or rectangular shape having four sides including a first side 101 and a
周波数シンセサイザ30(図2参照)において、受信系のVCO36aのインダクタ及びバリキャップ(VC)と、プリスケーラ(PS)37aと、可変分周回路(DIV)38aとが、第1の高周波ブロック110を構成し、送信系のVCO36bのインダクタ及びバリキャップ(VC)と、プリスケーラ(PS)37bと、可変分周回路(DIV)38bとが、第2の高周波ブロック120を構成し、送受信において用いられるセレクタ(S)39と、位相周波数比較回路(PFD)33と、チャージポンプ(CP)34と、ループフィルタ(LF)とが、低周波ブロック130を構成する。
In the frequency synthesizer 30 (see FIG. 2), the inductor and varicap (VC) of the receiving
本実施形態に係る半導体集積回路のレイアウトにおいては、受信回路10が、半導体基板100の第1の辺101に沿った第1の領域に形成され、送信回路20が、第1の辺101に直交する第2の辺102に沿った第2の領域に形成されている。また、第2の高周波ブロック120が、第1の領域と第2の領域とに隣接する第3の領域に形成され、第1の高周波ブロック110が、第1の領域と第3の領域とに隣接する第4の領域に形成されている。さらに、低周波ブロック130が、第1の領域と第4の領域とに隣接する第5の領域に形成されている。
In the layout of the semiconductor integrated circuit according to the present embodiment, the receiving
本実施形態によれば、受信回路10と受信系の第1の高周波ブロック110とを近接して配置し、送信回路20と送信系の第2の高周波ブロック120とを近接して配置することにより、高周波信号の配線を短くして、寄生抵抗及び寄生容量による高周波信号のレベル低下やVCOにおける発振周波数のシフトを防止することができる。
According to this embodiment, the receiving
また、可変分周回路38a及び38bによって分周された分周信号は、VCO36a及び36bによって生成される信号RX及びTXよりも低い周波数を有しているので、分周信号をセレクタ39に供給する配線が多少長くなったとしても、他の回路への影響を小さくすることができる。
Further, since the frequency-divided signals divided by the variable
さらに、受信回路10、送信回路20、第1の高周波ブロック110、第2の高周波ブロック120、及び、低周波ブロック130毎にレイアウトを決定し、それらのブロックのレイアウトを組み合わせて全体の配置を決定することにより、ICの仕様変更時にもレイアウトを大幅に変更することなく設計変更を行うことができ、その性能も安定している。
Further, the layout is determined for each of the
図6は、本発明の一実施形態の変形例に係る半導体集積回路のアナログ回路ブロックのレイアウトを示す平面図である。図6に示すように、半導体集積回路が形成される半導体基板100は、第1の辺101及び第2の辺102を含む4辺を有する正方形又は長方形の形状を有している。半導体基板100の周辺部分には、アンテナが接続されるアンテナ用パッドPANT1及びPANT2が形成されている。
FIG. 6 is a plan view showing a layout of an analog circuit block of a semiconductor integrated circuit according to a modification of the embodiment of the present invention. As illustrated in FIG. 6, the semiconductor substrate 100 on which the semiconductor integrated circuit is formed has a square or rectangular shape having four sides including a first side 101 and a
周波数シンセサイザ30(図2参照)において、受信系のVCO36aのインダクタ及びバリキャップ(VC)と、プリスケーラ(PS)37aと、可変分周回路(DIV)38aとが、第1の高周波ブロック110を構成し、送信系のVCO36bのインダクタ及びバリキャップ(VC)と、プリスケーラ(PS)37bと、可変分周回路(DIV)38bとが、第2の高周波ブロック120を構成し、送受信において用いられるセレクタ(S)39と、位相周波数比較回路(PFD)33と、チャージポンプ(CP)34と、ループフィルタ(LF)とが、低周波ブロック130を構成する。
In the frequency synthesizer 30 (see FIG. 2), the inductor and varicap (VC) of the receiving
本実施形態の変形例に係る半導体集積回路のレイアウトにおいては、受信回路10及び送信回路20が、半導体基板100の第1の辺101に沿った第1の領域及び第2の領域にそれぞれ形成されている。また、第2の高周波ブロック120が、第1の辺101の反対側において第2の領域に隣接する第3の領域に形成され、第1の高周波ブロック110が、第1の辺101の反対側において第1の領域に隣接する第4の領域に形成されている。さらに、低周波ブロック130が、第3の領域と第4の領域との間に位置する第5の領域に形成されている。図6に示すレイアウトによっても、図5に示すレイアウトと同様の効果を奏することができる。
In the layout of the semiconductor integrated circuit according to the modified example of the present embodiment, the
1 アナログ回路ブロック、 4 高速ディジタル回路ブロック、 5 低速ディジタル回路ブロック、 10 受信回路、 11 ローノイズアンプ(LNA)、 12、15a、15b ミキサー、 13 分周回路、 14 位相シフト回路、 16a、16b バンドパスフィルタ(BPF)、 17a、17b 2値化回路、 20 送信回路、 21 ディジタル/アナログ変換器(DAC)、 22 ローパスフィルタ(LPF)、 23 パワーアンプ(PA)、 30 周波数シンセサイザ、 31 発振回路、 32 可変分周回路、 33 位相周波数比較回路、 34 チャージポンプ、 35 ループフィルタ、 36a、36b 電圧制御発振器(VCO)、 37a、37b プリスケーラ、 38a、38b 可変分周回路、 39 セレクタ、 41 復調回路、 42 変調回路、 50 制御回路、 100 半導体基板、 101 第1の辺、 102 第2の辺、 103 第3の辺、 104 第4の辺、 110 第1の高周波ブロック、 120 第2の高周波ブロック、 130 低周波ブロック、 QP1、QP2 PチャネルMOSトランジスタ、 QN1、QN2 NチャネルMOSトランジスタ、 L1、L2 インダクタ、 VC1〜VC4 バリキャップ、 CS 定電流源、 PVDD 電源用パッド、 PVSS グランド用パッド、 PANT1、PANT2 アンテナ用パッド
1 analog circuit block, 4 high-speed digital circuit block, 5 low-speed digital circuit block, 10 receiving circuit, 11 low noise amplifier (LNA), 12, 15a, 15b mixer, 13 frequency divider circuit, 14 phase shift circuit, 16a, 16b band pass Filter (BPF), 17a, 17b Binary circuit, 20 Transmitter circuit, 21 Digital / analog converter (DAC), 22 Low-pass filter (LPF), 23 Power amplifier (PA), 30 Frequency synthesizer, 31 Oscillator circuit, 32 Variable frequency divider circuit, 33 phase frequency comparison circuit, 34 charge pump, 35 loop filter, 36a, 36b voltage controlled oscillator (VCO), 37a, 37b prescaler, 38a, 38b variable frequency divider circuit, 39
Claims (6)
制御電圧に従う周波数で発振動作を行うことによって局部発振信号を生成する第1の電圧制御発振器と、制御電圧及び変調信号に従う周波数で発振動作を行うことによって送信信号を生成する第2の電圧制御発振器と、前記第1の電圧制御発振器によって生成される局部発振信号を分周する第1の分周回路と、前記第2の電圧制御発振器によって生成される送信信号を分周する第2の分周回路と、前記第1の分周回路によって分周された分周信号と前記第2の分周回路によって分周された分周信号との内の一方を選択する選択回路と、前記選択回路によって選択された分周信号の位相及び/又は周波数と基準信号の位相及び/又は周波数とを比較して制御電圧を生成する制御電圧生成回路と、前記第1の電圧制御発振器によって生成される局部発振信号を用いて受信信号からベースバンド信号を生成する受信回路と、前記第2の電圧制御発振器によって生成される送信信号を増幅する送信回路とを含むアナログ回路ブロックと、
前記受信回路によって生成されたベースバンド信号を復調することにより受信データを得る復調回路と、送信データに基づいて変調信号を生成する変調回路とを含む第1のディジタル回路ブロックと、
少なくとも前記第1及び第2の分周回路を制御する制御回路を含む第2のディジタル回路ブロックと、
を具備し、前記アナログ回路ブロックが、互いに直交する半導体基板の第1の辺及び第2の辺に沿って配置され、前記第2のディジタル回路ブロックが、前記第1の辺及び前記第2の辺にそれぞれ対向する前記半導体基板の第3の辺及び第4の辺に沿って配置され、前記第1のディジタル回路ブロックが、前記アナログ回路ブロックと前記第2のディジタル回路ブロックとの間に配置されている、半導体集積回路。 A semiconductor integrated circuit used for wireless communication,
A first voltage controlled oscillator that generates a local oscillation signal by performing an oscillation operation at a frequency according to a control voltage, and a second voltage controlled oscillator that generates a transmission signal by performing an oscillation operation at a frequency according to the control voltage and the modulation signal A first frequency dividing circuit for frequency-dividing the local oscillation signal generated by the first voltage-controlled oscillator, and a second frequency-dividing for the transmission signal generated by the second voltage-controlled oscillator A circuit, a selection circuit that selects one of the frequency-divided signal divided by the first frequency-dividing circuit and the frequency-divided signal divided by the second frequency-dividing circuit, and the selection circuit A control voltage generating circuit for generating a control voltage by comparing the phase and / or frequency of the selected divided signal with the phase and / or frequency of the reference signal, and a station generated by the first voltage controlled oscillator A receiving circuit for generating a baseband signal from the received signal using an oscillation signal, and an analog circuit block and a transmitting circuit for amplifying a transmission signal generated by said second voltage controlled oscillator,
A first digital circuit block including a demodulation circuit that obtains reception data by demodulating the baseband signal generated by the reception circuit; and a modulation circuit that generates a modulation signal based on the transmission data;
A second digital circuit block including a control circuit for controlling at least the first and second frequency dividers;
The analog circuit block is disposed along a first side and a second side of the semiconductor substrate orthogonal to each other, and the second digital circuit block includes the first side and the second side. The first digital circuit block is disposed between the analog circuit block and the second digital circuit block. The third digital circuit block is disposed along the third side and the fourth side of the semiconductor substrate. A semiconductor integrated circuit.
制御電圧に従う周波数で発振動作を行うことによって局部発振信号を生成する第1の電圧制御発振器と、
制御電圧及び変調信号に従う周波数で発振動作を行うことによって送信信号を生成する第2の電圧制御発振器と、
前記第1の電圧制御発振器によって生成される局部発振信号を分周する第1の分周回路と、
前記第2の電圧制御発振器によって生成される送信信号を分周する第2の分周回路と、
前記第1の分周回路によって分周された分周信号と前記第2の分周回路によって分周された分周信号との内の一方を選択する選択回路と、
前記選択回路によって選択された分周信号の位相及び/又は周波数と基準信号の位相及び/又は周波数とを比較して制御電圧を生成する制御電圧生成回路と、
前記第1の電圧制御発振器によって生成される局部発振信号を用いて受信信号からベースバンド信号を生成する受信回路と、
前記第2の電圧制御発振器によって生成される送信信号を増幅する送信回路と、
を具備し、
前記受信回路が、半導体基板の第1の辺に沿った第1の領域に形成され、前記送信回路が、前記第1の辺に直交する半導体基板の第2の辺に沿った第2の領域に形成され、前記第2の電圧制御発振器及び前記第2の分周回路が、前記第1の領域と前記第2の領域とに隣接する第3の領域に形成され、前記第1の電圧制御発振器及び前記第1の分周回路が、前記第1の領域と前記第3の領域とに隣接する第4の領域に形成されている、半導体集積回路。 A semiconductor integrated circuit used for wireless communication,
A first voltage controlled oscillator that generates a local oscillation signal by performing an oscillation operation at a frequency according to the control voltage;
A second voltage controlled oscillator that generates a transmission signal by oscillating at a frequency according to the control voltage and the modulation signal;
A first frequency divider that divides the local oscillation signal generated by the first voltage controlled oscillator;
A second frequency divider that divides the transmission signal generated by the second voltage controlled oscillator;
A selection circuit that selects one of the divided signal divided by the first divider circuit and the divided signal divided by the second divider circuit;
A control voltage generation circuit that generates a control voltage by comparing the phase and / or frequency of the divided signal selected by the selection circuit with the phase and / or frequency of the reference signal;
A receiving circuit that generates a baseband signal from a received signal using a local oscillation signal generated by the first voltage-controlled oscillator;
A transmission circuit for amplifying a transmission signal generated by the second voltage controlled oscillator;
Comprising
The reception circuit is formed in a first region along a first side of the semiconductor substrate, and the transmission circuit is a second region along a second side of the semiconductor substrate orthogonal to the first side. The second voltage controlled oscillator and the second frequency divider circuit are formed in a third region adjacent to the first region and the second region, and the first voltage controlled oscillator is formed. A semiconductor integrated circuit, wherein the oscillator and the first frequency divider circuit are formed in a fourth region adjacent to the first region and the third region.
制御電圧に従う周波数で発振動作を行うことによって局部発振信号を生成する第1の電圧制御発振器と、
制御電圧及び変調信号に従う周波数で発振動作を行うことによって送信信号を生成する第2の電圧制御発振器と、
前記第1の電圧制御発振器によって生成される局部発振信号を分周する第1の分周回路と、
前記第2の電圧制御発振器によって生成される送信信号を分周する第2の分周回路と、
前記第1の分周回路によって分周された分周信号と前記第2の分周回路によって分周された分周信号との内の一方を選択する選択回路と、
前記選択回路によって選択された分周信号の位相及び/又は周波数と基準信号の位相及び/又は周波数とを比較して制御電圧を生成する制御電圧生成回路と、
前記第1の電圧制御発振器によって生成される局部発振信号を用いて受信信号からベースバンド信号を生成する受信回路と、
前記第2の電圧制御発振器によって生成される送信信号を増幅する送信回路と、
を具備し、
前記受信回路及び前記送信回路が、半導体基板の第1の辺に沿った第1の領域及び第2の領域にそれぞれ形成され、前記第2の電圧制御発振器及び前記第2の分周回路が、前記第1の辺の反対側において前記第2の領域に隣接する第3の領域に形成され、前記第1の電圧制御発振器及び前記第1の分周回路が、前記第1の辺の反対側において前記第1の領域に隣接する第4の領域に形成されている、半導体集積回路。 A semiconductor integrated circuit used for wireless communication,
A first voltage controlled oscillator that generates a local oscillation signal by performing an oscillation operation at a frequency according to the control voltage;
A second voltage controlled oscillator that generates a transmission signal by oscillating at a frequency according to the control voltage and the modulation signal;
A first frequency divider that divides the local oscillation signal generated by the first voltage controlled oscillator;
A second frequency divider that divides the transmission signal generated by the second voltage controlled oscillator;
A selection circuit that selects one of the divided signal divided by the first divider circuit and the divided signal divided by the second divider circuit;
A control voltage generation circuit that generates a control voltage by comparing the phase and / or frequency of the divided signal selected by the selection circuit with the phase and / or frequency of the reference signal;
A receiving circuit that generates a baseband signal from a received signal using a local oscillation signal generated by the first voltage-controlled oscillator;
A transmission circuit for amplifying a transmission signal generated by the second voltage controlled oscillator;
Comprising
The receiving circuit and the transmitting circuit are respectively formed in a first region and a second region along a first side of a semiconductor substrate, and the second voltage controlled oscillator and the second frequency divider circuit are: Formed in a third region adjacent to the second region on the opposite side of the first side, wherein the first voltage controlled oscillator and the first frequency divider circuit are opposite to the first side. A semiconductor integrated circuit formed in a fourth region adjacent to the first region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033178A JP2011171956A (en) | 2010-02-18 | 2010-02-18 | Semiconductor integrated circuit and electronic equipment using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033178A JP2011171956A (en) | 2010-02-18 | 2010-02-18 | Semiconductor integrated circuit and electronic equipment using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011171956A true JP2011171956A (en) | 2011-09-01 |
Family
ID=44685624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010033178A Withdrawn JP2011171956A (en) | 2010-02-18 | 2010-02-18 | Semiconductor integrated circuit and electronic equipment using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011171956A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015511768A (en) * | 2011-03-02 | 2015-04-20 | ノコミス,インコーポレイテッド | Integrated circuit having electromagnetic energy abnormality detection unit and processing unit |
JP2015095606A (en) * | 2013-11-13 | 2015-05-18 | セイコーエプソン株式会社 | Semiconductor device |
US9641366B2 (en) | 2014-07-18 | 2017-05-02 | Seiko Epson Corporation | Wireless communication device, electronic apparatus, and moving object |
US9984991B2 (en) | 2014-07-18 | 2018-05-29 | Seiko Epson Corporation | Circuit device, electronic apparatus and moving object |
US10475754B2 (en) | 2011-03-02 | 2019-11-12 | Nokomis, Inc. | System and method for physically detecting counterfeit electronics |
JP7414348B1 (en) | 2023-06-09 | 2024-01-16 | エイターリンク株式会社 | Semiconductor devices, receiving modules, receivers |
-
2010
- 2010-02-18 JP JP2010033178A patent/JP2011171956A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015511768A (en) * | 2011-03-02 | 2015-04-20 | ノコミス,インコーポレイテッド | Integrated circuit having electromagnetic energy abnormality detection unit and processing unit |
US10475754B2 (en) | 2011-03-02 | 2019-11-12 | Nokomis, Inc. | System and method for physically detecting counterfeit electronics |
US11450625B2 (en) | 2011-03-02 | 2022-09-20 | Nokomis, Inc. | System and method for physically detecting counterfeit electronics |
JP2015095606A (en) * | 2013-11-13 | 2015-05-18 | セイコーエプソン株式会社 | Semiconductor device |
US9641366B2 (en) | 2014-07-18 | 2017-05-02 | Seiko Epson Corporation | Wireless communication device, electronic apparatus, and moving object |
US9984991B2 (en) | 2014-07-18 | 2018-05-29 | Seiko Epson Corporation | Circuit device, electronic apparatus and moving object |
JP7414348B1 (en) | 2023-06-09 | 2024-01-16 | エイターリンク株式会社 | Semiconductor devices, receiving modules, receivers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Murphy et al. | A low phase noise, wideband and compact CMOS PLL for use in a heterodyne 802.15. 3c transceiver | |
Osmany et al. | An integrated 0.6–4.6 GHz, 5–7 GHz, 10–14 GHz, and 20–28 GHz frequency synthesizer for software-defined radio applications | |
US20090128240A1 (en) | Oscillator, pll circuit, receiver and transmitter | |
US20020180538A1 (en) | Local oscillator architecture to reduce transmitter pulling effect and minimize unwanted sideband | |
JP2004120728A (en) | Oscillation circuit and semiconductor integrated circuit for communication | |
JP2011171956A (en) | Semiconductor integrated circuit and electronic equipment using the same | |
JP2007174552A (en) | Oscillation circuit and semiconductor integrated circuit in which the same is built-in | |
Zhang et al. | A single-chip dual-band direct-conversion IEEE 802.11 a/b/g WLAN transceiver in 0.18-/spl mu/m CMOS | |
Cho et al. | A 2.4-GHz dual-mode 0.18-/spl mu/m CMOS transceiver for Bluetooth and 802.11 b | |
CN102237890B (en) | Integrated RF transceiver circuit and method for forming digital clock signals | |
US8866557B2 (en) | XTAL oscillator | |
Mazzanti et al. | A low phase-noise multi-phase LO generator for wideband demodulators based on reconfigurable sub-harmonic mixers | |
KR20070004890A (en) | Pulling-free lo generation system and method | |
Nuzzo et al. | A 0.1–5GHz Dual-VCO software-defined∑ Δ frequency synthesizer in 45nm digital CMOS | |
Lee et al. | A 28.5–32-GHz fast settling multichannel PLL synthesizer for 60-GHz WPAN radio | |
JP3970611B2 (en) | Transmitter and wireless communication terminal device using the same | |
US10650949B2 (en) | Semiconductor device | |
Mehr et al. | Toward solving multichannel RF-SoC integration issues through digital fractional division | |
Song et al. | A 0.25-/spl mu/m CMOS quad-band GSM RF transceiver using an efficient LO frequency plan | |
JP2011171415A (en) | Semiconductor integrated circuit | |
US7715869B2 (en) | Semiconductor integrated circuit device | |
Floyd | A 15 to 18-GHz programmable sub-integer frequency synthesizer for a 60-GHz transceiver | |
JP2008533792A (en) | Electronic device for generating a local oscillator signal with a fundamental frequency of partial equivalent frequency | |
JP2003037173A (en) | Analog/digital hybrid integrated circuit | |
JP3862517B2 (en) | Semiconductor integrated circuit device and communication device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130507 |