JP2011171377A - Method of manufacturing silicon wafer - Google Patents
Method of manufacturing silicon wafer Download PDFInfo
- Publication number
- JP2011171377A JP2011171377A JP2010031572A JP2010031572A JP2011171377A JP 2011171377 A JP2011171377 A JP 2011171377A JP 2010031572 A JP2010031572 A JP 2010031572A JP 2010031572 A JP2010031572 A JP 2010031572A JP 2011171377 A JP2011171377 A JP 2011171377A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- wafer
- silicon wafer
- laser
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、半導体デバイス形成用基板に使用されるシリコンウェーハの製造方法に関し、特に、チョクラルスキー法(以下、単にCZ法ともいう。)により育成したシリコン単結晶インゴットからスライスされたシリコンウェーハに対して、熱処理を行うことにより、シリコンウェーハの半導体デバイスが形成される表面側におけるデバイス活性領域の欠陥密度を大きく低減することができるシリコンウェーハの製造方法に関する。 The present invention relates to a method for producing a silicon wafer used for a substrate for forming a semiconductor device, and in particular, to a silicon wafer sliced from a silicon single crystal ingot grown by the Czochralski method (hereinafter also simply referred to as CZ method). On the other hand, the present invention relates to a method for manufacturing a silicon wafer that can greatly reduce the defect density of the device active region on the surface side where the semiconductor device of the silicon wafer is formed by performing heat treatment.
近年の半導体デバイスの高集積化に伴い、その基板として使用されるシリコンウェーハ(以下、単にウェーハともいう。)に対する品質要求が厳しくなってきている。特に、シリコンウェーハのデバイス活性領域における欠陥密度の低減化が強く要求されている。 With the recent high integration of semiconductor devices, quality requirements for silicon wafers (hereinafter also simply referred to as “wafers”) used as substrates have become severe. In particular, there is a strong demand for reducing the defect density in the device active region of a silicon wafer.
このような欠陥密度を低減化する方法として、シリコンウェーハを水素又はアルゴンあるいはその混合雰囲気で1050℃以上の温度領域で熱処理することで、ウェーハの欠陥発生を防止する技術が知られている(例えば、特許文献1)。 As a method for reducing such defect density, a technique for preventing the generation of defects in a wafer by heat-treating a silicon wafer in a temperature region of 1050 ° C. or higher in an atmosphere of hydrogen or argon or a mixture thereof (for example, is known) Patent Document 1).
また、近年において、デバイス活性領域がきわめて低欠陥のシリコンウェーハを高生産性でかつ簡単に作製する技術として、シリコンウェーハに、急速加熱・急速冷却熱処理(RTP:Rapid Thermal Process、以下、単にRTPともいう。)を施す技術が知られている。 In recent years, as a technique for easily producing a silicon wafer having a very low defect in the device active region with high productivity, rapid heating / cooling heat treatment (RTP: Rapid Thermal Process, hereinafter simply referred to as RTP) Is known).
例えば、CZ法により製造されたシリコン基板を、窒素100%または酸素100%あるいは酸素と窒素の混合雰囲気下、最大保持温度を1125℃以上シリコンの融点以下とし、保持時間を5秒間以上として熱処理を行った後、最大保持温度から8℃/秒以上の冷却速度で急速冷却することで、CZ法により製造されたシリコン基板中の酸素濃度を制御することなく、所望の酸素析出特性を有するシリコン基板を得ることができる技術が知られている(例えば、特許文献2)。 For example, a silicon substrate manufactured by the CZ method is heat-treated at 100% nitrogen, 100% oxygen, or a mixed atmosphere of oxygen and nitrogen with a maximum holding temperature of 1125 ° C. or more and a melting point of silicon or less and a holding time of 5 seconds or more. A silicon substrate having a desired oxygen precipitation characteristic without being controlled by rapidly cooling at a cooling rate of 8 ° C./second or more from the maximum holding temperature without performing control of the oxygen concentration in the silicon substrate manufactured by the CZ method. There is known a technique capable of obtaining the above (for example, Patent Document 2).
また、ウェーハ処理に用いられるRTPに使用されるプレアニール/酸化複合ステップにおいて、ウェーハを制御された温度および制御されたプレアニール時間、酸化雰囲気中に雰囲気圧で曝露することで所定の無欠陥領域深さに対応する所定の目標の熱酸化膜を得ることができる技術が知られている(例えば、特許文献3)。 Also, in the pre-anneal / oxidation combined step used for RTP used in wafer processing, a predetermined defect-free region depth can be obtained by exposing the wafer to a controlled temperature, controlled pre-annealing time, and oxidizing atmosphere at atmospheric pressure. A technique capable of obtaining a predetermined target thermal oxide film corresponding to the above is known (for example, Patent Document 3).
更に、CZ法により育成されたシリコン単結晶インゴットから切り出し、少なくとも、急速加熱・急速冷却熱処理装置(以下、RTP装置ともいう。)を用いて、非酸化性雰囲気中で5℃/sec以上の昇温速度で1100−1300℃まで急速加熱し、1−60sec保持後、5℃/sec以上の降温速度で急速冷却した被処理ウェーハにレーザー光を照射して、表面から所定深さの表層領域のみを1100℃以上の温度で0.01msec以上1sec以下の熱処理を行うことで、表面から一定の深さまで結晶欠陥の発生がないDZ層を均一に形成し、かつウェーハ内部には急峻なプロファイルを有する酸素析出物を高精度に確保・制御することができる技術が知られている(例えば、特許文献4)。 Further, it is cut out from a silicon single crystal ingot grown by the CZ method, and at least at 5 ° C./sec or higher in a non-oxidizing atmosphere using a rapid heating / rapid cooling heat treatment apparatus (hereinafter also referred to as RTP apparatus). Rapid heating to 1100-1300 ° C at a temperature rate, holding for 1-60 seconds, and then irradiating a laser beam to the wafer that has been rapidly cooled at a temperature decrease rate of 5 ° C / sec or more, and only the surface layer region of a predetermined depth from the surface By performing heat treatment at a temperature of 1100 ° C. or more for 0.01 msec or more and 1 sec or less, a DZ layer having no crystal defects is uniformly formed from the surface to a certain depth, and has a steep profile inside the wafer. A technique capable of ensuring and controlling oxygen precipitates with high accuracy is known (for example, Patent Document 4).
しかしながら、特許文献1に記載の熱処理技術は、熱処理時間が長時間となるため、生産性が悪く、熱処理時にスリップが発生しやすく、更に、当該熱処理時にデバイス活性領域の酸素が外方拡散するため、当該デバイス活性領域の酸素濃度が低下し、後の半導体デバイス形成工程における熱処理プロセスにおいて酸素のピンニング力が低下し、スリップが発生しやすいという問題がある。
However, since the heat treatment technique described in
また、特許文献2、3に記載の熱処理技術のように雰囲気として酸素ガスを用いる場合は、雰囲気中の酸素がウェーハ表面に内方拡散するため、デバイス活性領域のウェーハ表面部における固溶酸素濃度が増加する。そのため、この表面部では、ボイド欠陥の内壁酸化膜が溶解されにくくなるため、ボイド欠陥が消滅せずに残存してしまう場合がある。この場合には、当該RTP後に、表面部を除去するために、再度、鏡面研磨等を行う必要が出てくるため生産性が低下するという問題がある。
In addition, when oxygen gas is used as the atmosphere as in the heat treatment techniques described in
更に、特許文献4に記載の熱処理技術は、非酸化性雰囲気でRTPを行うため、当該熱処理時にデバイス活性領域の酸素が外方拡散されてしまうため、当該デバイス活性領域の酸素濃度が低下し、後の半導体デバイス形成工程における熱処理プロセスにおいて酸素のピンニング力が低下し、スリップが発生しやすいという問題がある。
Furthermore, since the heat treatment technique described in
本発明は、上記技術的課題を解決するためになされたものであり、再度、鏡面研磨等を行う必要がなく、デバイス活性領域における酸素濃度の低下を抑制し、かつ、デバイス活性領域の欠陥密度を大きく低減することができるシリコンウェーハの製造方法を提供することを目的とする。 The present invention has been made to solve the above technical problem, and it is not necessary to perform mirror polishing again, suppresses a decrease in oxygen concentration in the device active region, and defect density in the device active region. An object of the present invention is to provide a method for manufacturing a silicon wafer capable of greatly reducing the above.
本発明に係るシリコンウェーハの製造方法は、チョクラルスキー法により育成したシリコン単結晶インゴットからスライスされたシリコンウェーハに対して、酸化性ガス雰囲気中、1325℃以上1390℃以下の最高到達温度で急速昇降温熱処理(急速加熱・急速冷却熱処理と同義)を行う工程と、前記熱処理を行ったシリコンウェーハの半導体デバイスが形成される表面側におけるデバイス活性領域の表面部に対して、不活性ガス雰囲気中、レーザー光を照射して、1200℃以上1350℃以下の最高到達温度でレーザー熱処理を行う工程と、を備える。 The method for producing a silicon wafer according to the present invention is a rapid process at a maximum temperature of 1325 ° C. to 1390 ° C. in an oxidizing gas atmosphere with respect to a silicon wafer sliced from a silicon single crystal ingot grown by the Czochralski method. In the inert gas atmosphere with respect to the surface portion of the device active region on the surface side where the semiconductor device of the silicon wafer subjected to the heat treatment is formed, and the step of performing the heating / cooling heat treatment (synonymous with rapid heating / cooling heat treatment) Irradiating a laser beam and performing a laser heat treatment at a maximum temperature not lower than 1200 ° C. and not higher than 1350 ° C.
前記レーザー光の波長は500nm以上15μm以下であることが好ましい。 The wavelength of the laser beam is preferably 500 nm or more and 15 μm or less.
前記レーザー熱処理における照射時間は、0.1msec以上1sec以下であることが好ましい。 The irradiation time in the laser heat treatment is preferably from 0.1 msec to 1 sec.
本発明によれば、再度、鏡面研磨等を行う必要がなく、デバイス活性領域における酸素濃度の低下を抑制し、かつ、デバイス活性領域の欠陥密度を大きく低減することができるシリコンウェーハの製造方法が提供される。 According to the present invention, there is no need for mirror polishing or the like again, and there is provided a silicon wafer manufacturing method capable of suppressing a decrease in oxygen concentration in the device active region and greatly reducing the defect density in the device active region. Provided.
以下、本発明に係わるシリコンウェーハの製造方法について添付図面を参照して詳細に説明する。
図1は、本実施形態に係わるシリコンウェーハの製造方法に用いられる急速加熱・急速冷却熱処理装置の一例の概要を示す断面図である。
Hereinafter, a method for producing a silicon wafer according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a cross-sectional view showing an outline of an example of a rapid heating / cooling heat treatment apparatus used in the method for producing a silicon wafer according to the present embodiment.
図1に示すRTP装置10は、ウェーハWを収容して熱処理を施すための反応管20と、反応管20内に設けられ、ウェーハWを保持するウェーハ保持部30と、ウェーハWを加熱する加熱部40と、を備える。なお、ウェーハWがウェーハ保持部30に保持された状態では、反応管20の内壁とウェーハWの半導体デバイスが形成される表面W1側とで囲まれた空間である第1空間20aと、反応管20の内壁とウェーハWの裏面W2側とで囲まれた空間である第2空間20bとが形成される。
The
反応管20は、第1空間20a内に第1の雰囲気ガスFAを供給する第1の供給口22と、第2空間20b内に第2の雰囲気ガスFBを供給する第2の供給口24と、供給した第1の雰囲気ガスFAを第1空間20a内から排出する第1の排出口26と、供給した第2の雰囲気ガスFBを第2空間20b内から排出する第2の排出口28と、を備える。反応管20は、例えば、石英で構成されている。
The
ウェーハ保持部30は、ウェーハWの裏面W2の外周部をリング状に直接的に保持するサセプタ32と、サセプタ32を保持すると共に、サセプタ32を径方向に回転させる回転体34とを備える。サセプタ32及び回転体34は、例えば、SiCで構成されている。
The
加熱部40は、ウェーハ保持部30の上方の反応管20外に配置され、ウェーハWを表面W1側から加熱する。加熱部40は、例えば、複数のハロゲンランプ50で構成されている。
The
図2は、本実施形態に係わるシリコンウェーハの製造方法に用いられるレーザー熱処理装置の一例の概要を示す概念図である。 FIG. 2 is a conceptual diagram showing an outline of an example of a laser heat treatment apparatus used in the method for manufacturing a silicon wafer according to the present embodiment.
図2に示すレーザー熱処理装置60は、ウェーハWに照射するレーザーLaを発振させるレーザー発振器62と、発振したレーザーLaを変調させる変調器64と、変調したレーザーLaをウェーハW方向に反射させる反射鏡66と、反射したレーザーLaをチャンバ68内に設置されたステージ70に保持されたウェーハWの表面W1に照射する照射レンズ72と、を備える。チャンバ68には、雰囲気ガスFcを供給する供給口74と、雰囲気ガスFcを排出する排出口76とを備える。ステージ70はウェーハWの表面W1方向に縦横自在に移動可能な図示しない移動手段に接続されており、ウェーハWの表面W1全体に前記レーザーLaを照射することができる構成となっている。
A laser
次に、本実施形態に係わるシリコンウェーハの製造方法についてより具体的に説明する。 Next, the silicon wafer manufacturing method according to the present embodiment will be described more specifically.
本実施形態に係わるシリコンウェーハの製造方法は、最初に、CZ法により育成したシリコン単結晶インゴットからスライス等の加工を行って得られたシリコンウェーハに対してRTPを行う。 In the method for producing a silicon wafer according to the present embodiment, first, RTP is performed on a silicon wafer obtained by processing a slice or the like from a silicon single crystal ingot grown by the CZ method.
CZ法によるシリコン単結晶インゴットの育成は周知の方法にて行う。 The silicon single crystal ingot is grown by the CZ method by a known method.
具体的には、シリコン単結晶インゴットの育成は、石英ルツボに充填した多結晶シリコンを加熱してシリコン融液とし、このシリコン融液の液面に種結晶を接触させて、種結晶と石英ルツボを回転させながら種結晶を引上げ、所望の直径まで拡径して直胴部を形成し、その後、シリコン融液から切り離すことで行う。 Specifically, the silicon single crystal ingot is grown by heating polycrystalline silicon filled in a quartz crucible to form a silicon melt, and bringing the seed crystal into contact with the liquid surface of the silicon melt. The seed crystal is pulled up while rotating and is expanded to a desired diameter to form a straight body portion, and then separated from the silicon melt.
次に、こうして得られたシリコン単結晶インゴットを、周知の方法によりスライス等の加工を行ってシリコンウェーハとする。 Next, the silicon single crystal ingot thus obtained is processed into a silicon wafer by processing such as slicing by a known method.
具体的には、シリコン単結晶インゴットを内周刃又はワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、鏡面研磨等を行う。 Specifically, after a silicon single crystal ingot is sliced into a wafer shape with an inner peripheral blade or a wire saw, the outer peripheral portion is chamfered, lapped, etched, mirror polished, and the like.
次に、こうして得られた鏡面研磨されたシリコンウェーハに対して、図1に示すようなRTP装置10を用いて、RTPを行う。
Next, RTP is performed on the mirror-polished silicon wafer thus obtained using an
図3は、本実施形態に適用されるRTPにおける熱処理シーケンスの一例を説明するための概念図である。 FIG. 3 is a conceptual diagram for explaining an example of a heat treatment sequence in RTP applied to the present embodiment.
本実施形態に適用されるRTPは、鏡面研磨されたシリコンウェーハに対して、図1に示すようなRTP装置10を用いて、少なくともウェーハWの半導体デバイスが形成される表面W1側が接する第1空間20a内に第1の雰囲気ガスFAとして酸化性ガスを供給し、図3に示すような熱処理シーケンスにより1325℃以上1390℃以下の最高到達温度で行う。
The RTP applied in the present embodiment is a first space in which at least the surface W1 side of the wafer W on which the semiconductor device is formed is in contact with a mirror-polished silicon wafer using an
より具体的には、温度T0(例えば、600℃)で保持された反応管20内に鏡面研磨されたウェーハWを設置し、少なくともウェーハWの半導体デバイスが形成される表面W1側が接する第1空間20a内に酸化性ガスを供給し、温度T0(℃)から最高到達温度T1(℃)である1325℃以上1390℃以下まで所定の昇温速度ΔTu(℃/秒)で急速加熱した後、前記最高到達温度T1(℃)で所定時間t(秒)保持し、その後、最高到達温度T1(℃)から、ウェーハWを反応管20外に取り出す温度(例えば、温度T0(℃))まで所定の降温速度ΔTd(℃/秒)で急速冷却する。
More specifically, a mirror-polished wafer W is placed in the
次に、RTPを行ったシリコンウェーハに対して、図2に示すようなレーザー熱処理装置60を用いて、半導体デバイスが形成される表面W1側におけるデバイス活性領域の表面部に対して、不活性ガス雰囲気(好ましくはアルゴン)中、レーザー光を照射して、1200℃以上1350℃以下の最高到達温度でレーザー熱処理を行う。
Next, an inert gas is applied to the surface portion of the device active region on the surface W1 side on which the semiconductor device is formed, using a laser
本発明に係るシリコンウェーハの製造方法は、上述したような手段を備えているため、再度、鏡面研磨等を行う必要がなく、デバイス活性領域における酸素濃度の低下を抑制し、かつ、デバイス活性領域の欠陥密度を大きく低減することができる。 Since the silicon wafer manufacturing method according to the present invention includes the above-described means, it is not necessary to perform mirror polishing again, suppresses a decrease in oxygen concentration in the device active region, and the device active region. The defect density can be greatly reduced.
以下、この理由について添付図面を参照して考察する。
図4は、本実施形態に係るデバイス活性領域における欠陥密度低減メカニズムを説明するためのウェーハ断面図である。
Hereinafter, this reason will be discussed with reference to the accompanying drawings.
FIG. 4 is a wafer cross-sectional view for explaining a defect density reduction mechanism in the device active region according to the present embodiment.
最初に、前記RTPにおいて、ウェーハWの表面W1側に酸化性ガスを供給すると(図4(a))、雰囲気中の酸素がウェーハW内に内方拡散するため、ウェーハWの表面W1に酸化膜(SiO2)が形成されると共に、デバイス活性領域Dの表面部Daの固溶酸素濃度が増加する。なお、表面部Daに存在するボイド欠陥の内壁酸化膜は、その深さや大きさによっては溶解する場合はあるが、この深さ(表面部Da)における固溶酸素濃度が高いため、完全には溶解しない場合が多く、ボイド欠陥内に残存する。一方、デバイス活性領域Dの表層部Dbでは、前記酸素の内方拡散による固溶酸素濃度の増加は起こらないため、もしくは固溶酸素濃度が増加する前に酸化膜が消失するため、表層部Db内に存在するボイド欠陥の内壁酸化膜は溶解する(図4(b))。 First, in the RTP, when an oxidizing gas is supplied to the surface W1 side of the wafer W (FIG. 4A), oxygen in the atmosphere diffuses inward into the wafer W, so that the surface W1 of the wafer W is oxidized. As the film (SiO 2 ) is formed, the solid solution oxygen concentration of the surface portion Da of the device active region D increases. Although the inner wall oxide film of void defects existing on the surface portion Da may be dissolved depending on the depth and size thereof, the solid solution oxygen concentration at this depth (surface portion Da) is high. In many cases, it does not dissolve and remains in the void defect. On the other hand, in the surface layer portion Db of the device active region D, the solid solution oxygen concentration does not increase due to the inward diffusion of oxygen, or the oxide film disappears before the solid solution oxygen concentration increases. The inner wall oxide film of the void defect existing inside is dissolved (FIG. 4B).
よって、表層部Dbでは、酸化膜およびシリコン界面から発生した格子間シリコン(以下、i−Siという。)が、内壁酸化膜が溶解したボイド欠陥の内部を埋めるため、ボイド欠陥を消滅させることができる。一方、表面部Daでは、ボイド欠陥内に内壁酸化膜が残存しているため、前記i−Siがボイド欠陥内に入り込むことができず、結果的に、表面部Daにおいては、ボイド欠陥が残存してしまう(図4(c))。 Therefore, in the surface layer portion Db, interstitial silicon (hereinafter referred to as i-Si) generated from the interface between the oxide film and the silicon fills the inside of the void defect in which the inner wall oxide film is dissolved, and thus the void defect can be eliminated. it can. On the other hand, since the inner wall oxide film remains in the void defect at the surface portion Da, the i-Si cannot enter the void defect. As a result, the void defect remains at the surface portion Da. (FIG. 4C).
そこで、前記RTPを行った後、不活性ガス雰囲気中(好ましくはアルゴン)でボイド欠陥が残存している表面部Daにレーザー熱処理を行う(図4(d))。これによって表面W1の酸化膜を溶解させると共に、表面部Daに残存しているボイド欠陥の内壁酸化膜を溶解させることで、ボイド欠陥の形状が変化し、さらに当該レーザー熱処理によって新たに発生したi−Siが、このボイド欠陥の内部を埋めるため、表面部Daに残存したボイド欠陥を消滅させることができる(図4(e))。また、RTPで表面部Daのボイド欠陥内の内壁酸化膜が少なからず減少するため、このレーザー熱処理でより効率良くボイド欠陥の消滅が可能となる。また、レーザー熱処理は、非常に短時間の熱処理であるため、酸素の拡散はほとんど無く、前記RTPで内方拡散した酸素をほぼそのまま維持可能である。更には、酸素雰囲気RTPで形成される100μmオーダーの広いDZ層は格子間Siや空孔といった点欠陥濃度に依存するが、本発明に係るレーザー熱処理は表面部Daのみの加熱であり、表面部Daよりも深い領域への特性に影響を与えることなく、ボイド欠陥を消滅させたい所望の深さ領域のみを熱処理することができるという利点を有している。 Therefore, after performing the RTP, a laser heat treatment is performed on the surface portion Da where void defects remain in an inert gas atmosphere (preferably argon) (FIG. 4D). As a result, the oxide film on the surface W1 is dissolved, and the inner wall oxide film of the void defect remaining on the surface portion Da is dissolved, whereby the shape of the void defect is changed, and i newly generated by the laser heat treatment is further generated. Since -Si fills the inside of the void defect, the void defect remaining on the surface portion Da can be eliminated (FIG. 4E). Further, since the inner wall oxide film in the void defect of the surface portion Da is reduced by RTP, the void defect can be eliminated more efficiently by this laser heat treatment. Further, since the laser heat treatment is a heat treatment for a very short time, there is almost no oxygen diffusion, and the oxygen diffused inward by the RTP can be maintained almost as it is. Further, a wide DZ layer of the order of 100 μm formed in the oxygen atmosphere RTP depends on the point defect concentration such as interstitial Si and vacancies, but the laser heat treatment according to the present invention is heating only the surface portion Da, There is an advantage that only a desired depth region where the void defect is desired to be eliminated can be heat-treated without affecting the characteristics to a region deeper than Da.
なお、本発明でいう酸化性ガスとは、酸素100%ガスに加え、酸素分圧が20%以上100%未満である混合ガスも含むものとする。なお、前記混合ガスにおける酸素ガス以外のガスは不活性ガス(好ましくはアルゴン)であることが好ましい。
前記酸素分圧が20%未満である場合には、ウェーハW内に形成されるi−Siの量が少なくなるため、デバイス活性領域Dの表層部Dbにおけるボイド欠陥の消滅力を高めることが難しい。
The oxidizing gas referred to in the present invention includes a mixed gas having an oxygen partial pressure of 20% or more and less than 100% in addition to 100% oxygen gas. The gas other than oxygen gas in the mixed gas is preferably an inert gas (preferably argon).
When the oxygen partial pressure is less than 20%, the amount of i-Si formed in the wafer W decreases, so it is difficult to increase the annihilation power of void defects in the surface layer portion Db of the device active region D. .
また、本発明でいうデバイス活性領域とは、ウェーハWの半導体デバイスが形成される表面W1から深さ10μmまでの領域のことをいい、表面部とは前記表面W1から深さ1μmまでの領域のことをいう。 The device active region in the present invention refers to a region from the surface W1 where the semiconductor device of the wafer W is formed to a depth of 10 μm, and the surface portion refers to a region from the surface W1 to a depth of 1 μm. That means.
前記RTPにおいて非酸化性ガス(例えば、アルゴン100%ガスや水素100%ガス)を用いる場合には、デバイス活性領域Dの酸素が外方拡散するため、当該デバイス活性領域Dにおける酸素濃度が低下するため好ましくない。
また、前記レーザー熱処理において酸化性ガスを用いる場合には、当該熱処理時にウェーハWの表面W1に酸化膜が形成され、かつ、酸素が表面部Daに内方拡散されるため、残存している表面部Daのボイド欠陥の内壁酸化膜が溶解されにくくなる。従って、前記レーザー熱処理を行っても、表面部Daのボイド欠陥を消滅することが難しくなるため好ましくない。
When a non-oxidizing gas (for example, 100% argon gas or 100% hydrogen gas) is used in the RTP, oxygen in the device active region D diffuses outward, so that the oxygen concentration in the device active region D decreases. Therefore, it is not preferable.
Further, when an oxidizing gas is used in the laser heat treatment, an oxide film is formed on the surface W1 of the wafer W during the heat treatment, and oxygen is diffused inward into the surface portion Da. It becomes difficult for the inner wall oxide film of the void defect of the portion Da to be dissolved. Therefore, even if the laser heat treatment is performed, it is difficult to eliminate the void defects on the surface portion Da, which is not preferable.
前記RTPにおける最高到達温度が1325℃未満である場合には欠陥密度を大きく低減することが難しく、また、当該温度が1390℃を超える場合にはRTP装置としての耐久性に問題があるため、装置としての劣化を早めてしまい、ひいては、熱処理したシリコンウェーハのデバイス特性の悪化の要因となるため好ましくない。 When the maximum temperature reached in the RTP is less than 1325 ° C., it is difficult to greatly reduce the defect density, and when the temperature exceeds 1390 ° C., there is a problem in durability as an RTP device. As a result, the deterioration of the device characteristics of the heat-treated silicon wafer is deteriorated.
前記レーザー熱処理における最高到達温度が1200℃未満である場合には欠陥密度を大きく低減することが難しく、また、前記温度が1350℃を超える場合には、レーザー熱処理において加熱した表面部Daの温度は融点近くとなる。また表層部Dbは加熱されないため、表面部Daは表層部Dbにそって固層成長する。この際に両層の界面に積層欠陥等の転位が発生する場合があるため好ましくない。 When the maximum temperature reached in the laser heat treatment is less than 1200 ° C., it is difficult to greatly reduce the defect density. When the temperature exceeds 1350 ° C., the temperature of the surface portion Da heated in the laser heat treatment is Near melting point. Further, since the surface layer portion Db is not heated, the surface portion Da grows solidly along the surface layer portion Db. At this time, dislocations such as stacking faults may occur at the interface between the two layers.
なお、前述した温度は、図1に示すようなRTP装置10を用いた場合は、ウェーハ保持部30の下方に設置された放射温度計(図示せず)により、図2に示すようなレーザー熱処理装置60を用いた場合には、ウェーハWの表面W1の上方に設置された放射温度計(図示せず)によりそれぞれ周知の方法で測定することができる。なお、当該放射温度計によりウェーハWの径方向に複数点温度を測定する場合はその平均温度とすることもできる。
When the
前記RTPにおいて、図1に示すようなRTP装置10を用いる場合に、ウェーハWの裏面W2側が接する第2空間20b内に供給する第2の雰囲気ガスFBは酸化性ガスでもよく、不活性ガスでもよく、また、供給しなくてもよい。
In the RTP, when using the
前記RTPにおいて、最高到達温度T1(℃)における保持時間(t)は、生産性の観点から1秒以上60秒以下であることが好ましい。
前記保持時間(t)が1秒未満である場合には、保持時間(t)が少ないため、デバイス活性領域において欠陥密度が低減しない可能性があるため好ましくない。
In the RTP, the holding time (t) at the maximum temperature T1 (° C.) is preferably 1 second or longer and 60 seconds or shorter from the viewpoint of productivity.
When the holding time (t) is less than 1 second, the holding time (t) is short, so that the defect density may not be reduced in the device active region, which is not preferable.
前記昇温速度ΔTu(℃/秒)は、生産性やスリップ転位発生防止の観点から10℃/秒以上150℃/秒以下であることが好ましい。また、前記降温速度ΔTd(℃/秒)においても、同様な観点から10℃/秒以上150℃/秒以下であることが好ましい。 The temperature increase rate ΔTu (° C./second) is preferably 10 ° C./second or more and 150 ° C./second or less from the viewpoint of productivity and prevention of occurrence of slip dislocation. Further, the temperature drop rate ΔTd (° C./second) is preferably 10 ° C./second or more and 150 ° C./second or less from the same viewpoint.
前記レーザー光の波長は、加熱したい深さに応じて適時選択される。ただし、波長が長くウェーハ内部への侵入深さが大きい場合は、効率良くウェーハの表面部を加熱することが困難である。以上の観点から、前記レーザー光の波長は、500nm以上15μm以下であることが好ましい。 The wavelength of the laser beam is appropriately selected according to the depth to be heated. However, when the wavelength is long and the penetration depth into the wafer is large, it is difficult to efficiently heat the surface portion of the wafer. From the above viewpoint, the wavelength of the laser beam is preferably 500 nm or more and 15 μm or less.
前記レーザー熱処理における照射時間は、0.1msec以上1sec以下であることが好ましい。
前記照射時間が0.1msec未満である場合には、照射時間が少ないため、デバイス活性領域において欠陥密度が低減しない可能性があり好ましくない。前記照射時間が1secを超える場合には、ウェーハへのストレスが増加しスリップ転位の発生の原因となるため好ましくない。
The irradiation time in the laser heat treatment is preferably from 0.1 msec to 1 sec.
When the irradiation time is less than 0.1 msec, since the irradiation time is short, the defect density may not be reduced in the device active region, which is not preferable. When the irradiation time exceeds 1 sec, the stress on the wafer increases and causes slip dislocation, which is not preferable.
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
(試験1)
CZ法によりv/G(v:引上速度、G:単結晶内の引上軸方向の温度勾配)を制御して空孔型点欠陥が支配的に存在する領域を有するシリコン単結晶インゴットを育成し、その後、空孔型点欠陥が支配的に存在する領域からスライスして得られた両面が鏡面研磨されたウェーハ(直径300mm、厚さ775mm、酸素濃度1.1×1018atoms/cm3(old−ASTM換算、以下同じ))に対して、図1に示すようなRTP装置10を用いて、第1の雰囲気ガスFA、第2の雰囲気ガスFB共に、酸素100%ガスを用い、保持時間t(秒)を15秒とし、温度T0を600℃、昇温速度ΔTuを75℃/秒、降温速度ΔTdを25℃/秒として、最高到達温度T1を1300℃、1325℃、1350℃、1390℃と変化させてそれぞれRTPを行った。
EXAMPLES Hereinafter, although this invention is demonstrated further more concretely based on an Example, this invention is not limitedly interpreted by the following Example.
(Test 1)
A silicon single crystal ingot having a region in which vacancy-type point defects exist dominantly by controlling v / G (v: pulling speed, G: temperature gradient in the pulling axis direction in the single crystal) by the CZ method. A wafer having a mirror polished surface (diameter 300 mm, thickness 775 mm, oxygen concentration 1.1 × 10 18 atoms / cm) obtained by growing and then slicing from a region where vacancy-type point defects exist predominantly 3 (old-ASTM terms, the same applies hereinafter)), and by using the
以上の条件で得られた各々のウェーハに対して、それぞれ条件毎に、図2に示すようなレーザー熱処理装置60を用い、レーザー波長532nm(レーザー侵入長:約1μm)、移動速度150mm/sec、処理時間:約0.7msecにて、レーザー出力を変化させて、最高到達温度を1100℃、1200℃、1250℃、1300℃、1350℃、1390℃と変化させてレーザー熱処理を行い、アニールウェーハを作製した。
For each wafer obtained under the above conditions, a laser
以上の試験で得られた各々のアニールウェーハに対して、デバイス活性領域のLSTDの測定を行い、欠陥密度を算出した(以下、これをLSTD密度という。)。このLSTDの測定は、LSTD(Laser
Scattering Tomography Defect)スキャナ(レイテックス社製 MO-601)を用い、波長680nm(侵入長5μm)の評価条件で行った。
For each annealed wafer obtained in the above test, the LSTD of the device active region was measured, and the defect density was calculated (hereinafter referred to as LSTD density). The measurement of this LSTD is performed using the LSTD (Laser
Using a Scattering Tomography Defect scanner (MO-601 manufactured by Raytex Co., Ltd.), evaluation was performed at a wavelength of 680 nm (penetration length: 5 μm).
図5に本試験で得られたアニールウェーハのLSTD密度の評価結果を示す。
図5に示すように、RTPにおける最高到達温度を1325℃以上1390℃以下とし、レーザー熱処理における最高到達温度を1200℃以上1350℃以下とした場合に、LSTD密度が大きく低減する傾向があることが認められた。なお、レーザー熱処理における1390℃でのLSTD密度の大きな悪化は、レーザー侵入長である深さ1μmの範囲とその下層との界面に発生した積層欠陥等が検出されたためと考えられる。
FIG. 5 shows the evaluation results of the LSTD density of the annealed wafer obtained in this test.
As shown in FIG. 5, when the maximum temperature reached in RTP is 1325 ° C. or higher and 1390 ° C. or lower and the maximum temperature reached in laser heat treatment is 1200 ° C. or higher and 1350 ° C. or lower, the LSTD density tends to be greatly reduced. Admitted. Note that the large deterioration of the LSTD density at 1390 ° C. in the laser heat treatment is considered to be due to the detection of stacking faults and the like that occurred at the interface between the laser penetration length range of 1 μm depth and its lower layer.
(試験2)
試験1のRTPにおける雰囲気ガスを第1の雰囲気ガスFA、第2の雰囲気ガスFB共に、アルゴンガスとして、また、RTPの最高到達温度を1350℃、レーザー熱処理の最高到達温度を1300℃として、その他は、試験1と同様な条件にてアニールウェーハを作製した。
(Test 2)
The ambient gas in the
(試験3)
試験1のレーザー熱処理における雰囲気ガスを酸素100%ガスとして、また、RTPの最高到達温度を1350℃、レーザー熱処理の最高到達温度を1300℃として、その他は、試験1と同様な条件にてアニールウェーハを作製した。
(Test 3)
Annealed wafer under the same conditions as in
以上の試験2、3で得られた各々のアニールウェーハに対して、試験1と同様な方法にて、LSTDの測定を行い、LSTD密度を算出した。
更に、試験2、3で得られたアニールウェーハ及び試験2、3と同一の熱処理条件(RTPの最高到達温度1350℃、レーザー熱処理の最高到達温度1300℃)にて得られた試験1のアニールウェーハの、表面から深さ1μmの範囲の平均酸素濃度をSecondary Ion Mass Spectrometry(SIMS)により測定した。
本試験におけるLSTD密度及びデバイス活性領域Dの表面W1の酸素濃度の測定結果を、表1に示す。
With respect to each of the annealed wafers obtained in
Furthermore, the annealed wafer obtained in
Table 1 shows the measurement results of the LSTD density and the oxygen concentration of the surface W1 of the device active region D in this test.
表1に示すように、RTPをアルゴン雰囲気で行ったアニールウェーハ(試験2)は、LSTD密度の低減効果は低く、更に、デバイス活性領域Dの表面W1の酸素濃度も大きく低下することが認められた。また、レーザー熱処理において酸化性雰囲気で行ったアニールウェーハ(試験3)においては、LSTD密度の低減効果が低いことが認められた。 As shown in Table 1, it is recognized that the annealed wafer (Test 2) in which RTP is performed in an argon atmosphere has a low effect of reducing the LSTD density, and the oxygen concentration of the surface W1 of the device active region D is greatly reduced. It was. In addition, in the annealed wafer (Test 3) performed in an oxidizing atmosphere in the laser heat treatment, it was confirmed that the effect of reducing the LSTD density was low.
10 RTP装置 20 反応管 30 ウェーハ保持部 32 サセプタ 34 回転体 40 加熱部 50 ハロゲンランプ 60 レーザー熱処理装置 62 レーザー発振器 64 変調器 66 反射鏡 68 チャンバ 70 ステージ 72 照射レンズ 74 供給口 76 排出口 La レーザー光
DESCRIPTION OF
Claims (3)
前記熱処理を行ったシリコンウェーハの半導体デバイスが形成される表面側におけるデバイス活性領域の表面部に対して、不活性ガス雰囲気中、レーザー光を照射して、1200℃以上1350℃以下の最高到達温度でレーザー熱処理を行う工程と、
を備えることを特徴とするシリコンウェーハの製造方法。 A step of performing a rapid heating / cooling heat treatment on a silicon wafer sliced from a silicon single crystal ingot grown by the Czochralski method in an oxidizing gas atmosphere at a maximum temperature of 1325 ° C. or higher and 1390 ° C. or lower;
The surface temperature of the device active region on the surface side where the semiconductor device of the silicon wafer subjected to the heat treatment is formed is irradiated with laser light in an inert gas atmosphere, and the highest temperature reached from 1200 ° C. to 1350 ° C. Performing a laser heat treatment at
A method for producing a silicon wafer, comprising:
The method for producing a silicon wafer according to claim 1 or 2, wherein an irradiation time in the laser heat treatment is 0.1 msec or more and 1 sec or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010031572A JP2011171377A (en) | 2010-02-16 | 2010-02-16 | Method of manufacturing silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010031572A JP2011171377A (en) | 2010-02-16 | 2010-02-16 | Method of manufacturing silicon wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011171377A true JP2011171377A (en) | 2011-09-01 |
Family
ID=44685208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010031572A Pending JP2011171377A (en) | 2010-02-16 | 2010-02-16 | Method of manufacturing silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011171377A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013018891A1 (en) | 2011-08-04 | 2013-02-07 | 東レ株式会社 | Pharmaceutical composition for treatment and/or prophylaxis of cancer |
JP2013048137A (en) * | 2011-08-29 | 2013-03-07 | Covalent Silicon Co Ltd | Method for manufacturing silicon wafer |
JP2013074139A (en) * | 2011-09-28 | 2013-04-22 | Globalwafers Japan Co Ltd | Heat treatment method for silicon wafer |
JP2013084920A (en) * | 2011-09-27 | 2013-05-09 | Globalwafers Japan Co Ltd | Heat treatment method for silicon wafer |
JP2013089783A (en) * | 2011-10-19 | 2013-05-13 | Globalwafers Japan Co Ltd | Manufacturing method of silicon wafer |
KR20150017684A (en) * | 2013-08-07 | 2015-02-17 | 글로벌웨어퍼스 재팬 가부시키가이샤 | Silicon wafer and method for manufacturing the same |
-
2010
- 2010-02-16 JP JP2010031572A patent/JP2011171377A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013018891A1 (en) | 2011-08-04 | 2013-02-07 | 東レ株式会社 | Pharmaceutical composition for treatment and/or prophylaxis of cancer |
JP2013048137A (en) * | 2011-08-29 | 2013-03-07 | Covalent Silicon Co Ltd | Method for manufacturing silicon wafer |
JP2013084920A (en) * | 2011-09-27 | 2013-05-09 | Globalwafers Japan Co Ltd | Heat treatment method for silicon wafer |
JP2013074139A (en) * | 2011-09-28 | 2013-04-22 | Globalwafers Japan Co Ltd | Heat treatment method for silicon wafer |
JP2013089783A (en) * | 2011-10-19 | 2013-05-13 | Globalwafers Japan Co Ltd | Manufacturing method of silicon wafer |
KR20150017684A (en) * | 2013-08-07 | 2015-02-17 | 글로벌웨어퍼스 재팬 가부시키가이샤 | Silicon wafer and method for manufacturing the same |
KR101657351B1 (en) | 2013-08-07 | 2016-09-13 | 글로벌웨어퍼스 재팬 가부시키가이샤 | Silicon wafer and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI420599B (en) | Manufacturing method for silicon wafer | |
JP5239155B2 (en) | Method for manufacturing silicon wafer | |
JP2010040587A (en) | Method of manufacturing silicon wafer | |
JP2007080914A (en) | Process for producing silicon wafer | |
CN102373509B (en) | Silicon wafer and method for producing it | |
JP2011171377A (en) | Method of manufacturing silicon wafer | |
JP5542383B2 (en) | Heat treatment method for silicon wafer | |
JP5590644B2 (en) | Heat treatment method for silicon wafer | |
JPWO2005024918A1 (en) | SOI wafer and manufacturing method thereof | |
JP2008205024A (en) | Silicon wafer and manufacturing method therefor | |
JP5427636B2 (en) | Heat treatment method for silicon wafer | |
KR101381537B1 (en) | Silicon wafer and method for heat-treating silicon wafer | |
JP5512137B2 (en) | Heat treatment method for silicon wafer | |
JP2010040588A (en) | Silicon wafer | |
JP5641533B2 (en) | Heat treatment method for silicon wafer | |
JP5583053B2 (en) | Heat treatment method for silicon wafer | |
JP5410769B2 (en) | Heat treatment method for silicon wafer | |
JP5455449B2 (en) | Heat treatment method for silicon wafer | |
JP5441261B2 (en) | Heat treatment method for silicon wafer | |
JP2022050070A (en) | Manufacturing method of silicon wafer | |
JP2010109190A (en) | Method of manufacturing silicon wafer | |
JP2014168090A (en) | Manufacturing method of silicon wafer | |
JP2011165820A (en) | Method for manufacturing silicon wafer | |
JP2012222337A (en) | Silicon wafer manufacturing method | |
JP2011035129A (en) | Silicon wafer |