JP5512137B2 - Heat treatment method for silicon wafer - Google Patents
Heat treatment method for silicon wafer Download PDFInfo
- Publication number
- JP5512137B2 JP5512137B2 JP2009019269A JP2009019269A JP5512137B2 JP 5512137 B2 JP5512137 B2 JP 5512137B2 JP 2009019269 A JP2009019269 A JP 2009019269A JP 2009019269 A JP2009019269 A JP 2009019269A JP 5512137 B2 JP5512137 B2 JP 5512137B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- oxygen
- silicon
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010438 heat treatment Methods 0.000 title claims description 88
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 53
- 229910052710 silicon Inorganic materials 0.000 title claims description 53
- 239000010703 silicon Substances 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 42
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 69
- 239000001301 oxygen Substances 0.000 claims description 69
- 229910052760 oxygen Inorganic materials 0.000 claims description 69
- 238000001816 cooling Methods 0.000 claims description 32
- 239000012298 atmosphere Substances 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 99
- 239000007789 gas Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- 239000002344 surface layer Substances 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 229940038504 oxygen 100 % Drugs 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002356 laser light scattering Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229940068107 nitrogen 100 % Drugs 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、チョクラルスキー法(以下、CZ法という)により製造したシリコン単結晶インゴットをスライスして得られたシリコンウェーハを半導体デバイスに適用するために施される熱処理方法に関する。 The present invention relates to a heat treatment method applied to apply a silicon wafer obtained by slicing a silicon single crystal ingot manufactured by the Czochralski method (hereinafter referred to as CZ method) to a semiconductor device.
半導体デバイス形成用基板として用いられるシリコンウェーハ(以下、単に、ウェーハともいう)は、半導体デバイスプロセスにおける歩留向上を目的として、鏡面研磨後のシリコンウェーハに対して、所定の環境下で熱処理(アニール)を施すことが一般的に行われている。 Silicon wafers used as semiconductor device forming substrates (hereinafter also simply referred to as “wafers”) are heat-treated (annealed) in a predetermined environment for mirror-polished silicon wafers for the purpose of improving yield in semiconductor device processes. ) Is generally performed.
このような熱処理技術としては、例えば、酸素を5%以上含むガス雰囲気中で1250〜1380℃の温度で、1〜20時間、熱処理を行う方法(例えば、特許文献1)や、窒素100%もしくは酸素100%または酸素と窒素の混合雰囲気下、最大保持温度を1125℃以上シリコンの融点以下とし、保持時間を5秒以上として熱処理を行った後、最大保持温度から8℃/秒以上の冷却速度で急速冷却する方法(例えば、特許文献2)等が知られている。
As such a heat treatment technique, for example, a method of performing heat treatment at a temperature of 1250 to 1380 ° C. in a gas atmosphere containing 5% or more of oxygen for 1 to 20 hours (for example, Patent Document 1),
しかしながら、上記特許文献1に記載されたような方法を用いて製造したシリコンウェーハは、半導体デバイスプロセスでの熱処理において、ウェーハ表面に転位が発生しやすいという問題があった。
また、上記特許文献2に記載された方法を用いて製造したシリコンウェーハは、酸素を含有する雰囲気下にて、急速加熱・急速冷却熱処理を行うため、熱処理後のウェーハの表面、すなわち、鏡面研磨されたデバイス形成面に酸化膜が形成されるが、その条件等によっては、ウェーハ表面の粗さが悪化するという問題があった。
これらの問題は、半導体デバイスプロセスにおける歩留を低下させる要因となるため好ましくない。
However, a silicon wafer manufactured using the method described in
Moreover, since the silicon wafer manufactured using the method described in
These problems are not preferable because they cause a decrease in yield in the semiconductor device process.
本発明は、上記技術的課題を解決するためになされたものであり、半導体デバイスプロセスにおける転位の発生およびウェーハ表面の粗さの悪化を抑制することができるシリコンウェーハの熱処理方法を提供することを目的とするものである。 The present invention has been made to solve the above technical problem, and provides a silicon wafer heat treatment method capable of suppressing the occurrence of dislocations and the deterioration of the roughness of the wafer surface in a semiconductor device process. It is the purpose.
本発明に係るシリコンウェーハの熱処理方法は、CZ法により製造したシリコン単結晶インゴットをスライスして得られたウェーハを熱処理する方法において、酸素含有雰囲気下、最高到達温度を1300℃以上シリコンの融点以下の温度として、前記ウェーハ表面に厚さ3.0nm以上9.1nm以下の酸化膜を形成する急速加熱・急速冷却熱処理を行うことを特徴とする。
このような熱処理を行うことにより、半導体デバイスプロセスにおける転位の発生およびウェーハ表面の粗さの悪化を抑制することができる。
The heat treatment method for a silicon wafer according to the present invention is a method for heat treating a wafer obtained by slicing a silicon single crystal ingot produced by the CZ method. In an oxygen-containing atmosphere, the maximum temperature reached is 1300 ° C. or higher and the melting point of silicon or lower. The temperature is characterized by performing rapid heating / cooling heat treatment for forming an oxide film having a thickness of 3.0 nm to 9.1 nm on the wafer surface.
By performing such heat treatment, it is possible to suppress the occurrence of dislocations and the deterioration of the roughness of the wafer surface in the semiconductor device process.
また、前記酸素含有雰囲気での酸素分圧を1.0%以上20%以下とすることが好ましい。
このような範囲に酸素分圧を調整して上記急速加熱・急速冷却熱処理を行うことにより、酸化膜の膜厚を上記範囲に制御しやすいため好ましい。
The oxygen partial pressure in the oxygen-containing atmosphere is preferably 1.0% or more and 20% or less.
It is preferable to adjust the oxygen partial pressure in such a range and perform the rapid heating / cooling heat treatment to easily control the thickness of the oxide film within the above range.
また、前記酸素含有雰囲気は、ウェーハ表面への酸化膜の形成以外に、窒化膜等の他の膜の形成や化学的反応等が生じることは好ましくないとの観点から、アルゴンおよび酸素からなることが好ましい。 Further, the oxygen-containing atmosphere is composed of argon and oxygen from the viewpoint that it is not preferable to form other films such as nitride films or chemical reactions other than the formation of oxide films on the wafer surface. Is preferred.
また、急速加熱・急速冷却熱処理の効率化の観点から、前記最高到達温度での保持時間を1秒以上60秒以下とすることが好ましい。 Further, from the viewpoint of improving the efficiency of the rapid heating / cooling heat treatment, it is preferable that the holding time at the maximum temperature is not less than 1 second and not more than 60 seconds.
本発明に係るシリコンウェーハの熱処理方法によれば、半導体デバイスプロセスにおける転位の発生およびウェーハ表面の粗さの悪化を抑制することができる。
したがって、本発明に係る熱処理を施したシリコンウェーハは、デバイスプロセスにおける歩留まりの向上にも寄与するものである。
According to the silicon wafer heat treatment method of the present invention, generation of dislocations and deterioration of the wafer surface roughness in the semiconductor device process can be suppressed.
Therefore, the silicon wafer subjected to the heat treatment according to the present invention contributes to the improvement of the yield in the device process.
以下、本発明について、図面を参照して、より詳細に説明する。
本発明に係るシリコンウェーハの熱処理方法においては、CZ法により製造したシリコン単結晶インゴットをスライスして得られたウェーハに対して、急速加熱・急速冷却熱処理を行う。本発明は、この急速加熱・急速冷却熱処理を、酸素含有雰囲気下、最高到達温度を1200℃以上シリコンの融点以下の温度で行い、前記ウェーハ表面に厚さ9.1nm以下の酸化膜を形成することを特徴とするものである。
Hereinafter, the present invention will be described in more detail with reference to the drawings.
In the silicon wafer heat treatment method according to the present invention, a rapid heating / cooling heat treatment is performed on a wafer obtained by slicing a silicon single crystal ingot manufactured by the CZ method. In the present invention, the rapid heating / cooling heat treatment is performed in an oxygen-containing atmosphere at a maximum temperature of 1200 ° C. or more and a melting point of silicon or less to form an oxide film having a thickness of 9.1 nm or less on the wafer surface. It is characterized by this.
上述した転位の発生は、半導体デバイスプロセスにおけるトレンチ形成等によって、ウェーハ内に応力が印加され、これにより、ウェーハ内部に転位が発生し、その後の熱処理において、この転位がウェーハ表面まで伸張することによるものと考えられる。
すなわち、鏡面研磨後の熱処理において、ウェーハ内部の酸素が過剰に外方拡散され、ウェーハ表層の酸素濃度が低下し、転位に対する酸素のピニング力が低下するため、ウェーハ内部に発生した転位が、ウェーハ表面にまで伸張しやすくなっていると考えられる。
The above-described dislocation occurs because stress is applied in the wafer due to trench formation or the like in the semiconductor device process, whereby dislocation is generated inside the wafer, and in the subsequent heat treatment, the dislocation extends to the wafer surface. It is considered a thing.
That is, in the heat treatment after mirror polishing, the oxygen inside the wafer is excessively diffused outwardly, the oxygen concentration in the wafer surface layer is reduced, and the pinning force of oxygen against dislocations is reduced. It is thought that it is easy to extend to the surface.
これに対して、本発明においては、シリコンウェーハに対して、上記のような急速加熱・急速冷却熱処理を行うことにより、その温度に応じた固溶限界酸素濃度が雰囲気中からウェーハ内に内方拡散し、さらに、降温時間が短いため、内方拡散したウェーハ中の酸素の外方拡散を抑制することができる。そのため、ウェーハ表層の酸素濃度の増加もしくは低下を抑制することが可能である。すなわち、転位に対する酸素のピニング力の低下を抑制することができ、これによって、ウェーハ内部に発生した転位がその表面まで伸張するのを抑制することができる。
また、最高到達温度および酸化膜の厚さを、上記範囲内に制御して急速加熱・急速冷却熱処理を行うことにより、該熱処理時の酸化膜の形成によるウェーハ表面の粗さの悪化も抑制することができる。
On the other hand, in the present invention, by performing the rapid heating / cooling heat treatment as described above on the silicon wafer, the solid solution limit oxygen concentration corresponding to the temperature is increased from the atmosphere to the inside of the wafer. Since it diffuses and the temperature drop time is short, the outward diffusion of oxygen in the inwardly diffused wafer can be suppressed. Therefore, it is possible to suppress an increase or decrease in the oxygen concentration on the wafer surface layer. That is, it is possible to suppress a decrease in the pinning force of oxygen with respect to dislocations, and thereby it is possible to suppress dislocations generated inside the wafer from extending to the surface.
In addition, by controlling the maximum temperature and the thickness of the oxide film within the above ranges and performing rapid heating / cooling heat treatment, deterioration of the wafer surface roughness due to the formation of the oxide film during the heat treatment is also suppressed. be able to.
本発明に係るシリコンウェーハの熱処理方法においては、CZ法により製造したシリコン単結晶インゴットをスライスして得られたウェーハに対して、急速加熱・急速冷却熱処理を行う。
CZ法によるシリコン単結晶インゴットの製造は、周知の方法にて行うことができる。具体的には、石英ルツボに充填した多結晶シリコンを加熱してシリコン融液とし、このシリコン融液の液面に種結晶を接触させて、種結晶と石英ルツボを回転させながら種結晶を引き上げ、所望の直径まで拡径して直胴部を形成し、その後、シリコン融液から切り離すことにより、シリコン単結晶インゴットを育成する。
次に、このようにして得られたシリコン単結晶インゴットを、周知の方法により、シリコンウェーハに加工する。具体的には、シリコン単結晶インゴットを内周刃またはワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、鏡面研磨等の加工を行う。
In the silicon wafer heat treatment method according to the present invention, a rapid heating / cooling heat treatment is performed on a wafer obtained by slicing a silicon single crystal ingot manufactured by the CZ method.
Production of a silicon single crystal ingot by the CZ method can be performed by a known method. Specifically, the polycrystalline silicon filled in the quartz crucible is heated to form a silicon melt, the seed crystal is brought into contact with the liquid surface of the silicon melt, and the seed crystal is pulled up while rotating the seed crystal and the quartz crucible. The silicon single crystal ingot is grown by expanding to a desired diameter to form a straight body portion and then separating from the silicon melt.
Next, the silicon single crystal ingot thus obtained is processed into a silicon wafer by a known method. Specifically, after slicing a silicon single crystal ingot into a wafer shape with an inner peripheral blade or a wire saw, processing such as chamfering, lapping, etching, and mirror polishing of the outer peripheral portion is performed.
上記のようにして得られた鏡面研磨されたシリコンウェーハに対して、急速加熱・急速冷却熱処理装置(以下、RTP装置という)を用いて、酸素含有雰囲気下で急速加熱・急速冷却熱処理を行い、前記ウェーハ表面に厚さ9.1nm以下の酸化膜を形成する。 The mirror-polished silicon wafer obtained as described above is subjected to rapid heating / rapid cooling heat treatment in an oxygen-containing atmosphere using a rapid heating / rapid cooling heat treatment apparatus (hereinafter referred to as RTP apparatus), An oxide film having a thickness of 9.1 nm or less is formed on the wafer surface.
図1に、本発明に係るシリコンウェーハの熱処理方法に用いられるRTP装置の一例の概要を示す。
図1に示すRTP装置10は、雰囲気ガス導入口20aおよび雰囲気ガス排出口20bを備えた反応管20と、反応管20の上部に離間して複数配置されたランプ30と、反応管20内の反応空間25にウェーハWを支持するウェーハ支持部40とを備えている。
前記ウェーハ支持部40は、ウェーハWを直接支持する環状のサセプタ40aと、サセプタ40aを支持するステージ40bとを備えている。
また、各構成材料は、例えば、反応管20およびステージ40bは、石英からなり、サセプタ40aは、シリコンからなる。また、ランプ30は、例えば、ハロゲンランプで構成される。
FIG. 1 shows an outline of an example of an RTP apparatus used in the silicon wafer heat treatment method according to the present invention.
An
The
In each constituent material, for example, the
図1に示すRTP装置10を用いたウェーハWの急速加熱・急速冷却熱処理は、反応管20に設けられたウェーハ導入口(図示せず)からウェーハWを反応空間25内に導入し、ウェーハ支持部40のサセプタ40a上にウェーハWを支持し、雰囲気ガス導入口20aから後述する雰囲気ガスを導入するとともに、ウェーハW表面に対してランプ30を照射することにより行う。
反応空間25内の温度制御は、ウェーハ支持部40のステージ40b内に埋め込まれた複数の放射温度計50により、ウェーハW裏面内のウェーハ径方向について多数点(例えば、9点)の平均温度を測定し、その各測定温度に基づいて、制御手段(図示せず)により複数のランプ30の個別の出力制御等を行う。
In the rapid heating / cooling heat treatment of the wafer W using the
The temperature in the
上記のような急速加熱・急速冷却熱処理において、ウェーハ表面に形成される酸化膜の厚さが9.1nmを超える場合、ウェーハ表面の粗さの悪化を抑制することが難しい。
なお、前記酸化膜の厚さの下限値としては、3.0nm以上であることが好ましい。前記厚さが3.0nm未満である場合には、酸素含有雰囲気中の酸素をウェーハ内に内方拡散させて、ウェーハ表層の酸素濃度を十分に高めることが難しい。
In the rapid heating / cooling heat treatment as described above, when the thickness of the oxide film formed on the wafer surface exceeds 9.1 nm, it is difficult to suppress the deterioration of the roughness of the wafer surface.
The lower limit value of the thickness of the oxide film is preferably 3.0 nm or more. When the thickness is less than 3.0 nm, it is difficult to sufficiently increase the oxygen concentration of the wafer surface layer by inwardly diffusing oxygen in the oxygen-containing atmosphere into the wafer.
また、前記急速加熱・急速冷却熱処理における最高到達温度は、1200℃以上シリコン融点以下とすることが好ましい。
このような温度条件とすることにより、急速加熱・急速冷却熱処理におけるウェーハ表面の粗さの悪化をより抑制することができる。前記最高到達温度がシリコン融点を超える場合には、急速加熱・急速冷却熱処理を行うシリコンウェーハが融解してしまうため好ましくない。
より好ましくは、前記最高到達温度は、1300℃以上シリコン融点以下とする。
このような温度条件とすることにより、ウェーハ表層における酸素濃度を熱処理前のウェーハと同レベルにすることができるため、半導体デバイスプロセスにおける転位の発生をより抑制することができる。
より好ましくは、前記RTP装置としての装置寿命の観点から、前記最高到達温度の上限値は1380℃以下とする。
Moreover, it is preferable that the highest temperature reached in the rapid heating / cooling heat treatment is 1200 ° C. or more and the silicon melting point or less.
By setting it as such temperature conditions, the deterioration of the wafer surface roughness in rapid heating and rapid cooling heat treatment can be further suppressed. If the maximum temperature exceeds the silicon melting point, the silicon wafer subjected to the rapid heating / cooling heat treatment is melted, which is not preferable.
More preferably, the maximum temperature reached is 1300 ° C. or higher and a silicon melting point or lower.
By setting such a temperature condition, the oxygen concentration in the wafer surface layer can be made to be the same level as that of the wafer before the heat treatment, so that the occurrence of dislocations in the semiconductor device process can be further suppressed.
More preferably, the upper limit of the maximum temperature reached is 1380 ° C. or less from the viewpoint of the device life as the RTP device.
図2に、前記急速加熱・急速冷却熱処理における熱処理シーケンスの温度と時間の関係を概略的に示す。
図2に示すように、まず、鏡面研磨されたシリコンウェーハを温度T0(例えば、500℃)で保持し、酸素含有雰囲気下、昇温速度ΔTu(℃/秒)で、最高到達温度T1(℃)まで急速加熱し、所定時間t(秒)保持した後、降温速度ΔTd(℃/秒)で最高到達温度T1(℃)から温度T0(℃)まで急速冷却する。
FIG. 2 schematically shows the relationship between the temperature and time of the heat treatment sequence in the rapid heating / cooling heat treatment.
As shown in FIG. 2, first, a mirror-polished silicon wafer is held at a temperature T0 (for example, 500 ° C.), and a maximum temperature T1 (° C. at a temperature rising rate ΔTu (° C./sec) in an oxygen-containing atmosphere. ) And is rapidly cooled from the maximum temperature T1 (° C.) to the temperature T0 (° C.) at a temperature drop rate ΔTd (° C./second).
前記酸素含有雰囲気での酸素分圧は1.0%以上20%以下とすることが好ましい。
前記酸素分圧が1.0%未満である場合には、酸化膜の膜厚を上記範囲に制御することが難しく、また、雰囲気中の酸素のウェーハ内への内方拡散量が減少し、その結果、酸素のピニング力が低下し、半導体デバイスプロセスでの転位の発生を抑制することが難しくなる。
一方、前記酸素分圧が20%を超える場合には、酸素分圧が高すぎるため、形成される酸化膜が厚くなり、この酸化膜を生産性よく除去することが難しくなる。
The oxygen partial pressure in the oxygen-containing atmosphere is preferably 1.0% or more and 20% or less.
When the oxygen partial pressure is less than 1.0%, it is difficult to control the film thickness of the oxide film within the above range, and the amount of in-diffusion of oxygen in the atmosphere into the wafer decreases, As a result, the pinning force of oxygen is reduced, and it becomes difficult to suppress the occurrence of dislocations in the semiconductor device process.
On the other hand, when the oxygen partial pressure exceeds 20%, since the oxygen partial pressure is too high, the formed oxide film becomes thick, and it is difficult to remove this oxide film with high productivity.
また、前記酸素含有雰囲気における酸素ガス以外のガスは、不活性ガスであることが好ましい。
前記酸素ガス以外のガスとして窒素ガスを用いる場合には、急速加熱・急速冷却熱処理においてウェーハ表面に窒化膜が形成され、この窒化膜の除去のため、新たにエッチング工程等を増やさなければならず、工程が増加するため好ましくない。
また、前記酸素ガス以外のガスとして水素ガスを用いる場合には、酸素および水素の混合ガスは爆発の危険性があるため好ましくない。
前記不活性ガスとしては、特に、アルゴンガスを用いることが好ましい。アルゴンガスであれば、上記のような窒化膜等の他の膜の形成や化学的反応等が生じることがなく、急速加熱・急速冷却熱処理を行うことができる。
The gas other than oxygen gas in the oxygen-containing atmosphere is preferably an inert gas.
When nitrogen gas is used as a gas other than the oxygen gas, a nitride film is formed on the wafer surface in the rapid heating / cooling heat treatment, and an additional etching process or the like must be added to remove the nitride film. This is not preferable because the number of steps increases.
Further, when hydrogen gas is used as a gas other than the oxygen gas, a mixed gas of oxygen and hydrogen is not preferable because there is a risk of explosion.
As the inert gas, it is particularly preferable to use argon gas. When argon gas is used, rapid heating / cooling heat treatment can be performed without formation of other films such as a nitride film, chemical reaction, or the like.
前記昇温速度ΔTuおよび降温速度ΔTdは、いずれも、10℃/秒以上150℃/秒以下であることが好ましい。
前記昇温速度ΔTuまたは降温速度ΔTdが10℃/秒未満である場合には、生産性が劣るという問題がある。
一方、前記昇温速度ΔTuまたは降温速度ΔTdが150℃/秒を超える場合には、急激すぎる温度変化にシリコンウェーハが耐えられず、スリップが発生する。
Both the temperature increase rate ΔTu and the temperature decrease rate ΔTd are preferably 10 ° C./second or more and 150 ° C./second or less.
When the temperature increase rate ΔTu or the temperature decrease rate ΔTd is less than 10 ° C./second, there is a problem that productivity is inferior.
On the other hand, when the temperature increase rate ΔTu or the temperature decrease rate ΔTd exceeds 150 ° C./second, the silicon wafer cannot withstand a temperature change that is too rapid and slip occurs.
前記最高到達温度T1は、上述したように、1200℃以上シリコン融点以下であり、好ましくは、1300℃以上シリコン融点以下、より好ましくは、1300℃以上1380℃以下である。
なお、ここでいう最高到達温度T1とは、図1に示すようなRTP装置を用いた急速加熱・急速冷却熱処理の場合は、ウェーハW裏面内のウェーハ径方向について多数点(例えば、9点)の平均温度とする。
As described above, the maximum temperature T1 is not less than 1200 ° C. and not more than the silicon melting point, preferably not less than 1300 ° C. and not more than the silicon melting point, more preferably not less than 1300 ° C. and not more than 1380 ° C.
Note that the maximum temperature T1 here is a number of points (for example, 9 points) in the wafer radial direction on the back surface of the wafer W in the case of rapid heating / cooling heat treatment using an RTP apparatus as shown in FIG. The average temperature.
前記最高到達温度T1での保持時間tは、1秒以上60秒以下であることが好ましい。
前記保持時間tが、1秒未満である場合は、急速加熱・急速冷却熱処理の本来の目的であるGrown−in欠陥の低減やBMD密度の向上等を達成することが難しい。
一方、前記保持時間tが、60秒を超える場合は、生産性が悪くなるとともに、ウェーハ内部の酸素の外方拡散が増大するため好ましくない。
The holding time t at the maximum temperature T1 is preferably not less than 1 second and not more than 60 seconds.
When the holding time t is less than 1 second, it is difficult to achieve reduction of grown-in defects, improvement of BMD density, and the like, which are the original purposes of rapid heating / cooling heat treatment.
On the other hand, when the holding time t exceeds 60 seconds, the productivity is deteriorated and the outward diffusion of oxygen inside the wafer is increased, which is not preferable.
以下、本発明を実施例に基づき、さらに具体的に説明するが、本発明は下記の実施例により制限されるものではない。
(試験1)最高到達温度、酸化膜厚および表面粗さの関係
CZ法により製造したシリコン単結晶インゴットをスライスして得られた、両面が鏡面研磨されたシリコンウェーハ(直径300mm、厚さ775mm、酸素濃度1.3×1018atoms/cc)を、図1に示すようなRTP装置内に導入し、酸素100%雰囲気下(流量20slm)、温度T0:500℃、昇温速度ΔTuおよび降温速度ΔTd:50℃/秒で、最高到達温度T1およびその保持時間tを変化させて、図2に示すような熱処理シーケンスで急速加熱・急速冷却熱処理を行い、ウェーハ表面に形成される酸化膜厚を変化させたアニールウェーハを得た。
EXAMPLES Hereinafter, although this invention is demonstrated further more concretely based on an Example, this invention is not restrict | limited by the following Example.
(Test 1) Relationship between Maximum Achievable Temperature, Oxide Film Thickness, and Surface Roughness A silicon wafer (300 mm in diameter, 775 mm in thickness, having a mirror polished surface on both sides) obtained by slicing a silicon single crystal ingot manufactured by the CZ method An oxygen concentration of 1.3 × 10 18 atoms / cc) is introduced into an RTP apparatus as shown in FIG. 1, in a 100% oxygen atmosphere (flow
得られた各アニールウェーハの表面に形成された酸化膜の膜厚を、AutoELIII(ルドルフリサーチ社製)にて、エリプソメトリ法により測定した。測定は、図3に示すように、ウェーハ中心O(中心からの距離0mm)およびウェーハ中心からウェーハの周の両方向に向かって距離40mm、75mm、110mm、145mmの位置の各2点ずつの計9点で行い、これらの平均値を膜厚とした。なお、図3における数値は、ウェーハ中心からの距離を表す。
また、前記酸化膜をフッ酸洗浄により除去した後、レーザ光散乱式パーティクルカウンタ(SP1およびSP2;KLA−Tencor社製)にて、表面粗さ(ヘイズ)のウェーハ面内平均値を測定した。
The thickness of the oxide film formed on the surface of each obtained annealed wafer was measured by an ellipsometry method using AutoELIII (manufactured by Rudolf Research). As shown in FIG. 3, the measurement is performed at a total of 9 points each at two positions at a wafer center O (
Further, after removing the oxide film by cleaning with hydrofluoric acid, the average value of the surface roughness (haze) in the wafer surface was measured with a laser light scattering particle counter (SP1 and SP2; manufactured by KLA-Tencor).
なお、比較のため、従来例として、上記と同様のシリコンウェーハに対して、急速加熱・急速冷却熱処理を行わず、周知の縦型熱処理炉を用いて、アルゴン100%雰囲気下、温度T0:500℃、昇温速度ΔTuおよび降温速度ΔTd:3℃/分、最高到達温度T1:1200℃、最高到達温度T1での保持時間t:1時間として熱処理を行い、酸化膜の膜厚およびヘイズのウェーハ面内の平均値を上記と同様にして測定した。 For comparison, as a conventional example, a silicon wafer similar to the above is not subjected to rapid heating / cooling heat treatment, and a well-known vertical heat treatment furnace is used, in a 100% argon atmosphere, at a temperature T0: 500. Heat treatment is performed at a temperature of 1 ° C., a temperature increase rate ΔTu and a temperature decrease rate ΔTd of 3 ° C./min, a maximum temperature T1 of 1200 ° C., and a holding time t of the maximum temperature T1 of 1 hour. In-plane average values were measured in the same manner as described above.
表1に、各最高到達温度T1における酸化膜の膜厚とヘイズのウェーハ面内平均値の測定結果を示す。
また、図4に、各最高到達温度T1における酸化膜の膜厚とSP1のヘイズのウェーハ面内平均値の関係のグラフを、図5に、各最高到達温度T1における酸化膜の膜厚とSP2のヘイズのウェーハ面内平均値の関係のグラフを示す。図4,5ともに、縦軸がヘイズ、横軸が酸化膜厚を示している。
Table 1 shows the measurement results of the in-wafer average value of the oxide film thickness and haze at each maximum temperature T1.
FIG. 4 is a graph showing the relationship between the oxide film thickness at each maximum temperature T1 and the average value of the haze of SP1 in the wafer surface. FIG. 5 is a graph showing the oxide film thickness and SP2 at each maximum temperature T1. The graph of the relationship of the wafer in-plane average value of haze is shown. 4 and 5, the vertical axis indicates haze and the horizontal axis indicates the oxide film thickness.
図4,5のグラフに示した結果から、従来例と同レベルのヘイズの平均値となる条件を満たすのは、酸化膜の膜厚が9.1nm以下の場合(実施例1〜10)であり、好ましくは、最高到達温度T1が1200℃以上であり、かつ、酸化膜の膜厚が9.1nm以下の場合(実施例3〜10)であることが認められた。 From the results shown in the graphs of FIGS. 4 and 5, the conditions satisfying the average value of the haze at the same level as in the conventional example satisfy the condition that the film thickness of the oxide film is 9.1 nm or less (Examples 1 to 10). In addition, it was confirmed that the maximum reached temperature T1 was 1200 ° C. or more and the thickness of the oxide film was 9.1 nm or less (Examples 3 to 10).
(試験2)酸素分圧とウェーハの酸素濃度の関係
CZ法により製造したシリコン単結晶インゴットをスライスして得られた、両面が鏡面研磨されたシリコンウェーハ(直径300mm、厚さ775mm、酸素濃度1.3×1018atoms/cc)に上記従来例で示した熱処理を施し、酸素を外方拡散させた後に、図1に示すようなRTP装置内に導入し、アルゴンで希釈した酸素含有雰囲気下(全ガス流量20slm)、酸素分圧を変化させて、最高到達温度T1:1350℃、最高到達温度T1での保持時間t:15秒間とし、それ以外は試験1と同様の条件で、急速加熱・急速冷却熱処理を行い、各アニールウェーハのウェーハ中心における深さ方向の酸素濃度プロファイルを二次イオン質量分析装置(SIMS;Ims−6f;Cameca社製)にて評価した。
(Test 2) Relationship between Oxygen Partial Pressure and Wafer Oxygen Concentration Silicon wafer obtained by slicing a silicon single crystal ingot manufactured by the CZ method (both diameter 300 mm, thickness 775 mm,
また、酸素100%雰囲気とし、酸素流量を変化させて急速加熱・急速冷却熱処理を行った場合の各アニールウェーハのウェーハ中心における深さ方向の酸素濃度プロファイルの評価も行った。
さらに、試験1の従来例において得られたアニールウェーハについても、同様の条件で酸素濃度プロファイルの評価を行った。
In addition, the oxygen concentration profile in the depth direction at the wafer center of each annealed wafer was also evaluated when a rapid heating / cooling heat treatment was performed by changing the oxygen flow rate in an
Furthermore, the oxygen concentration profile of the annealed wafer obtained in the conventional example of
図6に、これらの評価結果のグラフを示す。なお、酸素濃度は、old−ASTM換算した値である。なお、図6中、「AT」とは、従来例のアニールのみを行ったウェーハであり、「PW」とは、アニールを一切行っていない鏡面研磨後のウェーハの酸素濃度プロファイルである。 FIG. 6 shows a graph of these evaluation results. The oxygen concentration is a value converted to old-ASTM. In FIG. 6, “AT” is a wafer that has been annealed only in the conventional example, and “PW” is an oxygen concentration profile of the mirror-polished wafer that has not been annealed at all.
図6のグラフに示した結果から、アルゴンガスで希釈した酸素分圧1%の雰囲気下で急速加熱・急速冷却熱処理を行ったウェーハも、その他の酸素雰囲気条件下のウェーハと比較して、ウェーハ表層に酸素が十分に内方拡散していることが認められた。
しかしながら、酸素分圧0.4%の場合には、十分な酸素濃度が得られなかった(図示せず)。
また、従来例のアニールのみ行ったウェーハ(AT)は、図6に示すように、酸素含有雰囲気下で急速加熱・急速冷却熱処理をさらに行ったアニールウェーハよりも、ウェーハ表層の酸素濃度が大きく低下していることが認められた。
From the results shown in the graph of FIG. 6, the wafer subjected to the rapid heating / cooling heat treatment in the atmosphere of oxygen partial pressure of 1% diluted with argon gas is also compared with the wafer under other oxygen atmosphere conditions. It was confirmed that oxygen was sufficiently diffused in the surface layer.
However, when the oxygen partial pressure was 0.4%, a sufficient oxygen concentration was not obtained (not shown).
Further, as shown in FIG. 6, the wafer (AT) subjected only to the conventional annealing has a much lower oxygen concentration on the surface of the wafer than the annealed wafer further subjected to rapid heating / cooling heat treatment in an oxygen-containing atmosphere. It was recognized that
(試験3)最高到達温度・保持時間とウェーハの酸素濃度の関係
CZ法により製造したシリコン単結晶インゴットをスライスして得られた、両面が鏡面研磨されたシリコンウェーハ(直径300mm、厚さ775mm、酸素濃度1.3×1018atoms/cc)を、図1に示すようなRTP装置内に導入し、酸素100%雰囲気下(流量20slm)、最高到達温度およびその保持時間を変化させて急速加熱・急速冷却熱処理を行い、各アニールウェーハのウェーハ中心における深さ方向の酸素濃度プロファイルを二次イオン質量分析装置(SIMS;Ims−6f;Cameca社製)にて評価し、ウェーハ表層(表面から約1〜2μm)における最大酸素濃度を求めた。
図7に、ウェーハ表層における最大酸素濃度と最高到達温度との関係のグラフを示す。
(Test 3) Relationship between Maximum Achieving Temperature / Holding Time and Oxygen Concentration of Wafer Silicon Wafer Mirrored on Both Sides Obtained by Slicing Silicon Single Crystal Ingot Manufactured by CZ Method (Diameter 300mm, Thickness 775mm, Introducing an oxygen concentration of 1.3 × 10 18 atoms / cc into an RTP apparatus as shown in FIG. 1 and rapid heating by changing the maximum temperature and its holding time in an
FIG. 7 shows a graph of the relationship between the maximum oxygen concentration in the wafer surface layer and the maximum temperature reached.
図7のグラフに示した結果から、アニールウェーハ表層における最大酸素濃度は、処理時間には依存せず、最高到達温度で決定することが認められた。
特に、1300℃以上の場合に、最大酸素濃度は研磨基板(PW)を上回ることから、転位抑制効果も同程度になると推定される。
したがって、上記結果から、酸素濃度低下の抑制という観点からも、急速加熱・急速冷却熱処理の最高到達温度は1300℃以上とすることが好ましい。
From the results shown in the graph of FIG. 7, it was confirmed that the maximum oxygen concentration in the surface layer of the annealed wafer was determined at the maximum temperature reached without depending on the processing time.
In particular, when the temperature is 1300 ° C. or higher, the maximum oxygen concentration exceeds the polishing substrate (PW), so it is estimated that the dislocation suppression effect is comparable.
Therefore, from the above results, it is preferable that the maximum temperature reached in the rapid heating / cooling thermal treatment is 1300 ° C. or higher from the viewpoint of suppressing the decrease in oxygen concentration.
10 RTP装置
20 反応管
30 ランプ
40 ウェーハ支持部
50 放射温度計
10
Claims (4)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009019269A JP5512137B2 (en) | 2009-01-30 | 2009-01-30 | Heat treatment method for silicon wafer |
US12/656,232 US8252700B2 (en) | 2009-01-30 | 2010-01-21 | Method of heat treating silicon wafer |
CN201010106318A CN101792927A (en) | 2009-01-30 | 2010-01-28 | The method of wafer heat treating |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009019269A JP5512137B2 (en) | 2009-01-30 | 2009-01-30 | Heat treatment method for silicon wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010177495A JP2010177495A (en) | 2010-08-12 |
JP5512137B2 true JP5512137B2 (en) | 2014-06-04 |
Family
ID=42708137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009019269A Active JP5512137B2 (en) | 2009-01-30 | 2009-01-30 | Heat treatment method for silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5512137B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5999949B2 (en) * | 2012-03-26 | 2016-09-28 | グローバルウェーハズ・ジャパン株式会社 | Silicon wafer manufacturing method |
JP2013201314A (en) * | 2012-03-26 | 2013-10-03 | Globalwafers Japan Co Ltd | Method for manufacturing silicon wafer |
CN112746330A (en) * | 2020-12-29 | 2021-05-04 | 有研半导体材料有限公司 | Cooling device and method for heat treatment process of eliminating oxygen donor of silicon wafer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3223847B2 (en) * | 1996-06-28 | 2001-10-29 | 住友金属工業株式会社 | Heat treatment method and manufacturing method for silicon single crystal wafer |
US6100149A (en) * | 1997-07-01 | 2000-08-08 | Steag Rtp Systems | Method for rapid thermal processing (RTP) of silicon substrates |
JPH11307526A (en) * | 1998-04-24 | 1999-11-05 | Nec Corp | Forming method of oxide film |
JP3711199B2 (en) * | 1998-07-07 | 2005-10-26 | 信越半導体株式会社 | Heat treatment method for silicon substrate |
JP3534001B2 (en) * | 1999-07-30 | 2004-06-07 | 信越半導体株式会社 | Method for forming silicon oxide film and silicon oxynitride film, and silicon wafer |
JP2002100584A (en) * | 2000-09-20 | 2002-04-05 | Mitsubishi Materials Silicon Corp | Silicon wafer and heat treatment method therefor |
TWI303282B (en) * | 2001-12-26 | 2008-11-21 | Sumco Techxiv Corp | Method for eliminating defects from single crystal silicon, and single crystal silicon |
US6955718B2 (en) * | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
JP4820801B2 (en) * | 2006-12-26 | 2011-11-24 | 株式会社Sumco | Manufacturing method of bonded wafer |
JP5167654B2 (en) * | 2007-02-26 | 2013-03-21 | 信越半導体株式会社 | Method for producing silicon single crystal wafer |
JP2010003922A (en) * | 2008-06-20 | 2010-01-07 | Sumco Corp | Production process of silicon wafer |
-
2009
- 2009-01-30 JP JP2009019269A patent/JP5512137B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010177495A (en) | 2010-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI420599B (en) | Manufacturing method for silicon wafer | |
JP5542383B2 (en) | Heat treatment method for silicon wafer | |
JP5512137B2 (en) | Heat treatment method for silicon wafer | |
JP5590644B2 (en) | Heat treatment method for silicon wafer | |
JP5944643B2 (en) | Heat treatment method for silicon wafer | |
JP5410769B2 (en) | Heat treatment method for silicon wafer | |
US8252700B2 (en) | Method of heat treating silicon wafer | |
JP5427636B2 (en) | Heat treatment method for silicon wafer | |
JP5495920B2 (en) | Heat treatment method for silicon wafer | |
JP5550180B2 (en) | Silicon wafer and manufacturing method thereof | |
JP2010040588A (en) | Silicon wafer | |
JP5583053B2 (en) | Heat treatment method for silicon wafer | |
WO2010140323A1 (en) | Silicon wafer and method for heat-treating silicon wafer | |
JP5641533B2 (en) | Heat treatment method for silicon wafer | |
TW201314778A (en) | Method for heat-treating silicon wafer | |
JP5517354B2 (en) | Heat treatment method for silicon wafer | |
JP5455449B2 (en) | Heat treatment method for silicon wafer | |
JP2010040806A (en) | Heat treatment method of silicon wafer | |
JP5441261B2 (en) | Heat treatment method for silicon wafer | |
JP5530856B2 (en) | Wafer heat treatment method, silicon wafer production method, and heat treatment apparatus | |
JP7051560B2 (en) | Heat treatment method for silicon wafer | |
JP2022050071A (en) | Silicon wafer and manufacturing method thereof | |
JP2010199411A (en) | Heat treatment method for silicon wafer | |
JP2014168090A (en) | Manufacturing method of silicon wafer | |
JP2011009631A (en) | Method for heat treatment of silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110926 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121206 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5512137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |