JP2022050070A - Manufacturing method of silicon wafer - Google Patents
Manufacturing method of silicon wafer Download PDFInfo
- Publication number
- JP2022050070A JP2022050070A JP2020156443A JP2020156443A JP2022050070A JP 2022050070 A JP2022050070 A JP 2022050070A JP 2020156443 A JP2020156443 A JP 2020156443A JP 2020156443 A JP2020156443 A JP 2020156443A JP 2022050070 A JP2022050070 A JP 2022050070A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- heat treatment
- temperature
- treatment step
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 77
- 239000010703 silicon Substances 0.000 title claims abstract description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 75
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 49
- 239000001301 oxygen Substances 0.000 claims abstract description 49
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000002344 surface layer Substances 0.000 claims abstract description 27
- 239000011148 porous material Substances 0.000 claims abstract description 6
- 238000007710 freezing Methods 0.000 claims abstract description 3
- 230000008014 freezing Effects 0.000 claims abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 3
- 235000012431 wafers Nutrition 0.000 claims description 89
- 239000013078 crystal Substances 0.000 claims description 16
- 238000001816 cooling Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 24
- 238000005247 gettering Methods 0.000 abstract description 17
- 239000002244 precipitate Substances 0.000 description 23
- 238000002474 experimental method Methods 0.000 description 13
- 238000012795 verification Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、シリコンウェーハの製造方法に関するものである。 The present invention relates to a method for manufacturing a silicon wafer.
半導体デバイス用の基板として用いられるシリコンウェーハ(以下、単にウェーハと略すことがある)は、デバイス品質の向上を目的に、表層の無欠陥化のみならず、近年では、ウェーハの機械的強度や金属不純物を捕獲する、いわゆるゲッタリングの性能が要求されている。ゲッタリングとは、ウェーハ中の不純物が特定の領域に集まる現象を積極的利用することによって、最終製品の性能への悪影響を減らす技術であり、イントリンシック・ゲッタリングとエクストリンシック・ゲッタリングとに大きく分けることができる。 Silicon wafers (hereinafter, may be simply abbreviated as wafers) used as substrates for semiconductor devices are not only defect-free on the surface layer, but also in recent years, the mechanical strength of wafers and metals for the purpose of improving device quality. So-called gettering performance that captures impurities is required. Gettering is a technology that reduces the adverse effect on the performance of final products by actively utilizing the phenomenon that impurities in the wafer gather in a specific area. It can be roughly divided.
イントリンシック・ゲッタリング(以下、こちらを単にゲッタリングという)では、BMD(Bulk Micro Defects)と呼ばれる酸素析出物をウェーハ内部に設計的に作り込むことで最終製品の性能への悪影響を減らす。ウェーハ内部のBMDは金属不純物と化合し固定化する働きをすることができる。そして、ゲッタリングの性能を向上するためには、BMDが析出する領域を上手く制御することが重要である。例えば、特許文献1では、ウェーハに1300℃以上の急速昇降温熱処理(以下、RTPという)を施すことで、点欠陥である空孔をウェーハのバルク(表層ではなく内部)に多量に残存させることで、その後のBMD析出熱処理時にBMDを高密度に形成させる方法が提案されている。
In intrinsic gettering (hereinafter referred to simply as gettering), oxygen precipitates called BMD (Bulk Micro Defects) are designedly created inside the wafer to reduce the adverse effect on the performance of the final product. The BMD inside the wafer can serve to combine with and immobilize metal impurities. Then, in order to improve the gettering performance, it is important to properly control the region where the BMD is deposited. For example, in
ところで、近年、半導体デバイス形成工程における各種熱処理は、低温かつ短時間化している傾向がある。このことによって、シリコンウェーハ中に予期せずに入り込んだ金属不純物の拡散距離が短くなる。すると、BMDが形成されたゲッタリングサイトの深さまで金属不純物が拡散できなくなってしまい、十分なゲッタリング効果を得られなくなってしまう。そこで、近年ではシリコンウェーハの表層に十分な無欠陥層を確保しつつ、表層直下数μmにゲッタリングサイトを形成する、いわゆる近接ゲッタリングウェーハが求められている。 By the way, in recent years, various heat treatments in the semiconductor device forming process tend to be performed at a low temperature and in a short time. This shortens the diffusion distance of metal impurities that unexpectedly enter the silicon wafer. Then, the metal impurities cannot be diffused to the depth of the gettering site where the BMD is formed, and a sufficient gettering effect cannot be obtained. Therefore, in recent years, there has been a demand for so-called proximity gettering wafers in which a gettering site is formed several μm directly below the surface layer while ensuring a sufficient defect-free layer on the surface layer of the silicon wafer.
本発明の目的は、上述した課題を鑑み、表層に十分な無欠陥層を確保しつつ、表層直下数μmにゲッタリングサイトを形成することに寄与するシリコンウェーハの製造方法を提供することにある。 In view of the above-mentioned problems, an object of the present invention is to provide a method for manufacturing a silicon wafer that contributes to forming a gettering site several μm directly below the surface layer while ensuring a sufficient defect-free layer on the surface layer. ..
上記の課題を解決するために、本発明のシリコンウェーハの製造方法においては、チョクラルスキー法で育成した単結晶シリコンインゴットからスライスして得たシリコンウェーハに対し、酸化性雰囲気下において、前記シリコンウェーハの表層に酸素を内方拡散させると供に、前記シリコンウェーハのバルク部に原子空孔を凍結させる第一熱処理工程と、炉入れ温度から700℃までの体験時間を2時間未満とし、800℃以上1000℃以下で1時間以上10時間以下保持し、その後、1100℃以上1200℃以下まで昇温して10分以上4時間以下保持する第二熱処理工程とを備える。 In order to solve the above problems, in the method for manufacturing a silicon wafer of the present invention, the silicon wafer obtained by slicing from a single crystal silicon ingot grown by the Czochralski method is subjected to the silicon under an oxidizing atmosphere. The first heat treatment step of freezing atomic pores in the bulk portion of the silicon wafer while inwardly diffusing oxygen on the surface layer of the wafer, and the experience time from the furnace filling temperature to 700 ° C. are set to less than 2 hours, 800. It is provided with a second heat treatment step of holding at ° C. or higher and 1000 ° C. or lower for 1 hour or longer and 10 hours or less, and then raising the temperature to 1100 ° C. or higher and 1200 ° C. or lower and holding the temperature for 10 minutes or longer and 4 hours or shorter.
このように、本発明のシリコンウェーハの製造方法は第一熱処理工程と第二熱処理工程の組み合わせによって、デバイス活性層の直下数μmにBMDの析出領域を形成する。第一熱処理工程では、表層に酸素を内方拡散させて表層領域の酸素濃度を増大させると伴に、ウェーハバルク部に原子空孔(以下、空孔)を凍結させる。そして、第二熱処理工程では、表層数μm領域に酸素析出物を顕在化させる。 As described above, in the method for manufacturing a silicon wafer of the present invention, a BMD precipitation region is formed in a few μm directly below the device active layer by a combination of the first heat treatment step and the second heat treatment step. In the first heat treatment step, oxygen is diffused inward in the surface layer to increase the oxygen concentration in the surface layer region, and at the same time, atomic vacancies (hereinafter referred to as vacancies) are frozen in the wafer bulk portion. Then, in the second heat treatment step, oxygen precipitates are made apparent in the region of several μm of the surface layer.
第二熱処理工程において、炉入れ温度から700℃までの体験時間を2時間未満とする理由は、表面直下1μm領域に酸素析出物を形成させるのを防ぐためである。また、800℃以上1000℃以下で保持する理由は、空孔起因で生じる酸素析出物の主たる核発生温度だからである。その後、1100℃以上1200℃以下で10分以上2時間以下保持する理由は、発生した酸素析出物の核を成長させ析出物の表面積を大きくして金属不純物のゲッタリング力を高めるためである。 In the second heat treatment step, the reason why the experience time from the furnace filling temperature to 700 ° C. is less than 2 hours is to prevent the formation of oxygen precipitates in the region of 1 μm directly below the surface. Further, the reason for keeping the temperature at 800 ° C. or higher and 1000 ° C. or lower is that the main nuclear generation temperature of oxygen precipitates generated due to vacancies. After that, the reason for holding at 1100 ° C. or higher and 1200 ° C. or lower for 10 minutes or more and 2 hours or less is to grow the nuclei of the generated oxygen precipitates, increase the surface area of the precipitates, and enhance the gettering power of metal impurities.
さらに、第一熱処理工程では、1300℃以上1350℃以下で、1秒以上60秒以下保持し、1000℃以下まで冷却速度50℃毎秒よりも速く120℃毎秒以下で急冷することが好ましい。1300℃以上1350℃以下で1秒以上60秒以下保持することで表層領域の酸素濃度を増大させると伴に、冷却速度を50℃毎秒よりも速くする理由は、増大させた酸素と空孔の外方拡散による濃度低下を防ぐためである。また、冷却速度を120℃毎秒以下とする理由は、熱応力によるスリップの発生を防止するためである。 Further, in the first heat treatment step, it is preferable to keep the temperature at 1300 ° C. or higher and 1350 ° C. or lower for 1 second or longer and 60 seconds or lower, and to rapidly cool to 1000 ° C. or lower at a cooling rate faster than 50 ° C. / s and at 120 ° C. / s or lower. The reason why the cooling rate is made faster than 50 ° C. per second is that the oxygen concentration in the surface layer region is increased by holding it at 1300 ° C. or higher and 1350 ° C. or lower for 1 second or longer and 60 seconds or lower. This is to prevent a decrease in concentration due to outward diffusion. Further, the reason why the cooling rate is set to 120 ° C. per second or less is to prevent the occurrence of slip due to thermal stress.
さらに、第一熱処理後、前記シリコンウェーハの表層を除去せずに前記第二熱処理を続けて行うことが好ましい。前記シリコンウェーハの表面から数μmの無欠陥層と、当該無欠陥層直下に酸素析出物の形成領域を作成するためである。 Further, after the first heat treatment, it is preferable to continue the second heat treatment without removing the surface layer of the silicon wafer. This is to create a defect-free layer several μm from the surface of the silicon wafer and a region for forming oxygen precipitates directly under the defect-free layer.
さらに、第一熱処理後、前記シリコンウェーハに形成された酸化膜を剥離した後、前記第二熱処理を非酸化性雰囲気下で行うことが好ましい。酸素の外方拡散を促進し、無欠陥領域が約2μm確保するためである。 Further, after the first heat treatment, the oxide film formed on the silicon wafer is peeled off, and then the second heat treatment is preferably performed in a non-oxidizing atmosphere. This is to promote the outward diffusion of oxygen and secure a defect-free region of about 2 μm.
さらに、チョクラルスキー法において、結晶の引き上げ速度と固液界面における結晶軸方向の温度勾配を制御することによって得られる無欠陥型シリコンインゴットを使用することが好ましい。第一熱処理方法では、表面から1μm領域内にボイド欠陥(結晶成長時導入欠陥)が残留する。ボイド欠陥が存在しない無欠陥型シリコンを使用することでこの問題を避けることができるからである。
Further, in the Czochralski method, it is preferable to use a defect-free silicon ingot obtained by controlling the crystal pulling speed and the temperature gradient in the crystal axial direction at the solid-liquid interface. In the first heat treatment method, void defects (defects introduced during crystal growth) remain in the
本発明によれば、表層に十分な無欠陥層を確保しつつ、表層直下数μmにゲッタリングサイトを形成することに寄与するシリコンウェーハの製造方法を提供することができる。 According to the present invention, it is possible to provide a method for manufacturing a silicon wafer that contributes to forming a gettering site several μm directly below the surface layer while ensuring a sufficient defect-free layer on the surface layer.
以下、図面を参照しながら、本発明の実施形態について説明する。ただし、以下に説明する実施形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各要素の寸法の関係、各要素の比率などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the embodiments described below. Further, in each drawing, the same or corresponding elements are appropriately designated by the same reference numerals. Furthermore, it should be noted that the drawings are schematic and the dimensional relationships of each element, the ratio of each element, etc. may differ from the actual ones. Even between the drawings, there may be parts where the relationship and ratio of the dimensions are different from each other.
図1は、本発明の実施形態に係るシリコンウェーハの製造方法に用いられるRTP装置の一例の概要を示す断面図である。 FIG. 1 is a cross-sectional view showing an outline of an example of an RTP apparatus used in the method for manufacturing a silicon wafer according to an embodiment of the present invention.
図1に示すように、RTP装置10は、雰囲気ガス導入口20a及び雰囲気ガス排出口20bを備えたチャンバ(反応管)20と、チャンバ20の上部に離間して配置された複数のランプ30と、チャンバ20内の反応空間25にウェーハWを支持するウェーハ支持部40とを備えている。
As shown in FIG. 1, the
ウェーハ支持部40は、ウェーハWの外周部を支持する環状のサセプタ40aと、サセプタ40aを支持するステージ40bとを備える。また、ウェーハ支持部40は、ウェーハWをその中心軸周りに所定速度で回転させる回転手段を備えている。
The
チャンバ20は、例えば、石英で構成されている。ランプ30は、例えば、ハロゲンランプで構成されている。サセプタ40aは、例えば、シリコンで構成されている。ステージ40bは、例えば、石英で構成されている。
The chamber 20 is made of, for example, quartz. The
図1に示すRTP装置10を用いてウェーハWに対しRTPを行う場合は、ウェーハWを反応空間25内に導入し、ウェーハ支持部40のサセプタ40a上にウェーハWを支持する。そして、雰囲気ガス導入口20aから後述する雰囲気ガスを導入すると共に、ウェーハWを回転させながら、ランプ30によりウェーハW表面に対してランプ照射をすることで行う。
When performing RTP on the wafer W using the
このRTP装置10における反応空間25内の温度制御は、ウェーハ支持部40のステージ40bに埋め込まれた複数の放射温度計50によってウェーハWの下部のウェーハ径方向におけるウェーハ面内多点の平均温度を測定し、その測定された温度に基づいて複数のハロゲンランプ30の制御(各ランプの個別のON-OFF制御や、発光する光の発光強度の制御等)を行う。
In the temperature control in the
図2は、本発明の実施形態に係るシリコンウェーハの製造方法の手順を示すフローチャートである。図2に示すように、本発明の実施形態に係るシリコンウェーハの製造方法は、主にシリコンウェーハの準備工程S1と、第一熱処理工程S2と、第二熱処理工程S3とを備えている。 FIG. 2 is a flowchart showing a procedure of a silicon wafer manufacturing method according to an embodiment of the present invention. As shown in FIG. 2, the method for manufacturing a silicon wafer according to the embodiment of the present invention mainly includes a silicon wafer preparation step S1, a first heat treatment step S2, and a second heat treatment step S3.
シリコンウェーハの準備工程S1では、チョクラルスキー法により育成したシリコン単結晶インゴットからスライスされたシリコンウェーハを用意する。チョクラルスキー法によるシリコン単結晶インゴットの育成は周知の方法にて行うことができる。石英ルツボに充填した多結晶シリコンを加熱してシリコン融液とし、このシリコン融液の液面上方から種結晶を接触させて、種結晶と石英ルツボを回転させながら引上げ、所望の直径まで拡径して直胴部を育成することでシリコン単結晶インゴットを製造する。 In the silicon wafer preparation step S1, a silicon wafer sliced from a silicon single crystal ingot grown by the Czochralski method is prepared. The silicon single crystal ingot can be grown by the Czochralski method by a well-known method. Polycrystalline silicon filled in a quartz rut is heated to form a silicon melt, and the seed crystal is brought into contact with the seed crystal from above the liquid surface of this silicon melt, and the seed crystal and the quartz rut are pulled up while rotating to expand the diameter to the desired diameter. Then, a silicon single crystal ingot is manufactured by growing a straight body.
ここで、チョクラルスキー法において、結晶の引き上げ速度と固液界面における結晶軸方向の温度勾配を制御することによって得られる無欠陥型シリコンインゴットを使用することが好ましい。後段の第一熱処理方法では、表面から1μm領域内にボイド欠陥(結晶成長時導入欠陥)が残留する。ボイド欠陥が存在しない無欠陥型シリコンを使用することでこの問題を避けることができるからである。
Here, in the Czochralski method, it is preferable to use a defect-free silicon ingot obtained by controlling the pulling speed of the crystal and the temperature gradient in the crystal axis direction at the solid-liquid interface. In the first heat treatment method in the subsequent stage, void defects (defects introduced during crystal growth) remain in the
こうして得られたシリコン単結晶インゴットは、周知の方法によりシリコンウェーハに加工される。シリコン単結晶インゴットを内周刃又はワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、研磨等の加工工程を経て、熱処理前のシリコンウェーハを作成する。 The silicon single crystal ingot thus obtained is processed into a silicon wafer by a well-known method. After slicing a silicon single crystal ingot into a wafer shape with an inner peripheral blade or a wire saw, a silicon wafer before heat treatment is prepared through processing steps such as chamfering, wrapping, etching, and polishing of the outer peripheral portion.
第一熱処理工程S2では、酸化性雰囲気下において、シリコンウェーハの表層に酸素を内方拡散させると供に、シリコンウェーハのバルク部に原子空孔を凍結させる。そして、第二熱処理工程S3では、表層数μm領域に酸素析出物を顕在化させる。なお、第一熱処理工程S2および第二熱処理工程S3における最適条件については後に詳述するものとする。 In the first heat treatment step S2, oxygen is diffused inwardly on the surface layer of the silicon wafer in an oxidizing atmosphere, and atomic pores are frozen in the bulk portion of the silicon wafer. Then, in the second heat treatment step S3, oxygen precipitates are made apparent in the region of several μm of the surface layer. The optimum conditions in the first heat treatment step S2 and the second heat treatment step S3 will be described in detail later.
一方、第一熱処理S2の後、シリコンウェーハの表層を除去せずに第二熱処理S3を続けて行うことが好ましい。シリコンウェーハの表面から数μmの無欠陥層と、当該無欠陥層直下に酸素析出物の形成領域を作成するためである。また、第一熱処理S2の後、シリコンウェーハに形成された酸化膜を剥離した後、第二熱処理S3を非酸化性雰囲気下で行うことが好ましい。酸素の外方拡散を促進し、無欠陥層を十分に確保するためである。 On the other hand, after the first heat treatment S2, it is preferable to continue the second heat treatment S3 without removing the surface layer of the silicon wafer. This is to create a defect-free layer several μm from the surface of the silicon wafer and a region for forming oxygen precipitates directly under the defect-free layer. Further, it is preferable that after the first heat treatment S2, the oxide film formed on the silicon wafer is peeled off, and then the second heat treatment S3 is performed in a non-oxidizing atmosphere. This is to promote the outward diffusion of oxygen and to secure a sufficient defect-free layer.
図3は、本発明に係るシリコンウェーハの製造方法における熱処理のシーケンスを示す図である。図3において、縦軸Tは温度を示し、横軸tは時間を示す。図3に示すように、本発明に係るシリコンウェーハの製造方法は、第一熱処理工程TH1と第二熱処理工程TH2を備えている。 FIG. 3 is a diagram showing a sequence of heat treatment in the method for manufacturing a silicon wafer according to the present invention. In FIG. 3, the vertical axis T indicates the temperature and the horizontal axis t indicates the time. As shown in FIG. 3, the method for manufacturing a silicon wafer according to the present invention includes a first heat treatment step TH 1 and a second heat treatment step TH 2 .
図3に示すように、第一熱処理工程TH1は、温度T1まで昇温し、当該温度で時間D1保持し、冷却速度R1で急速に冷却する。第一熱処理工程TH1は、例えば図1に示したようなRTP装置10を用いて、酸化性雰囲気下において行う。
As shown in FIG. 3, in the first heat treatment step TH 1 , the temperature is raised to the temperature T 1 , the temperature is maintained for D 1 at the temperature, and the temperature is rapidly cooled at the cooling rate R 1 . The first heat treatment step TH 1 is performed in an oxidizing atmosphere using, for example, the
第一熱処理工程TH1における温度T1は、例えば1300℃以上1350℃以下とすることが好ましく、時間D1は、1秒以上60秒以下であることが好ましい。シリコンウェーハの表層領域の酸素濃度を十分に増大させるためである。また、第一熱処理工程TH1における冷却速度R1は、50℃毎秒よりも速く120℃毎秒以下であることが好ましい。酸化性雰囲気下で加熱することでシリコンウェーハ内に増大させた酸素と空孔の外方拡散による濃度低下を防ぐためである。 The temperature T 1 in the first heat treatment step TH 1 is preferably 1300 ° C. or higher and 1350 ° C. or lower, and the time D 1 is preferably 1 second or longer and 60 seconds or lower. This is to sufficiently increase the oxygen concentration in the surface layer region of the silicon wafer. Further, the cooling rate R1 in the first heat treatment step TH 1 is preferably faster than 50 ° C. / s and 120 ° C. / s or less. This is to prevent the concentration of oxygen increased in the silicon wafer by heating in an oxidizing atmosphere and the concentration decrease due to the outward diffusion of pores.
図3に示すように、第ニ熱処理工程TH2は、温度T2まで昇温し、当該温度で時間D2保持し、その後、温度T3まで昇温し、当該温度で時間D3保持する。ただし、温度T2まで昇温する際の昇温速度は、炉入れ温度から温度T4までの体験時間を時間D4未満とする。 As shown in FIG. 3, the second heat treatment step TH 2 raises the temperature to the temperature T 2 and holds the temperature D 2 at the temperature, then raises the temperature to the temperature T 3 and holds the temperature D 3 at the temperature. .. However, the temperature rise rate when raising the temperature to the temperature T 2 is such that the experience time from the furnace filling temperature to the temperature T 4 is less than the time D 4 .
第ニ熱処理工程TH2における温度T2は、例えば800℃以上1000℃以下とすることが好ましく、時間D2は、1時間以上10時間以下であることが好ましい。この温度条件は、空孔起因で生じる酸素析出物の主たる核発生温度だからであり、酸素析出物を発生させるために好ましいからである。また、温度T3は、例えば1100℃以上1200℃以下とすることが好ましく、時間D3は、10分以上4時間以下であることが好ましい。発生した酸素析出物の核を成長させ析出物の表面積を大きくして金属不純物のゲッタリング力を高めるためである。 The temperature T 2 in the second heat treatment step TH 2 is preferably 800 ° C. or higher and 1000 ° C. or lower, and the time D 2 is preferably 1 hour or longer and 10 hours or lower. This is because this temperature condition is the main nucleation temperature of the oxygen precipitates generated due to the vacancies, and is preferable for generating the oxygen precipitates. The temperature T 3 is preferably 1100 ° C. or higher and 1200 ° C. or lower, and the time D 3 is preferably 10 minutes or longer and 4 hours or lower. This is because the nuclei of the generated oxygen precipitates are grown to increase the surface area of the precipitates and enhance the gettering power of metal impurities.
また、第ニ熱処理工程TH2における昇温時の温度T4は700℃とし、当該温度までの体験時間D4は2時間未満とすることが好ましい。表面直下1μm領域に酸素析出物を形成させるのを防ぎ、十分に広い無欠陥層を確保するためである。
Further, it is preferable that the temperature T 4 at the time of raising the temperature in the second heat treatment step TH 2 is 700 ° C., and the experience time D 4 up to the temperature is less than 2 hours. This is to prevent the formation of oxygen precipitates in the
〔実施例〕
次に、上記説明した本発明に係るシリコンウェーハの製造方法の効果を検証した実施例について説明する。
〔Example〕
Next, an example in which the effect of the silicon wafer manufacturing method according to the present invention described above has been verified will be described.
(検証実験1)
検証実験1では、酸素濃度の異なるシリコンウェーハと酸素析出物の発生領域との関係を調べた。検証実験1で用いた実施例のシリコンウェーハは以下の通りである。
(Verification experiment 1)
In the
これら実施例A~Cのシリコンウェーハに対し、第一熱処理工程と第二熱処理工程を施す。第一熱処理工程では、100%のO2雰囲気下にて、温度1350℃で30秒保持し、その後、冷却速度120℃毎秒で急冷した。そして、酸化膜を剥離した後、第二熱処理工程の条件では、100%Ar雰囲気下で、炉入れ温度600℃から700℃までの体験時間を60分とし、温度850℃で3時間保持し、続いて、温度1150℃で30分保持した。 The silicon wafers of Examples A to C are subjected to the first heat treatment step and the second heat treatment step. In the first heat treatment step, the mixture was kept at a temperature of 1350 ° C. for 30 seconds under a 100% O2 atmosphere, and then rapidly cooled at a cooling rate of 120 ° C. per second. Then, after the oxide film was peeled off, under the conditions of the second heat treatment step, the experience time from the furnace putting temperature of 600 ° C. to 700 ° C. was set to 60 minutes, and the temperature was maintained at 850 ° C. for 3 hours. Subsequently, it was held at a temperature of 1150 ° C. for 30 minutes.
この第一熱処理工程と第二熱処理工程を施した実施例A~Cのシリコンウェーハに対し、二次イオン質量分析装置(Secondary Ion Mass Spectrometry(SIMS))を用いて、深さ方向の酸素濃度プロファイルを分析した。図4は、深さ方向の酸素濃度プロファイルを示す図である。なお、図4には、比較のため、実施例Bに第一熱処理工程のみ施した例(比較例)と、酸素の拡散のみを考慮して計算した例(計算例)が示されている。 For the silicon wafers of Examples A to C subjected to the first heat treatment step and the second heat treatment step, an oxygen concentration profile in the depth direction was used using a secondary ion mass spectrometer (SIMS). Was analyzed. FIG. 4 is a diagram showing an oxygen concentration profile in the depth direction. Note that FIG. 4 shows an example (comparative example) in which only the first heat treatment step is applied to Example B for comparison, and an example (calculation example) in which only the diffusion of oxygen is taken into consideration.
図4に示されるように、第一熱処理工程のみ施した例(比較例)では、酸素の内方拡散によって表層で濃度が増大している。一方、第一熱処理工程および第二熱処理工程を施した例(実施例A~C)では、深さ1~6μmにかけて酸素析出物によるピークが検出されている。そして、実施例A~Cにおける酸素析出物のピークの高さは、第一熱処理工程を施す前のシリコンウェーハにおける酸素濃度に依存している。 As shown in FIG. 4, in the example (comparative example) in which only the first heat treatment step was performed, the concentration increased in the surface layer due to the inward diffusion of oxygen. On the other hand, in the examples in which the first heat treatment step and the second heat treatment step were performed (Examples A to C), peaks due to oxygen precipitates were detected from a depth of 1 to 6 μm. The height of the peak of the oxygen precipitates in Examples A to C depends on the oxygen concentration in the silicon wafer before the first heat treatment step.
また、酸素の拡散のみを考慮して計算した例(計算例)との比較では、表面に向かって酸素濃度が低下している。一方、第一熱処理工程および第二熱処理工程を施した例(実施例A~C)では、深さ1~6μmにかけて酸素析出物によるピークが検出されていることから、このようなプロファイルが生じる原理は酸素の拡散のみでは説明できない。 Further, in comparison with the example (calculation example) calculated by considering only the diffusion of oxygen, the oxygen concentration decreases toward the surface. On the other hand, in the examples in which the first heat treatment step and the second heat treatment step were performed (Examples A to C), peaks due to oxygen precipitates were detected from a depth of 1 to 6 μm, so that the principle of producing such a profile is obtained. Cannot be explained by oxygen diffusion alone.
さらに、第一熱処理工程および第二熱処理工程を施した例(実施例A~C)では、表面からおよそ1μmまでは無欠陥層(DZ)が形成されている。しかも、この無欠陥層の厚さは、第一熱処理工程の前のシリコンウェーハにおける酸素濃度に依存しない。 Further, in the examples in which the first heat treatment step and the second heat treatment step are performed (Examples A to C), a defect-free layer (DZ) is formed up to about 1 μm from the surface. Moreover, the thickness of this defect-free layer does not depend on the oxygen concentration in the silicon wafer before the first heat treatment step.
以上、この検証実験1から、第二熱処理工程は、第一熱処理工程によってシリコンウェーハの表層に内方拡散させた酸素濃度のプロファイルを、およそ1μmの無欠陥層を形成するとともに、深さ1~6μmにかけてゲッタリングサイト(GS)を形成することに有効であることが示された。
As described above, from this
(検証実験2)
次に、第ニ熱処理工程における炉入れ温度から温度700℃までの体験時間の影響を検証する実験を行った。この検証実験2に用いたシリコンウェーハは、実施例Cと同じ酸素濃度1.2×1018/cm3の直径300mmのシリコンウェーハであった。
(Verification experiment 2)
Next, an experiment was conducted to verify the influence of the experience time from the furnace filling temperature to the temperature of 700 ° C. in the second heat treatment step. The silicon wafer used in this
これを第一熱処理工程では、検証実験1と同様に、100%のO2雰囲気下にて、温度1350℃で30秒保持し、その後、冷却速度120℃毎秒で急冷した。そして、第一熱処理工程の後に酸化膜を剥離し、シリコンウェーハの表層は除去せずに第二熱処理工程を続けて行った。
In the first heat treatment step, as in the
第一熱処理工程では、100%Ar雰囲気下で、炉入れ温度600℃から700℃までの体験時間を変化させ、この体験時間が酸素析出物のピークに与える影響を実験した。なお、酸素析出物のピークとは、先述した図4に示されるような深さ方向の酸素濃度プロファイルにおけるピークのことである。この酸素濃度プロファイルは検証実験1と同様に二次イオン質量分析装置(SIMS)を用いて測定することができる。
In the first heat treatment step, the experience time was changed from the furnace filling temperature of 600 ° C. to 700 ° C. under a 100% Ar atmosphere, and the effect of this experience time on the peak of oxygen precipitates was tested. The peak of the oxygen precipitate is a peak in the oxygen concentration profile in the depth direction as shown in FIG. 4 described above. This oxygen concentration profile can be measured using a secondary ion mass spectrometer (SIMS) as in
検証実験2において、変化させる炉入れ温度600℃から700℃までの体験時間を30分、60分、120分、180分、および240分とし、各体験時間において、表面直下1μm領域に酸素析出物のピークを形成させるか否かを測定した。十分に広い無欠陥層を確保する観点から、表面直下1μm領域に酸素析出物のピークを形成しない場合を良品(〇)とし、表面直下1μm領域に酸素析出物のピークを形成する場合を不良品(×)とする。
In the
上記表に示されるように、第ニ熱処理工程TH2における昇温時の700℃までの体験時間D4は2時間未満とすることが好ましい。シリコンウェーハの表面直下1μm領域に酸素析出物を形成させるのを防ぎ、十分に広い無欠陥層を確保することができるからである。
As shown in the above table, the experience time D 4 up to 700 ° C. at the time of temperature rise in the second heat treatment step TH 2 is preferably less than 2 hours. This is because it is possible to prevent the formation of oxygen precipitates in the
(検証実験3)
次に、十分に広い無欠陥層を作成するための条件について調べた。この検証実験3に用いたシリコンウェーハは、実施例Cと同じ酸素濃度1.2×1018/cm3の直径300mmのシリコンウェーハであった。
(Verification experiment 3)
Next, the conditions for creating a sufficiently wide defect-free layer were investigated. The silicon wafer used in this
これを第一熱処理工程では、検証実験1と同様に、100%のO2雰囲気下にて、温度1350℃で30秒保持し、その後、冷却速度120℃毎秒で急冷した。酸化膜を剥離した後、第二熱処理工程の条件では、100%Ar雰囲気下で、炉入れ温度600℃から700℃までの体験時間を60分とし、温度850℃で3時間保持したが、続く温度1150℃で保持する時間を、1分間から5時間まで変化させた。この結果得られたシリコンウェーハに対して、無欠陥層の厚さの変化を調べた。図5は、無欠陥層の厚さの変化を示す図である。
In the first heat treatment step, as in the
図5に示されるように、温度1150℃の保持時間に依存して無欠陥層の厚さ(DZ幅)が増大する。これは、温度1150℃の保持時間が長いほど表層部の酸素の外方拡散が進行するからである。ただし、温度1150℃の保持時間が10分より短いと無欠陥層の厚さが不十分であるので好ましくない。一方、温度1150℃の保持時間が4時間よりも長くても無欠陥層の厚さに大きな変化は見られないので、効率性の観点から好ましくない。したがって、温度1150℃の保持時間は、10分以上4時間以下とすることが好ましい。 As shown in FIG. 5, the thickness (DZ width) of the defect-free layer increases depending on the holding time at a temperature of 1150 ° C. This is because the longer the holding time at the temperature of 1150 ° C., the more the outward diffusion of oxygen in the surface layer progresses. However, if the holding time at a temperature of 1150 ° C. is shorter than 10 minutes, the thickness of the defect-free layer is insufficient, which is not preferable. On the other hand, even if the holding time at a temperature of 1150 ° C. is longer than 4 hours, the thickness of the defect-free layer does not change significantly, which is not preferable from the viewpoint of efficiency. Therefore, the holding time at a temperature of 1150 ° C. is preferably 10 minutes or more and 4 hours or less.
以上、本発明のシリコンウェーハの製造方法によれば、無欠陥層の厚さが1~2μmであり、ゲッタリングサイトの深さが1~6μmである、いわゆる近接ゲッタリングウェーハの製造を行うことができることが示された。 As described above, according to the method for manufacturing a silicon wafer of the present invention, a so-called proximity gettering wafer having a defect-free layer thickness of 1 to 2 μm and a gettering site depth of 1 to 6 μm is manufactured. Was shown to be possible.
以上、図面を参照しながら本発明を実施形態に基づいて説明してきたが、本発明は上記の実施形態よって限定されるものではない。特に、本明細書に記載した数値範囲については、本発明の技術思想を逸脱しない範囲で修正ないし変更することが可能であると解釈されるべきである。 Although the present invention has been described above based on the embodiments with reference to the drawings, the present invention is not limited to the above embodiments. In particular, it should be construed that the numerical range described in the present specification can be modified or changed without departing from the technical idea of the present invention.
10 RTP装置
20 チャンバ
20a 雰囲気ガス導入口
20b 雰囲気ガス排出口
25 反応空間
30 ランプ
40 ウェーハ支持部
10 RTP device 20
Claims (5)
酸化性雰囲気下において、前記シリコンウェーハの表層に酸素を内方拡散させると供に、前記シリコンウェーハのバルク部に原子空孔を凍結させる第一熱処理工程と、
炉入れ温度から700℃までの体験時間を2時間未満とし、800℃以上1000℃以下で1時間以上10時間以下保持し、その後、1100℃以上1200℃以下まで昇温して10分以上4時間以下保持する第二熱処理工程と、
を備えることを特徴とするシリコンウェーハの製造方法。 For silicon wafers obtained by slicing from single crystal silicon ingots grown by the Czochralski method,
A first heat treatment step of inwardly diffusing oxygen on the surface layer of the silicon wafer and freezing atomic pores in the bulk portion of the silicon wafer in an oxidizing atmosphere.
The experience time from the furnace temperature to 700 ° C is set to less than 2 hours, the temperature is maintained at 800 ° C or higher and 1000 ° C or lower for 1 hour or longer and 10 hours or lower, and then the temperature is raised to 1100 ° C or higher and 1200 ° C or lower for 10 minutes or longer and 4 hours. The second heat treatment process to be held below and
A method for manufacturing a silicon wafer, which comprises.
Claims 1 to 4, wherein in the Czochralski method, a defect-free silicon wafer obtained by controlling the pulling speed of the crystal and the temperature gradient in the crystal axial direction at the solid-liquid interface is used. The method for manufacturing a silicon wafer according to any one of them.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020156443A JP2022050070A (en) | 2020-09-17 | 2020-09-17 | Manufacturing method of silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020156443A JP2022050070A (en) | 2020-09-17 | 2020-09-17 | Manufacturing method of silicon wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022050070A true JP2022050070A (en) | 2022-03-30 |
Family
ID=80854227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020156443A Pending JP2022050070A (en) | 2020-09-17 | 2020-09-17 | Manufacturing method of silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022050070A (en) |
-
2020
- 2020-09-17 JP JP2020156443A patent/JP2022050070A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5561918B2 (en) | Silicon wafer manufacturing method | |
KR102317547B1 (en) | Silicon Wafer Manufacturing Method | |
KR101102336B1 (en) | Silicon wafer and method for manufacturing the same | |
KR20100014191A (en) | Silicon wafer, method for manufacturing silicon wafer, and heat treatment method for silicon wafer | |
JP5542383B2 (en) | Heat treatment method for silicon wafer | |
KR20060040733A (en) | Process for producing wafer | |
JP2011171377A (en) | Method of manufacturing silicon wafer | |
JP5590644B2 (en) | Heat treatment method for silicon wafer | |
JP5427636B2 (en) | Heat treatment method for silicon wafer | |
KR101472183B1 (en) | Method for heat-treating silicon wafer | |
JP2022050070A (en) | Manufacturing method of silicon wafer | |
JP5550180B2 (en) | Silicon wafer and manufacturing method thereof | |
JP2010041000A (en) | Method of manufacturing nitrogen doped silicon wafer and nitrogen doped silicon wafer obtained by the same | |
US8999864B2 (en) | Silicon wafer and method for heat-treating silicon wafer | |
JP5512137B2 (en) | Heat treatment method for silicon wafer | |
US20130078588A1 (en) | Method for heat-treating silicon wafer | |
KR20130109044A (en) | Silicon wafer | |
JP2022050071A (en) | Silicon wafer and manufacturing method thereof | |
US20240339315A1 (en) | Method of manufacturing silicon wafers | |
JP7252884B2 (en) | Silicon wafer heat treatment method | |
JP7282019B2 (en) | Silicon wafer and its heat treatment method | |
JP7051560B2 (en) | Heat treatment method for silicon wafer | |
JP2010177494A (en) | Method for heat treatment of silicon wafer | |
CN107154354B (en) | Method for heat treatment of wafer | |
CN107154353B (en) | Method for heat treatment of wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240702 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240826 |