JP2011167753A - Solder paste, substrate for pin grid array package using the same, and pin grid array package, and method for manufacturing substrate for pin grid array package - Google Patents

Solder paste, substrate for pin grid array package using the same, and pin grid array package, and method for manufacturing substrate for pin grid array package Download PDF

Info

Publication number
JP2011167753A
JP2011167753A JP2010036386A JP2010036386A JP2011167753A JP 2011167753 A JP2011167753 A JP 2011167753A JP 2010036386 A JP2010036386 A JP 2010036386A JP 2010036386 A JP2010036386 A JP 2010036386A JP 2011167753 A JP2011167753 A JP 2011167753A
Authority
JP
Japan
Prior art keywords
grid array
solder
substrate
pin grid
array package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010036386A
Other languages
Japanese (ja)
Other versions
JP5160576B2 (en
Inventor
Tomohiko Kasahara
智彦 笠原
Takeshi Nakano
健 中野
Seiji Shibata
誠治 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2010036386A priority Critical patent/JP5160576B2/en
Publication of JP2011167753A publication Critical patent/JP2011167753A/en
Application granted granted Critical
Publication of JP5160576B2 publication Critical patent/JP5160576B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solder paste containing lead-free solder powder and flux, and capable of dropping the reflow temperature when soldering a terminal to a conductive connection pin, and enhancing the pin erection property after mounting package components, a substrate for a pin grid array package and the pin grid array package using the same, and a method for manufacturing the substrate for the pin grid array package. <P>SOLUTION: The solder paste (4) for the pin grid array package contains Sn/Sb base lead-free solder powder, and flux. The Sn/Sb base lead-free solder powder contains first solder powder, and second solder powder having the melting point higher than that of the first solder powder. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ピングリッドアレイパッケージの製造工程において、端子と導電性接続ピンとを接合する際に使用するソルダペーストと、これを用いたピングリッドアレイパッケージ用基板及びピングリッドアレイパッケージ、並びにピングリッドアレイパッケージ用基板の製造方法に関する。   The present invention relates to a solder paste used when bonding terminals and conductive connection pins in a manufacturing process of a pin grid array package, a pin grid array package substrate and a pin grid array package using the same, and a pin grid array The present invention relates to a method for manufacturing a package substrate.

従来のピングリッドアレイパッケージ(以下、PGAパッケージともいう)の製造方法としては、例えば特許文献1に記載の方法が挙げられる。図4A〜図4Eは、前記特許文献1に記載されたPGAパッケージの製造方法の工程別断面図である。まず、片面に端子2が形成された基材1を用意する(図4A)。次いで、基材1の端子2が形成された面とは反対側の面に、低融点のSn/Pb系はんだを含有するソルダペースト30を印刷する(図4B)。次いで、端子2上に高融点のSn/Pb系はんだを含有するソルダペースト40を印刷する(図4C)。次いで、導電性接続ピン5をソルダペースト40に当接させた状態でリフローすることで、図4Dに示すように、端子2と導電性接続ピン5とが、ソルダペースト40中のSn/Pb系はんだからなる導電性接続部60により接合される。同時に、ソルダペースト30中のSn/Pb系はんだによりはんだバンプ70が形成される。次いで、はんだバンプ70上にパッケージ部品8を載置し、リフローすることで、図4Eに示すPGAパッケージが得られる。   As a conventional method for manufacturing a pin grid array package (hereinafter also referred to as a PGA package), for example, a method described in Patent Document 1 can be cited. 4A to 4E are cross-sectional views for each process of the method for manufacturing a PGA package described in Patent Document 1. FIG. First, the base material 1 in which the terminal 2 is formed on one side is prepared (FIG. 4A). Next, a solder paste 30 containing Sn / Pb solder having a low melting point is printed on the surface of the substrate 1 opposite to the surface on which the terminals 2 are formed (FIG. 4B). Next, a solder paste 40 containing a high melting point Sn / Pb solder is printed on the terminal 2 (FIG. 4C). Next, by reflowing the conductive connection pin 5 in contact with the solder paste 40, as shown in FIG. 4D, the terminal 2 and the conductive connection pin 5 are Sn / Pb-based in the solder paste 40. It joins by the electroconductive connection part 60 which consists of solder. At the same time, the solder bumps 70 are formed by the Sn / Pb solder in the solder paste 30. Next, the package component 8 is placed on the solder bump 70 and reflowed to obtain the PGA package shown in FIG. 4E.

しかし近年、環境汚染の問題から鉛に対する規制が強化され、Sn/Pb系はんだ粉末から鉛フリーはんだ粉末へと切り替わりつつある。   However, in recent years, regulations on lead have been strengthened due to the problem of environmental pollution, and switching from Sn / Pb solder powder to lead-free solder powder is being made.

ところが、99.3Sn/0.7Cu合金(質量比がSn/Cu=99.3/0.7)に代表される鉛フリーはんだは、Sn/Pb系はんだに比べて、約40℃高い融点を有するため、パッケージ部品を実装する際のリフロー温度としては230℃程度の高温が必要となる。そのため、図5に示すように、パッケージ部品8を実装するためのリフロー工程により、導電性接続ピン5が傾いたり、倒れたりして、基材1に対する導電性接続ピン5の垂直性(ピン立て性)が低下する可能性があることが、本発明者らの検討により判明した。   However, a lead-free solder represented by a 99.3 Sn / 0.7 Cu alloy (mass ratio is Sn / Cu = 99.3 / 0.7) has a melting point that is about 40 ° C. higher than that of Sn / Pb solder. Therefore, a high temperature of about 230 ° C. is required as the reflow temperature when mounting the package components. Therefore, as shown in FIG. 5, the conductive connection pin 5 is tilted or falls due to the reflow process for mounting the package component 8, and the perpendicularity of the conductive connection pin 5 with respect to the base material 1 (pin stand) It has been found by the study of the present inventors that there is a possibility that the property may be reduced.

特開2001−223290号公報JP 2001-223290 A

一方、端子と導電性接続ピンを接合するはんだとして、高融点のはんだを採用すれば、上記ピン立て性の低下を抑制することができる。しかし、近年では電子機器の薄型化や軽量化のために、PGAパッケージについても従来のセラミック系基材から樹脂系基材へと移行しつつあるため、高融点のはんだを採用すると、端子と導電性接続ピンを接合するためのリフロー工程により、樹脂系基材が劣化して、PGAパッケージ用基板の信頼性が損なわれるおそれがあった。   On the other hand, if a high melting point solder is used as the solder for joining the terminal and the conductive connection pin, the deterioration of the pinning property can be suppressed. However, in recent years, PGA packages have been shifting from conventional ceramic bases to resin bases in order to reduce the thickness and weight of electronic devices. Due to the reflow process for bonding the conductive connection pins, the resin base material may be deteriorated, and the reliability of the PGA package substrate may be impaired.

従って、端子と導電性接続ピンとを接合する際に使用するソルダペーストとしては、ピン立て性に優れ、かつ樹脂系基材の劣化を防止するために端子と導電性接続ピンを接合する際のリフロー温度を下げることができるものが望まれる。従来のソルダペーストでは、上記課題について充分に検討されていなかった。   Therefore, the solder paste used when joining the terminal and the conductive connection pin is excellent in pin standability and reflow when joining the terminal and the conductive connection pin to prevent deterioration of the resin-based substrate. What can lower the temperature is desired. In the conventional solder paste, the above problems have not been sufficiently studied.

本発明は、鉛フリーはんだ粉末及びフラックスを含有するソルダペーストにおいて、端子と導電性接続ピンを接合する際のリフロー温度を下げることができる上、パッケージ部品を実装した後のピン立て性を向上できるソルダペーストと、これを用いたピングリッドアレイパッケージ用基板及びピングリッドアレイパッケージと、ピングリッドアレイパッケージ用基板の製造方法を提供する。   In the solder paste containing lead-free solder powder and flux, the present invention can lower the reflow temperature when joining the terminal and the conductive connection pin, and can improve the pinning property after mounting the package component. A solder paste, a pin grid array package substrate using the solder paste, a pin grid array package, and a method of manufacturing the pin grid array package substrate are provided.

本発明者らは、融点が相違する2種類のSn/Sb系鉛フリーはんだ粉末を用いることによって、端子と導電性接続ピンを接合する際のリフロー温度を下げることができる上、パッケージ部品を実装した後のピン立て性を向上できることを見出し、本発明を完成するに至った。   By using two types of Sn / Sb lead-free solder powders having different melting points, the present inventors can lower the reflow temperature when joining the terminal and the conductive connection pin, and mount the package component. As a result, the inventors have found that the pinning property after the improvement can be improved, and have completed the present invention.

すなわち、本発明のソルダペーストは、ピングリッドアレイパッケージ用のソルダペーストであって、Sn/Sb系鉛フリーはんだ粉末と、フラックスとを含有し、前記Sn/Sb系鉛フリーはんだ粉末は、第一のはんだ粉末と、前記第一のはんだ粉末よりも融点が高い第二のはんだ粉末とを含有することを特徴とする。   That is, the solder paste of the present invention is a solder paste for a pin grid array package, and contains Sn / Sb-based lead-free solder powder and flux, and the Sn / Sb-based lead-free solder powder is first And a second solder powder having a melting point higher than that of the first solder powder.

本発明のピングリッドアレイパッケージ用基板は、基材と、該基材の片面に配設された端子と、該端子上に配設された導電性接続ピンとを有するピングリッドアレイパッケージ用基板であって、前記端子と、前記導電性接続ピンとが、上記本発明のソルダペーストを用いて接合されたことを特徴とする。   The pin grid array package substrate of the present invention is a pin grid array package substrate having a base, terminals disposed on one side of the base, and conductive connection pins disposed on the terminals. The terminal and the conductive connection pin are joined using the solder paste of the present invention.

本発明のピングリッドアレイパッケージは、上記本発明のピングリッドアレイパッケージ用基板と、該ピングリッドアレイパッケージ用基板の導電性接続ピンが配設されている面とは反対側の面に実装されたパッケージ部品とを有することを特徴とする。   The pin grid array package of the present invention is mounted on the surface opposite to the surface on which the pin grid array package substrate of the present invention and the conductive connection pins of the pin grid array package substrate are disposed. And a package component.

本発明のピングリッドアレイパッケージ用基板の製造方法は、基材と、該基材の片面に配設された端子と、該端子上に配設された導電性接続ピンとを有するピングリッドアレイパッケージ用基板の製造方法であって、前記端子と、前記導電性接続ピンとを、上記本発明のソルダペーストを用いて接合することを特徴とする。   A method for manufacturing a substrate for a pin grid array package according to the present invention is for a pin grid array package having a base material, terminals arranged on one side of the base material, and conductive connection pins arranged on the terminals. A method for manufacturing a substrate, wherein the terminal and the conductive connection pin are joined using the solder paste of the present invention.

本発明のソルダペーストによれば、端子と導電性接続ピンを接合する際のリフロー温度を下げることができる上、パッケージ部品を実装した後のピン立て性を向上できるソルダペーストを提供できる。また、本発明のピングリッドアレイパッケージ用基板及びその製造方法、並びにピングリッドアレイパッケージによれば、リフロー工程に起因する基材の劣化が抑制され、かつピン立て性に優れるピングリッドアレイパッケージを提供できる。   According to the solder paste of the present invention, it is possible to provide a solder paste capable of lowering the reflow temperature when joining the terminal and the conductive connection pin, and improving the pin standability after mounting the package component. Further, according to the pin grid array package substrate, the manufacturing method thereof, and the pin grid array package of the present invention, it is possible to provide a pin grid array package that suppresses deterioration of the substrate due to the reflow process and has excellent pinning property. it can.

A〜Eは、本発明のPGAパッケージの製造方法の一例を示す工程別断面図である。AE is sectional drawing according to process which shows an example of the manufacturing method of the PGA package of this invention. 条件Aのリフロー条件を示すグラフである。6 is a graph showing reflow conditions for condition A. 条件Bのリフロー条件を示すグラフである。6 is a graph showing a reflow condition of condition B. A〜Eは、従来のPGAパッケージの製造方法の一例を示す工程別断面図である。AE is sectional drawing according to process which shows an example of the manufacturing method of the conventional PGA package. 従来のPGAパッケージの一例を示す断面図である。It is sectional drawing which shows an example of the conventional PGA package.

本発明のソルダペーストは、PGAパッケージの製造工程において、端子と導電性接続ピンとを接合する際に使用するソルダペーストであって、鉛フリーはんだ粉末及びフラックスを含有するソルダペーストを対象とする。鉛フリーはんだ粉末としては、第一のはんだ粉末と、前記第一のはんだ粉末よりも融点が高い第二のはんだ粉末を含有するSn/Sb系鉛フリーはんだ粉末を用いる。なお、本発明でいう「融点」とは、融解開始温度のことであり、示差走査熱量測定(DSC)における固相線温度を指す。以下、本発明のソルダペーストに含有される(又は含有され得る)成分について説明する。   The solder paste of the present invention is a solder paste used when joining terminals and conductive connection pins in a PGA package manufacturing process, and is intended for a solder paste containing lead-free solder powder and flux. As the lead-free solder powder, Sn / Sb-based lead-free solder powder containing a first solder powder and a second solder powder having a melting point higher than that of the first solder powder is used. In the present invention, the “melting point” refers to the melting start temperature and refers to the solidus temperature in differential scanning calorimetry (DSC). Hereinafter, the components contained in (or can be contained in) the solder paste of the present invention will be described.

(Sn/Sb系鉛フリーはんだ粉末)
本発明では、Sn/Sb系鉛フリーはんだ粉末を用いるが、「鉛フリーはんだ粉末」とは、鉛を添加しないはんだ粉末のことをいう。ただし、はんだ粉末中に、不可避的不純物として鉛が存在することは許容されるが、この場合、鉛の量は、1000ppm以下であることが好ましい。
(Sn / Sb lead-free solder powder)
In the present invention, Sn / Sb-based lead-free solder powder is used, and “lead-free solder powder” refers to solder powder to which lead is not added. However, the presence of lead as an inevitable impurity in the solder powder is allowed, but in this case, the amount of lead is preferably 1000 ppm or less.

本発明で用いられるSn/Sb系鉛フリーはんだ粉末は、第一のはんだ粉末と、前記第一のはんだ粉末よりも融点が高い第二のはんだ粉末とを含有する。融点が相違する2種類のはんだ粉末を用いると、端子と導電性接続ピンを接合する際のリフロー工程において、先に第一のはんだ粉末(低融点はんだ)が溶融し、この溶融した低融点はんだが高融点の第二のはんだ粉末に接触し、これらが融合することによって、はんだ全体として溶融しやすくなり、リフロー温度を下げることができると考えられる。これにより、例えば、リフロー温度を250℃未満まで下げることができる。また、高融点の第二のはんだ粉末同士が第一のはんだ粉末を介して融合することによって、はんだ接合部が強化されると共に、第一及び第二のはんだ粉末のいずれもがSn/Sb系はんだ粉末であるため、ピン立て性が良好になるものと考えられる。   The Sn / Sb lead-free solder powder used in the present invention contains a first solder powder and a second solder powder having a melting point higher than that of the first solder powder. When two types of solder powders having different melting points are used, the first solder powder (low melting point solder) is first melted in the reflow process when joining the terminal and the conductive connection pin, and this molten low melting point solder is used. Is in contact with the second solder powder having a high melting point, and these are fused, so that the entire solder is easily melted and the reflow temperature can be lowered. Thereby, for example, the reflow temperature can be lowered to less than 250 ° C. Further, the second solder powder having a high melting point is fused through the first solder powder, whereby the solder joint portion is strengthened, and both the first and second solder powders are Sn / Sb-based. Since it is a solder powder, it is considered that pin standability is improved.

第一のはんだ粉末としては、例えば、融点が好ましくは230〜240℃未満、より好ましくは232〜238℃のはんだ粉末が使用できる。第二のはんだ粉末としては、例えば、融点が好ましくは240〜260℃未満、より好ましくは240〜250℃のはんだ粉末が使用できる。リフロー温度の低減及びピン立て性向上の観点から、第一のはんだ粉末と第二のはんだ粉末の融点の差は、好ましくは5〜30℃であり、より好ましくは10〜25℃である。はんだ粉末の融点を制御する方法としては、例えば、SnとSbの含有比率を調整する方法が挙げられる。即ち、Sbの含有比率を上げると融点は高くなり、Sbの含有比率を下げると融点は低くなる。   As the first solder powder, for example, a solder powder having a melting point of preferably less than 230 to 240 ° C., more preferably 232 to 238 ° C. can be used. As the second solder powder, for example, a solder powder having a melting point of preferably less than 240 to 260 ° C., more preferably 240 to 250 ° C. can be used. From the viewpoint of reducing the reflow temperature and improving the pinning property, the difference in melting point between the first solder powder and the second solder powder is preferably 5 to 30 ° C, more preferably 10 to 25 ° C. Examples of a method for controlling the melting point of the solder powder include a method for adjusting the content ratio of Sn and Sb. That is, increasing the Sb content ratio increases the melting point, and decreasing the Sb content ratio decreases the melting point.

第一のはんだ粉末の具体例としては、リフロー温度の低減の観点から、Sb3〜7質量%と残部Snからなるはんだ粉末が好ましく、Sb3〜6質量%と残部Snからなるはんだ粉末がより好ましい。また、第二のはんだ粉末の具体例としては、ピン立て性向上の観点から、Sb10〜20質量%と残部Snからなるはんだ粉末が好ましく、リフロー温度低減とピン立て性向上を両立させる観点から、Sb10〜18質量%と残部Snからなるはんだ粉末がより好ましい。なお、上記「残部Sn」とは、Sb以外の成分の全てが厳密にSnからなることを意味しているわけではなく、不可避的不純物としてSb及びSn以外の他の成分が存在することは許容される。この場合、他の成分の量は、リフロー温度の低減及びピン立て性向上の観点から、1000ppm以下であることが好ましい。Snの含有量は、端子と導電性接続ピンとの接合箇所の信頼性向上の観点から、80〜97質量%であることが好ましく、82〜97質量%であることがより好ましく、84〜97質量%であることが更に好ましい。   As a specific example of the first solder powder, from the viewpoint of reducing the reflow temperature, a solder powder consisting of 3 to 7% by mass of Sb and the remaining Sn is preferable, and a solder powder consisting of 3 to 6% by mass of Sb and the remaining Sn is more preferable. In addition, as a specific example of the second solder powder, from the viewpoint of improving pin standability, a solder powder composed of Sb 10 to 20% by mass and the remaining Sn is preferable, and from the viewpoint of achieving both reflow temperature reduction and pin stand improvement. A solder powder composed of 10 to 18% by mass of Sb and the remaining Sn is more preferable. Note that the “remainder Sn” does not mean that all components other than Sb are strictly composed of Sn, and it is allowed that components other than Sb and Sn exist as unavoidable impurities. Is done. In this case, the amount of the other component is preferably 1000 ppm or less from the viewpoint of reducing the reflow temperature and improving the pinning property. The content of Sn is preferably 80 to 97% by mass, more preferably 82 to 97% by mass, and 84 to 97% by mass from the viewpoint of improving the reliability of the joint portion between the terminal and the conductive connection pin. % Is more preferable.

Sn/Sb系鉛フリーはんだ粉末中の第一のはんだ粉末の含有量は、リフロー温度低減、及びピン立て性向上の観点から、10〜40質量%であることが好ましく、15〜35質量%であることがより好ましく、20〜30質量%であることが更に好ましい。   The content of the first solder powder in the Sn / Sb-based lead-free solder powder is preferably 10 to 40% by mass from the viewpoint of reducing the reflow temperature and improving the pinning property, and is 15 to 35% by mass. More preferably, it is more preferably 20 to 30% by mass.

Sn/Sb系鉛フリーはんだ粉末中の第二のはんだ粉末の含有量は、リフロー温度低減、及びピン立て性向上の観点から、60〜90質量%であることが好ましく、65〜85質量%であることがより好ましく、70〜80質量%であることが更に好ましい。   The content of the second solder powder in the Sn / Sb-based lead-free solder powder is preferably 60 to 90% by mass, and 65 to 85% by mass from the viewpoint of reducing the reflow temperature and improving the pinning property. More preferably, it is more preferably 70 to 80% by mass.

本発明で用いられるSn/Sb系鉛フリーはんだ粉末は、平均粒径が1〜50μmであることが好ましく、5〜45μmであることがより好ましく、10〜40μmであることが更に好ましい。平均粒径を1μm以上とすることで、ソルダペーストを印刷に適した粘度に容易に調整することができる。一方、平均粒径を50μm以下とすることで、PGAパッケージのピン間隔の狭ピッチ化に容易に対応できる。なお、上記「平均粒径」は、レーザー回折式分析装置により測定できる。レーザー回折式分析装置としては、例えば、レーザー回折粒子アナライザーCoulter LS130(BECMAN COULTER社製)を使用できる。   The Sn / Sb-based lead-free solder powder used in the present invention preferably has an average particle size of 1 to 50 μm, more preferably 5 to 45 μm, and still more preferably 10 to 40 μm. By setting the average particle size to 1 μm or more, the solder paste can be easily adjusted to a viscosity suitable for printing. On the other hand, when the average particle size is 50 μm or less, it is possible to easily cope with a narrow pitch of the pin interval of the PGA package. The “average particle diameter” can be measured with a laser diffraction analyzer. As the laser diffraction type analyzer, for example, a laser diffraction particle analyzer Coulter LS130 (manufactured by BECMAN COULTER) can be used.

なお、本発明で用いられるSn/Sb系鉛フリーはんだ粉末には、第一及び第二のはんだ粉末以外に更に別のSn/Sb系はんだ粉末が含まれていてもよい。例えば、融点が第一のはんだ粉末と第二のはんだ粉末の中間の値を示す第三のはんだ粉末が含まれていてもよい。   The Sn / Sb-based lead-free solder powder used in the present invention may further contain another Sn / Sb-based solder powder in addition to the first and second solder powders. For example, a third solder powder having a melting point intermediate between the first solder powder and the second solder powder may be included.

(フラックス)
本発明で用いられるフラックスは、特に限定されず、従来のソルダペーストで使用されている配合のものを使用できる。例えば、ロジン系樹脂含有フラックスや、熱硬化性樹脂含有フラックス等が使用できる。なかでも、はんだ付け時の作業性及びリペアの容易性の観点から、ロジン系樹脂含有フラックスを使用するのが好ましい。
(flux)
The flux used by this invention is not specifically limited, The thing of the mixing | blending used with the conventional solder paste can be used. For example, a rosin resin-containing flux, a thermosetting resin-containing flux, or the like can be used. Especially, it is preferable to use a rosin-based resin-containing flux from the viewpoint of workability during soldering and ease of repair.

ロジン系樹脂含有フラックスとしては、ロジン系樹脂、活性剤、チクソ剤、溶剤等を含有するフラックスが使用できる。ロジン系樹脂としては、例えばロジン及びその変性ロジン等の誘導体が挙げられ、これらは併用もできる。具体的には例えばガムロジン、ウッドロジン、重合ロジン、フェノール変性ロジンやこれらの誘導体等が挙げられる。ロジン系樹脂の含有量は、はんだ付け性の観点から、フラックス中、30〜70質量%が好ましい。活性剤としては、有機アミンのハロゲン化水素塩及び有機酸が挙げられ、具体的にはジフェニルグアニジン臭化水素酸塩、シクロヘキシルアミン臭化水素酸塩、ジエチルアミン塩酸塩、トリエタノールアミン臭化水素酸塩、モノエタノールアミン臭化水素酸塩、アジピン酸、セバチン酸等が挙げられる。活性剤の含有量は、残さによる腐食を抑制し、絶縁抵抗を損なわない観点、更にははんだ付け性、はんだボールを生じさせないようにする観点から、フラックス中、0.1〜10質量%が好ましい。チクソ剤としては、硬化ヒマシ油、水素添加ヒマシ油、脂肪酸アマイド類、オキシ脂肪酸類等が挙げられる。チクソ剤の含有量は、ソルダペーストを印刷に適した粘度に調整する観点から、フラックス中、3〜15質量%が好ましい。溶剤としては、例えばヘキシルカルビトール、ヘキシルジグリコール、ブチルカルビトール等が挙げられる。溶剤の含有量は、ソルダペーストを印刷に適した粘度に調整する観点から、フラックス中、30〜50質量%が好ましい。   As the rosin resin-containing flux, a flux containing a rosin resin, an activator, a thixotropic agent, a solvent and the like can be used. Examples of the rosin-based resin include rosin and derivatives thereof such as modified rosin, and these can be used in combination. Specific examples include gum rosin, wood rosin, polymerized rosin, phenol-modified rosin, and derivatives thereof. The content of the rosin resin is preferably 30 to 70% by mass in the flux from the viewpoint of solderability. Activators include organic amine hydrohalides and organic acids, specifically diphenylguanidine hydrobromide, cyclohexylamine hydrobromide, diethylamine hydrochloride, triethanolamine hydrobromide. Salts, monoethanolamine hydrobromide, adipic acid, sebacic acid and the like. The content of the activator is preferably 0.1 to 10% by mass in the flux from the viewpoint of suppressing corrosion due to the residue and not impairing the insulation resistance, and further from the viewpoint of preventing solderability and solder balls. . Examples of the thixotropic agent include hydrogenated castor oil, hydrogenated castor oil, fatty acid amides, and oxy fatty acids. The content of the thixotropic agent is preferably 3 to 15% by mass in the flux from the viewpoint of adjusting the solder paste to a viscosity suitable for printing. Examples of the solvent include hexyl carbitol, hexyl diglycol, butyl carbitol and the like. The content of the solvent is preferably 30 to 50% by mass in the flux from the viewpoint of adjusting the solder paste to a viscosity suitable for printing.

本発明のソルダペーストにおいて、フラックスの含有量は、9〜13質量%であることが好ましく、10〜12質量%であることがより好ましい。上記範囲とすることにより、ペーストとしての粘性やチクソ性が良好となり、印刷やディスペンス塗布などの量産工程に適したソルダペーストが得られる。同様の観点から、本発明のソルダペーストにおいて、Sn/Sb系鉛フリーはんだ粉末の含有量は、81〜91質量%であることが好ましく、88〜90質量%であることがより好ましい。   In the solder paste of the present invention, the flux content is preferably 9 to 13% by mass, and more preferably 10 to 12% by mass. By setting it as the said range, the viscosity and thixotropy as a paste will become favorable, and the solder paste suitable for mass production processes, such as printing and dispensing application | coating, will be obtained. From the same viewpoint, in the solder paste of the present invention, the content of the Sn / Sb-based lead-free solder powder is preferably 81 to 91% by mass, and more preferably 88 to 90% by mass.

本発明のソルダペースト、又はソルダペーストに含まれるフラックスは、上述した成分に加えて、必要に応じて種々の添加剤、例えば界面活性剤、消泡剤、レベリング剤等の添加剤などを含有することができる。なかでも、界面活性剤を添加すると、はんだ濡れ広がり性が向上するため好ましい。   The solder paste of the present invention or the flux contained in the solder paste contains various additives as necessary, for example, additives such as surfactants, antifoaming agents, leveling agents, etc. in addition to the above-described components. be able to. Among these, it is preferable to add a surfactant because solder wettability is improved.

本発明のソルダペーストは、上述した必須成分及び必要に応じて添加される添加剤と共に混練処理することにより容易に製造することができる。   The solder paste of the present invention can be easily produced by kneading together with the above-described essential components and additives added as necessary.

次に、上記本発明のソルダペーストを用いたPGAパッケージ用基板の製造方法と、PGAパッケージの製造方法について図1A〜Eを参照しながら説明する。   Next, a method for manufacturing a PGA package substrate using the solder paste of the present invention and a method for manufacturing a PGA package will be described with reference to FIGS.

まず、図1Aに示すように、片面に端子2が形成された基材1を用意する。基材1としては、特に限定されず、一層又は多層のセラミック系基材や、一層又は多層の樹脂系基材等が使用できるが、樹脂系基材を用いて高温(特に250℃以上)で後述するリフロー工程を行うと、変色や変形等が生じやすいため、樹脂系基材を用いる場合は、250℃未満のリフロー温度を採用することが望ましい。本発明によれば、リフロー温度の低減を容易に行うことができるため、基材1として樹脂系基材を用いる場合に、特に本発明の効果が有効に発揮される。   First, as shown in FIG. 1A, a base material 1 having terminals 2 formed on one side is prepared. The substrate 1 is not particularly limited, and a single-layer or multilayer ceramic-based substrate, a single-layer or multilayer resin-based substrate, or the like can be used, but the resin-based substrate is used at a high temperature (particularly 250 ° C. or higher). When a reflow process described later is performed, discoloration, deformation, and the like are likely to occur. Therefore, when using a resin-based substrate, it is desirable to employ a reflow temperature of less than 250 ° C. According to the present invention, since the reflow temperature can be easily reduced, the effect of the present invention is particularly effectively exhibited when a resin-based substrate is used as the substrate 1.

次いで、図1Bに示すように、基材1の端子2が形成された面とは反対側の面に、ソルダペースト3を塗布する。塗布方法は特に限定されず、スクリーン印刷法やディスペンス塗布法等が採用できる。   Next, as shown in FIG. 1B, a solder paste 3 is applied to the surface of the substrate 1 opposite to the surface on which the terminals 2 are formed. The coating method is not particularly limited, and a screen printing method, a dispense coating method, or the like can be employed.

ソルダペースト3としては、後述するソルダペースト4中のはんだ粉末よりも低い融点を有するはんだ粉末が含まれる限り、特に限定されないが、環境負荷軽減の観点から、鉛フリーはんだ粉末を含むソルダペーストが好ましい。鉛フリーはんだ粉末としては、例えば、Sn/Cu系、Sn/Bi系、Sn/In系、Sn/Zn系、Sn/Ag/Cu系、Sn/Cu/Bi系等が挙げられる。コストの観点からは、ソルダペースト3として、Sn/Cu系鉛フリーはんだ粉末を含むソルダペーストを使用することが好ましい。   The solder paste 3 is not particularly limited as long as a solder powder having a melting point lower than that of a solder powder in the solder paste 4 described later is included, but a solder paste containing a lead-free solder powder is preferable from the viewpoint of reducing environmental burden. . Examples of the lead-free solder powder include Sn / Cu series, Sn / Bi series, Sn / In series, Sn / Zn series, Sn / Ag / Cu series, and Sn / Cu / Bi series. From the viewpoint of cost, it is preferable to use a solder paste containing Sn / Cu-based lead-free solder powder as the solder paste 3.

次いで、図1Cに示すように、端子2上に上述した本発明のソルダペースト4を塗布する。塗布方法は特に限定されず、スクリーン印刷法やディスペンス塗布法等が採用できる。   Next, as shown in FIG. 1C, the above-described solder paste 4 of the present invention is applied onto the terminals 2. The coating method is not particularly limited, and a screen printing method, a dispense coating method, or the like can be employed.

次いで、導電性接続ピン5をソルダペースト4に当接させた状態でリフローすることで、図1Dに示すように、端子2と導電性接続ピン5とが、ソルダペースト4中のSn/Sb系はんだからなる導電性接続部6により接合される。同時に、ソルダペースト3中のはんだ(好ましくはSn/Cu系鉛フリーはんだ)によりはんだバンプ7が形成される。この際のリフロー温度は、基材1の変色や変形を防止する観点から、250℃未満であることが好ましい。以上の工程により、図1Dに示すPGAパッケージ用基板10が得られる。   Next, by reflowing the conductive connection pin 5 in contact with the solder paste 4, as shown in FIG. 1D, the terminal 2 and the conductive connection pin 5 are Sn / Sb-based in the solder paste 4. It joins by the electroconductive connection part 6 which consists of solder. At the same time, solder bumps 7 are formed by solder (preferably Sn / Cu lead-free solder) in the solder paste 3. In this case, the reflow temperature is preferably less than 250 ° C. from the viewpoint of preventing discoloration and deformation of the substrate 1. Through the above steps, the PGA package substrate 10 shown in FIG. 1D is obtained.

更に、図1Eに示すように、上記で得られたPGAパッケージ用基板10のはんだバンプ7上に、IC、LSI等のパッケージ部品8を載置し、リフローすることで、PGAパッケージ20が得られる。この際のリフロー温度は、ソルダペースト3として、鉛フリーはんだ粉末を含有するソルダペーストを用いた場合、通常は230℃以上となる。このように高温下でパッケージ部品8を実装するためのリフロー工程を行っても、ソルダペースト4として、上述した本発明のソルダペーストを用いることによって、ピン立て性の良好なPGAパッケージ20が得られる。   Further, as shown in FIG. 1E, a PGA package 20 is obtained by placing a package component 8 such as an IC or LSI on the solder bump 7 of the PGA package substrate 10 obtained as described above and performing reflow. . The reflow temperature at this time is usually 230 ° C. or higher when a solder paste containing lead-free solder powder is used as the solder paste 3. Thus, even if the reflow process for mounting the package component 8 at a high temperature is performed, the PGA package 20 with good pinning property can be obtained by using the above-described solder paste of the present invention as the solder paste 4. .

以上、本発明の一実施形態について説明したが、本発明は上記実施形態には限定されない。例えば、上記実施形態では、パッケージ部品実装用ソルダペーストを塗布した後で、本発明のソルダペースト(ピン固定用ソルダペースト)を塗布したが、塗布の順番は逆でもよい。   Although one embodiment of the present invention has been described above, the present invention is not limited to the above embodiment. For example, in the above embodiment, the solder paste of the present invention (pin fixing solder paste) is applied after the package component mounting solder paste is applied, but the order of application may be reversed.

また、上記実施形態では、PGAパッケージ用基板にはんだバンプを形成したが、本発明のPGAパッケージ用基板は、はんだバンプが形成されていなくてもよい。その場合、例えばパッケージ部品側にはんだバンプを設けておいて、そのはんだバンプとPGAパッケージ用基板上の端子とを接合することによって、パッケージ部品を実装してもよい。   Moreover, in the said embodiment, although the solder bump was formed in the board | substrate for PGA packages, the solder bump does not need to be formed in the board | substrate for PGA packages of this invention. In that case, for example, a solder bump may be provided on the package component side, and the package component may be mounted by joining the solder bump and a terminal on the PGA package substrate.

以下に実施例を示し、本発明をより具体的に説明する。これら実施例は、本発明における最良の実施形態の一例ではあるものの、本発明はこれら実施例により限定を受けるものではない。   Hereinafter, the present invention will be described in more detail with reference to examples. These examples are examples of the best mode of the present invention, but the present invention is not limited by these examples.

(ピン固定用ソルダペーストの調製)
ロジン系樹脂(ハリマ化成社製 ハリフェノール512)48質量%、チクソ剤(硬化ヒマシ油)9質量%、活性剤(アジピン酸)8質量%、界面活性剤(ビックケミージャパン株式会社製 BYK361N)1質量%、及び溶剤としてヘキシルジグリコール34質量%を同容器に計量し、らいかい機を用いて混合し、フラックスを調製した。得られたフラックスと、表1に示すピン固定用はんだ粉末とを、フラックス:はんだ粉末=10:90の比率で計量し、これらを混練機にて2時間混合することで、ピン固定用ソルダペーストを調製した。なお、表1において、各はんだ粉末A及びBの融点は、示差走査熱量計(セイコーインスツルメント社製、DSC6200)を用い、窒素雰囲気下、昇温速度を10℃/分、測定温度範囲を30〜600℃として測定した。測定の際は、吸熱量が1.5J/g以上あるものを測定対象物由来のピークとし、それ未満のピークは、分析精度の観点から除外した。
(Preparation of solder paste for pin fixing)
Rosin resin (Harima Chemical Co., Ltd. Hariphenol 512) 48% by mass, thixotropic agent (cured castor oil) 9% by mass, activator (adipic acid) 8% by mass, surfactant (BYK361N, BYK361 Japan) 1 Mass% and 34% by mass of hexyl diglycol as a solvent were weighed in the same container and mixed using a rough machine to prepare a flux. The obtained flux and the pin fixing solder powder shown in Table 1 were weighed in a ratio of flux: solder powder = 10: 90, and these were mixed in a kneader for 2 hours to obtain a pin fixing solder paste. Was prepared. In Table 1, the melting points of the solder powders A and B were measured using a differential scanning calorimeter (DSC6200, manufactured by Seiko Instruments Inc.) under a nitrogen atmosphere at a heating rate of 10 ° C./min and a measurement temperature range. It measured as 30-600 degreeC. At the time of measurement, those having an endotherm of 1.5 J / g or more were regarded as peaks derived from the measurement object, and peaks less than that were excluded from the viewpoint of analysis accuracy.

(パッケージ部品実装用ソルダペーストの調製)
上記ピン固定用ソルダペーストの調製方法において、鉛フリーはんだ粉末として99.3Sn/0.7Cu合金はんだ粉末(上記測定方法による融点:227℃)を用いたこと以外は、上記と同様の方法でパッケージ部品実装用ソルダペーストを調製した。
(Preparation of solder paste for mounting package parts)
In the method for preparing the solder paste for pin fixing, the package was prepared in the same manner as above except that 99.3 Sn / 0.7 Cu alloy solder powder (melting point by the above measuring method: 227 ° C.) was used as the lead-free solder powder A solder paste for component mounting was prepared.

(ピン立て性評価)
片面に10×10個のランド(径:1.4mm、間隔:4.2mm)が形成されたガラスエポキシ基板(FR−4、厚み0.6mm(導体の厚みは12μm))のランド面とは反対面に、上記パッケージ部品実装用ソルダペーストをメタルスキージで印刷した。次いで、ランド上に上記ピン固定用ソルダペーストをメタルスキージで印刷した。そして、印刷されたピン固定用ソルダペースト上にそれぞれピン(金めっきされたもの(材質:42アロイ)、軸径:0.3mm、ヘッド径:0.9mm、長さ:2.07mm)を当接させた状態で、リフロー条件A(図2)又はリフロー条件B(図3)にて加熱して、PGAパッケージ用基板を作製した。次いで、このPGAパッケージ用基板のはんだバンプ上にICチップを載置し、リフロー条件A(図2)又はリフロー条件B(図3)にて加熱して、PGAパッケージを作製した。得られたPGAパッケージについて目視観察により、以下の基準でピン立て性評価を行った。
○:異常なし
△:若干傾いたピンがある
×:倒れたピンがある
−:はんだが完全に溶融しなかったため、ピン−ランド間に接着不良が生じている
(Evaluation of pinning ability)
What is the land surface of a glass epoxy substrate (FR-4, thickness 0.6 mm (conductor thickness is 12 μm)) on which 10 × 10 lands (diameter: 1.4 mm, interval: 4.2 mm) are formed on one side On the other side, the package component mounting solder paste was printed with a metal squeegee. Next, the pin fixing solder paste was printed on the land with a metal squeegee. Pins (gold-plated (material: 42 alloy), shaft diameter: 0.3 mm, head diameter: 0.9 mm, length: 2.07 mm) are applied to the printed pin fixing solder paste. In the contact state, the substrate was heated under reflow condition A (FIG. 2) or reflow condition B (FIG. 3) to produce a PGA package substrate. Next, an IC chip was placed on the solder bumps of this PGA package substrate, and heated under reflow condition A (FIG. 2) or reflow condition B (FIG. 3) to produce a PGA package. About the obtained PGA package, pin stand property evaluation was performed on the following references | standards by visual observation.
○: No abnormality △: There is a pin that is slightly tilted ×: There is a pin that has fallen-: Since the solder did not melt completely, adhesion failure occurred between the pin and land

(リフロー耐熱性評価)
上記ピン立て性評価で評価した各PGAパッケージについて目視観察により、以下の基準でリフロー耐熱性評価を行った。
○:異常なし
×:基材が変色している
(Reflow heat resistance evaluation)
About each PGA package evaluated by the said pin stand property evaluation, reflow heat resistance evaluation was performed on the following references | standards by visual observation.
○: No abnormality ×: The base material is discolored

Figure 2011167753
Figure 2011167753

表1に示すように、本発明の実施例は、比較例に比べ、いずれの評価項目についても良好な結果が得られた。よって、本発明によれば、リフロー工程に起因する基材の劣化が抑制され、かつピン立て性に優れるピングリッドアレイパッケージを提供できることが確認された。   As shown in Table 1, in the examples of the present invention, better results were obtained for any of the evaluation items as compared with the comparative examples. Therefore, according to the present invention, it has been confirmed that a pin grid array package can be provided in which deterioration of the base material due to the reflow process is suppressed and pin standability is excellent.

1 基材
2 端子
3 パッケージ部品実装用ソルダペースト
4 ピン固定用ソルダペースト
5 導電性接続ピン
6 導電性接続部
7 はんだバンプ
8 パッケージ部品
10 PGAパッケージ用基板
20 PGAパッケージ
DESCRIPTION OF SYMBOLS 1 Base material 2 Terminal 3 Solder paste for package component mounting 4 Solder paste for pin fixing 5 Conductive connection pin 6 Conductive connection portion 7 Solder bump 8 Package component 10 PGA package substrate 20 PGA package

Claims (9)

ピングリッドアレイパッケージ用のソルダペーストであって、
Sn/Sb系鉛フリーはんだ粉末と、フラックスとを含有し、
前記Sn/Sb系鉛フリーはんだ粉末は、第一のはんだ粉末と、前記第一のはんだ粉末よりも融点が高い第二のはんだ粉末とを含有する、ソルダペースト。
Solder paste for pin grid array package,
Sn / Sb based lead-free solder powder and flux,
The Sn / Sb-based lead-free solder powder is a solder paste containing a first solder powder and a second solder powder having a melting point higher than that of the first solder powder.
前記第一のはんだ粉末は、Sb3〜7質量%と残部Snからなり、
前記第二のはんだ粉末は、Sb10〜20質量%と残部Snからなる、請求項1記載のソルダペースト。
The first solder powder is composed of 3 to 7% by mass of Sb and the remaining Sn,
The solder paste according to claim 1, wherein the second solder powder is composed of 10 to 20% by mass of Sb and the remaining Sn.
前記Sn/Sb系鉛フリーはんだ粉末は、平均粒径が1〜50μmである、請求項1又は2記載のソルダペースト。   The solder paste according to claim 1 or 2, wherein the Sn / Sb-based lead-free solder powder has an average particle size of 1 to 50 µm. 基材と、該基材の片面に配設された端子と、該端子上に配設された導電性接続ピンとを有するピングリッドアレイパッケージ用基板であって、
前記端子と、前記導電性接続ピンとが、請求項1〜3のいずれか1項記載のソルダペーストを用いて接合された、ピングリッドアレイパッケージ用基板。
A substrate for a pin grid array package having a substrate, terminals disposed on one side of the substrate, and conductive connection pins disposed on the terminals,
The board | substrate for pin grid array packages to which the said terminal and the said electroconductive connection pin were joined using the solder paste of any one of Claims 1-3.
前記基材の導電性接続ピンが配設されている面とは反対側の面に形成されたはんだバンプを更に有する、請求項4記載のピングリッドアレイパッケージ用基板。   The substrate for a pin grid array package according to claim 4, further comprising solder bumps formed on a surface opposite to a surface on which the conductive connection pins of the base material are disposed. 請求項4又は5記載のピングリッドアレイパッケージ用基板と、該ピングリッドアレイパッケージ用基板の導電性接続ピンが配設されている面とは反対側の面に実装されたパッケージ部品とを有する、ピングリッドアレイパッケージ。   The substrate for a pin grid array package according to claim 4 or 5, and a package component mounted on a surface opposite to the surface on which the conductive connection pins of the substrate for a pin grid array package are disposed. Pin grid array package. 前記パッケージ部品を実装する際のリフロー温度が、230℃以上である、請求項6記載のピングリッドアレイパッケージ。   The pin grid array package according to claim 6, wherein a reflow temperature when mounting the package component is 230 ° C. or higher. 基材と、該基材の片面に配設された端子と、該端子上に配設された導電性接続ピンとを有するピングリッドアレイパッケージ用基板の製造方法であって、
前記端子と、前記導電性接続ピンとを、請求項1〜3のいずれか1項記載のソルダペーストを用いて接合する、ピングリッドアレイパッケージ用基板の製造方法。
A method for manufacturing a substrate for a pin grid array package having a base material, terminals disposed on one side of the base material, and conductive connection pins disposed on the terminal,
The manufacturing method of the board | substrate for pin grid array packages which joins the said terminal and the said electroconductive connection pin using the solder paste of any one of Claims 1-3.
前記端子と前記導電性接続ピンとを接合する際のリフロー温度が、250℃未満である、請求項8記載のピングリッドアレイパッケージ用基板の製造方法。   The manufacturing method of the board | substrate for pin grid array packages of Claim 8 whose reflow temperature at the time of joining the said terminal and the said conductive connection pin is less than 250 degreeC.
JP2010036386A 2010-02-22 2010-02-22 Solder paste, pin grid array package substrate and pin grid array package using the same, and method for manufacturing pin grid array package substrate Active JP5160576B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010036386A JP5160576B2 (en) 2010-02-22 2010-02-22 Solder paste, pin grid array package substrate and pin grid array package using the same, and method for manufacturing pin grid array package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010036386A JP5160576B2 (en) 2010-02-22 2010-02-22 Solder paste, pin grid array package substrate and pin grid array package using the same, and method for manufacturing pin grid array package substrate

Publications (2)

Publication Number Publication Date
JP2011167753A true JP2011167753A (en) 2011-09-01
JP5160576B2 JP5160576B2 (en) 2013-03-13

Family

ID=44682408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010036386A Active JP5160576B2 (en) 2010-02-22 2010-02-22 Solder paste, pin grid array package substrate and pin grid array package using the same, and method for manufacturing pin grid array package substrate

Country Status (1)

Country Link
JP (1) JP5160576B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077747A (en) * 2011-09-30 2013-04-25 Ibiden Co Ltd Pin grid array package substrate, and method of manufacturing pin grid array package substrate
JP2013525121A (en) * 2010-05-03 2013-06-20 インディウム コーポレーション Mixed alloy solder paste
JP2014004590A (en) * 2012-06-21 2014-01-16 Tamura Seisakusho Co Ltd Solder composition
EP3708290A4 (en) * 2018-04-13 2020-09-16 Senju Metal Industry Co., Ltd Solder paste

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339006A (en) * 2000-05-30 2001-12-07 Ibiden Co Ltd Multilayer printed wiring board
JP2002113590A (en) * 2000-10-05 2002-04-16 Senju Metal Ind Co Ltd Solder paste

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339006A (en) * 2000-05-30 2001-12-07 Ibiden Co Ltd Multilayer printed wiring board
JP2002113590A (en) * 2000-10-05 2002-04-16 Senju Metal Ind Co Ltd Solder paste

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013525121A (en) * 2010-05-03 2013-06-20 インディウム コーポレーション Mixed alloy solder paste
JP2013077747A (en) * 2011-09-30 2013-04-25 Ibiden Co Ltd Pin grid array package substrate, and method of manufacturing pin grid array package substrate
JP2014004590A (en) * 2012-06-21 2014-01-16 Tamura Seisakusho Co Ltd Solder composition
EP3708290A4 (en) * 2018-04-13 2020-09-16 Senju Metal Industry Co., Ltd Solder paste

Also Published As

Publication number Publication date
JP5160576B2 (en) 2013-03-13

Similar Documents

Publication Publication Date Title
JP5238088B1 (en) Solder alloy, solder paste and electronic circuit board
JP5324007B1 (en) Solder alloy, solder paste and electronic circuit board
JP6402213B2 (en) Solder composition and electronic substrate
JP5722302B2 (en) Lead-free solder alloy, solder paste using this, and mounted product
WO2014013632A1 (en) Solder alloy, solder paste, and electronic circuit board
US10906137B2 (en) Solder composition and electronic board
JP6027426B2 (en) Solder paste and soldering mounting method
JP5951339B2 (en) Solder paste using thermosetting resin composition
KR20200029353A (en) Solder composition for jet dispenser and manufacturing method for electronic substrate
JP2019025484A (en) Solder composition and electronic substrate
JP2021185003A (en) Solder composition and electronic substrate
JP5160576B2 (en) Solder paste, pin grid array package substrate and pin grid array package using the same, and method for manufacturing pin grid array package substrate
KR20210103389A (en) Lead-free solder alloy, solder joint material, electronic circuit mounting board and electronic control device
US10836000B2 (en) Flux, solder paste, and method for forming solder bump
JP4008799B2 (en) Lead-free solder paste composition and soldering method
JP5579996B2 (en) Solder joining method
TW201607992A (en) Solder flux composition
JP5635561B2 (en) Solder composition
JP2021154332A (en) Solder composition and electronic substrate
JP7295157B2 (en) Flux composition and solder composition
JP7181964B2 (en) Conductive composition containing solder and method for manufacturing electronic substrate
WO2009150759A1 (en) Solder bonding method and solder joint
JP2004306092A (en) Flux for circuit board soldering, and solder paste
JP2017087248A (en) Solder paste composition
JP2016181599A (en) Method for bonding electronic component, solder composition used therein, and pretreatment agent

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3