JP2013077747A - Pin grid array package substrate, and method of manufacturing pin grid array package substrate - Google Patents
Pin grid array package substrate, and method of manufacturing pin grid array package substrate Download PDFInfo
- Publication number
- JP2013077747A JP2013077747A JP2011217516A JP2011217516A JP2013077747A JP 2013077747 A JP2013077747 A JP 2013077747A JP 2011217516 A JP2011217516 A JP 2011217516A JP 2011217516 A JP2011217516 A JP 2011217516A JP 2013077747 A JP2013077747 A JP 2013077747A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- solder
- substrate body
- grid array
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、ピングリッドアレイパッケージ基板、およびピングリッドアレイパッケージ基板の製造方法に関するものである。 The present invention relates to a pin grid array package substrate and a method for manufacturing the pin grid array package substrate.
ピングリッドアレイパッケージ基板として、基板本体の一方の面に、はんだバンプを配置するとともに、基板本体の他方の面に、多数のピンを立設して配置し、ピンは軸部の基端に鍔部を有している(特許文献1等)。 As a pin grid array package substrate, solder bumps are arranged on one surface of the substrate body, and a large number of pins are arranged upright on the other surface of the substrate body. (Patent document 1 etc.).
ピンは、はんだペーストを用いたリフローはんだ付けにて基板本体に接合されている。ピングリッドアレイパッケージ基板には電子部品が接合される。 The pins are joined to the substrate body by reflow soldering using a solder paste. Electronic components are bonded to the pin grid array package substrate.
ところで、ピンを基板本体にリフローはんだ付けし、その後の電子部品の実装時において、はんだ再溶融によるピンの軸部へのはんだの這い上がりを防止する必要がある。特に、融点が低いはんだでは、再溶融により、はんだがピンの軸部に這い上がりやすくなる。また、はんだ再溶融によるピンの軸部の倒れや傾くことを防止する必要がある。さらに、はんだ再溶融によるピンの接合強度が不足しないようにする必要がある。 By the way, it is necessary to reflow solder the pin to the board body and prevent the solder from creeping up to the shaft portion of the pin due to remelting of the solder when mounting the electronic component thereafter. In particular, with a solder having a low melting point, the solder tends to creep up to the shaft portion of the pin due to remelting. In addition, it is necessary to prevent the shaft portion of the pin from falling or tilting due to remelting of the solder. Furthermore, it is necessary to prevent the pin joining strength from being remelted.
本発明の目的は、ピン接合用はんだの再溶融に伴うピンの軸部へのはんだの這い上がりを防止するとともにピンの軸部を立設した状態で安定して保持することができるピングリッドアレイパッケージ基板およびピングリッドアレイパッケージ基板の製造方法を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to prevent pinning of solder onto a shaft portion of a pin that accompanies remelting of pin joining solder, and to stably hold the pin shaft portion in a state where the shaft portion of the pin is erected. It is to provide a manufacturing method of a package substrate and a pin grid array package substrate.
請求項1に記載の発明では、基板本体と、前記基板本体の一方の面に形成された複数のはんだバンプと、軸部の基端に前記軸部よりも幅広な鍔部を有し、前記基板本体の他方の面から前記軸部が立設する状態で前記鍔部が前記基板本体にピン接合用はんだにより接合された複数のピンと、前記ピン毎に設けられ、前記ピンの鍔部と前記基板本体の他方の面との間に介在された前記ピン接合用はんだの表面を覆う熱硬化性樹脂よりなるコーティング材と、を備えたことを要旨とする。 In invention of Claim 1, it has a board body, a plurality of solder bumps formed on one surface of the board body, and a flange part wider than the shaft part at the base end of the shaft part, A plurality of pins joined to the substrate body by pin joining solder in a state in which the shaft portion is erected from the other surface of the substrate body, and provided for each of the pins. And a coating material made of a thermosetting resin that covers the surface of the solder for pin bonding interposed between the other surface of the substrate body.
請求項1に記載の発明によれば、複数のピンは、軸部の基端に軸部よりも幅広な鍔部を有し、軸部が基板本体の他方の面から軸部が立設する状態で鍔部が基板本体にピン接合用はんだにより接合される。ピン毎に設けられた熱硬化性樹脂よりなるコーティング材にて、ピンの鍔部と基板本体の他方の面との間に介在されたピン接合用はんだの表面が覆われる。 According to the first aspect of the present invention, the plurality of pins has a flange portion wider than the shaft portion at the base end of the shaft portion, and the shaft portion is erected from the other surface of the substrate body. In this state, the collar portion is joined to the substrate body by pin joining solder. The surface of the pin joining solder interposed between the flange of the pin and the other surface of the substrate body is covered with a coating material made of a thermosetting resin provided for each pin.
よって、ピン接合用はんだが再溶融しやすい状況になったときに、コーティング材により、ピンの軸部へのピン接合用はんだの這い上がりを防止することができるとともに、ピンの軸部の立設状態を保持することができ、さらに、ピンの接合強度の低下を抑制することができる。 Therefore, when it becomes easy to remelt the solder for pin joining, the coating material can prevent the solder for pin joining from creeping up to the shaft part of the pin, and the shaft part of the pin can be erected. The state can be maintained, and furthermore, a decrease in the bonding strength of the pins can be suppressed.
このようにして、ピン接合用はんだの再溶融に伴うピンの軸部へのはんだの這い上がりを防止するとともにピンの軸部を立設した状態で安定して保持することができる。
請求項2に記載の発明では、基板本体の一方の面に、複数のはんだバンプを形成するはんだバンプ形成工程と、前記バンプ形成工程の後に、前記基板本体の他方の面における複数のピンの配置領域に、熱硬化性樹脂を含有したはんだペーストを塗布する塗布工程と、前記塗布工程の後に、前記はんだペーストを用いて、軸部の基端に前記軸部よりも幅広な鍔部を有するピンにおける前記軸部が前記基板本体の他方の面から立設する状態で前記ピンの鍔部をリフローはんだ付けするリフロー工程と、を有することを要旨とする。
In this way, it is possible to prevent the solder from creeping up onto the shaft portion of the pin accompanying remelting of the solder for pin joining, and to stably hold the pin shaft portion in an upright state.
According to the second aspect of the present invention, a solder bump forming step of forming a plurality of solder bumps on one surface of the substrate main body, and an arrangement of the plurality of pins on the other surface of the substrate main body after the bump forming step. An application step of applying a solder paste containing a thermosetting resin to the region, and a pin having a flange wider than the shaft portion at the base end of the shaft portion using the solder paste after the application step And a reflow step of reflow soldering the flange portion of the pin in a state where the shaft portion is erected from the other surface of the substrate body.
請求項2に記載の発明によれば、はんだバンプ形成工程において、基板本体の一方の面に、複数のはんだバンプが形成される。バンプ形成工程の後に、塗布工程において、基板本体の他方の面における複数のピンの配置領域に、熱硬化性樹脂を含有したはんだペーストが塗布される。塗布工程の後に、リフロー工程において、はんだペーストを用いて、軸部の基端に軸部よりも幅広な鍔部を有するピンにおける軸部が基板本体の他方の面から立設する状態でピンの鍔部がリフローはんだ付けされる。 According to the invention described in claim 2, in the solder bump forming step, a plurality of solder bumps are formed on one surface of the substrate body. After the bump formation process, a solder paste containing a thermosetting resin is applied to the arrangement area of the plurality of pins on the other surface of the substrate body in the application process. After the coating process, in the reflow process, using the solder paste, the pin portion of the pin having the flange portion wider than the shaft portion at the base end of the shaft portion is erected from the other surface of the substrate body. The buttocks are reflow soldered.
前記のリフロー工程において、ピン毎においてピン接合用はんだの表面が、熱硬化性樹脂よりなるコーティング材で覆われる。このコーティング材により、ピン接合用はんだが再溶融しやすい状況になったときに、ピンの軸部へのピン接合用はんだの這い上がりを防止することができるとともに、ピンの軸部の立設状態を保持することができ、さらに、ピンの接合強度の低下を抑制することができる。 In the reflow process, the surface of the solder for pin bonding is covered with a coating material made of a thermosetting resin for each pin. This coating material can prevent the pin bonding solder from creeping into the pin shaft when the pin bonding solder is likely to remelt, and the pin shaft can be erected. Further, it is possible to suppress a decrease in the bonding strength of the pins.
このようにして、ピン接合用はんだの再溶融に伴うピンの軸部へのはんだの這い上がりを防止するとともにピンの軸部を立設した状態で安定して保持することができる。 In this way, it is possible to prevent the solder from creeping up onto the shaft portion of the pin accompanying remelting of the solder for pin joining, and to stably hold the pin shaft portion in an upright state.
本発明によれば、ピン接合用はんだの再溶融に伴うピンの軸部へのはんだの這い上がりを防止するとともにピンの軸部を立設した状態で安定して保持することができる。 ADVANTAGE OF THE INVENTION According to this invention, it can hold | maintain stably in the state which stood up the axial part of the pin while preventing the solder creeping to the axial part of a pin accompanying remelting of the solder for pin joining.
以下、本発明を具体化した一実施形態を図面に従って説明する。
図1,2に示すように、ピングリッドアレイパッケージ基板10は、基板本体20と、複数のはんだバンプ30と、複数のピン40と、コーティング材60と、を備えている。その使用の際の形態として、図7(a),(b)に示すように、ピングリッドアレイパッケージ基板10の上には、はんだバンプ30を介して電子部品としてのチップ70が実装される。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of the invention will be described with reference to the drawings.
As shown in FIGS. 1 and 2, the pin grid
図3に示すように、基板本体20は、絶縁基板21を備えており、絶縁基板21は板状をなしている。絶縁基板21の両面および内部には銅によるパターン(導体パターン)が形成されている。なお、図3の断面図は、図4の下面図におけるA−A線での縦断面図である。
As shown in FIG. 3, the
図3に示すように、絶縁基板21の下面において、銅のパッド22が多数形成されている。また、絶縁基板21の下面において、ソルダーレジスト23が形成され、ソルダーレジスト23はパッド22の形成領域においては開口している。パッド22におけるソルダーレジスト23の開口部には、めっき層24が形成されている。めっき層24は、Ni(ニッケル)−Au(金)めっき層、または、Ni(ニッケル)−Pd(パラジウム)−Au(金)めっき層である。
As shown in FIG. 3,
図3に示すように、基板本体20における一方の面である上面には、銅のパッド25が多数形成されている。また、絶縁基板21の上面においてソルダーレジスト26が形成され、ソルダーレジスト26はパッド25の形成領域においては開口している。パッド25におけるソルダーレジスト26の開口部には、はんだバンプ30が形成されている。はんだバンプ30は、基板本体20の上面における中央部において多数形成されている。はんだバンプ30は、Sn(スズ)−Ag(銀)−Cu(銅)系はんだであり、詳しくは、96.5Sn−3.0Ag−0.5Cuはんだである。96.5Sn−3.0Ag−0.5Cuはんだの融点は220℃である。また、はんだバンプ30の上面には平坦面31が形成されている。即ち、はんだバンプの平坦化処理による平坦面31を有している。はんだバンプ30にはチップ70(図7参照)における接続端子(バンプ)71が接合される。
As shown in FIG. 3, a large number of
図1,2に示すように、基板本体20における他方の面である下面には、複数のピン40が形成されている。図3,4に示すように、ピン40は、軸部41の基端に鍔部42を有している。鍔部42は、円板状をなし、軸部41よりも幅広である。円板状の鍔部42の一方の面における中心部から円柱状の軸部41が垂直に延びている。ピン40は基板本体20の他方の面である下面から軸部41が立設する状態で鍔部42が基板本体20にピン接合用はんだ50により接合されている。詳しくは、各ピン40の鍔部42と基板本体20のめっき層24との間にピン接合用はんだ50が介在され、ピン接合用はんだ50によりピン40が基板本体20に接合されている。ピン接合用はんだ50は、Sn(スズ)−Bi(ビスマス)系はんだであり、詳しくは、42Sn−58Biはんだである。42Sn−58Biはんだの融点は138℃である。ピン接合用はんだ50は、はんだペーストのリフローにより形成されている。
As shown in FIGS. 1 and 2, a plurality of
このようにして、ピン接合用はんだ50(42Sn−58Biはんだ)の融点は138℃であるとともに、はんだバンプ30(96.5Sn−3.0Ag−0.5Cuはんだ)の融点は220℃であり、ピン接合用はんだ50は融点が、はんだバンプ30の融点以下である。
In this way, the melting point of the pin bonding solder 50 (42Sn-58Bi solder) is 138 ° C., and the melting point of the solder bump 30 (96.5Sn-3.0Ag-0.5Cu solder) is 220 ° C. The
図3,4に示すように、ピン40毎にコーティング材60が設けられ、ピン接合用はんだ50はコーティング材60により被覆されている。詳しくは、コーティング材60は、ピン40の鍔部42と基板本体20の下面との間に介在されたピン接合用はんだ50の表面を覆っている。コーティング材60は、熱硬化性樹脂よりなる。熱硬化性樹脂としてエポキシ樹脂を挙げることができる。このコーティング材60は、はんだペーストに含有した熱硬化性樹脂が、はんだリフロー工程を経ることによりピン接合用はんだ50を被覆したものである。よって、コーティング材60中(熱硬化性樹脂中)にはフラックス成分が残留している。
As shown in FIGS. 3 and 4, a
図4において各ピン40は縦・横に配置され、各ピン40ごとにコーティング材60が配置されている。このとき、縦・横に配されるコーティング材60同士は接触しておらずコーティング材60の無い領域A1が存在する。
In FIG. 4, each
このように、熱硬化された樹脂であるコーティング材60によりピン接合用はんだ50が被覆されている。よって、ピン接合用はんだ50として、融点の低いはんだを用いた場合、再溶融によるピン接合用はんだ50のピンの軸部41での這い上がりを防止できる。また、再溶融によるピン40の倒れや傾きを防止できる。さらに、再溶融によるピン40の接合強度の低下を防止できる。
Thus, the
このようにして、ピン接合用はんだ50として、融点の低い鉛フリーはんだを用いることができ、これにより、リフローピーク温度が下がることにより基板本体20の反りを防止することができる。
In this manner, lead-free solder having a low melting point can be used as the
図7に示すように、基板本体20の上面において、はんだバンプ30にチップ70の接続端子71が接合され、基板本体20の上面にチップ70が実装される。
次に、ピングリッドアレイパッケージ基板10の作用を説明する。
As shown in FIG. 7, the
Next, the operation of the pin grid
ピン40毎に設けられた熱硬化性樹脂よりなるコーティング材60にて、ピン40の鍔部42と基板本体20の下面との間に介在されたピン接合用はんだ50の表面が覆われている。よって、チップ70の実装時(熱処理時)においてピン接合用はんだ50が再溶融しやすい状況になったときに、コーティング材60によりピン接合用はんだ50を覆っているので、ピン接合用はんだ50の這い上がりを防止することができる。また、コーティング材60にてピン40を拘束しているので、ピン接合用はんだ50が再溶融しやすい状況になったときに、ピン40の軸部41の倒れや傾きを抑制して、ピン40の軸部41の立設状態を保持することができる。さらに、ピン接合用はんだ50が再溶融しやすい状況になったときに、ピン40の接合強度の低下を抑制することができる。
The surface of the
次に、ピングリッドアレイパッケージ基板10の製造方法について説明する。
図5(a)に示すように、基板本体20の一方の面に複数のはんだバンプ30を形成する。
Next, a method for manufacturing the pin grid
As shown in FIG. 5A, a plurality of solder bumps 30 are formed on one surface of the
はんだバンプ30の形成後に、図5(b)に示すように、基板本体20の他方の面における複数のピンの配置領域に、熱硬化性樹脂を含有したはんだペースト80を塗布する。はんだペースト80は、42Sn−58Biはんだの粉末と、フラックスの混合物であり、フラックスには熱硬化性樹脂が含有されている。即ち、はんだペースト80は、鉛フリーはんだ粉末にフラックスを含有し、フラックスは熱硬化性樹脂を含有している。
After the formation of the solder bumps 30, as shown in FIG. 5B, a
はんだペースト80を塗布した後に、熱硬化性樹脂を含有したはんだペースト80を用いて、図6(a)に示すように、軸部41の基端に軸部41よりも幅広な鍔部42を有するピン40における軸部41が基板本体20の他方の面から立設する状態でピン40の鍔部42をリフローはんだ付けする。
After the
これにより、基板本体20におけるはんだバンプ30とは反対の面においてピン40が実装される。このピン実装時において熱硬化性樹脂よりなるコーティング材60によりピン接合用はんだ50が覆われる。また、リフローピーク温度が下がることにより、基板本体20の反りを抑制することができる。
As a result, the
ピン40を実装した後に、ピン40を下にして、図6(b)に示すように、はんだバンプ平坦化装置110を用いて、はんだバンプ30を平坦化する。これにより、はんだバンプ30の上面に平坦面31が形成される。
After the
図6(b)において、はんだバンプ平坦化装置110は、台座としての下治具111と、押圧治具としての上治具112とが上下に配置されている。はんだバンプ平坦化装置の下治具111にはピングリッドアレイパッケージ基板10が載置される。このとき、下治具111にはピングリッドアレイパッケージ基板10が、複数のはんだバンプ30が上を向く状態で載置され、下治具111で基板本体20が支えられる。下治具111の上面は平坦になっており、下治具111の上面がピングリッドアレイパッケージ基板10の載置面となる。下治具111の上面においてはピングリッドアレイパッケージ基板10のピン40が接触しないようにピン接触回避用凹部111aが形成されている。上治具112は下治具111の上方に配置され、上治具112は上下方向に移動可能となっている。上治具112の下面は下治具111の上面と対向している。この上治具112の下面は平坦になっており、上治具112の下面がピングリッドアレイパッケージ基板10のはんだバンプ30の押圧面となる。この上治具112は、下治具111上のピングリッドアレイパッケージ基板10に対し、複数のはんだバンプ30に圧力Fを加えることにより複数のはんだバンプ30を平坦化するようになっている。
6B, in the solder
そして、下治具111の上にピングリッドアレイパッケージ基板10をはんだバンプ30が上を向くようにして載置した状態において、基板本体20に対し押圧治具としての上治具112を下動して上治具112の押圧面を複数のはんだバンプ30に押し当てる(複数のはんだバンプ30を上治具112により押圧する)。これにより、複数のはんだバンプ30の上面が平坦面31にされて、はんだバンプ30が平坦化される。
Then, with the pin grid
このはんだバンプ平坦化工程において、下治具111の上面と基板本体20とは、図4のコーティング材60の無い領域A1で接触している。即ち、基板本体20の下面におけるコーティング材60の無い領域A1で下治具111の上面と基板本体20の下面とが接触し、コーティング材60により邪魔されることなく下治具111で基板本体20を支持することができる。
In this solder bump flattening step, the upper surface of the
このようにしてピングリッドアレイパッケージ基板10が製造される。
その後、はんだバンプ30の上面が平坦化されたピングリッドアレイパッケージ基板10に対し、図7(a),(b)に示すようにチップ70が実装される。詳しくは、図7(a)に示すように、チップ70の接続端子(バンプ)71とピングリッドアレイパッケージ基板10のはんだバンプ30とが接触する状態で加熱されて図7(b)に示すように接続端子(バンプ)71とはんだバンプ30とが結合して一体化されてピングリッドアレイパッケージ基板10上にチップ70が実装される。このとき、ピングリッドアレイパッケージ基板10の各はんだバンプ30が平坦化されているので、チップ70の各接続端子(バンプ)71を均一に接合させることができる。部品実装は、はんだバンプの融点より高い温度で行われる。
In this way, the pin grid
Thereafter, the
ここで、ピン実装について言及する。
ピン実装工程においては、はんだペーストにてピンの接合を行っており、一般的にははんだペーストは、含鉛はんだ、鉛フリーはんだを用いている。例えば、含鉛はんだとして、82Pb−10Sn−8Sbはんだを挙げることができ、この場合、融点は260℃である。また、鉛フリーはんだとして、90Sn−10Sbはんだを挙げることができ、この場合、融点は249℃である。
Here, reference is made to pin mounting.
In the pin mounting process, pins are joined with a solder paste. In general, the solder paste uses lead-containing solder or lead-free solder. For example, as the lead-containing solder, 82Pb-10Sn-8Sb solder can be cited, and in this case, the melting point is 260 ° C. Moreover, as a lead free solder, 90Sn-10Sb solder can be mentioned, In this case, melting | fusing point is 249 degreeC.
さらに人体への影響を考慮するとSb(アンチモン)に対して、Sbフリーの材料を選定する必要がある。この場合、材料としては、フリップチップの実装時はんだ再溶融によるピンの軸部へのはんだの這い上がりを防止する必要がある。また、はんだ再溶融によるピンの倒れ、傾きを防止する必要がある。さらに、ピン接合強度不足を回避する必要がある。 Furthermore, considering the influence on the human body, it is necessary to select an Sb-free material for Sb (antimony). In this case, as a material, it is necessary to prevent the solder from creeping up to the shaft portion of the pin due to remelting of the solder during flip chip mounting. Moreover, it is necessary to prevent the pin from falling or tilting due to remelting of the solder. Furthermore, it is necessary to avoid insufficient pin joint strength.
本実施形態では、実装時において、熱硬化性樹脂よりなるコーティング材60が、ピン接合用はんだ50を覆っている。よって、熱硬化された樹脂により、はんだの這い上がりが防止できる。また、熱硬化された樹脂により、ピンの倒れ、傾きを防止できる。さらに、熱硬化された樹脂により、ピンの接合強度の低下を防止することができるため、Sbフリーはんだ材料として、はんだバンプの融点よりも低い融点を有するはんだ材料を選定することができる。
In the present embodiment, the
一方、リフロー時のピーク温度を鉛フリーはんだよりも下げることができるSbフリーのはんだ材料を用いて、リフローピーク温度が下がることにより基板の反り量を抑制することができる。つまり、基板の薄膜化が進む中、基板に高温をかけると反り量が増大する。ピン接合用はんだの材料として、より融点の低い材料を適用できれば、熱処理による基板の反り量を低減することが可能となる。本実施形態では、はんだペーストに熱硬化性樹脂を含有してピン接合用はんだ50を熱硬化性樹脂よりなるコーティング材60で覆うことにより、チップ70を接合するとき高温になったときの対策が講じられている。これにより、ピン接合用はんだ50として融点の低いSn−Bi系はんだを用いることができる。つまり、リフロー時のピーク温度を下げることができる。その結果、基板の反りを抑制できる。
On the other hand, by using an Sb-free solder material that can lower the peak temperature during reflowing than that of lead-free solder, the amount of warping of the substrate can be suppressed by lowering the reflow peak temperature. In other words, the amount of warpage increases when a high temperature is applied to the substrate while the substrate becomes thinner. If a material with a lower melting point can be used as the solder material for pin bonding, the amount of warpage of the substrate due to heat treatment can be reduced. In the present embodiment, the solder paste contains a thermosetting resin and the
以上のごとく本実施形態によれば、以下のような効果を得ることができる。
(1)ピングリッドアレイパッケージ基板の構造として、ピン40毎にコーティング材60を設け、ピン40の鍔部42と基板本体20の他方の面との間に介在されたピン接合用はんだ50の表面を熱硬化性樹脂よりなるコーティング材60で覆った。これにより、ピン接合用はんだ50が再溶融しやすい状況になったときに、コーティング材60により、ピン40の軸部41へのピン接合用はんだ50の這い上がりを防止することができるとともに、ピン40の軸部41の立設状態を保持することができ、さらに、ピン40の接合強度の低下を抑制することができる。その結果、ピン接合用はんだ50の再溶融に伴うピン40の軸部41へのはんだの這い上がりを防止するとともにピン40の軸部41を立設した状態で安定して保持することができる(再溶融に伴うはんだ50の這い上がり、ピン40の軸部41の倒れ・傾き、ピン40の接合強度低下を抑制することができる)。
As described above, according to the present embodiment, the following effects can be obtained.
(1) As the structure of the pin grid array package substrate, a
(2)さらに、融点の低いピン接合用はんだ50を選定することが可能となり、リフロー温度低減による基板の反りも抑制することができる。具体的には、ピン接合用はんだ50は、融点がはんだバンプ30の融点以下であるので、リフローはんだ付けの際のピーク温度を下げることが可能となり、これにより、熱処理による基板本体20の反りを抑制することができる。
(2) Furthermore, it becomes possible to select the
(3)特に、ピン接合用はんだ50は、Sn−Bi系はんだであるので、リフローはんだ付けの際のピーク温度を下げて熱処理による基板本体20の反りを抑制することができる。
(3) In particular, since the
(4)ピングリッドアレイパッケージ基板の製造方法として、バンプ形成工程と塗布工程とリフロー工程とを有する。バンプ形成工程においては、基板本体20の一方の面に複数のはんだバンプ30を形成する。塗布工程では、バンプ形成工程の後に、基板本体20の他方の面における複数のピンの配置領域に、熱硬化性樹脂を含有したはんだペースト80を塗布する。リフロー工程では、塗布工程の後に、はんだペースト80を用いて、軸部41の基端に軸部41よりも幅広な鍔部42を有するピン40における軸部41が基板本体20の他方の面から立設する状態でピン40の鍔部42をリフローはんだ付けする。
(4) As a manufacturing method of the pin grid array package substrate, a bump forming process, a coating process, and a reflow process are included. In the bump forming process, a plurality of solder bumps 30 are formed on one surface of the
このような製造方法により、リフロー工程において、ピン40毎においてピン接合用はんだ50の表面が、熱硬化性樹脂よりなるコーティング材60で覆われる。このコーティング材60により、はんだバンプ30にチップ70の接続端子71を接合する際にピン接合用はんだ50が再溶融しやすい状況になったときに、ピン40の軸部41へのピン接合用はんだ50の這い上がりを防止することができる。また、ピン40の軸部41の立設状態を保持することができる。さらに、ピン40の接合強度の低下を抑制することができる。
With such a manufacturing method, in the reflow process, the surface of the
このようにして、ピン接合用はんだ50の再溶融に伴うピン40の軸部41へのはんだの這い上がりを防止するとともにピン40の軸部41を立設した状態で安定して保持することができる(再溶融に伴うはんだ50の這い上がり、ピン40の軸部41の倒れ・傾き、ピン40の接合強度低下を抑制することができる)。
Thus, it is possible to prevent the solder from creeping up to the
(5)リフロー工程の後に、複数のはんだバンプ30が形成された基板本体20に対し押圧治具としての上治具112の押圧面をはんだバンプ30に押し当てて複数のはんだバンプ30を平坦化するバンプ平坦化工程を、更に有する。よって、台座としての下治具111の上に、ピン40が下向きに実装された基板本体20をコーティング材60に接触することなく容易に載置することができる。
(5) After the reflow process, the pressing surface of the
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・はんだバンプ30は、Sn−Ag−Cu系はんだ(詳しくは、96.5Sn−3.0Ag−0.5Cu)であり、ピン接合用はんだ50は、Sn−Bi系はんだ(詳しくは、42Sn−58Bi)であったが、これに限定されるものではない。例えば、ピン接合用はんだ50として、Sn−Ag−Cu系はんだを用いてもよい。具体的には、例えば、96.5Sn−3.0Ag−0.5Cuを用いてもよい。
The embodiment is not limited to the above, and may be embodied as follows, for example.
The
このように、ピン接合用はんだは融点がはんだバンプ30の融点よりも低かったが、ピン接合用はんだは融点がはんだバンプ30の融点と同一であってもよい。要は、ピン接合用はんだは、融点がはんだバンプの融点以下であるとよい。
As described above, the melting point of the solder for pin bonding is lower than the melting point of the
・図4に示したようにピン40毎のコーティング材60は、縦・横に隣り合うピン40に設けたコーティング材60同士は接していないが、これに限ることなく、図8に示すように、縦・横に隣り合うピン40に設けたコーティング材60同士が接していてもよい。このとき、縦・横に隣り合うピン40に設けたコーティング材60同士は接触しているが、対角のピン40に設けたコーティング材60同士はコーティング材60の無い領域A1が存在する。
As shown in FIG. 4, the
・電子部品としてチップ(フリップチップ)70を用いたが、これに限定されるものではない。 -Although the chip (flip chip) 70 was used as an electronic component, it is not limited to this.
10…ピングリッドアレイパッケージ基板、20…基板本体、30…はんだバンプ、40…ピン、41…軸部、42…鍔部、50…ピン接合用はんだ、60…コーティング材、80…はんだペースト。
DESCRIPTION OF
Claims (2)
前記基板本体の一方の面に形成された複数のはんだバンプと、
軸部の基端に前記軸部よりも幅広な鍔部を有し、前記基板本体の他方の面から前記軸部が立設する状態で前記鍔部が前記基板本体にピン接合用はんだにより接合された複数のピンと、
前記ピン毎に設けられ、前記ピンの鍔部と前記基板本体の他方の面との間に介在された前記ピン接合用はんだの表面を覆う熱硬化性樹脂よりなるコーティング材と、
を備えたことを特徴とするピングリッドアレイパッケージ基板。 A substrate body;
A plurality of solder bumps formed on one surface of the substrate body;
The base portion of the shaft portion has a flange portion wider than the shaft portion, and the flange portion is joined to the substrate body by the solder for pin connection in a state where the shaft portion is erected from the other surface of the substrate body. A plurality of pins,
A coating material made of a thermosetting resin that is provided for each pin and covers the surface of the solder for pin bonding interposed between the flange of the pin and the other surface of the substrate body;
A pin grid array package substrate comprising:
前記バンプ形成工程の後に、前記基板本体の他方の面における複数のピンの配置領域に、熱硬化性樹脂を含有したはんだペーストを塗布する塗布工程と、
前記塗布工程の後に、前記はんだペーストを用いて、軸部の基端に前記軸部よりも幅広な鍔部を有するピンにおける前記軸部が前記基板本体の他方の面から立設する状態で前記ピンの鍔部をリフローはんだ付けするリフロー工程と、
を有することを特徴とするピングリッドアレイパッケージ基板の製造方法。 A solder bump forming step of forming a plurality of solder bumps on one surface of the substrate body;
After the bump forming step, an application step of applying a solder paste containing a thermosetting resin to the arrangement area of the plurality of pins on the other surface of the substrate body;
After the coating step, using the solder paste, the shaft portion of the pin having a flange portion wider than the shaft portion at the base end of the shaft portion is erected from the other surface of the substrate body. A reflow process for reflow soldering the pin collar;
A method of manufacturing a pin grid array package substrate, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217516A JP2013077747A (en) | 2011-09-30 | 2011-09-30 | Pin grid array package substrate, and method of manufacturing pin grid array package substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217516A JP2013077747A (en) | 2011-09-30 | 2011-09-30 | Pin grid array package substrate, and method of manufacturing pin grid array package substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013077747A true JP2013077747A (en) | 2013-04-25 |
Family
ID=48480998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011217516A Pending JP2013077747A (en) | 2011-09-30 | 2011-09-30 | Pin grid array package substrate, and method of manufacturing pin grid array package substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013077747A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091011A (en) * | 1998-09-17 | 2000-03-31 | Ibiden Co Ltd | Printed circuit board |
JP2011167753A (en) * | 2010-02-22 | 2011-09-01 | Tamura Seisakusho Co Ltd | Solder paste, substrate for pin grid array package using the same, and pin grid array package, and method for manufacturing substrate for pin grid array package |
JP2012164965A (en) * | 2011-01-21 | 2012-08-30 | Ngk Spark Plug Co Ltd | Wiring board and manufacturing method of the same |
-
2011
- 2011-09-30 JP JP2011217516A patent/JP2013077747A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091011A (en) * | 1998-09-17 | 2000-03-31 | Ibiden Co Ltd | Printed circuit board |
JP2011167753A (en) * | 2010-02-22 | 2011-09-01 | Tamura Seisakusho Co Ltd | Solder paste, substrate for pin grid array package using the same, and pin grid array package, and method for manufacturing substrate for pin grid array package |
JP2012164965A (en) * | 2011-01-21 | 2012-08-30 | Ngk Spark Plug Co Ltd | Wiring board and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5649805B2 (en) | Manufacturing method of semiconductor device | |
JP5115524B2 (en) | Electronic component unit and reinforcing adhesive | |
JP5645592B2 (en) | Manufacturing method of semiconductor device | |
JP5897584B2 (en) | Lead-free structure in semiconductor devices | |
JP5991915B2 (en) | Manufacturing method of semiconductor device | |
JPWO2005093817A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2010109032A (en) | Method of manufacturing semiconductor device | |
JP5004549B2 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
JP2013048031A (en) | Substrate with spring terminal and manufacturing method of the same | |
TWI502666B (en) | Electronic parts mounting body, electronic parts, substrate | |
JP5569676B2 (en) | Electronic component mounting method | |
JP2007251053A (en) | Mounting structure of semiconductor device and method of manufacturing mounting structure | |
JP2011171427A (en) | Laminated semiconductor device | |
JP4022139B2 (en) | Electronic device, electronic device mounting method, and electronic device manufacturing method | |
JP4887879B2 (en) | Electronic component mounting structure and manufacturing method thereof | |
JP2016162814A (en) | Semiconductor package and solder packaging method | |
JP5113793B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010123676A (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP2018037520A (en) | Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device | |
JP5560713B2 (en) | Electronic component mounting method, etc. | |
JP6784053B2 (en) | Manufacturing method of electronic device | |
JP2013077747A (en) | Pin grid array package substrate, and method of manufacturing pin grid array package substrate | |
JPH10209591A (en) | Wiring board | |
EP4090141A1 (en) | Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate | |
JP5899701B2 (en) | SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151013 |