JP2011160660A - 電源装置の制御回路、電源装置及びその制御方法 - Google Patents

Abstract

【課題】複数のＤＣ−ＤＣコンバータを備える電源装置において、各ＤＣ−ＤＣコンバータが、各出力電圧の相互の電位関係を維持した上で電圧を発生させることができる電源装置の制御回路、電源装置及びその制御方法を提供する。
【解決手段】電圧値がそれぞれ異なる複数の直流電圧（ＶＣＣ，ＶＢＧＰ，ＶＢＧＮ）を出力する電源装置１０Ａの制御回路２０Ａにおいて、比較器１は、電源電圧指令信号Ｓ１（第１直流電圧の設定値）とバックゲート電圧指令信号Ｓ６（他の直流電圧の設定値）とを比較し、両電圧値の大小関係を判断して、電源電圧指令信号Ｓ１及びバックゲート電圧指令信号Ｓ６のうちの電圧値が高い設定値を、電圧ＶＢＧＰの設定値として選択する。
【選択図】図２

Description

この発明は、電源装置の制御回路、電源装置及びその制御方法に関する。

近年のＩＣ（集積回路）は、集積化が進み電源電圧の低下が進んでいることから、電力の消費量を減少させ、小電力化が図られている。また、電源電圧の低下に伴って、ＩＣに搭載されるＭＯＳトランジスタのスレッシュホールド電圧も低下している。スレッシュホールド電圧の低下により、サブスレッシュホールド領域での電流遮断特性が劣ることとなり、ＭＯＳトランジスタのゲート・ソース間に電圧が印加されないオフ状態であっても、リーク電流が流れてしまうことがある。そこで、電力の消費量を減少させて小電力化を図るためには、リーク電流の影響を無視することができなかった。

低スレッシュホールド電圧のＭＯＳトランジスタにおいてリーク電流が流れることを抑制するため、バックゲート電圧を調整する技術が知られている。この技術によれば、バックゲート電圧をオフ状態において深く調整することにより、サブスレッシュホールド領域での電流遮断特性が良好になるように改善することができる。なお、バックゲート電圧を深く調整するとは、ＮＭＯＳトランジスタの場合には、ソースに対してより低い電圧をＰ基板に印加することであり、ＰＭＯＳトランジスタの場合には、電源電圧に対してより高い電圧をＮ基板に印加することである。また、ＭＯＳトランジスタにおいては、バックゲートの電圧を浅く調整して低スレッシュホールド電圧でのオン状態を維持しながら、ゲート・ソース間に電圧が印加されないオフ状態のときに、リーク電流が流れることを抑制することができる。

上述したＩＣを搭載する電源装置は、要求電圧が異なる様々な機器に接続されるから、接続される機器に対応させて異なる電圧を発生する複数のＤＣ−ＤＣコンバータを備えている（特許文献１，２参照。）。また、上述したＩＣを搭載する電源装置では、複数のＤＣ−ＤＣコンバータの電力効率をそれぞれ検知し、検知された電力効率が予め決められた設定値よりも低いＤＣ−ＤＣコンバータについては、そのＤＣ−ＤＣコンバータの作動を停止させるものもある（特許文献３参照。）。

図４及び図５に図示するように、複数のＤＣ−ＤＣコンバータ１２０〜１４０を搭載した電源装置１００は、外部装置２００に接続されている。図示の電源装置１００は、電源電圧ＶＣＣ、ＭＯＳトランジスタのバックゲートの電圧ＶＢＧＰ，ＶＢＧＮ、入出力電圧ＶＩＯ、その他の電圧ＶＸＸを、それぞれ外部装置２００に供給する。また、電源装置１００は、制御信号（ＩＩＣ）によって、各種のデータを、外部装置２００と相互に転送する。なお、外部装置２００は、単一又は複数の集積回路を搭載して構成されている。

電源装置１００は、図５に図示するように、インタフェース制御部１５０を備えている。このインタフェース制御部１５０は、バスＢ１に接続されている。外部装置２００は、例えば、図５及び図６に図示するようなＮＡＮＤ回路２１０を備えている。電源装置１００においては、図示するように、各ＤＣ−ＤＣコンバータ１２０〜１４０が、それぞれＮＡＮＤ回路２１０の電源電圧ＶＣＣ、ＮＡＮＤ回路２１０のＰＭＯＳトランジスタＦＥＴ１０，ＦＥＴ３０のバックゲートの電圧ＶＢＧＰ、ＮＡＮＤ回路２１０のＮＭＯＳトランジスタＦＥＴ２０，ＦＥＴ４０のバックゲートの電圧ＶＢＧＮを調整する。なお、符号（Ｘ），（Ｙ）は、ハイレベル信号またはローレベル信号が入力される入力端子であり、符号（Ｚ）は出力端子である。

例えば、この電源装置１００においては、インタフェース制御部１５０が、該制御部１５０に接続される機器から動作指令信号を受信すると、この動作指令信号がレジスタＲＥＧ０に記憶され、記憶された動作指令が、停止指令である場合にはすべてのＤＣ−ＤＣコンバータ１２０〜１４０を停止させ、動作指令である場合にはすべてのＤＣ−ＤＣコンバータ１２０〜１４０を動作させる。

また、この電源装置１００においては、インタフェース制御部１５０が、該制御部１５０に接続される機器から電源電圧ＶＣＣの電圧操作信号を受信すると、受信した電圧操作信号がレジスタＲＥＧ１に記憶され、記憶された電圧操作信号に応じたアナログ電圧信号（基準電圧）が、Ｄ−ＡコンバータＤＡＣ１を介して誤差増幅器ＥＲＡ１に入力される。その後、この電源装置１００は、図示するように、誤差増幅器ＥＲＡ１によって、電源電圧ＶＣＣを帰還させた電圧が、基準電圧と比較され、電源電圧ＶＣＣを基準電圧に近づくように制御する。この電源装置１００においては、インタフェース制御部１５０が、該制御部１５０に接続される機器から電圧ＶＢＧＰ，ＶＢＧＮの電圧操作信号を受信すると、電源電圧ＶＣＣの電圧を基準電圧に近づける場合と同様にして、誤差増幅器ＥＲＡ２，ＥＲＡ３により、ＭＯＳトランジスタＦＥＴ１０〜ＦＥＴ４０のバックゲートの電圧ＶＢＧＰ，ＶＢＧＮが、それぞれ基準電圧に近づくように制御される。したがって、この電源装置１００は、インタフェース制御部１５０が受信した動作指令信号や電圧操作信号に基づいて、各ＤＣ−ＤＣコンバータ１２０〜１４０が、別個に独立して電圧ＶＣＣ、ＶＢＧＰ，ＶＢＧＮを、最適な電圧値に調整することができる。

特開２００３−６１３４１号公報 特開２００５−２１０８８４号公報 特開２００３−３３３８３３号公報

しかしながら、上述した電源装置１００においては、別個に独立して電圧ＶＣＣ，ＶＢＧＰ，ＶＢＧＮを調整することができるから、例えば、ＤＣ−ＤＣコンバータ１３０が、ＰＭＯＳトランジスタＦＥＴ１０，ＦＥＴ３０のバックゲートの電圧ＶＢＧＰの値を、電源電圧ＶＣＣの値よりも低い値となるように調整することがある。このような場合には、ＰＭＯＳトランジスタＦＥＴ１０，ＦＥＴ３０のソースからバックゲートに大電流が流れしまい、該ＰＭＯＳトランジスタＦＥＴ１０，ＦＥＴ３０を破壊してしまうことが予想される。

この発明は、このような状況に鑑み提案されたものであって、複数のＤＣ−ＤＣコンバータを備える電源装置において、各ＤＣ−ＤＣコンバータが、各出力電圧の相互の電位関係を維持した上で電圧を発生させることができる電源装置の制御回路、電源装置及びその制御方法を提供することを目的とする。

請求項１の発明に係る電源装置の制御回路及び請求項２の発明に係る電源装置は、電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置及びその制御回路において、複数の直流電圧のうちのひとつである第１直流電圧の電圧値に対して所定の電位差を維持する第２直流電圧の電圧値を設定する電圧設定部を備え、電圧設定部は、第１直流電圧の設定値と該第１直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、比較部による大小関係の比較結果に基づいて、第１直流電圧の設定値及び他の直流電圧の設定値のうちの電圧値が高い設定値を第２直流電圧の設定値として選択する選択部とを備えることを特徴とする。

請求項１の発明に係る電源装置の制御回路及び請求項２の発明に係る電源装置によれば、電圧設定部が、第１直流電圧の電圧値に対して所定の電位関係を有する第２直流電圧の電圧値を設定するから、第２直流電圧の電圧値は、第１直流電圧の電圧値とは別個に設定されることがなく、各直流電圧の相互の電位関係を維持した上で、複数の直流電圧を出力することができる。

請求項３の発明に係る電源装置の制御方法は、電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御方法において、複数の直流電圧のうちのひとつである第１直流電圧の電圧値に対して所定の電位差を維持する第２直流電圧の電圧値を設定するステップを備え、電圧値の設定のステップは、第１直流電圧の設定値と該第１直流電圧とは異なる他の直流電圧の設定値との大小関係を比較するステップと、大小関係の比較結果に基づいて、第１直流電圧の設定値及び他の直流電圧の設定値のうちの電圧値が高い設定値を第２直流電圧の設定値として選択するステップとを備えることを特徴とする。

請求項３の発明に係る電源装置の制御方法によれば、第１直流電圧の電圧値に対して所定の電位関係を有する第２直流電圧の電圧値を設定するから、第２直流電圧の電圧値が、第１直流電圧の電圧値とは別個に設定されることがなく、各直流電圧の相互の電位関係を維持した上で、複数の直流電圧を出力することができる。

本発明の電源装置の制御回路、電源装置及びその制御方法によれば、第１直流電圧の電圧値に対して所定の電位関係を有する第２直流電圧の電圧値を設定するから、第２直流電圧の電圧値が、第１直流電圧の電圧値とは別個に設定されることがなく、各直流電圧の相互の電位関係を維持した上で、複数の直流電圧を出力することができる。

本発明の実施形態１に係る電源装置の回路構成図である。 実施形態２に係る電源装置の回路構成図である。 実施形態３に係る電源装置の回路構成図である。 従来の電源装置と外部装置との接続状態を表すブロック図である。 従来の電源装置に外部装置の論理回路が接続された回路構成図である。 同論理回路の回路図である。

＜実施形態１＞
本発明の実施形態１を、図１を参照しつつ説明する。実施形態１の電源装置１０は、図示するように、制御部２０と、第１ないし第３ＤＣ−ＤＣコンバータ３０〜５０とによって構成されている。制御部２０は、インタフェース制御部２１と、４つのレジスタＲＥＧ０〜ＲＥＧ３と、加算器２２と、レジスタＲＥＧ２´とを有する。制御部２０は、本発明の制御回路に相当する。

インタフェース制御部２１には、バスＢ１が接続されている。このバスＢ１は、図示しないが、外部機器（例えば電子機器）に接続されている。さらに、インタフェース制御部２１には、図示するように、レジスタＲＥＧ０、レジスタＲＥＧ１、レジスタＲＥＧ２、レジスタＲＥＧ３がそれぞれ接続されている。

レジスタＲＥＧ０は、第１ＤＣ−ＤＣコンバータ３０に接続されている。さらに、このレジスタＲＥＧ０は、第２ＤＣ−ＤＣコンバータ４０及び第３ＤＣ−ＤＣコンバータ５０に接続されている。

レジスタＲＥＧ１は、図示するように、第１ＤＣ−ＤＣコンバータ３０のＤ−ＡコンバータＤＡＣ１に接続されている。レジスタＲＥＧ３は、第３ＤＣ−ＤＣコンバータ５０のＤ−ＡコンバータＤＡＣ３に接続されている。

レジスタＲＥＧ１及びレジスタＲＥＧ２は、加算器２２に接続されている。この加算器２２には、レジスタＲＥＧ２´が接続されている。レジスタＲＥＧ２´は、第２ＤＣ−ＤＣコンバータ４０のＤ−ＡコンバータＤＡＣ２に接続されている。

第１ＤＣ−ＤＣコンバータ３０は、図示するように、メインスイッチングトランジスタＦＥＴ１と、同期側スイッチングトランジスタＦＥＴ２と、チョークコイルＬ１と、コンデンサＣ１とを有する。メインスイッチングトランジスタＦＥＴ１は、ドレインに入力端子（ＩＮ１）が接続され、直流入力電圧ＶＩＮが、入力端子（ＩＮ１）を介して印加される。メインスイッチングトランジスタＦＥＴ１のソースは、同期側スイッチングトランジスタＦＥＴ２のドレインに接続されている。同期側スイッチングトランジスタＦＥＴ２のソースは、グランドに接続されている。さらに、メインスイッチングトランジスタＦＥＴ１のソース及び同期側スイッチングトランジスタＦＥＴ２のドレインは、チョークコイルＬ１に接続されている。このチョークコイルＬ１は、出力端子（ＯＵＴ１）に接続されている。また、コンデンサＣ１は、出力端子（ＯＵＴ１）とグランドとの間に接続されている。なお、出力端子（ＯＵＴ１）は、図示しないが、例えば、電子機器のＮＡＮＤ回路の電源端子に接続されている。

さらに、第１ＤＣ−ＤＣコンバータ３０は、誤差増幅器ＥＲＡ１と、Ｄ−ＡコンバータＤＡＣ１と、三角波発振器ＯＳＣ１と、ＰＷＭ比較器ＰＷＭ１とを有する。誤差増幅器ＥＲＡ１の反転入力端子は、出力端子（ＯＵＴ１）に接続されている。一方、誤差増幅器ＥＲＡ１の非反転入力端子は、Ｄ−ＡコンバータＤＡＣ１に接続されている。

三角波発振器ＯＳＣ１は、三角波信号を出力する。三角波信号は、一定の電圧値の範囲（例えば、１．０Ｖ〜２．０Ｖ）で振幅する。三角波発振器ＯＳＣ１は、例えば、ＯＰアンプ、抵抗、コンデンサ等を用いて構成される。

ＰＷＭ比較器ＰＷＭ１は、プラス側入力端子（＋）及びマイナス側入力端子（−）を有する。このプラス側入力端子（＋）は、誤差増幅器ＥＲＡ１の出力端子（Ｎ１）に接続されている。一方、マイナス側入力端子（−）は、三角波発振器ＯＳＣ１に接続されている。さらに、ＰＷＭ比較器ＰＷＭ１の出力端子（Ｑ１）は、メインスイッチングトランジスタＦＥＴ１のゲートに接続され、ＰＷＭ比較器ＰＷＭ１の反転出力端子（＊Ｑ１）は、同期側スイッチングトランジスタＦＥＴ２のゲートに接続されている。

第２ＤＣ−ＤＣコンバータ４０は、図示するように、三角波発振器を有しないが、他の構成が、上述した第１ＤＣ−ＤＣコンバータ３０と同様である。図示の実施形態１では、第１ＤＣ−ＤＣコンバータ３０の誤差増幅器ＥＲＡ１を誤差増幅器ＥＲＡ２、前記Ｄ−ＡコンバータＤＡＣ１をＤ−ＡコンバータＤＡＣ２、前記ＰＷＭ比較器ＰＷＭ１をＰＷＭ比較器ＰＷＭ２、前記メインスイッチングトランジスタＦＥＴ１をメインスイッチングトランジスタＦＥＴ３、前記同期側スイッチングトランジスタＦＥＴ２を同期側スイッチングトランジスタＦＥＴ４、チョークコイルＬ１をチョークコイルＬ２、コンデンサＣ１をコンデンサＣ２にそれぞれ置き換えると、第２ＤＣ−ＤＣコンバータ４０を構成することができる。

ＰＷＭ比較器ＰＷＭ２のマイナス側入力端子（−）は、第１ＤＣ−ＤＣコンバータ３０の三角波発振器ＯＳＣ１に接続されている。図中の符号（Ｎ２）は誤差増幅器ＥＲＡ２の出力端子、（ＩＮ２）は第２ＤＣ−ＤＣコンバータ４０の入力端子、（ＯＵＴ２）は第２ＤＣ−ＤＣコンバータ４０の出力端子、（Ｑ２）及び（＊Ｑ２）は、それぞれＰＷＭ比較器ＰＷＭ２の出力端子及び反転出力端子である。なお、出力端子（ＯＵＴ２）は、図示しないが、例えば、電子機器のＮＡＮＤ回路を構成するＰＭＯＳトランジスタのバックゲートに接続されている。

第３ＤＣ−ＤＣコンバータ５０は、ＮＭＯＳトランジスタＦＥＴ５と、ＮＭＯＳトランジスタＦＥＴ６と、チョークコイルＬ３と、コンデンサＣ３とを有する。ＮＭＯＳトランジスタＦＥＴ５は、図示するように、ドレインに入力端子（ＩＮ３）が接続され、直流入力電圧ＶＩＮが、入力端子（ＩＮ３）を介して印加される。ＮＭＯＳトランジスタＦＥＴ５のソースは、チョークコイルＬ３に接続され、このチョークコイルＬ３は、グランドに接続されている。

ＮＭＯＳトランジスタＦＥＴ５のソースは、ＮＭＯＳトランジスタＦＥＴ６のドレインに接続されている。さらに、ＮＭＯＳトランジスタＦＥＴ６のソースは、出力端子（ＯＵＴ３）に接続されている。また、コンデンサＣ３は、出力端子（ＯＵＴ３）とグランドとの間に接続されている。なお、出力端子（ＯＵＴ３）は、図示しないが、例えば、電子機器のＮＡＮＤ回路を構成するＮＭＯＳトランジスタのバックゲートに接続されている。

第３ＤＣ−ＤＣコンバータ５０は、誤差増幅器ＥＲＡ３と、Ｄ−ＡコンバータＤＡＣ３と、ＰＷＭ比較器ＰＷＭ３とを有する。誤差増幅器ＥＲＡ３の反転入力端子は、出力端子（ＯＵＴ３）に接続されている。一方、誤差増幅器ＥＲＡ３の非反転入力端子は、Ｄ−ＡコンバータＤＡＣ３に接続されている。

ＰＷＭ比較器ＰＷＭ３のプラス側入力端子（＋）は、誤差増幅器ＥＲＡ３の出力端子（Ｎ３）に接続されている。一方、ＰＷＭ比較器ＰＷＭ３のマイナス側入力端子（−）は、第１ＤＣ−ＤＣコンバータ３０の三角波発振器ＯＳＣ１に接続されている。さらに、ＰＷＭ比較器ＰＷＭ３の出力端子（Ｑ３）は、ＮＭＯＳトランジスタＦＥＴ５のゲートに接続され、ＰＷＭ比較器ＰＷＭ３の反転出力端子（＊Ｑ３）は、ＮＭＯＳトランジスタＦＥＴ６のゲートに接続されている。

次に、電源装置１０の制御方法を説明する。図１に図示するインタフェース制御部２１は、バスＢ１に接続された電子機器の作動状況等のデータを受信する。インタフェース制御部２１は、受信したデータを、該データの内容に応じてレジスタＲＥＧ０〜ＲＥＧ３にそれぞれ出力する。

インタフェース制御部２１は、動作指令信号ＯＮ／ＯＦＦを、レジスタＲＥＧ０に出力する。この動作指令信号ＯＮ／ＯＦＦは、各ＤＣ−ＤＣコンバータ３０〜５０の電源の動作／停止を制御するために用いられる。

レジスタＲＥＧ０は、動作指令信号ＯＮ／ＯＦＦの動作／停止の情報を記憶した後に、動作指令信号ＯＮ／ＯＦＦを、各ＤＣ−ＤＣコンバータ３０〜５０の電源に出力する。各ＤＣ−ＤＣコンバータ３０〜５０の電源は、動作指令信号ＯＮ／ＯＦＦを受信することにより、動作／停止（入切）制御される。

インタフェース制御部２１は、電源電圧指令信号Ｓ１を、レジスタＲＥＧ１に出力する。この電源電圧指令信号Ｓ１は、第１ＤＣ−ＤＣコンバータ３０の出力端子（ＯＵＴ１）に接続された電子機器（ＮＡＮＤ回路）に供給する電源電圧ＶＣＣを、最適な電圧値に調整するために用いられる。電源電圧ＶＣＣは、本発明の第１直流電圧に相当する。電源電圧指令信号Ｓ１は、本発明の第１直流電圧の設定値に相当する。

レジスタＲＥＧ１は、電源電圧指令信号Ｓ１を記憶した後に、該電源電圧指令信号Ｓ１を、第１ＤＣ−ＤＣコンバータ３０のＤ−ＡコンバータＤＡＣ１に出力する。Ｄ−ＡコンバータＤＡＣ１は、前記電源電圧指令信号Ｓ１に応じたアナログ電圧信号（基準電圧）を、誤差増幅器ＥＲＡ１の非反転入力端子に出力する。なお、レジスタＲＥＧ１は、電源電圧ＶＣＣ（第１直流電圧）の調整に用いる電源電圧指令信号Ｓ１の設定値を記憶するから、本発明の第１直流電圧情報格納部に相当する。

誤差増幅器ＥＲＡ１の反転入力端子には、図示するように、前記電源電圧ＶＣＣが帰還される。誤差増幅器ＥＲＡ１は、帰還された電源電圧ＶＣＣと基準電圧とを比較し、誤差出力電圧を、ＰＷＭ比較器ＰＷＭ１のプラス側入力端子（＋）に出力する。

ＰＷＭ比較器ＰＷＭ１のマイナス側入力端子（−）には、三角波発振器ＯＳＣ１によって、三角波信号が入力される。ＰＷＭ比較器ＰＷＭ１は、前記誤差出力電圧と三角波信号の電圧値とを比較する。

誤差出力電圧が、三角波信号の電圧値よりも大きいときは、ＰＷＭ比較器ＰＷＭ１が、ハイレベルのＰＷＭ信号を、出力端子（Ｑ１）から出力する。このとき、ＰＷＭ比較器ＰＷＭ１は、ローレベルの反転ＰＷＭ信号を、反転出力端子（＊Ｑ１）から出力する。一方、誤差出力電圧が、三角波信号の電圧値よりも小さいときは、ＰＷＭ比較器ＰＷＭ１が、ローレベルのＰＷＭ信号を、出力端子（Ｑ１）から出力する。このとき、ＰＷＭ比較器ＰＷＭ１は、ハイレベルの反転ＰＷＭ信号を、反転出力端子（＊Ｑ１）から出力する。

ＰＷＭ信号は、メインスイッチングトランジスタＦＥＴ１のゲートに入力される。メインスイッチングトランジスタＦＥＴ１は、ＰＷＭ信号が、ハイレベルのときにオン状態になり、ローレベルのときにオフ状態になる。反転ＰＷＭ信号は、同期側スイッチングトランジスタＦＥＴ２のゲートに入力される。同期側スイッチングトランジスタＦＥＴ２は、反転ＰＷＭ信号が、ローレベルのときにオフ状態になり、ハイレベルのときにオン状態になる。ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電源電圧ＶＣＣが、最適な電圧値に制御されて、出力端子（ＯＵＴ１）を介して電子機器（ＮＡＮＤ回路）に供給される。

また、インタフェース制御部２１は、オフセット用電圧指令信号Ｓ２を、レジスタＲＥＧ２に出力する。オフセット用電圧指令信号Ｓ２は、前記ＮＡＮＤ回路を構成するＰＭＯＳトランジスタのバックゲートの電圧ＶＢＧＰの値を、電源電圧ＶＣＣの値よりも大きい値に設定するために用いられる。本実施形態では、例えば、インタフェース制御部２１が、バスＢ１によって前記電子機器から受信したデータに基づいて、最適な電源電圧ＶＣＣの設定値と電圧ＶＢＧＰの設定値との差分設定値（オフセット値）を算出する。なお、差分設定値（オフセット値）は、電源装置１０の外部に設けられたコントローラ等（図示せず。）により算出することもできる。電圧ＶＢＧＰの値は、オフセット用電圧指令信号Ｓ２によって、電源電圧ＶＣＣの値よりも大きい値に設定されるから、電圧ＶＢＧＰは、本発明の第２直流電圧に相当する。オフセット用電圧指令信号Ｓ２は、本発明の第２直流電圧の設定値に相当する。

レジスタＲＥＧ２は、オフセット用電圧指令信号Ｓ２を記憶した後に、該オフセット用電圧指令信号Ｓ２を、加算器２２に出力する。レジスタＲＥＧ２は、電源電圧ＶＣＣの設定値（第１直流電圧の設定値）と電圧ＶＢＧＰの設定値（第２直流電圧の設定値）との差分設定値の設定に用いるオフセット用電圧指令信号Ｓ２を記憶するから、本発明の差分電圧情報格納部に相当する。

加算器２２には、図示するように、電源電圧指令信号Ｓ１が入力される。加算器２２は、電源電圧指令信号Ｓ１にオフセット用電圧指令信号Ｓ２（オフセット値）を加算し、加算信号Ｓ３を、レジスタＲＥＧ２´に出力する。加算信号Ｓ３は、電源電圧指令信号Ｓ１とオフセット用電圧指令信号Ｓ２とを加算して得られたものであり、電圧ＶＢＧＰ（第２直流電圧）の設定に用いられる。なお、加算器２２は、電源電圧ＶＣＣ（第１直流電圧）の設定に用いる電源電圧指令信号Ｓ１に、前記差分設定値の設定に用いるオフセット用電圧指令信号Ｓ２を加算して電圧ＶＢＧＰ（第２直流電圧）の設定に用いる加算信号Ｓ３を出力するから、本発明の加算部に相当する。

レジスタＲＥＧ２´は、加算信号Ｓ３を記憶した後に、該加算信号Ｓ３を、第２ＤＣ−ＤＣコンバータ４０のＤ−ＡコンバータＤＡＣ２に出力する。Ｄ−ＡコンバータＤＡＣ２は、前記加算信号Ｓ３に応じたアナログ電圧信号（基準電圧）を、誤差増幅器ＥＲＡ２の非反転入力端子に出力する。レジスタＲＥＧ２´は、電圧ＶＢＧＰ（第２直流電圧）の設定に用いる加算信号Ｓ３を記憶するから、本発明の加算直流電圧情報格納部に相当する。

誤差増幅器ＥＲＡ２の反転入力端子には、図示するように、電圧ＶＢＧＰが帰還される。誤差増幅器ＥＲＡ２は、帰還された電圧ＶＢＧＰと基準電圧とを比較し、誤差出力電圧を、ＰＷＭ比較器ＰＷＭ２のプラス側入力端子（＋）に出力する。

ＰＷＭ比較器ＰＷＭ２のマイナス側入力端子（−）には、第１ＤＣ−ＤＣコンバータ３０が備える三角波発振器ＯＳＣ１によって、三角波信号が入力される。ＰＷＭ比較器ＰＷＭ２は、上述したＰＷＭ比較器ＰＷＭ１と同様に、ＰＷＭ信号及び反転ＰＷＭ信号を、メインスイッチングトランジスタＦＥＴ３のゲート及び同期側スイッチングトランジスタＦＥＴ４のゲートにそれぞれ出力する。そして、上述した電源電圧ＶＣＣを制御する方法と同様に、ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧ＶＢＧＰの値が、電源電圧ＶＣＣの値よりも大きい値に制御されて、電圧ＶＢＧＰが、出力端子（ＯＵＴ２）を介してＮＡＮＤ回路を構成するＰＭＯＳトランジスタのバックゲートに供給される。

さらに、インタフェース制御部２１は、バックゲート電圧指令信号Ｓ４を、レジスタＲＥＧ３に出力する。このバックゲート電圧指令信号Ｓ４は、前記ＮＡＮＤ回路を構成するＮＭＯＳトランジスタのバックゲートの電圧ＶＢＧＮの値を設定するために用いられる。

レジスタＲＥＧ３は、バックゲート電圧指令信号Ｓ４を記憶した後に、該バックゲート電圧指令信号Ｓ４を、第３ＤＣ−ＤＣコンバータ５０のＤ−ＡコンバータＤＡＣ３に出力する。Ｄ−ＡコンバータＤＡＣ３は、前記バックゲート電圧指令信号Ｓ４に応じたアナログ電圧信号（基準電圧）を、誤差増幅器ＥＲＡ３の非反転入力端子に出力する。

誤差増幅器ＥＲＡ３の反転入力端子には、図示するように、前記電圧ＶＢＧＮが帰還される。誤差増幅器ＥＲＡ３は、帰還された電圧ＶＢＧＮと基準電圧とを比較し、誤差出力電圧を、ＰＷＭ比較器ＰＷＭ３のプラス側入力端子（＋）に出力する。

ＰＷＭ比較器ＰＷＭ３のマイナス側入力端子（−）には、第１ＤＣ−ＤＣコンバータ３０が備える三角波発振器ＯＳＣ１によって、三角波信号が入力される。ＰＷＭ比較器ＰＷＭ３は、上述したＰＷＭ比較器ＰＷＭ１，２と同様に、ＰＷＭ信号及び反転ＰＷＭ信号を、ＮＭＯＳトランジスタＦＥＴ５のゲート及びＮＭＯＳトランジスタＦＥＴ６のゲートにそれぞれ出力する。そして、ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧ＶＢＧＮの値が、最適な電圧値に制御されて、電圧ＶＢＧＮが、出力端子（ＯＵＴ３）を介してＮＡＮＤ回路を構成するＮＭＯＳトランジスタのバックゲートに供給される。

＜実施形態１の効果＞
実施形態１の電源装置１０及びその制御回路２０においては、加算器２２が、最適な電源電圧ＶＣＣの設定値と電圧ＶＢＧＰの設定値とのオフセット値を、該電源電圧ＶＣＣの設定値に加算し、電圧ＶＢＧＰの設定に用いる加算信号Ｓ３を出力する。これによって、加算信号Ｓ３が電源電圧ＶＣＣの設定値よりも大きいという関係を維持することができ、ＮＡＮＤ回路のＰＭＯＳトランジスタは、過大な電流が流れて破壊してしまうことから保護される。
また、実施形態１の電源装置１０の制御方法によれば、最適な電源電圧ＶＣＣの設定値と電圧ＶＢＧＰの設定値とのオフセット値を、該電源電圧ＶＣＣの設定値に加算し、電圧ＶＢＧＰの設定に用いる加算信号Ｓ３を出力する。これによって、加算信号Ｓ３が電源電圧ＶＣＣの設定値よりも大きいという関係を維持することができ、ＮＡＮＤ回路のＰＭＯＳトランジスタは、過大な電流が流れて破壊してしまうことから保護される。

本実施形態の電源装置１０及びその制御回路２０においては、レジスタＲＥＧ１が、電源電圧ＶＣＣの調整に用いる電源電圧指令信号Ｓ１を記憶し、レジスタＲＥＧ２が、電源電圧ＶＣＣの設定値と電圧ＶＢＧＰの設定値との差分設定値の設定に用いるオフセット用電圧指令信号Ｓ２を記憶する。これによって、両レジスタＲＥＧ１，ＲＥＧ２に接続される加算器２２が処理を実行している場合であっても、レジスタＲＥＧ１及びレジスタＲＥＧ２は、電源電圧指令信号Ｓ１及びオフセット用電圧指令信号Ｓ２をそれぞれ一時記憶しておくことができる。また、インタフェース制御部２１が、一度各信号Ｓ１，Ｓ２を各レジスタＲＥＧ１，ＲＥＧ２に出力すれば、各信号Ｓ１，Ｓ２がレジスタＲＥＧ１，ＲＥＧ２に記憶されるから、インタフェース制御部２１は、各信号Ｓ１,Ｓ２を、レジスタＲＥＧ１，ＲＥＧ２に記憶させるために継続して出力する必要がない。

本実施形態の電源装置１０及びその制御回路２０においては、レジスタＲＥＧ２´が、加算器２２によって出力された加算信号Ｓ３を記憶する。この加算信号Ｓ３は、電圧ＶＢＧＰ（第２直流電圧）の設定に用いられる。レジスタＲＥＧ２´は、加算信号Ｓ３を順次格納しておくことができる。

＜実施形態２＞
本発明の実施形態２を、図２を参照しつつ説明する。実施形態２の電源装置１０Ａは、図示するように、制御部２０Ａと、第１ないし第３ＤＣ−ＤＣコンバータ３０〜５０とによって構成されている。制御部２０Ａは、インタフェース制御部２１Ａと、４つのレジスタＲＥＧ０，ＲＥＧ１，ＲＥＧ３，ＲＥＧ４と、比較器１と、切替スイッチ回路ＭＰＸ１と、レジスタＲＥＧ４´とを有する。ここでは、実施形態１の電源装置１０と同一の構成は同一の符号を付しその説明を省略する。

レジスタＲＥＧ１、レジスタＲＥＧ４は、図示するように、比較器１及び切替スイッチ回路ＭＰＸ１にそれぞれ接続されている。比較器１は、切替スイッチ回路ＭＰＸ１及びインタフェース制御部２１Ａに接続されている。切替スイッチ回路ＭＰＸ１は、レジスタＲＥＧ４´に接続されている。レジススタＲＥＧ４´は、第２ＤＣ−ＤＣコンバータ４０のＤ−ＡコンバータＤＡＣ２に接続されている。

次に、電源装置１０Ａの制御方法を説明する。ここでは、上述した電源装置１０と同一の制御方法については、その説明を省略する。インタフェース制御部２１Ａは、実施形態１の電源装置１０と同様に、電源電圧指令信号Ｓ１を、レジスタＲＥＧ１に出力する。さらに、インタフェース制御部２１Ａは、バックゲート電圧指令信号Ｓ６を、レジスタＲＥＧ４に出力する。

レジスタＲＥＧ１は、電源電圧指令信号Ｓ１を記憶した後に、該電源電圧指令信号Ｓ１を、比較器１に出力する。レジスタＲＥＧ４は、バックゲート電圧指令信号Ｓ６を記憶した後に、該バックゲート電圧指令信号Ｓ６を、比較器１に出力する。レジスタＲＥＧ４は、電圧ＶＢＧＰ（他の直流電圧）の設定に用いられるバックゲート電圧指令信号Ｓ６を記憶するから、本発明の直流電圧情報格納部に相当する。

比較器１は、電源電圧指令信号Ｓ１とバックゲート電圧指令信号Ｓ６とを比較する。バックゲート電圧指令信号Ｓ６が、電源電圧指令信号Ｓ１よりも小さいときは、比較器１が、スイッチ切替信号Ｓ７を、切替スイッチ回路ＭＰＸ１に出力する。切替スイッチ回路ＭＰＸ１は、スイッチ切替信号Ｓ７を受信すると、電源電圧指令信号Ｓ１を、レジスタＲＥＧ４´に出力する。なお、比較器１は、電源電圧指令信号Ｓ１（第１直流電圧の設定値）とバックゲート電圧指令信号Ｓ６（他の直流電圧の設定値）とを比較し、両電圧値の大小関係を判断するから、本発明の比較部に相当する。

比較器１は、スイッチ切替信号Ｓ７とともに、注意喚起信号ＡＬＡＲＭを、インタフェース制御部２１Ａに出力する。インタフェース制御部２１Ａは、注意喚起信号ＡＬＡＲＭを受信すると、バスＢ１によって、注意喚起信号ＡＬＡＲＭを、前記電子機器に出力する。注意喚起信号ＡＬＡＲＭは、電子機器がインタフェース制御部２１Ａに転送した電圧ＶＢＧＰの設定値が、電源電圧ＶＣＣの設定値よりも小さいことを、該電子機器に知らせるものである。

一方、バックゲート電圧指令信号Ｓ６の大きさが、電源電圧指令信号Ｓ１の大きさ以上であるときは、比較器１が、注意喚起信号ＡＬＡＲＭを出力せず、スイッチ切替信号Ｓ７を出力する。切替スイッチ回路ＭＰＸ１は、スイッチ切替信号Ｓ７を受信すると、バックゲート電圧指令信号Ｓ６を、レジスタＲＥＧ４´に出力する。切替スイッチ回路ＭＰＸ１は、スイッチ切替信号Ｓ７によりスイッチを切り替え、電源電圧指令信号Ｓ１またはバックゲート電圧指令信号Ｓ６のいずれか一方を選択して出力するから、本発明の選択部に相当する。

レジスタＲＥＧ４´は、電源電圧指令信号Ｓ１またはバックゲート電圧指令信号Ｓ６を記憶した後に、該信号Ｓ１または該信号Ｓ６を、第２ＤＣ−ＤＣコンバータ４０のＤ−ＡコンバータＤＡＣ２に出力する。第２ＤＣ−ＤＣコンバータ４０は、第１実施形態の第２ＤＣ−ＤＣコンバータ４０と同様に動作し、電圧ＶＢＧＰの値を、電源電圧ＶＣＣの値と同一または該電圧ＶＣＣの値よりも大きい値に制御する。なお、レジスタＲＥＧ４´は、切替スイッチ回路ＭＰＸ１が出力する第２直流電圧の設定値（ここでは、電源電圧指令信号Ｓ１またはバックゲート電圧指令信号Ｓ６）を記憶するから、本発明の選択直流電圧情報格納部に相当する。

＜実施形態２の効果＞
実施形態２の電源装置１０Ａ及びその制御回路２０Ａにおいては、切替スイッチ回路ＭＰＸ１が、比較器１による電圧指令信号の大小関係の比較結果に基づいて、電源電圧指令信号Ｓ１及びバックゲート電圧指令信号Ｓ６のうちの電圧値が高い設定値を、電圧ＶＢＧＰの設定値として選択する。これによって、電圧ＶＢＧＰの設定値が電源電圧の設定値以上になるという関係を維持することができる。
また、実施形態２の電源装置１０Ａの制御方法によれば、電源電圧指令信号Ｓ１とバックゲート電圧指令信号Ｓ６との大小関係の比較結果に基づいて、電源電圧指令信号Ｓ１及びバックゲート電圧指令信号Ｓ６のうちの電圧値が高い設定値を、電圧ＶＢＧＰの設定値として選択する。これによって、電圧ＶＢＧＰの設定値が電源電圧の設定値以上になるという関係を維持することができる。

本実施形態の電源装置１０Ａ及びその制御回路２０Ａにおいては、レジスタＲＥＧ１が、電源電圧ＶＣＣの調整に用いる電源電圧指令信号Ｓ１を記憶し、レジスタＲＥＧ４が、電圧ＶＢＧＰ（他の直流電圧）の設定に用いるバックゲート電圧指令信号Ｓ６を記憶する。これによって、両レジスタＲＥＧ１，ＲＥＧ４に接続される比較器１が処理を実行している場合であっても、レジスタＲＥＧ１及びレジスタＲＥＧ４は、電源電圧指令信号Ｓ１及びバックゲート電圧指令信号Ｓ６をそれぞれ一時記憶しておくことができる。また、インタフェース制御部２１Ａが、一度各信号Ｓ１，Ｓ６を各レジスタＲＥＧ１，ＲＥＧ４に出力すれば、各信号Ｓ１，Ｓ６がレジスタＲＥＧ１，ＲＥＧ４に記憶されるから、インタフェース制御部２１Ａは、各信号Ｓ１,Ｓ６を、レジスタＲＥＧ１，ＲＥＧ４に記憶させるために継続して出力する必要がない。

本実施形態の電源装置１０Ａ及びその制御回路２０Ａにおいては、レジスタＲＥＧ４´が、切替スイッチ回路ＭＰＸ１が出力する電源電圧指令信号Ｓ１またはバックゲート電圧指令信号Ｓ６を記憶する。この信号Ｓ１または信号Ｓ６は、電圧ＶＢＧＰ（第２直流電圧）の設定に用いられる。レジスタＲＥＧ４´は、前記信号Ｓ１または前記信号Ｓ６を順次格納しておくことができる。

＜実施形態３＞
本発明の実施形態３を、図３を参照しつつ説明する。実施形態３の電源装置１０Ｂは、図示するように、制御部２０Ｂと、第１ないし第３ＤＣ−ＤＣコンバータ３０〜５０とによって構成されている。制御部２０Ｂは、インタフェース制御２１Ｂと、４つのレジスタＲＥＧ０，ＲＥＧ１，ＲＥＧ３，ＲＥＧ４と、２つの比較器（比較器１及び比較器２）と、２つの切替スイッチ回路（ＭＰＸ１及びＭＰＸ２）と、レジスタＲＥＧ３´及びレジスタＲＥＧ４´とを有する。ここでは、実施形態１及び実施形態２の各電源装置１０，１０Ａと同一の構成は同一の符号を付しその説明を省略する。

レジスタＲＥＧ１は、図示するように、比較器１及び比較器２に接続されている。比較器２には、図示するように、零電圧信号Ｓ８が入力されている。比較器２は、切替スイッチ回路ＭＰＸ２に接続されている。切替スイッチ回路ＭＰＸ２には、比較器２と同様に零電圧信号Ｓ８が入力されるとともに、レジスタＲＥＧ３が接続されている。切替スイッチ回路ＭＰＸ２は、レジスタＲＥＧ３´に接続されている。

次に、電源装置１０Ｂの制御方法を説明する。ここでは、上述した電源装置１０，１０Ａと同一の制御方法については、その説明を省略する。レジスタＲＥＧ１は、電源電圧指令信号Ｓ１を記憶した後に、該電源電圧指令信号Ｓ１を、比較器１及び比較器２に出力する。

比較器２は、電源電圧指令信号Ｓ１と零電圧信号Ｓ８とを比較する。零電圧信号Ｓ８は、電圧設定値の情報（ここでは、設定値が零になる情報）を有する。電源電圧指令信号Ｓ１が、零電圧信号Ｓ８に等しいときは、比較器２が、スイッチ切替信号Ｓ９を、切替スイッチ回路ＭＰＸ２に出力する。なお、比較器２は、電源電圧指令信号Ｓ１（第１直流電圧の設定値）と零電圧信号Ｓ８（他の直流電圧の設定値）とを比較し、両電圧値の大小関係を判断するから、本発明の比較部に相当する。

図示するように、切替スイッチ回路ＭＰＸ２には、バックゲート電圧指令信号Ｓ４及び零電圧信号Ｓ８が入力されている。切替スイッチ回路ＭＰＸ２は、前記スイッチ切替信号Ｓ９を受信すると、零電圧信号Ｓ８を、レジスタＲＥＧ３´に出力する。

比較器２は、スイッチ切替信号Ｓ９とともに、前記注意喚起信号ＡＬＡＲＭを、インタフェース制御部２１Ｂに出力する。インタフェース制御部２１Ｂは、注意喚起信号ＡＬＡＲＭを受信すると、バスＢ１によって、注意喚起信号ＡＬＡＲＭを、前記電子機器に出力する。この注意喚起信号ＡＬＡＲＭは、電子機器がインタフェース制御部２１Ｂに転送した電圧ＶＢＧＮの値が、電源電圧ＶＣＣの値よりも大きいことを、該電子機器に知らせるものである。

一方、電源電圧指令信号Ｓ１が、零電圧信号Ｓ８と異なるときは、比較器２は、注意喚起信号ＡＬＡＲＭを出力せず、スイッチ切替信号Ｓ９を出力する。切替スイッチ回路ＭＰＸ２は、スイッチ切替信号Ｓ９を受信すると、バックゲート電圧指令信号Ｓ４を、レジスタＲＥＧ３´に出力する。切替スイッチ回路ＭＰＸ２は、スイッチ切替信号Ｓ９によりスイッチを切り替え、零電圧信号Ｓ８またはバックゲート電圧指令信号Ｓ４のいずれか一方を選択して出力するから、本発明の選択部に相当する。

レジスタＲＥＧ３´は、零電圧信号Ｓ８またはバックゲート電圧指令信号Ｓ４を記憶した後に、該信号Ｓ８または該信号Ｓ４を、第３ＤＣ−ＤＣコンバータ５０のＤ−ＡコンバータＤＡＣ３に出力する。レジスタＲＥＧ３´は、切替スイッチ回路ＭＰＸ２が出力する第２直流電圧の設定値（ここでは、零電圧信号Ｓ８またはバックゲート電圧指令信号Ｓ４）を記憶するから、本発明の選択直流電圧情報格納部に相当する。

第３ＤＣ−ＤＣコンバータ５０においては、ＰＷＭ比較器ＰＷＭ３が、誤差増幅器ＥＲＡ３の誤差出力電圧を、三角波信号の電圧値と比較し、ＰＷＭ信号及び反転ＰＷＭ信号を、ＮＭＯＳトランジスタＦＥＴ５のゲート及びＮＭＯＳトランジスタＦＥＴ６のゲートに出力する。そして、ＰＷＭ信号がハイレベルとローレベルとの間で繰り返し変化し、同時に反転ＰＷＭ信号がローレベルとハイレベルとの間で繰り返し変化することにより、電圧ＶＢＧＮの値が、零または目標電圧値に制御される。

＜実施形態３の効果＞
実施形態３の電源装置１０Ｂ及びその制御回路２０Ｂにおいては、比較器２による電圧指令信号の大小関係の比較結果に基づいて、電源電圧指令信号Ｓ１が、零電圧信号Ｓ８に等しいと判断されたときに、切替スイッチ回路ＭＰＸ２が、零電圧信号Ｓ８を、電圧ＶＢＧＮの設定値として選択する。これによって、電源電圧指令信号Ｓ１が零のときは、電圧ＶＢＧＮの設定値も零にするという関係を維持することができる。
また、実施形態３の電源装置１０Ｂの制御方法によれば、電源電圧指令信号Ｓ１と零電圧信号Ｓ８との大小関係の比較結果に基づいて、電源電圧指令信号Ｓ１が、零電圧信号Ｓ８に等しいと判断されたときに、零電圧信号Ｓ８を、電圧ＶＢＧＮの設定値として選択する。これによって、電源電圧指令信号Ｓ１が零のときは、電圧ＶＢＧＮの設定値も零にするという関係を維持することができる。

本実施形態の電源装置１０Ｂ及びその制御回路２０Ｂにおいては、レジスタＲＥＧ３´が、切替スイッチ回路ＭＰＸ２が出力する零電圧信号Ｓ８またはバックゲート電圧指令信号Ｓ４を記憶する。この信号Ｓ８または信号Ｓ４は、電圧ＶＢＧＮ（第２直流電圧）の設定に用いられる。レジスタＲＥＧ３´は、前記信号Ｓ８または前記信号Ｓ４を順次格納しておくことができる。

本発明は、上述した実施形態１ないし実施形態３に限定されるものではなく、発明の趣旨を逸脱しない範囲内において、構成の一部を適宜変更して実施することができる。例えば、本発明の実施形態の電源装置は、２つの加算器２２（図１参照。）を備えるものであってもよい。この電源装置においては、１の加算部２２をレジスタＲＥＧ２´（図１参照。）に接続し、レジスタＲＥＧ２´を、１の加算部２２とは異なる他の加算部に接続するようにしてもよい。さらに、他の加算部には、実施形態１と同様に、オフセット用電圧指令信号を記憶したレジスタを接続してもよい。これによって、１の加算器２２が、加算信号Ｓ３（図１参照。）を、レジスタＲＥＧ２´を介して前記他の加算部に入力し、該他の加算部は、加算信号Ｓ３にオフセット用電圧指令信号を加算し、任意の直流電圧の設定に用いる加算信号を出力することができる。したがって、他の加算部は、１の加算部２２が出力した加算信号Ｓ３に関連付けて任意の直流電圧の設定に用いる加算信号を出力し、他の加算部は、１の加算部２２とは別個に任意の直流電圧の電圧値を設定することがない。この電源装置の制御方法によれば、前記加算信号Ｓ３に関連付けて任意の直流電圧を出力し、加算信号Ｓ３とは別個に任意の直流電圧の電圧値を設定することがない。

さらに、本発明の実施形態の電源装置においては、２つ以上の加算器２２を複数段に亘って接続し、前段の加算器の加算信号を、後段の加算器に順次入力するようにしてもよい。これによって、２つ以上の加算器の間においても、後段の加算部は、前段の加算部が出力した加算信号に関連付けて任意の直流電圧の設定に用いる加算信号を出力し、後段の加算部は、前段の加算部とは別個に任意の直流電圧の電圧値を設定することがない。

上述した実施形態１ないし実施形態３においては、各電圧指令信号Ｓ１〜Ｓ４，Ｓ６，Ｓ８は、電圧値に比例した値を有するディジタルコードに限らず、電圧値に比例せず該電圧値を表すディジタルコードであってもよい。また、各電圧指令信号Ｓ１〜Ｓ４，Ｓ６，Ｓ８は、信号の種類（ここでは、電圧指令用信号）を表すディジタルコード及び電圧値に比例せず該電圧値を表すディジタルコードからなるものであってもよい。なお、実施形態１ないし実施形態３の電源装置１０，１０Ａ，１０Ｂの制御回路２０，２０Ａ，２０Ｂは、単一の半導体チップ又は複数の半導体チップにより構成してもよい。また、電源装置１０，１０Ａ，１０Ｂを、単一の半導体チップ又は複数の半導体チップにより構成してもよい。また、電源装置１０等及びそれらの制御回路２０Ａ等を、モジュールとして構成してもよい。さらに、電子機器を、制御回路及びＤＣ−ＤＣコンバータを備える電源装置を用いるものとしてもよい。

本発明の技術思想により背景技術における課題を解決するための手段を、以下に列記する。
（付記１） 電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御回路において、
前記複数の直流電圧のうちのひとつである第１直流電圧の電圧値に対して所定の電位関係を有する第２直流電圧の電圧値を設定する電圧設定部を備えることを特徴とする電源装置の制御回路。
（付記２） 前記電圧設定部は、前記第１直流電圧の設定値に、前記第１直流電圧の設定値と前記第２直流電圧の設定値との差分設定値を加算して前記第２直流電圧の設定値を算出する加算部を備えることを特徴とする付記１に記載の電源装置の制御回路。
（付記３） 前記第１直流電圧の設定値の情報を格納する第１直流電圧情報格納部と、前記差分設定値の情報を格納する差分電圧情報格納部と、を備えることを特徴とする付記２に記載の電源装置の制御回路。
（付記４） 前記加算部によって算出された前記第２直流電圧の設定値の情報を格納する加算直流電圧情報格納部を備えることを特徴とする付記２に記載の電源装置の制御回路。
（付記５） 前記電圧設定部を複数備え、前記複数の電圧設定部は、該複数の電圧設定部のうちの１の電圧設定部によって設定される前記第２直流電圧の設定値が、前記１の電圧設定部とは異なる他の電圧設定部における前記第１直流電圧の設定値となるように配置されることを特徴とする付記１に記載の電源装置の制御回路。
（付記６） 前記電圧設定部は、前記第１直流電圧の設定値と該第１直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、前記比較部による前記大小関係の比較結果に基づいて、前記第１直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第２直流電圧の設定値として選択する選択部と、を備えることを特徴とする付記１に記載の電源装置の制御回路。
（付記７） 前記第１直流電圧の設定値の情報を格納する第１直流電圧情報格納部と、前記他の直流電圧の設定値の情報を格納する直流電圧情報格納部と、を備えることを特徴とする付記６に記載の電源装置の制御回路。
（付記８） 前記選択部によって選択された前記第２直流電圧の設定値の情報を格納する選択直流電圧情報格納部を備えることを特徴とする付記６に記載の電源装置の制御回路。
（付記９） 電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置において、
前記複数の直流電圧のうちのひとつである第１直流電圧の電圧値に対して所定の電位関係を有する第２直流電圧の電圧値を設定する電圧設定部を備えることを特徴とする電源装置。
（付記１０） 前記電圧設定部は、前記第１直流電圧の設定値に、前記第１直流電圧の設定値と前記第２直流電圧の設定値との差分設定値を加算して前記第２直流電圧の設定値を算出する加算部を備えることを特徴とする付記９に記載の電源装置。
（付記１１） 前記第１直流電圧の設定値の情報を格納する第１直流電圧情報格納部と、前記差分設定値の情報を格納する差分電圧情報格納部と、を備えることを特徴とする付記１０に記載の電源装置。
（付記１２） 前記加算部によって算出された前記第２直流電圧の設定値の情報を格納する加算直流電圧情報格納部を備えることを特徴とする付記１０に記載の電源装置。
（付記１３） 前記電圧設定部を複数備え、前記複数の電圧設定部は、該複数の電圧設定部のうちの１の電圧設定部によって設定される前記第２直流電圧の設定値が、前記１の電圧設定部とは異なる他の電圧設定部における前記第１直流電圧の設定値となるように配置されることを特徴とする付記９に記載の電源装置。
（付記１４） 前記電圧設定部は、前記第１直流電圧の設定値と該第１直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、前記比較部による前記大小関係の比較結果に基づいて、前記第１直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第２直流電圧の設定値として選択する選択部と、を備えることを特徴とする付記９に記載の電源装置。
（付記１５） 前記第１直流電圧の設定値の情報を格納する第１直流電圧情報格納部と、前記他の直流電圧の設定値の情報を格納する直流電圧情報格納部と、を備えることを特徴とする付記１４に記載の電源装置。
（付記１６） 前記選択部によって選択された前記第２直流電圧の設定値の情報を格納する選択直流電圧情報格納部を備えることを特徴とする付記１４に記載の電源装置。
（付記１７） 電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御方法において、
前記複数の直流電圧のうちのひとつである第１直流電圧の電圧値に対して所定の電位関係を有する第２直流電圧の電圧値を設定することを特徴とする電源装置の制御方法。
（付記１８） 前記第１直流電圧の設定値に、前記第１直流電圧の設定値と前記第２直流電圧の設定値との差分設定値を加算して前記第２直流電圧の設定値を算出することを特徴とする付記１７に記載の電源装置の制御方法。
（付記１９） 付記１７に記載の電源装置の制御方法において、前記第２直流電圧の設定値が複数設定される場合に、該複数の第２直流電圧の設定値のうちの１の設定値が、他の前記第２直流電圧の設定値に対して所定の電位関係を有する前記第１直流電圧の設定値とされることを特徴とする電源装置の制御方法。
（付記２０） 前記第１直流電圧の設定値と該第１直流電圧とは異なる他の直流電圧の設定値との大小関係を比較し、前記大小関係の比較結果に基づいて、前記第１直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第２直流電圧の設定値として選択することを特徴とする付記１７に記載の電源装置の制御方法。

１０，１０Ａ，１０Ｂ 電源装置
２０，２０Ａ，２０Ｂ 制御部（制御回路）
２２ 加算器（加算部）
ＭＰＸ１，ＭＰＸ２ 切替スイッチ回路（選択部）
ＶＣＣ 電源電圧（第１直流電圧）
ＶＢＧＰ ＭＯＳトランジスタのバックゲートの電圧（第２直流電圧，他の直流電圧）

Claims (3)

1. 電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御回路において、
   前記複数の直流電圧のうちのひとつである第１直流電圧の電圧値に対して所定の電位差を維持する第２直流電圧の電圧値を設定する電圧設定部を備え、
   前記電圧設定部は、前記第１直流電圧の設定値と該第１直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、前記比較部による前記大小関係の比較結果に基づいて、前記第１直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第２直流電圧の設定値として選択する選択部とを備えることを特徴とする電源装置の制御回路。
2. 電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置において、
   前記複数の直流電圧のうちのひとつである第１直流電圧の電圧値に対して所定の電位差を維持する第２直流電圧の電圧値を設定する電圧設定部を備え、
   前記電圧設定部は、前記第１直流電圧の設定値と該第１直流電圧とは異なる他の直流電圧の設定値との大小関係を比較する比較部と、前記比較部による前記大小関係の比較結果に基づいて、前記第１直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第２直流電圧の設定値として選択する選択部とを備えることを特徴とする電源装置。
3. 電圧値がそれぞれ異なる複数の直流電圧を出力する電源装置の制御方法において、
   前記複数の直流電圧のうちのひとつである第１直流電圧の電圧値に対して所定の電位差を維持する第２直流電圧の電圧値を設定するステップを備え、
   前記電圧値の設定のステップは、
   前記第１直流電圧の設定値と該第１直流電圧とは異なる他の直流電圧の設定値との大小関係を比較するステップと、
   前記大小関係の比較結果に基づいて、前記第１直流電圧の設定値及び前記他の直流電圧の設定値のうちの電圧値が高い設定値を前記第２直流電圧の設定値として選択するステップとを備えることを特徴とする電源装置の制御方法。
   

Images