JP2011155121A - Substrate, method for manufacturing substrate, and semiconductor device - Google Patents
Substrate, method for manufacturing substrate, and semiconductor device Download PDFInfo
- Publication number
- JP2011155121A JP2011155121A JP2010015389A JP2010015389A JP2011155121A JP 2011155121 A JP2011155121 A JP 2011155121A JP 2010015389 A JP2010015389 A JP 2010015389A JP 2010015389 A JP2010015389 A JP 2010015389A JP 2011155121 A JP2011155121 A JP 2011155121A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- acf
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、基板、基板の製造方法、及び、半導体装置に関し、特に、例えば、フリップチップ実装によって製造される半導体装置の信頼性を向上させることができるようにする基板、基板の製造方法、及び、半導体装置に関する。 The present invention relates to a substrate, a method for manufacturing a substrate, and a semiconductor device, and more particularly, for example, a substrate capable of improving the reliability of a semiconductor device manufactured by flip-chip mounting, and a method for manufacturing the substrate. And relates to a semiconductor device.
IC(Integrated Circuit)ベアチップ等の半導体チップを、基板に装着するボンディングの方法として、例えば、フリップチップ実装がある。 As a bonding method for mounting a semiconductor chip such as an IC (Integrated Circuit) bare chip on a substrate, there is, for example, flip chip mounting.
フリップチップ実装では、ICベアチップに設けられた、突起状の電極であるバンプ電極と、基板に設けられた電極とが電気的に接続されるように、ICベアチップが、基板に装着される。 In flip chip mounting, an IC bare chip is mounted on a substrate so that bump electrodes, which are protruding electrodes, provided on the IC bare chip are electrically connected to electrodes provided on the substrate.
フリップチップ実装の方法としては、例えば、ACF(Anisotropic Conductive Film)を用いた実装方法がある(例えば、特許文献1や2を参照)。 As a flip chip mounting method, for example, there is a mounting method using an ACF (Anisotropic Conductive Film) (see, for example, Patent Documents 1 and 2).
図1は、従来の、ACFを用いた実装方法の一例を説明する図である。 FIG. 1 is a diagram for explaining an example of a conventional mounting method using an ACF.
図1の実装方法では、ICベアチップ30を実装する基板10に対して、ICベアチップ30を実装する前に、あらかじめ、ACF21を基板10に貼り付ける仮貼りが行われ、その後、ICベアチップ30を加熱加圧により圧着する本圧着が行われる。
In the mounting method of FIG. 1, before the IC bare chip 30 is mounted on the
すなわち、図1Aは、基板10を示す断面図である。
That is, FIG. 1A is a cross-sectional view showing the
基板10は、基材11、電極12、及び、必要な導体13を有する。
The
基材11は、例えば、平板形状をした絶縁体の平板であり、その基材11としての平板の2面のうちの一面である、例えば、図中の上側の面(以下、表面ともいう)には、ICベアチップ30と電気的に接続される複数の電極12が形成されている。 The base material 11 is, for example, a flat plate of an insulator having a flat plate shape, and is one surface of two surfaces of the flat plate as the base material 11, for example, an upper surface in the drawing (hereinafter also referred to as a surface). A plurality of electrodes 12 that are electrically connected to the IC bare chip 30 are formed.
また、基材11としての平板の、表面の反対側の面である、図中の下側の面(以下、裏面ともいう)には、必要な導体13が形成されている。なお、導体13は、必要でなければ形成されない。以下においても、同様である。 A necessary conductor 13 is formed on a lower surface (hereinafter also referred to as a back surface) in the figure, which is a surface opposite to the front surface of the flat plate as the base material 11. The conductor 13 is not formed unless necessary. The same applies to the following.
以上のように、基板10は、基材11に、電極12、及び、必要な導体13を形成することで構成されている。
As described above, the
ここで、基材11としては、例えば、一般的なリジッド基板、若しくは、フレキシブル基板の基材、又は、フィルム材等を採用することができる。 Here, as the substrate 11, for example, a general rigid substrate, a substrate of a flexible substrate, a film material, or the like can be employed.
また、電極12、及び、導体13としては、例えば、銅やアルミニウム等を採用することができる。 Moreover, as the electrode 12 and the conductor 13, copper, aluminum, etc. are employable, for example.
図1Bは、ACF21の仮貼りがされている途中の基板10を示す断面図である。
FIG. 1B is a cross-sectional view showing the
仮貼りでは、基板10(基材11)の、電極12が設けられた(ICベアチップ30が装着される)表面に、セパレータ22が一面に密着している、薄膜状のACF21の、そのACF21が露出している面を対向させて、ACF21が、仮貼り用の温度と圧力で加熱加圧される。 In the temporary attachment, the ACF 21 of the thin film-like ACF 21 in which the separator 22 is in close contact with the surface of the substrate 10 (base material 11) on which the electrode 12 is provided (IC bare chip 30 is mounted) is The ACF 21 is heated and pressurized with the temperature and pressure for temporary attachment with the exposed surfaces facing each other.
ACF21は、粘着性を有するので、加熱加圧されることで、基板10に密着する。
Since the ACF 21 has adhesiveness, it adheres to the
図1Cは、ACF21の仮貼り後の基板10を示す断面図である。
FIG. 1C is a cross-sectional view showing the
図1Bの状態から、セパレータ22を剥離することで、ACF21の仮貼りが完了する。 The temporary bonding of the ACF 21 is completed by peeling the separator 22 from the state of FIG. 1B.
図1Dは、本圧着後の基板10、すなわち、フリップチップ実装によって製造される半導体装置を示す断面図である。
FIG. 1D is a cross-sectional view showing the
ICベアチップ30には、複数のバンプ電極31が設けられている。 A plurality of bump electrodes 31 are provided on the IC bare chip 30.
本圧着では、ICベアチップ30は、バンプ電極31と、そのバンプ電極31と電気的に接続されるべき基板10の電極12とが対向するように位置合わせがされる。
In the main pressure bonding, the IC bare chip 30 is aligned so that the bump electrode 31 and the electrode 12 of the
そして、ICベアチップ30は、位置合わせがされた状態で、仮貼りがされたACF21に密着され、本圧着用の温度と圧力で加熱加圧される。 Then, the IC bare chip 30 is brought into close contact with the temporarily attached ACF 21 in the aligned state, and is heated and pressed at the temperature and pressure for main press bonding.
本圧着によれば、ICベアチップ30のバンプ電極31と、基板10の電極12とが近接し、電気的に接続された状態となり、ACF21が硬化することにより、バンプ電極31と電極12とが電気的に接続した状態で、ICベアチップ30は、基板10に固定される。
According to this pressure bonding, the bump electrode 31 of the IC bare chip 30 and the electrode 12 of the
ところで、ACFを用いた実装方法では、ACF21の仮貼りにおいて、セパレータ22を剥離するときに、ACF21の一部が浮き上がり、ACF21が、基板10に、均一に貼り付いた状態にならないことがある。
By the way, in the mounting method using ACF, when the separator 22 is peeled off in the temporary attachment of the ACF 21, a part of the ACF 21 may be lifted and the ACF 21 may not be attached to the
すなわち、ACF21の、絶縁体である基材11との接着性は、導体である電極12との接着性よりも弱いため、セパレータ22を剥離するときに、ACF21の、基材11に密着している部分が、セパレータ22とともに引っ張られ、浮き上がった状態になることがある。 That is, since the adhesion of the ACF 21 to the base material 11 that is an insulator is weaker than the adhesion to the electrode 12 that is a conductor, the ACF 21 is in close contact with the base material 11 when the separator 22 is peeled off. The part which is being pulled with the separator 22 may be in a lifted state.
そして、ACF21が、浮き上がり、その結果、基板10に、均一に貼り付いていない場合、ICベアチップ30のバンプ電極31と、基板10の電極12との間で、接続不良を生じることがある。
Then, if the ACF 21 is lifted and, as a result, is not uniformly attached to the
なお、ACF21が浮き上がった状態になるのは、特に、ACF21の端部で生じやすい。 The ACF 21 is likely to be lifted particularly at the end of the ACF 21.
図2は、ACF21の端部が浮き上がった状態になった基板10を示す断面図である。
FIG. 2 is a cross-sectional view showing the
すなわち、図2Aは、ACF21の端部が浮き上がり、さらに、折り返してしまうことで、そのACF21の端部が、基板10の電極12の部分に重なっている状態の基板10を示している。
That is, FIG. 2A shows the
この場合、ACF21の端部が重なっている状態になっている電極12と、その電極12に電気的に接続されるべきICベアチップ30のバンプ電極31との間で、接続不良を生じることがある。
In this case, a connection failure may occur between the electrode 12 in which the end portion of the
図2Bは、ACF21の端部が浮き上がり、剥離した状態になっている基板10を示している。
FIG. 2B shows the
ACF21が基板10に、均一に張り付いている場合には、ICベアチップ30を本圧着すると、ACF21の端部(基材11と接着している部分のACF21)は、基材11と均一に密着した状態で硬化され、接着される。
If the ACF 21 is uniformly attached to the
一方、ACF21の端部が剥離した状態になっている場合には、ICベアチップ30を本圧着した後に、そのACF21の端部が、剥離した状態で硬化されることにより、接着面積の減少による接着力の低下、ならびに硬化したACF21の剥離の起点となり得る。 On the other hand, when the end portion of the ACF 21 is peeled off, the end portion of the ACF 21 is hardened in a peeled state after the IC bare chip 30 is fully pressure-bonded. This can be a starting point for a decrease in force as well as peeling of the cured ACF21.
その結果、やはり、基板10の電極12と、ICベアチップ30のバンプ電極31との間で、接続不良を生じることがある。
As a result, a connection failure may occur between the electrode 12 of the
なお、ACF21の端部以外の部分でも、基板10の電極12以外、つまり、基材11と(直接)接触する部分については、上述したように、接着性が弱いために、セパレータ22を剥離するときに、浮き上がった状態になり、ボイド(空隙)が生じることがある。
Note that, as described above, the separator 22 is peeled off at portions other than the end portion of the ACF 21 except for the electrode 12 of the
このボイドも、基板10の電極12と、ICベアチップ30のバンプ電極31との間の接続不良の原因となる。
This void also causes poor connection between the electrode 12 of the
以上のように、従来のフリップチップ実装では、セパレータ22を剥離するときに、ACF21が浮き上がった状態となって、基板10の電極12と、ICベアチップ30のバンプ電極31との間で、接続不良を生じ、その結果、フリップチップ実装によって製造される半導体装置の信頼性が低下することがある。
As described above, in the conventional flip chip mounting, when the separator 22 is peeled off, the ACF 21 is in a floating state, and the connection failure is caused between the electrode 12 of the
本発明は、このような状況に鑑みてなされたものであり、フリップチップ実装によって製造される半導体装置の信頼性を向上させることができるようにするものである。 The present invention has been made in view of such circumstances, and is intended to improve the reliability of a semiconductor device manufactured by flip-chip mounting.
本発明の第1の側面の基板は、基材に形成され、半導体チップと電気的に接続される複数の電極と、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体と、前記複数の電極と、前記ベタ導体とが形成される前記基材とを備える基板である。 The substrate according to the first aspect of the present invention is formed on a base material, a plurality of electrodes electrically connected to a semiconductor chip, and an ACF (Anisotropic Conductive Film) attached to the semiconductor chip. A conductor that covers the entire electrode region of the base material on which the electrode is formed and the region other than the periphery of the electrode region, in a large size region that is a predetermined size larger than the ACF region of the base material. A substrate comprising a solid conductor, the plurality of electrodes, and the base material on which the solid conductor is formed.
本発明の第1の側面の基板の製造方法は、半導体チップと電気的に接続される複数の電極を、基材に形成するとともに、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体を、前記基材に形成するステップを含む基板の製造方法である。 According to a first aspect of the present invention, there is provided a substrate manufacturing method in which a plurality of electrodes electrically connected to a semiconductor chip are formed on a base material, and an ACF (Anisotropic Conductive Film) is used for mounting the semiconductor chip. Of the large size area that is a predetermined size larger than the ACF area of the base material to be pasted, the entire area excluding the electrode area of the base material on which the electrode is formed and the periphery of the electrode area It is a manufacturing method of a board | substrate including the step which forms the solid conductor which is a conductor to coat | cover on the said base material.
本発明の第1の側面の半導体装置は、基材に形成され、半導体チップと電気的に接続される複数の電極と、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体と、前記複数の電極と、前記ベタ導体とが形成される前記基材とを有する基板と、前記基板に貼り付けられる前記ACFと、前記ACFを介して、前記複数の電極と接続される半導体チップとを備える半導体装置である。 The semiconductor device according to the first aspect of the present invention has a plurality of electrodes formed on a substrate and electrically connected to a semiconductor chip, and an ACF (Anisotropic Conductive Film) attached to the semiconductor chip. A conductor that covers the electrode region of the base material on which the electrode is formed and the entire region excluding the periphery of the electrode region in a large size region that is a predetermined size larger than the ACF region of the base material The solid conductor, the plurality of electrodes, and the substrate on which the solid conductor is formed, the ACF attached to the substrate, and the plurality of electrodes via the ACF. A semiconductor device including a semiconductor chip to be connected.
以上のような第1の側面においては、半導体チップと電気的に接続される複数の電極が、基材に形成されているとともに、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体が、前記基材に形成されている。 In the first aspect as described above, a plurality of electrodes electrically connected to the semiconductor chip are formed on the base material, and an ACF (Anisotropic Conductive Film) is attached to the semiconductor chip. Of the large size region that is a predetermined size larger than the ACF region of the base material to be attached, covers the entire electrode region of the base material on which the electrode is formed and the region excluding the periphery of the electrode region A solid conductor which is a conductor to be formed is formed on the base material.
本発明の第2の側面の基板は、半導体チップと電気的に接続される複数の電極であって、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成される複数の電極と、前記複数の電極が形成される前記基材とを備える基板である。 The substrate according to the second aspect of the present invention is a plurality of electrodes electrically connected to a semiconductor chip, and an ACF (Anisotropic Conductive Film) on which the ACF (Anisotropic Conductive Film) is attached to mount the semiconductor chip. A substrate comprising a plurality of electrodes formed on the base material and the base material on which the plurality of electrodes are formed so as to cover the entire large size region that is a region larger than the region by a predetermined size. is there.
本発明の第2の側面の基板の製造方法は、半導体チップと電気的に接続される複数の電極を、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成するステップを含む基板の製造方法である。 According to a second aspect of the present invention, there is provided a method of manufacturing a substrate, comprising: a plurality of electrodes electrically connected to a semiconductor chip; and a substrate on which the ACF (Anisotropic Conductive Film) is attached to the semiconductor chip. The substrate manufacturing method includes a step of forming the substrate on the base so as to cover the entire large size region which is a region larger than the ACF region by a predetermined size.
本発明の第2の側面の半導体装置は、半導体チップと電気的に接続される複数の電極であって、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成される複数の電極と、前記複数の電極が形成される前記基材とを有する基板と、前記基板に貼り付けられる前記ACFと、前記ACFを介して、前記複数の電極と接続される半導体チップとを備える半導体装置である。 A semiconductor device according to a second aspect of the present invention is a plurality of electrodes that are electrically connected to a semiconductor chip, wherein the ACF (Anisotropic Conductive Film) is attached to the semiconductor chip. A substrate having a plurality of electrodes formed on the base material and the base material on which the plurality of electrodes are formed so as to cover the entire large size region that is a region larger than the ACF region by a predetermined size. And a semiconductor chip connected to the plurality of electrodes via the ACF and the ACF attached to the substrate.
以上のような第2の側面においては、半導体チップと電気的に接続される複数の電極が、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成されている。 In the second aspect as described above, the plurality of electrodes electrically connected to the semiconductor chip are more than the ACF region of the base material on which the ACF (Anisotropic Conductive Film) is attached to mount the semiconductor chip. Is formed on the substrate so as to cover the entire large size region which is a region larger by a predetermined size.
本発明の第1及び第2の側面によれば、半導体装置の信頼性を向上させることができる。 According to the first and second aspects of the present invention, the reliability of the semiconductor device can be improved.
[本発明を適用した基板の一実施の形態] [One Embodiment of Substrate to which the Present Invention is Applied]
図3は、本発明を適用した基板の一実施の形態の構成例を示す平面図である。 FIG. 3 is a plan view showing a configuration example of an embodiment of a substrate to which the present invention is applied.
なお、図中、図1の基板10と対応する部分には、同一の符号を付してあり、以下では、その説明は、適宜省略する。
In the figure, parts corresponding to those of the
すなわち、図3において、基板100は、基材11、電極12(12A,12B,12C)、及び、導体13(図5)を有する点で、図1の基板10と共通する。
That is, in FIG. 3, the substrate 100 is common to the
但し、基板100は、さらに、ベタ導体101を有する点で、図1の基板10と相違する。
However, the substrate 100 further differs from the
基板100は、半導体チップとしての、例えば、基板100に装着されるICベアチップ30(図6)と電気的に接続される複数の電極として、3個の電極12Aないし12Cを有する。
The substrate 100 includes three
この3個の電極12Aないし12Cは、基材11の表面に形成されている。
The three
また、本実施の形態では、基材11の裏面に、導体13(図5)が形成されている。 Moreover, in this Embodiment, the conductor 13 (FIG. 5) is formed in the back surface of the base material 11. FIG.
ここで、以下、適宜、電極12Aないし12Cを、まとめて、電極12ともいう。
Here, hereinafter, the
基材11の表面には、電極12Aないし12Cの他、ベタ導体101が形成されている。
In addition to the
ベタ導体101は、基板100に装着されるICベアチップ30(図6)を装着するのにACF21が貼り付けられる基材11のACF領域よりも所定のサイズだけ大きい矩形の領域(図3において、点線で囲む領域)である大サイズ領域のうちの、電極12Aないし12Cが形成される基材11の領域である電極領域とその周囲を除く領域(以下、非電極領域ともいう)の全体を被覆する導体である。
The solid conductor 101 is a rectangular area (a dotted line in FIG. 3) larger than the ACF area of the base material 11 to which the
したがって、ベタ導体101は、非電極領域の全体を、いわばベタ塗りするかのような導体である。 Therefore, the solid conductor 101 is a conductor as if to fill the entire non-electrode region.
なお、ベタ導体101が、電極12Aないし12Cの2つ以上に接触すると、ベタ導体101に接触する電極のうちの、任意の2つの電極どうしが、ベタ導体101を介して接続されて、ショート(短絡)してしまうので、ショートを防止するために、ベタ導体101は、電極12とは接触しないように形成されている。
When the solid conductor 101 comes into contact with two or more of the
すなわち、ベタ導体101は、電極領域の他、電極領域の周囲を除く領域(非電極領域)の全体を被覆するように、基材11に形成されている。 That is, the solid conductor 101 is formed on the base material 11 so as to cover the entire region (non-electrode region) except for the periphery of the electrode region in addition to the electrode region.
したがって、ベタ導体101は、ACF21が貼り付けられる電極12の周囲を囲むように形成されている、ということもできる。
Therefore, it can be said that the solid conductor 101 is formed so as to surround the periphery of the electrode 12 to which the
以上のように、ベタ導体101は、電極12とは接触しないように形成されるので、ベタ導体101と、電極12との間(電極12の周囲)には、微小なすき間が形成される。このすき間(ベタ導体101と、電極12との間の間隔)は、なるべく小さいことが望ましいが、エッチングプロセスの制限によって、例えば、0.4mm程度となる。 As described above, since the solid conductor 101 is formed so as not to come into contact with the electrode 12, a minute gap is formed between the solid conductor 101 and the electrode 12 (around the electrode 12). This gap (interval between the solid conductor 101 and the electrode 12) is preferably as small as possible, but is about 0.4 mm due to the limitation of the etching process, for example.
図4は、フリップチップ実装において、ACF21の仮貼り後の基板100を示す平面図であり、図5は、その基板100を示す断面図である。
FIG. 4 is a plan view showing the substrate 100 after the temporary attachment of the
上述したように、大サイズ領域は、ACF21が貼り付けられる、基材11の表面上の矩形の領域であるACF領域よりも所定のサイズだけ大きな矩形の領域であり、したがって、ACF21は、大サイズ領域内に、つまり、大サイズ領域からはみ出さないように仮貼りされる。
As described above, the large size area is a rectangular area that is larger than the ACF area, which is a rectangular area on the surface of the base material 11 to which the
なお、大サイズ領域を、ACF領域よりも、どの程度大きなサイズの領域とするかは、例えば、ACF21の形状のばらつきや、ACF21を仮貼りするときの位置合わせの精度等を考慮して決定される。
It should be noted that the size of the large-size area that is larger than the ACF area is determined in consideration of, for example, variation in the shape of the
すなわち、大サイズ領域のサイズは、例えば、ACF21の形状のばらつきや、ACF21を仮貼りするときの位置合わせの精度等を考慮し、ACF21を仮貼りしたときに、ACF21が、大サイズ領域からはみ出さないようにするのに必要なサイズだけ、ACF領域よりも大きいサイズに決定される。
That is, the size of the large size area is determined by taking into account, for example, the variation in the shape of the
以上のように、基板100には、ACF21が貼り付けられるACF領域よりも大きい大サイズ領域のうちの、電極領域とその周囲を除く領域である非電極領域の全体を被覆するベタ導体101が設けられている。
As described above, the substrate 100 is provided with the solid conductor 101 that covers the entire electrode region and the non-electrode region excluding the periphery of the large size region larger than the ACF region to which the
したがって、フリップチップ実装において、ACF21は、その端部が、大サイズ領域、ひいては、ベタ導体101(但し、ベタ導体101と、電極12との間の微小なすき間を除く)からはみ出さないように仮貼りされる。
Therefore, in flip-chip mounting, the end portion of the
そして、ベタ導体101は、導体であるから、電極12と同様に、基材11に比較して、ACF21との接着性が強いので、フリップチップ実装において、ACF21の仮貼りで、セパレータ22(図1)を剥離するときに、ACF21の端部が浮き上がることを防止することができる。
Since the solid conductor 101 is a conductor, it has a higher adhesiveness to the
さらに、ACF21が貼り付けられるACF領域は、ほぼ(ベタ導体101と、電極12との間の微小なすき間を除き)、ACF21との接着性が強い導体である電極12及びベタ導体101によって被覆されているため(基材11が露出していないので)、ACF21の仮貼りで、セパレータ22(図1)を剥離するときに、ACF21の端部だけではなく、その他の部分についても、ACF21が浮き上がることを防止することができる。
Further, the ACF region to which the
その結果、基板100の電極12と、その基板100に装着されるICベアチップ30(図6)のバンプ電極31との間で、接続不良を生じることを防止することができ、ひいては、フリップチップ実装によって製造される半導体装置の信頼性を向上させることができる。 As a result, it is possible to prevent a connection failure between the electrode 12 of the substrate 100 and the bump electrode 31 of the IC bare chip 30 (FIG. 6) mounted on the substrate 100, and thus flip chip mounting. Thus, the reliability of the semiconductor device manufactured can be improved.
なお、上述のように、ACFは、導体との接着性が強いが、ACFと導体との接着性には、ACFの種類(ACFの製造メーカ)や、導体としての金属(材料)の種類によって、違いがある。 As mentioned above, ACF has strong adhesion to conductors, but the adhesion between ACF and conductors depends on the type of ACF (ACF manufacturer) and the type of metal (material) as the conductor. There is a difference.
すなわち、ある製造メーカのACFは、例えば、アルミニウムとの接着性が、より強く、他の製造メーカのACFは、例えば、銅との接着性が、より強いことがある。 That is, for example, an ACF of a certain manufacturer has stronger adhesiveness with aluminum, and an ACF of another manufacturer has stronger adhesiveness with copper, for example.
したがって、電極12とベタ導体101とは、同一の材料を採用し、その材料と、ACF21との組み合わせとしては、より接着性が強い組み合わせを採用することが望ましい。
Therefore, it is desirable to employ the same material for the electrode 12 and the solid conductor 101, and to employ a combination with stronger adhesion as a combination of the material and the
また、ACF21の、電極12に接触する部分と、ベタ導体101に接触する部分とで、均一の圧力をかけることができるように、ベタ導体101は、電極12との間で段差が生じないように形成すること、すなわち、ベタ導体101の厚み(高さ)は、電極12の厚みと同一にすることが望ましい。
Further, the solid conductor 101 does not cause a step between the electrode 12 so that a uniform pressure can be applied between the portion of the
さらに、上述の場合には、大サイズ領域を矩形の領域としたが、大サイズ領域は、その他、例えば、ACF領域を包含する円形の領域等であっても良い。 Furthermore, in the above-described case, the large size area is a rectangular area, but the large size area may be a circular area including an ACF area, for example.
但し、ICベアチップ30(の底面)の形状は、一般に、(略)矩形であるため、ACF21の形状も、ICベアチップ30の形状と同様に、矩形であることが多い。
However, since the shape of the IC bare chip 30 (the bottom surface thereof) is generally (substantially) rectangular, the shape of the
したがって、大サイズ領域を円形の領域にして、その円形の大サイズ領域のうちの非電極領域の全体を被覆するように、ベタ導体101を形成すると、円形の大サイズ領域に形成されたベタ導体101において、矩形のACF21が貼り付けられた後に露出する部分が、矩形の大サイズ領域を採用する場合よりも多くなり、ベタ導体101に、無駄が生じる。
Accordingly, when the solid conductor 101 is formed so that the large size region is a circular region and covers the entire non-electrode region of the circular large size region, the solid conductor formed in the circular large size region is formed. In 101, the portion exposed after the
このため、大サイズ領域の形状としては、ICベアチップ30(の底面)の形状、ひいては、ACF21の形状(ACF領域)を、いわば一回り大きくしたような形状を採用することが望ましい。 For this reason, as the shape of the large size region, it is desirable to adopt a shape in which the shape of the IC bare chip 30 (the bottom surface thereof), and hence the shape of the ACF 21 (ACF region), is so large.
図6は、本発明を適用した半導体装置の一実施の形態の構成例を示す断面図である。 FIG. 6 is a cross-sectional view showing a configuration example of an embodiment of a semiconductor device to which the present invention is applied.
すなわち、図6は、図3ないし図5に示した基板100を用いて、フリップチップ実装を行うことによって製造された半導体装置を示す断面図である。 That is, FIG. 6 is a cross-sectional view showing a semiconductor device manufactured by flip-chip mounting using the substrate 100 shown in FIGS.
基板100を用いた、フリップチップ実装でも、図1と同様の処理(工程)が行われ、半導体装置が製造される。 Even in flip-chip mounting using the substrate 100, the same process (step) as in FIG. 1 is performed, and a semiconductor device is manufactured.
すなわち、図4及び図5に示したように、ACF21を仮貼りした基板100に対して、バンプ電極31が設けられたICベアチップ30を位置合わせし、本圧着用の温度と圧力で加熱加圧する本圧着が行われることで、ICベアチップ30のバンプ電極31と、基板100の電極12とが近接して、電気的に接続された状態となり、さらに、ACF21が硬化して、バンプ電極31と電極12とが電気的に接続した状態で、ICベアチップ30が、基板100に固定される。
That is, as shown in FIGS. 4 and 5, the IC bare chip 30 provided with the bump electrodes 31 is aligned with the substrate 100 on which the
したがって、図6において、半導体装置は、基材11に、電極12、導体13、及び、ベタ導体101が形成された基板100、その基板100に貼り付けられるACF21、並びに、そのACF21を介して、電極12と接続されるICベアチップ30で構成される。
Therefore, in FIG. 6, the semiconductor device includes a substrate 100 on which the electrode 12, the conductor 13, and the solid conductor 101 are formed on the base material 11, an
なお、ACF21と基板100との接着性を強くするためには、非電極領域の全部を被覆するベタ導体101に代えて、非電極領域を、メッシュ状に被覆するメッシュ状の導体(以下、メッシュ導体ともいう)を、非電極領域に形成することができる。
In order to enhance the adhesion between the
しかしながら、メッシュ導体には、多数の穴が存在するため、メッシュ導体を、非電極領域に形成して、ACF21を、ACF領域に貼り付けたときに、ACF21の端部が、接着性の弱い、メッシュ導体の穴の位置と重なり、ACF21の端部が浮き上がることを防止することができないことがある。
However, since the mesh conductor has a large number of holes, when the mesh conductor is formed in the non-electrode region and the
さらに、ACF21の端部以外の部分であっても、メッシュ導体の穴の位置と重なる部分については、基材11が露出しているために、接着性が弱く、ACF21が浮き上がることがある。そして、このACF21の浮き上がりは、前述の図2で述べたようなボイド(空隙)を発生させ、ICベアチップ30のバンプ電極31との間の接続不良の原因となる。
Furthermore, even if the portion other than the end portion of the
したがって、ベタ導体101に代えて、メッシュ導体を、非電極領域に形成する場合には、図1の基板10を用いる従来の場合と比較して、ACF21との接着性は向上するものの、非電極領域の全体を被覆するベタ導体101を、非電極領域に形成する場合ほどには、ACF21の浮き上がりを防止することはできない。
Therefore, when the mesh conductor is formed in the non-electrode region instead of the solid conductor 101, the adhesion with the
また、浮き上がりが生じやすいACF21の端部の浮き上がりを防止するためには、ベタ導体101に代えて、大サイズ領域の周縁部分に、帯状の導体(以下、帯導体ともいう)を形成することができる。
Further, in order to prevent the end of the
図7は、そのような帯導体を有する基板100の構成例を示す平面図である。 FIG. 7 is a plan view showing a configuration example of the substrate 100 having such a band conductor.
なお、図中、図3ないし図6の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。 In the figure, portions corresponding to those in FIGS. 3 to 6 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
図7Aは、ベタ導体101に代えて、大サイズ領域の周縁部分に、帯導体111を形成した基板100を示している。 FIG. 7A shows a substrate 100 in which a band conductor 111 is formed on the peripheral portion of a large size region instead of the solid conductor 101.
帯導体111は、その内側に、電極12Aないし12Cのすべてを取り囲むように形成されている。
The band conductor 111 is formed on the inner side so as to surround all of the
図7Bは、帯導体111を形成した基板100に、ACF21を仮貼りした状態の基板100を示している。
FIG. 7B shows the substrate 100 in a state where the
なお、基板100の、ACF21が貼り付けられた部分は、実際には見えないが、図7Bでは、図示してある。
Note that the portion of the substrate 100 to which the
図7Bにおいて、ACF21の端部は、すべて、帯導体111に接触している。
In FIG. 7B, all end portions of the
一方、ベタ導体101を用いる場合には、図3や図4に示したように、ベタ導体101と、電極12との間に形成される微小なすき間において、ACF21は、ベタ導体101(及び電極12)に接触しない。
On the other hand, when the solid conductor 101 is used, as shown in FIGS. 3 and 4, the
したがって、ACF21の端部の浮き上がりについては、ベタ導体101を用いるよりも、帯導体111を用いる方が、幾分か強固に防止することができる。
Therefore, the lifting of the end of the
しかしながら、帯導体111を用いる場合には、帯導体111の内側については、基材11が露出し、ACF21との接着性が弱いため、ベタ導体101を用いる場合のように、ACF21の浮き上がりを防止することができない。
However, when the band conductor 111 is used, the base material 11 is exposed on the inside of the band conductor 111 and the adhesiveness with the
また、電極12を取り囲む帯導体111の内側の領域のうちの電極12以外の領域では、基材11が露出しているので、上述のメッシュ導体の場合と同様に、接着性が弱く、ACF21が浮き上がることがある。そして、このACF21の浮き上がりは、図2で述べたようなボイド(空隙)を発生させ、ICベアチップ30のバンプ電極31との間の接続不良の原因となる。
Moreover, since the base material 11 is exposed in the area | region other than the electrode 12 among the area | regions inside the strip | belt conductor 111 surrounding the electrode 12, like the case of the above-mentioned mesh conductor, adhesiveness is weak and ACF21 is May float. The floating of the
さらに、図7に示したように、ACF21の端部のすべてを、帯導体に接触させるために、帯導体111を、その内側に、電極12Aないし12Cのすべてを取り囲む、いわば閉ループのように形成する場合には、上述したように、ACF21の端部の浮き上がりを強固に防止することができるものの、ICベアチップ30(図6)と電気的に接続される、基材11の表面の電極12に対して、そのICベアチップ30とは別の回路(以下、別回路ともいう)を接続するには、基板100の表面と裏面との、電気的な導通(以下、表裏導通ともいう)をとり、表裏導通をとった裏面側に、別回路を接続する必要がある。
Further, as shown in FIG. 7, in order to bring all the end portions of the
基板100の表裏導通をとるには、例えば、ビアホール(via hole)と呼ばれる穴を、基材11に形成する方法がある。 In order to achieve front-to-back conduction of the substrate 100, for example, there is a method of forming a hole called a via hole in the base material 11.
しかしながら、基材11が、ある程度、厚みがある基材である場合には、ビアホールを形成することが可能であるが、例えば、ICカード等の無線タグとなる半導体装置に用いられる、厚さが38μmや50μm等の、薄いフィルム材である場合には、ビアホールを形成することは困難であり、表裏導通をとるには、基材11であるフィルム材を、表面と裏面との両面側からかしめる(クリンピング(crimping)する)必要がある。 However, when the base material 11 is a base material having a certain degree of thickness, a via hole can be formed. For example, the thickness used for a semiconductor device to be a wireless tag such as an IC card is small. In the case of a thin film material such as 38 μm or 50 μm, it is difficult to form a via hole, and in order to achieve front-back conduction, the film material that is the base material 11 is removed from both sides of the front and back surfaces. It is necessary to crimp (crimping).
すなわち、基材11が、フィルム材等の、薄い基材である場合には、基材11の表面と裏面の、表裏導通をとる位置に、導体を配し、その位置で、クリンピングを行って、基材11の表面と裏面に配された導体を接続することにより、クリンピングが行われた位置を、基材11の表面と裏面とを電気的に接続する接続部として、表裏導通がとられる。 That is, when the base material 11 is a thin base material such as a film material, a conductor is disposed on the front and back surfaces of the base material 11 at a position where the front and back surfaces are connected, and crimping is performed at the position. By connecting the conductors arranged on the front surface and the back surface of the base material 11, the front and back conduction is taken with the position where the crimping is performed as the connection portion that electrically connects the front surface and the back surface of the base material 11. .
したがって、電極12Aないし12Cのすべてを取り囲む、閉ループの帯導体111を基材11に形成する場合には、その帯導体111は、電極12の他、基材11の表面の電極12から、表裏導通をとるために、クリンピングにより形成された接続部を含むように形成する必要がある。
Therefore, when the closed-loop band conductor 111 that surrounds all of the
図8は、そのように帯導体111が基材11に形成された基板100の構成例を示す平面図である。 FIG. 8 is a plan view showing a configuration example of the substrate 100 in which the band conductor 111 is formed on the base material 11 as described above.
なお、図中、図3ないし図6の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。 In the figure, portions corresponding to those in FIGS. 3 to 6 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
図8Aは、ベタ導体101に代えて、帯導体111を形成した基板100を示している。 FIG. 8A shows a substrate 100 in which a band conductor 111 is formed instead of the solid conductor 101.
図8Aでは、電極12Aの左側の位置と、その電極12Aの右側にある電極12Bの右側の位置とで、クリンピングが行われ、そのクリンピングによって、基材11の表面と裏面とを電気的に接続する接続部121A及び121Bが形成されている。
In FIG. 8A, crimping is performed at the position on the left side of the
すなわち、電極12Aの左側に、接続部121Aが形成され、電極12Bの右側に、接続部121Bが形成されている。
That is, the connection part 121A is formed on the left side of the
そして、帯導体111は、その内側に、電極12Aないし12Cのすべてと、接続部121A及び121Bのすべてとを取り囲むように形成されている。
The band conductor 111 is formed on the inner side so as to surround all of the
図8Bは、図8Aの基板100に、ACF21を仮貼りした状態の基板100を示している。
FIG. 8B shows the substrate 100 with the
なお、基板100の、ACF21が貼り付けられた部分は、実際には見えないが、図8Bでは、図示してある。
Note that the portion of the substrate 100 to which the
クリンピングにより形成される接続部121A及び121Bは、直径が2mm程度の円形状になる。 The connecting portions 121A and 121B formed by crimping have a circular shape with a diameter of about 2 mm.
したがって、電極12Aと12Bとの間隔(ひいては、電極12上に装着されるICベアチップ30の横幅)が、例えば、2.5mmであるとすると、帯導体111上に、ACF21の端部が位置するように、ACF21を貼り付けるには、横幅が、10mm(=2mm+2mm+2.5mm+マージン)程度のACF21が必要となる。
Therefore, if the distance between the
例えば、基板11に装着されるICベアチップ30(の底面)が、横及び縦が2.5mm程度の正方形状のサイズであるとすると、ACF21は、そのICベアチップ30のサイズよりも幾分か大きいサイズ(例えば、横及び縦が3mm程度)で十分である。
For example, if the IC bare chip 30 (the bottom surface) mounted on the substrate 11 has a square size of about 2.5 mm in width and length, the
したがって、上述のような、横幅が、10mm程度もあるACF21を用いることは、無駄であり、さらに、基板100を用いて構成される半導体装置の高コスト化を招くことになる。
Therefore, the use of the
これに対して、ベタ導体101は、ACFの端部の浮き上がりを防止することについては、帯導体111よりも多少劣るものの、ACF21の端部以外の部分の浮き上がりも防止することができる点、及び、無駄なACF21を使用して、半導体装置を高コスト化することがない点で、帯導体111よりも有効である。
On the other hand, the solid conductor 101 is slightly inferior to the band conductor 111 in preventing the end of the ACF from rising, but can also prevent the other part of the
[本発明を適用した基板の他の一実施の形態] [Another Embodiment of Substrate to Which the Present Invention is Applied]
図9は、本発明を適用した基板の他の一実施の形態の構成例を示す平面図である。 FIG. 9 is a plan view showing a configuration example of another embodiment of a substrate to which the present invention is applied.
なお、図中、図1の基板10、又は、図3ないし図6の基板100と対応する部分には、同一の符号を付してあり、以下では、その説明は、適宜省略する。
In the figure, the portions corresponding to the
図9の基板200は、非接触で近接通信を行うICカードとなる半導体装置を構成する基板であり、薄膜のフィルム材である基材11に、電極12Aないし12C、及び、ベタ導体101の他、導体201と、導体201とは別の導体202を形成することで構成されている。
A substrate 200 in FIG. 9 is a substrate that constitutes a semiconductor device serving as an IC card that performs proximity communication without contact, and includes a substrate 11 that is a thin film material,
すなわち、電極12Aないし12C、及び、ベタ導体101は、基材11の表面(第1の面)に形成されている。
That is, the
さらに、基材11の表面には、導体201(第1の導体)が形成されている。 Further, a conductor 201 (first conductor) is formed on the surface of the base material 11.
導体201の一部は、基材11の周縁部分を周回して、2つの端部のうちの一端が、電極12B(1つの電極)に接続するように形成されている。
A part of the conductor 201 is formed so as to go around the peripheral portion of the substrate 11 and to connect one end of the two ends to the
ここで、導体201の、基材11の周縁部分を周回する部分によって、コイル211が構成されている。
Here, the
また、導体201の他の一部は、コイル211を構成する部分から分岐して、矩形状に形成されている。
The other part of the conductor 201 is branched from the part constituting the
導体202(第2の導体)は、基材11の表面の反対側の裏面(第2の面)に形成されている。 The conductor 202 (second conductor) is formed on the back surface (second surface) opposite to the surface of the substrate 11.
ここで、図9において、基材11の表面に形成されている部分は、実線で示してあり、基材11の裏面に形成されている部分は、点線で示してある。後述する図10及び図11でも同様である。 Here, in FIG. 9, the part formed in the surface of the base material 11 is shown by the continuous line, and the part formed in the back surface of the base material 11 is shown by the dotted line. The same applies to FIGS. 10 and 11 described later.
導体202は、矩形状になっており、基材11の表面に形成された導体201の、矩形状の部分と対向する位置に配置されている。
The
以上のように、導体202と、導体201の、矩形状の部分とが、対向するように配置されていることにより、コンデンサ212が構成されている。
As described above, the
また、基材11においては、導体201の、コイル211を構成する部分の2つの端部のうちの他端の位置に、クリンピングにより、基材11の表面の導体201と、基材11の裏面の導体202とを電気的に接続する接続部203A(第1の接続部)が形成されている。
Further, in the base material 11, the conductor 201 on the surface of the base material 11 and the back surface of the base material 11 are crimped to the other end of the two ends of the portion of the
さらに、基材11においては、電極12A(他の1つの電極)の所定の位置に、クリンピングにより、基材11の表面の電極12Aと、基材11の裏面の導体202とを電気的に接続する接続部203Bが形成されている。
Furthermore, in the base material 11, the
以上のように、接続部203Aと203Bとで表裏導通がとられることにより、電極12A及び12Bから(接続部203A及び203Bを介して)見て、コイル211とコンデンサ212とは並列に接続され、電極12A及び12Bに接続される別回路としての並列共振回路であるLC回路210が構成されている。
As described above, when the
図9の基板200を用いて構成される半導体装置としてのICカードでは、電磁誘導によって、LC回路210に電流が流れることで、いわゆるリーダライタとの間で近接通信が行われる。 In an IC card as a semiconductor device configured using the substrate 200 of FIG. 9, proximity communication is performed with a so-called reader / writer when a current flows through the LC circuit 210 by electromagnetic induction.
なお、ICカードとなる半導体装置を構成する基板200を構成する基材11としての、薄膜のフィルム材の厚さは、38μmや50μm程度であり、そのような基材11に形成される電極12、ベタ導体101、導体201、及び、導体202の厚みは、10ないし35μm程度である。
In addition, the thickness of the thin film material as the base material 11 constituting the substrate 200 constituting the semiconductor device serving as the IC card is about 38 μm or 50 μm, and the electrode 12 formed on such a base material 11. The thickness of the solid conductor 101, the conductor 201, and the
また、導体201の、基材11の周縁部分を周回する、コイル211を構成する部分のサイズ(横×縦)は、例えば、80mm×50mm程度以下である。
Further, the size (horizontal × vertical) of the portion of the conductor 201 that wraps around the peripheral portion of the base material 11 and constitutes the
ここで、図9では、基材11の表面側の導体201(第1の導体)の一部が、コイル211を構成するとともに、基材11の裏面側の導体202(第2の導体)が、導体201の他の一部と対向することで、導体201の他の一部とともに、コンデンサ212を構成するように、導体201及び202が形成されている。
Here, in FIG. 9, a part of the conductor 201 (first conductor) on the front surface side of the substrate 11 constitutes the
したがって、図9では、コイル211は、基材11の表面側の導体201によって、基材11の表面側に形成されているが、コイル211は、基材11の裏面側の導体202によって、基材11の裏面側に形成することが可能である。
Therefore, in FIG. 9, the
すなわち、基材11の裏面側の導体202(第2の導体)の一部が、コイル211を構成するとともに、基材11の表面側の導体201(第1の導体)が、導体202の他の一部と対向することで、導体202の他の一部とともに、コンデンサ212を構成するように、導体201及び202を形成し、これにより、コイル211を、基材11の裏面側に形成することができる。
That is, a part of the conductor 202 (second conductor) on the back surface side of the substrate 11 constitutes the
図10は、ICベアチップ30を装着した基板200を示す平面図である。 FIG. 10 is a plan view showing the substrate 200 on which the IC bare chip 30 is mounted.
図10において、ICベアチップ30は、ICカードの処理を行うICベアチップであり、フリップチップ実装によって、基板200に装着(実装)されている。 In FIG. 10, an IC bare chip 30 is an IC bare chip for processing an IC card, and is mounted (mounted) on a substrate 200 by flip chip mounting.
なお、図10では、ACF21の図示を省略してある。
In FIG. 10, the
また、図9及び図10には、基板200(基材11)に、3つの電極12Aないし12Cが形成されているが、その3つの電極12Aないし12Cのうちの1つである電極12Cは、ダミーの電極である。
9 and 10, three
すなわち、ICベアチップ30は、3つの電極12Aないし12Cに対応して、3つのバンプ電極31(図6)を有するが、ICベアチップ30は、3つのバンプ電極31のうちの、ダミーの電極12C以外の2つの電極12A及び12Bに対応する2つのバンプ電極31を介して、LC回路210と電気的に接続される。
In other words, the IC bare chip 30 has three bump electrodes 31 (FIG. 6) corresponding to the three
基板200のダミーの電極12Cと、その電極12Cに対応する、ICベアチップ30のバンプ電極31とは、ICベアチップ30を、基板200に装着したときに、ICベアチップ30を安定させるために設けられている。 The dummy electrode 12C of the substrate 200 and the bump electrode 31 of the IC bare chip 30 corresponding to the electrode 12C are provided to stabilize the IC bare chip 30 when the IC bare chip 30 is mounted on the substrate 200. Yes.
したがって、電極12Cは、電気的には設ける必要がなく、電極12Cを設けない場合には、基材11の、電極12Cが存在していた部分(電極12Cと、ベタ導体101との間のすき間を含む)にも、ベタ導体101を形成することができ、この場合、仮貼りにおいて、ACF21が浮き上がることを、より強固に防止することができる。
Therefore, it is not necessary to provide the electrode 12C electrically. When the electrode 12C is not provided, the portion of the base material 11 where the electrode 12C was present (the gap between the electrode 12C and the solid conductor 101). In addition, the solid conductor 101 can be formed, and in this case, it is possible to more firmly prevent the
[本発明を適用した基板のさらに他の一実施の形態] [Still another embodiment of substrate to which the present invention is applied]
図11は、本発明を適用した基板のさらに他の一実施の形態の構成例を示す平面図である。 FIG. 11 is a plan view showing a configuration example of still another embodiment of a substrate to which the present invention is applied.
なお、図中、図9の基板200と対応する部分には、同一の符号を付してあり、以下では、その説明は、適宜省略する。 In the figure, portions corresponding to those of the substrate 200 of FIG. 9 are denoted by the same reference numerals, and description thereof will be omitted below as appropriate.
すなわち、図11において、基板300は、電極12Aないし12C、及び、ベタ導体101に代えて、電極301A,301B、及び、301Cが設けられている他は、図9の基板200と同様に構成されている。 That is, in FIG. 11, the substrate 300 is configured in the same manner as the substrate 200 of FIG. 9 except that the electrodes 301 </ b> A to 12 </ b> C and the solid conductor 101 are provided instead of the electrodes 301 </ b> A, 301 </ b> B, and 301 </ b> C. ing.
基板300では、電極301Aないし301Cが、その電極301Aないし301Cのすべてによって、大サイズ領域の全体を被覆するように、基材11に形成されている。
In the substrate 300, the
これにより、基板300では、電極301Aないし301Cが、上述のベタ導体101を兼ねている。
Accordingly, in the substrate 300, the
すなわち、電極301Aないし301Cは、(本来の)電極12Aないし12Cが形成される電極領域の他、非電極領域の全体をも被覆するように構成されており、これにより、電極301Aないし301Cは、ベタ導体101を兼ねている(但し、ショートを防止するためのすき間は、存在する)。
That is, the
なお、基板100,200、及び300に形成する電極の数は、3つに限定されるものではなく、また、ダミーの電極は、必ずしも形成する必要はない。 Note that the number of electrodes formed on the substrates 100, 200, and 300 is not limited to three, and the dummy electrodes are not necessarily formed.
[基板100の製造の処理] [Process of manufacturing substrate 100]
図12は、図3ないし図6の基板100の製造の処理を説明するフローチャートである。 FIG. 12 is a flowchart for explaining a process of manufacturing the substrate 100 of FIGS.
図示せぬ、基板100の製造装置は、ステップS11において、基材11に、電極12、ベタ導体101、及び、必要な導体13を形成することにより、基板100を製造し、処理を終了する。 The substrate 100 manufacturing apparatus (not shown) manufactures the substrate 100 by forming the electrode 12, the solid conductor 101, and the necessary conductors 13 on the base material 11 in step S11, and ends the process.
なお、図9の基板200、及び、図11の基板300も、基板100と同様に製造される。 Note that the substrate 200 in FIG. 9 and the substrate 300 in FIG. 11 are manufactured in the same manner as the substrate 100.
但し、図9の基板200、及び、図11の基板300については、さらに、導体201も、基材11に形成され、かつ、導体13として、導体202が形成される。
However, for the substrate 200 in FIG. 9 and the substrate 300 in FIG. 11, the conductor 201 is also formed on the base material 11, and the
また、図11の基板300については、電極12、及び、ベタ導体101に代えて、その電極12、及び、ベタ導体101を兼ねる電極301Aないし301Cが、基材11に形成される。 For the substrate 300 in FIG. 11, instead of the electrode 12 and the solid conductor 101, electrodes 301 </ b> A to 301 </ b> C that also serve as the electrode 12 and the solid conductor 101 are formed on the base material 11.
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。 The embodiment of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.
11 基材, 12,12Aないし12C 電極, 13 導体, 21 ACF, 22 セパレータ, 30 ICベアチップ, 31 バンプ電極, 100 基板, 101 ベタ導体, 111 帯導体, 121A,121B 接続部, 200 基板, 201,202 導体, 203A,203B 接続部, 210 LC回路, 211 コイル, 212 コンデンサ, 300 基板, 301A,301B,301C 電極 11 Substrate, 12, 12A to 12C electrode, 13 conductor, 21 ACF, 22 separator, 30 IC bare chip, 31 bump electrode, 100 substrate, 101 solid conductor, 111 band conductor, 121A, 121B connection part, 200 substrate, 201, 202 conductor, 203A, 203B connection, 210 LC circuit, 211 coil, 212 capacitor, 300 substrate, 301A, 301B, 301C electrode
Claims (10)
前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体と、
前記複数の電極と、前記ベタ導体とが形成される前記基材と
を備える基板。 A plurality of electrodes formed on the substrate and electrically connected to the semiconductor chip;
The base material on which the electrode is formed in a large size region, which is a region larger than the ACF region of the base material on which ACF (Anisotropic Conductive Film) is attached for mounting the semiconductor chip. A solid conductor which is a conductor covering the entire electrode region and the region excluding the periphery of the electrode region;
A substrate comprising: the plurality of electrodes; and the base material on which the solid conductor is formed.
前記電極と、前記ベタ導体とは、前記フィルム材の一面である第1の面に形成され、
前記フィルム材の前記第1の面には、さらに、前記複数の電極のうちの1つの電極に接続される導体である第1の導体が形成されている
請求項1に記載の基板。 The base material is a thin film material,
The electrode and the solid conductor are formed on a first surface which is one surface of the film material,
The substrate according to claim 1, wherein a first conductor that is a conductor connected to one of the plurality of electrodes is further formed on the first surface of the film material.
前記第1の導体と、前記第2の導体とを電気的に接続する第1の接続部、及び、前記複数の電極のうちの他の1つの電極と、前記第2の導体とを電気的に接続する第2の接続部が、クリンピングにより、前記フィルム材に形成されている
請求項2に記載の基板。 A second conductor, which is a conductor different from the first conductor, is formed on the second surface of the film material, which is the surface opposite to the first surface,
The first connection portion that electrically connects the first conductor and the second conductor, the other electrode of the plurality of electrodes, and the second conductor are electrically connected The board | substrate of Claim 2. The 2nd connection part connected to is formed in the said film material by crimping.
前記第2の導体は、前記第1の導体の他の一部と対向するように形成され、前記第1の導体の他の一部とともに、コンデンサを構成し、
前記コイルと前記コンデンサとは、前記1つの電極、及び、前記他の1つの電極に対して、前記第1及び第2の接続部を介して、並列に接続されている
請求項3に記載の基板。 A portion of the first conductor comprises a coil;
The second conductor is formed to face another part of the first conductor, and together with the other part of the first conductor, constitutes a capacitor,
The coil and the capacitor are connected in parallel to the one electrode and the other one electrode via the first and second connection portions. substrate.
前記第1の導体は、前記第2の導体の他の一部と対向するように形成され、前記第2の導体の他の一部とともに、コンデンサを構成し、
前記コイルと前記コンデンサとは、前記1つの電極、及び、前記他の1つの電極に対して、前記第1及び第2の接続部を介して、並列に接続されている
請求項3に記載の基板。 A part of the second conductor constitutes a coil;
The first conductor is formed so as to face another part of the second conductor, and constitutes a capacitor together with the other part of the second conductor,
The coil and the capacitor are connected in parallel to the one electrode and the other one electrode via the first and second connection portions. substrate.
前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体を、前記基材に形成する
ステップを含む基板の製造方法。 While forming a plurality of electrodes electrically connected to the semiconductor chip on the substrate,
The base material on which the electrode is formed in a large size region, which is a region larger than the ACF region of the base material on which ACF (Anisotropic Conductive Film) is attached for mounting the semiconductor chip. And forming a solid conductor on the base material, which is a conductor that covers the entire region excluding the electrode region and the periphery of the electrode region.
前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体と、
前記複数の電極と、前記ベタ導体とが形成される前記基材と
を有する基板と、
前記基板に貼り付けられる前記ACFと、
前記ACFを介して、前記複数の電極と接続される半導体チップと
を備える半導体装置。 A plurality of electrodes formed on the substrate and electrically connected to the semiconductor chip;
The base material on which the electrode is formed in a large size region, which is a region larger than the ACF region of the base material on which ACF (Anisotropic Conductive Film) is attached for mounting the semiconductor chip. A solid conductor which is a conductor covering the entire electrode region and the region excluding the periphery of the electrode region;
A substrate having the plurality of electrodes and the base material on which the solid conductor is formed;
The ACF attached to the substrate;
A semiconductor device comprising: a semiconductor chip connected to the plurality of electrodes via the ACF.
前記複数の電極が形成される前記基材と
を備える基板。 A plurality of electrodes that are electrically connected to a semiconductor chip, the area being larger by a predetermined size than the ACF area of the base material to which the ACF (Anisotropic Conductive Film) is attached for mounting the semiconductor chip A plurality of electrodes formed on the substrate so as to cover the entire large size region;
A substrate comprising: the base material on which the plurality of electrodes are formed.
ステップを含む基板の製造方法。 A plurality of electrodes that are electrically connected to a semiconductor chip, a large size that is a region that is a predetermined size larger than the ACF region of the base material on which the ACF (Anisotropic Conductive Film) is attached to attach the semiconductor chip A method for producing a substrate, comprising the step of forming the substrate so as to cover the entire region.
前記複数の電極が形成される前記基材と
を有する基板と、
前記基板に貼り付けられる前記ACFと、
前記ACFを介して、前記複数の電極と接続される半導体チップと
を備える半導体装置。 A plurality of electrodes that are electrically connected to a semiconductor chip, the area being larger by a predetermined size than the ACF area of the base material to which the ACF (Anisotropic Conductive Film) is attached for mounting the semiconductor chip A plurality of electrodes formed on the substrate so as to cover the entire large size region;
A substrate having the base material on which the plurality of electrodes are formed;
The ACF attached to the substrate;
A semiconductor device comprising: a semiconductor chip connected to the plurality of electrodes via the ACF.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010015389A JP2011155121A (en) | 2010-01-27 | 2010-01-27 | Substrate, method for manufacturing substrate, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010015389A JP2011155121A (en) | 2010-01-27 | 2010-01-27 | Substrate, method for manufacturing substrate, and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011155121A true JP2011155121A (en) | 2011-08-11 |
Family
ID=44540884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010015389A Withdrawn JP2011155121A (en) | 2010-01-27 | 2010-01-27 | Substrate, method for manufacturing substrate, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011155121A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013232469A (en) * | 2012-04-27 | 2013-11-14 | Murata Mfg Co Ltd | Electronic component |
-
2010
- 2010-01-27 JP JP2010015389A patent/JP2011155121A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013232469A (en) * | 2012-04-27 | 2013-11-14 | Murata Mfg Co Ltd | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11895769B2 (en) | Module, terminal assembly, and method for producing module | |
KR102258746B1 (en) | Chip-on-film package having bending part | |
JP2004265374A (en) | Non-contact communication medium | |
CN112563387B (en) | Light emitting device | |
JP2007108983A (en) | Ic mounted module, its manufacturing method, and manufacturing facility | |
TWI565381B (en) | Substrate structure having electronic components and method of manufacturing substrate structure having electronic components | |
KR20010039700A (en) | Non-contact type ic card and process for manufacturing same | |
JP2013030789A (en) | Packaging structure and manufacturing method therefor | |
JP2009049285A (en) | Mounting structure, and method of manufacturing the same | |
JP2017011244A (en) | Communication module and communication module manufacturing method | |
TW201606947A (en) | Electric connection structure between front and back surfaces of chip and manufacturing method thereof | |
JP2011155121A (en) | Substrate, method for manufacturing substrate, and semiconductor device | |
KR101469764B1 (en) | Antenna and method for manufacturing thereof | |
KR20150045394A (en) | Antenna and method for manufacturing thereof | |
EP3322264A1 (en) | High frequency module | |
CN112185983B (en) | Display panel and display device | |
TWI526940B (en) | The card structure of smart card and its manufacturing method | |
JP2007286717A (en) | Electronic device and manufacturing method | |
JP2004006705A (en) | Mounting structure of semiconductor device and circuit board | |
JP2003059977A (en) | Manufacturing method and apparatus of film carrier tape for packaging electronic component | |
JP2004287574A (en) | Ic card | |
US20220216174A1 (en) | Ic module and method of manufacturing ic module | |
CN109427599A (en) | On film on chip packaging piece and film chip packaging piece manufacturing method | |
CN111354645B (en) | Embedded chip and preparation method thereof | |
US20140369014A1 (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130402 |