JP2011151159A - Method for manufacturing circuit board and circuit board - Google Patents

Method for manufacturing circuit board and circuit board Download PDF

Info

Publication number
JP2011151159A
JP2011151159A JP2010010581A JP2010010581A JP2011151159A JP 2011151159 A JP2011151159 A JP 2011151159A JP 2010010581 A JP2010010581 A JP 2010010581A JP 2010010581 A JP2010010581 A JP 2010010581A JP 2011151159 A JP2011151159 A JP 2011151159A
Authority
JP
Japan
Prior art keywords
resist layer
circuit board
layer
conductor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010010581A
Other languages
Japanese (ja)
Inventor
Hirotake Imai
洋武 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2010010581A priority Critical patent/JP2011151159A/en
Publication of JP2011151159A publication Critical patent/JP2011151159A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a circuit board excellent in conductor circuit precision, and the circuit board. <P>SOLUTION: The method for manufacturing a circuit board 1 includes steps of: preparing a lamination board 10 of a base material 105 and one metallic layer 101 formed on at least one surface of the base material 105; forming a first resist layer 22 having openings on the surface of the metallic layer 101; forming a conductor 31 by plating each opening of the first resist layer 22; removing the first resist layer 22; forming a second resist layer 51 so as to cover entire surfaces of the metallic layer 101 and the conductor 31; removing a portion of the second resist layer 51 to expose the metallic layer 101 while covering the side surface and the top surface of the conductor with the second resist layer; and removing the exposed metallic layer 101 by etching to expose the surface of the base material 105. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、回路基板の製造方法および回路基板に関する。   The present invention relates to a circuit board manufacturing method and a circuit board.

回路基板へ導体回路を形成する方法には、大別してサブトラクティブ法とセミアディティブ法が知られている。セミアディティブ法では、導体回路の精細度を決定する要因が、フォトリソグラフィ法でもちいるめっきマスク(フォトマスク)の精度に依存するために、セミアディティブ法で形成する導体回路の精度は、サブトラクティブ法においてエッチング法で形成する導体回路の精度に比べると、回路幅精度に優れた工法である。従って、高精細な導体回路を形成する手法としては、セミアディティブ法が有利である。   Subtractive methods and semi-additive methods are widely known as methods for forming a conductor circuit on a circuit board. In the semi-additive method, since the factor that determines the definition of the conductor circuit depends on the accuracy of the plating mask (photomask) used in the photolithography method, the accuracy of the conductor circuit formed by the semi-additive method is subtractive. Compared to the accuracy of the conductor circuit formed by the etching method in this method, this method is superior in circuit width accuracy. Therefore, the semi-additive method is advantageous as a method for forming a high-definition conductor circuit.

セミアディティブ法により配線基板を製造する方法について、例えば、特開2003−37137号公報に記載されている(特許文献1)。図4、5は、従来のセミアディティブ法により、導体回路を形成する際の回路基板の製造方法を示す工程の断面図である。   A method of manufacturing a wiring board by a semi-additive method is described in, for example, Japanese Patent Application Laid-Open No. 2003-37137 (Patent Document 1). 4 and 5 are cross-sectional views of steps showing a method for manufacturing a circuit board when a conductor circuit is formed by a conventional semi-additive method.

まず、図4(a)に示した絶縁樹脂からなる基材105の少なくとも一方の面側に、金属層101が形成された積層板10を用意する。その後、図4(b)に示すように、感光性レジストフィルム(DFRともいう)を金属層101を覆うように真空ラミネータなどをもちいてラミネートする。次に、金属層101表面に所望の導体回路にあたる部分が開口するように、めっきマスク重ね、露光、現像を行うフォトリソグラフィ法によってレジストパターンを形成する(図4(c)(d))。   First, the laminated board 10 in which the metal layer 101 was formed in the at least one surface side of the base material 105 which consists of insulating resin shown to Fig.4 (a) is prepared. Thereafter, as shown in FIG. 4B, a photosensitive resist film (also called DFR) is laminated using a vacuum laminator or the like so as to cover the metal layer 101. Next, a resist pattern is formed by a photolithography method in which a plating mask is overlapped, exposed, and developed so that a portion corresponding to a desired conductor circuit is opened on the surface of the metal layer 101 (FIGS. 4C and 4D).

次に、図4(e)に示すように、レジストパターンの開口部分に露出している金属層101の上に、電気めっき法で導体層を積層して導体部31とする。その後、図5(a)に示すように、剥離液またはアルカリ溶液にてレジストパターンの全部を除去して、露出した金属層101を溶解して除去すれば、図5(b)に示すように、所望の配線回路のみが基材105の上に残ることにより、回路基板3が製造される。   Next, as shown in FIG. 4E, a conductor layer is laminated on the metal layer 101 exposed in the opening portion of the resist pattern by electroplating to form a conductor portion 31. Thereafter, as shown in FIG. 5A, the entire resist pattern is removed with a stripping solution or an alkaline solution, and the exposed metal layer 101 is dissolved and removed, as shown in FIG. 5B. Only the desired wiring circuit remains on the base material 105, whereby the circuit board 3 is manufactured.

しかしながら、このようなセミアディティブ法では、形成したレジストパターンを除去した後、基材面に残っている金属層をエッチング液などを用いて除去するが、金属層と同時に電気めっきで形成された導体回路も同時にエッチングされてしまい所望の導体回路が得られないという問題があった。   However, in such a semi-additive method, after the formed resist pattern is removed, the metal layer remaining on the substrate surface is removed using an etching solution or the like, but the conductor formed by electroplating simultaneously with the metal layer. The circuit was also etched at the same time, and there was a problem that a desired conductor circuit could not be obtained.

特開2003−37137号公報JP 2003-37137 A

本発明は、上記事情に鑑みてなされたものであり、導体回路精度に優れた回路基板の製造方法および回路基板を提供することである。   This invention is made | formed in view of the said situation, and is providing the manufacturing method and circuit board of a circuit board excellent in the conductor circuit precision.

本発明による回路基板の製造方法は、基材と、前記基材の少なくとも一方の面側に金属層が形成された積層板を用意する工程と、前記金属層の表面に開口部を設けた第一のレジスト層を形成する工程と、前記第一のレジスト層の前記開口部にめっきにより導体部を形成する工程と、前記第一のレジスト層を除去する工程と、前記金属層および前記導体部の全面を覆うように第二のレジスト層を形成する工程と、前記第二のレジスト層の一部を除去し、前記導体部の側面と上面とを前記第二のレジスト層で覆うとともに、前記金属層を露出させる工程と、エッチングにより露出している前記金属層を除去して前記基材表面を露出させる工程と、を含むことを特徴とする。   The method for manufacturing a circuit board according to the present invention includes a step of preparing a base material, a laminate having a metal layer formed on at least one surface side of the base material, and a step of providing an opening on the surface of the metal layer. A step of forming one resist layer, a step of forming a conductor portion by plating in the opening of the first resist layer, a step of removing the first resist layer, the metal layer and the conductor portion Forming a second resist layer so as to cover the entire surface, removing part of the second resist layer, covering the side surface and the upper surface of the conductor portion with the second resist layer, The method includes a step of exposing a metal layer and a step of removing the metal layer exposed by etching to expose the surface of the base material.

この回路基板の製造方法においては、第二のレジスト層の一部を除去し、導体部の側面と上面とを第二のレジスト層で覆うとともに、金属層を露出させるようにし、その後、エッチングにより露出している金属層を除去する。これにより、金属層をエッチングによって除去されるとき、導体部が第二のレジスト層で覆われているので、導体部がエッチングされることがないので導体回路精度に優れた回路基板の製造方法を提供することができる。   In this method of manufacturing a circuit board, a part of the second resist layer is removed, the side surface and the upper surface of the conductor portion are covered with the second resist layer, the metal layer is exposed, and then etched. Remove the exposed metal layer. As a result, when the metal layer is removed by etching, the conductor portion is covered with the second resist layer, and therefore the conductor portion is not etched, so a circuit board manufacturing method with excellent conductor circuit accuracy is provided. Can be provided.

また、前記第二のレジスト層は、感光性樹脂であってもよい。   The second resist layer may be a photosensitive resin.

また、前記第二のレジスト層を除去する工程は、前記第二のレジスト層の上面に第二のメッキマスクを所定の位置に載置する工程と、光を照射することにより前記導体部の周縁の第二のレジスト層を反応させる工程と、前記反応させた第二のレジスト層以外を除去する工程とを含んでいてもよい。   Further, the step of removing the second resist layer includes a step of placing a second plating mask on the upper surface of the second resist layer at a predetermined position, and a periphery of the conductor portion by irradiating light. The step of reacting the second resist layer and the step of removing other than the reacted second resist layer may be included.

また、上記の方法で得られた回路基板としてもよい。   Moreover, it is good also as a circuit board obtained by said method.

本発明によれば、導体回路精度に優れた回路基板の製造方法および回路基板を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method and circuit board of a circuit board excellent in the conductor circuit precision can be provided.

本発明の回路基板の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the circuit board of this invention. 本発明の回路基板の製造方法の一実施形態を示す工程の断面図である。It is sectional drawing of the process which shows one Embodiment of the manufacturing method of the circuit board of this invention. 本発明の回路基板の製造方法の一実施形態を示す工程の断面図である。It is sectional drawing of the process which shows one Embodiment of the manufacturing method of the circuit board of this invention. 従来の回路基板の製造方法を示す工程の断面図である。It is sectional drawing of the process which shows the manufacturing method of the conventional circuit board. 従来の回路基板の製造方法を示す工程の断面図である。It is sectional drawing of the process which shows the manufacturing method of the conventional circuit board. 回路基板の製造方法の他の実施形態を示す断面図である。It is sectional drawing which shows other embodiment of the manufacturing method of a circuit board.

以下、本発明の回路基板の製造方法および回路基板について添付する好適な実施形態に基づいて詳細に説明する。   Hereinafter, a method for manufacturing a circuit board and a circuit board according to the present invention will be described in detail based on preferred embodiments attached.

図1は、基材105と、基材105の少なくとも一方の面側に金属層102を介して導体部31が形成された回路基板1を示す断面図である。   FIG. 1 is a cross-sectional view showing a substrate 105 and a circuit board 1 in which a conductor portion 31 is formed on at least one surface side of the substrate 105 with a metal layer 102 interposed therebetween.

本発明の回路基板1の製造方法について説明する(図2、図3参照)。例えばポリイミド樹脂フィルム、エポキシ樹脂などを硬化させた基材105の片面に銅箔が金属層101として付いた積層板10を用意する(図2(a))。金属層として金属薄膜を用いる場合は、乾式法では真空蒸着法やスパッタリング法などが好適に用いられ、湿式法としては電解めっき法、無電解めっき法などがもちいられる。膜厚は、0.05μm〜5μmが好ましく、より好ましくは0.1μm〜2μmである。金属種としてニッケル、クロム、コバルト、モリブデン、バナジウム、タングステンまたは銅などの単一金属か、またはそれらの合金薄膜が好適である。また、極薄金属箔を用いる場合は、金属種としては、ステンレス、ニッケル、アルミ、鉄、銅などがもちいられ、エッチング性などから銅がより好適に用いられる。金属箔の厚さは、5μm〜10μmが好ましく用いられる。本実施形態では、金属層101として2μmの銅箔を用いた。   A method for manufacturing the circuit board 1 of the present invention will be described (see FIGS. 2 and 3). For example, a laminate 10 is prepared in which a copper foil is attached as a metal layer 101 on one side of a base material 105 cured with a polyimide resin film, an epoxy resin, or the like (FIG. 2A). When a metal thin film is used as the metal layer, a vacuum deposition method, a sputtering method, or the like is preferably used as the dry method, and an electrolytic plating method, an electroless plating method, or the like is used as the wet method. The film thickness is preferably 0.05 μm to 5 μm, more preferably 0.1 μm to 2 μm. The metal species is preferably a single metal such as nickel, chromium, cobalt, molybdenum, vanadium, tungsten or copper, or an alloy thin film thereof. Moreover, when using ultra-thin metal foil, as a metal seed | species, stainless steel, nickel, aluminum, iron, copper etc. are used, and copper is used more suitably from etching property. The thickness of the metal foil is preferably 5 μm to 10 μm. In the present embodiment, a 2 μm copper foil is used as the metal layer 101.

次に、金属層101の表面に第一のレジスト層21を形成する。第一のレジスト層21としては、特に限定はされないが、液状タイプ(液状レジスト)、フィルムタイプ(ドライフィルム)などを用いることができる。液状レジストの場合は、スクリーン印刷法、コータ法などを用いて形成することができる。また、ドライフィルムの場合は、真空ラミネータなどを用いて形成することが出来る(図2(b))。本実施形態においては、ネガ型のドライフィルムを第一のレジスト層21として用いた。第一のレジスト層21の厚さは、所望の導体部の導体の厚さによって決定されるが、例えば、10μm〜50μmが好ましく、より好ましくは10μm〜25μmである。例えば、20μmの導体の厚さの導体部を得ようとした場合、導体部の導体の厚さよりも厚くなるように形成することが好ましく、例えば、厚さ25μmの第一のレジスト層21を形成する(図2(d))。   Next, the first resist layer 21 is formed on the surface of the metal layer 101. Although it does not specifically limit as the 1st resist layer 21, A liquid type (liquid resist), a film type (dry film), etc. can be used. In the case of a liquid resist, it can be formed using a screen printing method or a coater method. In the case of a dry film, it can be formed using a vacuum laminator (FIG. 2B). In the present embodiment, a negative dry film is used as the first resist layer 21. Although the thickness of the 1st resist layer 21 is determined by the thickness of the conductor of a desired conductor part, 10 micrometers-50 micrometers are preferable, for example, More preferably, they are 10 micrometers-25 micrometers. For example, when trying to obtain a conductor portion with a conductor thickness of 20 μm, it is preferably formed so as to be thicker than the conductor thickness of the conductor portion. For example, the first resist layer 21 with a thickness of 25 μm is formed. (FIG. 2D).

次に、図示はしていないが、第一のレジスト層21面側にめっきマスクを所定の位置に配置する。第一のレジスト層21とめっきマスクは、接触していてもよいし、非接触であってもよい。非接触の方が、めっきマスクの汚染を低減でき、また、第一のレジスト層21とめっきマスクとを吸引によって密着させる工程が省かれるため効率のよい生産ができることからより好ましい。次に露光を行い導体部31となるところの第一のレジスト層21を反応させて硬化する(図2(c))。次に現像を行い露光工程で反応していない第一のめっきレジスト層21を除去し、反応した第一のレジスト層22を形成する。   Next, although not shown, a plating mask is disposed at a predetermined position on the first resist layer 21 surface side. The first resist layer 21 and the plating mask may be in contact or non-contact. The non-contact method is more preferable because contamination of the plating mask can be reduced, and an efficient production can be achieved because the step of bringing the first resist layer 21 and the plating mask into close contact with each other by suction is omitted. Next, it exposes and the 1st resist layer 21 used as the conductor part 31 is made to react and harden | cure (FIG.2 (c)). Next, development is performed to remove the first plating resist layer 21 that has not reacted in the exposure step, and a reacted first resist layer 22 is formed.

次に、図2(e)に示すように、反応していない第一のめっきレジスト層21を除去した開口部の底部の金属層101の上に、金属導体層からなる導体部31を形成する。金属導体としては、銅、銀、金、ニッケルまたは錫であるか、または、はんだのようにこれらからなる群から選ばれた2種以上からなる合金であり、銅の単体が選択されることが好ましい。導体部31の形成方法は、乾式法よりも成膜速度の速い湿式法を用いることが一般的であり、好ましくは電気めっき法が使用される。銅をもって導体部31を形成する場合には、硫酸銅めっき液、ピロリン酸銅めっき液などが使用できるが、硫酸銅めっき液の使用が好ましい。導体部31の厚さは、上述した第一のレジスト層21の厚さより薄くすることが好ましく、例えば5μm〜35μm、好ましくは8μm〜25μmであるが、用途によって適宜、最適な厚さとすることが望ましい。   Next, as shown in FIG. 2E, a conductor portion 31 made of a metal conductor layer is formed on the metal layer 101 at the bottom of the opening from which the first plating resist layer 21 that has not reacted is removed. . The metal conductor may be copper, silver, gold, nickel, tin, or an alloy composed of two or more selected from the group consisting of these, such as solder, and a simple substance of copper may be selected. preferable. As a method for forming the conductor part 31, it is common to use a wet method having a film formation rate faster than the dry method, and an electroplating method is preferably used. When forming the conductor part 31 with copper, a copper sulfate plating solution, a copper pyrophosphate plating solution, or the like can be used, but the use of a copper sulfate plating solution is preferable. The thickness of the conductor portion 31 is preferably smaller than the thickness of the first resist layer 21 described above, and is, for example, 5 μm to 35 μm, preferably 8 μm to 25 μm. desirable.

次に、反応した第一のレジスト層22を剥離する(図3(a))。通常、反応した第一のレジスト層22は、専用の剥離液またはアルカリ溶液を用いて剥離する。   Next, the reacted first resist layer 22 is peeled off (FIG. 3A). Usually, the reacted first resist layer 22 is stripped using a dedicated stripping solution or alkali solution.

続いて、金属層101および導体部31の全面を覆うように第二のレジスト層51を形成する(図3(b))。第二のレジスト層51としては、感光性樹脂であることがこのましい。これにより、導体部31とマスクとの位置合わせをおこない露光現像する工程を選択することができるので位置精度を向上させることができる。また、感光性樹脂には、例えば、ポジ型、ネガ型などを用いることができる。   Subsequently, a second resist layer 51 is formed so as to cover the entire surface of the metal layer 101 and the conductor portion 31 (FIG. 3B). The second resist layer 51 is preferably a photosensitive resin. Thereby, the process of aligning the conductor portion 31 and the mask and performing the exposure development can be selected, so that the positional accuracy can be improved. Moreover, positive type, negative type etc. can be used for photosensitive resin, for example.

第二のレジスト層51としては、特に限定はされないが、液状タイプ(液状レジスト)、フィルムタイプ(ドライフィルム)などを用いることができる。導体部31への被覆性を考慮した場合、液状レジストを用いることが好ましい。
液状レジストの場合は、スクリーン印刷法、コータ法など形成することができる。また、両面に導体部31が形成されている両面回路基板を用いる場合は、両面回路基板を液状レジスト中に浸漬することにより両面同時に第二のレジスト層51を形成することが可能である。レジスト膜の形成された形状は、例えば、液状レジストをスクリーン印刷法で行った場合、工程断面図である図3(b)のように、略平坦な表面を持った形状にしてもよいし、図6に示すように、導体部31が形成されている領域と形成されていない領域で畝(うね)状になっていてもよい。このような場合には、導体部31の全面、導体部31間で露出している金属層101の表面が第二のレジスト層51で被膜の厚さが異なっていても確実に覆われているようになっていればよい。
ドライフィルムの場合は、真空ラミネータなどを用いて形成することが出来る。本実施形態においては、ネガ型の液状レジストを第二のレジスト層51とし、スクリーン印刷法によって第二のレジスト層51を得た。
Although it does not specifically limit as the 2nd resist layer 51, A liquid type (liquid resist), a film type (dry film), etc. can be used. In consideration of the covering property to the conductor part 31, it is preferable to use a liquid resist.
In the case of a liquid resist, a screen printing method, a coater method, or the like can be formed. Moreover, when using the double-sided circuit board in which the conductor part 31 is formed in both surfaces, it is possible to form the 2nd resist layer 51 simultaneously on both surfaces by immersing a double-sided circuit board in a liquid resist. The shape of the resist film formed may be, for example, a shape having a substantially flat surface as shown in FIG. 3B, which is a process cross-sectional view, when a liquid resist is formed by a screen printing method. As shown in FIG. 6, the region where the conductor portion 31 is formed and the region where the conductor portion 31 is not formed may have a ridge shape. In such a case, the entire surface of the conductor part 31 and the surface of the metal layer 101 exposed between the conductor parts 31 are reliably covered with the second resist layer 51 even if the film thickness is different. It only has to be like this.
In the case of a dry film, it can be formed using a vacuum laminator or the like. In the present embodiment, a negative liquid resist is used as the second resist layer 51, and the second resist layer 51 is obtained by a screen printing method.

次に、図示はしていないが、第二のレジスト層51面側にマスクを所定の位置に配置する。第二のレジスト層51とマスクは、接触していてもよいし、非接触であってもよい。非接触の方が、めっきマスクの汚染を低減でき、また、第二のレジスト層51とマスクとを吸引によって密着させる工程が省かれるため効率のよい生産ができることからより好ましい。   Next, although not shown, a mask is disposed at a predetermined position on the second resist layer 51 surface side. The second resist layer 51 and the mask may be in contact or non-contact. The non-contact method is more preferable because contamination of the plating mask can be reduced and an efficient production can be achieved because the step of bringing the second resist layer 51 and the mask into close contact with each other is omitted.

次に露光を行い導体部31の周縁部の第二のレジスト層51を反応させて反応した第二のレジスト層53を形成する(図3(c))。このとき、反応させる第二のレジスト層53の領域は、導体部31の回路幅より広い領域を反応させる。例えば、導体部31の回路幅が50μmであれば、60μm以上とすることが好ましい。これにより、マスクと導体部31とに位置ズレが生じたとしても確実に導体部31の側縁面を反応した第二のレジスト層53で覆うことができる。
次に現像を行い露光工程で反応していない第二のめっきレジスト層51を除去し、反応した第二のレジスト層53を形成する(図3(d))。
Next, exposure is performed to react with the second resist layer 51 at the periphery of the conductor portion 31 to form a reacted second resist layer 53 (FIG. 3C). At this time, the region of the second resist layer 53 to be reacted is a region wider than the circuit width of the conductor portion 31. For example, if the circuit width of the conductor portion 31 is 50 μm, it is preferably 60 μm or more. Thereby, even if a positional deviation occurs between the mask and the conductor portion 31, the side edge surface of the conductor portion 31 can be reliably covered with the reacted second resist layer 53.
Next, development is performed to remove the second plating resist layer 51 that has not reacted in the exposure step, and a reacted second resist layer 53 is formed (FIG. 3D).

次に、図3(e)に示すように、反応した第二のレジスト層53で覆われた導体部31の開口部に露出している金属層101をエッチング等により除去し、基材表面を露出させそれぞれの導体部31が絶縁されるようにする(図3(e))。このとき、導体部の上面、側縁部は反応した第二のレジスト層53で覆われているので、金属層101をエッチングで除去している間、導体部31がエッチング液にさらされるのを防ぐことが可能となる。また、開口部の金属層101をエッチングにより除去していく工程において、反応した第二のレジスト層53が傘のような役割となり金属層102が所定の幅以上にエッチングによって除去されるのを防ぐ効果も併せ持つことができる。   Next, as shown in FIG. 3 (e), the metal layer 101 exposed at the opening of the conductor portion 31 covered with the reacted second resist layer 53 is removed by etching or the like, and the surface of the base material is removed. It is made to expose and each conductor part 31 is insulated (FIG.3 (e)). At this time, since the upper surface and the side edge of the conductor part are covered with the reacted second resist layer 53, the conductor part 31 is exposed to the etching solution while the metal layer 101 is removed by etching. It becomes possible to prevent. Further, in the process of removing the metal layer 101 in the opening by etching, the reacted second resist layer 53 functions as an umbrella to prevent the metal layer 102 from being removed by etching beyond a predetermined width. It can also have an effect.

次に、反応した第二のレジスト層53を剥離し、所望の導体部31を有する回路基板を得る(図3(f))。反応した第二のレジスト層53は、専用の剥離液またはアルカリ溶液を用いて剥離する。   Next, the reacted second resist layer 53 is peeled off to obtain a circuit board having a desired conductor portion 31 (FIG. 3F). The reacted second resist layer 53 is stripped using a dedicated stripping solution or an alkaline solution.

以上、本発明の回路基板およびその製造方法について添付図面に記載する片面の回路基板1を例示して説明したが、本発明はこれに限定されない。例えば、両面に導体部を有する両面回路基板等に用いることも可能である。   As mentioned above, although the circuit board 1 of the present invention and the manufacturing method thereof have been described by exemplifying the single-sided circuit board 1 described in the accompanying drawings, the present invention is not limited to this. For example, it can be used for a double-sided circuit board having conductor portions on both sides.

本実施形態では、基材105と、基材105の少なくとも一方の面側に金属層101が形成された積層板10を用意し、金属層101の表面に開口部を設けた反応した第一のレジスト層22を形成する。次に、反応した第一のレジスト層22の開口部にめっきにより導体部31を形成したあと、反応した第一のレジスト層22を除去する。次に、金属層101および導体部31の全面を覆うように第二のレジスト層51を形成し、第二のレジスト層51の一部を除去し、導体部31の側面と上面とを反応した第二のレジスト層53で覆うとともに、金属層101を露出させ、エッチングにより露出している金属層101を除去することにより回路基板を得ることができる。   In the present embodiment, a base plate 105 and a laminated plate 10 in which a metal layer 101 is formed on at least one surface side of the base material 105 are prepared, and a reacted first first plate provided with an opening on the surface of the metal layer 101. A resist layer 22 is formed. Next, after forming the conductor part 31 by plating in the opening part of the reacted first resist layer 22, the reacted first resist layer 22 is removed. Next, the second resist layer 51 is formed so as to cover the entire surface of the metal layer 101 and the conductor portion 31, a part of the second resist layer 51 is removed, and the side surface and the upper surface of the conductor portion 31 are reacted. A circuit board can be obtained by covering with the second resist layer 53, exposing the metal layer 101, and removing the exposed metal layer 101 by etching.

この回路基板の製造方法においては、第二のレジスト層の一部を除去し、導体部の側面と上面とを第二のレジスト層で覆うとともに、金属層を露出させるようにし、その後、エッチングにより露出している金属層を除去する。これにより、金属層をエッチングによって除去されるとき、導体部が第二のレジスト層で覆われているので、導体部がエッチングされることがないので導体回路精度に優れた回路基板の製造方法とすることができる。   In this method of manufacturing a circuit board, a part of the second resist layer is removed, the side surface and the upper surface of the conductor portion are covered with the second resist layer, the metal layer is exposed, and then etched. Remove the exposed metal layer. As a result, when the metal layer is removed by etching, the conductor portion is covered with the second resist layer, so that the conductor portion is not etched, and therefore the circuit board manufacturing method having excellent conductor circuit accuracy and can do.

以下、本発明を実施例により説明するが、本発明はこれに限定されるものではない。
積層板は、基材の厚さが25μmのポリイミドフィルムを用い、金属層として厚さ5μmの銅箔を用いた。銅箔表面に第一のレジスト層として、厚さ25μmのドライフィルムレジストを真空ラミネータで積層し、露光、現像することにより、開口部が50μmの第一のレジスト層を形成した。その後、電解銅めっきにより厚さが20μmとなるように行い導体部を形成した後、ドライフィルムレジスト層をアルカリ剥離液により剥離した。次に、第二のレジスト層として液状レジストをスクリーン印刷機で印刷することにより導体部の側面と上面とを液状レジストにより覆った。マスクとしては、導体部よりも片側20μm広い90μm幅の露光部分をもつネガフィルムを用意し、露光、現像を行うことにより、基材面に積層している銅箔が露出するようにした。エッチング液として塩化第二銅を用い露出している銅箔を溶解させ、基材を露出させた。次に、残っていた液状レジスト層を剥離し回路基板を得た。得られた回路基板は、導体部の幅が約50μmとなり、ドライフィルムレジスト層の開口部と略同一のものが得られたことを確認した。
EXAMPLES Hereinafter, although an Example demonstrates this invention, this invention is not limited to this.
As the laminate, a polyimide film having a substrate thickness of 25 μm was used, and a copper foil having a thickness of 5 μm was used as the metal layer. A dry film resist having a thickness of 25 μm was laminated as a first resist layer on the surface of the copper foil with a vacuum laminator, and was exposed and developed to form a first resist layer having an opening of 50 μm. Thereafter, a conductor portion was formed by electrolytic copper plating so as to have a thickness of 20 μm, and then the dry film resist layer was peeled off with an alkali peeling solution. Next, a liquid resist was printed as a second resist layer with a screen printing machine to cover the side and upper surfaces of the conductor portion with the liquid resist. As a mask, a negative film having an exposed portion having a width of 90 μm that is 20 μm wider than the conductor portion was prepared, and the copper foil laminated on the substrate surface was exposed by performing exposure and development. The exposed copper foil was dissolved using cupric chloride as an etchant to expose the substrate. Next, the remaining liquid resist layer was peeled off to obtain a circuit board. It was confirmed that the obtained circuit board had a conductor part width of about 50 μm and was substantially the same as the opening of the dry film resist layer.

1、3 回路基板
10 積層板
101、102 金属層
105 基材
21 第一のレジスト層
22 反応した第一のレジスト層
31、33 導体部
51 第二のレジスト層
53 反応した第二のレジスト層
DESCRIPTION OF SYMBOLS 1, 3 Circuit board 10 Laminated board 101, 102 Metal layer 105 Base material 21 First resist layer 22 Reacted first resist layer 31, 33 Conductor part 51 Second resist layer 53 Reacted second resist layer

Claims (6)

基材と、前記基材の少なくとも一方の面側に金属層が形成された積層板を用意する工程と、
前記金属層の表面に開口部を設けた第一のレジスト層を形成する工程と、
前記第一のレジスト層の前記開口部にめっきにより導体部を形成する工程と、
前記第一のレジスト層を除去する工程と、
前記金属層および前記導体部の全面を覆うように第二のレジスト層を形成する工程と、
前記第二のレジスト層の一部を除去し、前記導体部の側面と上面とを前記第二のレジスト層で覆うとともに、前記金属層を露出させる工程と、
エッチングにより露出している前記金属層を除去し前記基材表面を露出させる工程と、
を含むことを特徴とする回路基板の製造方法。
Preparing a base plate, and a laminate having a metal layer formed on at least one surface side of the base material;
Forming a first resist layer having an opening on the surface of the metal layer;
Forming a conductor portion by plating in the opening of the first resist layer;
Removing the first resist layer;
Forming a second resist layer so as to cover the entire surface of the metal layer and the conductor portion;
Removing a part of the second resist layer, covering a side surface and an upper surface of the conductor portion with the second resist layer, and exposing the metal layer;
Removing the metal layer exposed by etching to expose the substrate surface;
A method for manufacturing a circuit board, comprising:
前記第二のレジスト層を除去する工程は、前記第二のレジスト層の上面に第二のメッキマスクを所定の位置に載置する工程と、光を照射することにより前記導体部の周縁の第二のレジスト層を反応させる工程と、前記反応させた第二のレジスト層以外を除去する工程とを含む請求項1に記載の回路基板の製造方法。   The step of removing the second resist layer includes a step of placing a second plating mask on the upper surface of the second resist layer at a predetermined position, and a step of irradiating light to the periphery of the conductor portion. The method for producing a circuit board according to claim 1, comprising a step of reacting the second resist layer and a step of removing other than the reacted second resist layer. 前記第二のレジスト層は、感光性樹脂である請求項1または2に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the second resist layer is a photosensitive resin. 前記金属層は、スパッタリング法により形成されたものである請求項1ないし3のいずれかに記載の回路基板の製造方法。   4. The method for manufacturing a circuit board according to claim 1, wherein the metal layer is formed by a sputtering method. 前記金属層は、極薄金属箔である請求項1ないし3のいずれかに記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the metal layer is an ultrathin metal foil. 請求項1ないし5のいずれかの方法で得られた回路基板。   A circuit board obtained by the method according to claim 1.
JP2010010581A 2010-01-21 2010-01-21 Method for manufacturing circuit board and circuit board Pending JP2011151159A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010010581A JP2011151159A (en) 2010-01-21 2010-01-21 Method for manufacturing circuit board and circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010010581A JP2011151159A (en) 2010-01-21 2010-01-21 Method for manufacturing circuit board and circuit board

Publications (1)

Publication Number Publication Date
JP2011151159A true JP2011151159A (en) 2011-08-04

Family

ID=44537890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010010581A Pending JP2011151159A (en) 2010-01-21 2010-01-21 Method for manufacturing circuit board and circuit board

Country Status (1)

Country Link
JP (1) JP2011151159A (en)

Similar Documents

Publication Publication Date Title
TWI475940B (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US7408261B2 (en) BGA package board and method for manufacturing the same
TW201640965A (en) Manufacturing method of flexible printed wiring board
US11600430B2 (en) Inductor including high-rigidity insulating layers
JP4523051B2 (en) Method for manufacturing printed circuit board
KR100897668B1 (en) Fabricating Method of Printed Circuit Board using the Carrier
JP2010147452A (en) Carrier member for manufacturing substrate and method of manufacturing substrate using the same
JP2012124363A (en) Manufacturing method for multilayer wiring board
KR100905574B1 (en) Fabricating Method of Printed Circuit Board
TWI384923B (en) A multilayer circuit board having a wiring portion, and a method of manufacturing the same
JP5302927B2 (en) Manufacturing method of multilayer wiring board
JP2009094403A (en) Wiring board and manufacturing method thereof
JP5317491B2 (en) Method for manufacturing printed wiring board
JP2013115315A (en) Manufacturing method of wiring board
JP2011151159A (en) Method for manufacturing circuit board and circuit board
KR101044117B1 (en) Method of Fabricating Printed Circuit Board
TWI691244B (en) Circuit board
KR20180002429A (en) Manufacturing Method for Print Circuit Board by a semi addictive method
KR100736146B1 (en) Method for fabricating the flexible circuit board
US11178774B1 (en) Method for manufacturing circuit board
JP2018182252A (en) Manufacturing method of printed wiring board
TWI420990B (en) Method for manufacturing printed circuit board
JP2009278017A (en) Printed wiring board and method of manufacturing the same
JP6760683B2 (en) Electrode structure
TW201010558A (en) Preformed printed circuit board and mounting method for printed circuit board