JP2011147328A - 負荷の駆動回路およびそれを用いた照明装置 - Google Patents

Abstract

【課題】平滑用キャパシタに対する突入電流を防止することが可能な駆動回路を提供する、および／または、電源電圧の変動に対して出力電圧を高電源効率で維持しつつ安定化させる駆動回路を提供する。
【解決手段】整流回路１０は、交流電圧Ｖａｃ１を全波整流する。平滑用キャパシタＣｓおよび第１トランジスタＴＲ１は、整流回路１０の第１出力端子Ｐ１から第２出力端子Ｐ２を結ぶ経路上に直列に設けられる。制御部１２は、整流回路１０により整流された電圧Ｖｒｅｃに応じて第１トランジスタＴＲ１のオン、オフを制御する。制御部１２は、整流された電圧Ｖｒｅｃが所定の第１レベルＶＨより高いとき第１トランジスタＴＲ１をオフし、整流された電圧Ｖｒｅｃが第１レベルＶＨより低いとき、第１トランジスタＴＲ１をオンする。
【選択図】図１

Description

本発明は、交流電圧を受け、負荷を駆動する駆動回路に関する。

近年、蛍光ランプに代えて、高効率、長寿命が期待される発光ダイオード（Light Emitting Diode、以下、ＬＥＤと略す）を照明器具として利用する技術が提案されている。たとえば特許文献１には、商用交流電圧を整流し、平滑用キャパシタを含む平滑回路によって平滑化して、負荷であるＬＥＤのアレイに供給するＬＥＤ点灯装置が開示される。同文献記載のＬＥＤ点灯装置によれば、電源電圧、負荷、リップルなどの変動にかかわらず、発光ダイオードの駆動に必要な電圧もしくは電流を安定に供給し続けることができる。

平滑用キャパシタは、所定のノードもしくは端子に現れる電位を安定化するために利用される。平滑用キャパシタは、安定化の対象となるノードと、接地電位端子や基準電圧端子などの別の端子との間に設けられる。しかしながら、同文献の装置では、回路の起動時等に平滑用キャパシタに蓄えられた電荷がゼロもしくは非常に少ない状態において、突然、整流された電圧が平滑用キャパシタに印加されると、回路素子の定格電流を超える突入電流が発生し、平滑用キャパシタや、その他の回路素子の信頼性に影響を及ぼすおそれがある（たとえば特許文献１、２参照）。

特開２００６−３０１８０４号公報 特開２０００−１４１５２号公報

本発明はこうした状況に鑑みてなされたものであり、その目的のひとつは、入力電源電圧の変動に対して高い電源効率を維持するとともに出力電圧を一定に保つことであり、その目的の別のひとつは、平滑用キャパシタに対する突入電流を防止することが可能な駆動回路の提供にある。

本発明のある態様は、駆動対象の負荷に直流の駆動電圧を供給する駆動回路に関する。この駆動回路は、交流電圧を全波整流する整流回路と、整流回路の第１出力端子から第２出力端子を結ぶ経路上に直列に設けられた平滑用キャパシタ、および第１トランジスタと、整流回路により整流された電圧に応じて第１トランジスタのオン、オフを制御する制御部と、を備える。制御部は、整流された電圧が第１レベルより高いとき、第１トランジスタをオフする。制御部は、整流された電圧が第１レベルより低いときは第１トランジスタをオンする。

この態様によると、整流された電圧が、第１レベルより低いときに第１トランジスタがオンし、平滑用キャパシタが充電される。したがって、第１レベルの値を調節することにより、入力電圧の第１レベルより高い領域は、平滑用キャパシタに対する充電に寄与しない。これにより、入力電圧の変動に対する出力電圧の安定化を図ることができる。したがってＬＥＤ（発光ダイオード）を負荷とする場合には、輝度を一定に保つことができる。

制御部は、整流された電圧が所定の第１レベルより高いとき、または第１レベルより低い所定の第２レベルよりも低いとき第１トランジスタをオフし、整流された電圧が第１レベルと第２レベルの間であるとき、第１トランジスタをオンしてもよい。
この場合、第１レベル、第２レベルそれぞれの値を調節することにより、入力電圧の変動に対する出力電圧の安定化を図ることができる。また平滑用キャパシタに対する突入電流を抑制することができる。

制御部は、第１トランジスタの制御端子に、第１トランジスタがオンするレベルのバイアス電圧を供給するバイアス部と、整流された電圧が第１レベルより高いとき、第１トランジスタを強制的にオフする第１オフ回路と、を含んでもよい。
制御部はさらに、整流された電圧が第２レベルより低いとき、第１トランジスタを強制的にオフする第２オフ回路を含んでもよい。

本発明の別の態様は、発光装置である。この発光装置は、上述の駆動回路と、駆動回路の平滑用キャパシタと並列な経路上に、定電流回路（たとえばＣＲＤ：定電流ダイオード）と直列に接続された複数の発光ダイオードを含む発光ダイオードアレイと、を備える。

本発明のさらに別の態様は、照明装置である。この照明装置は、上述の発光装置を備える。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、平滑用キャパシタに流れる突入電流を防止できる。

第１の実施の形態に係る駆動回路の構成を示すブロック図である。 図１の駆動回路を備える照明装置の構成を示す回路図である。 図１の駆動回路の動作を示す制御部の波形図である。 図４（ａ）〜（ｄ）は、突入電流抑制を示す波形図である。 第２の実施の形態に係るの駆動回路の動作を示す制御部の波形図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図１は、第１の実施の形態に係る駆動回路１００の構成を示すブロック図である。駆動回路１００は、交流電圧Ｖａｃ１を受け、駆動対象の負荷２に直流の駆動電圧Ｖｄｒｖを供給する。駆動回路１００は、整流回路１０、制御部１２、第１トランジスタＴＲ１、平滑用キャパシタＣｓを備える。

整流回路１０は、たとえばダイオードブリッジ回路であり、交流電圧Ｖａｃ１を全波整流する。平滑用キャパシタＣｓおよび第１トランジスタＴＲ１は、整流回路１０の第１出力端子Ｐ１から第２出力端子Ｐ２を結ぶ経路上に直列に設けられる。第２出力端子Ｐ２は接地されている。平滑用キャパシタＣｓは、負荷２と並列に接続されており、平滑用キャパシタＣｓの両端間の電圧が駆動電圧Ｖｄｒｖとして負荷２へと供給される。第１トランジスタＴＲ１はたとえばＮチャンネルＭＯＳＦＥＴであり、その制御端子（ゲート）には制御部１２からの制御信号Ｓ１が入力される。

制御部１２は、整流回路１０により整流された電圧Ｖｒｅｃに応じて、第１トランジスタＴＲ１のオン、オフを制御する。制御部１２は、整流された電圧Ｖｒｅｃが所定の第１レベルＶＨより高いとき、または第１レベルＶＨより低い所定の第２レベルＶＬよりも低いときに、制御信号Ｓ１をローレベルとして第１トランジスタＴＲ１をオフする。また制御部１２は、整流された電圧Ｖｒｅｃが第１レベルＶＨと第２レベルＶＬの間であるとき、制御信号Ｓ１をハイレベルとして第１トランジスタＴＲ１をオンする。

好ましくは、第１レベルＶＨは、整流された電圧Ｖｒｅｃのピーク値Ｖｐｅａｋの８１．６％程度であることが好ましい。また第２レベルＶＬは、整流された電圧Ｖｒｅｃのピーク値Ｖｐｅａｋの７４．５％程度であることが好ましい。この値とすることで、リップル率を低くするとともに、電源電圧の変動に対して出力を安定化するとともに、電源効率を高い状態で維持できるという利点がある。

第１トランジスタＴＲ１がオンすると、平滑用キャパシタＣｓに充電電流が流れる。第１トランジスタＴＲ１がオフすると、平滑用キャパシタＣｓの充電経路が遮断される。つまり制御部１２は、平滑用キャパシタＣｓに対する充電状態を制御する。

より具体的には制御部１２は、バイアス部１４、第１オフ回路１６、第２オフ回路１８を備える。バイアス部１４は、第１トランジスタＴＲ１の制御端子（ゲート）に、第１トランジスタＴＲ１がオンするレベルのバイアス電圧Ｖｂを供給する。

第１オフ回路１６は、整流された電圧Ｖｒｅｃが第１レベルＶＨより高いとき、第１トランジスタＴＲ１のゲート電圧を、バイアス電圧Ｖｂからローレベルにプルダウンし、第１トランジスタＴＲ１を強制的にオフする。また第２オフ回路１８は、整流された電圧Ｖｒｅｃが第２レベルＶＬより低いとき、第１トランジスタＴＲ１のゲート電圧をバイアス電圧Ｖｂからローレベルにプルダウンし、第１トランジスタＴＲ１を強制的にオフする。

この制御部１２によって、
Ｖｒｅｃ＞ＶＨのとき、Ｓ１＝ローレベル
ＶＨ≧Ｖｒｅｃ≧ＶＬのとき、Ｓ１＝Ｖｂ
ＶＬ＞Ｖｒｅｃのとき、Ｓ１＝ローレベル
となる制御信号Ｓ１が生成される。

実施の形態に係る駆動回路１００は、たとえばＬＥＤを駆動する用途に好適に利用できる。図２は、図１の駆動回路１００を備える照明装置１の詳細な構成を示す回路図である。照明装置１は、電源回路８、駆動回路１００および負荷２を備える。

負荷２は、ＬＥＤアレイ３および定電流回路４を含む。ＬＥＤアレイ３は、ひとつの、あるいは直列に接続された複数のＬＥＤを含む。定電流回路４は、ＬＥＤアレイ３の駆動経路上に設けられ、ＬＥＤアレイ３に流れる電流を制御する。定電流回路４は、定電流ダイオード（ＣＲＤ）であってもよいし、トランジスタを用いて構成されてもよい。ＬＥＤアレイ３は、定電流回路４により安定化された駆動電流に応じた輝度で発光する。なお定電流回路４の位置は、図２に限定されず、ＬＥＤアレイ３と直列な経路のいずれかに変更可能である。

電源回路８は、商用交流電圧Ｖａｃ２を交流電圧Ｖａｃ１に変換する。電源回路８は、スイッチＳＷ１、インダクタＬ１、キャパシタＣ１、ヒューズＦ１、トランスＴＲＮ１を備える。インダクタＬ１およびキャパシタＣ１はフィルタを形成する。トランスＴＲＮ１の一次コイルは、フィルタ（Ｌ１、Ｃ１）と接続される。トランスＴＲＮ１の２次コイルは、整流回路１０の入力端子と接続される。整流回路１０には、トランスＴＲＮ１の巻き線比に応じた振幅の交流電圧Ｖａｃ１が入力される。

たとえば商用交流電圧Ｖａｃ２＝１００Ｖであり、交流電圧Ｖａｃ１も、１００Ｖとなる。

整流ダイオードＤ１は、整流回路１０の第１出力端子Ｐ１から第２出力端子Ｐ２に至る経路上に、平滑用キャパシタＣｓおよび第１トランジスタＴＲ１と直列に、そのカソードが平滑用キャパシタＣｓ側となる向きで設けられている。ただし整流ダイオードＤ１は、波形を観測するために使用しているため、実用化の段階では不要となる。

図２には、駆動回路１００の詳細な構成例が示される。
上述のように制御部１２は、バイアス部１４、第１オフ回路１６、第２オフ回路１８を含む。

バイアス部１４は、整流ダイオードＤ２、抵抗Ｒ１〜Ｒ３、キャパシタＣ２、第１定電圧素子ＺＤ１を含む。ダイオードＤ２、第１抵抗Ｒ１、第２抵抗Ｒ２、第１定電圧素子ＺＤ１は、整流回路１０の第１出力端子Ｐ１と第２出力端子Ｐ２の間に順に直列に設けられる。第１定電圧素子ＺＤ１はたとえばツェナーダイオードである。

第３抵抗Ｒ３およびキャパシタＣ２は、第２出力端子Ｐ２と整流ダイオードＤ２のカソードの間に直列に設けられる。また直列に接続された第３抵抗Ｒ３およびキャパシタＣ２は、直列に接続された第１抵抗Ｒ１、第２抵抗Ｒ２および第１定電圧素子ＺＤ１に対して、並列に設けられる。キャパシタＣ２は、整流ダイオードＤ２および第３抵抗Ｒ３を介して、整流された電圧Ｖｒｅｃによって充電される。
上述のように、電圧Ｖｒｅｃは、全波整流された波形であるから、ピーク部分とボトム部分を交互に繰り返す。整流ダイオードＤ２のカソード電圧Ｖ１は、整流された電圧Ｖｒｅｃに追従して、電圧Ｖｒｅｃのピーク電圧Ｖｐｅａｋ付近まで上昇する。一端、電圧Ｖ１が上昇すると、電圧Ｖｒｅｃがボトム部分で低下しても、整流ダイオードＤ２が逆方向に導通しないため、カソード電圧Ｖ１はおよそ一定電圧に保たれる。
Ｖ１≒Ｖｐｅａｋ−Ｖｆ
具体的には、Ｖｐｅａｋ＝１２５．９〜１５４．２Ｖ、Ｖｆ＝０．７Ｖであるから、Ｖ１＝１２５．２〜１５３．５Ｖ程度となる。

バイアス部１４は、第１抵抗Ｒ１と第２抵抗Ｒ２の接続点の電位を、バイアス電圧Ｖｂとして第１トランジスタＴＲ１のゲートに出力する。
バイアス電圧Ｖｂは、
Ｖｂ≒（Ｖ１−Ｖｚ_１）×Ｒ２／（Ｒ１＋Ｒ２）＋Ｖｚ_１ …（１）
付近に安定化される。Ｖｚ_１は、第１定電圧素子ＺＤ１のツェナー電圧であり、約１．８Ｖである。Ｒ１＝９３ｋΩ、Ｒ２＝４７０Ωとすると、バイアス電圧Ｖｂは、２．４２〜２．５６Ｖとなる。ただしここで使用する第１定電圧素子ＺＤ１のツェナー電圧の定格は２．４Ｖであるが実際に測定すると１．８Ｖになるのでその値を例として示している。

式（１）から明らかなように、バイアス電圧Ｖｂは、抵抗Ｒ１とＲ２の分圧比によって定まる。そこでバイアス電圧Ｖｂを調節するために第１抵抗Ｒ１を可変抵抗とすることが望ましい。図２では、第１抵抗Ｒ１は可変抵抗Ｒ１ａと固定抵抗Ｒ１ｂの組み合わせで構成されている。

図２のバイアス部１４によれば、第１トランジスタＴＲ１のしきい値電圧Ｖｔｈより高いバイアス電圧Ｖｂを安定的に生成することができる。

第１オフ回路１６は、第１オフトランジスタＴＲ２および第２定電圧素子ＺＤ２と第４抵抗Ｒ４を含む。第１オフトランジスタＴＲ２は、第１トランジスタＴＲ１の制御端子（ゲート）と整流回路１０の第２出力端子Ｐ２との間に設けられる。つまり第１オフトランジスタＴＲ２の第１端子（コレクタ）は第１トランジスタＴＲ１のゲートと接続され、その第２端子（エミッタ）は接地されている。第１オフトランジスタＴＲ２がオンのとき、第１トランジスタＴＲ１のゲート電圧が強制的に接地電圧（ローレベル）となり、第１トランジスタＴＲ１がオフする。

整流された電圧Ｖｒｅｃのレベルに応じて、第１オフトランジスタＴＲ２をオン、オフする。具体的にはＶｒｅｃ＞ＶＨのとき、第１オフトランジスタＴＲ２をオンする。ここでＶＨの値は第２定電圧素子ＺＤ２のツェナー電圧で決定される。

第２定電圧素子ＺＤ２および第４抵抗Ｒ４は、第１オフトランジスタＴＲ２の制御端子（ベース）と整流回路１０の第１出力端子Ｐ１の間に直列に設けられる。

整流された電圧Ｖｒｅｃが、しきい値電圧（Ｖ_ＢＥ＋Ｖｚ_２）を超えたとき、第１オフトランジスタＴＲ２のベース電流が流れ始め、第１オフトランジスタＴＲ２はオンになる。その結果第１トランジスタＴＲ１はオフとなる。ここでＶ_ＢＥは第１オフトランジスタＴＲ２のベース・エミッタ間電圧（≒０．７Ｖ）であり、Ｖｚ_２は第２定電圧素子ＺＤ２のツェナー電圧である。

第２オフ回路１８は、第２オフトランジスタＴＲ３、第３定電圧素子ＺＤ３、第５抵抗Ｒ５、第６抵抗Ｒ６、反転トランジスタＴＲ４を含む。

第２オフトランジスタＴＲ３は、反転トランジスタＴＲ４のベースと整流回路１０の第２出力端子Ｐ２の間に設けられる。第３定電圧素子ＺＤ３および第６抵抗Ｒ６は、第２オフトランジスタＴＲ３の制御端子（ベース）と整流回路１０の第１出力端子Ｐ１の間に直列に設けられる。

第２オフトランジスタＴＲ３は、第１オフトランジスタＴＲ２と同様に動作する。具体的には、整流された電圧Ｖｒｅｃが、しきい値電圧（Ｖ_ＢＥ＋Ｖｚ_３）を超えたとき、第２オフトランジスタＴＲ３のベース電流が流れ始め、第２オフトランジスタＴＲ３はオンとなる。ここでＶ_ＢＥは第２オフトランジスタＴＲ３のベース・エミッタ間電圧（≒０．７Ｖ）であり、Ｖｚ_３は第３定電圧素子ＺＤ３のツェナー電圧である。

反転トランジスタＴＲ４は、第１トランジスタＴＲ１の制御端子（ゲート）と整流回路１０の第２出力端子Ｐ２の間に設けられる。第５抵抗Ｒ５は、反転トランジスタＴＲ４の制御端子（ベース）と第１出力端子Ｐ１の間に設けられる。

整流された電圧Ｖｒｅｃが大きくなって、第２オフトランジスタＴＲ３がオンになると、反転トランジスタＴＲ４のベース・エミッタ間電圧Ｖ_ＢＥは低下し、反転トランジスタＴＲ４はオフになる。第１オフトランジスタＴＲ２もオフ状態なので、第１トランジスタＴＲ１はバイアス部１４のバイアス電圧が印加され、オンとなる。

また整流された電圧ＶｒｅｃがＶＬより小さくなると、第２オフトランジスタＴＲ３はオフとなり、反転トランジスタＴＲ４はオンとなる。第１トランジスタＴＲ１はオフとなる。

以上が駆動回路１００の具体的な構成例である。続いて、実施の形態に係る駆動回路１００の動作を説明する。図３は、図１の駆動回路１００の動作を示す波形図である。図３は上から順に、整流された電圧Ｖｒｅｃおよび平滑用キャパシタＣｓの両端間の駆動電圧Ｖｄｒｖ、第１トランジスタＴＲ１の状態、第１オフトランジスタＴＲ２の状態、反転トランジスタＴＲ４の状態を示す。

図３に示すように、第１オフトランジスタＴＲ２は、電圧Ｖｒｅｃが第１レベルＶＨより高いときオン、低いときオフしている。また第１オフトランジスタＴＲ２は、電圧Ｖｒｅｃが第２レベルＶＬより低いときオン、高いときオフしている。第１トランジスタＴＲ１は、第１オフトランジスタＴＲ２および第２オフトランジスタＴＲ３がともにオフしている期間、オンしている。

平滑用キャパシタＣｓは、第１トランジスタＴＲ１がオンしている期間、充電される。第１トランジスタＴＲ１は、交流電圧Ｖａｃ１の１周期に４回、オンすることになる。

この駆動回路１００によれば、平滑用キャパシタＣｓに対して突入電流が流れ込むのを好適に防止できる。この理由を説明する。

図４（ａ）〜（ｄ）は、整流された電圧Ｖｒｅｃおよび駆動電圧Ｖｄｒｖを示す波形図である。図４（ａ）が図１の駆動回路１００における駆動電圧Ｖｄｒｖの波形を、図４（ｂ）が充電電流波形を、図４（ｃ）が従来回路における駆動電圧Ｖｄｒｖの波形を、図４（ｄ）が従来回路における充電電流波形を示す。本発明の効果をより明確とするため、先に従来回路の動作を説明する。

時刻ｔ＝０に、電源回路８のスイッチＳＷ１がオンする。従来回路では第１トランジスタＴＲ１が設けられていないため、平滑用キャパシタＣｓには、全期間において整流された電圧Ｖｒｅｃが印加される。したがって、スイッチＳＷ１がオンした後、平滑用キャパシタＣｓには、電荷がゼロの状態から、整流された大電圧が印加され、図４（ｄ）のように突入電流が発生する。

これに対して図１、図２の駆動回路１００によれば、第１トランジスタＴＲ１が定電流回路の動作をするため、図４（ｂ）に示すように突入電流が好適に抑制される。

また図２の駆動回路１００は、整流された電圧Ｖｒｅｃのレベルを判定し、第１トランジスタＴＲ１を制御することができるため、第１オフ回路１６および第２オフ回路１８の機能は、一種のコンパレータと考えることができる。しかし、差動増幅器を用いた一般的なコンパレータに比べて、消費電力が少なく、また回路面積も小さいという利点がある。

また図２の駆動回路１００によれば、電源電圧の変動に対して出力電圧を安定化することができ、高い電源効率を維持することができる。なぜなら、第１レベルＶＨが電源電圧のピーク電圧Ｖｐｅａｋの影響を受けず、また充電電流が流れるとき第１トランジスタＴＲ１のドレイン・ソース間電圧Ｖ_ＤＳが小さいため、第１トランジスタＴＲ１の損失を最小限に抑えることができるからである。

（第２の実施の形態）
第１の実施の形態では、整流された電圧Ｖｒｅｃが、第１レベルＶＨより高いときおよび第２レベルＶＬより低いときに第１トランジスタＴＲ１をオフし、第１レベルＶＨと第２レベルの間のときに第１トランジスタＴＲ１をオンした。
これに対して第２の実施の形態では、整流された電圧Ｖｒｅｃが第１レベルＶＨより高いときに第１トランジスタＴＲ１をオフし、第１レベルＶＨより低いときに第１トランジスタＴＲ１をオンする制御を行う。つまり第２の実施の形態は、第１の実施の形態において、第２レベルＶＬをゼロに設定した場合と等価である。

第２の実施の形態に係る駆動回路の構成を説明する。第２の実施の形態に係る駆動回路は、図１および図２に示される駆動回路１００から、第２オフ回路１８を省略することで構成できる。

続いて、第２の実施の形態に係る駆動回路の動作を説明する。図５は、第２の実施の形態に係るの駆動回路の動作を示す制御部の波形図である。
第１トランジスタＴＲ１は、整流された電圧Ｖｒｅｃが第１レベルＶＨより高いときオフ、低いときオンする。その結果、駆動電圧Ｖｄｒｖは、第１レベルＶＨよりもわずかに低い電圧レベルにて平滑化される。

第２の実施の形態に係る駆動回路によれば、第１の実施の形態と同様の理由により、電源電圧の変動に対して出力電圧を安定化することができ、高い電源効率を維持することができる。また、第２の実施の形態に係る駆動回路によれば、第１の実施の形態と同様の理由により、突入電流を防止することができる。

さらに第１の実施の形態に比べて第２オフ回路１８が不要となるため、回路面積、回路の消費電力を低減することができる。

さらに第２の実施の形態では、第１の実施の形態に比べて、起動時間を短縮することができる。なぜなら、整流された電圧Ｖｒｅｃが第２レベルＶＬより低い領域においても、平滑用キャパシタＣｓを充電することができ、駆動電圧Ｖｄｒｖの立ち上がりを早めることができるからである。

一方、第１の実施の形態は、回路が第２の実施の形態よりも複雑となり消費電力も増加するが、第１レベルＶＨ、第２レベルＶＬをパラメータとして、駆動電圧Ｖｄｒｖのレベルを制御できるという利点がある。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。

第１オフ回路１６および第２オフ回路１８を、コンパレータを用いて構成してもよい。この場合、第１レベルＶＨ、第２レベルＶＬを正確に設定することができるが、回路面積、消費電力を増大するという欠点がある。

実施の形態では、ＬＥＤアレイが負荷である場合を説明したが、本発明の用途はそれに限定されず、さまざまな負荷の駆動に利用することが可能である。

また、バイポーラトランジスタとＭＯＳＦＥＴは適宜置換可能である。また、トランジスタのＮチャンネル（ＮＰＮ型）とＰチャンネル（ＰＮＰ型）を置換し、電源電圧と接地電圧を入れ替えた（天地反転）した構成も本発明の態様として有効である。

実施の形態では、定電圧素子としてツェナーダイオードを利用する場合を示したが、これらは、一定の電位差を発生させる別の素子と置換することが可能である。代替素子としては、順方向に接続されるダイオードやシャントレギュレータなどが例示される。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

ＴＲ１…第１トランジスタ、Ｃｓ…平滑用キャパシタ、１…照明装置、Ｐ１…第１出力端子、Ｒ１…第１抵抗、ＺＤ１…第１定電圧素子、２…負荷、Ｐ２…第２出力端子、Ｒ２…第２抵抗、ＺＤ２…第２定電圧素子、ＴＲ２…第１オフトランジスタ、３…ＬＥＤアレイ、Ｒ３…第３抵抗、ＺＤ３…第３定電圧素子、ＴＲ３…第２オフトランジスタ、４…定電流回路、Ｒ４…第４抵抗、ＴＲ４…反転トランジスタ、Ｒ５…第５抵抗、Ｒ６…第６抵抗、８…電源回路、１０…整流回路、１２…制御部、１４…バイアス部、１６…第１オフ回路、１８…第２オフ回路、１００…駆動回路。

Claims (7)

1. 駆動対象の負荷に直流の駆動電圧を供給する駆動回路であって、
   交流電圧を全波整流する整流回路と、
   前記整流回路の第１出力端子から第２出力端子を結ぶ経路上に直列に設けられた、前記負荷と並列に接続される平滑用キャパシタ、および第１トランジスタと、
   前記整流回路により整流された電圧に応じて前記第１トランジスタのオン、オフを制御する制御部と、
   を備え、
   前記制御部は、前記整流された電圧が所定の第１レベルより高いとき、前記第１トランジスタをオフし、前記整流された電圧が前記第１レベルより低いとき、前記第１トランジスタをオンすることを特徴とする駆動回路。
2. 前記制御部は、前記整流された電圧が所定の第１レベルより高いとき、または前記第１レベルより低い所定の第２レベルよりも低いとき前記第１トランジスタをオフし、前記整流された電圧が前記第１レベルと前記第２レベルの間であるとき、前記第１トランジスタをオンすることを特徴とする請求項１に記載の駆動回路。
3. 前記制御部は、
   前記第１トランジスタの制御端子に、前記第１トランジスタがオンするレベルのバイアス電圧を供給するバイアス部と、
   前記整流された電圧が前記第１レベルより高いとき、前記第１トランジスタを強制的にオフする第１オフ回路と、
   を含むことを特徴とする請求項１に記載の駆動回路。
4. 前記制御部はさらに、
   前記整流された電圧が前記第１レベルより低い所定の第２レベルより低いとき、前記第１トランジスタを強制的にオフする第２オフ回路を含むことを特徴とする請求項３に記載の駆動回路。
5. 駆動対象の負荷に直流の駆動電圧を供給する駆動回路であって、
   交流電圧を全波整流する整流回路と、
   前記整流回路の第１出力端子から第２出力端子を結ぶ経路上に直列に設けられた、前記負荷と並列に接続される平滑用キャパシタと第１トランジスタと、
   前記整流回路により整流された電圧に応じて前記第１トランジスタのオン、オフを制御する制御部と、
   を備え、
   前記制御部は、
   前記整流回路の前記第１出力端子と前記第１トランジスタの制御端子の間に直列に設けられた整流ダイオードおよび第１抵抗と、
   前記第１トランジスタの前記制御端子と前記整流回路の前記第２出力端子との間に直列に設けられた第２抵抗および第１定電圧素子と、
   前記整流ダイオードと前記第１抵抗との接続点と、前記整流回路の前記第２出力端子の間に直列に設けられた第３抵抗およびキャパシタと、
   その第１端子が前記第１トランジスタの前記制御端子に接続され、その第２端子が前記整流回路の前記第２出力端子と接続された第１オフトランジスタと、
   前記整流回路の前記第１出力端子と前記第１オフトランジスタの制御端子との間に直列に設けられた第２定電圧素子および第４抵抗と、
   を含むことを特徴とする駆動回路。
6. 前記制御部は、
   その第１端子が前記第１トランジスタの前記制御端子に接続され、その第２端子が前記整流回路の前記第２出力端子と接続された反転トランジスタと、
   前記整流回路の前記第１出力端子と前記反転トランジスタの制御端子との間に設けられた第５抵抗と、
   その第１端子が前記反転トランジスタの制御端子に接続され、その第２端子が前記整流回路の前記第２出力端子と接続された第２オフトランジスタと、
   前記整流回路の前記第１出力端子と前記第２オフトランジスタの制御端子との間に直列に設けられた第３定電圧素子および第６抵抗と、
   をさらに含むことを特徴とする請求項５に記載の駆動回路。
7. 請求項１から６のいずれかに記載の駆動回路と、
   前記平滑用キャパシタと並列な経路上に、直列に接続された複数の発光ダイオードを含む発光ダイオードアレイと、
   を備えることを特徴とする照明装置。

Images