JP2011146627A - GaAs HALL ELEMENT - Google Patents

GaAs HALL ELEMENT Download PDF

Info

Publication number
JP2011146627A
JP2011146627A JP2010008040A JP2010008040A JP2011146627A JP 2011146627 A JP2011146627 A JP 2011146627A JP 2010008040 A JP2010008040 A JP 2010008040A JP 2010008040 A JP2010008040 A JP 2010008040A JP 2011146627 A JP2011146627 A JP 2011146627A
Authority
JP
Japan
Prior art keywords
gaas
hall element
layer
insulating layer
algaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010008040A
Other languages
Japanese (ja)
Other versions
JP5612316B2 (en
Inventor
Hiromi Fujita
浩己 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2010008040A priority Critical patent/JP5612316B2/en
Publication of JP2011146627A publication Critical patent/JP2011146627A/en
Application granted granted Critical
Publication of JP5612316B2 publication Critical patent/JP5612316B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a GaAs hall element having a small variation of offset voltage. <P>SOLUTION: A magnetism sensing section 22 consisting of n-GaAs layer is placed in between a first and a second insulating layer 23a, 23b consisting of AlGaAs which has greater band gap than the n-GaAs layer 22, and the carrier concentration of the n-GaAs layer 22 is kept at not less than 5×10<SP>16</SP>/cm<SP>3</SP>and not more than 1×10<SP>18</SP>/cm<SP>3</SP>. The movement of electrons from the lower part of the n-GaAs layer 22 to the side surface, and the effect of electron trap on the side surface are then controlled. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、GaAsホール素子に関し、より詳細には、製造工程や温度、外部応力などに起因するオフセット電圧の変動の少ないGaAsホール素子に関する。   The present invention relates to a GaAs Hall element, and more particularly, to a GaAs Hall element in which fluctuations in offset voltage due to a manufacturing process, temperature, external stress, and the like are small.

化合物半導体からなるホール素子は、その高い電子移動度により、高い磁気感度を有することから、モーターの回転検出等おける磁気センサとして広く利用されている。更に近年ではホール素子を用い、導体を流れる電流の作る微弱な磁場を、電流導体に非接触で検出することのできる非接触電流センサへの応用も進められている。しかしながら、この電流の作る磁場は微弱であるため、ホール素子の出力電圧が小さく、誤差の大きくなる原因となる。   A Hall element made of a compound semiconductor has high magnetic sensitivity due to its high electron mobility, and is therefore widely used as a magnetic sensor for detecting rotation of a motor. Further, in recent years, application to a non-contact current sensor that can detect a weak magnetic field generated by a current flowing through a conductor in a non-contact manner using a Hall element has been promoted. However, since the magnetic field generated by this current is weak, the output voltage of the Hall element is small, which causes a large error.

一般にホール素子の出力電圧は、磁気感度とオフセット電圧の和によりあらわされるが、高い精度での電流検出を行なうためには、電流(磁場)に比例する磁気感度に対して、誤差要因となるオフセット電圧の比率を下げる必要がある。通常、電流センサの構成においてオフセット電圧は外部の信号処理回路により補正されるため、ホール素子に関しては感磁部における電子移動度を高くすることに主眼をおいた技術開発が行なわれてきており、磁気感度を高めることで、相対的にオフセット電圧の影響が抑えられていた。   In general, the output voltage of a Hall element is expressed by the sum of magnetic sensitivity and offset voltage, but in order to detect current with high accuracy, an offset that causes an error with respect to magnetic sensitivity proportional to the current (magnetic field). It is necessary to reduce the voltage ratio. In general, the offset voltage is corrected by an external signal processing circuit in the configuration of the current sensor, and therefore, with respect to the Hall element, technical development has been conducted with a focus on increasing the electron mobility in the magnetosensitive portion. By increasing the magnetic sensitivity, the influence of the offset voltage was relatively suppressed.

しかし、ホール素子のオフセット電圧は使用温度や外部応力等の影響により、素子毎に異なる変動を示すため、上述のような補正を行なった後のオフセット電圧の変動が測定誤差となり、高い精度での電流検出において問題となっていた。したがって、ホール素子のオフセット電圧、及びその変動自体を抑制することが非常に重要となる。   However, the offset voltage of the Hall element varies depending on the element due to the influence of operating temperature, external stress, etc., so the fluctuation of the offset voltage after performing the above correction becomes a measurement error, and it is highly accurate. It was a problem in current detection. Therefore, it is very important to suppress the offset voltage of the Hall element and its fluctuation itself.

従来のGaAsホール素子として、例えば、特許文献1には、製造工程中に特性の劣化が起こりにくく、かつオフセット電圧が小さい構造を有するGaAsホール素子が提案されている。この特許文献1に記載のホール素子は、絶縁性基板上に設けられたn−GaAsからなる感磁部と、この感磁部上に設けられた表面層と、オーミック電極とを備えたものである。   As a conventional GaAs Hall element, for example, Patent Document 1 proposes a GaAs Hall element having a structure in which characteristics are hardly deteriorated during the manufacturing process and the offset voltage is small. The Hall element described in Patent Document 1 includes a magnetosensitive part made of n-GaAs provided on an insulating substrate, a surface layer provided on the magnetosensitive part, and an ohmic electrode. is there.

図1(a)乃至(c)は、従来のGaAsホール素子を説明するための構成図で、上述した特許文献1に示されているGaAsホール素子の構成図である。GaAsはバンドギャップが室温で約1.4eVと広く、温度に依存している。通常、外部環境からホール素子のメサを保護するため、製造工程においてスパッタやプラズマCVDを用いてSiO2やSi34などの絶縁膜が形成される。この絶縁膜形成の際、プラズマダメージ等により、外部に露出しているGaAs表面に欠陥準位が生成するため、近傍の伝導電子をトラップすることで抵抗、感度、オフセット電圧などの電気特性の変動が生じることとなる。更に外部温度の変化、あるいはパッケージ化した際の応力の影響により、欠陥にトラップされる電子の割合が変化し、それら電気特性の変動をもたらしている。 FIGS. 1A to 1C are configuration diagrams for explaining a conventional GaAs Hall element, which is a configuration diagram of the GaAs Hall element disclosed in Patent Document 1 described above. GaAs has a wide band gap of about 1.4 eV at room temperature and depends on temperature. Usually, in order to protect the mesa of the Hall element from the external environment, an insulating film such as SiO 2 or Si 3 N 4 is formed using sputtering or plasma CVD in the manufacturing process. When this insulating film is formed, defect levels are generated on the GaAs surface exposed to the outside due to plasma damage, etc., so fluctuations in electrical characteristics such as resistance, sensitivity, offset voltage, etc. by trapping nearby conduction electrons Will occur. Further, the ratio of electrons trapped in the defect changes due to the change in external temperature or the stress at the time of packaging, resulting in fluctuations in their electrical characteristics.

図1(a)に示した構造は、感磁部であるn−GaAs層2が外部に露出する構造であるため、欠陥準位の影響を直接受けることとなる。図1(b)に示した構造は、n−GaAs層2を保護するためにアンドープのGaAs層又はAlGaAs層3を形成した構造であり、メサ上部における欠陥準位の影響を抑制することが可能となり、表面保護層としては、感磁部であるGaAs層よりもバンドギャップの広いAlGaAs層を用いることが好ましい。これはバンドギャップの広いAlGaAs層が、n−GaAs層2から表面の欠陥準位への電子の移動に対してポテンシャル障壁となり、バリア層として機能するためである。この特許文献1においては、ホール素子を形成する基板として、絶縁性基板と規定されており、実施例としてGaAs基板1が用いられている。   Since the structure shown in FIG. 1A is a structure in which the n-GaAs layer 2 that is a magnetic sensitive part is exposed to the outside, it is directly affected by the defect level. The structure shown in FIG. 1B is a structure in which an undoped GaAs layer or an AlGaAs layer 3 is formed to protect the n-GaAs layer 2, and it is possible to suppress the influence of defect levels in the upper part of the mesa. Therefore, as the surface protective layer, it is preferable to use an AlGaAs layer having a wider band gap than the GaAs layer which is a magnetic sensitive portion. This is because the AlGaAs layer having a wide band gap serves as a potential barrier against the movement of electrons from the n-GaAs layer 2 to the surface defect level and functions as a barrier layer. In Patent Document 1, an insulating substrate is defined as a substrate on which a Hall element is formed, and a GaAs substrate 1 is used as an example.

また、ホール効果磁気センサとして、例えば、特許文献2のものが提案されている。この特許文献2に記載のものは、二次元電子ガスを使ったホール効果磁気センサに関し、超高密度記録を行なう薄膜磁気ヘッド中に組み込めるように、数10nm以下の厚さの超薄型のホール効果磁気センサを提供することを目的としており、二次元電子ガスが形成される量子井戸層を挟持するバリア層中に、不純物を高い面密度で含むデルタドープ層を形成し、量子井戸層を表面空乏層から遮蔽するものである。   Further, as a Hall effect magnetic sensor, for example, the one of Patent Document 2 has been proposed. The one described in Patent Document 2 relates to a Hall effect magnetic sensor using a two-dimensional electron gas, and is an ultra-thin hole having a thickness of several tens of nm or less so that it can be incorporated into a thin film magnetic head that performs ultra-high density recording. The purpose is to provide an effective magnetic sensor, and in the barrier layer sandwiching the quantum well layer in which the two-dimensional electron gas is formed, a delta doped layer containing impurities at a high surface density is formed, and the quantum well layer is surface-depleted. Shield from layers.

その他、GaAsホール素子以外のホール素子として、例えば、特許文献3には、結晶の格子の乱れのない高電子移動度のセンサ薄膜層を製作し、工程による特性変化がなく、温度特性にも優れたInAsホール素子が提案されている。この特許文献3に記載のホール素子は、高抵抗の第一化合物半導体層と、この第一化合物半導体層の上に形成されたInAs薄膜層と、このInAs薄膜層の上に形成された電極からなり、第一化合物半導体が、InAsと格子定数が同じか、もしくは近い値をもち、かつ、InAsより大きなバンドギャップエネルギーを有しているものである。   In addition, as a Hall element other than a GaAs Hall element, for example, in Patent Document 3, a sensor thin film layer having a high electron mobility with no disorder of the crystal lattice is manufactured, and there is no change in characteristics due to the process, and the temperature characteristics are excellent. InAs Hall elements have been proposed. The Hall element described in Patent Document 3 includes a high-resistance first compound semiconductor layer, an InAs thin film layer formed on the first compound semiconductor layer, and an electrode formed on the InAs thin film layer. Thus, the first compound semiconductor has the same or close lattice constant as InAs and has a larger band gap energy than InAs.

図2は、従来のInAsホール素子を説明するための構成図で、上述した特許文献3に示されているホール素子の構成図である。GaAs基板11上に高い電子移動度を有するInAs層12を感磁部として設け、この感磁部を挟むようにしてAlGaAsSb混晶層13a,13bを設け、その上にGaAsSb層14を設けている。更にバッファ層であるAlGaAsSb混晶層13aと、感磁部であるInAs層12を格子整合させることにより高い電子移動度を達成している。   FIG. 2 is a configuration diagram for explaining a conventional InAs Hall element, and is a configuration diagram of the Hall element disclosed in Patent Document 3 described above. An InAs layer 12 having high electron mobility is provided on the GaAs substrate 11 as a magnetic sensitive part, AlGaAsSb mixed crystal layers 13a and 13b are provided so as to sandwich the magnetic sensitive part, and a GaAsSb layer 14 is provided thereon. Furthermore, high electron mobility is achieved by lattice-matching the AlGaAsSb mixed crystal layer 13a serving as the buffer layer and the InAs layer 12 serving as the magnetosensitive portion.

特開平03−240281号公報Japanese Patent Laid-Open No. 03-240281 特開平08−088425号公報Japanese Patent Application Laid-Open No. 08-088425 特開平06−077556号公報Japanese Patent Laid-Open No. 06-077556

上述した特許文献1に記載のGaAsホール素子は、メサの側面においてGaAs基板11を通した電子の側面への移動が生じ、電子濃度の不均衡が生じることにより、オフセット電圧の変動が発生する。   In the GaAs Hall element described in Patent Document 1 described above, movement of electrons through the GaAs substrate 11 to the side surface occurs on the side surface of the mesa, and an imbalance in electron concentration occurs, resulting in fluctuations in offset voltage.

図1(c)は、上述した特許文献2に示されているGaAsホール素子の製造工程において表面に欠陥準位が生成した状況の模式図である。上述したように、表面にAlGaAs層3からなる絶縁層を形成することにより、n−GaAs層2から表面へのキャリアの移動を抑制することが可能となるが、メサの側面においては、n−GaAs層2がそのまま露出しており、また、GaAs基板1を通した電子の側面への移動を抑制できていないという問題がある。   FIG. 1C is a schematic view of a situation where defect levels are generated on the surface in the manufacturing process of the GaAs Hall element shown in Patent Document 2 described above. As described above, it is possible to suppress the movement of carriers from the n-GaAs layer 2 to the surface by forming the insulating layer made of the AlGaAs layer 3 on the surface. However, on the side surface of the mesa, n− The GaAs layer 2 is exposed as it is, and there is a problem that the movement of electrons through the GaAs substrate 1 to the side surface cannot be suppressed.

また、上述した特許文献2に記載のものは、アンドープのGaAs感磁部(量子井戸)に、感磁部を挟むバリア層からデルタドープをするもので、本願発明のように、感磁部がn−GaAsからなる点で相違している。   In addition, the device described in Patent Document 2 described above is such that delta doping is performed on the undoped GaAs magnetic sensing portion (quantum well) from the barrier layer sandwiching the magnetic sensing portion. -It differs in that it is made of GaAs.

また、特許文献3に記載のInAsホール素子は、GaAs基板11とAlGaAsSb混晶層12との界面における格子ミスマッチに起因する貫通転位を完全に取り除くことは難しく、オフセット電圧の変動を抑える目的には好ましくない。   Further, in the InAs Hall element described in Patent Document 3, it is difficult to completely remove threading dislocations due to lattice mismatch at the interface between the GaAs substrate 11 and the AlGaAsSb mixed crystal layer 12, and for the purpose of suppressing the fluctuation of the offset voltage. It is not preferable.

本発明は、このような状況に鑑みてなされたもので、その目的とするところは、ホール素子製造の過程におけるプロセスダメージ及び外部温度による熱応力や樹脂パッケージなどの外部応力に起因する特性変動、特に、オフセット電圧の変動の小さいGaAsホール素子を提供することにある。   The present invention has been made in view of such a situation, and the object of the present invention is process damage in the process of manufacturing a Hall element and characteristic variation caused by external stress such as thermal stress or resin package due to external temperature, In particular, it is an object to provide a GaAs Hall element having a small variation in offset voltage.

本発明は、このような目的を達成するためになされたもので、請求項1に記載の発明は、GaAs基板上にメサにより分離された0.010μm以上、0.350μm以下の厚みのn−GaAsからなる感磁部を有するGaAsホール素子において、前記GaAs基板と前記感磁部との間に設けられたAlGaAsからなる第1の絶縁層と、前記感磁部上に設けられたAlGaAsからなる第2の絶縁層とを設け、前記感磁部の室温での電子濃度が、5×1016/cm3以上、1×1018/cm3以下であることを特徴とする。 The present invention has been made in order to achieve such an object. The invention according to claim 1 is an n-type film having a thickness of 0.010 μm or more and 0.350 μm or less separated by a mesa on a GaAs substrate. In a GaAs Hall element having a magnetic sensitive part made of GaAs, the first insulating layer made of AlGaAs provided between the GaAs substrate and the magnetic sensitive part, and made of AlGaAs provided on the magnetic sensitive part. A second insulating layer is provided, and an electron concentration at room temperature of the magnetosensitive portion is 5 × 10 16 / cm 3 or more and 1 × 10 18 / cm 3 or less.

また、請求項2に記載の発明は、請求項1に記載の発明において、前記第1の絶縁層と前記感磁部との間にN型ドーパントをドープしたAlGaAsからなる第1の変調ドープ層と、前記第2の絶縁層と前記感磁部との間にN型ドーパントをドープしたAlGaAsからなる第2の変調ドープ層とを設けたことを特徴とする。   According to a second aspect of the present invention, in the first aspect of the present invention, the first modulation doped layer made of AlGaAs doped with an N-type dopant between the first insulating layer and the magnetic sensing portion. And a second modulation doped layer made of AlGaAs doped with an N-type dopant between the second insulating layer and the magnetic sensitive part.

また、請求項3に記載の発明は、請求項2に記載の発明において、前記第1の絶縁層及び前記第2の絶縁層のバンドギャップが、前記第1の変調ドープ層及び前記第2の変調ドープ層のバンドギャップよりも大きいことを特徴とする。   According to a third aspect of the present invention, in the second aspect of the present invention, the band gap between the first insulating layer and the second insulating layer is the first modulation doped layer and the second modulation layer. It is characterized by being larger than the band gap of the modulation doped layer.

また、請求項4に記載の発明は、GaAs基板上にメサにより分離されたn−GaAsからなる感磁部を有するGaAsホール素子において、前記GaAs基板上及び前記感磁部上を覆うようにGaAs又はAlGaAsからなる第3の絶縁層を設けたことを特徴とする。   According to a fourth aspect of the present invention, there is provided a GaAs Hall element having a magnetosensitive part made of n-GaAs separated by a mesa on a GaAs substrate so as to cover the GaAs substrate and the magnetosensitive part. Alternatively, a third insulating layer made of AlGaAs is provided.

また、請求項5に記載の発明は、請求項4に記載の発明において、前記GaAs基板と前記感磁部との間に設けられたAlGaAsからなる第4の絶縁層と、前記感磁部上に設けられたAlGaAsからなる第5の絶縁層とを設け、前期感磁部が0.010μm以上、0.350μm以下の厚みを有し、前記感磁部の室温での電子濃度が、5×1016/cm3以上、1×1018/cm3以下であることを特徴とする。 According to a fifth aspect of the present invention, in the fourth aspect of the present invention, a fourth insulating layer made of AlGaAs provided between the GaAs substrate and the magnetic sensitive portion, and the magnetic sensitive portion on the magnetic sensitive portion. A first insulating layer having a thickness of 0.010 μm or more and 0.350 μm or less, and the electron concentration at room temperature of the magnetosensitive portion is 5 ×. It is 10 16 / cm 3 or more and 1 × 10 18 / cm 3 or less.

また、請求項6に記載の発明は、請求項5に記載の発明において、前記第4の絶縁層と前記感磁部との間にN型ドーパントをドープしたAlGaAsからなる第3の変調ドープ層と、前記第5の絶縁層と前記感磁部との間にN型ドーパントをドープしたAlGaAsからなる第4の変調ドープ層とを設けたことを特徴とする。   According to a sixth aspect of the present invention, in the fifth aspect of the present invention, the third modulation doped layer made of AlGaAs doped with an N-type dopant between the fourth insulating layer and the magnetic sensing portion. And a fourth modulation doped layer made of AlGaAs doped with an N-type dopant between the fifth insulating layer and the magnetic sensitive part.

また、請求項7に記載の発明は、請求項6に記載の発明において、前記第4の絶縁層及び前記第5の絶縁層のバンドギャップが、前記第3の変調ドープ層及び前記第4の変調ドープ層のバンドギャップよりも大きいことを特徴とする。   The invention according to claim 7 is the invention according to claim 6, wherein the band gaps of the fourth insulating layer and the fifth insulating layer are the third modulation doped layer and the fourth modulation layer. It is characterized by being larger than the band gap of the modulation doped layer.

本発明によれば、感磁部の上部、下部あるいは側面に絶縁層を形成することにより、製造工程において生成する欠陥から感磁部を保護すると共に、感磁部における電子濃度を高めることが可能となる。オフセット電圧は、感磁面の内部及びその側面における抵抗値のバランスのずれを起源としており、GaAsホール素子においては欠陥準位へのトラップによる電子濃度の変動が抵抗変動の主要因であるが、上述したように、電子濃度の高い感磁部を絶縁層により保護することにより、電子濃度の変動の影響を相対的に抑制することが可能である。   According to the present invention, by forming an insulating layer on the upper, lower or side surfaces of the magnetic sensitive part, it is possible to protect the magnetic sensitive part from defects generated in the manufacturing process and increase the electron concentration in the magnetic sensitive part. It becomes. The offset voltage originates from the deviation of the balance of the resistance values inside and on the side of the magnetosensitive surface. In the GaAs Hall element, the fluctuation of the electron concentration due to the trap at the defect level is the main factor of the resistance fluctuation. As described above, it is possible to relatively suppress the influence of fluctuations in the electron concentration by protecting the magnetically sensitive portion having a high electron concentration with the insulating layer.

したがって、ホール素子製造の過程におけるプロセスダメージ及び外部温度による熱応力や樹脂パッケージなどの外部応力に起因する、オフセット電圧の変動の小さいGaAsホール素子を作製することが可能となる。   Therefore, it is possible to manufacture a GaAs Hall element having a small variation in offset voltage caused by process damage in the Hall element manufacturing process, thermal stress due to external temperature, and external stress such as a resin package.

(a)乃至(c)は、従来の他のGaAsホール素子を説明するための構成図である。(A) thru | or (c) are the block diagrams for demonstrating the other conventional GaAs Hall element. 従来のGaAsホール素子を説明するための構成図である。It is a block diagram for demonstrating the conventional GaAs Hall element. 本発明に係るGaAsホール素子の実施例1を説明するための構成図である。It is a block diagram for demonstrating Example 1 of the GaAs Hall element based on this invention. 本発明に係るGaAsホール素子の実施例2を説明するための構成図である。It is a block diagram for demonstrating Example 2 of the GaAs Hall element based on this invention. 本発明に係るGaAsホール素子の実施例3を説明するための構成図である。It is a block diagram for demonstrating Example 3 of the GaAs Hall element based on this invention. 本発明に係るGaAsホール素子の実施例4を説明するための構成図である。It is a block diagram for demonstrating Example 4 of the GaAs Hall element based on this invention. 本発明に係るGaAsホール素子の実施例5を説明するための構成図である。It is a block diagram for demonstrating Example 5 of the GaAs Hall element based on this invention.

以下、図面を参照して本発明の実施例について説明する。なお、以下の各実施例においては、AlxGa1-xAsにおけるAlの組成比を0<x≦1とすることにより、GaAsよりも広いバンドギャップを有する絶縁層、変調ドープ層としている。 Embodiments of the present invention will be described below with reference to the drawings. In each of the following examples, the Al composition ratio in Al x Ga 1-x As is set to 0 <x ≦ 1, so that the insulating layer and the modulation doped layer have a wider band gap than GaAs.

図3は、本発明に係るGaAsホール素子の実施例1を説明するための構成図で、メサにより分離されたGaAsホール素子の縦方向の膜構造を示している。図中符号21はGaAs基板、22はn−GaAs層からなる感磁部、23aはAlGaAsからなる第1の絶縁層、23bはAlGaAsからなる第2の絶縁層を示している。   FIG. 3 is a configuration diagram for explaining the first embodiment of the GaAs Hall element according to the present invention, and shows a vertical film structure of the GaAs Hall element separated by the mesa. In the figure, reference numeral 21 denotes a GaAs substrate, 22 denotes a magnetic sensitive part made of an n-GaAs layer, 23a denotes a first insulating layer made of AlGaAs, and 23b denotes a second insulating layer made of AlGaAs.

本実施例1に係るGaAsホール素子は、GaAs基板21上にn−GaAs層からなる感磁部22を有するGaAsホール素子である。このGaAsホール素子は、GaAs基板21と感磁部22との間に設けられたAlGaAsからなる第1の絶縁層23aと、感磁部22上に設けられたAlGaAsからなる第2の絶縁層23bとを備えている。また、感磁部22の室温での電子濃度は、5×1016/cm3以上、1×1018/cm3以下である。以上の構造は、MBEあるいはMOCVDにより形成される。 The GaAs Hall element according to the first embodiment is a GaAs Hall element having a magnetic sensitive part 22 made of an n-GaAs layer on a GaAs substrate 21. The GaAs Hall element includes a first insulating layer 23a made of AlGaAs provided between the GaAs substrate 21 and the magnetic sensing part 22, and a second insulating layer 23b made of AlGaAs provided on the magnetic sensing part 22. And. Moreover, the electron concentration at room temperature of the magnetic sensitive part 22 is 5 × 10 16 / cm 3 or more and 1 × 10 18 / cm 3 or less. The above structure is formed by MBE or MOCVD.

また、感磁部22は、メサにより分離された0.010μm以上、0.350μm以下の厚さのn−GaAs層からなっている。   The magnetic sensitive part 22 is composed of an n-GaAs layer having a thickness of 0.010 μm or more and 0.350 μm or less separated by a mesa.

つまり、n−GaAs層からなる感磁部22を、このn−GaAs層22よりもバンドギャップの大きいAlGaAsからなる第1及び第2の絶縁層23a,23bで挟み、かつ、n−GaAs層22のキャリア濃度を5×1016/cm3以上、1×1018/cm3以下とすることにより、n−GaAs層22の下部から側面への電子の移動、及び側面での電子のトラップの影響を抑制することができる。ここでAlGaAs層とGaAs層の格子定数差は小さく、転位の発生なく格子整合させることができるため、電子を閉じ込めるバリア層としては好適である。 That is, the magnetosensitive part 22 made of an n-GaAs layer is sandwiched between the first and second insulating layers 23a and 23b made of AlGaAs having a band gap larger than that of the n-GaAs layer 22, and the n-GaAs layer 22 By making the carrier concentration of 5 × 10 16 / cm 3 or more and 1 × 10 18 / cm 3 or less, the movement of electrons from the bottom to the side surface of the n-GaAs layer 22 and the influence of electron traps on the side surface Can be suppressed. Here, the difference in lattice constant between the AlGaAs layer and the GaAs layer is small, and lattice matching can be achieved without the occurrence of dislocation, so that it is suitable as a barrier layer for confining electrons.

図4は、本発明に係るGaAsホール素子の実施例2を説明するための構成図で、メサにより分離されたGaAsホール素子の縦方向の膜構造を示しており、MBEあるいはMOCVDにより形成される。図中符号24aは第1の変調ドープ層、24bは第2の変調ドープ層、その他、図3と同じ機能を有する構成要素には同一の符号を付してある。   FIG. 4 is a block diagram for explaining a second embodiment of the GaAs Hall element according to the present invention, showing the vertical film structure of the GaAs Hall element separated by the mesa, and formed by MBE or MOCVD. . In the figure, reference numeral 24a is the first modulation doped layer, 24b is the second modulation doped layer, and other components having the same functions as those in FIG.

本実施例2に係るGaAsホール素子は、第1の絶縁層23a上にN型ドーパントをドープしたAlGaAsからなる第1の変調ドープ層24aを設けるとともに、第2の絶縁層23b下にN型ドーパントをドープしたAlGaAsからなる第2の変調ドープ層24bを設けたものである。   In the GaAs Hall element according to the second embodiment, a first modulation doped layer 24a made of AlGaAs doped with an N-type dopant is provided on the first insulating layer 23a, and an N-type dopant is provided below the second insulating layer 23b. The second modulation doped layer 24b made of AlGaAs doped with is provided.

また、第1及び第2の絶縁層23a,23bのバンドギャップは、第1及び第2の変調ドープ層24a,24bよりもAlGaAsにおけるAlの組成を大きくすることにより、広いバンドギャップとしている。   Further, the band gaps of the first and second insulating layers 23a and 23b are widened by increasing the Al composition in AlGaAs as compared with the first and second modulation doped layers 24a and 24b.

つまり、n−GaAs層からなる感磁部22の上下にN型ドーパントをドープしたAlGaAsからなる変調ドープ層24a,24bを設けることにより、変調ドープを行ない、感磁部22の電子濃度を高めることができる。これによりメサ側面に露出された欠陥準位へのトラップによる、側面での電子濃度の不均衡の影響を緩和し、オフセット電圧の変動を抑制することが可能となる。   That is, by providing modulation doped layers 24a and 24b made of AlGaAs doped with an N-type dopant above and below the magnetic sensitive part 22 made of an n-GaAs layer, modulation doping is performed and the electron concentration of the magnetic sensitive part 22 is increased. Can do. As a result, the influence of the imbalance of the electron concentration on the side surface due to the trap to the defect level exposed on the mesa side surface can be mitigated, and the fluctuation of the offset voltage can be suppressed.

図5は、本発明に係るGaAsホール素子の実施例3を説明するための構成図で、メサにより分離されたGaAsホール素子の縦方向の膜構造を示している。図中符号31はGaAs基板、32はn−GaAs層からなる感磁部、33はGaAs又はAlGaAsからなる第3の絶縁層を示している。   FIG. 5 is a block diagram for explaining Example 3 of the GaAs Hall element according to the present invention, and shows a vertical film structure of the GaAs Hall element separated by a mesa. In the figure, reference numeral 31 denotes a GaAs substrate, 32 denotes a magnetic sensitive part made of an n-GaAs layer, and 33 denotes a third insulating layer made of GaAs or AlGaAs.

本実施例3に係るGaAsホール素子は、GaAs基板31上にメサにより分離されたn−GaAs層からなる感磁部32を有するGaAsホール素子である。このGaAsホール素子は、GaAs基板31上及び感磁部32上を覆うようにGaAs又はAlGaAsからなる第3の絶縁層33を設けたものである。   The GaAs Hall element according to the third embodiment is a GaAs Hall element having a magnetic sensitive part 32 made of an n-GaAs layer separated by a mesa on a GaAs substrate 31. This GaAs Hall element is provided with a third insulating layer 33 made of GaAs or AlGaAs so as to cover the GaAs substrate 31 and the magnetic sensing part 32.

つまり、n−GaAs層からなる感磁部32が、製造工程において外部に露出する従来構造のメサを有するGaAsホール素子に対し、感磁部32を有するメサの上部及び側面にGaAs又はAlGaAsからなる第3の絶縁層33を設けている。   That is, the magnetically sensitive part 32 made of an n-GaAs layer is made of GaAs or AlGaAs on the upper and side surfaces of the mesa having the magnetically sensitive part 32, compared to a GaAs Hall element having a conventional mesa exposed to the outside in the manufacturing process. A third insulating layer 33 is provided.

この従来構造のメサは、イオン注入、MBEあるいはMOCVD等により形成された従来構造の感磁部に対し、ウエットエッチングあるいはドライエッチング等を用いることにより形成することが出来る。   The mesa having the conventional structure can be formed by using wet etching, dry etching, or the like on the magnetically sensitive portion having the conventional structure formed by ion implantation, MBE, MOCVD, or the like.

その後、更にMBEあるいはMOCVDによりアンドープのGaAs又はAlGaAsからなる第3の絶縁層33を成膜することにより、本実施例3に係るGaAsホール素子が形成される。この第3の絶縁層33と感磁部32との格子定数差は小さく、転位の発生なく格子整合させることが出来るため、感磁部32を保護する絶縁層としては好適である。   Thereafter, the third insulating layer 33 made of undoped GaAs or AlGaAs is further formed by MBE or MOCVD, whereby the GaAs Hall element according to the third embodiment is formed. Since the difference in lattice constant between the third insulating layer 33 and the magnetic sensing portion 32 is small and lattice matching can be achieved without the occurrence of dislocation, it is suitable as an insulating layer for protecting the magnetic sensing portion 32.

本実施例3に係るGaAsホール素子により感磁部32に存在する伝導電子を上下、側面の絶縁層33により閉じ込めることで、メサ表面に生成する欠陥への電子の流れを防ぎ、それによるオフセット電圧の変動を抑制することが可能となる。   By confining the conduction electrons existing in the magnetic sensitive part 32 by the upper and lower and side insulating layers 33 by the GaAs Hall element according to the third embodiment, the flow of electrons to the defects generated on the mesa surface is prevented, and the offset voltage is thereby increased. It is possible to suppress fluctuations in

図6は、本発明に係るGaAsホール素子の実施例4を説明するための構成図で、メサにより分離されたGaAsホール素子の縦方向の膜構造を示しており、MBEあるいはMOCVDにより形成される。図中符号34aはAlGaAsからなる第4の絶縁層、34bはAlGaAsからなる第5の絶縁層、その他、図5と同じ機能を有する構成要素には同一の符号を付してある。   FIG. 6 is a block diagram for explaining a GaAs Hall element according to a fourth embodiment of the present invention, showing a vertical film structure of the GaAs Hall element separated by a mesa, which is formed by MBE or MOCVD. . In the figure, reference numeral 34a is a fourth insulating layer made of AlGaAs, 34b is a fifth insulating layer made of AlGaAs, and other components having the same functions as those in FIG. 5 are given the same reference numerals.

本実施例4に係るGaAsホール素子は、上述した実施例1に第3の絶縁層33を設けた構成と同じである。GaAs基板31上にn−GaAs層からなる感磁部32を有するGaAsホール素子である。このGaAsホール素子は、GaAs基板31と感磁部32との間に設けられたAlGaAsからなる第4の絶縁層34aと、感磁部32上に設けられたAlGaAsからなる第5の絶縁層34bとを備え、GaAs基板31上及び感磁部32上を覆うように、つまり、メサの上部及び側面にGaAs又はAlGaAsからなる第3の絶縁層33を設けている。また、感磁部32の室温での電子濃度は、5×1016/cm3以上、1×1018/cm3以下である。 The GaAs Hall element according to the fourth embodiment has the same configuration as that of the first embodiment in which the third insulating layer 33 is provided. This is a GaAs Hall element having a magnetosensitive part 32 made of an n-GaAs layer on a GaAs substrate 31. The GaAs Hall element includes a fourth insulating layer 34a made of AlGaAs provided between the GaAs substrate 31 and the magnetic sensing part 32, and a fifth insulating layer 34b made of AlGaAs provided on the magnetic sensing part 32. And a third insulating layer 33 made of GaAs or AlGaAs is provided on the top and side surfaces of the mesa so as to cover the GaAs substrate 31 and the magnetic sensing portion 32. In addition, the electron concentration at room temperature of the magnetic sensitive part 32 is 5 × 10 16 / cm 3 or more and 1 × 10 18 / cm 3 or less.

また、感磁部32は、メサにより分離された0.010μm以上、0.350μm以下の厚さのn−GaAs層からなっている。   In addition, the magnetic sensitive part 32 is composed of an n-GaAs layer having a thickness of 0.010 μm or more and 0.350 μm or less separated by a mesa.

つまり、n−GaAs層からなる感磁部32を、このn−GaAs層よりもバンドギャップの大きいAlGaAsからなる絶縁層34a,34bで挟み、かつ、n−GaAs層32のキャリア濃度を5×1016/cm3以上、1×1018/cm3以下とすることにより、感磁部32の下部から側面への電子の移動、及び側面での電子のトラップの影響を抑制することができる。ここでAlGaAs層とGaAs層の格子定数差は小さく、転位の発生なく格子整合させることができるため、電子を閉じ込めるバリア層としては好適である。また、感磁部を欠陥から保護するとともに、より高い電子濃度を得られるため好ましい。 That is, the magnetosensitive portion 32 made of the n-GaAs layer is sandwiched between the insulating layers 34a and 34b made of AlGaAs having a larger band gap than the n-GaAs layer, and the carrier concentration of the n-GaAs layer 32 is 5 × 10 5. By setting it to 16 / cm 3 or more and 1 × 10 18 / cm 3 or less, it is possible to suppress the influence of the electron movement from the lower part of the magnetic sensing portion 32 to the side surface and the trapping of electrons on the side surface. Here, the difference in lattice constant between the AlGaAs layer and the GaAs layer is small, and lattice matching can be achieved without the occurrence of dislocation, so that it is suitable as a barrier layer for confining electrons. Further, it is preferable because the magnetic sensitive part is protected from defects and a higher electron concentration can be obtained.

図7は、本発明に係るGaAsホール素子の実施例5を説明するための構成図で、メサにより分離されたGaAsホール素子の縦方向の膜構造を示している。図中符号35aは第3の変調ドープ層、35bは第4の変調ドープ層、その他、図6と同じ機能を有する構成要素には同一の符号を付してある。   FIG. 7 is a block diagram for explaining Example 5 of the GaAs Hall element according to the present invention, and shows a vertical film structure of the GaAs Hall element separated by a mesa. In the figure, reference numeral 35a denotes a third modulation doped layer, 35b denotes a fourth modulation doped layer, and other components having the same functions as those in FIG.

本実施例5に係るGaAsホール素子は、上述した実施例2に第3の絶縁層33を設けた構成であり、実施例2のように、感磁部を有するメサを形成した後、MBEあるいはMOCVDによりアンドープのGaAs又はAlGaAsからなる第3の絶縁層33を成膜することにより形成される。第4の絶縁層34aと感磁部32との間にN型ドーパントをドープしたAlGaAsからなる第3の変調ドープ層35aと、第5の絶縁層34bと感磁部32との間にN型ドーパントをドープしたAlGaAsからなる第4の変調ドープ層35bとを設けたものである。また、GaAs基板31上及び感磁部32上を覆うように、つまり、メサの上部及び側面にGaAs又はAlGaAsからなる第3の絶縁層33を設けている。   The GaAs Hall element according to the fifth embodiment has a configuration in which the third insulating layer 33 is provided in the second embodiment described above, and after forming a mesa having a magnetosensitive portion as in the second embodiment, the MBE or The third insulating layer 33 made of undoped GaAs or AlGaAs is formed by MOCVD. A third modulation doped layer 35a made of AlGaAs doped with an N-type dopant between the fourth insulating layer 34a and the magnetic sensitive part 32, and an N type between the fifth insulating layer 34b and the magnetic sensitive part 32. And a fourth modulation doped layer 35b made of AlGaAs doped with a dopant. Further, a third insulating layer 33 made of GaAs or AlGaAs is provided so as to cover the GaAs substrate 31 and the magnetic sensing part 32, that is, on the top and side surfaces of the mesa.

また、第4及び第5の絶縁層34a,34bのバンドギャップは、第3及び第4の変調ドープ層35a,35bのバンドギャップよりも大きくなっている。   The band gaps of the fourth and fifth insulating layers 34a and 34b are larger than the band gaps of the third and fourth modulation doped layers 35a and 35b.

つまり、n−GaAs層からなる感磁部32の上下にN型ドーパントをドープしたAlGaAsからなる変調ドープ層35a,35bを設けることにより、変調ドープを行ない、感磁部32の電子濃度を高めることができる。これによりメサ側面に露出された欠陥準位へのトラップによる、側面での電子濃度の不均衡の影響を緩和し、オフセット電圧の変動を抑制することが可能となる。また、感磁部を欠陥から保護するとともに、より高い電子濃度を得られるため好ましい。   That is, by providing modulation doped layers 35a and 35b made of AlGaAs doped with an N-type dopant above and below the magnetic sensitive part 32 made of an n-GaAs layer, modulation doping is performed and the electron concentration of the magnetic sensitive part 32 is increased. Can do. As a result, the influence of the imbalance of the electron concentration on the side surface due to the trap to the defect level exposed on the mesa side surface can be mitigated, and the fluctuation of the offset voltage can be suppressed. Further, it is preferable because the magnetic sensitive part is protected from defects and a higher electron concentration can be obtained.

1 GaAs基板
2 n−GaAs層
3 GaAs層又はAlGaAs層
11 GaAs基板
12 InAs層
13a,13b AlGaAsSb混晶層
14 GaAsSb層
21 GaAs基板
22 n−GaAs層からなる感磁部
23a AlGaAsからなる第1の絶縁層
23b AlGaAsからなる第2の絶縁層
24a AlGaAsからなる第1の変調ドープ層
24b AlGaAsからなる第2の変調ドープ層
31 GaAs基板
32 n−GaAs層からなる感磁部
33 GaAs又はAlGaAsからなる第3の絶縁層
34a AlGaAsからなる第4の絶縁層
34b AlGaAsからなる第5の絶縁層
35a AlGaAsからなる第3の変調ドープ層
35b AlGaAsからなる第4の変調ドープ層
DESCRIPTION OF SYMBOLS 1 GaAs substrate 2 n-GaAs layer 3 GaAs layer or AlGaAs layer 11 GaAs substrate 12 InAs layer 13a, 13b AlGaAsSb mixed crystal layer 14 GaAsSb layer 21 GaAs substrate 22 Magnetosensitive part 23a made of n-GaAs layer First made of AlGaAs Insulating layer 23b Second insulating layer 24a made of AlGaAs First modulation doped layer 24b made of AlGaAs Second modulation doped layer 31 made of AlGaAs GaAs substrate 32 Magnetosensitive part 33 made of n-GaAs layer Made of GaAs or AlGaAs Third insulating layer 34a Fourth insulating layer 34b made of AlGaAs Fifth insulating layer 35a made of AlGaAs Third modulated doped layer 35b made of AlGaAs Fourth modulated doped layer made of AlGaAs

Claims (7)

GaAs基板上にメサにより分離された0.010μm以上、0.350μm以下の厚みのn−GaAsからなる感磁部を有するGaAsホール素子において、
前記GaAs基板と前記感磁部との間に設けられたAlGaAsからなる第1の絶縁層と、前記感磁部上に設けられたAlGaAsからなる第2の絶縁層とを設け、前記感磁部の室温での電子濃度が、5×1016/cm3以上、1×1018/cm3以下であることを特徴とするGaAsホール素子。
In a GaAs Hall element having a magnetic sensitive part made of n-GaAs having a thickness of 0.010 μm or more and 0.350 μm or less separated by a mesa on a GaAs substrate,
A first insulating layer made of AlGaAs provided between the GaAs substrate and the magnetic sensitive part; and a second insulating layer made of AlGaAs provided on the magnetic sensitive part, and the magnetic sensitive part The electron concentration at room temperature is 5 × 10 16 / cm 3 or more and 1 × 10 18 / cm 3 or less.
前記第1の絶縁層と前記感磁部との間にN型ドーパントをドープしたAlGaAsからなる第1の変調ドープ層と、前記第2の絶縁層と前記感磁部との間にN型ドーパントをドープしたAlGaAsからなる第2の変調ドープ層とを設けたことを特徴とする請求項1に記載のGaAsホール素子。   A first modulation doped layer made of AlGaAs doped with an N-type dopant between the first insulating layer and the magnetic sensitive part; and an N-type dopant between the second insulating layer and the magnetic sensitive part. A GaAs Hall element according to claim 1, further comprising a second modulation doped layer made of AlGaAs doped with. 前記第1の絶縁層及び前記第2の絶縁層のバンドギャップが、前記第1の変調ドープ層及び前記第2の変調ドープ層のバンドギャップよりも大きいことを特徴とする請求項2に記載のGaAsホール素子。   The band gap between the first insulating layer and the second insulating layer is larger than the band gap between the first modulation doped layer and the second modulation doped layer. GaAs Hall element. GaAs基板上にメサにより分離されたn−GaAsからなる感磁部を有するGaAsホール素子において、
前記GaAs基板上及び前記感磁部上を覆うようにGaAs又はAlGaAsからなる第3の絶縁層を設けたことを特徴とするGaAsホール素子。
In a GaAs Hall element having a magnetosensitive part made of n-GaAs separated by a mesa on a GaAs substrate,
3. A GaAs Hall element comprising a third insulating layer made of GaAs or AlGaAs so as to cover the GaAs substrate and the magnetic sensitive part.
前記GaAs基板と前記感磁部との間に設けられたAlGaAsからなる第4の絶縁層と、前記感磁部上に設けられたAlGaAsからなる第5の絶縁層とを設け、前記感磁部が0.010μm以上、0.350μm以下の厚みを有し、前記感磁部の室温での電子濃度が、5×1016/cm3以上、1×1018/cm3以下であることを特徴とする請求項4に記載のGaAsホール素子。 A fourth insulating layer made of AlGaAs provided between the GaAs substrate and the magnetic sensitive part, and a fifth insulating layer made of AlGaAs provided on the magnetic sensitive part; Has a thickness of 0.010 μm or more and 0.350 μm or less, and the electron density at room temperature of the magnetically sensitive portion is 5 × 10 16 / cm 3 or more and 1 × 10 18 / cm 3 or less. The GaAs Hall element according to claim 4. 前記第4の絶縁層と前記感磁部との間にN型ドーパントをドープしたAlGaAsからなる第3の変調ドープ層と、前記第5の絶縁層と前記感磁部との間にN型ドーパントをドープしたAlGaAsからなる第4の変調ドープ層とを設けたことを特徴とする請求項5に記載のGaAsホール素子。   A third modulation-doped layer made of AlGaAs doped with an N-type dopant between the fourth insulating layer and the magnetic sensitive part; and an N-type dopant between the fifth insulating layer and the magnetic sensitive part. 6. A GaAs Hall element according to claim 5, further comprising a fourth modulation doped layer made of AlGaAs doped with. 前記第4の絶縁層及び前記第5の絶縁層のバンドギャップが、前記第3の変調ドープ層及び前記第4の変調ドープ層のバンドギャップよりも大きいことを特徴とする請求項6に記載のGaAsホール素子。   The band gap between the fourth insulating layer and the fifth insulating layer is larger than the band gap between the third modulation doped layer and the fourth modulation doped layer. GaAs Hall element.
JP2010008040A 2010-01-18 2010-01-18 GaAs Hall element Active JP5612316B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010008040A JP5612316B2 (en) 2010-01-18 2010-01-18 GaAs Hall element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010008040A JP5612316B2 (en) 2010-01-18 2010-01-18 GaAs Hall element

Publications (2)

Publication Number Publication Date
JP2011146627A true JP2011146627A (en) 2011-07-28
JP5612316B2 JP5612316B2 (en) 2014-10-22

Family

ID=44461197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010008040A Active JP5612316B2 (en) 2010-01-18 2010-01-18 GaAs Hall element

Country Status (1)

Country Link
JP (1) JP5612316B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106848056A (en) * 2017-02-21 2017-06-13 苏州矩阵光电有限公司 A kind of Hall element and preparation method thereof
KR101808679B1 (en) * 2016-09-08 2017-12-13 (재)한국나노기술원 Super-thin hall sensor and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120013A (en) * 1987-11-02 1989-05-12 Nippon Denso Co Ltd Semiconductor device
JPH03240281A (en) * 1990-02-19 1991-10-25 Asahi Chem Ind Co Ltd Gaas hall element
JPH0888425A (en) * 1994-09-19 1996-04-02 Fujitsu Ltd Hall effect magnetic sensor and thin film magnetic head
JP2001094170A (en) * 1999-09-21 2001-04-06 Hitachi Cable Ltd Hall element
JP2004273889A (en) * 2003-03-11 2004-09-30 Hitachi Cable Ltd GaAs SUBSTRATE FOR MAGNETIC SENSOR

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120013A (en) * 1987-11-02 1989-05-12 Nippon Denso Co Ltd Semiconductor device
JPH03240281A (en) * 1990-02-19 1991-10-25 Asahi Chem Ind Co Ltd Gaas hall element
JPH0888425A (en) * 1994-09-19 1996-04-02 Fujitsu Ltd Hall effect magnetic sensor and thin film magnetic head
JP2001094170A (en) * 1999-09-21 2001-04-06 Hitachi Cable Ltd Hall element
JP2004273889A (en) * 2003-03-11 2004-09-30 Hitachi Cable Ltd GaAs SUBSTRATE FOR MAGNETIC SENSOR

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101808679B1 (en) * 2016-09-08 2017-12-13 (재)한국나노기술원 Super-thin hall sensor and manufacturing method thereof
CN106848056A (en) * 2017-02-21 2017-06-13 苏州矩阵光电有限公司 A kind of Hall element and preparation method thereof

Also Published As

Publication number Publication date
JP5612316B2 (en) 2014-10-22

Similar Documents

Publication Publication Date Title
US8154280B2 (en) Thin film lamination, thin film magnetic sensor using the thin film lamination and method for manufacturing the thin film lamination
US11296251B2 (en) Electromagnetic wave detector and electromagnetic wave detector array including the same
JP6487284B2 (en) Infrared sensor element and manufacturing method thereof
EP0572298A1 (en) Hall effect sensor
JP6038177B2 (en) Semiconductor structure, device including the structure, and method for manufacturing the semiconductor structure
JP2014099467A5 (en)
Karsthof et al. Nickel oxide–based heterostructures with large band offsets
Abderrahmane et al. Robust Hall effect magnetic field sensors for operation at high temperatures and in harsh radiation environments
US20240099159A1 (en) Hall effect sensor with low offset and high level of stability
JP5612316B2 (en) GaAs Hall element
Thomas et al. Study of GaN dual-drain magnetic sensor performance at elevated temperatures
CN117133820A (en) Very long wave superlattice potential barrier infrared detector
den Hertog et al. Single GaN-based nanowires for photodetection and sensing applications
US8441037B2 (en) Semiconductor device having a thin film stacked structure
Tavkhelidze et al. Geometry‐induced quantum effects in periodic nanostructures
CN111580028A (en) Semiconductor magnetic field detector based on magnetostrictive effect
Majumdar et al. Mapping Defect Density in MBE Grown ${\rm In} _ {0.53}{\rm Ga} _ {0.47}{\rm As} $ Epitaxial Layers on Si Substrate Using Esaki Diode Valley Characteristics
JP2018190793A (en) Semiconductor device
US20220413068A1 (en) High-temperature three-dimensional hall sensor with real-time working temperature monitoring function and manufacturing method therefor
JP2013120918A (en) Evaluation method
Lee et al. Highly sensitive Al0. 25Ga0. 75As/In0. 25Ga0. 75As/GaAs quantum-well Hall devices with Si-delta-doped GaAs layer grown by LP-MOCVD
Kolwas et al. Absence of nonlocal resistance in microstructures of PbTe quantum wells
JP2000138403A (en) Thin film magnetic sensor
JP3287054B2 (en) Magnetoelectric conversion element
Kunets et al. Low thermal drift in highly sensitive doped channel Al 0.3 Ga 0.7 As/GaAs/In 0.2 Ga 0.8 As micro-Hall element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140904

R150 Certificate of patent or registration of utility model

Ref document number: 5612316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350