JP2011145327A - Display device and display driving method - Google Patents

Display device and display driving method Download PDF

Info

Publication number
JP2011145327A
JP2011145327A JP2010003807A JP2010003807A JP2011145327A JP 2011145327 A JP2011145327 A JP 2011145327A JP 2010003807 A JP2010003807 A JP 2010003807A JP 2010003807 A JP2010003807 A JP 2010003807A JP 2011145327 A JP2011145327 A JP 2011145327A
Authority
JP
Japan
Prior art keywords
voltage
gate
transistor
sampling transistor
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010003807A
Other languages
Japanese (ja)
Inventor
Kiwamu Miura
究 三浦
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010003807A priority Critical patent/JP2011145327A/en
Publication of JP2011145327A publication Critical patent/JP2011145327A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To suppress roughness of a display picture caused by a leakage current in the off period of a sampling transistor. <P>SOLUTION: A first switching element is connected to the gate of a sampling transistor and is turned on/off to control supply of a control signal to turn on/off the sampling transistor. A second switching element is connected between the gate of the sampling transistor and a signal line (source terminal). In a period of keeping the sampling transistor in an off state as a light-emitting period, the second switching element is conducted to make constant the gate-source voltage of the sampling transistor. Thus, an operation point is fixed, thereby preventing influences of the degree of the leakage current on a display picture. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子(有機EL(Electroluminescence)素子)を用いた表示装置に関する。   The present invention relates to a display device having a pixel array in which pixel circuits are arranged in a matrix, and a display driving method thereof, for example, a display device using an organic electroluminescence element (organic EL (Electroluminescence) element) as a light emitting element. About.

特開2003−255856号公報JP 2003-255856 A 特開2003−271095号公報JP 2003-271095 A 特開2008−33193号公報JP 2008-33193 A 特開2008−281671号公報JP 2008-281671 A 特開2001−222256号公報JP 2001-222256 A

例えば上記特許文献1,2に見られるように、有機EL素子を画素に用いた画像表示装置が開発されている。有機EL素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能である(いわゆる電流制御型)。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
For example, as can be seen in Patent Documents 1 and 2, image display devices using organic EL elements as pixels have been developed. Since the organic EL element is a self-luminous element, it has advantages such as higher image visibility than a liquid crystal display, no need for a backlight, and high response speed. Further, the luminance level (gradation) of each light emitting element can be controlled by the value of the current flowing therethrough (so-called current control type).
In the organic EL display, similarly to the liquid crystal display, there are a simple matrix method and an active matrix method as driving methods. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display. Therefore, the active matrix method is actively developed at present. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor: TFT) provided in the pixel circuit.

アクティブマトリクス方式の場合、有機EL素子を有する画素回路に階調値となる映像信号電圧を与えるため、画素内部に設けた薄膜トランジスタを、映像信号のサンプリング用のスイッチングトランジスタ(以下、サンプリングトランジスタという)として使用している。
有機EL素子を発光させる際には、信号線に供給される映像信号電圧を、サンプリングトランジスタを導通させることで駆動トランジスタのゲート端(制御入力端子)に設けられた保持容量に取り込む。そして駆動トランジスタが、取り込んだ映像信号電圧に応じた駆動信号を有機EL素子に供給する。たとえば、有機EL表示装置では、入力された映像信号電圧を駆動トランジスタで電流信号に変換して、その駆動電流を有機EL素子に供給する。
このとき、有機EL素子の発光輝度が不変であるためには、保持容量に取り込まれ保持される映像信号電圧が一定であることが重要となる。たとえば、有機EL素子の発光輝度が不変であるためには、入力された映像信号電圧に応じた駆動電流が一定であることが重要となる。
このため、有機EL素子用の画素回路として、駆動電流を一定にするための仕組みが種々検討されている(例えば上記特許文献3参照)。
In the case of the active matrix method, a thin film transistor provided inside a pixel is used as a switching transistor for sampling a video signal (hereinafter referred to as a sampling transistor) in order to apply a video signal voltage as a gradation value to a pixel circuit having an organic EL element. I use it.
When the organic EL element emits light, the video signal voltage supplied to the signal line is taken into a storage capacitor provided at the gate end (control input terminal) of the drive transistor by making the sampling transistor conductive. Then, the drive transistor supplies a drive signal corresponding to the captured video signal voltage to the organic EL element. For example, in an organic EL display device, an input video signal voltage is converted into a current signal by a driving transistor, and the driving current is supplied to an organic EL element.
At this time, in order that the light emission luminance of the organic EL element is unchanged, it is important that the video signal voltage taken in and held in the holding capacitor is constant. For example, in order for the light emission luminance of the organic EL element to be unchanged, it is important that the drive current corresponding to the input video signal voltage is constant.
For this reason, various mechanisms for making the drive current constant have been studied as pixel circuits for organic EL elements (see, for example, Patent Document 3 above).

ここで、有機EL素子を用いる画素回路では、映像信号電圧を保持容量に書き込んだ後、ブートストラップ動作を行い、発光する。このため、駆動トランジスタのゲート電圧は入力された映像信号電圧以上の電位になっている。
上記のように駆動トランジスタのゲート端に対しては、サンプリングトランジスタを介して映像信号電圧が取り込まれ、保持容量に保持される。
しかし、駆動トランジスタのゲート端子側に設けられるサンプリングトランジスタ(及びスイッチング動作を行う各種のトランジスタ)のリーク電流が大きいと、駆動トランジスタのゲート端子から信号線に向かってリーク電流が流れる。これによって保持容量に保持されている電圧がリーク電流の大小によって変動してしまう。
その結果、有機EL素子に対する駆動電流が変動してしまい、発光輝度を一定に維持することができなくなる。
Here, in a pixel circuit using an organic EL element, after a video signal voltage is written in a storage capacitor, a bootstrap operation is performed to emit light. For this reason, the gate voltage of the drive transistor is higher than the input video signal voltage.
As described above, the video signal voltage is taken into the gate terminal of the driving transistor through the sampling transistor and held in the holding capacitor.
However, when the leakage current of the sampling transistor (and the various transistors performing the switching operation) provided on the gate terminal side of the driving transistor is large, the leakage current flows from the gate terminal of the driving transistor toward the signal line. As a result, the voltage held in the storage capacitor varies depending on the leakage current.
As a result, the drive current for the organic EL element varies, and the light emission luminance cannot be maintained constant.

ここで、スイッチング動作を実行させる薄膜トランジスタとしては、ゲート・ソース間電圧によるリーク電流量のバラツキがある。
良好なトランジスタは、ゲート・ソース間電圧が変動しても、リーク電流量の変化は小さいが、一方で、ゲート・ソース間電圧が高いほどリーク電流が増加するトランジスタも存在する。
つまり実際上は、画素毎でのサンプリングトランジスタのこのような特性の違いにより、画素毎に、発光時のサンプリングトランジスタのリーク電流量が異なることが生ずる。
すると、全画素を同一階調で発光させる場合でも、リーク電流の影響による発光輝度の変化が画素毎にバラつくことになり、表示画像としては、図11のようなザラツキのある画像になってしまう。
Here, the thin film transistor that performs the switching operation has variations in the amount of leakage current due to the gate-source voltage.
A good transistor has little change in the amount of leakage current even when the gate-source voltage fluctuates. On the other hand, there is a transistor in which the leakage current increases as the gate-source voltage increases.
That is, in practice, the difference in the characteristics of the sampling transistor for each pixel may cause the amount of leakage current of the sampling transistor during light emission to be different for each pixel.
Then, even when all the pixels emit light at the same gradation, the change in the light emission luminance due to the influence of the leakage current varies for each pixel, and the display image becomes a rough image as shown in FIG. End up.

この対策が上記特許文献4,5に開示されているが、LDD(Lightly Doped Drain)構造を変えることでプロセス工程が複雑化したり、画素回路そのものが複雑化してしまうことで、コストや歩留まりの点で不利であるという問題が残されている。   This countermeasure is disclosed in the above-mentioned Patent Documents 4 and 5, but the process steps become complicated by changing the LDD (Lightly Doped Drain) structure, and the pixel circuit itself becomes complicated, resulting in cost and yield points. The problem remains that it is disadvantageous.

そこで本発明は、画素回路内におけるスイッチング動作に用いるトランジスタの発光時におけるリーク電流の画素毎のバラツキを抑制し、ザラツキのある画像が生じないようにすることを目的とする。   In view of the above, an object of the present invention is to suppress variations in leakage current among pixels at the time of light emission of a transistor used for a switching operation in a pixel circuit so that a rough image does not occur.

本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線に与えられている電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、上記サンプリングトランジスタのゲートへの制御信号の供給を制御する第1のスイッチ素子と、上記サンプリングトランジスタのゲートと上記信号線の間を断接する第2のスイッチ素子とを有する画素回路を有する。また、上記画素回路がマトリクス状に配置されて成る画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、映像信号電圧及び閾値補正基準電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される書込制御線に走査パルスを与え、上記第1のスイッチ素子をオン、上記第2のスイッチ素子をオフすることで上記サンプリングトランジスタを導通させ、各画素回路への映像信号電圧及び基準電圧の入力を実行させるとともに、少なくとも発光期間で上記サンプリングトランジスタを非導通とするときは上記第1のスイッチをオフ、上記第2のスイッチ素子をオンとする書込スキャナとを備える。   The display device of the present invention is electrically connected to a light emitting element and a driving transistor that applies a current corresponding to a gate-source voltage to the light emitting element by applying a driving voltage between the drain and the source. The sampling transistor for inputting the voltage applied to the signal line to the gate of the driving transistor, and the threshold voltage of the driving transistor connected between the gate and source of the driving transistor and the input video signal voltage are held. A pixel circuit having a storage capacitor, a first switch element that controls supply of a control signal to the gate of the sampling transistor, and a second switch element that connects and disconnects the gate of the sampling transistor and the signal line Have. A signal selector for supplying a video signal voltage and a threshold correction reference voltage as the signal line voltage to each signal line arranged in a column on a pixel array in which the pixel circuits are arranged in a matrix; A drive control scanner that applies power pulses to the power supply control lines arranged in a row on the pixel array and applies a drive voltage to the drive transistors of the pixel circuit, and a row on the pixel array. A scanning pulse is applied to the write control line, the first switch element is turned on, and the second switch element is turned off to make the sampling transistor conductive, and a video signal voltage and a reference voltage to each pixel circuit When the sampling transistor is turned off at least during the light emission period, the first switch is turned off and the second switch element is turned off. The and a write scanner to turn on.

本発明の表示駆動方法は、上記画素回路構成を有する表示装置の表示駆動方法として、書込スキャナが、上記第1のスイッチ素子をオン、上記第2のスイッチ素子をオフすることで上記サンプリングトランジスタを導通させ、各画素回路への映像信号電圧及び基準電圧の入力を実行させるとともに、少なくとも発光期間で上記サンプリングトランジスタを非導通とするときは上記第1のスイッチをオフ、上記第2のスイッチ素子をオンとする表示駆動方法である。   The display driving method of the present invention is the display driving method of the display device having the pixel circuit configuration, wherein the writing scanner turns on the first switch element and turns off the second switch element. And the video signal voltage and the reference voltage are input to each pixel circuit, and the first switch is turned off and the second switch element is turned off when the sampling transistor is turned off at least in the light emission period. This is a display driving method for turning on.

このような本発明では、サンプリングトランジスタのゲートに第1のスイッチ素子を接続し、そのオン/オフで、サンプリングトランジスタのオン/オフの制御信号の供給が制御されるようにする。
またサンプリングトランジスタのゲートと信号線(ソース端)の間に第2のスイッチ素子を接続する。発光期間では、サンプリングトランジスタの信号線側がソースとなるが、第2のスイッチ素子がオンとされることで、サンプリングトランジスタのゲートとソースが短絡される。つまり発光期間に第2のスイッチ素子をオンとすることで、サンプリングトランジスタのゲート・ソース間電圧は固定され、トランジスタ特性のバラツキによる動作点の変動がなくなる。
In the present invention as described above, the first switch element is connected to the gate of the sampling transistor, and the ON / OFF control signal supply of the sampling transistor is controlled by the ON / OFF of the first switch element.
A second switch element is connected between the gate of the sampling transistor and the signal line (source end). In the light emission period, the signal line side of the sampling transistor serves as a source, but the gate and the source of the sampling transistor are short-circuited by turning on the second switch element. That is, by turning on the second switch element during the light emission period, the gate-source voltage of the sampling transistor is fixed, and the operating point does not vary due to variations in transistor characteristics.

本発明によれば、サンプリングトランジスタがオフとされている発光期間において、第2のスイッチ素子をオンとしてサンプリングトランジスタのゲート・ソース間電圧を固定する。これによって各画素回路でのサンプリングトランジスタのリーク電流の動作点を固定させ、サンプリングトランジスタの特性のバラツキによるリーク電流量の差が生じないようにする。
従って、サンプリングトランジスタのリーク電流量の画素回路毎での違いを抑制することができ、リーク電流に起因する駆動電流の変動、つまり発光輝度の変動の差を抑制できる。その結果、表示画面のザラツキなどの劣化のない、均一な画質の表示装置を提供できる。
According to the present invention, during the light emission period in which the sampling transistor is off, the second switch element is turned on to fix the gate-source voltage of the sampling transistor. As a result, the operating point of the leakage current of the sampling transistor in each pixel circuit is fixed, so that a difference in the amount of leakage current due to variation in the characteristics of the sampling transistor does not occur.
Therefore, the difference in the amount of leakage current of the sampling transistor for each pixel circuit can be suppressed, and the fluctuation in drive current due to the leakage current, that is, the difference in fluctuation in light emission luminance can be suppressed. As a result, it is possible to provide a display device with uniform image quality that is free from deterioration such as roughness of the display screen.

本発明の実施の形態の表示装置の構成の説明図である。It is explanatory drawing of a structure of the display apparatus of embodiment of this invention. 実施の形態の画素回路の回路図である。It is a circuit diagram of a pixel circuit of an embodiment. 本発明に至る過程で考慮された画素回路の回路図である。It is a circuit diagram of a pixel circuit considered in the process leading to the present invention. 通常の画素回路動作の説明図である。It is explanatory drawing of normal pixel circuit operation | movement. 発光期間におけるリーク電流の説明図である。It is explanatory drawing of the leakage current in the light emission period. 発光期間におけるリーク電流の影響の説明図である。It is explanatory drawing of the influence of the leakage current in the light emission period. 第1の実施の形態の画素回路の動作の説明図である。It is explanatory drawing of operation | movement of the pixel circuit of 1st Embodiment. 実施の形態の画素回路の等価回路図である。It is an equivalent circuit diagram of the pixel circuit of the embodiment. 実施の形態のサンプリングトランジスタの動作点の説明図である。It is explanatory drawing of the operating point of the sampling transistor of embodiment. 第2の実施の形態の画素回路の説明図である。It is explanatory drawing of the pixel circuit of 2nd Embodiment. ザラツキのある表示状態の説明図である。It is explanatory drawing of the display state with roughness.

以下、本発明の実施の形態について次の順序で説明する。
[1.表示装置及び画素回路の構成]
[2.本発明に至る過程で考慮された画素回路動作]
[3.第1の実施の形態の画素回路動作]
[4.第2の実施の形態の画素回路動作]
Hereinafter, embodiments of the present invention will be described in the following order.
[1. Configuration of Display Device and Pixel Circuit]
[2. Pixel circuit operation considered in the process leading to the present invention]
[3. Pixel Circuit Operation of First Embodiment]
[4. Pixel Circuit Operation of Second Embodiment]

[1.表示装置及び画素回路の構成]

図1に実施の形態の有機EL表示装置の構成を示す。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
[1. Configuration of Display Device and Pixel Circuit]

FIG. 1 shows a configuration of an organic EL display device according to an embodiment.
This organic EL display device includes a pixel circuit 10 that uses an organic EL element as a light emitting element and performs light emission driving by an active matrix method.
As illustrated, the organic EL display device includes a pixel array 20 in which a large number of pixel circuits 10 are arranged in a matrix in the column direction and the row direction (m rows × n columns). Each of the pixel circuits 10 is a light emitting pixel of any one of R (red), G (green), and B (blue), and a color display device is configured by arranging the pixel circuits 10 of each color according to a predetermined rule. .

各画素回路10を発光駆動するための構成として、水平セレクタ11、ドライブスキャナ12、ライトスキャナ13を備える。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・DTL(n)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・DTL(n)は、画素アレイ20においてマトリクス配置された画素回路10の列数分(n列)だけ配される。
As a configuration for driving each pixel circuit 10 to emit light, a horizontal selector 11, a drive scanner 12, and a write scanner 13 are provided.
Also, signal lines DTL1, DTL2,... DTL (n), which are selected by the horizontal selector 11 and supply a voltage corresponding to the signal value (gradation value) of the luminance signal as display data to the pixel circuit 10, are on the pixel array. It is arranged in the column direction. The signal lines DTL1, DTL2,... DTL (n) are arranged by the number of columns (n columns) of the pixel circuits 10 arranged in a matrix in the pixel array 20.

また画素アレイ20上において、行方向に第1の書込制御線WSLa1,WSLa2・・・WSLa(m)、第2の書込制御線WSLb1,WSLb2・・・WSLb(m)、電源制御線DSL1,DSL2・・・DSL(m)が配されている。これらの第1,第2の書込制御線WSLa,WSLb、及び電源制御線DSLは、それぞれ、画素アレイ20においてマトリクス配置された画素回路10の行数分(m行)だけ配される。   On the pixel array 20, the first write control lines WSLa1, WSLa2,. , DSL2... DSL (m). These first and second write control lines WSLa and WSSLb and the power supply control line DSL are arranged by the number of rows (m rows) of the pixel circuits 10 arranged in a matrix in the pixel array 20, respectively.

第1の書込制御線WSLa(WSLa1〜WSLa(m))はライトスキャナ13により駆動される。
ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSLa1〜WSLa(m)に順次、第1の走査パルスWSa(WSa1,WSa2・・・WSa(m))を供給して、画素回路10を行単位で線順次走査する。
第2の書込制御線WSLb(WSLb1〜WSLb(m))もライトスキャナ13により駆動される。
ライトスキャナ13は、後述するように、第1の走査パルスWSaの論理反転パルスとしての第2の走査パルスWSb(WSb1,WSb2・・・WSb(m))を、行状に配設された各書込制御線WSLb1〜WSLb(m)に順次供給する。
The first write control line WSLa (WSLa1 to WSLa (m)) is driven by the write scanner 13.
The write scanner 13 sequentially applies the first scanning pulses WSa (WSa1, WSa2... WSa (m) to the write control lines WSLa1 to WSLa (m) arranged in rows at predetermined timings set. ) To scan the pixel circuit 10 line-sequentially in units of rows.
The second write control line WSLb (WSLb1 to WSLb (m)) is also driven by the write scanner 13.
As will be described later, the write scanner 13 applies the second scanning pulse WSb (WSb1, WSb2... WSb (m)) as a logical inversion pulse of the first scanning pulse WSa to each book arranged in rows. Are sequentially supplied to the control lines WSLb1 to WSLb (m).

なお、第1,第2の書込制御線WSLa、WSLbが配設されるのは第1の実施の形態の場合であり、第2の実施の形態においては第1の書込制御線WSLaのみが設けられ、第2の書込制御線WSLbは不要となる。   The first and second write control lines WSLa, WSSLb are provided in the first embodiment, and only the first write control line WSLa is provided in the second embodiment. Are provided, and the second write control line WSLb becomes unnecessary.

電源制御線DSL(DSL1〜DSL(m))はドライブスキャナ12により駆動される。ドライブスキャナ12は、ライトスキャナ13による線順次走査に合わせて、行状に配設された各電源制御線DSL1〜DSL(m)に電源パルスDS(DS1,DS2・・・DS(m))を供給する。
電源パルスDS(DS1,DS2・・・DS(m))は駆動電圧Vccと初期電圧Viniの2値に切り替わるパルス電圧とされる。
なおドライブスキャナ12,ライトスキャナ13は、クロックck及びスタートパルスspに基づいて、走査パルスWSa、WSb、電源パルスDSのタイミングを設定する。
The power supply control lines DSL (DSL1 to DSL (m)) are driven by the drive scanner 12. The drive scanner 12 supplies power pulses DS (DS1, DS2,... DS (m)) to the power supply control lines DSL1 to DSL (m) arranged in a row in accordance with the line sequential scanning by the write scanner 13. To do.
The power supply pulse DS (DS1, DS2,... DS (m)) is a pulse voltage that switches between two values of the drive voltage Vcc and the initial voltage Vini.
The drive scanner 12 and the write scanner 13 set the timing of the scanning pulses WSa and WSb and the power supply pulse DS based on the clock ck and the start pulse sp.

水平セレクタ11は、ライトスキャナ13による線順次走査に合わせて、列方向に配された信号線DTL1、DTL2・・・に対して、画素回路10に対する入力信号としての信号線電圧を供給する。
水平セレクタ11は、各信号線に対し、1水平期間(1H期間)に信号線電圧として、映像信号電圧Vsigと閾値補正基準電圧Vofsを供給する。
The horizontal selector 11 supplies a signal line voltage as an input signal to the pixel circuit 10 to the signal lines DTL1, DTL2,... Arranged in the column direction in accordance with the line sequential scanning by the write scanner 13.
The horizontal selector 11 supplies the video signal voltage Vsig and the threshold correction reference voltage Vofs as signal line voltages in one horizontal period (1H period) to each signal line.

なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ11であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ13となる。   In the display device of this embodiment, an example of a signal selector referred to in the present invention is the horizontal selector 11, an example of a drive control scanner is a drive scanner, and an example of a writing scanner is a write scanner 13. Become.

図2に画素回路10の構成例を示している。この画素回路10が、図1の構成における画素回路10のようにマトリクス配置される。
なお、図2では簡略化のため、信号線DTLと、書込制御線WSLa,WSLb及び電源制御線DSLが交差する部分に配される1つの画素回路10のみを示している。
FIG. 2 shows a configuration example of the pixel circuit 10. The pixel circuits 10 are arranged in a matrix like the pixel circuits 10 in the configuration of FIG.
In FIG. 2, only one pixel circuit 10 arranged at a portion where the signal line DTL intersects with the write control lines WSLa and WSLB and the power supply control line DSL is shown for the sake of simplicity.

この画素回路10は、発光素子である有機EL素子1と、保持容量Csと、サンプリングトランジスタTs、駆動トランジスタTdとしてのnチャネルの薄膜トランジスタ(TFT)とを有する。またnチャネルTFTによるスイッチTa,Tbを有する。なお容量Coledは有機EL素子1の寄生容量である。   The pixel circuit 10 includes an organic EL element 1 that is a light emitting element, a storage capacitor Cs, a sampling transistor Ts, and an n-channel thin film transistor (TFT) as a driving transistor Td. It also has switches Ta and Tb using n-channel TFTs. Note that the capacitance Coled is a parasitic capacitance of the organic EL element 1.

保持容量Csは、一方の端子が駆動トランジスタTdのソース(ノードND2)に接続され、他方の端子が同じく駆動トランジスタTdのゲート(ノードND1)に接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
The storage capacitor Cs has one terminal connected to the source (node ND2) of the drive transistor Td and the other terminal connected to the gate (node ND1) of the drive transistor Td.
The drain of the drive transistor Td is connected to the power supply control line DSL.
The light emitting element of the pixel circuit 10 is, for example, the organic EL element 1 having a diode structure, and includes an anode and a cathode. The anode of the organic EL element 1 is connected to the source of the drive transistor Td, and the cathode is connected to a predetermined wiring (cathode potential Vcat).

サンプリングトランジスタTsは、そのソース、ドレインの一端が駆動トランジスタTdのゲートに接続され、他端は信号線DTLに接続されている。
またサンプリングトランジスタTsのゲートはスイッチTaに接続されている。スイッチTaの他端は固定電源としての電圧Vwsのラインに接続される。この電圧Vwsは、サンプリングトランジスタTsを導通させる電圧である。
One end of the source and drain of the sampling transistor Ts is connected to the gate of the drive transistor Td, and the other end is connected to the signal line DTL.
The gate of the sampling transistor Ts is connected to the switch Ta. The other end of the switch Ta is connected to a voltage Vws line as a fixed power source. This voltage Vws is a voltage that makes the sampling transistor Ts conductive.

スイッチTaのゲートは、第1の書込制御線WSLaに接続されており、従ってスイッチTaは、第1の走査パルスWSaによってオン/オフ制御される。
第1の走査パルスWSaによってスイッチTaがオンとなると、電圧VwsがサンプリングトランジスタTsのゲートに印加され、サンプリングトランジスタTsが導通する。
The gate of the switch Ta is connected to the first write control line WSLa, and therefore the switch Ta is ON / OFF controlled by the first scanning pulse WSa.
When the switch Ta is turned on by the first scanning pulse WSa, the voltage Vws is applied to the gate of the sampling transistor Ts, and the sampling transistor Ts becomes conductive.

また、サンプリングトランジスタTsのゲートと信号線DTL(発光期間におけるサンプリングトランジスタTsのソース端)の間には、スイッチTbが接続されている。
スイッチTbのゲートは、第2の書込制御線WSLbに接続されており、従ってスイッチTbは、第2の走査パルスWSbによってオン/オフ制御される。
第2の走査パルスWSbによってスイッチTbがオンとなると、サンプリングトランジスタTsのゲートと信号線(ソース端)が短絡される。
A switch Tb is connected between the gate of the sampling transistor Ts and the signal line DTL (the source end of the sampling transistor Ts during the light emission period).
The gate of the switch Tb is connected to the second write control line WSLb. Therefore, the switch Tb is ON / OFF controlled by the second scan pulse WSb.
When the switch Tb is turned on by the second scanning pulse WSb, the gate of the sampling transistor Ts and the signal line (source end) are short-circuited.

有機EL素子1の発光駆動は、基本的には次のようになる。
信号線DTLに映像信号電圧Vsigが印加されたタイミングで、サンプリングトランジスタTsが導通される。これにより信号線DTLからの映像信号電圧Vsigが駆動トランジスタTdのゲートに入力され、保持容量Csに書き込まれる。
The light emission driving of the organic EL element 1 is basically as follows.
The sampling transistor Ts is turned on at the timing when the video signal voltage Vsig is applied to the signal line DTL. As a result, the video signal voltage Vsig from the signal line DTL is input to the gate of the drive transistor Td and written to the storage capacitor Cs.

駆動トランジスタTdは、ドライブスキャナ12によって駆動電圧Vccが与えられている電源制御線DSLからの電流供給により駆動電流Idsを有機EL素子1に流し、有機EL素子1を発光させる。
このとき駆動電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値(保持容量Csに保持された電圧に応じた値)となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路10の場合、保持容量Csに信号線DTLからの映像信号電圧Vsigを書き込むことによって、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発光の階調を得る。
The drive transistor Td causes the drive current Ids to flow through the organic EL element 1 by supplying current from the power supply control line DSL to which the drive voltage Vcc is applied by the drive scanner 12, and causes the organic EL element 1 to emit light.
At this time, the drive current Ids becomes a value corresponding to the gate-source voltage Vgs of the drive transistor Td (value corresponding to the voltage held in the holding capacitor Cs), and the organic EL element 1 has a luminance corresponding to the current value. Emits light.
That is, in the case of this pixel circuit 10, by writing the video signal voltage Vsig from the signal line DTL to the storage capacitor Cs, the gate applied voltage of the drive transistor Td is changed, thereby controlling the value of the current flowing through the organic EL element 1. To obtain the gradation of light emission.

駆動トランジスタTdは、常に飽和領域で動作するように設計されているので、駆動トランジスタTdは次の式1に示した値を持つ定電流源となる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域では電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
Since the drive transistor Td is designed to always operate in the saturation region, the drive transistor Td becomes a constant current source having a value represented by the following expression 1.
Ids = (1/2) · μ · (W / L) · Cox · (Vgs−Vth) 2 (Equation 1)
Where Ids is the current flowing between the drain and source of a transistor operating in the saturation region, μ is the mobility, W is the channel width, L is the channel length, Cox is the gate capacitance, and Vth is the threshold voltage of the driving transistor Td. Yes.
As is clear from Equation 1, the current Ids is controlled by the gate-source voltage Vgs in the saturation region. Since the gate-source voltage Vgs is kept constant, the drive transistor Td operates as a constant current source, and can emit the organic EL element 1 with constant luminance.

このように基本的には、各フレーム期間において、画素回路10に映像信号値(階調値)Vsigが保持容量Csに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタTdのゲート・ソース間電圧Vgsが決まる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流すことで、各フレーム期間に有機EL素子1では映像信号の階調値に応じた輝度の発光が行われる。
In this way, basically, in each frame period, an operation is performed in which the video signal value (gradation value) Vsig is written in the storage capacitor Cs in the pixel circuit 10, and thereby the driving transistor is selected according to the gradation to be displayed. The gate-source voltage Vgs of Td is determined.
The drive transistor Td functions as a constant current source for the organic EL element 1 by operating in the saturation region, and a current corresponding to the gate-source voltage Vgs is supplied to the organic EL element 1 so that each frame period is The organic EL element 1 emits light with a luminance corresponding to the gradation value of the video signal.

[2.本発明に至る過程で考慮された画素回路動作]

ここで、後述する本実施の形態の動作の理解のため、まず本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。なお閾値補正動作としては1発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
[2. Pixel circuit operation considered in the process leading to the present invention]

Here, in order to understand the operation of the present embodiment to be described later, the pixel circuit operation considered in the process leading to the present invention will be described first. This is a circuit operation including a threshold correction operation and a mobility correction operation for compensating for uniformity deterioration due to variations in the threshold and mobility of the driving transistor Td of each pixel circuit 10. The threshold correction operation is an example in which divided threshold correction is performed a plurality of times by dividing within one light emission cycle.

なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
In the pixel circuit operation, the threshold value correction operation and the mobility correction operation itself have been performed conventionally. This necessity will be briefly described.
For example, in a pixel circuit using a polysilicon TFT or the like, the threshold voltage Vth of the drive transistor Td and the mobility μ of the semiconductor thin film constituting the channel of the drive transistor Td may change over time. Further, the transistor characteristics of the threshold voltage Vth and the mobility μ are different for each pixel due to variations in the manufacturing process.
If the threshold voltage and mobility of the drive transistor Td differ from pixel to pixel, the current value flowing through the drive transistor Td varies from pixel to pixel. For this reason, even if the same video signal value (video signal voltage Vsig) is given to all the pixel circuits 10, the light emission luminance of the organic EL element 1 varies from pixel to pixel. As a result, the screen uniformity (uniformity) ) Is damaged.
For this reason, the pixel circuit operation is provided with a correction function for fluctuations in the threshold voltage Vth and the mobility μ.

ここでは図3に示す一般的な画素回路10の動作として説明する。
上記図2の本実施の形態の画素回路10と比べて、スイッチTa,Tbが設けられていない。
スイッチTaが設けられず、サンプリングトランジスタTsのゲートは書込制御線WSLに接続され、ライトスキャナ13からの走査パルスWSによってサンプリングトランジスタTsがオン/オフされる構成となっている。
またスイッチTbが設けられないため、その制御のための第2の書込制御線WSLbは配設されない。
Here, the operation of the general pixel circuit 10 shown in FIG. 3 will be described.
Compared with the pixel circuit 10 of the present embodiment shown in FIG. 2, the switches Ta and Tb are not provided.
The switch Ta is not provided, the gate of the sampling transistor Ts is connected to the write control line WSL, and the sampling transistor Ts is turned on / off by the scanning pulse WS from the write scanner 13.
Further, since the switch Tb is not provided, the second write control line WSLb for the control is not provided.

駆動トランジスタTdからの有機EL素子1への電流印加による基本的な発光動作は同様である。
即ち信号線DTLに映像信号電圧Vsigが印加されたタイミングで、サンプリングトランジスタTsが、書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの映像信号電圧Vsigが保持容量Csに書き込まれる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、保持容量Csに書き込まれた映像信号電圧Vsig(ゲート・ソース間電圧Vgs)に応じた電流Idsを有機EL素子1に流す。これにより映像信号の階調値に応じた輝度の発光が行われる。
The basic light emission operation by applying a current from the drive transistor Td to the organic EL element 1 is the same.
That is, at the timing when the video signal voltage Vsig is applied to the signal line DTL, the sampling transistor Ts is turned on by the scanning pulse WS applied from the write scanner 13 by the write control line WSL. As a result, the video signal voltage Vsig from the signal line DTL is written to the storage capacitor Cs.
The drive transistor Td functions as a constant current source for the organic EL element 1 by operating in the saturation region, and a current Ids corresponding to the video signal voltage Vsig (gate-source voltage Vgs) written in the storage capacitor Cs. Is passed through the organic EL element 1. As a result, light emission with luminance corresponding to the gradation value of the video signal is performed.

図4に画素回路10の1発光サイクル(1フレーム期間)の動作のタイミングチャートを示す。
図4では、水平セレクタ11が信号線DTLに与える信号線電圧を示している。この動作例の場合、水平セレクタ11は信号線電圧として、1水平期間(1H)に、閾値補正基準電圧Vofs及び映像信号電圧Vsigとしてのパルス電圧を信号線DTLに与える。
また図4には、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図4には、書込制御線WSLを介してライトスキャナ13によってサンプリングトランジスタTsのゲートに与えられる走査パルスWSを示している。nチャネルのサンプリングトランジスタTsは、走査パルスWSがHレベルとされることで導通され、走査パルスWSがLレベルとされることで非導通となる。
また図4には、図3に示したノードND1、ND2の電圧として、駆動トランジスタTdのゲート電圧Vgとソース電圧Vsの変化を示している。
FIG. 4 shows a timing chart of the operation of one light emission cycle (one frame period) of the pixel circuit 10.
FIG. 4 shows the signal line voltage that the horizontal selector 11 applies to the signal line DTL. In the case of this operation example, the horizontal selector 11 supplies the signal line DTL with the pulse voltage as the threshold correction reference voltage Vofs and the video signal voltage Vsig in one horizontal period (1H) as the signal line voltage.
FIG. 4 shows a power pulse DS supplied from the drive scanner 12 via the power control line DSL. The drive voltage Vcc or the initial voltage Vini is given as the power supply pulse DS.
FIG. 4 shows a scan pulse WS applied to the gate of the sampling transistor Ts by the write scanner 13 via the write control line WSL. The n-channel sampling transistor Ts is turned on when the scanning pulse WS is set to the H level, and is turned off when the scanning pulse WS is set to the L level.
FIG. 4 shows changes in the gate voltage Vg and the source voltage Vs of the drive transistor Td as the voltages of the nodes ND1 and ND2 shown in FIG.

図4のタイミングチャートにおける時点tsは、発光素子である有機EL素子1が発光駆動される1サイクル、例えば画像表示の1フレーム期間の開始タイミングとなる。
この時点tsに至る前(期間LT1)は、前フレームの発光が行われている。
即ち、有機EL素子1の発光状態は、電源パルスDSが駆動電圧Vccであり、サンプリングトランジスタTsがオフした状態である。この時、駆動トランジスタTdは飽和領域で動作するように設定されているため、有機EL素子1に流れる駆動電流Idsは駆動トランジスタTdのゲート・ソース間電圧Vgsに応じて、上述した式1に示される値となる。
Time ts in the timing chart of FIG. 4 is a start timing of one cycle in which the organic EL element 1 as a light emitting element is driven to emit light, for example, one frame period of image display.
Before reaching this time point ts (period LT1), light emission of the previous frame is performed.
That is, the light emission state of the organic EL element 1 is a state where the power supply pulse DS is the drive voltage Vcc and the sampling transistor Ts is turned off. At this time, since the drive transistor Td is set to operate in the saturation region, the drive current Ids flowing through the organic EL element 1 is expressed by the above-described equation 1 according to the gate-source voltage Vgs of the drive transistor Td. Value.

時点tsで今回のフレームの発光のための動作が開始される。
まず電源パルスDS=初期電位Viniとされる。
このとき、初期電位Viniが有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和よりも小さい、つまりVini ≦Vthel+Vcatであることで、有機EL素子1は消光し、非発光期間が開始される。このとき電源制御線DSLが駆動トランジスタTdのソースとなる。また有機EL素子1のアノード(ノードND2)は初期電位Viniに充電される。
The operation for light emission of the current frame is started at time ts.
First, the power supply pulse DS is set to the initial potential Vini.
At this time, when the initial potential Vini is smaller than the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, that is, Vini ≦ Vthel + Vcat, the organic EL element 1 is extinguished and a non-light emitting period is started. At this time, the power supply control line DSL becomes the source of the drive transistor Td. The anode (node ND2) of the organic EL element 1 is charged to the initial potential Vini.

そして閾値補正のための準備が行われる(期間LT2)。
即ち期間LT2では、信号線DTLの電位が閾値補正基準電圧Vofsとなった時に走査パルスWSがHレベルとされ、サンプリングトランジスタTsがオンとされる。このため駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsとなる。これにより駆動トランジスタTdのゲート・ソース間電圧Vgs=Vofs−Viniとなる。
このVofs−Viniが駆動トランジスタTdの閾値電圧Vthよりも大きくないと閾値補正動作を行うことができないために、Vofs−Vini>Vthとなるように、初期電位Vini、基準電圧Vofsが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
Then, preparation for threshold correction is performed (period LT2).
That is, in the period LT2, when the potential of the signal line DTL becomes the threshold correction reference voltage Vofs, the scanning pulse WS is set to the H level, and the sampling transistor Ts is turned on. Therefore, the gate (node ND1) of the drive transistor Td becomes the threshold correction reference voltage Vofs. As a result, the gate-source voltage Vgs of the drive transistor Td becomes Vgs = Vofs−Vini.
Since the threshold value correction operation cannot be performed unless this Vofs−Vini is larger than the threshold voltage Vth of the drive transistor Td, the initial potential Vini and the reference voltage Vofs are set so that Vofs−Vini> Vth. .
That is, as a preparation for threshold correction, the gate-source voltage of the drive transistor is sufficiently widened than the threshold voltage Vth.

続いて閾値補正(Vth補正)が行われる(期間LT3)。ここでは期間LT3a〜LT3dとして4回の閾値補正が行われる例としている。
まず期間LT3aとして1回目の閾値補正(Vth補正)が行われる。
この場合、信号線電圧が閾値補正基準電圧Vofsとなっているタイミングで、ライトスキャナ13が走査パルスWSをHレベルとし、またドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。
この場合、有機EL素子1のアノード(ノードND2)が駆動トランジスタTdのソースとなり電流が流れる。このため、駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsに固定されたまま、ソースノードが上昇する。
有機EL素子1のアノード電位(ノードND2の電位)が、Vcat+Vthel(有機EL素子1の閾値電圧)以下である限り、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するために使われる。有機EL素子1のアノード電位がVcat+Vthel以下である限りとは、有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さいという意味である。
このためノードND2の電位(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
Subsequently, threshold correction (Vth correction) is performed (period LT3). Here, an example is shown in which threshold correction is performed four times during the periods LT3a to LT3d.
First, during the period LT3a, the first threshold correction (Vth correction) is performed.
In this case, at the timing when the signal line voltage becomes the threshold correction reference voltage Vofs, the write scanner 13 sets the scanning pulse WS to the H level, and the drive scanner 12 sets the power supply pulse DS to the driving voltage Vcc.
In this case, the anode (node ND2) of the organic EL element 1 serves as the source of the drive transistor Td, and a current flows. Therefore, the source node rises while the gate (node ND1) of the drive transistor Td is fixed to the threshold correction reference voltage Vofs.
As long as the anode potential of the organic EL element 1 (potential of the node ND2) is equal to or lower than Vcat + Vthel (threshold voltage of the organic EL element 1), the current of the drive transistor Td is used to charge the storage capacitor Cs and the capacitor Coled. “As long as the anode potential of the organic EL element 1 is equal to or lower than Vcat + Vthel” means that the leakage current of the organic EL element 1 is considerably smaller than the current flowing through the drive transistor Td.
For this reason, the potential of the node ND2 (the source potential of the driving transistor Td) increases with time.

この閾値補正は、基本的には、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthとする動作と言える。従って駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなるまで、駆動トランジスタTdのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Vofsに固定できるのは、信号線電圧=Vofsの期間のみである。するとフレームレート等によっては1回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Vthに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
This threshold correction is basically an operation of setting the gate-source voltage of the drive transistor Td to the threshold voltage Vth. Therefore, the source potential of the drive transistor Td only needs to be raised until the gate-source voltage of the drive transistor Td reaches the threshold voltage Vth.
However, the gate node can be fixed to the threshold correction reference voltage Vofs only during the period of the signal line voltage = Vofs. Then, depending on the frame rate or the like, sufficient time for the source potential to rise cannot be taken by the threshold correction operation once until the gate-source voltage reaches the threshold voltage Vth. Therefore, the threshold value correction is performed in a plurality of times.

このため、信号線電圧=映像信号電圧Vsigとなる前に、期間LT3aとしての閾値補正を終了させる。即ち、ライトスキャナ13が一旦、走査パルスWSをLレベルとし、サンプリングトランジスタTsをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Vgsに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
For this reason, the threshold correction as the period LT3a is ended before the signal line voltage = the video signal voltage Vsig. That is, the write scanner 13 once sets the scanning pulse WS to L level and turns off the sampling transistor Ts.
At this time, since both the gate and the source are floating, a current flows between the drain and the source in accordance with the gate-source voltage Vgs and bootstraps. That is, the gate potential and the source potential rise as shown.

次に期間LT3bとして、2回目の閾値補正を行う。即ち信号線電圧=閾値補正基準電圧Vofsのときに、再びライトスキャナ13が走査パルスWSをHレベルとし、サンプリングトランジスタTsをオンとする。これにより、駆動トランジスタTdのゲート電圧=閾値補正基準電圧Vofsとされ、またソース電位が上昇される。
さらに閾値補正動作を休止する。なお、2回目の閾値補正で駆動トランジスタTdのゲート・ソース間電圧は、より閾値電圧Vthに近づいているため、2回目の休止期間のブートストラップ量は1回目の休止期間より小さくなる。
また期間LT3cで3回目の閾値補正を行い、さらに休止を経て、期間LT3dで4回目の閾値補正を行う。
そして最終的に駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる。
この時、ソース電位(ノードND2:有機EL素子1のアノード電位)=Vofs−Vth≦Vcat+Vthelとなっている。(Vcatはカソード電位、Vthelは有機EL素子1の閾値電圧)
この図4の場合では、4回目の閾値補正の期間LT3dの後、走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
Next, in the period LT3b, the second threshold correction is performed. That is, when signal line voltage = threshold correction reference voltage Vofs, the write scanner 13 sets the scanning pulse WS to H level again and turns on the sampling transistor Ts. As a result, the gate voltage of the drive transistor Td = the threshold correction reference voltage Vofs, and the source potential is increased.
Further, the threshold correction operation is paused. Since the gate-source voltage of the drive transistor Td is closer to the threshold voltage Vth in the second threshold correction, the bootstrap amount in the second pause period is smaller than that in the first pause period.
Further, the third threshold correction is performed in the period LT3c, and after a pause, the fourth threshold correction is performed in the period LT3d.
Finally, the gate-source voltage of the drive transistor Td becomes the threshold voltage Vth.
At this time, the source potential (node ND2: anode potential of the organic EL element 1) = Vofs−Vth ≦ Vcat + Vthel. (Vcat is the cathode potential, Vthel is the threshold voltage of the organic EL element 1)
In the case of FIG. 4, after the fourth threshold correction period LT3d, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, and the threshold correction operation is completed.

その後、信号線電圧が映像信号電圧Vsigとなっている期間LT4に、ライトスキャナ13が走査パルスWSがHレベルとし、映像信号電圧Vsigの書込及び移動度補正が行われる。即ち駆動トランジスタTdのゲートに映像信号電圧Vsigが入力される。   Thereafter, during a period LT4 in which the signal line voltage is the video signal voltage Vsig, the write scanner 13 sets the scanning pulse WS to the H level, and writing of the video signal voltage Vsig and mobility correction are performed. That is, the video signal voltage Vsig is input to the gate of the drive transistor Td.

駆動トランジスタTdのゲート電位は映像信号電圧Vsigの電位となるが、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと容量Coledを充電するのに使用される。つまり有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタTdの閾値補正動作は完了しているため、駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスWSがHレベルとなる期間LT4として、サンプリングトランジスタTsがオンしてから、駆動トランジスタTdのソース電圧Vsは上昇し、サンプリングトランジスタTsがオフしたときには、ソース電圧Vsは移動度μを反映した電圧Vs0となる。駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度を反映して小さくなり(Vgs=Vsig−Vs0)、一定時間経過後に完全に移動度を補正する電圧となる。
The gate potential of the drive transistor Td becomes the potential of the video signal voltage Vsig, but current flows because the power supply control line DSL is at the drive voltage Vcc, and the source potential rises with time.
At this time, if the source voltage of the driving transistor Td does not exceed the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, the current of the driving transistor Td is used to charge the holding capacitor Cs and the capacitor Coled. That is, the condition is that the leakage current of the organic EL element 1 should be much smaller than the current flowing through the drive transistor Td.
At this time, since the threshold value correcting operation of the drive transistor Td is completed, the current flowing through the drive transistor Td reflects the mobility μ.
Specifically, those with high mobility have a large current amount at this time, and the source rises quickly. On the other hand, when the mobility is low, the amount of current is small and the source rises slowly.
As a result, during the period LT4 when the scanning pulse WS is at the H level, the source voltage Vs of the drive transistor Td rises after the sampling transistor Ts is turned on, and when the sampling transistor Ts is turned off, the source voltage Vs becomes the mobility μ The voltage Vs0 reflects the above. The gate-source voltage Vgs of the drive transistor Td is reduced to reflect the mobility (Vgs = Vsig−Vs0), and becomes a voltage that completely corrects the mobility after a predetermined time has elapsed.

このように映像信号電圧Vsig書込及び移動度補正を行った後、ゲート・ソース間電圧Vgsを確定させ、ブートストラップ、発光状態(期間LT5)へと移行する。
即ち走査パルスWSをLレベルとしてサンプリングトランジスタTsをオフして書き込みが終了し、有機EL素子1を発光させる。この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた駆動電流Idsが流れ、ノードND2の電位は、有機EL素子1にその電流が流れる電圧VELまで上昇し、有機EL素子1は発光する。このときサンプリングトランジスタTsがオフであり、ノードND2の電位の上昇と同時に駆動トランジスタTdのゲート(ノードND1)も同様に上昇するため、ゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
After writing the video signal voltage Vsig and correcting the mobility in this way, the gate-source voltage Vgs is determined, and the process proceeds to the bootstrap and light emission state (period LT5).
That is, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, writing is completed, and the organic EL element 1 is caused to emit light. In this case, the drive current Ids according to the gate-source voltage Vgs of the drive transistor Td flows, the potential of the node ND2 rises to the voltage VEL through which the current flows in the organic EL element 1, and the organic EL element 1 emits light. . At this time, the sampling transistor Ts is off, and the gate of the drive transistor Td (node ND1) rises at the same time as the potential of the node ND2 rises, so the gate-source voltage Vgs remains constant. (Bootstrap operation)

このように画素回路10は1フレーム期間における1サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機EL素子1の発光のための動作が行われる。
閾値補正動作によって、各画素回路10での駆動トランジスタTdの閾値電圧Vthのバラツキや、経時変動による閾値電圧Vth変動などに関わらず、信号電位Vsigに応じた電流を有機EL素子1に与えることができる。つまり製造上或いは経時変化による閾値電圧Vthのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタTdの移動度によってもドレイン電流は変動するため、画素回路10毎の駆動トランジスタTdの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタTdの移動度の大小に応じてソース電位Vsが得られる。
結果として各画素回路10の駆動トランジスタTdの移動度のバラツキを吸収するようなゲート・ソース間電圧Vgsに調整されるため、移動度のバラツキによる画質低下も解消される。
As described above, the pixel circuit 10 performs the operation for light emission of the organic EL element 1 including the threshold value correction operation and the mobility correction operation as the light emission drive operation of one cycle in one frame period.
By the threshold correction operation, a current corresponding to the signal potential Vsig can be supplied to the organic EL element 1 regardless of variations in the threshold voltage Vth of the driving transistor Td in each pixel circuit 10 and variations in the threshold voltage Vth due to temporal variation. it can. That is, variations in the threshold voltage Vth due to manufacturing or changes over time can be canceled, and high image quality can be maintained without causing uneven brightness on the screen.
In addition, since the drain current varies depending on the mobility of the driving transistor Td, the image quality deteriorates due to variations in the mobility of the driving transistor Td for each pixel circuit 10, but the mobility correction increases or decreases the mobility of the driving transistor Td. In response to this, the source potential Vs is obtained.
As a result, the gate-source voltage Vgs is adjusted so as to absorb the variation in mobility of the drive transistor Td of each pixel circuit 10, so that the deterioration in image quality due to the variation in mobility is also eliminated.

また1サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高速化(高周波数化)の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間(信号線電圧=閾値補正基準電圧Vofsの期間)を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthに収束させるものである。
Further, the threshold correction operation is divided and performed a plurality of times as one cycle of pixel circuit operation because of the demand for higher speed (higher frequency) of the display device.
As the frame rate is increased, the operation time of the pixel circuit is relatively shortened, so that it is difficult to secure a continuous threshold correction period (signal line voltage = threshold correction reference voltage Vofs period). . Thus, by performing the threshold correction operation in a time-sharing manner as described above, a necessary period is secured as the threshold correction period, and the gate-source voltage of the drive transistor Td is converged to the threshold voltage Vth.

例えば以上の図3のように1サイクルの発光駆動動作が行われるが、次の点が問題となる。
上述のように、画素回路動作としては、映像信号電圧Vsigを保持容量Csに書き込んだ後、ブートストラップ動作を行い、発光する。
このため発光期間LT5の開始時点で、駆動トランジスタTdのゲート電圧は図4からわかるように、映像信号電圧Vsig以上の電位になる。
ここで、発光期間LT5ではサンプリングトランジスタTsはオフとされている。しかし、図5(a)のように、サンプリングトランジスタTsのオフ時のリーク電流Ileakが存在する。
そして駆動トランジスタTdのゲート端子から信号線DTLに向かってリーク電流Ileakが流れることで、保持容量Csに保持されている電圧が変動する。
このため駆動トランジスタTdのゲート・ソース間電圧の変動が生じ、駆動電流Idsが変動してしまい、発光輝度を一定に維持することができなくなる。
図4は理想状態で示したが、実際には図6に示すように、発光期間LT5において、リーク電流Ileakの影響で、駆動トランジスタTdのゲート電圧Vgの変動が生ずる。
For example, as shown in FIG. 3, one cycle of light emission driving operation is performed, but the following points are problematic.
As described above, as the pixel circuit operation, after the video signal voltage Vsig is written in the storage capacitor Cs, the bootstrap operation is performed to emit light.
Therefore, at the start of the light emission period LT5, the gate voltage of the drive transistor Td becomes equal to or higher than the video signal voltage Vsig, as can be seen from FIG.
Here, in the light emission period LT5, the sampling transistor Ts is turned off. However, as shown in FIG. 5A, there is a leakage current Ileak when the sampling transistor Ts is off.
The leakage current Ileak flows from the gate terminal of the driving transistor Td toward the signal line DTL, so that the voltage held in the holding capacitor Cs varies.
For this reason, the gate-source voltage of the drive transistor Td fluctuates, the drive current Ids fluctuates, and the light emission luminance cannot be kept constant.
Although FIG. 4 shows an ideal state, actually, as shown in FIG. 6, the gate voltage Vg of the driving transistor Td varies due to the influence of the leakage current Ileak in the light emission period LT5.

リーク電流は、ドレイン端とソース端の電位差が大きいほど多くなる。
そして上記のように発光期間LT5では、駆動トランジスタTdのゲート電圧Vgは映像信号電圧Vsigの書込後のブートストラップにより、映像信号電圧Vsigより高くなる。そのため、図5(a)に示すように、サンプリングトランジスタTsは、ノードND1側がドレイン(D)となり、信号線DTL側がソース(S)となる。
期間LT5における発光時においても、信号線DTLには、他のラインの画素回路のために1H期間毎に閾値補正基準電圧Vofsと映像信号電圧Vsigが供給されている。
The leak current increases as the potential difference between the drain end and the source end increases.
As described above, in the light emission period LT5, the gate voltage Vg of the drive transistor Td becomes higher than the video signal voltage Vsig due to bootstrap after writing the video signal voltage Vsig. Therefore, as shown in FIG. 5A, the sampling transistor Ts has a drain (D) on the node ND1 side and a source (S) on the signal line DTL side.
Even during light emission in the period LT5, the threshold correction reference voltage Vofs and the video signal voltage Vsig are supplied to the signal line DTL every 1H period for the pixel circuits of other lines.

すると、サンプリングトランジスタTsのドレイン・ソース間電圧は、信号線DTLが映像信号電圧Vsigのときよりも、閾値補正基準電圧Vofsのときに高くなる。
図6では、発光期間LT5において、信号線DTLの電圧が映像信号電圧Vsigのときより、閾値補正基準電圧Vofsのときの方がリーク量が多く、駆動トランジスタTdのゲート電圧変化が大きい状態で示している。
Then, the drain-source voltage of the sampling transistor Ts becomes higher when the signal line DTL is at the threshold correction reference voltage Vofs than when the signal line DTL is at the video signal voltage Vsig.
In FIG. 6, in the light emission period LT5, the amount of leakage is larger when the voltage of the signal line DTL is the threshold value correction reference voltage Vofs than when the voltage of the signal line DTL is the video signal voltage Vsig, and the change in the gate voltage of the drive transistor Td is larger. ing.

ここで図5(b)に、サンプリングトランジスタTsのゲート・ソース間電圧(Vgs)とドレイン電流Idの特性を示している。
図5(b)では、直線で正常なトランジスタの場合、破線でリーク電流が大きいトランジスタの場合を示している。ここでいう「正常な」とは、オフ領域でのゲート・ソース間電圧の変動によっても、リーク電流量が殆ど変化しないトランジスタのことである。
トランジスタの個体によっては、破線で示すように、ゲート・ソース間電圧に応じてオフ領域のドレイン電流(つまりリーク電流)が大きく変動するものもある。
そして、各画素回路10毎にサンプリングトランジスタTsの特性はバラつくため、上記のように発光期間中におけるサンプリングトランジスタTsのリーク電流量は異なるものとなる。
サンプリングトランジスタTsのリーク電流が大きい画素回路では、駆動トランジスタTdのゲート電圧低下が大きくなり、駆動トランジスタTdのゲート・ソース間電圧Vgsの変化が大きい。このため発光輝度の変化が大きくなる。一方で、サンプリングトランジスタTsのリーク電流が少ない画素回路では、発光輝度の変化は小さいか、ほとんどない。
すると、全画素を同一階調で発光させた場合でも、リーク電流の影響による発光輝度の変化が画素毎にバラつくことになり、表示画像としては、図11のようなザラツキのある画像になってしまう。
FIG. 5B shows the characteristics of the gate-source voltage (Vgs) and the drain current Id of the sampling transistor Ts.
In FIG. 5B, a normal transistor with a straight line and a transistor with a large leakage current are shown with a broken line. Here, “normal” means a transistor in which the amount of leakage current hardly changes even when the gate-source voltage varies in the off region.
Depending on the individual transistors, as indicated by the broken line, the drain current (that is, the leakage current) in the off region varies greatly depending on the gate-source voltage.
Since the characteristics of the sampling transistor Ts vary for each pixel circuit 10, the amount of leakage current of the sampling transistor Ts during the light emission period differs as described above.
In the pixel circuit in which the leakage current of the sampling transistor Ts is large, the gate voltage drop of the drive transistor Td is large, and the change in the gate-source voltage Vgs of the drive transistor Td is large. For this reason, the change in light emission luminance becomes large. On the other hand, in the pixel circuit where the leakage current of the sampling transistor Ts is small, the change in the light emission luminance is small or almost none.
Then, even when all the pixels emit light at the same gradation, the change in the light emission luminance due to the influence of the leak current varies for each pixel, and the display image becomes a rough image as shown in FIG. End up.

[3.第1の実施の形態の画素回路動作]

本実施の形態では、このような画素毎のリーク電流のバラツキによる画面表示の均一性の悪化を防止するため、上記図1,図2で説明した構成を採り、図7のような画素回路10の駆動を行う。
これは、ライトスキャナ13がスイッチTaをオン、スイッチTbをオフすることでサンプリングトランジスタTsを導通させて、画素回路10への映像信号電圧Vsigや閾値補正基準電圧Vofsの入力を実行させる。そして発光期間でサンプリングトランジスタTsを非導通とするときはスイッチTaをオフ、スイッチTbをオンとする駆動方式である。
[3. Pixel Circuit Operation of First Embodiment]

In the present embodiment, in order to prevent the deterioration of the uniformity of the screen display due to such a variation in leak current for each pixel, the configuration described in FIGS. 1 and 2 is adopted, and the pixel circuit 10 as shown in FIG. Drive.
This is because the write scanner 13 turns on the switch Ta and turns off the switch Tb to turn on the sampling transistor Ts, and the video signal voltage Vsig and the threshold correction reference voltage Vofs are input to the pixel circuit 10. When the sampling transistor Ts is turned off during the light emission period, the switch Ta is turned off and the switch Tb is turned on.

図7では上記図4と同様に画素回路10の1発光サイクル(1フレーム期間)の動作のタイミングチャートを示している。
水平セレクタ11が信号線DTLに与える信号線電圧は、図4の例と同様、1水平期間(1H)に、閾値補正基準電圧Vofsと映像信号電圧Vsigとしてのパルス電圧となる。
FIG. 7 shows a timing chart of the operation of one light emission cycle (one frame period) of the pixel circuit 10 as in FIG.
The signal line voltage applied to the signal line DTL by the horizontal selector 11 becomes a pulse voltage as the threshold correction reference voltage Vofs and the video signal voltage Vsig in one horizontal period (1H) as in the example of FIG.

また図7には、第1の書込制御線WSLaを介してライトスキャナ13によってスイッチTaのゲートに与えられる走査パルスWSaを示している。nチャネルTFTのスイッチTaは、走査パルスWSaがHレベルとされることで導通され、走査パルスWSaがLレベルとされることで非導通となる。
そして上述のようにスイッチTaがオンとされることでサンプリングトランジスタTsのゲートに電圧Vwsが印加され、サンプリングトランジスタTsがオンとなる。
FIG. 7 shows a scanning pulse WSa applied to the gate of the switch Ta by the write scanner 13 via the first write control line WSLa. The switch Ta of the n-channel TFT is turned on when the scanning pulse WSa is set to H level, and is turned off when the scanning pulse WSa is set to L level.
When the switch Ta is turned on as described above, the voltage Vws is applied to the gate of the sampling transistor Ts, and the sampling transistor Ts is turned on.

また第2の書込制御線WSLbを介してライトスキャナ13によってスイッチTbのゲートに与えられる走査パルスWSbを示している。nチャネルTFTによるスイッチTbは、走査パルスWSbがHレベルとされることで導通され、走査パルスWSbがLレベルとされることで非導通となる。
スイッチTbがオンとされることでサンプリングトランジスタTsのゲートと信号線(発光期間中におけるソース端)が短絡される。
A scan pulse WSb applied to the gate of the switch Tb by the write scanner 13 via the second write control line WSLb is shown. The switch Tb by the n-channel TFT is turned on when the scanning pulse WSb is set to the H level, and is turned off when the scanning pulse WSb is set to the L level.
When the switch Tb is turned on, the gate of the sampling transistor Ts and the signal line (source end during the light emission period) are short-circuited.

なお図7から分かるように、走査パルスWSbは、走査パルスWSaの論理反転パルスとされる。
そして、走査パルスWSaがHレベル、走査パルスWSbがLレベルのときは、図8(a)の等価回路に示すように、サンプリングトランジスタTsはオンとされ、そのゲートは信号線DTLから切り離されている。
また走査パルスWSaがLレベル、走査パルスWSbがHレベルのときは、図8(b)に示すように、サンプリングトランジスタTsはオフとされるが、このとき、そのゲートは信号線DTLと短絡される。
As can be seen from FIG. 7, the scan pulse WSb is a logic inversion pulse of the scan pulse WSa.
When the scanning pulse WSa is at the H level and the scanning pulse WSb is at the L level, the sampling transistor Ts is turned on and its gate is disconnected from the signal line DTL as shown in the equivalent circuit of FIG. Yes.
When the scanning pulse WSa is at the L level and the scanning pulse WSb is at the H level, the sampling transistor Ts is turned off as shown in FIG. 8B. At this time, the gate is short-circuited to the signal line DTL. The

また図7には、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図7には、図2に示したノードND1、ND2の電圧として、駆動トランジスタTdのゲート電圧Vgとソース電圧Vsの変化を示している。
FIG. 7 shows a power pulse DS supplied from the drive scanner 12 via the power control line DSL. The drive voltage Vcc or the initial voltage Vini is given as the power supply pulse DS.
FIG. 7 shows changes in the gate voltage Vg and the source voltage Vs of the drive transistor Td as the voltages of the nodes ND1 and ND2 shown in FIG.

図7の動作を説明する。但し、図7の期間LT1〜LT4は、図4の期間LT1〜LT4と基本的な動作として同様である。このため詳細な説明は避けるが、相違点について述べておく。   The operation of FIG. 7 will be described. However, the periods LT1 to LT4 in FIG. 7 are the same as the basic operations in the periods LT1 to LT4 in FIG. For this reason, a detailed description is avoided, but the differences are described.

まず本実施の形態の場合、サンプリングトランジスタTsのゲートにスイッチTaが接続され、サンプリングトランジスタTsのゲートと信号線DTLの間にスイッチTbが接続されている。従って、サンプリングトランジスタTsを導通状態とするときは、スイッチTaをオンし、一方スイッチTbはオフとする必要がある。
このため、図7の期間LT2、期間LT3a〜LT3dで、ノードND1に閾値補正基準電圧Vofsを信号線DTLから入力する場合、走査パルスWSaはHレベル、走査パルスWSbはLレベルとされる。
また、期間LT4では、ノードND1に映像信号電圧Vsigを信号線DTLから入力するが、このため、この期間も、走査パルスWSaはHレベル、走査パルスWSbはLレベルとされる。
First, in the present embodiment, the switch Ta is connected to the gate of the sampling transistor Ts, and the switch Tb is connected between the gate of the sampling transistor Ts and the signal line DTL. Therefore, when the sampling transistor Ts is brought into a conducting state, the switch Ta needs to be turned on while the switch Tb needs to be turned off.
Therefore, when the threshold correction reference voltage Vofs is input from the signal line DTL to the node ND1 in the period LT2 and the periods LT3a to LT3d in FIG. 7, the scanning pulse WSa is set to the H level and the scanning pulse WSb is set to the L level.
In the period LT4, the video signal voltage Vsig is input to the node ND1 from the signal line DTL. Therefore, also in this period, the scanning pulse WSa is at the H level and the scanning pulse WSb is at the L level.

結果として、期間LT2〜LT4に関しては、サンプリングトランジスタTsのオン/オフ制御は、図4で述べた動作と全く同様となる。
そして図4で説明したように、期間LT2で閾値補正準備が行われ、期間LT3(LT3a〜LT3d)に例えば4回に分割して閾値補正動作が行われる。その後、期間LT4で、映像信号電圧Vsigの書込及び移動度補正が行われる。
As a result, for the periods LT2 to LT4, the on / off control of the sampling transistor Ts is exactly the same as the operation described in FIG.
Then, as described with reference to FIG. 4, threshold correction preparation is performed in the period LT2, and the threshold correction operation is performed, for example, divided into four periods LT3 (LT3a to LT3d). Thereafter, in the period LT4, the writing of the video signal voltage Vsig and the mobility correction are performed.

本実施の形態では、このように期間LT4で映像信号電圧Vsig書込及び移動度補正を行った後、走査パルスWSaをLレベルとしてサンプリングトランジスタTsをオフする。これにより駆動トランジスタTdのゲート・ソース間電圧Vgsを確定させ、ブートストラップ、発光状態(期間LT5)へと移行する。
この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた駆動電流Idsが流れ、ノードND2の電位は、有機EL素子1にその電流が流れる電圧VELまで上昇し、有機EL素子1は発光する。このときサンプリングトランジスタTsがオフであり、ノードND2の電位の上昇と同時に駆動トランジスタTdのゲート(ノードND1)も同様に上昇するため、ゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
In this embodiment, after performing the video signal voltage Vsig writing and mobility correction in the period LT4 as described above, the scanning pulse WSa is set to the L level, and the sampling transistor Ts is turned off. As a result, the gate-source voltage Vgs of the drive transistor Td is determined, and the bootstrap and light emission states (period LT5) are entered.
In this case, the drive current Ids according to the gate-source voltage Vgs of the drive transistor Td flows, the potential of the node ND2 rises to the voltage VEL through which the current flows in the organic EL element 1, and the organic EL element 1 emits light. . At this time, the sampling transistor Ts is off, and the gate of the drive transistor Td (node ND1) rises at the same time as the potential of the node ND2 rises, so the gate-source voltage Vgs remains constant. (Bootstrap operation)

ここで、サンプリングトランジスタTsについて見てみると、期間LT4の映像信号電圧Vsigの書込及び移動度補正を行うときは、図8(a)に示すオン状態となる。
その後、期間LT5では、走査パルスWSaがLレベル、走査パルスWSbがHレベルになることで、図8(b)の状態となる。
つまり、サンプリングトランジスタTsはオフであるが、そのゲートと信号線DTLの接続端が短絡される。
この図8(b)の状態で期間LT5での発光動作が継続される。
Here, regarding the sampling transistor Ts, when the writing of the video signal voltage Vsig and the mobility correction in the period LT4 are performed, the on state shown in FIG.
Thereafter, in the period LT5, the scanning pulse WSa is at the L level and the scanning pulse WSb is at the H level, so that the state shown in FIG.
That is, the sampling transistor Ts is off, but the connection end of the gate and the signal line DTL is short-circuited.
In the state of FIG. 8B, the light emission operation in the period LT5 is continued.

上述したように、サンプリングトランジスタTsは個体毎にゲート・ソース間電圧とドレイン電流の特性にバラツキがある。
期間LT5では、ノードND1(駆動トランジスタTdのゲート)側の電位は、映像信号電圧Vsigの書込後のブートストラップにより、映像信号電圧Vsigより高い電圧となっている。この場合、サンプリングトランジスタTsについては、ノードND1側がドレイン、信号線DTL側がソースとなり、ノードND1から信号線DTL側にリーク電流が流れる。このリーク電流量は、サンプリングトランジスタTsのオフ領域におけるゲート・ソース間電圧とドレイン電流の特性によって変動する。
ここで本実施の形態では、サンプリングトランジスタTsがオフとなっているときは、スイッチTbがオンとなる。つまり期間LT5の発光期間中においては、サンプリングトランジスタTsはゲートとソースが接続され、サンプリングトランジスタTsのゲート・ソース間電圧Vgsは固定される。これによってリーク電流の動作点が固定される。
As described above, the sampling transistor Ts varies in characteristics between the gate-source voltage and the drain current for each individual.
In the period LT5, the potential on the node ND1 (gate of the driving transistor Td) side is higher than the video signal voltage Vsig due to bootstrap after the video signal voltage Vsig is written. In this case, with respect to the sampling transistor Ts, the node ND1 side becomes the drain and the signal line DTL side becomes the source, and a leak current flows from the node ND1 to the signal line DTL side. This amount of leakage current varies depending on the characteristics of the gate-source voltage and the drain current in the off region of the sampling transistor Ts.
Here, in the present embodiment, when the sampling transistor Ts is off, the switch Tb is on. That is, during the light emission period LT5, the gate and source of the sampling transistor Ts are connected, and the gate-source voltage Vgs of the sampling transistor Ts is fixed. As a result, the operating point of the leakage current is fixed.

図9で説明する。
図9では、上記図5(b)と同様に、正常なトランジスタとリーク電流が大きいトランジスタでの、ゲート・ソース間電圧対ドレイン電流の特性を示している。
仮にスイッチTbが存在しないとすると、オフ時のサンプリングトランジスタTsのゲート電圧は、走査パルスWSaのLレベル電位である。一方、ソース(信号線DTL側)電位は、信号線DTLに与えられる電位、つまり映像信号電圧Vsig又は閾値補正基準電圧Vofsとなる。
このようにスイッチTbが存在しないとする(例えば図3の回路の場合)と、信号線DTLの電圧=映像信号電圧Vsigとなっているときは、個別のサンプリングトランジスタTs毎に、動作点がP2,P3のように異なる。また、信号線DTLの電圧=閾値補正基準電圧Vofsとなっているときは、個別のサンプリングトランジスタTs毎に、動作点がP4,P5のように異なる。
即ち、サンプリングトランジスタTsの個体毎に、リーク電流量が異なる。これは画素回路10毎に、発光輝度変化量が異なることとなる。
This will be described with reference to FIG.
FIG. 9 shows the gate-source voltage versus drain current characteristics of a normal transistor and a transistor with a large leakage current, as in FIG. 5B.
If the switch Tb does not exist, the gate voltage of the sampling transistor Ts when turned off is the L level potential of the scanning pulse WSa. On the other hand, the source (signal line DTL side) potential is the potential applied to the signal line DTL, that is, the video signal voltage Vsig or the threshold correction reference voltage Vofs.
If the switch Tb does not exist as described above (for example, in the case of the circuit of FIG. 3), when the voltage of the signal line DTL = the video signal voltage Vsig, the operating point is P2 for each individual sampling transistor Ts. , P3. Further, when the voltage of the signal line DTL = the threshold correction reference voltage Vofs, the operating points are different as P4 and P5 for each individual sampling transistor Ts.
That is, the amount of leakage current differs for each individual sampling transistor Ts. This means that the amount of change in emission luminance differs for each pixel circuit 10.

これに対し本実施の形態では、サンプリングトランジスタTsがオフとされるとき、スイッチTbによって、ゲートとソースが接続される。これによって、サンプリングトランジスタTsのゲート・ソース間電圧Vgsは固定されることになる。
図9で言えば、動作点P1の状態となる。つまり信号線DTLの電圧に関わらず、サンプリングトランジスタTsのゲート・ソース間電圧Vgsは変動しないため、オフ時のリーク電流量は、特性によって個体毎にバラつくということはなくなる。
換言すれば、信号線DTLの電圧によって動作点が変わらないため、サンプリングトランジスタTsのゲート・ソース間電圧対ドレイン電流の特性のバラツキによるリーク電流の大小の影響を受けにくくできるものである。
In contrast, in the present embodiment, when the sampling transistor Ts is turned off, the gate and the source are connected by the switch Tb. As a result, the gate-source voltage Vgs of the sampling transistor Ts is fixed.
If it says in FIG. 9, it will be in the state of the operating point P1. That is, the gate-source voltage Vgs of the sampling transistor Ts does not fluctuate regardless of the voltage of the signal line DTL, so that the amount of leakage current at the time of off does not vary from individual to individual depending on the characteristics.
In other words, since the operating point does not change depending on the voltage of the signal line DTL, it is less likely to be affected by the magnitude of the leakage current due to variations in the characteristics of the gate-source voltage versus the drain current of the sampling transistor Ts.

すると、期間LT5において、画素毎にサンプリングトランジスタTsのリーク電流量が異なって、発光輝度変化量が異なるということが低減又は解消される。
このように、画素回路10毎の発光輝度変動がバラつくということはなくなるため、全画素を同一階調値で発光させたときに図11のような画面がざらつくというような現象は起こらないことになる。
従って本実施の形態では、画面表示上のザラツキのない、均一な画質の有機EL表示装置を提供できる。
Then, in the period LT5, it is reduced or eliminated that the amount of leakage current of the sampling transistor Ts is different for each pixel and the amount of change in emission luminance is different.
As described above, since the variation in the light emission luminance for each pixel circuit 10 does not vary, there is no such phenomenon that the screen as shown in FIG. 11 becomes rough when all the pixels emit light with the same gradation value. become.
Therefore, in this embodiment, it is possible to provide an organic EL display device having a uniform image quality with no roughness on the screen display.

[4.第2の実施の形態の画素回路動作]

図10に第2の実施の形態としての画素回路10の構成を示す。
この第2の実施の形態の場合、スイッチTaとスイッチTbは、互いに導通論理が逆のトランジスタで形成されている。即ちスイッチTaはnチャネルTFT、スイッチTbはpチャネルTFTで構成される。
そしてスイッチTa、Tbの各ゲートは、共に共通の書込制御線WSLaに接続されている。
[4. Pixel Circuit Operation of Second Embodiment]

FIG. 10 shows a configuration of the pixel circuit 10 as the second embodiment.
In the case of the second embodiment, the switch Ta and the switch Tb are formed of transistors having conduction logics opposite to each other. That is, the switch Ta is an n-channel TFT and the switch Tb is a p-channel TFT.
The gates of the switches Ta and Tb are both connected to a common write control line WSLa.

画素回路動作としては、図7のうちで、第2の走査パルスWSbが存在しないものと考えればよい。
そして第1の走査パルスWSaがHレベルであれば、スイッチTaはオン、スイッチTbはオフとなり、第1の走査パルスWSaがLレベルであれば、スイッチTaはオフ、スイッチTbはオンとなる。
このような走査パルスWSaによるサンプリングトランジスタTsの制御に基づき、図7の場合と同様に1サイクルの発光駆動が行われる。
As the pixel circuit operation, it can be considered that the second scanning pulse WSb does not exist in FIG.
If the first scanning pulse WSa is at H level, the switch Ta is turned on and the switch Tb is turned off. If the first scanning pulse WSa is at L level, the switch Ta is turned off and the switch Tb is turned on.
Based on the control of the sampling transistor Ts by the scanning pulse WSa, one cycle of light emission driving is performed as in the case of FIG.

この第2の実施の形態の構成をとれば、第1の実施の形態と同様に、画面のザラツキを低減又は解消できることに加え、書込制御線WSLbが不要であるため表示装置構成の簡略化を図ることができる。
なお、図10の変形例として、スイッチTaはpチャネルTFT、スイッチTbはnチャネルTFTで構成してもよい。その場合、図7の走査パルスWSbの論理で、スイッチTa、Tbを制御すればよい。
If the configuration of the second embodiment is adopted, the screen roughness can be reduced or eliminated as in the first embodiment, and the display device configuration is simplified because the write control line WSLb is unnecessary. Can be achieved.
As a modification of FIG. 10, the switch Ta may be constituted by a p-channel TFT and the switch Tb may be constituted by an n-channel TFT. In that case, the switches Ta and Tb may be controlled by the logic of the scanning pulse WSb in FIG.

以上、実施の形態について説明したが、本発明は上記各例に限定されるものではない。
図7の発光駆動例では1発光サイクル内に4回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば2回、3回、5回以上という例もある。
また例えば図7の動作例では、走査パルスWSbは、走査パルスWSaの論理反転パルスとしたが、走査パルスWSbは、例えば期間LT2〜LT4の間は、継続してLレベルとするパルスであってもよい。即ち、少なくとも期間LT5に走査パルスWSbをHレベルとし、サンプリングトランジスタTsのゲートとソースを接続する制御を行うものであればよい。
Although the embodiments have been described above, the present invention is not limited to the above examples.
In the light emission driving example of FIG. 7, the threshold value correction is performed four times within one light emission cycle. However, how many times the threshold value correction operation is performed can be appropriately determined according to the configuration and operation of the display device. For example, there are examples of 2 times, 3 times, 5 times or more.
Further, for example, in the operation example of FIG. 7, the scan pulse WSb is a logic inversion pulse of the scan pulse WSa, but the scan pulse WSb is a pulse that is continuously at the L level during the period LT2 to LT4, for example. Also good. That is, any control is possible as long as the scanning pulse WSb is set to the H level at least during the period LT5 and the gate and source of the sampling transistor Ts are connected.

1 有機EL素子、10 画素回路、11 水平セレクタ、12 ドライブスキャナ、13 ライトスキャナ、20 画素アレイ部、Cs 保持容量、Ts サンプリングトランジスタ、Td 駆動トランジスタ、Ta,Tb スイッチ   DESCRIPTION OF SYMBOLS 1 Organic EL element, 10 pixel circuit, 11 horizontal selector, 12 drive scanner, 13 light scanner, 20 pixel array part, Cs retention capacity, Ts sampling transistor, Td drive transistor, Ta, Tb switch

Claims (4)

発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線に与えられている電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、上記サンプリングトランジスタのゲートへの制御信号の供給を制御する第1のスイッチ素子と、上記サンプリングトランジスタのゲートと上記信号線の間を断接する第2のスイッチ素子とを有する画素回路と、
上記画素回路がマトリクス状に配置されて成る画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、映像信号電圧及び閾値補正基準電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される書込制御線に走査パルスを与え、上記第1のスイッチ素子をオン、上記第2のスイッチ素子をオフすることで上記サンプリングトランジスタを導通させ、各画素回路への映像信号電圧及び基準電圧の入力を実行させるとともに、少なくとも発光期間で上記サンプリングトランジスタを非導通とするときは上記第1のスイッチをオフ、上記第2のスイッチ素子をオンとする書込スキャナと、
を備えた表示装置。
When a drive voltage is applied between the light-emitting element and the drain-source, a drive transistor that applies current to the light-emitting element in accordance with the gate-source voltage is connected to the signal line by being conducted. A sampling transistor that inputs a voltage to the gate of the driving transistor, a storage capacitor that is connected between the gate and source of the driving transistor and holds the threshold voltage of the driving transistor and the input video signal voltage, and the sampling transistor A pixel circuit having a first switch element that controls supply of a control signal to the gate of the first switching element, and a second switch element that connects and disconnects between the gate of the sampling transistor and the signal line;
A signal selector for supplying a video signal voltage and a threshold correction reference voltage as the signal line voltage to each signal line arranged in a column on a pixel array in which the pixel circuits are arranged in a matrix;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A scanning pulse is applied to write control lines arranged in rows on the pixel array, the first switch element is turned on, and the second switch element is turned off to make the sampling transistor conductive, and each pixel Writing in which the video signal voltage and the reference voltage are input to the circuit and the first switch is turned off and the second switch element is turned on when the sampling transistor is turned off at least during the light emission period. A scanner,
A display device comprising:
上記書込制御線として、上記第1のスイッチ素子に対応する第1の書込制御線と、上記第2のスイッチ素子に対応する第2の書込制御線が配設され、
上記書込スキャナは、上記第1の書込制御線に第1の走査パルスを与えて上記第1のスイッチ素子のオン/オフ制御を行い、上記第2の書込制御線に第2の走査パルスを与えて上記第2のスイッチ素子のオン/オフ制御を行う請求項1に記載の表示装置。
As the write control line, a first write control line corresponding to the first switch element and a second write control line corresponding to the second switch element are provided,
The write scanner applies a first scan pulse to the first write control line to perform on / off control of the first switch element, and performs a second scan on the second write control line. The display device according to claim 1, wherein a pulse is applied to perform on / off control of the second switch element.
上記第1のスイッチ素子と上記第2のスイッチ素子は、互いに導通論理が逆のトランジスタで形成されるとともに、上記第1のスイッチ素子のゲートと上記第2のスイッチ素子のゲートは共通の書込制御線に接続されており、
上記書込スキャナは、上記書込制御線に走査パルスを与えることで上記第1、第2のスイッチ素子のオン/オフ制御を行う請求項1に記載の表示装置。
The first switch element and the second switch element are formed by transistors having opposite conduction logics, and the gate of the first switch element and the gate of the second switch element are shared writing. Connected to the control line,
The display device according to claim 1, wherein the writing scanner performs on / off control of the first and second switch elements by applying a scanning pulse to the writing control line.
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線に与えられている電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、上記サンプリングトランジスタのゲートへの制御信号の供給を制御する第1のスイッチ素子と、上記サンプリングトランジスタのゲートと上記信号線の間を断接する第2のスイッチ素子とを有する画素回路と、
上記画素回路がマトリクス状に配置されて成る画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、映像信号電圧及び閾値補正基準電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される書込制御線に走査パルスを与えて上記第1、第2のスイッチ素子をオン/オフ制御する書込スキャナと、
を備えた表示装置の表示駆動方法として、
上記書込スキャナが、上記第1のスイッチ素子をオン、上記第2のスイッチ素子をオフすることで上記サンプリングトランジスタを導通させ、各画素回路への映像信号電圧及び基準電圧の入力を実行させるとともに、少なくとも発光期間で上記サンプリングトランジスタを非導通とするときは上記第1のスイッチをオフ、上記第2のスイッチ素子をオンとする表示駆動方法。
When a drive voltage is applied between the light-emitting element and the drain-source, a drive transistor that applies current to the light-emitting element in accordance with the gate-source voltage is connected to the signal line by being conducted. A sampling transistor that inputs a voltage to the gate of the driving transistor, a storage capacitor that is connected between the gate and source of the driving transistor and holds the threshold voltage of the driving transistor and the input video signal voltage, and the sampling transistor A pixel circuit having a first switch element that controls supply of a control signal to the gate of the first switching element, and a second switch element that connects and disconnects between the gate of the sampling transistor and the signal line;
A signal selector for supplying a video signal voltage and a threshold correction reference voltage as the signal line voltage to each signal line arranged in a column on a pixel array in which the pixel circuits are arranged in a matrix;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A writing scanner that applies a scanning pulse to writing control lines arranged in rows on the pixel array to control on / off of the first and second switch elements;
As a display driving method for a display device comprising:
The writing scanner turns on the first switch element and turns off the second switch element to turn on the sampling transistor and execute input of a video signal voltage and a reference voltage to each pixel circuit. A display driving method in which the first switch is turned off and the second switch element is turned on when the sampling transistor is turned off at least in the light emission period.
JP2010003807A 2010-01-12 2010-01-12 Display device and display driving method Pending JP2011145327A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010003807A JP2011145327A (en) 2010-01-12 2010-01-12 Display device and display driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010003807A JP2011145327A (en) 2010-01-12 2010-01-12 Display device and display driving method

Publications (1)

Publication Number Publication Date
JP2011145327A true JP2011145327A (en) 2011-07-28

Family

ID=44460270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010003807A Pending JP2011145327A (en) 2010-01-12 2010-01-12 Display device and display driving method

Country Status (1)

Country Link
JP (1) JP2011145327A (en)

Similar Documents

Publication Publication Date Title
JP5217500B2 (en) EL display panel module, EL display panel, integrated circuit device, electronic apparatus, and drive control method
KR101269000B1 (en) Organic electro-luminescent display device and driving method thereof
US9336711B2 (en) Display device and display driving method
JP2007108381A (en) Display device and driving method of same
JP2010008521A (en) Display device
JP2010266492A (en) Pixel circuit, display apparatus, and driving method for pixel circuit
JP2006227237A (en) Display device and display method
JP2010002498A (en) Panel and drive control method
JP2018105917A (en) Display panel and display device
JP2006243526A (en) Display device, and pixel driving method
JP2010266493A (en) Driving method for pixel circuit and display apparatus
KR101641381B1 (en) Display apparatus and display driving method
US9711082B2 (en) Display apparatus and display drive method
JP2005338591A (en) Pixel circuit and display device
JP2006243525A (en) Display device
JP5593880B2 (en) Display device, pixel circuit, and display driving method
JP2010048866A (en) Display and display driving method
JP4687026B2 (en) Display device and driving method of display device
JP5365734B2 (en) Display device
JP2011145481A (en) Display device, and display driving method
JP2011209370A (en) Display apparatus and display driving method
JP2005181920A (en) Pixel circuit, display device and its driving method
JP5477004B2 (en) Display device and display driving method
JP5531821B2 (en) Display device and display driving method
JP2011145328A (en) Display device and display driving method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110616