JP2011144235A - 半導体封止用エポキシ樹脂組成物及び半導体装置 - Google Patents

半導体封止用エポキシ樹脂組成物及び半導体装置 Download PDF

Info

Publication number
JP2011144235A
JP2011144235A JP2010004771A JP2010004771A JP2011144235A JP 2011144235 A JP2011144235 A JP 2011144235A JP 2010004771 A JP2010004771 A JP 2010004771A JP 2010004771 A JP2010004771 A JP 2010004771A JP 2011144235 A JP2011144235 A JP 2011144235A
Authority
JP
Japan
Prior art keywords
epoxy resin
resin composition
carbon black
semiconductor
surface area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010004771A
Other languages
English (en)
Other versions
JP5347979B2 (ja
Inventor
Atsunori Nishikawa
敦准 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2010004771A priority Critical patent/JP5347979B2/ja
Publication of JP2011144235A publication Critical patent/JP2011144235A/ja
Application granted granted Critical
Publication of JP5347979B2 publication Critical patent/JP5347979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】優れたレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物を提供すること。
【解決手段】（Ａ）エポキシ樹脂、（Ｂ）フェノール樹脂系硬化剤、（Ｃ）無機充填材、（Ｄ）カーボンブラックを含み、前記カーボンブラック（Ｄ）が、比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）と比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）とを含むことを特徴とする半導体封止用エポキシ樹脂組成物、ならびに、この半導体封止用エポキシ樹脂組成物を用いて半導体素子を封止してなることを特徴とする半導体装置。
【選択図】図３

Description

本発明は、半導体封止用エポキシ樹脂組成物及びこれを用いた半導体装置に関するものである。
ＩＣ、ＬＳＩ等の半導体素子の封止方法として、エポキシ樹脂組成物のトランスファー成形が低コスト、大量生産に適しており、採用されて久しく、信頼性の点でもエポキシ樹脂やフェノール樹脂系硬化剤の改良により特性の向上が図られてきた。しかし、近年の電子機器の小型化、軽量化、高性能化の市場動向において、半導体の高集積化も年々進み、また半導体装置の表面実装化が促進されるなかで、半導体封止用エポキシ樹脂組成物への要求は益々厳しいものとなってきている。このため、従来からのエポキシ樹脂組成物では解決出来ない問題点も出てきている。
従来、主にエポキシ樹脂組成物で半導体素子を封止してなる半導体装置は、エポキシ樹脂組成物の組成に着色剤としてカーボンブラックを含んでいる。これは半導体素子を電磁波等から遮蔽するためと、半導体装置に品名やロット番号等をマーキングする際、背景が黒だとより鮮明な印字が得られるからである。また最近では取り扱いが容易な、ＹＡＧレーザーマーキングを採用する電子部品メーカーが増加しているためである。ＹＡＧレーザーマーキング性を向上させる手法に関しては、「カーボン含有量が９９．５重量％以上、水素含有量が０．３重量％以下であるカーボンブラック」が同目的に効果的であることが開示されており（例えば、特許文献１参照。）、また、その他の種々の研究もなされている。
しかし、最近の半導体装置の小型化に伴い、レーザーマーキングされる品名やロット番号等の文字や絵柄が小さくなり、不明瞭であったり、文字が欠けてしまうという問題が起こっており、鮮明に安定的にレーザーマーキングできる技術が求められている。
特開平２−１２７４４９号公報
本発明は、優れたレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物及びこれを用いた半導体装置を提供するものである。
本発明の半導体封止用エポキシ樹脂組成物は、（Ａ）エポキシ樹脂、（Ｂ）フェノール樹脂系硬化剤、（Ｃ）無機充填材、（Ｄ）カーボンブラックを含み、前記カーボンブラック（Ｄ）が、比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）と比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）とを含むことを特徴とする。
本発明の半導体封止用エポキシ樹脂組成物は、前記カーボンブラック（ｄ２）が、比表面積が１００ｍ２／ｇ以上で、かつＤＢＰ吸収量が９０ｃｍ３／１００ｇ以上であるものを含むものとすることができる。
本発明の半導体封止用エポキシ樹脂組成物は、前記カーボンブラック（ｄ１）が、比表
面積が７０ｍ２／ｇ以下で、かつＤＢＰ吸収量が１２０ｃｍ３／１００ｇ以下であるものを含むものとすることができる。
本発明の半導体装置は、上述の半導体封止用エポキシ樹脂組成物を用いて半導体素子を封止してなることを特徴とする。
本発明に従うと、優れたレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物及び半導体装置を得ることができる。
本発明に係るエポキシ樹脂組成物を用いた半導体装置の一例について、断面構造を示した図である。 本発明に係るエポキシ樹脂組成物を用いた片面封止型の半導体装置の一例について、断面構造を示した図である。 実施例及び比較例で用いたカーボンブラック１〜６について、比表面積とＤＢＰ吸収量の関係を示した図である。
本発明は、（Ａ）エポキシ樹脂、（Ｂ）フェノール樹脂系硬化剤、（Ｃ）無機充填材、（Ｄ）カーボンブラックを含み、前記カーボンブラック（Ｄ）が、比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）と比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）とを含むことにより、優れたレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物が得られるものである。以下、本発明について詳細に説明する。
先ず、半導体封止用エポキシ樹脂組成物について説明する。本発明の半導体封止用エポキシ樹脂組成物には、（Ａ）エポキシ樹脂を用いることができる。本発明の半導体封止用エポキシ樹脂組成物に用いるエポキシ樹脂（Ａ）とは、１分子内にエポキシ基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量、分子構造は特に限定するものではないが、例えば、ビフェニル型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、硫黄原子含有型エポキシ樹脂等の結晶性エポキシ樹脂；フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂；トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の多官能エポキシ樹脂；トリグリシジルイソシアヌレート、モノアリルジグリシジルイソシアヌレート等のトリアジン核含有エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂等の有橋環状炭化水素化合物変性フェノール型エポキシ樹脂；フェノールアラルキル型エポキシ樹脂（フェニレン骨格、ビフェニレン骨格等を有する）、ナフトールアラルキル型エポキシ樹脂（フェニレン骨格、ビフェニレン骨格等を有する）等のアラルキル型エポキシ樹脂；ジヒドロキシナフタレン型エポキシ樹脂、ナフトール又はジヒドロキシナフタレンの２量体をグリシジルエーテル化して得られるエポキシ樹脂等のナフトール型エポキシ樹脂等が挙げられ、これらは１種類を単独で用いても２種類以上を併用しても差し支えない。
また、本発明の半導体封止用エポキシ樹脂組成物に用いる（Ａ）エポキシ樹脂全体の配合割合としては、特に限定されないが、全エポキシ樹脂組成物中に、３質量％以上、１２質量％以下であることが好ましく、４質量％以上、９質量％以下であることがより好ましい。（Ａ）エポキシ樹脂全体の配合割合が上記範囲内であると、耐半田性の低下、流動性の低下等を引き起こす恐れが少ない。
本発明の半導体封止用エポキシ樹脂組成物には、（Ｂ）フェノール樹脂系硬化剤を用い
ることができる。本発明の半導体封止用エポキシ樹脂組成物に用いる（Ｂ）フェノール樹脂系硬化剤とは、１分子内にフェノール性水酸基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量、分子構造を特に限定するものではないが、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ナフトールノボラック樹脂等のノボラック型樹脂；ジシクロペンタジエン変性フェノール樹脂、テルペン変性フェノール樹脂等の変性フェノール樹脂；トリフェノールメタン型フェノール樹脂等の多官能型フェノール樹脂；フェノールアラルキル樹脂（フェニレン骨格、ビフェニレン骨格等を有する）、ナフトールアラルキル樹脂（フェニレン骨格、ビフェニレン骨格等を有する）等のアラルキル型樹脂；ビスフェノールＳ等の硫黄原子含有型フェノール樹脂等が挙げられ、これらは１種類を単独で用いても２種類以上を併用しても差し支えない。
本発明の半導体封止用エポキシ樹脂組成物で用いられる（Ｂ）フェノール樹脂系硬化剤の配合割合は、特に限定されないが、全エポキシ樹脂組成物中に、２質量％以上、９質量％以下であることが好ましく、３質量％以上、５質量％以下であることがより好ましい。（Ｂ）フェノール樹脂系硬化剤の配合割合が上記範囲内であると、耐半田性の低下、流動性の低下等を引き起こす恐れが少ない。
本発明の半導体封止用エポキシ樹脂組成物に用いる（Ａ）エポキシ樹脂と（Ｂ）フェノール樹脂系硬化剤との配合比率としては、全（Ａ）エポキシ樹脂のエポキシ基数（ＥＰ）と全（Ｂ）フェノール樹脂系硬化剤のフェノール性水酸基数（ＯＨ）との比（ＥＰ／ＯＨ）が、０．８以上、１．３以下であることが好ましい。この範囲であると、エポキシ樹脂組成物の硬化性の低下、あるいは硬化物のガラス転移温度の低下、耐湿信頼性の低下等を抑えることができる。
本発明の半導体封止用エポキシ樹脂組成物には、（Ｃ）無機充填材を用いることができる。本発明の半導体封止用エポキシ樹脂組成物に用いる（Ｃ）無機充填材としては、一般に半導体封止用エポキシ樹脂組成物に使用されているものを用いることができる。例えば、溶融シリカ、結晶シリカ、タルク、アルミナ、窒化珪素等が挙げられ、最も好適に使用されるものとしては、球状の溶融シリカである。これらの無機充填材は、単独でも混合して用いても差し支えない。
本発明に用いる（Ｃ）無機充填材の含有割合は、特に限定されないが、全エポキシ樹脂組成物中８０質量％以上、９４質量％以下が好ましく、８２質量％以上、９２質量％以下がより好ましい。この範囲であると、耐半田性の低下、流動性の低下等を抑えることができる。また、電気特性不良を生じさせないという観点では、無機充填材（Ｃ）の最大粒径は１０５μｍ以下であることが好ましく、より好ましくは７５μｍ以下である。
本発明の半導体封止用エポキシ樹脂組成物には、（Ｄ）カーボンブラックを用いることができる。本発明の半導体封止用エポキシ樹脂組成物に用いるカーボンブラック（Ｄ）としては、比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）と比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）とを含むことが好ましい。各種性状のカーボンブラックについて、着色性とレーザーマーキング性について鋭意検討した結果、比表面積が小さいものは、着色性は悪いがレーザーマーキング性はよく、比表面積が大きいものは、着色性はよいがレーザーマーキング性は悪いことが分かった。カーボンブラックの比表面積は一次粒子径と逆相関することが知られている。つまり、比表面積が大きいものは一次粒子径が小さく、比表面積が小さいものは一次粒子径が大きい。比表面積が小さい、すなわち一次粒子径が大きいと、光の反射が大きいため着色性が劣るが、ＹＡＧレーザーの波長を吸収しやすいためレーザーマーキング性は良好である。逆に比表面積が大きい、すなわち一次粒子径が小さいと、光の反射が小さいため着色性は良好であるが、ＹＡＧレーザーの波長を吸収しにくいためレーザーマーキング性は劣る。そこで比表面積が７０ｍ２／
ｇ以下のカーボンブラック（ｄ１）と比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）とを併用することにより、着色性とレーザーマーキング性を両立させることができることを確認した。尚、比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）及び比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）のそれぞれの成分については、１種類を単独で用いても２種類以上を併用しても差し支えない。
カーボンブラックは一次粒子が葡萄の房のように連なった二次粒子として存在しており、その構造の発達具合は、ＤＢＰ吸収量を用いて測定することができる。比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）はＤＢＰ吸収量が９０ｃｍ３／１００ｇ以上であることがより好ましい。ＤＢＰ吸収量が上記範囲を下回ると、すなわち二次粒子が小さいと粘度が高くなる恐れがある。比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）はＤＢＰ吸収量が１２０ｃｍ３／１００ｇ以下であることがより好ましい。ＤＢＰ吸収量が上記範囲を超えると、すなわち二次粒子が大きいと十分な分散が得られず、レーザーマーキング性が悪くなる恐れがある。
本発明の半導体封止用エポキシ樹脂組成物に用いる（Ｄ）カーボンブラックの全配合量は、特に限定されないが、全エポキシ樹脂組成物中０．０５質量％以上、０．５質量％以下が好ましく、より好ましくは０．１質量％以上、０．４質量％以下である。比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）の配合量は、全エポキシ樹脂組成物中０．０５質量％以上、０．４質量％以下が好ましい。（ｄ２）成分の配合量が少ないと着色性が悪化し、多いと粘度が増加する。比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）の配合量は、全エポキシ樹脂組成物中０．０５質量％以上、０．４質量％以下が好ましい。（ｄ１）成分の配合量が少ないとレーザーマーキング性が悪化し、多過ぎても樹脂の焼け焦げによりレーザーマーキング性が悪化する。上記範囲内であると、良好な着色性及びレーザーマーキング性が得られる。
本発明の半導体封止用エポキシ樹脂組成物においては、比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）と、比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）の配合質量比（ｄ１／ｄ２）は、９０／１０〜１０／９０であることが好ましく、７５／２５〜２５／７５であることがより好ましい。上記範囲よりも（ｄ２）成分が少ない場合は、着色性が低下する恐れがあり、上記範囲よりも（ｄ１）成分が少ない場合は、レーザーマーキング性が低下する恐れがあるところ、上記範囲内であると、良好な着色性及びレーザーマーキング性が得られる。
本発明の半導体封止用エポキシ樹脂組成物には、必要に応じて硬化促進剤を用いることができる。本発明の半導体封止用エポキシ樹脂組成物で用いることができる硬化促進剤としては、一般に半導体封止用エポキシ樹脂組成物に使用されているものを用いることができる。例えば、ホスフィン化合物とキノン化合物との付加物、１，８−ジアザビシクロ（５，４，０）ウンデセン−７等のジアザビシクロアルケン及びその誘導体、トリブチルアミン、ベンジルジメチルアミン等のアミン系化合物、２−メチルイミダゾール等のイミダゾール化合物、トリフェニルホスフィン、メチルジフェニルホスフィン等の有機ホスフィン類、テトラフェニルホスホニウム・テトラフェニルボレート、テトラフェニルホスホニウム・テトラ安息香酸ボレート、テトラフェニルホスホニウム・テトラナフトイックアシッドボレート、テトラフェニルホスホニウム・テトラナフトイルオキシボレート、テトラフェニルホスホニウム・テトラナフチルオキシボレート等のテトラ置換ホスホニウム・テトラ置換ボレート等が挙げられ、これらは１種類を単独で用いても２種類以上を併用してもよい。
本発明の半導体封止用エポキシ樹脂組成物で用いることができる硬化促進剤の配合割合は、特に限定されないが、全エポキシ樹脂組成物中０．０５質量％以上、１質量％以下で
あることが好ましく、０．１質量％以上、０．７質量％以下であることがより好ましい。硬化促進剤の配合割合が上記範囲内であると、硬化性の低下や流動性の低下を引き起こす恐れが少ない。
本発明の半導体封止用エポキシ樹脂組成物には必要に応じてシランカップリング剤を用いることができる。使用できるシランカップリング剤としては、例えば、エポキシシラン、アミノシラン、アルキルシラン、ウレイドシラン、ビニルシラン等が挙げられ、これらを例示すると、γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−フェニルγ−アミノプロピルトリエトキシシラン、Ｎ−フェニルγ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリエトキシシラン、Ｎ−６−（アミノヘキシル）3−アミノプロピルトリメトキシシラン、Ｎ−（３−（トリメトキシシリルプロピル）−
１，３−ベンゼンジメタナン、γ−グリシドキシプロピルトリエトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、β−（３，４エポキシシクロヘキシル）エチルトリメトキシシラン、メチルトリメトキシシランン、γ−ウレイドプロピルトリエトキシシラン、ビニルトリエトキシシランなどが挙げられ、これらは１種類を単独で用いても２種以上を併用しても構わない。これらのうち２級アミノシラン、メルカプトシランが好ましい。シランカップリング剤の配合量は、特に限定されないが、全エポキシ樹脂組成物中０．０１質量％以上、１質量％以下が好ましく、より好ましくは０.０５質量％以上、０．８質量％以下である。上記範囲内で
あると、マトリックス樹脂と無機充填材との密着性を向上させることができとともに、良好な粘度特性及び流動特性が得られ、また硬化性の低下を抑えることができる。また、これらシランカップリング剤は、予め水あるいは必要に応じて酸又はアルカリを添加して、加水分解処理して用いてもよく、また予め無機充填材に処理されていてもよい。
本発明の半導体封止用エポキシ樹脂組成物には必要に応じて離型剤を用いることができる。使用できる離型剤としては、例えば、高級脂肪酸、高級脂肪酸金属塩、エステル系ワックス、ポリエチレン系ワックス等が挙げられ、これらは１種類を単独で用いても２種以上を併用しても構わない。これらのうちポリエチレン系ワックス、モンタン酸エステル系ワックスが離型性に優れ、炭化ケイ素が凝集し難いという点で好ましい。離型剤の配合量は特に制限されないが、全エポキシ樹脂組成物中０．０５質量％以上、３質量％以下が好ましく、より好ましくは０.１質量％以上、１質量％以下である。
本発明のエポキシ樹脂組成物は、（Ａ）エポキシ樹脂、（Ｂ）フェノール樹脂系硬化剤、（Ｃ）無機充填材、（Ｄ）カーボンブラックを含み、更に必要に応じて、硬化促進剤、シランカップリング剤、離型剤を用いるが、これ以外に、ハイドロタルサイト類やマグネシウム、アルミニウム、ビスマス、チタン、ジルコニウムから選ばれる元素の含水酸化物等のイオントラップ剤；チタネートカップリング剤、アルミニウムカップリング剤、アルミニウム／ジルコニウムカップリング剤等のシランカップリング剤以外のカップリング剤；シリコーンオイル、ゴム等の低応力添加剤；カテコール、ピロガロール、没食子酸、没食子酸エステル、１，２−ジヒドロキシナフタレン、２，３−ジヒドロキシナフタレン及びこれらの誘導体等の流動付与剤；チアゾリン、ジアゾール、トリアゾール、トリアジン、ピリミジン等の密着付与剤；臭素化エポキシ樹脂や三酸化アンチモン、ほう酸亜鉛、モリブデン酸亜鉛、フォスファゼン等の難燃剤等の添加剤を適宜配合しても差し支えない。
また、本発明の半導体封止用エポキシ樹脂組成物は、例えば、ミキサー等を用いて原料を充分に均一に混合したもの、更にその後、押し出し機、熱ロール又はニーダー等の混練機を用いて溶融混練し、冷却後粉砕したものなど、必要に応じて適宜分散度や流動性等を調整したものを用いることができる。
本発明の半導体封止用エポキシ樹脂組成物を用いて、半導体素子等の各種の電子部品を封止し、半導体装置を製造するには、トランスファーモールド、コンプレッションモールド、インジェクションモールド等の従来からの成形方法で硬化成形すればよい。尚、半導体封止用エポキシ樹脂組成物をトランスファーモールド、コンプレッションモールドにて成形硬化する場合、エポキシ樹脂組成物は、粉末又は顆粒状のものをそのまま用いても、打錠成形によりタブレット化したものを用いてもよい。
本発明で封止を行う半導体素子としては、特に限定されるものではなく、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード、固体撮像素子等が挙げられる。
本発明の半導体装置の形態としては、特に限定されないが、例えば、デュアル・インライン・パッケージ（ＤＩＰ）、プラスチック・リード付きチップ・キャリヤ（ＰＬＣＣ）、クワッド・フラット・パッケージ（ＱＦＰ）、スモール・アウトライン・パッケージ（ＳＯＰ）、スモール・アウトライン・Ｊリード・パッケージ（ＳＯＪ）、薄型スモール・アウトライン・パッケージ（ＴＳＯＰ）、薄型クワッド・フラット・パッケージ（ＴＱＦＰ）、テープ・キャリア・パッケージ（ＴＣＰ）、ボール・グリッド・アレイ（ＢＧＡ）、チップ・サイズ・パッケージ（ＣＳＰ）等が挙げられる。
上記トランスファーモールドなどの成形方法で封止された半導体装置は、そのまま、あるいは８０℃〜２００℃程度の温度で、１０分〜１０時間程度の時間をかけて完全硬化させた後、電子機器等に搭載される。
図１は、本発明に係る半導体封止用エポキシ樹脂組成物を用いた半導体装置の一例について、断面構造を示した図である。ダイパッド３上に、ダイボンド材硬化体２を介して半導体素子１が固定されている。半導体素子１の電極パッドとリードフレーム５との間はボンディングワイヤ４によって接続されている。半導体素子１は、封止用樹脂組成物の硬化体６によって封止されている。
図２は、本発明に係る半導体封止用エポキシ樹脂組成物を用いた片面封止型の半導体装置の一例について、断面構造を示した図である。基板８の表面に、ソルダーレジスト７の層が形成された積層体のソルダーレジスト７上にダイボンド材硬化体２を介して半導体素子１が固定されている。半導体素子１と基板８との導通をとるため、基板８の電極パッドが露出するよう、電極パッド上のソルダーレジスト７は、現像法により除去されている。半導体素子１の電極パッドと基板８の電極パッドとの間はボンディングワイヤ４によって接続されている。封止用樹脂組成物の硬化体６によって、基板８の半導体素子１が搭載された片面側のみが封止されている。基板８上の電極パッドは基板８上の非封止面側の半田ボール９と内部で接合されている。
以下に本発明の実施例を示すが、本発明はこれらに限定されるものではない。配合割合は質量部とする。
実施例及び比較例で用いたカーボンブラックの内容について以下に示す。尚、図３に、下記カーボンブラック１〜６における比表面積とＤＢＰ吸収量の関係をグラフで示した。（比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１））
カーボンブラック１：比表面積２９ｍ２／ｇ、ＤＢＰ吸収量７１ｃｍ３／１００ｇ
カーボンブラック２：比表面積５６ｍ２／ｇ、ＤＢＰ吸収量１０５ｃｍ３／１００ｇ
カーボンブラック３：比表面積３６ｍ２／ｇ、ＤＢＰ吸収量１４１ｃｍ３／１００ｇ
（比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２））
カーボンブラック４：比表面積１４１ｍ２／ｇ、ＤＢＰ吸収量１３０ｃｍ３／１００ｇ
カーボンブラック５：比表面積１１０ｍ２／ｇ、ＤＢＰ吸収量７８ｃｍ３／１００ｇ
（その他のカーボンブラック）
カーボンブラック６：比表面積８５ｍ２／ｇ、ＤＢＰ吸収量１０９ｃｍ３／１０１ｇ
実施例１
エポキシ樹脂１：下記式（１）で表されるビフェニレン骨格を有するフェノールアラルキル型エポキシ樹脂（日本化薬（株）製、商品名ＮＣ３０００Ｐ、軟化点５８℃、エポキシ当量２７３） ７３質量部
Figure 2011144235
フェノール樹脂系硬化剤１：下記式（２）で表されるビフェニレン骨格を有するフェノールアラルキル樹脂（明和化成（株）製、商品名ＭＥＨ−７８５１ＳＳ、軟化点１０７℃、水酸基当量２０４） ４５質量部
Figure 2011144235
溶融球状シリカ１：（平均粒径２４μｍ、比表面積３．５ｍ２／ｇ）
７７０質量部
溶融球状シリカ２：（平均粒径０．５μｍ、比表面積５．９ｍ２／ｇ）
１００質量部
カーボンブラック１ ２質量部
カーボンブラック４ １質量部
硬化促進剤：トリフェニルホスフィン（ケイ・アイ化成（株）製、商品名ＰＰ−３６０） ３質量部
カップリング剤１：Ｎ−フェニルγ−アミノプロピルトリメトキシシラン（信越化学（株）製、商品名ＫＢＭ−５７３） ２質量部
カップリング剤２：γ−メルカプトプロピルトリメトキシシラン（信越化学（株）製、商品名ＫＢＭ−８０３） ２質量部
離型剤：モンタン酸エステル系ワックス（クラリアントジャパン（株）製、商品名リコルブＷＥ−４） ２質量部
をミキサーにて混合し、熱ロールを用いて、９５℃で８分間混練して冷却後粉砕し、エポキシ樹脂組成物を得た。得られたエポキシ樹脂組成物を、以下の方法で評価した。結果を表１に示す。
評価方法
スパイラルフロー：低圧トランスファー成形機（コータキ精機（株）製、ＫＴＳ−１５）を用いて、ＥＭＭＩ−１−６６に準じたスパイラルフロー測定用金型に、金型温度１７５℃、注入圧力６．９ＭＰa、保圧時間１２０秒の条件で、エポキシ樹脂組成物を注入し
、流動長を測定した。スパイラルフローは、流動性のパラメータであり、数値が大きい方が、流動性が良好である。単位はｃｍ。実施例１のエポキシ樹脂組成物では、１１５ｃｍと良好な流動性を示した。
着色性：低圧トランスファー成形機（第一精工製、ＧＰ−ＥＬＦ）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間９０秒の条件で、半導体チップ等をエポキシ樹脂組成物で封止成形し、１２個の８０ピンＱＦＰ（１４×２０×２．０ｍｍ厚）を作製し、更に１７５℃、８時間でポストキュアした。その表面を観察し、着色性を評価した。１２個全てが全く問題ない場合を◎、一部微妙な色ムラはあるものの１２個全てが使用可能な場合を○、やや薄く１個でも使用できないものがある場合を△、極めて薄く１２個全てが使用できない場合を×と表示した。実施例１は、１２個全てが全く問題なく、良好な着色性を示した。
ＹＡＧレーザーマーキング性：低圧トランスファー成形機（第一精工製、ＧＰ−ＥＬＦ）を用いて、金型温度１７５℃、注入圧力９．８ＭＰａ、硬化時間９０秒の条件で、半導体チップ等をエポキシ樹脂組成物で封止成形し、１２個の８０ピンＱＦＰ（１４×２０×２．０ｍｍ厚）を作製し、更に１７５℃、８時間でポストキュアした。次に、日本電気（株）製のマスクタイプのＹＡＧレーザー捺印機（印加電圧２．４ｋＶ、パルス幅１２０μｓで１５Ａ、３０ｋＨｚ、４００ｍｍ／ｓｅｃの条件）でマーキングし、印字の視認性（ＹＡＧレーザーマーキング性）を評価した。１２個全てが全く問題ない場合を◎、一部微妙な欠けはあるものの１２個全てが使用可能な場合を○、一部に欠けがあり１個でも使用できないものがある場合を△、欠けが大きく１２個全てが使用できない場合を×と表示した。実施例１は、１２個全てが全く問題なく、良好な視認性を示した。
実施例２〜７、比較例１〜１０
表１、２の配合に従い、実施例１と同様にしてエポキシ樹脂組成物を得て、実施例１と同様にして評価した。結果を表１、２に示す。
上述していない実施例１以外で用いた原材料を以下に示す。
エポキシ樹脂２：下記式（３）で表される成分を主成分とするビフェニル型エポキシ樹脂（ジャパンエポキシレジン（株）製、商品名ＹＸ−４０００、エポキシ当量１９０、融点１０５℃）
Figure 2011144235
フェノール樹脂系硬化剤２：下記式（４）で表されるフェニレン骨格を有するフェノールアラルキル樹脂（三井化学（株）製、商品名ＸＬＣ−ＬＬ、水酸基当量１６５、軟化点７９℃）
Figure 2011144235
Figure 2011144235
Figure 2011144235
実施例１〜７は、カーボンブラック（Ｄ）が、比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）と比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）とを含み、（ｄ１）成分、（ｄ２）成分の種類や量、（ｄ１）成分と（ｄ２）成分との配合質量比（ｄ１／ｄ２）を変えたもの、あるいは、樹脂系を変えたものを含むものであるが、いずれにおいても、流動性（スパイラルフロー）、着色性、ＹＡＧレーザーマーキング性に優れる結果が得られた。一方、（ｄ２）成分を用いなかった比較例１〜４は、いずれも着色性が劣る結果となっており、（ｄ１）成分の量を増やした比較例２や（ｄ２）成分の代わりにカーボンブラック６を用いた比較例４においても、着色性は良好なレベルとはならなかった。また、（ｄ１）成分を用いなかった比較例５〜８は、いずれもＹＡＧレーザーマーキング性が劣る結果となっており、（ｄ２）成分の量を増やした比較例６や（ｄ１）成分の代わりにカーボンブラック６を用いた比較例８においても、着色性は良好なレベルとはならなかった。さらに、（ｄ１）成分、（ｄ２）成分を用いる代わりに、カーボンブラック６のみを用いた比較例９、１０においては、カーボンブラックの量を増やしたものを含めて、着色性、ＹＡＧレーザーマーキング性ともに劣る結果となった。
本発明に従うと、良好なレーザーマーキング性を有する半導体封止用エポキシ樹脂組成物が得られるので、特に小型の半導体装置の製造用として好適に用いることができる。
１ 半導体素子
２ ダイボンド材硬化体
３ ダイパッド
４ ボンディングワイヤ
５ リードフレーム
６ 封止用樹脂組成物の硬化体
７ レジスト
８ 基板
９ 半田ボール

Claims (4)

  1. （Ａ）エポキシ樹脂、
    （Ｂ）フェノール樹脂系硬化剤、
    （Ｃ）無機充填材、
    （Ｄ）カーボンブラック
    を含み、
    前記カーボンブラック（Ｄ）が、比表面積が７０ｍ２／ｇ以下のカーボンブラック（ｄ１）と比表面積が１００ｍ２／ｇ以上のカーボンブラック（ｄ２）とを含むことを特徴とする半導体封止用エポキシ樹脂組成物。
  2. 前記カーボンブラック（ｄ２）が、比表面積が１００ｍ２／ｇ以上で、かつＤＢＰ吸収量が９０ｃｍ３／１００ｇ以上であるものを含むことを特徴とする請求項１に記載の半導体封止用エポキシ樹脂組成物。
  3. 前記カーボンブラック（ｄ１）が、比表面積が７０ｍ２／ｇ以下で、かつＤＢＰ吸収量が１２０ｃｍ３／１００ｇ以下であるものを含むことを特徴とする請求項１又は２に記載の半導体封止用エポキシ樹脂組成物。
  4. 請求項１ないし請求項３のいずれか１項に記載の半導体封止用エポキシ樹脂組成物を用いて半導体素子を封止してなることを特徴とする半導体装置。
JP2010004771A 2010-01-13 2010-01-13 半導体封止用エポキシ樹脂組成物及び半導体装置 Active JP5347979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010004771A JP5347979B2 (ja) 2010-01-13 2010-01-13 半導体封止用エポキシ樹脂組成物及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010004771A JP5347979B2 (ja) 2010-01-13 2010-01-13 半導体封止用エポキシ樹脂組成物及び半導体装置

Publications (2)

Publication Number Publication Date
JP2011144235A true JP2011144235A (ja) 2011-07-28
JP5347979B2 JP5347979B2 (ja) 2013-11-20

Family

ID=44459383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010004771A Active JP5347979B2 (ja) 2010-01-13 2010-01-13 半導体封止用エポキシ樹脂組成物及び半導体装置

Country Status (1)

Country Link
JP (1) JP5347979B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019019231A (ja) * 2017-07-18 2019-02-07 味の素株式会社 樹脂組成物
WO2021241541A1 (ja) * 2020-05-29 2021-12-02 京セラ株式会社 樹脂組成物及び電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001302886A (ja) * 2000-04-24 2001-10-31 Hitachi Chem Co Ltd 封止用エポキシ樹脂組成物及び電子部品装置
JP2009275110A (ja) * 2008-05-14 2009-11-26 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001302886A (ja) * 2000-04-24 2001-10-31 Hitachi Chem Co Ltd 封止用エポキシ樹脂組成物及び電子部品装置
JP2009275110A (ja) * 2008-05-14 2009-11-26 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019019231A (ja) * 2017-07-18 2019-02-07 味の素株式会社 樹脂組成物
WO2021241541A1 (ja) * 2020-05-29 2021-12-02 京セラ株式会社 樹脂組成物及び電子部品
CN115605549A (zh) * 2020-05-29 2023-01-13 京瓷株式会社（Jp） 树脂组合物和电子部件

Also Published As

Publication number Publication date
JP5347979B2 (ja) 2013-11-20

Similar Documents

Publication Publication Date Title
JP4404050B2 (ja) 半導体封止用樹脂組成物およびこれを用いた半導体装置
JP4483655B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4692885B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4404051B2 (ja) 半導体封止用樹脂組成物およびこれを用いた半導体装置
JP2006282958A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2006328362A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5029063B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5347979B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4250987B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2007031691A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4561227B2 (ja) 半導体封止用樹脂組成物及び半導体装置
JP5070692B2 (ja) 半導体封止用エポキシ樹脂組成物および半導体装置
JP2008231242A (ja) エポキシ樹脂組成物及び半導体装置
JP2003105064A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5153050B2 (ja) エポキシ樹脂組成物及び半導体装置
JP5087860B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4951954B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2007262384A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP2013234305A (ja) 半導体封止用エポキシ樹脂組成物および半導体装置
JP5115098B2 (ja) 樹脂組成物および半導体装置
JP2005225971A (ja) エポキシ樹脂組成物及び半導体装置
JP2006143784A (ja) エポキシ樹脂組成物及び半導体装置
JP5055778B2 (ja) エポキシ樹脂組成物、エポキシ樹脂成形材料及び半導体装置
JP5009835B2 (ja) 光半導体封止用エポキシ樹脂組成物および光半導体装置
JP4951953B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5347979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150