JP2011143518A

JP2011143518A - Semiconductor device and method for manufacturing the same

Info

Publication number: JP2011143518A
Application number: JP2010007266A
Authority: JP
Inventors: Osamu Torayashiki; 治寅屋敷
Original assignee: Sumitomo Precision Products Co Ltd
Current assignee: Sumitomo Precision Products Co Ltd
Priority date: 2010-01-15
Filing date: 2010-01-15
Publication date: 2011-07-28
Anticipated expiration: 2030-01-15
Also published as: JP5547974B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor substrate having an insulation portion constituted of an insulation groove and an insulation member, in which generation of a warpage is suppressed. <P>SOLUTION: A mirror array device 1 includes electrode substrates 4. Each electrode substrate 4 includes a drive electrode 41 insulated from a neighboring portion because it is conductive in its thickness direction and is surrounded by insulation portions 5. Each insulation portion 5 is constituted of: an insulation groove 51 formed of the surface 4a of the electrode substrate 4; and an insulation member 52 embedded from the rear surface 4b of the electrode substrate and protruded into the insulation groove 51. In the electrode substrate 4, a stress relaxation groove 6 to relax the stress of the electrode substrate 4 is formed from the rear surface 4b side where the insulation member 52 is embedded. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体基板を備えた半導体装置及びその製造方法に関するものである。 The present invention relates to a semiconductor device including a semiconductor substrate and a manufacturing method thereof.

近年、多くの電子機器に半導体装置が使用されており、様々な半導体装置が開発されている。その半導体装置の１つに、半導体基板を備えた半導体装置であって、該半導体基板には厚み方向に導通し且つ周辺の部分から絶縁された導通部が形成されたものが知られている。 In recent years, semiconductor devices are used in many electronic devices, and various semiconductor devices have been developed. One of the semiconductor devices is a semiconductor device provided with a semiconductor substrate, in which a conductive portion that is conductive in the thickness direction and insulated from the peripheral portion is formed.

例えば、特許文献１には、そのような半導体装置の一例として、ＭＥＭＳ（Micro Electro Mechanical Systems）デバイスが記載されている。具体的には、特許文献１に係る半導体装置は、ＭＥＭＳミラーであって、駆動電極が形成された半導体基板と、該半導体基板と対向して設けられたミラーとを備えている。この駆動電極は、絶縁部により囲まれて、その周辺の部分と絶縁されていると共に、半導体基板の厚み方向に導通している。絶縁部は、半導体基板の一方の面から形成された絶縁用の溝（以下、絶縁溝という）と、半導体基板の他方の面から埋め込まれ且つ該絶縁溝内に突出する絶縁部材とで構成されている。このように、絶縁部を絶縁部材だけで構成するのではなく、絶縁溝と絶縁部材とを組み合わせて構成することによって、絶縁部におけるチャージアップを防止している。 For example, Patent Document 1 describes a MEMS (Micro Electro Mechanical Systems) device as an example of such a semiconductor device. Specifically, the semiconductor device according to Patent Document 1 is a MEMS mirror, and includes a semiconductor substrate on which a drive electrode is formed and a mirror provided to face the semiconductor substrate. The drive electrode is surrounded by an insulating portion, insulated from the peripheral portion thereof, and conducted in the thickness direction of the semiconductor substrate. The insulating portion includes an insulating groove (hereinafter referred to as an insulating groove) formed from one surface of the semiconductor substrate, and an insulating member that is embedded from the other surface of the semiconductor substrate and protrudes into the insulating groove. ing. As described above, the insulating portion is not configured only by the insulating member, but is configured by combining the insulating groove and the insulating member, thereby preventing charge-up in the insulating portion.

米国特許出願公開第２００８−０１１２０３８号公報US Patent Application Publication No. 2008-0112038

このような絶縁部を有する半導体基板においては、半導体基板の厚み方向において、一部に絶縁部材が埋め込まれ、それ以外の部分に絶縁溝が形成される。このような半導体基板は、厚み方向の一方側の構造と他方側の構造とが異なるため、半導体基板に反りが生じてしまう虞がある。 In a semiconductor substrate having such an insulating portion, an insulating member is embedded in part in the thickness direction of the semiconductor substrate, and an insulating groove is formed in the other part. In such a semiconductor substrate, the structure on one side in the thickness direction is different from the structure on the other side, and thus there is a possibility that the semiconductor substrate is warped.

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、絶縁溝と絶縁部材とで構成された絶縁部を有する半導体基板において、反りの発生を抑制することにある。 The present invention has been made in view of such a point, and an object thereof is to suppress the occurrence of warpage in a semiconductor substrate having an insulating portion constituted by an insulating groove and an insulating member.

本発明者は、前記の課題を解決すべく鋭意研究の結果、半導体基板の反りが絶縁部において生じる応力によるものであることを見出し、本発明をなすに至った。 As a result of intensive studies to solve the above-mentioned problems, the present inventor has found that the warpage of the semiconductor substrate is caused by the stress generated in the insulating portion, and has made the present invention.

すなわち、半導体基板に前記絶縁部を形成するためには、まず、半導体基板の一方の面に絶縁部材を埋め込むための溝を加工し、該溝に絶縁部材を埋め込み、その後、半導体基板の他方の面から絶縁溝を形成する。このように半導体基板に形成された溝に絶縁部材を埋め込む場合には、異なる部材（即ち、絶縁部材）が溝の表面に形成されたり、高温下で処理が行われたりするため、半導体基板の、絶縁部材が設けられた部分に応力が発生する。 That is, in order to form the insulating portion in the semiconductor substrate, first, a groove for embedding the insulating member is processed on one surface of the semiconductor substrate, the insulating member is embedded in the groove, and then the other surface of the semiconductor substrate is embedded. An insulating groove is formed from the surface. When the insulating member is embedded in the groove formed in the semiconductor substrate in this manner, a different member (that is, an insulating member) is formed on the surface of the groove or a process is performed at a high temperature. Stress is generated in the portion where the insulating member is provided.

例えば、絶縁部材を埋め込む方法として、ＣＶＤ（Chemical Vapor Deposition）を用いる方法が考えられる。ＣＶＤにおいては、半導体基板の溝の表面に、絶縁部材となる物質の粒子が堆積していき、やがて成膜されるが、この際に該膜と半導体基板との間で応力が発生する。また、別の方法として、熱酸化法により溝を酸化膜で埋め込む方法が考えられる。熱酸化法によれば、半導体基板が酸素（又は水蒸気）雰囲気中で加熱される。これにより、溝の表面にシリコン酸化膜が形成され、最終的には、溝がシリコン酸化膜で埋まる。この場合、高温下での処理であるため、半導体基板が常温に戻ると、半導体基板の、絶縁部材が設けられた部分に熱応力が生じる。 For example, as a method for embedding the insulating member, a method using CVD (Chemical Vapor Deposition) can be considered. In CVD, particles of a substance serving as an insulating member are deposited on the surface of a groove of a semiconductor substrate, and eventually a film is formed. At this time, stress is generated between the film and the semiconductor substrate. As another method, a method of filling the trench with an oxide film by a thermal oxidation method is conceivable. According to the thermal oxidation method, the semiconductor substrate is heated in an oxygen (or water vapor) atmosphere. Thereby, a silicon oxide film is formed on the surface of the groove, and finally, the groove is filled with the silicon oxide film. In this case, since the processing is performed at a high temperature, when the semiconductor substrate returns to room temperature, thermal stress is generated in the portion of the semiconductor substrate where the insulating member is provided.

そこで、本発明では、半導体基板に応力緩和溝を形成するようにしたものである。具体的には、本発明は、半導体基板を備えた半導体装置が対象である。そして、前記半導体基板は、その厚み方向に導通し且つ絶縁部で囲まれることによって周辺の部分から絶縁された導通部を有し、前記絶縁部は、前記半導体基板の一方の面から形成された絶縁溝と、該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁部材とで構成されており、前記半導体基板には、前記半導体基板の応力を緩和するための応力緩和溝が前記絶縁部材の設けられた面側から形成されているものとする。 Therefore, in the present invention, stress relaxation grooves are formed in the semiconductor substrate. Specifically, the present invention is directed to a semiconductor device including a semiconductor substrate. And the said semiconductor substrate has the conduction | electrical_connection part insulated from the peripheral part by being electrically conductive in the thickness direction and being enclosed by the insulation part, and the said insulation part was formed from one surface of the said semiconductor substrate An insulating groove and an insulating member provided to reach the inside of the insulating groove from the other surface of the semiconductor substrate. The semiconductor substrate has a stress relaxation groove for relaxing the stress of the semiconductor substrate. It shall be formed from the surface side in which the said insulating member was provided.

前記の構成によれば、絶縁溝と絶縁部材とで構成された絶縁部が形成された半導体基板において、絶縁部材が設けられた面に応力緩和溝を形成することによって、半導体基板の、絶縁部材が設けられた部分に生じる応力を緩和することができる。 According to the above configuration, in the semiconductor substrate in which the insulating portion composed of the insulating groove and the insulating member is formed, the stress relaxation groove is formed on the surface provided with the insulating member, whereby the insulating member of the semiconductor substrate is formed. It is possible to relieve stress generated in the portion provided with.

また、別の本発明は、半導体基板の一方の面から形成された絶縁溝と該半導体基板の他方の面から該絶縁溝内に達して設けられる絶縁部材とで構成された絶縁部で囲まれることによって周辺の部分から絶縁され且つその厚み方向に導通する導通部を有する半導体基板を備えた半導体装置の製造方法が対象である。そして、前記半導体基板の他方の面に前記絶縁部材を設けるための下溝と、該下溝よりも広い幅を有し且つ前記半導体基板の応力を緩和するための前記応力緩和溝とを前記半導体基板をエッチングすることにより同時に形成する溝形成工程と、前記下溝に前記絶縁部材を設ける溝埋工程と、前記絶縁部材の設けられた半導体基板の一方の面に該絶縁部材が露出するまで前記絶縁溝を形成する絶縁溝形成工程と、を含むものとする。 Another aspect of the present invention is surrounded by an insulating portion formed by an insulating groove formed from one surface of the semiconductor substrate and an insulating member provided to reach the insulating groove from the other surface of the semiconductor substrate. The object is a method for manufacturing a semiconductor device including a semiconductor substrate having a conductive portion that is insulated from a peripheral portion and is conductive in the thickness direction. The semiconductor substrate includes a lower groove for providing the insulating member on the other surface of the semiconductor substrate, and a stress relaxation groove having a width wider than the lower groove and for relaxing the stress of the semiconductor substrate. A groove forming step for forming simultaneously by etching; a groove filling step for providing the insulating member in the lower groove; and the insulating groove is formed until the insulating member is exposed on one surface of the semiconductor substrate provided with the insulating member. And an insulating groove forming step to be formed.

前記の構成によれば、絶縁部材を設けるための下溝と、該下溝よりも広い幅を有する応力緩和溝とをエッチングにより同時に形成することによって、応力緩和溝の方が下溝よりも、幅が広く且つ深く形成される。その結果、応力緩和溝を、前記半導体基板における、前記絶縁部材の設けられた面側から前記絶縁溝の底部を超えるように容易に形成することができると共に、前記溝埋工程において応力緩和溝が絶縁部材を構成する物質で埋められてしまうことを防止することができる。 According to the above configuration, the stress relaxation groove is wider than the lower groove by simultaneously forming the lower groove for providing the insulating member and the stress relaxation groove having a wider width than the lower groove by etching. And deeply formed. As a result, the stress relaxation groove can be easily formed from the surface side of the semiconductor substrate where the insulating member is provided so as to exceed the bottom of the insulating groove, and the stress relaxation groove can be formed in the groove filling step. It can be prevented that the insulating member is filled with a material constituting the insulating member.

本発明によれば、半導体基板において、絶縁部材が埋め込まれた面に応力緩和溝を形成することによって、半導体基板の、絶縁部材が設けられた部分に生じる応力を緩和して、半導体基板の反りを抑制することができる。 According to the present invention, in the semiconductor substrate, the stress relaxation groove is formed on the surface embedded with the insulating member, so that the stress generated in the portion of the semiconductor substrate provided with the insulating member is relaxed, and the warpage of the semiconductor substrate is performed. Can be suppressed.

実施形態１に係るミラーアレイデバイスの平面図である。1 is a plan view of a mirror array device according to Embodiment 1. FIG. 図１のII−II線における断面図である。It is sectional drawing in the II-II line of FIG. 電極基板の製造工程を説明するための電極基板の断面図であって、（Ａ）は、電極基板の裏面にマスキング処理が施された状態を、（Ｂ）は、電極基板にエッチング処理が施された状態を、（Ｃ）は、電極基板に熱酸化処理が施された後電極パッドが形成された状態を、（Ｄ）は、電極基板に絶縁溝が形成された状態を示す。It is sectional drawing of the electrode substrate for demonstrating the manufacturing process of an electrode substrate, Comprising: (A) is the state in which the masking process was performed to the back surface of an electrode substrate, (B) is an etching process to an electrode substrate. (C) shows a state in which an electrode pad is formed after the electrode substrate is subjected to thermal oxidation treatment, and (D) shows a state in which an insulating groove is formed in the electrode substrate. 変形例に係る電極基板の平面図である。It is a top view of the electrode substrate which concerns on a modification. 別の変形例に係る電極基板の平面図である。It is a top view of the electrode substrate which concerns on another modification. 実施形態２に係るジャイロスコープの平面図である。6 is a plan view of a gyroscope according to Embodiment 2. FIG. ジャイロスコープの電極基板の平面図である。It is a top view of the electrode substrate of a gyroscope. 図６のVIII−VIII線における断面図である。It is sectional drawing in the VIII-VIII line of FIG.

以下、本発明の実施形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

《発明の実施形態１》
図１は、本発明の例示的な実施形態１に係るミラーアレイデバイスの平面図を、図２は、図１のII−II線における断面図を示す。 Embodiment 1 of the Invention
1 is a plan view of a mirror array device according to an exemplary embodiment 1 of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II in FIG.

ミラーアレイデバイス１は、複数のミラー素子１０，１０，…がアレイ状に配列されて構成されている。各ミラー素子１０は、ミラー２と、ベース部材３と、ミラー２をベース部材３に対して支持するためのヒンジ２１と、ミラー２及びベース部材３と対向して設けられる電極基板４と、ベース部材３と電極基板４との間に介設されるスペーサ３１とを備えている。ミラーアレイデバイス１において、複数のミラー素子１０，１０，…のベース部材３，３，…は、共通の１つの部材で構成されている。同様に、複数のミラー素子１０，１０，…の電極基板４，４，…も、共通の１つの部材で構成されている。ミラーアレイデバイス１は、いわゆるＭＥＭＳミラーであって、半導体微細加工技術を応用したマイクロマシニング技術で製造されている。このミラーアレイデバイス１は、半導体装置の一例である。 The mirror array device 1 is composed of a plurality of mirror elements 10, 10,... Arranged in an array. Each mirror element 10 includes a mirror 2, a base member 3, a hinge 21 for supporting the mirror 2 with respect to the base member 3, an electrode substrate 4 provided to face the mirror 2 and the base member 3, and a base A spacer 31 is provided between the member 3 and the electrode substrate 4. In the mirror array device 1, the base members 3, 3,... Of the plurality of mirror elements 10, 10,. Similarly, the electrode substrates 4, 4,... Of the plurality of mirror elements 10, 10,. The mirror array device 1 is a so-called MEMS mirror, and is manufactured by a micromachining technology to which a semiconductor microfabrication technology is applied. The mirror array device 1 is an example of a semiconductor device.

ミラー２、ヒンジ２１及びベース部材３は、例えば、シリコン基板から形成されている。ミラー２は、平面視略円形の平板状に形成されている。ミラー２は、ヒンジ２１を介してベース部材３に揺動可能に支持されている。ミラー２は、電極基板４とは反対側の面が鏡面となっており、該ミラー２に入射する光を反射するように構成されている。尚、「平面視」とは、「基板に対して直交する方向を向いて見たとき」を意味する。 The mirror 2, the hinge 21, and the base member 3 are formed from, for example, a silicon substrate. The mirror 2 is formed in a flat plate shape that is substantially circular in plan view. The mirror 2 is swingably supported by the base member 3 via a hinge 21. The mirror 2 has a mirror surface opposite to the electrode substrate 4 and is configured to reflect light incident on the mirror 2. The “plan view” means “when viewed in a direction orthogonal to the substrate”.

電極基板４は、シリコン基板で構成されている。電極基板４における、ミラー２と対向する部分には、駆動電極４１が形成されている。駆動電極４１は、ミラー２と同様に、平面視略円形に形成されている。駆動電極４１の裏面には、電極パッド４２が設けられている。電極パッド４２を介して駆動電極４１に電圧を印加することによって、ミラー２が静電力によりベース部材３から駆動電極４１側へ沈み込むように変位する。電極基板４は、半導体基板及び半導体装置の一例である。 The electrode substrate 4 is composed of a silicon substrate. A drive electrode 41 is formed on a portion of the electrode substrate 4 facing the mirror 2. Similar to the mirror 2, the drive electrode 41 is formed in a substantially circular shape in plan view. An electrode pad 42 is provided on the back surface of the drive electrode 41. By applying a voltage to the drive electrode 41 via the electrode pad 42, the mirror 2 is displaced by the electrostatic force so as to sink from the base member 3 to the drive electrode 41 side. The electrode substrate 4 is an example of a semiconductor substrate and a semiconductor device.

駆動電極４１は、電極基板４において、その周辺部分と絶縁部５を介して絶縁されている。また、駆動電極４１は、電極基板４の厚み方向に導通するようになっている。この駆動電極４１は、導通部の一例である。 The drive electrode 41 is insulated from the peripheral portion of the electrode substrate 4 via the insulating portion 5. The drive electrode 41 is electrically connected in the thickness direction of the electrode substrate 4. The drive electrode 41 is an example of a conduction part.

絶縁部５は、平面視で、駆動電極４１を囲むように閉じた形状をしている。すなわち、絶縁部５は、平面視略円形に形成されている。さらに詳しくは、絶縁部５は、電極基板４の一方の面４ａから形成された絶縁溝（即ち、エアギャップ）５１と、電極基板４の他方の面４ｂから埋め込まれた絶縁部材５２とで構成されている。以下、電極基板４の、ミラー２及びベース部材３と対向する面を表面と称し、その反対側の面を裏面と称する。すなわち、絶縁溝５１は電極基板４の表面４ａから形成されており、絶縁部材５２は電極基板４の裏面４ｂから埋め込まれている。絶縁部材５２は、電極基板４の裏面４ｂから形成された下溝５２ａに埋め込まれている。詳しくは、絶縁部材５２は、電極基板４に形成された下溝５２ａの内面に熱酸化により形成した熱酸化膜で構成されている。本実施形態では、電極基板４がシリコン基板であるため、絶縁部材５２は酸化シリコン（ＳｉＯ_２）である。また、絶縁部材５２の先端部は、絶縁溝５１内に突出している。すなわち、絶縁部材５２の先端部５２ｂは、絶縁溝５１の底面５１ａに立設するように構成されている。これら絶縁溝５１及び絶縁部材５２も、平面視略円形に形成されている。尚、絶縁部５において、前記絶縁部材５２の先端部５２ｂが少なくとも該絶縁溝５１内に達していればよい。 The insulating part 5 has a closed shape so as to surround the drive electrode 41 in plan view. That is, the insulating part 5 is formed in a substantially circular shape in plan view. More specifically, the insulating portion 5 includes an insulating groove (that is, an air gap) 51 formed from one surface 4 a of the electrode substrate 4 and an insulating member 52 embedded from the other surface 4 b of the electrode substrate 4. Has been. Hereinafter, the surface of the electrode substrate 4 facing the mirror 2 and the base member 3 is referred to as a front surface, and the opposite surface is referred to as a back surface. That is, the insulating groove 51 is formed from the front surface 4 a of the electrode substrate 4, and the insulating member 52 is embedded from the back surface 4 b of the electrode substrate 4. The insulating member 52 is embedded in a lower groove 52 a formed from the back surface 4 b of the electrode substrate 4. Specifically, the insulating member 52 is composed of a thermal oxide film formed by thermal oxidation on the inner surface of the lower groove 52 a formed in the electrode substrate 4. In the present embodiment, since the electrode substrate 4 is a silicon substrate, the insulating member 52 is silicon oxide (SiO ₂ ). Further, the distal end portion of the insulating member 52 protrudes into the insulating groove 51. That is, the distal end portion 52 b of the insulating member 52 is configured to stand on the bottom surface 51 a of the insulating groove 51. The insulating groove 51 and the insulating member 52 are also formed in a substantially circular shape in plan view. In the insulating portion 5, it is only necessary that the distal end portion 52 b of the insulating member 52 reaches at least the inside of the insulating groove 51.

このように絶縁部５が絶縁溝５１を含んで構成されているため、絶縁部５におけるチャージアップを防止することができる。また、駆動電極４１が電極基板４から切り離されてしまうため、絶縁部５を絶縁溝５１だけで構成することはできない。つまり、駆動電極４１が電極基板４から完全に切り離されないように、駆動電極４１とその周辺の部分とを絶縁部材５２で連結しておく必要がある。そして、この絶縁部材５２を、絶縁溝５１内に突出するように構成することによって、駆動電極４１とその周辺の部分とを確実に絶縁することができる。 Thus, since the insulating part 5 is comprised including the insulating groove | channel 51, the charge up in the insulating part 5 can be prevented. In addition, since the drive electrode 41 is separated from the electrode substrate 4, the insulating portion 5 cannot be configured by the insulating groove 51 alone. That is, it is necessary to connect the drive electrode 41 and its peripheral portion with the insulating member 52 so that the drive electrode 41 is not completely separated from the electrode substrate 4. By configuring the insulating member 52 so as to protrude into the insulating groove 51, it is possible to reliably insulate the drive electrode 41 from the surrounding portion.

また、電極基板４には、絶縁部材５２と電極基板４との間に生じる応力を緩和するための応力緩和溝６が形成されている。応力緩和溝６は、電極基板４の、絶縁部材５２が埋め込まれた面側、即ち、裏面４ｂから形成されている。応力緩和溝６は、絶縁部５の近傍に形成されている。本実施形態においては、応力緩和溝６は、電極基板４のうち、絶縁部５の外側において、絶縁部５に沿って形成されている。すなわち、応力緩和溝６は、絶縁部５と略同形状である平面視略円形をしている。応力緩和溝６の内面及び電極基板４の裏面４ｂには、絶縁部材５２と同様のシリコン酸化膜が形成されている。尚、このシリコン酸化膜はなくてもよい。応力緩和溝６の深さは、裏面４ｂから絶縁溝５１の底面までの距離よりも深くなっている。さらに、応力緩和溝６の深さは、裏面４ｂからの絶縁部材５２の先端までの距離よりも深くなっている。また、応力緩和溝６の幅は、絶縁部材５２のための下溝５２ａよりも広くなっている。ここで、応力緩和溝６の深さ及び幅は、シリコン酸化膜を除いた深さ及び幅を意味する。 In addition, the electrode substrate 4 is formed with a stress relaxation groove 6 for relaxing stress generated between the insulating member 52 and the electrode substrate 4. The stress relaxation groove 6 is formed from the surface side of the electrode substrate 4 in which the insulating member 52 is embedded, that is, the back surface 4b. The stress relaxation groove 6 is formed in the vicinity of the insulating portion 5. In the present embodiment, the stress relaxation groove 6 is formed along the insulating portion 5 outside the insulating portion 5 in the electrode substrate 4. That is, the stress relaxation groove 6 has a substantially circular shape in plan view that is substantially the same shape as the insulating portion 5. A silicon oxide film similar to the insulating member 52 is formed on the inner surface of the stress relaxation groove 6 and the back surface 4 b of the electrode substrate 4. Note that this silicon oxide film may be omitted. The depth of the stress relaxation groove 6 is deeper than the distance from the back surface 4 b to the bottom surface of the insulating groove 51. Furthermore, the depth of the stress relaxation groove 6 is deeper than the distance from the back surface 4b to the tip of the insulating member 52. The width of the stress relaxation groove 6 is wider than the lower groove 52 a for the insulating member 52. Here, the depth and width of the stress relaxation groove 6 mean the depth and width excluding the silicon oxide film.

このように、電極基板４の、絶縁部材５２の近傍に応力緩和溝６を形成することによって、電極基板４と絶縁部材５２との間で生じる応力を応力緩和溝６により吸収することができる。 Thus, by forming the stress relaxation groove 6 in the vicinity of the insulating member 52 of the electrode substrate 4, the stress generated between the electrode substrate 4 and the insulating member 52 can be absorbed by the stress relaxation groove 6.

続いて、電極基板４の製造方法の一例について、図３を参照しながら説明する。 Next, an example of a method for manufacturing the electrode substrate 4 will be described with reference to FIG.

まず、図３（Ａ）に示すように、電極基板４となるシリコン基板の一方の面（電極基板４の裏面４ｂに相当する。以下、裏面４ｂと称する。）にマスク４３を形成する。このマスク４３には、下溝５２ａ用のスリット４３ａと、応力緩和溝６用のスリット４３ｂとが形成されている。このとき、応力緩和溝６用のスリット４３ｂの幅が、下溝５２ａ用のスリット４３ａの幅よりも広くなっている。 First, as shown in FIG. 3A, a mask 43 is formed on one surface (corresponding to the back surface 4b of the electrode substrate 4; hereinafter referred to as the back surface 4b) of the silicon substrate to be the electrode substrate 4. In the mask 43, a slit 43a for the lower groove 52a and a slit 43b for the stress relaxation groove 6 are formed. At this time, the width of the slit 43b for the stress relaxation groove 6 is wider than the width of the slit 43a for the lower groove 52a.

次に、図３（Ｂ）に示すように、電極基板４に例えばボッシュプロセスを用いたＩＣＰ（Inductively Coupled Plasma）ドライエッチングを行う。その結果、電極基板４に下溝５２ａと応力緩和溝６とが形成される。ここで、応力緩和溝６用のスリット４３ｂの幅が、下溝５２ａ用のスリット４３ａの幅よりも広いため、応力緩和溝６の方が、下溝５２ａよりも広く且つ深く形成される。 Next, as shown in FIG. 3B, the electrode substrate 4 is subjected to ICP (Inductively Coupled Plasma) dry etching using, for example, a Bosch process. As a result, the lower groove 52 a and the stress relaxation groove 6 are formed in the electrode substrate 4. Here, since the width of the slit 43b for the stress relaxation groove 6 is wider than the width of the slit 43a for the lower groove 52a, the stress relaxation groove 6 is formed wider and deeper than the lower groove 52a.

続いて、図３（Ｃ）に示すように、熱酸化法によって、下溝５２ａをシリコン酸化膜で埋める。すなわち、シリコン基板を酸素（又は水蒸気）雰囲気中で加熱する。これにより、下溝５２ａの内面にシリコン酸化膜（ＳｉＯ_２膜）が形成されていき、最終的には、下溝５２ａがシリコン酸化膜で埋められる。この下溝５２ａを埋めているシリコン酸化膜が絶縁部材５２を構成する。このとき、電極基板４の裏面４ｂや応力緩和溝６の内面にもシリコン酸化膜が形成される。ただし、応力緩和溝６の幅は、下溝５２ａよりも広いため、応力緩和溝６がシリコン酸化膜で埋められることはない。その後、電極基板４の裏面４ｂのうち、駆動電極４１に相当する部分のＳｉＯ_２膜を除去した後に電極パッド４２を形成する。 Subsequently, as shown in FIG. 3C, the lower groove 52a is filled with a silicon oxide film by a thermal oxidation method. That is, the silicon substrate is heated in an oxygen (or water vapor) atmosphere. Thereby, a silicon oxide film (SiO ₂ film) is formed on the inner surface of the lower groove 52a, and finally the lower groove 52a is filled with the silicon oxide film. The silicon oxide film filling the lower groove 52a constitutes the insulating member 52. At this time, a silicon oxide film is also formed on the back surface 4 b of the electrode substrate 4 and the inner surface of the stress relaxation groove 6. However, since the stress relaxation groove 6 is wider than the lower groove 52a, the stress relaxation groove 6 is not filled with the silicon oxide film. Then, of the back surface 4b of the electrode substrate 4, an electrode pad 42 after removal of the SiO ₂ film in a portion corresponding to the driving electrodes 41.

その後、図３（Ｄ）に示すように、電極基板４の表面４ａからエッチングして、絶縁溝５１を加工する。エッチングは、絶縁部材５２の先端が露出するまで行う。 Thereafter, as shown in FIG. 3D, the insulating groove 51 is processed by etching from the surface 4 a of the electrode substrate 4. Etching is performed until the tip of the insulating member 52 is exposed.

こうして、絶縁溝５１と絶縁部材５２で構成される絶縁部５によって囲まれた駆動電極４１が、電極基板４に形成される。さらに、絶縁部５を囲むようにして、電極基板４の裏面４ｂに応力緩和溝６が形成される。 In this way, the drive electrode 41 surrounded by the insulating portion 5 composed of the insulating groove 51 and the insulating member 52 is formed on the electrode substrate 4. Further, a stress relaxation groove 6 is formed on the back surface 4 b of the electrode substrate 4 so as to surround the insulating portion 5.

このように、本実施形態では、絶縁部材５２が熱酸化法により形成される。熱酸化法で形成された絶縁部材５２は、例えば、ＣＶＤにより形成された絶縁部材と比較して、膜質（緻密性、電気特性、膜厚の均一性）が良好であり、絶縁耐圧も高い。その一方で、熱酸化法は、高温下での処理であるため、電極基板４と絶縁部材５２との熱膨張係数が異なることも相俟って、電極基板４の、絶縁部材５２が設けられた部分に大きな熱応力が発生する。さらに、絶縁部材５２が設けられているのは、電極基板４における厚み方向の一部だけである。そのため、電極基板４の厚み方向における絶縁部材５２側で膨張が生じて、電極基板４に反りが生じ易くなる。それに対して、本実施形態では、電極基板４のうち、絶縁部材５２，５２，…が埋め込まれた裏面４ｂに応力緩和溝６，６，…を形成することによって、絶縁部材５２が設けられた部分に生じる熱応力を吸収することができる。その結果、シリコンの結晶欠陥や電極基板４の反りの発生を防止することができる。特に、ミラーアレイデバイス１のように、多くの絶縁部５，５，…が集積した構成においては、有効である。 Thus, in this embodiment, the insulating member 52 is formed by a thermal oxidation method. The insulating member 52 formed by the thermal oxidation method has better film quality (denseness, electrical characteristics, film thickness uniformity) and higher withstand voltage than, for example, an insulating member formed by CVD. On the other hand, since the thermal oxidation method is a treatment at a high temperature, the insulating member 52 of the electrode substrate 4 is provided in consideration of the fact that the thermal expansion coefficients of the electrode substrate 4 and the insulating member 52 are different. A large thermal stress is generated in the part. Furthermore, the insulating member 52 is provided only in a part of the electrode substrate 4 in the thickness direction. Therefore, expansion occurs on the insulating member 52 side in the thickness direction of the electrode substrate 4, and the electrode substrate 4 is easily warped. On the other hand, in this embodiment, the insulating member 52 is provided by forming the stress relaxation grooves 6, 6,... On the back surface 4b of the electrode substrate 4 in which the insulating members 52, 52,. Thermal stress generated in the portion can be absorbed. As a result, generation of silicon crystal defects and warping of the electrode substrate 4 can be prevented. This is particularly effective in a configuration in which many insulating portions 5, 5,... Are integrated as in the mirror array device 1.

また、応力緩和溝６の深さを、裏面４ｂから絶縁溝５１の底面までの距離よりも深くすることによって、応力緩和溝６を、電極基板４のうち絶縁部材５２が埋まっている部分（即ち、裏面４ｂと絶縁溝５１の底面との間の部分）の厚さよりも深く形成することができる。こうすることで、電極基板４のうち絶縁部材５２が埋まっている部分に対して、電極基板４の厚み方向と直交する方向には必ず応力緩和溝６が存在することになる。その結果、絶縁部材５２が設けられた部分に生じる熱応力を応力緩和溝６でより一層吸収することができる。 Further, by making the depth of the stress relaxation groove 6 deeper than the distance from the back surface 4b to the bottom surface of the insulating groove 51, the stress relaxation groove 6 is formed in the portion of the electrode substrate 4 in which the insulating member 52 is buried (that is, The thickness between the back surface 4b and the bottom surface of the insulating groove 51) can be deeper. By doing so, the stress relaxation grooves 6 always exist in the direction orthogonal to the thickness direction of the electrode substrate 4 with respect to the portion of the electrode substrate 4 in which the insulating member 52 is buried. As a result, the thermal stress generated in the portion where the insulating member 52 is provided can be further absorbed by the stress relaxation groove 6.

さらに、電極基板４の製造時に、応力緩和溝６用のスリット４３ｂの幅を、下溝５２ａ用のスリット４３ａの幅よりも広くすることによって、応力緩和溝６を下溝５２ａよりも深く且つ広く形成することができる。 Further, when the electrode substrate 4 is manufactured, the stress relaxation groove 6 is formed deeper and wider than the lower groove 52a by making the width of the slit 43b for the stress relaxation groove 6 wider than the width of the slit 43a for the lower groove 52a. be able to.

応力緩和溝６を下溝５２ａよりも深く形成することによって、応力緩和溝６の深さを裏面４ｂから絶縁溝５１の底面までの距離よりも深くすることができる。すなわち、絶縁部材５２の先端は、下溝５２ａの底に位置する。そして、絶縁溝５１は、絶縁部材５２の先端が露出するまで掘り込まれる。その結果、応力緩和溝６の深さは、裏面４ｂから絶縁溝５１の底面までの距離よりも深くなる。 By forming the stress relaxation groove 6 deeper than the lower groove 52 a, the depth of the stress relaxation groove 6 can be made deeper than the distance from the back surface 4 b to the bottom surface of the insulating groove 51. That is, the tip of the insulating member 52 is located at the bottom of the lower groove 52a. The insulating groove 51 is dug until the tip of the insulating member 52 is exposed. As a result, the depth of the stress relaxation groove 6 becomes deeper than the distance from the back surface 4 b to the bottom surface of the insulating groove 51.

また、応力緩和溝６を下溝５２ａよりも広く形成することによって、絶縁部材５２を形成する際に応力緩和溝６に特別な処理を施さなくても、応力緩和溝６が埋まってしまうことを防止することができる。すなわち、絶縁部材５２を熱酸化法で形成する場合には、電極基板４を構成するシリコン基板が加熱されるため、応力緩和溝６の内面にもシリコン酸化膜が形成される。しかし、応力緩和溝６の方が下溝５２ａよりも広いため、下溝５２ａの方が先にシリコン酸化膜で埋まってしまう。その時点で、熱酸化を終了することで、応力緩和溝６が埋まることを防止することができる。 Further, by forming the stress relaxation groove 6 wider than the lower groove 52a, it is possible to prevent the stress relaxation groove 6 from being filled without special treatment of the stress relaxation groove 6 when forming the insulating member 52. can do. That is, when the insulating member 52 is formed by the thermal oxidation method, the silicon substrate constituting the electrode substrate 4 is heated, so that a silicon oxide film is also formed on the inner surface of the stress relaxation groove 6. However, since the stress relaxation groove 6 is wider than the lower groove 52a, the lower groove 52a is first filled with the silicon oxide film. At that time, by terminating the thermal oxidation, the stress relaxation groove 6 can be prevented from being filled.

さらにまた、絶縁部材５２を熱酸化法により形成したシリコン酸化膜で構成することによって、大量の基板を一括して処理することができるため、工程の簡略化を図ることができる。また、絶縁部材５２を熱酸化法により形成したシリコン酸化膜で構成することによって、後述するＣＶＤのシリコン酸化膜に比べて、熱酸化膜の方が絶縁耐圧を高く、さらには、パーティクルやピンホールによる絶縁耐圧不良を低減することができる。 Furthermore, since the insulating member 52 is formed of a silicon oxide film formed by a thermal oxidation method, a large number of substrates can be processed at a time, so that the process can be simplified. Further, since the insulating member 52 is composed of a silicon oxide film formed by a thermal oxidation method, the thermal oxide film has a higher withstand voltage than a CVD silicon oxide film, which will be described later. It is possible to reduce the insulation breakdown voltage failure due to.

尚、前述の説明では、絶縁部材５２を熱酸化法により形成する場合について説明したが、絶縁部材５２を別の方法で形成する場合であっても、同様の作用効果を奏することができる。例えば、熱酸化法以外の方法で、下溝５２ａを絶縁部材で埋める方法としては、コンフォーマル性が高いＣＶＤを用いる方法がある。つまり、ＣＶＤにより下溝５２ａの内面にシリコン酸化膜を形成する方法が考えられる。この場合、下溝５２ａの内面に酸化シリコンの粒子が蒸着し、膜を形成する際に、下溝５２ａの内面と膜との間に応力が発生する。また、ＣＶＤ処理後に、膜質を上げるために熱処理をすることもあり、その場合には、基板と膜との間に熱応力が発生する。また、別の方法としては、下溝５２ａに溶融ガラスを流し込む方法が考えられる。つまり、絶縁部材がガラスで構成される。この場合、溶融ガラスは高温であるため、電極基板４が常温に戻ると、電極基板４の、ガラスが設けられた部分に熱応力が生じる。このように熱酸化法以外の方法で下溝５２ａを絶縁部材で埋める構成であっても、絶縁部材と基板との間に応力が発生する。よって、電極基板４に前記応力緩和溝６を形成することにより、その応力を緩和することができる。 In the above description, the case where the insulating member 52 is formed by the thermal oxidation method has been described. However, even when the insulating member 52 is formed by another method, the same effect can be obtained. For example, as a method of filling the lower groove 52a with an insulating member by a method other than the thermal oxidation method, there is a method using CVD having high conformality. That is, a method of forming a silicon oxide film on the inner surface of the lower groove 52a by CVD is conceivable. In this case, when silicon oxide particles are deposited on the inner surface of the lower groove 52a to form a film, a stress is generated between the inner surface of the lower groove 52a and the film. In addition, after the CVD process, heat treatment may be performed to improve the film quality. In that case, thermal stress is generated between the substrate and the film. Another possible method is to pour molten glass into the lower groove 52a. That is, the insulating member is made of glass. In this case, since the molten glass is at a high temperature, when the electrode substrate 4 returns to room temperature, thermal stress is generated in the portion of the electrode substrate 4 where the glass is provided. As described above, even when the lower groove 52a is filled with the insulating member by a method other than the thermal oxidation method, stress is generated between the insulating member and the substrate. Therefore, the stress can be relieved by forming the stress relieving groove 6 in the electrode substrate 4.

また、絶縁部材５２は、シリコン酸化膜に限られるものではない。絶縁性が良く且つ埋め込み性が良い絶縁部材であれば、任意の材料を絶縁部材５２として適用できる。 Further, the insulating member 52 is not limited to the silicon oxide film. Any material can be used as the insulating member 52 as long as the insulating member has good insulating properties and good embedding properties.

尚、応力緩和溝６の形状は、前記実施形態に限られるものではない。例えば、図４に示すように、複数の平面視略正方形のミラーをアレイ状に配列したミラーアレイデバイスにおいては、電極基板４Ｂの駆動電極４１Ｂも平面視略正方形となる。同様に、絶縁溝５１Ｂも絶縁部材５２Ｂも、平面視略正方形に形成される。かかる場合には、応力緩和溝６Ｂ，６Ｂ，…も、平面視略正方形に形成される。このように、応力緩和溝６は、ミラーアレイデバイス１の絶縁部５の近傍に当該絶縁部５の形状と略同形状に形成されることが好ましい。尚、隣り合う駆動電極４１Ｂ、４１Ｂにおいて、応力緩和溝６Ｂが共通化されており、全体としては、応力緩和溝６Ｂ，６Ｂ，…は、駆動電極４１Ｂ，４１Ｂ，…を囲むように碁盤の目状に形成される。 In addition, the shape of the stress relaxation groove | channel 6 is not restricted to the said embodiment. For example, as shown in FIG. 4, in a mirror array device in which a plurality of mirrors having a substantially square shape in plan view are arranged in an array, the drive electrode 41B of the electrode substrate 4B also has a substantially square shape in plan view. Similarly, both the insulating groove 51B and the insulating member 52B are formed in a substantially square shape in plan view. In such a case, the stress relaxation grooves 6B, 6B,... Are also formed in a substantially square shape in plan view. Thus, the stress relaxation groove 6 is preferably formed in the vicinity of the insulating portion 5 of the mirror array device 1 in substantially the same shape as the insulating portion 5. It should be noted that the adjacent stress relief grooves 6B are shared by the drive electrodes 41B and 41B, and as a whole, the stress relief grooves 6B, 6B,... Surround the drive electrodes 41B, 41B,. It is formed in a shape.

また、図４における、応力緩和溝６Ｃ，６Ｃ，…が交わる部分には、図５に示すように、応力緩和溝６Ｃを形成しないようにしてもよい。つまり、平面視多角形状に形成され且つ絶縁部５Ｃに囲まれた導通部４１Ｃ，４１Ｃ，…がアレイ状に配列され、隣り合う導通部４１Ｃ，４１Ｃの重心を通る線分の垂直二等分線に沿って応力緩和溝６Ｃ，６Ｃ，…を形成する構成においては、複数の応力緩和溝６Ｃ，６Ｃ，…が交わる部分には、応力緩和溝６Ｃを形成しなくてもよい。この応力緩和溝６Ｃ，６Ｃ，…が交わる部分は、多角形状の導通部４１Ｃ，４１Ｃ，…の頂点が集まる部分であって、多角形状の導通部４１Ｃ，４１Ｃ，…の辺が隣り合う部分よりも絶縁部５Ｃとの間の距離が大きい。そのため、この部分に応力緩和溝６Ｃを設けても、絶縁部５Ｃの応力を緩和する効果が小さい。逆に、この部分に応力緩和溝６Ｃを形成しないことによって、基板４Ｃの強度を向上させることができる。つまり、応力緩和効果を低減することなく、基板４Ｃの強度を向上させることができる。ここで、「多角形」とは、実質的に多角形であればよく、図５に示す導通部４１Ｃのように、頂点がＲ状に形成されていてもよい。 Further, as shown in FIG. 5, the stress relaxation grooves 6C may not be formed at the portions where the stress relaxation grooves 6C, 6C,. That is, the conductive parts 41C, 41C,... Formed in a polygonal shape in plan view and surrounded by the insulating part 5C are arranged in an array, and the vertical bisector of the line segment passing through the center of gravity of the adjacent conductive parts 41C, 41C In the configuration in which the stress relaxation grooves 6C, 6C,... Are formed along, the stress relaxation grooves 6C do not have to be formed at a portion where the plurality of stress relaxation grooves 6C, 6C,. The portion where the stress relaxation grooves 6C, 6C,... Intersect is a portion where the apexes of the polygonal conductive portions 41C, 41C,... Gather, and the side of the polygonal conductive portions 41C, 41C,. Also, the distance from the insulating portion 5C is large. Therefore, even if the stress relaxation groove 6C is provided in this portion, the effect of relaxing the stress of the insulating portion 5C is small. Conversely, by not forming the stress relaxation groove 6C in this portion, the strength of the substrate 4C can be improved. That is, the strength of the substrate 4C can be improved without reducing the stress relaxation effect. Here, the “polygon” may be substantially polygonal, and the apex may be formed in an R shape like a conducting portion 41C shown in FIG.

《発明の実施形態２》
次に、例示的な実施形態２に係る２軸のジャイロスコープ２００について、図６〜８を参照しながら説明する。図６は、実施形態２に係るジャイロスコープの平面図であり、図７は、ジャイロスコープの電極基板の平面図であり、図８は、図６のVIII−VIII線における断面図である。 << Embodiment 2 of the Invention >>
Next, a biaxial gyroscope 200 according to an exemplary embodiment 2 will be described with reference to FIGS. 6 is a plan view of the gyroscope according to the second embodiment, FIG. 7 is a plan view of the electrode substrate of the gyroscope, and FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.

ジャイロスコープ２００は、リング状振動子２０２と、当該リング状振動子２０２をｃｏｓ２θの振動モードで駆動するための駆動電極２４０と、ベース部材２０３と、電極基板２０４と、スペーサ２３１と、支柱２３２とを備えている。リング状振動子２０２は、複数のスポーク２２１を介して支柱２３２に支持されている。ジャイロスコープ２００は、半導体微細加工技術を応用したマイクロマシニング技術で製造されている。このジャイロスコープ２００は、半導体装置の一例である。 The gyroscope 200 includes a ring-shaped vibrator 202, a drive electrode 240 for driving the ring-shaped vibrator 202 in a cos 2θ vibration mode, a base member 203, an electrode substrate 204, a spacer 231, and a column 232. It has. The ring-shaped vibrator 202 is supported by the support column 232 via a plurality of spokes 221. The gyroscope 200 is manufactured by a micromachining technology that applies a semiconductor microfabrication technology. The gyroscope 200 is an example of a semiconductor device.

リング状振動子２０２、ベース部材２０３、スポーク２２１及び支柱２３２の上部２３２ａは、例えば、シリコン基板から形成されている。 The ring-shaped vibrator 202, the base member 203, the spokes 221, and the upper portions 232a of the columns 232 are formed from, for example, a silicon substrate.

電極基板２０４は、シリコン基板で構成されている。電極基板２０４における、リング状振動子２０２と対向する部分には、１２個の電極２４１ａ，２４１ｂ，…が形成されている。１２個の電極２４１ａ，２４１ｂ，…は、それぞれ平面視略長方形に形成されている。これら１２個の電極２４１ａ，２４１ｂ，…は、支柱２３２を中心とする円周上に３０°ずつずれて配置されている。詳しくは、図７に示すΩ１方向の角速度を検出するための第１検出電極２４１ａ，２４１ａ，…が、支柱２３２を中心とする円周上に１２０°ずつの間隔で３つ配置されている。また、第１検出電極２４１ａ，２４１ａ，…とは逆位相となる位置、即ち、第１検出電極２４１ａ，２４１ａ，…のそれぞれから６０°の間隔を空けた位置に３つの第２検出電極２４１ｂ，２４１ｂ，…が配置されている。さらに、図７に示すΩ２方向の角速度を検出するための第３検出電極２４１ｃ，２４１ｃ，…が、第１検出電極２４１ａ，２４１ａ，…のそれぞれから周方向の一方側へ（図７では時計周りの方向へ）９０°の間隔を空けて配置されている。また、第３検出電極２４１ｃ，２４１ｃ，…とは逆位相となる位置、即ち、第３検出電極２４１ｃ，２４１ｃ，…のそれぞれから６０°の間隔を空けた位置に３つの第４検出電極２４１ｄ，２４１ｄ，…が配置されている。以下、第１〜第４検出電極２４１ａ，２４１ｂ，…について、電極の種類を区別しない場合には、「電極２４１」と総称する。この電極基板２０４は、半導体基板及び半導体装置の一例である。 The electrode substrate 204 is composed of a silicon substrate. Twelve electrodes 241a, 241b,... Are formed on a portion of the electrode substrate 204 facing the ring-shaped vibrator 202. The twelve electrodes 241a, 241b,... Are each formed in a substantially rectangular shape in plan view. These twelve electrodes 241 a, 241 b,... Are arranged 30 ° apart on the circumference centering on the column 232. Specifically, three first detection electrodes 241 a, 241 a,... For detecting angular velocity in the Ω1 direction shown in FIG. 7 are arranged at intervals of 120 ° on the circumference centering on the column 232. In addition, three second detection electrodes 241b, 241b, 241a,... Are in opposite phase to the first detection electrodes 241a, 241a,. 241b,... Are arranged. Furthermore, the third detection electrodes 241c, 241c,... For detecting the angular velocity in the Ω2 direction shown in FIG. 7 are moved from the first detection electrodes 241a, 241a,. Are arranged with an interval of 90 °. In addition, three fourth detection electrodes 241d, 241d, 241d, 241c,... Are positioned in opposite phases to the third detection electrodes 241c, 241c,. 241d,... Are arranged. Hereinafter, the first to fourth detection electrodes 241a, 241b,... Are collectively referred to as “electrodes 241” when the types of the electrodes are not distinguished. The electrode substrate 204 is an example of a semiconductor substrate and a semiconductor device.

電極２４１の裏面には、電極パッド２４２が設けられている。電極２４１は、電極基板２０４において、その周辺部分と絶縁部２０５を介して絶縁されている。また、電極２４１は、電極基板２０４の厚み方向に導通するようになっている。この電極２４１は、導通部の一例である。 An electrode pad 242 is provided on the back surface of the electrode 241. The electrode 241 is insulated from the peripheral portion of the electrode substrate 204 via the insulating portion 205. The electrode 241 is electrically connected in the thickness direction of the electrode substrate 204. The electrode 241 is an example of a conduction part.

絶縁部２０５は、平面視で、電極２４１を囲むように閉じた形状（具体的には、略長方形状）をしている。絶縁部２０５の構成は、実施形態１の絶縁部５と同様であり、電極基板２０４の表面２０４ａから形成された絶縁溝２５１と、電極基板２０４の裏面２０４ｂから埋め込まれた絶縁部材２５２とで構成されている。 The insulating part 205 has a closed shape (specifically, a substantially rectangular shape) so as to surround the electrode 241 in plan view. The configuration of the insulating unit 205 is the same as that of the insulating unit 5 of the first embodiment, and includes an insulating groove 251 formed from the front surface 204a of the electrode substrate 204 and an insulating member 252 embedded from the back surface 204b of the electrode substrate 204. Has been.

また、支柱２３２も、絶縁部２０５を介してその周辺部分と絶縁されている。支柱２３２の絶縁部２０５は、平面視略円形に形成されている。 In addition, the support column 232 is also insulated from its peripheral portion through the insulating portion 205. The insulating part 205 of the column 232 is formed in a substantially circular shape in plan view.

そして、電極基板２０４には、電極基板２０４の、絶縁部材２５２が設けられた部分に生じる応力を緩和するための応力緩和溝２０６，２０６，…が形成されている。応力緩和溝２０６，２０６，…は、電極基板２０４の、絶縁部材２５２が埋め込まれた面側、即ち、裏面２０４ｂから形成されている。応力緩和溝２０６，２０６，…は、絶縁部２０５の近傍に形成されている。本実施形態においては、応力緩和溝２０６は、電極基板２０４のうち、絶縁部２０５の外側に形成されている。詳しくは、応力緩和溝２０６，２０６，…は、支柱２３２と、電極２４１，２４１，…の、支柱２３２側の短辺との間において、平面視略円形に形成された応力緩和溝２０６と、電極２４１，２４１，…の、支柱２３２と反対側の短辺を囲む平面視略円形の応力緩和溝２０６と、隣り合う電極２４１，２４１の長辺の間を、内側の円形の応力緩和溝２０６から外側の円形の応力緩和溝２０６まで放射状に延びる直線状の応力緩和溝２０６とを含んでいる。応力緩和溝２０６の内面及び電極基板２０４の裏面２０４ｂには、絶縁部材２５２と同様のシリコン酸化膜が形成されている。応力緩和溝２０６の深さは、裏面２０４ｂから絶縁溝２５１の底面までの距離よりも深くなっている。さらに、応力緩和溝２０６の深さは、裏面２０４ｂからの絶縁部材２５２の先端までの距離よりも深くなっている。また、応力緩和溝２０６の幅は、絶縁部材２５２のための下溝２５２ａよりも広くなっている。 In the electrode substrate 204, stress relaxation grooves 206, 206,... For relaxing stress generated in the portion of the electrode substrate 204 where the insulating member 252 is provided are formed. The stress relaxation grooves 206, 206,... Are formed from the surface side of the electrode substrate 204 in which the insulating member 252 is embedded, that is, the back surface 204b. The stress relaxation grooves 206, 206,... Are formed in the vicinity of the insulating portion 205. In the present embodiment, the stress relaxation groove 206 is formed outside the insulating portion 205 in the electrode substrate 204. Specifically, the stress relaxation grooves 206, 206,... Are formed between the support column 232 and the short sides of the electrodes 241, 241,. The electrode 241, 241,... Has a substantially circular stress relaxation groove 206 that surrounds the short side opposite to the column 232, and the inner circular stress relaxation groove 206 between the long sides of the adjacent electrodes 241, 241. Straight stress relaxation grooves 206 extending radially from the outer circular stress relaxation grooves 206 to the outer circular stress relaxation grooves 206. A silicon oxide film similar to the insulating member 252 is formed on the inner surface of the stress relaxation groove 206 and the back surface 204 b of the electrode substrate 204. The depth of the stress relaxation groove 206 is deeper than the distance from the back surface 204 b to the bottom surface of the insulating groove 251. Furthermore, the depth of the stress relaxation groove 206 is deeper than the distance from the back surface 204b to the tip of the insulating member 252. The width of the stress relaxation groove 206 is wider than the lower groove 252 a for the insulating member 252.

本実施形態によれば、電極基板２０４のうち、絶縁部材２５２，２５２，…が埋め込まれた裏面２０４ｂに応力緩和溝２０６，２０６，…を形成することによって、絶縁部材２５２が設けられた部分に生じる熱応力を吸収することができる。その結果、シリコンの結晶欠陥や電極基板２０４の反りの発生を防止することができる。 According to the present embodiment, the stress relaxation grooves 206, 206,... Are formed on the back surface 204b in which the insulating members 252, 252,. The generated thermal stress can be absorbed. As a result, generation of silicon crystal defects and warping of the electrode substrate 204 can be prevented.

《その他の実施形態》
本発明は、前記実施形態について、以下のような構成としてもよい。 << Other Embodiments >>
The present invention may be configured as follows with respect to the embodiment.

すなわち、ミラーアレイデバイスやジャイロスコープに限られず、導通部を有する半導体基板を備えた半導体装置であれば、任意の構成に前記応力緩和溝を適用することができる。さらには、絶縁部５，５Ｂ，５Ｃ，２０５で分離される部分は、電極に限られるものではない。つまり、基板の一方の面から他方の面側へ電気を導通させる部分であればよい。すなわち、半導体基板を領域ごとに電気的に分離する構造、即ち、素子分離する構造であれば、前記の構成を適用できる。 That is, the stress relaxation groove can be applied to any configuration as long as it is not limited to a mirror array device or a gyroscope as long as it is a semiconductor device including a semiconductor substrate having a conductive portion. Furthermore, the portions separated by the insulating portions 5, 5B, 5C, and 205 are not limited to electrodes. That is, any portion that conducts electricity from one surface of the substrate to the other surface side may be used. That is, the above-described configuration can be applied to any structure that electrically isolates the semiconductor substrate for each region, that is, a structure that separates elements.

さらに、前記実施形態では、応力緩和溝６，６Ｂ，６Ｃ，２０６は、絶縁部５，５Ｂ，５Ｃ，２０５の外側にしか形成されていないが、絶縁部５，５Ｂ，５Ｃ，２０５の内側、即ち、導通部である電極４１，４１Ｂ，４１Ｃ，２４１に形成してもよい。 Furthermore, in the above embodiment, the stress relaxation grooves 6, 6B, 6C, 206 are formed only outside the insulating portions 5, 5B, 5C, 205, but inside the insulating portions 5, 5B, 5C, 205, That is, you may form in the electrodes 41, 41B, 41C, and 241 which are conduction | electrical_connection parts.

また、前記実施形態では、応力緩和溝６，２０６の深さが、電極基板４，２０４の裏面４ｂ，２０４ｂから絶縁溝５１，２５１の底面５１ａ，２５１ａまでの距離よりも深くなっているが、これに限られるものではない。すなわち、応力緩和溝６，２０６の深さは、電極基板４，２０４の裏面４ｂ，２０４ｂから絶縁溝５１，２５１の底面５１ａ，２５１ａまでの距離と同じであってもよいし、電極基板４，２０４の裏面４ｂ，２０４ｂから絶縁溝５１，２５１の底面５１ａ，２５１ａまでの距離よりも浅くてもよい。ただし、絶縁部材５２，２５２が設けられた部分に生じる応力を十分に緩和する観点からは、応力緩和溝５１，２５１の深さが、電極基板４，２０４の裏面４ｂ，２０４ｂから絶縁溝５１，２５１の底面５１ａ，２５１ａまでの距離よりも深くなっていることが好ましい。 In the embodiment, the depth of the stress relaxation grooves 6, 206 is deeper than the distance from the back surfaces 4 b, 204 b of the electrode substrates 4, 204 to the bottom surfaces 51 a, 251 a of the insulating grooves 51, 251, It is not limited to this. That is, the depth of the stress relaxation grooves 6, 206 may be the same as the distance from the back surfaces 4 b, 204 b of the electrode substrates 4, 204 to the bottom surfaces 51 a, 251 a of the insulating grooves 51, 251, The distance from the back surfaces 4b and 204b of 204 to the bottom surfaces 51a and 251a of the insulating grooves 51 and 251 may be shallower. However, from the viewpoint of sufficiently relieving the stress generated in the portions where the insulating members 52 and 252 are provided, the depth of the stress relaxation grooves 51 and 251 is determined from the back surfaces 4b and 204b of the electrode substrates 4 and 204. It is preferable that it is deeper than the distance to the bottom surfaces 51a and 251a of 251.

尚、以上の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。 In addition, the above embodiment is an essentially preferable illustration, Comprising: It does not intend restrict | limiting the range of this invention, its application thing, or its use.

以上説明したように、本発明は、半導体基板を備えた半導体装置及びその製造方法について有用である。 As described above, the present invention is useful for a semiconductor device including a semiconductor substrate and a manufacturing method thereof.

１ミラーアレイデバイス（半導体装置）
４，４Ｂ，４Ｃ電極基板（半導体基板）
４ａ表面（一方の面）
４ｂ裏面（他方の面）
４１駆動電極（導通部）
５，５Ｂ，５Ｃ絶縁部
５１，５１Ｂ，５１Ｃ絶縁溝
５２，５２Ｃ，５２Ｃ絶縁部材
５２ａ下溝
６，６Ｂ，６Ｃ応力緩和溝
２００ジャイロスコープ（半導体装置）
２０４電極基板（半導体基板）
２０４ａ表面（一方の面）
２０４ｂ裏面（他方の面）
２４１ａ駆動電極（導通部）
２４１ｂ検出電極（導通部）
２０５絶縁部
２５１絶縁溝
２５２絶縁部材
２５２ａ下溝
２０６応力緩和溝 1 Mirror array device (semiconductor device)
4,4B, 4C Electrode substrate (semiconductor substrate)
4a Surface (one side)
4b Back side (the other side)
41 Drive electrode (conduction part)
5, 5B, 5C Insulating part 51, 51B, 51C Insulating groove 52, 52C, 52C Insulating member 52a Lower groove 6, 6B, 6C Stress relaxation groove 200 Gyroscope (semiconductor device)
204 Electrode substrate (semiconductor substrate)
204a Surface (one side)
204b Back side (the other side)
241a Drive electrode (conduction part)
241b Detection electrode (conduction part)
205 Insulating part 251 Insulating groove 252 Insulating member 252a Lower groove 206 Stress relaxation groove

Claims

A semiconductor device comprising a semiconductor substrate,
The semiconductor substrate has a conductive portion that is conductive from the surrounding portion by being conductive in the thickness direction and surrounded by the insulating portion;
The insulating portion includes an insulating groove formed from one surface of the semiconductor substrate and an insulating member provided to reach the insulating groove from the other surface of the semiconductor substrate,
A semiconductor device in which a stress relaxation groove for relaxing stress of the semiconductor substrate is formed in the semiconductor substrate from a surface side on which the insulating member is provided.

The semiconductor device according to claim 1,
The depth of the stress relaxation groove is a semiconductor device deeper than the distance from the surface on which the insulating member is provided to the bottom of the insulating groove.

The semiconductor device according to claim 1 or 2,
The insulating member is provided in a lower groove formed in the semiconductor substrate;
The stress relaxation groove is a semiconductor device having a width wider than that of the lower groove.

The semiconductor device according to any one of claims 1 to 3,
The said insulating member is a semiconductor device comprised by the thermal oxide film which thermally oxidized the said semiconductor substrate.

By being surrounded by an insulating portion composed of an insulating groove formed from one surface of the semiconductor substrate and an insulating member provided to reach the insulating groove from the other surface of the semiconductor substrate, it is insulated from the peripheral portion. And it is a manufacturing method of a semiconductor device provided with a semiconductor substrate which has a conduction part which conducts in the thickness direction,
Etching the semiconductor substrate with a lower groove for providing the insulating member on the other surface of the semiconductor substrate and a stress relaxation groove having a width wider than the lower groove and for relaxing the stress of the semiconductor substrate A groove forming step to be simultaneously formed,
A groove filling step of providing the insulating member in the lower groove;
An insulating groove forming step of forming the insulating groove until the insulating member is exposed on one surface of the semiconductor substrate provided with the insulating member.

In the manufacturing method of the semiconductor device according to claim 5,
The groove filling step is a method of manufacturing a semiconductor device in which the insulating member is provided in the lower groove by thermally oxidizing the semiconductor substrate.