KR20200044439A - MEMS device package - Google Patents
MEMS device package Download PDFInfo
- Publication number
- KR20200044439A KR20200044439A KR1020180125204A KR20180125204A KR20200044439A KR 20200044439 A KR20200044439 A KR 20200044439A KR 1020180125204 A KR1020180125204 A KR 1020180125204A KR 20180125204 A KR20180125204 A KR 20180125204A KR 20200044439 A KR20200044439 A KR 20200044439A
- Authority
- KR
- South Korea
- Prior art keywords
- mems
- bolometer
- device package
- mems device
- structures
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
- B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
- B81B1/004—Through-holes, i.e. extending from one face to the other face of the wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0207—Bolometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
Description
본 발명은 패키지 및 그 제조방법에 관한 것으로서, 특히 멤스(MEMS: Micro Electro Mechanical Systems) 디바이스 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a package and a method for manufacturing the same, and more particularly, to a MEMS (Micro Electro Mechanical Systems) device package and a method for manufacturing the same.
일반적으로 멤스 디바이스는 기계요소 부품, 센서, 액츄에이터, 전자 회로를 하나의 실리콘 하부 구조체상에 집적화한 디바이스를 가리키며, 현재 제품으로서 시판되고 있는 것으로서는 프린터 헤드, 압력 센서, 가속도 센서, 자이로스코프, DMD(프로젝터) 등이 있다.In general, MEMS devices refer to devices in which mechanical component parts, sensors, actuators, and electronic circuits are integrated on a single silicon substructure, and are commercially available as printer heads, pressure sensors, acceleration sensors, gyroscopes, and DMDs. (Projector).
주요 부분은 반도체 프로세스를 이용해 제작되지만, 반도체 집적회로가 평면을 가공하는 프로세스로 제작되는데 비하여 입체 형상을 형성할 필요가 있어 반도체 집적회로의 제작에는 사용되지 않는 공정을 사용할 필요가 있다. The main part is manufactured using a semiconductor process, but it is necessary to use a process that is not used in the manufacture of a semiconductor integrated circuit because it is necessary to form a three-dimensional shape as compared to a process in which a semiconductor integrated circuit is processed into a plane.
관련 선행기술로는 대한민국 특허출원번호 KR20020058021호(2002.09.25.출원, 발명의 명칭 : 멤스기술을 이용한 중공형 마이크로-프로브의 제조방법 및 이에 따른 마이크로-프로브)가 있다.A related prior art is the Republic of Korea Patent Application No. KR20020058021 (2002.09.25., The name of the invention: a method for manufacturing a hollow micro-probe using MEMS technology and a micro-probe accordingly).
본 발명은 제조비용을 절감할 수 있으며 생산성을 향상시킬 수 있는 멤스 디바이스 패키지 및 그 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a MEMS device package and a manufacturing method capable of reducing manufacturing cost and improving productivity.
본 발명의 일 관점에 따른 멤스 디바이스 패키지는 하부 구조체; 상기 하부 구조체에서 상방 이격되되 각각은 좌우로 서로 이격되어 어레이 배치된, 복수의 볼로미터 멤스 구조체; 하부 구조체와 볼로미터 멤스 구조체를 전기적으로 연결하는 적어도 하나 이상의 전기적 연결부; 하부 구조체 상에 배치되되, 볼로미터 멤스 구조체와 전기적 연결부를 하우징하는, 상부 구조체; 및 하부 구조체로부터 상방으로 신장하여 상부 구조체를 구조적으로 지지하도록 구성된 적어도 하나 이상의 비아 구조체; 를 포함하되, 상부 구조체와 하부 구조체 사이의 공간은 복수의 볼로미터 멤스 구조체 사이에서 분리되지 않고 복수의 볼로미터 멤스 구조체를 가로질러 서로 연결된 단일한 공간이다. A MEMS device package according to an aspect of the present invention includes a lower structure; A plurality of bolometer MEMS structures spaced apart from each other in the lower structure, each spaced apart from each other in an array; At least one electrical connection for electrically connecting the lower structure and the bolometer MEMS structure; An upper structure disposed on the lower structure and housing the bolometer MEMS structure and the electrical connection; And at least one via structure configured to extend upward from the lower structure to structurally support the upper structure. Including, the space between the upper structure and the lower structure is a single space that is not separated between a plurality of bolometer MEMS structures and is connected to each other across a plurality of bolometer MEMS structures.
상기 멤스 디바이스 패키지에서, 상부 구조체의 측벽은 복수의 볼로미터 멤스 구조체 사이에 개재되어 배치되지 않고 복수의 볼로미터 멤스 구조체를 모두 둘러싸도록 외곽에 배치될 수 있다. In the MEMS device package, sidewalls of the upper structure may not be interposed between the plurality of bolometer MEMS structures and may be disposed outside to surround all the plurality of bolometer MEMS structures.
상기 멤스 디바이스 패키지에서, 적어도 하나 이상의 전기적 연결부는 각각의 볼로미터 멤스 구조체의 모서리의 일부에 배치된 복수의 전기적 연결부를 포함하고, 적어도 하나 이상의 비아 구조체는 각각의 볼로미터 멤스 구조체의 모서리의 다른 일부에 배치된 복수의 비아 구조체를 포함할 수 있다. In the MEMS device package, at least one electrical connection includes a plurality of electrical connections disposed on a portion of the edge of each bolometer MEMS structure, and the at least one via structure is disposed on a different portion of the edge of each bolometer MEMS structure. It may include a plurality of via structures.
상기 멤스 디바이스 패키지에서, 하부구조체의 주면과 나란한 평면 상에서, 각각의 볼로미터 멤스 구조체의 모서리를 따라 배치되는 복수의 전기적 연결부와 복수의 비아 구조체는 교번적으로 배열될 수 있다. In the MEMS device package, on the plane parallel to the main surface of the substructure, a plurality of electrical connections and a plurality of via structures arranged along the edges of each bolometer MEMS structure may be alternately arranged.
상기 멤스 디바이스 패키지에서, 하부구조체의 주면과 나란한 평면 상에서, 적어도 하나 이상의 비아 구조체는 각각의 볼로미터 멤스 구조체의 중심으로부터 동일한 거리 만큼 이격되어 배치된 적어도 하나 이상의 비아 구조체를 포함할 수 있다. In the MEMS device package, on a plane parallel to the main surface of the substructure, the at least one via structure may include at least one via structure disposed at the same distance from the center of each bolometer MEMS structure.
상기 멤스 디바이스 패키지는, 비아 구조체의 적어도 일부의 표면 상에 형성된 게터(getter);를 더 포함할 수 있다.The MEMS device package may further include a getter formed on a surface of at least a portion of the via structure.
상기 멤스 디바이스 패키지는, 상부 구조체와 하부 구조체 사이의 공간 내에 배치된 게터(getter);를 더 포함할 수 있다. The MEMS device package may further include a getter disposed in a space between the upper structure and the lower structure.
상기 멤스 디바이스 패키지에서, 복수의 볼로미터 멤스 구조체의 각각은 서로 인접하여 배치된 단위픽셀부를 각각 구성할 수 있다. In the MEMS device package, each of the plurality of bolometer MEMS structures may constitute a unit pixel portion disposed adjacent to each other.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조비용을 절감할 수 있으며 생산성을 향상시킬 수 있는 멤스 디바이스 패키지를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to one embodiment of the present invention made as described above, it is possible to reduce the manufacturing cost and implement a MEMS device package that can improve productivity. Of course, the scope of the present invention is not limited by these effects.
도 1은 본 발명의 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 평면도이다.
도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 멤스 디바이스 패키지의 제조방법을 순차적으로 도해하는 단면도들이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 멤스 디바이스 패키지의 제조방법을 순차적으로 도해하는 평면도들이다.
도 5는 본 발명의 변형된 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 단면도이다.
도 6은 본 발명의 일부 변형된 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 평면도이다.
도 7은 본 발명의 추가로 변형된 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 평면도이다.
도 8은 본 발명의 비교예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 단면도이다. 1 is a cross-sectional view schematically illustrating the structure of a MEMS device package according to an embodiment of the present invention.
2 is a plan view schematically illustrating the structure of a MEMS device package according to an embodiment of the present invention.
3A to 3H are cross-sectional views sequentially illustrating a method of manufacturing a MEMS device package according to an embodiment of the present invention.
4A to 4D are plan views sequentially illustrating a method of manufacturing a MEMS device package according to an embodiment of the present invention.
5 is a cross-sectional view schematically illustrating the structure of a MEMS device package according to a modified embodiment of the present invention.
6 is a plan view schematically illustrating the structure of a MEMS device package according to a partially modified embodiment of the present invention.
7 is a plan view schematically illustrating the structure of a MEMS device package according to a further modified embodiment of the present invention.
8 is a cross-sectional view schematically showing the structure of a MEMS device package according to a comparative example of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, and the following embodiments make the disclosure of the present invention complete, and the scope of the invention to those skilled in the art It is provided to inform you completely. Also, for convenience of description, the size of at least some of the components may be exaggerated or reduced in the drawings. The same reference numerals in the drawings refer to the same elements.
명세서 전체에 걸쳐서, 층 또는 영역과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. Throughout the specification, when one component, such as a layer or region, is referred to as being “on” another component, the one component directly touches or “between” the other component. It can be interpreted that there may be other intervening components. On the other hand, when referring to one component being "directly on" another component, it is interpreted that there are no other components interposed therebetween.
또한, "상의" 또는 "하의" 와 같은 상대적인 위치를 나타내는 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 위치 관계를 기술하기 위해 사용될 수 있다. 나아가, 이러한 상대적 용어들은 도면들에서 묘사되는 방향 뿐만 아니라 구성요소의 다른 방향들을 포함하는 것을 의도한다고 이해될 수도 있다. 예를 들어, 도면들에서 구성요소가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수도 있다. Also, terms indicating relative positions, such as "top" or "bottom", may be used to describe the positional relationship of certain elements to other elements as illustrated in the drawings. Furthermore, it may be understood that these relative terms are intended to include the directions depicted in the drawings as well as other directions of the component. For example, in the drawings, if a component is turned over, elements depicted as being on the top side of other elements are oriented on the bottom side of the other elements. Therefore, the term "top" as an example may include both "bottom" and "top" directions depending on the particular direction of the drawing.
도 1은 본 발명의 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 단면도이다. 도 2는 본 발명의 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 평면도이다. 상기 단면도는 상기 평면도에서 상정된 하나의 일직선을 따라 절취한 단면에 대한 도면이 아니라 상기 평면도에서 상정된 임의로 연결된 복수의 선을 따라 절취한 단면에 대한 도면일 수 있다.1 is a cross-sectional view schematically illustrating the structure of a MEMS device package according to an embodiment of the present invention. 2 is a plan view schematically illustrating the structure of a MEMS device package according to an embodiment of the present invention. The cross-sectional view may be a cross-sectional view taken along a plurality of randomly connected lines assumed in the plan view, not a cross-sectional view taken along one straight line assumed in the plan view.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 멤스 디바이스 패키지는 하부 구조체(110); 하부 구조체(110)에서 상방 이격되되 각각은 좌우로 서로 이격되어 어레이 배치된 복수의 볼로미터 멤스 구조체(120; 120a, 120b); 하부 구조체(110)와 볼로미터 멤스 구조체(120)를 전기적으로 연결하는 적어도 하나 이상의 전기적 연결부(122); 하부 구조체(110) 상에 배치되되, 볼로미터 멤스 구조체(120)와 전기적 연결부(122)를 하우징하는, 상부 구조체(130); 및 하부 구조체(110)로부터 상방으로 신장하여 상부 구조체(130)를 구조적으로 지지하도록 구성된 적어도 하나 이상의 비아 구조체(140); 를 포함하되, 상부 구조체(130)와 하부 구조체(110) 사이의 공간(250)은 복수의 볼로미터 멤스 구조체(120a, 120b) 사이에서 분리되지 않고 복수의 볼로미터 멤스 구조체(120a, 120b)를 가로질러 서로 연결된 단일한 공간이다. 1 and 2, the MEMS device package according to an embodiment of the present invention includes a
참고로, 도 1의 단면도에서 상부 구조체(130)와 하부 구조체(110) 사이의 공간(250)은 비아 구조체(140)에 의하여 복수의 볼로미터 멤스 구조체(120a, 120b) 사이에서 분리된 것으로 보여질 수 있으나, 도 2의 평면도를 참조하면, 비아 구조체(140)는 볼로미터 멤스 구조체(120)의 테두리의 일부 영역에 인접하여 배치되므로 복수의 볼로미터 멤스 구조체(120a, 120b) 사이의 공간은 비아 구조체(140)에 의하여 분리되지 않는다. For reference, in the cross-sectional view of FIG. 1, the
상기 멤스 디바이스 패키지에서, 상부 구조체(130)의 측벽은 복수의 볼로미터 멤스 구조체(120a, 120b) 사이에 개재되어 배치되지 않고 복수의 볼로미터 멤스 구조체(120a, 120b)를 모두 둘러싸도록 외곽에 배치될 수 있다. In the MEMS device package, sidewalls of the
도 2를 참조하면, 상기 멤스 디바이스 패키지에서, 적어도 하나 이상의 전기적 연결부(122)는 각각의 볼로미터 멤스 구조체(120a, 120b)의 모서리의 일부에 배치된 복수의 전기적 연결부(122)를 포함하고, 적어도 하나 이상의 비아 구조체(140)는 각각의 볼로미터 멤스 구조체(120a, 120b)의 모서리의 다른 일부에 배치된 복수의 비아 구조체(140)를 포함할 수 있다. 상기 멤스 디바이스 패키지의 하부구조체의 주면과 나란한 평면 상에서, 각각의 볼로미터 멤스 구조체(120a, 120b)의 모서리를 따라 배치되는 복수의 전기적 연결부(122)와 복수의 비아 구조체(140)는 교번적으로 배열될 수 있다. Referring to FIG. 2, in the MEMS device package, at least one
볼로미터 멤스 구조체(120)는 적외선 흡수층, 저항 변화층 및 지지 구조체 등을 포함하는 멤스 구조체일 수 있다. The
도 2에 도시된 멤스 디바이스 패키지에서, 복수의 볼로미터 멤스 구조체의 각각(120a, 120b)은 서로 인접하여 배치된 단위픽셀부(125a, 125b)를 각각 구성할 수 있다. In the MEMS device package illustrated in FIG. 2, each of the plurality of
예를 들어, 도 2에 도시된 멤스 디바이스 패키지는 두 개의 단위픽셀부(125a, 125b)가 이격되지 않고 서로 접하여 배치되는 구성을 제공한다. 제 1 단위픽셀부(125a)는 하부 구조체(110), 하부 구조체(110) 상에 배치된 제 1 볼로미터 멤스 구조체(120a), 하부 구조체(110)와 제 1 볼로미터 멤스 구조체(120a)를 전기적으로 연결하는 적어도 하나 이상의 전기적 연결부(122)를 포함할 수 있다. 제 2 단위픽셀부(125b)는 하부 구조체(110), 하부 구조체(110) 상에 배치된 제 2 볼로미터 멤스 구조체(120b), 하부 구조체(110)와 제 2 볼로미터 멤스 구조체(120b)를 전기적으로 연결하는 적어도 하나 이상의 전기적 연결부(122)를 포함할 수 있다. For example, the MEMS device package illustrated in FIG. 2 provides a configuration in which the two
나아가, 각각의 단위픽셀부(125a, 125b)는 하부 구조체(110)로부터 상방으로 신장하여 상부 구조체(130)를 구조적으로 지지하도록 구성된 적어도 하나 이상의 비아 구조체(140)를 더 포함할 수도 있다. 한편, 도 6에서 후술하는 것처럼, 복수의 단위픽셀부(125a, 125b)는 적어도 하나 이상의 비아 구조체(140)를 공유하는 형태로 구성될 수도 있다.Furthermore, each
제 1 볼로미터 멤스 구조체(120a)는 제 1 단위픽셀부(125a)의 중앙에 대부분 배치되되, 제 1 단위픽셀부(125a)의 모서리 부분에 배치된 전기적 연결부(122)에 이르도록 구성된 연장부를 더 구비할 수 있다. 제 1 볼로미터 멤스 구조체(120a)를 구성하는 상기 연장부는 제 1 단위픽셀부(125a)의 중앙과 연결되어 제 1 단위픽셀부(125a)의 테두리 영역에 배치되어 신장되면서 전기적 연결부(122)까지 이른다.The first
제 2 볼로미터 멤스 구조체(120b)는 제 2 단위픽셀부(125b)의 중앙에 대부분 배치되되, 제 2 단위픽셀부(125b)의 모서리 부분에 배치된 전기적 연결부(122)에 이르도록 구성된 연장부를 더 구비할 수 있다. 제 2 볼로미터 멤스 구조체(120b)를 구성하는 상기 연장부는 제 2 단위픽셀부(125b)의 중앙과 연결되어 제 2 단위픽셀부(125b)의 테두리 영역에 배치되어 신장되면서 전기적 연결부(122)까지 이른다. The second
도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 멤스 디바이스 패키지의 제조방법을 순차적으로 도해하는 단면도들이다. 도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 멤스 디바이스 패키지의 제조방법을 순차적으로 도해하는 평면도들이다. 3A to 3H are cross-sectional views sequentially illustrating a method of manufacturing a MEMS device package according to an embodiment of the present invention. 4A to 4D are plan views sequentially illustrating a method of manufacturing a MEMS device package according to an embodiment of the present invention.
먼저, 도 3a 및 도 4a를 참조하면, 하부 구조체(110)를 준비한다. 하부 구조체(110)는 기판(112), 미러(mirror, 114), 패드(pad, 116)를 포함할 수 있다. 하부 구조체(110) 상에 제 1 희생층(200a), 복수의 볼로미터 멤스 구조체(120), 패드(116)와 볼로미터 멤스 구조체(120)를 연결하는 전기적 연결부(122)를 형성한다. 기판(112)은 적절한 로직회로인 판독집적회로(Read Out Integrated Circuit; ROIC)를 포함하는 기판 구조체일 수 있다. 판독집적회로는 기판 상에 CMOS 소자를 형성하여 제조할 수 있다. 미러(114)와 패드(116)는 기판(112)에서 돌출되게 형성하거나 또는 기판(112) 내에 트렌치 패턴을 형성한 후 이를 금속층으로 매립하여 형성할 수도 있다. 패드(116)는 판독집적회로 소자와 멤스 소자를 전기적으로 연결하는 데 이용될 수 있다. 미러(114)는 하부 구조체(110)에 입사되는 빛을 반사시키는 데 이용될 수 있다. 제 1 희생층(200a)의 두께는 하부 구조체(110)와 상부 구조체(130)의 이격거리와 이후 제거 부담을 고려하여 적절하게 선택될 수 있다. 상기 이격거리는, 예를 들어, 적외선 파장(λ)의 1/4일 수 있다. 상기 멤스 디바이스 패키지에서, 각각의 볼로미터 멤스 구조체(120a, 120b)는 마이크로 볼로미터의 볼로미터 멤스 구조체일 수 있다. First, referring to FIGS. 3A and 4A, the
본 발명에 있어서, 희생층은 후술하는 상부 구조물을 중간 단계에서 지지하는 데 이용되나 최종적으로는 적어도 일부 또는 전부가 제거되는 임시 구조물일 수 있다. 희생층의 형성 공정은 반도체 소자의 금속 배선 공정 등과 같은 후공정(back-end process)과 양립 가능하게 수행할 수 있다. 즉, 희생층은 MEMS 공정이 아닌 기존 반도체 소자 제조 시 이용되는 후공정을 이용하여 형성할 수 있다. 따라서, 하부 구조물의 형성에 이어서 기존 반도체 후공정에서 사용하는 대부분의 공정 기술들을 그대로 적용하여 희생층 및 이후 금속 공정을 진행할 수 있게 되어 제조 단가를 낮출 수 있고 대량 생산이 용이해진다.In the present invention, the sacrificial layer is used to support the upper structure, which will be described later, at an intermediate stage, but may be a temporary structure in which at least some or all of them are finally removed. The process of forming the sacrificial layer may be performed compatible with a back-end process such as a metal wiring process of a semiconductor device. That is, the sacrificial layer may be formed by using a post-process used in manufacturing an existing semiconductor device rather than a MEMS process. Accordingly, subsequent to the formation of the underlying structure, most of the process techniques used in the existing semiconductor post-process can be applied as it is, so that the sacrificial layer and the subsequent metal process can be performed, thereby lowering the manufacturing cost and facilitating mass production.
상기 희생층은, 예를 들어, 스핀 온 카본(spin on carbon)으로서 비정질탄소층일 수 있다. 비정질탄소층은 여러 가지 기술에 의해 형성될 수 있으며, 예를 들어, 회전방식으로 코팅된 비정질탄소층이나 플라즈마 강화 화학기상증착(plasma enhanced CVD; PECVD)법으로 형성된 비정질탄소층일 수 있다. 본 발명자는, 플라즈마 강화 화학기상증착(plasma enhanced CVD; PECVD)법으로 형성된 비정질탄소층으로 구성된 희생층 보다 스핀 온 카본(spin on carbon)으로서 비정질탄소층으로 구성된 희생층이 하부 구조체의 패턴에 기인한 영향 없이 평탄하게 형성할 수 있어 균일도가 상대적으로 좋아지고 비용 절감 및 생산성이 상대적으로 향상될 수 있음을 확인할 수 있었다.The sacrificial layer may be, for example, an amorphous carbon layer as spin on carbon. The amorphous carbon layer may be formed by various techniques, and may be, for example, an amorphous carbon layer coated by a rotation method or an amorphous carbon layer formed by plasma enhanced CVD (PECVD) method. The inventor of the present invention has a sacrificial layer composed of an amorphous carbon layer as a spin on carbon rather than a sacrificial layer composed of an amorphous carbon layer formed by plasma enhanced CVD (PECVD) method due to the pattern of the underlying structure. It can be confirmed that the uniformity can be relatively improved and cost reduction and productivity can be relatively improved because it can be formed without any influence.
그 밖에도, 폴리이미드와 같은 재료를 사용하여 희생층을 형성할 수 있으나, 수분 재흡수 등의 문제로 후속 금속 증착 공정에서 고온 공정을 적용하기 용이하지 않으므로 CVD 방식이 아닌 리프트 오프(Lift off) 방식을 사용하여 금속을 증착하여야 한다. 이 경우, 스텝 커버리지가 좋지 않고 금속의 내부에 불순물이 많이 남는다는 단점이 있다. In addition, a sacrificial layer may be formed using a material such as polyimide, but it is not easy to apply a high temperature process in a subsequent metal deposition process due to moisture reabsorption, so that it is a lift off method rather than a CVD method. The metal must be deposited using. In this case, there is a disadvantage that the step coverage is not good and impurities are left inside the metal.
나아가, 폴리이미드 희생층에 비어홀이나 콘택홀을 형성하는 경우, 폴리이미드의 아웃개싱(out gassing) 등의 이유로 후속 공정을 수행하기 전에 폴리이미드가 노출된 부분을 추가적인 공정으로 덮어야 하므로 비어홀이나 콘택홀을 형성함에 있어서 적어도 두 번의 포토리소그래피 공정을 필요로 한다. 예를 들어, 폴리이미드 희생층을 형성하고, 1차로 희생층을 패터닝하고 다시 하부 보호막을 2차로 패터닝해서 컨택홀을 형성하는 두 번의 포토리소그래피 공정이 필요하다. 이에 반하여, 비정질탄소층으로 구성된 희생층에 비어홀이나 콘택홀을 형성하는 경우, 비정질탄소층은 아웃개싱 등의 문제가 없으므로 비정질탄소층이 노출된 부분을 추가적으로 덮지 않아도 되어 한 번의 포토리소그래피 공정으로 구현이 가능하다. Furthermore, when a via hole or a contact hole is formed in the polyimide sacrificial layer, the exposed portion of the polyimide needs to be covered with an additional process before performing a subsequent process for reasons such as outgassing of the polyimide. Forming requires at least two photolithography processes. For example, two photolithography processes are required to form a polyimide sacrificial layer, first pattern the sacrificial layer, and secondly pattern the lower protective layer to form the contact hole. On the other hand, when a via hole or a contact hole is formed in the sacrificial layer composed of the amorphous carbon layer, the amorphous carbon layer does not have a problem such as outgassing, and thus, the exposed portion of the amorphous carbon layer does not need to be additionally covered to implement a single photolithography process. This is possible.
희생층을 폴리이미드에서 비정질탄소막으로 대체함으로써, 상술한 수분 재흡수, 불량한 스텝 커버리지, 후속 공정에서의 불순물 등과 같은 문제점을 방지할 뿐만 아니라, 비정질탄소막의 특성을 이용하여 비어홀이나 콘택홀들을 형성하는 공정에서 포토리소그래피 공정의 횟수를 2회에서 1회로 단순화하여 제조비용을 획기적으로 절감할 수 있는 제조방법을 제공한다. 나아가, 플라즈마 강화 화학기상증착(plasma enhanced CVD; PECVD)법으로 형성된 비정질탄소층으로 구성된 희생층 보다 스핀 온 카본(spin on carbon)으로서 비정질탄소층으로 구성된 희생층이 하부 구조체의 패턴에 기인한 영향 없이 평탄하게 형성할 수 있어 균일도가 상대적으로 좋아지고 비용 절감 및 생산성이 상대적으로 향상될 수 있는 제조방법을 제공한다. By replacing the sacrificial layer with an amorphous carbon film in the polyimide, not only problems such as water reabsorption, poor step coverage, impurities in subsequent processes, etc. are prevented, but also via holes or contact holes are formed using the properties of the amorphous carbon film. It provides a manufacturing method that can significantly reduce the manufacturing cost by simplifying the number of photolithography processes from 2 to 1 in the process. Furthermore, the effect of the sacrificial layer composed of the amorphous carbon layer as a spin on carbon rather than the sacrificial layer composed of the amorphous carbon layer formed by plasma enhanced CVD (PECVD) method is due to the pattern of the underlying structure. It provides a manufacturing method that can be formed flat without a relatively good uniformity and cost reduction and productivity can be relatively improved.
도 3b를 참조하면, 하부 구조체(110) 상에 추가로 희생층을 형성하여 제 2 희생층(200b)을 구현한 후에 절연막으로 이루어진 어레이 레벨 패키지 패턴(132)을 형성한다. 어레이 레벨 패키지 패턴(132)은 상부 구조체(130)의 일부를 구성할 수 있다. 계속하여, 어레이 레벨 패키지 패턴(132)과 제 2 희생층(200b)을 관통하여 하부 구조체(110)까지 이르는 비아홀(133)을 형성한다. 비아홀(133)은 각각의 볼로미터 멤스 구조체(120a, 120b) 테두리의 일부 영역에 인접하여 배치될 수 있다. Referring to FIG. 3B, an additional sacrificial layer is formed on the
도 3c 및 도 4b를 참조하면, 비아홀(133)을 소정의 물질막으로 충전함으로써 하부 구조체(110)로부터 상방으로 신장하여 상부 구조체(130)를 구조적으로 지지하도록 구성된 적어도 하나 이상의 비아 구조체(140)를 구현한다. 비아 구조체(140)의 상단은 어레이 레벨 패키지 패턴(132)의 상면 상에 걸치도록 구성되어 앵커(anchor)부를 구성할 수도 있다. 3C and 4B, at least one via
도 3d 및 도 4c를 참조하면, 각각의 단위픽셀부(125a, 125b)의 가장자리 영역의 일부에서 어레이 레벨 패키지 패턴(132)의 일부를 제거하여 마이크로 홀(135)을 형성한다. Referring to FIGS. 3D and 4C, a
도 3e를 참조하면, 마이크로 홀(135)과 어레이 레벨 패키지 패턴(132) 상에 추가로 희생층을 형성하여 제 3 희생층(200c)을 구현한다. 즉, 제 3 희생층(200c)은 상술한 제 1 희생층(200a), 제 2 희생층(200b)을 포함하고, 나아가, 마이크로 홀(135)과 어레이 레벨 패키지 패턴(132) 상에 추가로 형성된 희생층을 포함하는 것으로 이해될 수 있다. 제 3 희생층(200c) 상에 절연층(134)을 형성한다. 절연층(134)은 상부 구조체(130)의 일부를 구성할 수 있다. Referring to FIG. 3E, a third
도 3f 및 도 4d를 참조하면, 절연층(134)과 제 3 희생층(200c)의 일부를 제거하고, 노출된 제 3 희생층(200c)의 측벽을 덮도록 절연층(136)을 형성함으로써 마이크로 홀 캡핑 패턴(138)을 구현할 수 있다. 마이크로 홀 캡핑 패턴(138)의 일부는 마이크로 홀(135)과 오버랩되도록 배치될 수 있다. 마이크로 홀 캡핑 패턴(138)은 상부 구조체(130)의 일부를 구성할 수 있다. 3F and 4D, by removing a portion of the insulating
도 3g 및 도 2를 참조하면, 마이크로 홀 캡핑 패턴(138)의 일부를 제거하여 실링 홀(sealing hole, 139)을 형성한다. 상기 멤스 디바이스 패키지의 하부구조체의 주면과 나란한 평면 상에서, 실링 홀(139)은 각각의 단위픽셀부(125a, 125b)의 가장자리 영역의 일부에 배치되되, 실링 홀(139)은 마이크로 홀(135)과 엇갈리게 배치될 수 있다. 3G and 2, a part of the micro
도 3h를 참조하면, 제 3 희생층(200c)을 제거하는 공정을 수행한다. 예를 들어, 실링 홀(139)과 마이크로 홀(135)을 통하여 식각제를 제공하여 제 3 희생층(200c)을 모두 식각할 수 있다. 제 3 희생층(200c)을 제거함으로써 상부 구조체(130)와 하부 구조체(110) 사이의 공간(250)을 구현할 수 있다. 희생층 제거는, 예를 들어, 건식식각을 포함하여 산소(O2) 및/또는 오존(O3) 플라즈마를 사용하여 제거 할 수 있다. Referring to FIG. 3H, a process of removing the third
계속하여, 상부 구조체(130) 상에 반사방지막(180)을 형성할 수 있다. 반사방지막(180)의 일부는 실링 홀(139)을 메워 실링 패턴(182)을 구성할 수 있다. 하부 구조체(110) 주면과 나란한 평면 상에서, 실링 홀(139)은 마이크로 홀(135)과 엇갈리게 배치되며, 마이크로 홀(135)을 정의하는 절연막(132)이 실링 홀(139)과 하부 구조체(110) 사이에 개재되므로, 반사방지막(180)을 형성하는 과정에서 실링 홀(139)을 메워 구현된 실링 패턴(182)은 하부 구조체(110)까지 이르지 않고 마이크로 홀(135)을 정의하는 절연막(132)까지만 신장하는 구성을 가질 수 있다. 실링 패턴(182)이 하부 구조체(110)까지 이르는 경우, 반사방지막(180)을 형성하는 과정에서 절연막(132) 하방에 배치된 볼로미터 멤스 구조체(120)와 하부 구조체(110)가 오염되거나 그 기능을 수행하는 것이 용이하지 않을 수 있다. Subsequently, the
상술한 멤스 디바이스 패키지 및 그 제조방법에 의하면, 전체 어레이를 실리콘 웨이퍼를 사용하지 않고 박막을 증착하여 패키징 하여 볼로미터 멤스 구조체와 볼로미터 멤스 구조체 사이의 면적을 최소화 할 수 있어, 동일 면적의 웨이퍼에서 소자 생산량을 증대시킬 수 있는 유리한 효과를 기대할 수 있다. According to the MEMS device package and the manufacturing method described above, the entire array can be packaged by depositing a thin film without using a silicon wafer, thereby minimizing the area between the bolometer MEMS structure and the bolometer MEMS structure. It can be expected an advantageous effect to increase the.
도 5는 본 발명의 변형된 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 단면도이다. 5 is a cross-sectional view schematically illustrating the structure of a MEMS device package according to a modified embodiment of the present invention.
도 5를 참조하면, 본 발명의 변형된 일 실시예에 따른 멤스 디바이스 패키지는 상부 구조체(130)와 하부 구조체(110) 사이의 공간(250)에 배치된 게터(getter, 190)를 더 포함할 수 있다. 게터(Getter)란 밀폐된 공간 내의 잔류 기체 또는 유해하거나 불필요한 기체를 흡수하여 고진공을 만드는데 사용되는 구조체를 의미한다. 본 발명에 의하면, 볼로미터 멤스 구조체(120a)와 볼로미터 멤스 구조체(120b) 사이의 공간을 적극적으로 활용할 수 있는 바, 게터(190)를 볼로미터 멤스 구조체(120a)와 볼로미터 멤스 구조체(120b) 사이의 공간 내에 배치할 수 있다. 게터(190)는, 예를 들어, 비아 구조체(140)의 적어도 일부의 표면 상에 형성될 수 있다. Referring to FIG. 5, the MEMS device package according to the modified embodiment of the present invention may further include a
도 6은 본 발명의 일부 변형된 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 평면도이다. 6 is a plan view schematically illustrating the structure of a MEMS device package according to a partially modified embodiment of the present invention.
도 6을 참조하면, 멤스 디바이스 패키지의 하부구조체의 주면과 나란한 평면 상에서, 적어도 하나 이상의 비아 구조체(140)는 각각의 볼로미터 멤스 구조체(120a, 120b)의 중심으로부터 동일한 거리 만큼 이격되어 배치된 적어도 하나 이상의 비아 구조체(140)를 포함할 수 있다. 이에 따르면, 복수의 단위픽셀부(125a, 125b)는 적어도 하나 이상의 비아 구조체(140)를 공유하는 형태로 제공될 수 있다. 따라서, 도 1에 개시된 멤스 디바이스 패키지와 비교하여, 각각의 볼로미터 멤스 구조체(120a, 120b) 사이의 자유 공간이 더 확보될 수 있어 게터 등의 구성요소 배치가 용이할 수 있으며 동일한 크기의 패키지 내에서 볼로미터 멤스 구조체 크기를 더 크게 제공할 수도 있다. Referring to FIG. 6, on at least one via
도 7은 본 발명의 추가로 변형된 일 실시예에 따른 멤스 디바이스 패키지의 구조를 개요적으로 도해하는 평면도이다. 7 is a plan view schematically illustrating the structure of a MEMS device package according to a further modified embodiment of the present invention.
앞에서 살펴본 도 2에 도시된 멤스 디바이스 패키지는 마이크로 홀(135), 실링 홀(139), 마이크로 홀 캡핑 패턴(138)이 제 1 단위픽셀부(125a)와 제 2 단위픽셀부(125b)의 좌우측에만 배치되어 있는 반면에, 도 7에 도시된 멤스 디바이스 패키지는 마이크로 홀(135), 실링 홀(139), 마이크로 홀 캡핑 패턴(138)이 제 1 단위픽셀부(125a)와 제 2 단위픽셀부(125b)의 좌우측에 배치되어 있을 뿐만 아니라 상하측에도 추가로 배치되어 있다. 도 7의 멤스 디바이스 패키지는 도 2의 멤스 디바이스 패키지 보다 도 3h에서 설명한 제 3 희생층(200c)을 제거하는 공정이 훨씬 용이할 수 있다. In the MEMS device package shown in FIG. 2, the
지금까지 본 발명에 따른 멤스 디바이스 패키지 및 그 제조방법을 다양한 실시예와 함께 설명하였다. 본 발명은 멤스 디바이스 제조 방법 중 새로운 웨이퍼 기반의 레벨 진공 패키징에 관한 것이다. So far, the MEMS device package and its manufacturing method according to the present invention have been described together with various embodiments. The present invention relates to a novel wafer-based level vacuum packaging among MEMS device manufacturing methods.
일반적으로 멤스 디바이스를 표면 혹은 벌크 미세가공한 후 디바이스 보호하기 위한 패키징은 기존의 단위 디바이스 레벨 패키징에서 비용 절감을 위해 웨이퍼 레벨 패키징 기술이 적용될 수 있다. 웨이퍼 레벨 패키징에서 추가적인 실리콘 웨이퍼를 사용하는 패키징은 추가적인 본딩 공정이 필요하여, 공정 불량 및 수율이 낮은 문제점이 있다. In general, the packaging for protecting a device after surface or bulk microfabrication of the MEMS device may be applied with a wafer-level packaging technology to reduce costs in existing unit device-level packaging. Packaging using an additional silicon wafer in wafer level packaging requires an additional bonding process, and thus has a problem of poor process and low yield.
한편, 비용 절감을 위해 박막을 증착하는 볼로미터 멤스 구조체 레벨 패키징 기술도 개발 되고 있다. 도 8을 참조하면, 본 발명의 비교예에 따른 멤스 디바이스 패키지는 기판(212), 미러(214), 볼로미터 멤스 구조체(220), 전기적 연결부(222), 상부 구조체(230), 반사방지막(280)이 배치된 볼로미터 멤스 구조체 레벨 패키지(PLP, Pixel Level Package)로서 단위픽셀부 사이에 패키징을 위한 추가 면적이 필요하여 어레이 전체 면적이 커지는 단점이 있다. On the other hand, a bolometer MEMS structure level packaging technology for depositing a thin film for cost reduction is also being developed. 8, the MEMS device package according to the comparative example of the present invention includes a
이와 달리, 본 발명은 전체 어레이를 실리콘 웨이퍼를 사용하지 않고 박막을 증착하여 패키징하여 단위픽셀부와 인접한 단위픽셀부 사이의 면적을 최소화 할 수 있어, 동일 면적의 웨이퍼에서 소자 생산량을 증대 시킬 수 있다. 또한, 단위픽셀부와 인접한 단위픽셀부 사이의 패키징을 위한 면적이 필요 없어 전체 어레이 면적이 작아져 생산성 향상된다. 또한, 진공 챔버에서 패키징을 수행하면, 게터 형성 면적을 크게 할 수 있어서 우수한 진공도를 확보 할 수 있는 멤스 디바이스 패키징 제조 방법 및 이에 의해 제조되는 멤스 디바이스를 제공할 수 있다. Alternatively, the present invention can minimize the area between the unit pixel portion and the adjacent unit pixel portion by packaging the entire array by depositing a thin film without using a silicon wafer, thereby increasing the device production amount on the wafer of the same area. . In addition, since an area for packaging between the unit pixel portion and the adjacent unit pixel portion is not required, the entire array area is reduced and productivity is improved. In addition, when packaging is performed in a vacuum chamber, it is possible to provide a MEMS device packaging manufacturing method and a MEMS device manufactured by the MEMS device that can secure an excellent vacuum degree by increasing the getter formation area.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.The present invention has been described with reference to the embodiments shown in the drawings, but these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.
Claims (8)
하부 구조체에서 상방 이격되되 각각은 좌우로 서로 이격되어 어레이 배치된, 복수의 볼로미터 멤스 구조체;
하부 구조체와 볼로미터 멤스 구조체를 전기적으로 연결하는 적어도 하나 이상의 전기적 연결부;
하부 구조체 상에 배치되되, 볼로미터 멤스 구조체와 전기적 연결부를 하우징하는, 상부 구조체; 및
하부 구조체로부터 상방으로 신장하여 상부 구조체를 구조적으로 지지하도록 구성된 적어도 하나 이상의 비아 구조체; 를 포함하되,
상부 구조체와 하부 구조체 사이의 공간은 복수의 볼로미터 멤스 구조체 사이에서 분리되지 않고 복수의 볼로미터 멤스 구조체를 가로질러 서로 연결된 단일한 공간인 것을 특징으로 하는,
멤스 디바이스 패키지. Substructure;
A plurality of bolometer MEMS structures spaced upward from the lower structure, each spaced apart from each other in an array;
At least one electrical connection for electrically connecting the lower structure and the bolometer MEMS structure;
An upper structure disposed on the lower structure and housing the bolometer MEMS structure and the electrical connection; And
At least one via structure configured to extend upwardly from the lower structure to structurally support the upper structure; Including,
Characterized in that the space between the superstructure and the substructure is not a separation between the plurality of bolometer MEMS structures and is a single space connected to each other across the plurality of bolometer MEMS structures,
MEMS device package.
상부 구조체의 측벽은 복수의 볼로미터 멤스 구조체 사이에 개재되어 배치되지 않고 복수의 볼로미터 멤스 구조체를 모두 둘러싸도록 외곽에 배치된,
멤스 디바이스 패키지. According to claim 1,
The side wall of the superstructure is not interposed between the plurality of bolometer MEMS structures, but is disposed on the outside so as to surround all of the plurality of bolometer MEMS structures,
MEMS device package.
적어도 하나 이상의 전기적 연결부는 각각의 볼로미터 멤스 구조체의 모서리의 일부에 배치된 복수의 전기적 연결부를 포함하고,
적어도 하나 이상의 비아 구조체는 각각의 볼로미터 멤스 구조체의 모서리의 다른 일부에 배치된 복수의 비아 구조체를 포함하는,
멤스 디바이스 패키지.According to claim 1,
The at least one electrical connection includes a plurality of electrical connections disposed on a portion of the corner of each bolometer MEMS structure,
The at least one via structure comprises a plurality of via structures disposed at different portions of the corners of each bolometer MEMS structure,
MEMS device package.
하부구조체의 주면과 나란한 평면 상에서, 각각의 볼로미터 멤스 구조체의 모서리를 따라 배치되는 복수의 전기적 연결부와 복수의 비아 구조체는 교번적으로 배열되는 것을 특징으로 하는,
멤스 디바이스 패키지.The method of claim 3,
On the plane parallel to the main surface of the substructure, a plurality of electrical connections and a plurality of via structures arranged along the edge of each bolometer MEMS structure are alternately arranged.
MEMS device package.
하부구조체의 주면과 나란한 평면 상에서, 적어도 하나 이상의 비아 구조체는 각각의 볼로미터 멤스 구조체의 중심으로부터 동일한 거리 만큼 이격되어 배치된 적어도 하나 이상의 비아 구조체를 포함하는,
멤스 디바이스 패키지.According to claim 1,
On a plane parallel to the major surface of the substructure, the at least one via structure comprises at least one via structure disposed spaced apart by the same distance from the center of each bolometer MEMS structure,
MEMS device package.
비아 구조체의 적어도 일부의 표면 상에 형성된 게터(getter);를 더 포함하는,
멤스 디바이스 패키지.According to claim 1,
Further comprising a getter formed on a surface of at least a portion of the via structure;
MEMS device package.
상부 구조체와 하부 구조체 사이의 공간 내에 배치된 게터(getter);를 더 포함하는,
멤스 디바이스 패키지.According to claim 1,
Further comprising a getter (getter) disposed in the space between the upper structure and the lower structure,
MEMS device package.
복수의 볼로미터 멤스 구조체의 각각은 서로 인접하여 배치된 단위픽셀부를 각각 구성하는 것을 특징으로 하는,
멤스 디바이스 패키지. According to claim 1,
Characterized in that each of the plurality of bolometer MEMS structures constitutes a unit pixel portion disposed adjacent to each other,
MEMS device package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180125204A KR102121898B1 (en) | 2018-10-19 | 2018-10-19 | MEMS device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180125204A KR102121898B1 (en) | 2018-10-19 | 2018-10-19 | MEMS device package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200044439A true KR20200044439A (en) | 2020-04-29 |
KR102121898B1 KR102121898B1 (en) | 2020-06-11 |
Family
ID=70466483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180125204A KR102121898B1 (en) | 2018-10-19 | 2018-10-19 | MEMS device package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102121898B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3142546A1 (en) * | 2022-11-29 | 2024-05-31 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Device for detecting electromagnetic radiation and manufacturing method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020175284A1 (en) * | 2001-03-21 | 2002-11-28 | Michel Vilain | Radition detectors and methods for manufacturing them |
US20030201395A1 (en) * | 2002-04-29 | 2003-10-30 | Jean-Jacques Yon | Thermal radiation detection device with a limited number of anchor points |
KR20150101713A (en) * | 2014-02-27 | 2015-09-04 | 한국과학기술원 | Infrared Detector |
JP2016194509A (en) * | 2015-02-20 | 2016-11-17 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | Radiation detector having encapsulation structure with improved mechanical strength |
-
2018
- 2018-10-19 KR KR1020180125204A patent/KR102121898B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020175284A1 (en) * | 2001-03-21 | 2002-11-28 | Michel Vilain | Radition detectors and methods for manufacturing them |
US20030201395A1 (en) * | 2002-04-29 | 2003-10-30 | Jean-Jacques Yon | Thermal radiation detection device with a limited number of anchor points |
KR20150101713A (en) * | 2014-02-27 | 2015-09-04 | 한국과학기술원 | Infrared Detector |
JP2016194509A (en) * | 2015-02-20 | 2016-11-17 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | Radiation detector having encapsulation structure with improved mechanical strength |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3142546A1 (en) * | 2022-11-29 | 2024-05-31 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Device for detecting electromagnetic radiation and manufacturing method |
WO2024115517A1 (en) * | 2022-11-29 | 2024-06-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Device for detecting electromagnetic radiation and production method |
Also Published As
Publication number | Publication date |
---|---|
KR102121898B1 (en) | 2020-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI612592B (en) | Apparatus and method for preventing stiction of mems devices encapsulated by active circuitry | |
US8372675B2 (en) | Microelectronic device and fabricating method thereof and MEMS package structure and fabricating method thereof | |
TWI710519B (en) | Sensor device and manufacturing method thereof | |
TWI692128B (en) | Piezoelectric micromachined ultrasonic transducers and methods for fabricating thereof | |
KR102057714B1 (en) | Electromagnetic radiation detector encapsulated by transfer of thin layer and method of encapsulating at least one sensitive element of the electromagnetic radiation detector | |
US8980698B2 (en) | MEMS devices | |
US8479576B2 (en) | MEMS device and deformation protection structure therefor and method for making same | |
US20150210536A1 (en) | Mems pressure sensors and fabrication method thereof | |
JP2008114354A (en) | Electronic device and its manufacturing method | |
JP2010082797A (en) | Micromachine device and method of manufacturing the same | |
KR102201113B1 (en) | Array substrate and its manufacturing method, display panel and its manufacturing method | |
JP2006247833A (en) | Mems element package and its manufacturing method | |
US20090121315A1 (en) | Method for producing an integrated circuit and arrangement comprising a substrate | |
JP5417851B2 (en) | MEMS device and manufacturing method thereof | |
JP2014155980A (en) | Electric component and method for producing the same | |
JP5401916B2 (en) | Electronic device and manufacturing method thereof | |
KR102121898B1 (en) | MEMS device package | |
KR101408904B1 (en) | Method of fabricating MEMS devivce at high temperature process | |
KR101250447B1 (en) | Method for making mems devices | |
US20220416113A1 (en) | Process for fabricating a detecting device the getter of which is better protected | |
JP2007253265A (en) | Method for manufacturing electric machine element | |
JP4883077B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2015182158A (en) | MEMS device | |
EP2584598B1 (en) | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device | |
US20080119003A1 (en) | Substrate contact for a MEMS device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) |