JP6766726B2 - Manufacturing method of semiconductor devices - Google Patents
Manufacturing method of semiconductor devices Download PDFInfo
- Publication number
- JP6766726B2 JP6766726B2 JP2017063624A JP2017063624A JP6766726B2 JP 6766726 B2 JP6766726 B2 JP 6766726B2 JP 2017063624 A JP2017063624 A JP 2017063624A JP 2017063624 A JP2017063624 A JP 2017063624A JP 6766726 B2 JP6766726 B2 JP 6766726B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- substrate
- side surfaces
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体基板にトレンチが形成された半導体装置の製造方法に関するものである。 The present invention relates to a method of manufacturing a semiconductor equipment having a trench formed on a semiconductor substrate.
従来より、この種の半導体装置として、次のようなものが提案されている（例えば、特許文献１参照）。具体的には、この半導体装置は、第１基板と、第１基板上に配置された絶縁膜と、絶縁膜を介して第１基板と反対側に配置された第２基板とを有する半導体基板を備えている。そして、第２基板は、トレンチによって複数の領域に区画されている。また、絶縁膜は、第２基板のうちの区画された領域における所定箇所（以下では、単に第２基板の所定箇所という）と対向する部分が除去されている。つまり、第２基板の所定箇所は、絶縁膜から浮遊した浮遊領域となっている。 Conventionally, the following semiconductor devices have been proposed as this type of semiconductor device (see, for example, Patent Document 1). Specifically, this semiconductor device is a semiconductor substrate having a first substrate, an insulating film arranged on the first substrate, and a second substrate arranged on the opposite side of the first substrate via the insulating film. It has. The second substrate is divided into a plurality of regions by a trench. Further, in the insulating film, a portion facing a predetermined portion (hereinafter, simply referred to as a predetermined portion of the second substrate) in the partitioned region of the second substrate is removed. That is, the predetermined portion of the second substrate is a floating region suspended from the insulating film.
このような半導体装置は、次のように製造される。すなわち、まず、第１基板、絶縁膜、および第２基板を有する半導体基板を用意する。そして、第２基板上にマスクを配置し、当該マスクをパターニングして第２基板のトレンチ形成領域を露出させる。次に、第２基板をドライエッチングして絶縁膜に達するトレンチを形成することにより、第２基板にトレンチにて区画される複数の領域を形成する。その後、絶縁膜のうちの第２基板の所定箇所と対向する部分を除去する。これにより、上記半導体装置が製造される。 Such a semiconductor device is manufactured as follows. That is, first, a semiconductor substrate having a first substrate, an insulating film, and a second substrate is prepared. Then, a mask is placed on the second substrate, and the mask is patterned to expose the trench forming region of the second substrate. Next, by dry etching the second substrate to form a trench reaching the insulating film, a plurality of regions partitioned by the trench are formed on the second substrate. After that, the portion of the insulating film facing the predetermined portion of the second substrate is removed. As a result, the semiconductor device is manufactured.
なお、第２基板をドライエッチングする際には、エッチングガスを用いて第２基板を反応性イオンエッチングすることと、保護膜生成ガスを用いて反応性イオンエッチングした部分の側面に保護膜を形成することと、を繰り返し行う。これにより、側面を保護しつつ、所望の深さに達するトレンチが形成される。 When the second substrate is dry-etched, the second substrate is reactive ion-etched using an etching gas, and a protective film is formed on the side surface of the reactive ion-etched portion using the protective film-generating gas. Do and repeat. This creates a trench that reaches the desired depth while protecting the sides.
ところで、本発明者らは、上記のような半導体装置において、第２基板の所定箇所が第１基板に接触することを防止するため、第１基板のうちの第２基板の所定箇所と対向する部分に窪み部を形成した半導体装置とすることを検討している。つまり、第１基板および絶縁膜のうちの第２基板の所定箇所と対向する部分に、絶縁膜から第１基板に渡る窪み部が形成された半導体装置とすることを検討している。言い換えると、絶縁膜から第１基板に渡る窪み部が形成され、窪み部上に浮遊領域を有する半導体装置とすることを検討している。 By the way, in the above-mentioned semiconductor device, the present inventors face a predetermined portion of the second substrate of the first substrate in order to prevent the predetermined portion of the second substrate from coming into contact with the first substrate. We are considering using a semiconductor device with a recess formed in the portion. That is, we are considering a semiconductor device in which a recessed portion extending from the insulating film to the first substrate is formed in a portion of the first substrate and the insulating film that faces a predetermined portion of the second substrate. In other words, we are considering making a semiconductor device in which a recessed portion extending from the insulating film to the first substrate is formed and a floating region is provided on the recessed portion.
このような半導体装置は、例えば、まず、第１基板に絶縁膜を形成した後、絶縁膜および第１基板に上記窪み部を形成する。そして、この窪み部を閉塞するように、絶縁膜上に第２基板を配置し、内部に窪み部が形成された半導体基板を用意する。その後、第２基板に対して上記ドライエッチングを行い、窪み部に達するトレンチを形成する。これにより、絶縁膜から第１基板に渡る窪み部が形成され、窪み部上に浮遊領域を有する半導体装置が製造される。 In such a semiconductor device, for example, first, an insulating film is formed on the first substrate, and then the recessed portion is formed on the insulating film and the first substrate. Then, a second substrate is arranged on the insulating film so as to close the recessed portion, and a semiconductor substrate having the recessed portion formed therein is prepared. Then, the second substrate is dry-etched to form a trench reaching the recess. As a result, a recessed portion extending from the insulating film to the first substrate is formed, and a semiconductor device having a floating region on the recessed portion is manufactured.
しかしながら、このような半導体装置の製造方法では、本発明者らが検討したところ、トレンチの側面が荒れてしまうことがあることが分かった。 However, when the present inventors examined such a method for manufacturing a semiconductor device, it was found that the side surface of the trench may be roughened.
本発明は上記点に鑑み、トレンチの側面が荒れることを抑制できる半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a method of manufacturing a semiconductor equipment which can prevent the side surface of the trench becomes rough.
上記目的を達成するための請求項１では、半導体基板（１４）にトレンチ（１６）が形成された半導体装置の製造方法であって、支持基板（１０）と、支持基板上に配置された絶縁膜（１１）と、を有する第１基板（１２）と、第１基板における絶縁膜上に配置された第２基板（１３）と、を有し、第１基板のうちの第２基板側に窪み部（１７）が形成された半導体基板を用意することと、エッチングガスを供給して第２基板を反応性イオンエッチングすることと、保護膜生成ガスを供給して反応性イオンエッチングした部分の側面に保護膜（１１０）を形成することと、を繰り返し行うことにより、第２基板に窪み部に達するトレンチを形成することと、を行い、トレンチを形成することでは、対向する側面を有する第１トレンチ（１６ａ）と、対向する側面を有し、当該対向する側面を構成する領域の体積差が第１トレンチにおける対向する側面を構成する領域の体積差より小さい第２トレンチ（１６ｂ）とを含み、第１トレンチの対向する側面の間隔が第２トレンチの対向する側面の間隔より広くなるトレンチを形成するようにしている。 The first aspect of claim 1 for achieving the above object is a method for manufacturing a semiconductor device in which a trench (16) is formed in a semiconductor substrate (14), and the support substrate (10) and an insulating arrangement arranged on the support substrate. A first substrate (12) having a film (11) and a second substrate (13) arranged on an insulating film in the first substrate are provided on the second substrate side of the first substrate. A semiconductor substrate having a recessed portion (17) formed therein is prepared, an etching gas is supplied to perform reactive ion etching on the second substrate, and a protective film generating gas is supplied to perform reactive ion etching. By repeatedly forming the protective film (110) on the side surface to form a trench reaching the recess in the second substrate, and forming the trench, the second substrate has opposite side surfaces. A second trench (16a) having one trench (16a) and a second trench (16b) having facing side surfaces and having a volume difference of a region constituting the facing side surface smaller than a volume difference of a region forming the facing side surface in the first trench. Including, the trench is formed so that the distance between the opposite side surfaces of the first trench is wider than the distance between the opposite side surfaces of the second trench.
これによれば、対向する側面の温度差が大きい第１トレンチ内に導入される保護膜生成ガスの総量を増加できる。したがって、第１トレンチの対向する側面の一方に保護膜が形成され難くなることを抑制できる。このため、トレンチの側面が荒れてしまうことを抑制できる。 According to this, the total amount of the protective film-forming gas introduced into the first trench having a large temperature difference between the facing side surfaces can be increased. Therefore, it is possible to prevent the protective film from being easily formed on one of the opposite side surfaces of the first trench. Therefore, it is possible to prevent the side surface of the trench from becoming rough.
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。 The reference numerals in parentheses in the above and claims indicate the correspondence between the terms described in the claims and the concrete objects exemplifying the terms described in the embodiments described later. ..
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, parts that are the same or equal to each other will be described with the same reference numerals.
（第１実施形態）
第１実施形態について図面を参照しつつ説明する。本実施形態では、本実施形態では、加速度を検出する加速度センサに半導体装置を適用した例について説明する。
(First Embodiment)
The first embodiment will be described with reference to the drawings. In the present embodiment, an example in which a semiconductor device is applied to an acceleration sensor that detects acceleration will be described.
図１に示されるように、本実施形態の半導体装置は、支持基板１０と、支持基板１０上に配置された絶縁膜１１と、を有する基礎基板１２と、基礎基板１２における絶縁膜１１上に配置された半導体層１３とを有するＳＯＩ（すなわち、Silicon on Insulator)基板１４を備えている。
As shown in FIG. 1, the semiconductor device of the present embodiment has a
なお、支持基板１０および半導体層１３はシリコン基板等で構成され、絶縁膜１１は酸化膜等で構成される。また、本実施形態では、基礎基板１２が第１基板に相当し、半導体層１３が第２基板に相当し、ＳＯＩ基板１４が半導体基板に相当している。
The
ＳＯＩ基板１４には、図１および図２に示されるように、周知のマイクロマシン加工が施されてセンシング部１５が形成されている。具体的には、半導体層１３には、トレンチ１６が形成されることにより、櫛歯形状の梁構造体を有する可動部２０、第１固定部３０、および第２固定部４０が区画形成されている。そして、半導体層１３には、これら可動部２０、第１固定部３０、および第２固定部４０によってセンシング部１５が形成されている。なお、可動部２０、第１固定部３０、および第２固定部４０は、トレンチ１６により、これら可動部２０、第１固定部３０、および第２固定部４０の外側に位置する周辺部５０から区画されている。
As shown in FIGS. 1 and 2, the
また、基礎基板１２には、梁構造体の形成領域に対向する部分に窪み部１７が形成されている。つまり、基礎基板１２には、可動部２０、第１固定部３０、および第２固定部４０の所定箇所と対向する部分に窪み部１７が形成されている。なお、窪み部１７は、絶縁膜１１および支持基板１０に形成されている。つまり、本実施形態では、窪み部１７は、側面が絶縁膜１１および支持基板１０にて構成され、底面が支持基板１０にて構成されている。この窪み部１７は、後述する可動電極２４、第１固定電極３１、および第２固定電極４１が支持基板１０および絶縁膜１１に接触することを防止するために設けられている。
Further, the
半導体層１３に形成される可動部２０は、窪み部１７上を横断するように配置されている。そして、可動部２０は、矩形状の錘部２１における長手方向の一端部が梁部２２を介して第１アンカー部２３ａに一体に連結されていると共に、長手方向の他端部が梁部２２を介して第２アンカー部２３ｂに一体に連結されている。第１アンカー部２３ａおよび第２アンカー部２３ｂは、窪み部１７の開口縁部における対向する位置に形成されており、それぞれ絶縁膜１１を介して支持基板１０に支持されている。これにより、錘部２１および梁部２２は、窪み部１７に臨んだ状態となっている。
The
梁部２２は、平行な２本の梁がその両端で連結された矩形枠状とされており、２本の梁の長手方向と直交する方向に変位するバネ機能を有している。具体的には、梁部２２は、錘部２１の長手方向の成分を含む加速度を受けたとき、錘部２１を当該長手方向へ変位させると共に、加速度の消失に応じて元の状態に復元させるようになっている。したがって、このような梁部２２を介して支持基板１０に連結された錘部２１は、加速度の印加に応じて、窪み部１７上にて梁部２２の変位方向へ変位可能となっている。なお、梁部２２を構成する２本の梁は、それぞれ同じ形状とされている。
The
また、可動部２０は、錘部２１の長手方向と直交する方向に、錘部２１の両側面から互いに反対方向へ一体的に突出形成された複数個の可動電極２４を備えている。図１では、可動電極２４は、錘部２１の左側および右側に各々４個ずつ突出して形成されており、それぞれ窪み部１７に臨んだ状態とされている。また、各可動電極２４は、錘部２１および梁部２２と一体的に形成されており、梁部２２が変位することによって錘部２１と共に錘部２１の長手方向に変位可能となっている。つまり、可動部２０は、錘部２１、可動電極２４、および梁部２２が窪み部１７上で浮遊した浮遊領域となっている。
Further, the
第１固定部３０および第２固定部４０は、互いに電気的に独立しており、可動部２０を挟むように配置されている。具体的には、第１固定部３０および第２固定部４０は、窪み部１７の開口縁部のうち、第１アンカー部２３ａおよび第２アンカー部２３ｂが形成されている部分と異なる部分に形成されている。なお、図２では、第１固定部３０が可動部２０に対して紙面左側に形成され、第２固定部４０が可動部２０に対して紙面右側に形成された図を示している。
The first fixed
第１固定部３０は、可動電極２４の側面と所定の検出間隔を有するように平行した状態で対向配置された複数個の第１固定電極３１と、絶縁膜１１を介して支持基板１０に支持された第１支持部３２とを有している。同様に、第２固定部４０は、可動電極２４の側面と所定の検出間隔を有するように平行した状態で対向配置された複数個の第２固定電極４１と、絶縁膜１１を介して支持基板１０に支持された第２支持部４２とを有している。
The
第１固定電極３１および第２固定電極４１は、図２では４個ずつ形成されたものを示しており、可動電極２４における櫛歯の隙間に噛み合うように櫛歯状に配列されている。そして、第１固定電極３１および第２固定電極４１は、それぞれ第１支持部３２または第２支持部４２に片持ち状に支持されることにより、窪み部１７に臨んだ状態となっている。つまり、第１固定電極３１および第２固定電極４１は、それぞれ窪み部１７上で浮遊した浮遊領域となっている。
In FIG. 2, the first fixed
また、第１固定電極３１および第２固定電極４１は、それぞれ可動電極２４と体積が略等しくされている。より詳しくは、可動電極２４のうちの第１固定電極３１と対向する側面を構成する領域と、第１固定電極３１のうちの可動電極２４と対向する側面を構成する領域との体積が等しくされている。言い換えると、可動電極２４と第１固定電極３１との配列方向において、可動電極２４のうちの第１固定電極３１と対向する側面から配列方向に存在する部分の体積と、第１固定電極３１のうちの可動電極２４と対向する側面から配列方向に存在する部分の体積とが等しくされている。
Further, the first fixed
同様に、可動電極２４のうちの第２固定電極４１と対向する側面を構成する領域と、第２固定電極４１のうちの可動電極２４と対向する側面を構成する領域との体積が等しくされている。言い換えると、可動電極２４と第２固定電極４１との配列方向において、可動電極２４のうちの第２固定電極４１と対向する側面から配列方向に存在する部分の体積と、第２固定電極４１のうちの可動電極２４と対向する側面から配列方向に存在する部分の体積とが等しくされている。
Similarly, the volume of the region forming the side surface of the
なお、第１固定部３０は、第１支持部３２の所定箇所がボンディングワイヤ等を介して外部回路と電気的に接続され、第２固定部４０は、第２支持部４２の所定箇所がボンディングワイヤ等を介して外部回路と電気的に接続される。また、可動部２０は、第２アンカー部２３ｂがボンディングワイヤ等を介して外部回路と電気的に接続される。
In the first fixing
ここで、本実施形態では、トレンチ１６は、可動部２０、第１固定部３０、第２固定部４０、および周辺部５０をそれぞれ区画するように形成されているが、対向する側面を構成する領域の体積が大きく異なっている部分と、略等しい部分とを含んでいる。以下では、トレンチ１６において、対向する側面を構成する領域が大きく異なっている部分を第１トレンチ１６ａともいい、対向する側面を構成する領域が略等しい部分を第２トレンチ１６ｂともいう。つまり、第１トレンチ１６ａは、対向する側面を構成する領域の体積差が第２トレンチ１６ｂの対向する側面を構成する領域の体積差より大きくされている。
Here, in the present embodiment, the
例えば、本実施形態では、第１トレンチ１６ａは、対向する側面のうちの一方の側面が周辺部５０の側面で構成され、対向する側面のうちの他方の側面が梁部２２の梁の側面で構成される部分である。第２トレンチ１６ｂは、例えば、対向する側面が共に梁部２２の梁の側面で構成される部分である。また、例えば、第２トレンチ１６ｂは、対向する側面のうちの一方の側面が可動電極２４で構成され、対向する側面のうちの他方の側面が第１固定電極３１または第２固定電極４１の側面で構成される部分である。言い換えると、第１トレンチ１６ａは、対向する側面のうちの一方の側面が周辺部５０の側面で構成され、対向する側面のうちの他方の側面がセンシング部１５を構成する領域の側面で構成されている部分であるともいえる。また、第２トレンチ１６ｂは、対向する側面が共にセンシング部１５を構成する領域の側面で構成されている部分であるともいえる。
For example, in the present embodiment, in the
なお、本実施形態では、図１に示されるように、例えば、可動電極２４が２つの第１固定電極３１で挟まれた部分が存在する。言い換えると、錘部２１の長手方向に沿って、第１固定電極３１、可動電極２４、第１固定電極３１が順に配列された部分が存在する。そして、２つの第１固定電極３１のうちの一方の第１固定電極３１と可動電極２４との間隔と、２つの第１固定電極３１のうちの他方の第１固定電極３１と可動電極２４との間隔とが異なっている。但し、上記のように、可動電極２４と第１固定電極３１とは、対向する側面を構成する領域の体積が略等しくされているため、可動電極２４と第１固定電極３１との間には、第２トレンチ１６ｂが形成されているといえる。
In the present embodiment, as shown in FIG. 1, for example, there is a portion where the
そして、本実施形態では、第１トレンチ１６ａは、対向する側面の間隔が第２トレンチ１６ｂのうちの対向する側面の間隔が最も狭くなる部分より広くされている。すなわち、本実施形態では、図１に示されるように、第２トレンチ１６ｂの対向する側面の間隔は、対向する側面が梁部２２の梁の側面で構成される部分が最も狭くなる。したがって、本実施形態では、第１トレンチ１６ａは、対向する側面の間隔が梁部２２の梁の側面の間隔より広くされているともいえる。
Then, in the present embodiment, the distance between the facing side surfaces of the
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について図３を参照しつつ説明する。 The above is the configuration of the semiconductor device in this embodiment. Next, a method for manufacturing the semiconductor device will be described with reference to FIG.
まず、図３（ａ）に示されるように、支持基板１０を用意し、支持基板１０上にＣＶＤ（Chemical Vapor Deposition）法や熱酸化法等によって絶縁膜１１を形成して基礎基板１２を用意する。次に、絶縁膜１１上にレジストや酸化膜等の図示しないマスクを形成してウェットエッチング等を行い、基礎基板１２に絶縁膜１１から支持基板１０に渡る上記窪み部１７を形成する。
First, as shown in FIG. 3A, a
続いて、図３（ｂ）に示されるように、窪み部１７が閉塞されるように、絶縁膜１１と半導体層１３とを直接接合等により接合し、内部に空間１８が形成されたＳＯＩ基板１４を構成する。絶縁膜１１と半導体層１３とを直接接合により接合する場合には、まず、絶縁膜１１の接合面および半導体層１３の接合面にＮ２プラズマ、Ｏ２プラズマ、またはＡｒイオンビームを照射し、絶縁膜１１および半導体層１３の各接合面を活性化させる。そして、適宜形成されたアライメントマークを用いて赤外顕微鏡等によるアライメントを行い、室温〜１１００℃で絶縁膜１１および半導体層１３を直接接合により接合する。
Subsequently, as shown in FIG. 3B, the SOI substrate in which the insulating
なお、絶縁膜１１と半導体層１３との接合は直接接合に限定されるものではなく、例えば、陽極接合や中間層接合、またはフージョン接合等の接合技術によって接合されてもよい。また、絶縁膜１１と半導体層１３とを接合した後、高温アニール等の接合品質を向上させる処理を行ってもよい。さらに、絶縁膜１１と半導体層１３とを接合した後、支持基板１０または半導体層１３を研削、研磨することによって所望の厚さに加工してもよい。
The bonding between the insulating
その後、図３（ｃ）に示されるように、半導体層１３に対してドライエッチングを行って上記トレンチ１６を形成し、可動部２０、第１固定部３０、第２固定部４０、および周辺部５０を区画形成する。
After that, as shown in FIG. 3C, the
ここで、まず、ドライエッチングを行ってトレンチ１６を形成する際の基本的な工程について、図４および図５を参照しつつ具体的に説明する。
Here, first, the basic steps for forming the
まず、トレンチ１６を形成する際には、図３（ｂ）の工程まで行ったものを図示しないチャンバ内に配置する。そして、図４（ａ）に示されるように、半導体層１３の表面に、レジストや酸化膜等で構成されるマスク１００を配置する。次に、マスク１００をパターニングし、半導体層１３のうちのトレンチ１６を形成する予定領域（以下では、単に予定領域という）１３ａを露出させる開口部１００ａを形成する。
First, when forming the
続いて、図４（ｂ）に示されるように、チャンバ内に保護膜生成ガスを供給し、マスク１００の表面上および予定領域１３ａ上に保護膜１１０を形成する。この工程では、例えば、保護膜生成ガスとしてＣ４Ｆ８等のガスを供給し、フロロカーボン等のポリマーで構成される保護膜１１０を形成する。なお、ここでのマスク１００の表面とは、マスク１００のうちの半導体層１３側と反対側の面、および開口部１００ａの側面のことである。また、本実施形態では、図１および図２に示されるように、トレンチ１６は対向する側面の間隔が一定とされていないが、図４（ｂ）の工程では、対向する側面の間隔が最も狭い部分にも十分に保護膜１１０が形成されるように、保護膜生成ガスを供給する。
Subsequently, as shown in FIG. 4B, a protective film-forming gas is supplied into the chamber to form the
次に、図４（ｃ）に示されるように、エッチングガスを供給し、予定領域１３ａ上に形成された保護膜１１０を除去する。なお、この工程では、例えば、エッチングガスとしてＳＦ６等のガスを供給する。そして、図４（ｄ）に示されるように、そのままエッチングガスを供給し、半導体層１３を反応性イオンエッチングして除去する。これにより、トレンチ１６の一部が構成される。なお、半導体層１３を反応性イオンエッチングする際には、半導体層１３とエッチングガスとの化学反応に伴う反応熱が発生する。
Next, as shown in FIG. 4C, an etching gas is supplied to remove the
その後、図５（ａ）に示されるように、保護膜生成ガスを供給し、トレンチ１６の側面に保護膜１１０を形成する。次に、図５（ｂ）に示されるように、再びエッチングガスを供給し、トレンチ１６の側面が保護された状態でトレンチ１６の底面に形成された保護膜１１０を除去する。そして、図５（ｃ）に示されるように、そのままエッチングガスを供給し、トレンチ１６の側面を保護しつつ、トレンチ１６の底面を反応性イオンエッチングして除去し、トレンチ１６の底面を掘り下げる。その後は、図５（ａ）〜図５（ｃ）の工程を繰り返すことにより、図５（ｄ）に示されるように、トレンチ１６を窪み部１７に達するまで掘り下げる。
Then, as shown in FIG. 5A, a protective film-forming gas is supplied to form the
以上がトレンチ１６を形成する際の基本的な工程である。ここで、トレンチ１６を形成する際、上記のように、半導体層１３を反応性イオンエッチングすると反応熱が発生する。そして、本実施形態では、半導体層１３のうちの窪み部１７上に位置する部分にトレンチ１６を形成しているため、まず、窪み部１７上に浮遊する領域となる部分では反応熱を放出し難く、高温になり易い。また、第１トレンチ１６ａは、対向する側面のうちの一方の側面が窪み部１７上に位置する領域の側面で構成され、対向する側面のうちの他方の側面が絶縁膜１１に支持された領域の側面で構成される。さらに、第１トレンチ１６ａでは、対向する側面を構成する領域の体積差が大きいため、対向する側面に大きな温度差が発生し易い。
The above is the basic process for forming the
そして、上記のように、トレンチ１６を掘り下げる際には、保護膜生成ガスを供給して各トレンチ１６の側面に保護膜１１０を形成しながらトレンチ１６の底面を掘り下げる。この場合、第１トレンチ１６ａ内に導入された保護膜生成ガスは、温度が低い方に誘導され易く、温度が低い方の側面に保護膜１１０が形成され易い。つまり、本実施形態では、第１トレンチ１６ａでは、周辺部５０の側面に保護膜１１０が形成され易く、梁部２２を構成する梁の側面に保護膜１１０が形成され難い。このため、第１トレンチ１６ａの対向する側面の間隔が第２トレンチ１６ｂのうちの対向する側面の間隔が最も狭くなる部分と等しくされている場合、第１トレンチ１６ａの対向する側面の一方が荒れ易くなる。つまり、本実施形態では、梁部２２を構成する梁の側面が荒れ易くなってしまう。
Then, as described above, when the
したがって、本実施形態では、第１トレンチ１６ａとして、対向する側面の間隔が第２トレンチ１６ｂの対向する側面の間隔のうちの最も狭くなる部分より広くしている。これにより、図６に示されるように、第１トレンチ１６ａ内に導入される保護膜生成ガスの総量を増加でき、高温側となる側面にも保護膜１１０を生成し易くできる。したがって、第１トレンチ１６ａの側面が荒れてしまうことを抑制できる。
Therefore, in the present embodiment, as the
以上説明したように、本実施形態では、第１トレンチ１６ａとして、対向する側面の間隔が第２トレンチ１６ｂにおける対向する側面の間隔のうちの最も狭くなる部分より広くなるものを形成する。このため、第１トレンチ１６ａとして、対向する側面の間隔が第２トレンチ１６ｂにおける対向する側面の間隔のうちの最も狭くなる部分と等しくなるものを形成する場合と比較して、第１トレンチ１６ａ内に導入される保護膜生成ガスの総量を増加できる。したがって、第１トレンチ１６ａの対向する側面の一方に保護膜１１０が形成され難くなることを抑制できる。したがって、トレンチ１６の側面が荒れてしまうことを抑制できる。
As described above, in the present embodiment, the
なお、トレンチ１６を形成する際、保護膜生成ガスは、トレンチ１６の深さが深くなるほどトレンチ１６内に導入され難くなる。言い換えると、幅に対する深さ（すなわち、深さ／幅）をアスペクト比とすると、アスペクト比が大きくなるほど、トレンチ１６内に保護膜生成ガスが導入され難くなる。このため、アスペクト比が大きいトレンチ１６では、もともと保護膜１１０が生成され難い。そして、上記のように、対向するトレンチ１６の側面に温度差が発生すると、さらに高温側の側面に保護膜１１０が形成され難くなる。したがって、本実施形態は、高アスペクト比であるトレンチ１６が形成された半導体装置に適用されるとより効果的であり、例えば、アスペクト比が１０以上となるトレンチ１６が形成された半導体装置に適用され得る。なお、ここでの幅とは、対向する側面の間隔のことである。
When forming the
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The present invention is not limited to the above-described embodiment, and can be appropriately modified within the scope of the claims.
例えば、上記第１実施形態において、第２トレンチ１６ｂの対向する側面の間隔は、対向する側面が可動電極２４と第１固定電極３１、または可動電極２４と第２固定電極４１とで構成される部分が最も狭くされていてもよい。この場合は、第１トレンチ１６ａの対向する側面の間隔を可動電極２４の側面と第１固定電極３１または第２固定電極４１の側面との間隔より広くすればよい。
For example, in the first embodiment, the distance between the facing side surfaces of the
また、上記第１実施形態において、第１トレンチ１６ａの対向する側面の間隔は、第２トレンチ１６ｂの対向する側面の間隔の全ての部分より広くされていてもよい。これによれば、さらに第１トレンチ１６ａの側面が荒れることを抑制できる。
Further, in the first embodiment, the distance between the opposite side surfaces of the
そして、上記第１実施形態において、図７に示されるように、支持基板１０に凹部１９が形成され、絶縁膜１１は凹部１９に沿って形成されていてもよい。つまり、基礎基板１２に形成される窪み部１７は、側面および底面が絶縁膜１１にて構成されていてもよい。なお、このような基礎基板１２は、例えば、支持基板１０に凹部１９を形成した後、絶縁膜１１を形成することによって構成される。
Then, in the first embodiment, as shown in FIG. 7, a
さらに、上記第１実施形態において、半導体装置は、加速度センサではなく、上記トレンチ１６が形成された角速度センサや圧力センサ等の物理量センサに適用されてもよい。
Further, in the first embodiment, the semiconductor device may be applied not to an acceleration sensor but to a physical quantity sensor such as an angular velocity sensor or a pressure sensor in which the
１０ 支持基板
１１ 絶縁膜
１２ 基礎基板（第１基板）
１３ 半導体層（第２基板）
１４ ＳＯＩ基板（半導体基板）
１６ トレンチ
１６ａ 第１トレンチ
１６ｂ 第２トレンチ
１１０ 保護膜
10
13 Semiconductor layer (second substrate)
14 SOI substrate (semiconductor substrate)
16
Claims (3)
支持基板（１０）と、前記支持基板上に配置された絶縁膜（１１）と、を有する第１基板（１２）と、前記第１基板における前記絶縁膜上に配置された第２基板（１３）と、を有し、前記第１基板のうちの前記第２基板側に窪み部（１７）が形成された前記半導体基板を用意することと、
エッチングガスを供給して前記第２基板を反応性イオンエッチングすることと、保護膜生成ガスを供給して前記反応性イオンエッチングした部分の側面に保護膜（１１０）を形成することと、を繰り返し行うことにより、前記第２基板に前記窪み部に達する前記トレンチを形成することと、を行い、
前記トレンチを形成することでは、対向する側面を有する第１トレンチ（１６ａ）と、対向する側面を有し、当該対向する側面を構成する領域の体積差が前記第１トレンチにおける対向する側面を構成する領域の体積差より小さい第２トレンチ（１６ｂ）とを含み、前記第１トレンチの対向する側面の間隔が前記第２トレンチの対向する側面の間隔より広くなる前記トレンチを形成する半導体装置の製造方法。 A method for manufacturing a semiconductor device in which a trench (16) is formed in a semiconductor substrate (14).
A first substrate (12) having a support substrate (10) and an insulating film (11) arranged on the support substrate, and a second substrate (13) arranged on the insulating film in the first substrate. ), And the semiconductor substrate having the recessed portion (17) formed on the second substrate side of the first substrate is prepared.
Repeatedly supplying an etching gas to perform reactive ion etching of the second substrate and supplying a protective film generating gas to form a protective film (110) on the side surface of the portion subjected to the reactive ion etching. By doing so, the trench that reaches the recess is formed on the second substrate.
By forming the trench, the volume difference between the first trench (16a) having the facing side surfaces and the region having the facing side surfaces and forming the facing side surfaces constitutes the facing side surfaces in the first trench. Manufacture of a semiconductor device that includes a second trench (16b) that is smaller than the volume difference of the region to be formed and that forms the trench in which the distance between the facing side surfaces of the first trench is wider than the distance between the facing side surfaces of the second trench. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017063624A JP6766726B2 (en) | 2017-03-28 | 2017-03-28 | Manufacturing method of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017063624A JP6766726B2 (en) | 2017-03-28 | 2017-03-28 | Manufacturing method of semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018166176A JP2018166176A (en) | 2018-10-25 |
| JP6766726B2 true JP6766726B2 (en) | 2020-10-14 |
Family
ID=63922676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017063624A Active JP6766726B2 (en) | 2017-03-28 | 2017-03-28 | Manufacturing method of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6766726B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176182A (en) * | 2000-12-06 | 2002-06-21 | Denso Corp | Manufacturing method of capacitive dynamical quantity sensor |
| JP4161857B2 (en) * | 2003-09-10 | 2008-10-08 | 株式会社デンソー | Manufacturing method of semiconductor device |
| JP4653603B2 (en) * | 2005-09-13 | 2011-03-16 | 株式会社日立ハイテクノロジーズ | Plasma etching method |
| JP2008284656A (en) * | 2007-05-18 | 2008-11-27 | Toyota Motor Corp | Manufacturing method for structure |
| JP5939168B2 (en) * | 2013-01-11 | 2016-06-22 | 株式会社デンソー | Semiconductor device |
-
2017
- 2017-03-28 JP JP2017063624A patent/JP6766726B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018166176A (en) | 2018-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230224657A1 (en) | Semiconductor devices having a membrane layer with smooth stress-relieving corrugations and methods of fabrication thereof | |
| JP2008049438A (en) | Manufacturing method of semiconductor device, semiconductor device and pressure sensor | |
| KR102163052B1 (en) | Pressure sensor element and method for manufacturing same | |
| JP2009027176A (en) | Method of manufacturing wafer used for microelectromechanical system | |
| JP5975457B2 (en) | Three-dimensional structure and sensor | |
| JP6766726B2 (en) | Manufacturing method of semiconductor devices | |
| TWI616394B (en) | Strengthened micro-electromechanical system devices and methods of making thereof | |
| JP6123613B2 (en) | Physical quantity sensor and manufacturing method thereof | |
| JP2015004886A (en) | Fabry-perot filter, fabry-perot interferometer with the same, and method of manufacturing fabry-perot filter | |
| JP5837286B2 (en) | Method for etching semiconductor substrate and method for manufacturing capacitive MEMS sensor | |
| JP5547974B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP7107527B2 (en) | Sensors, structures and electrical equipment | |
| JP4161857B2 (en) | Manufacturing method of semiconductor device | |
| JP2018166175A (en) | Semiconductor device and method of manufacturing the same | |
| JP6237440B2 (en) | Physical quantity sensor and manufacturing method thereof | |
| JP6932491B2 (en) | How to manufacture a MEMS device | |
| JP4569167B2 (en) | Manufacturing method of external force detection sensor | |
| JP5929645B2 (en) | Physical quantity sensor | |
| JP6897703B2 (en) | Manufacturing method of semiconductor devices | |
| JP5617801B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2022181191A1 (en) | Mems sensor and mems sensor manufacturing method | |
| JPH07169736A (en) | Preparation of silicon structure | |
| JP4063272B2 (en) | Semiconductor dynamic quantity sensor | |
| JP4530050B2 (en) | Semiconductor dynamic quantity sensor | |
| JP2006030209A (en) | Method of manufacturing mechanical quality sensor for semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190725 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200818 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200831 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6766726 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |