JP2011138993A - Method for manufacturing semiconductor device with thin-film resistor - Google Patents
Method for manufacturing semiconductor device with thin-film resistor Download PDFInfo
- Publication number
- JP2011138993A JP2011138993A JP2009299261A JP2009299261A JP2011138993A JP 2011138993 A JP2011138993 A JP 2011138993A JP 2009299261 A JP2009299261 A JP 2009299261A JP 2009299261 A JP2009299261 A JP 2009299261A JP 2011138993 A JP2011138993 A JP 2011138993A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sputtering
- tan
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、良好なTCR(抵抗値温度係数)特性を保持したTaN膜からなる薄膜抵抗体を備えた半導体装置の製造方法に関し、特に、高抵抗の薄膜抵抗体の配線方法の改良に関する。 The present invention relates to a method for manufacturing a semiconductor device including a thin film resistor made of a TaN film having good TCR (resistance value temperature coefficient) characteristics, and more particularly to an improvement in a wiring method for a high resistance thin film resistor.
オーディオアンプ等の音響製品において、特に、その出力段の回路に使用される抵抗体の性能が、音質に影響を与えていることは公知である。従来、このアンプの出力段の半導体集積回路には、ポリシリコンの薄膜抵抗体が使用されている。そして、この音質に影響を与える抵抗体の性能としては、TCR値がある。即ち、TCR値は抵抗値温度係数であり、温度変化によりどの程度抵抗値が変化するかという程度を示す特性であり、このTCR値が小さい方が(0に近い方が)、抵抗値が温度により変動せず、高音質が得られる。従来のポリシリコン抵抗体は、25乃至125℃程度の温度範囲で、TCR値が±100ppm/℃程度であり、更に一層の音質改善のために、TCR値を±50ppm/℃程度に小さくすることが望まれている。 In an acoustic product such as an audio amplifier, it is well known that the performance of a resistor used in a circuit of an output stage particularly affects sound quality. Conventionally, a polysilicon thin film resistor is used in the semiconductor integrated circuit at the output stage of the amplifier. The performance of the resistor that affects the sound quality includes a TCR value. That is, the TCR value is a temperature coefficient of resistance value, and is a characteristic indicating how much the resistance value changes due to temperature change. The smaller the TCR value (closer to 0), the more the resistance value is the temperature. High sound quality can be obtained without fluctuation. The conventional polysilicon resistor has a TCR value of about ± 100 ppm / ° C in a temperature range of about 25 to 125 ° C., and further reduces the TCR value to about ± 50 ppm / ° C. in order to further improve sound quality. Is desired.
このTCR値の調整は、従来、抵抗膜をスパッタリングにより形成する際の原料ガスのN2分圧比を調節することにより行っている。また、正のTCR特性を有する薄膜抵抗体と、負のTCR特性を有する薄膜抵抗体とを積層することにより、全体で、0に近い良好なTCR特性を得ることも提案されている。 The adjustment of the TCR value is conventionally performed by adjusting the N 2 partial pressure ratio of the source gas when the resistance film is formed by sputtering. It has also been proposed to obtain a good TCR characteristic close to 0 as a whole by laminating a thin film resistor having a positive TCR characteristic and a thin film resistor having a negative TCR characteristic.
TCR値を小さくすることを目的とした窒化タンタル(TaN)薄膜抵抗体としては、特許文献1に開示されたものがある。この従来の窒化タンタル薄膜抵抗体は、窒化タンタル薄膜の上面に、Tiからなる中間膜を介してAuからなる電極膜を形成し、中間膜と電極膜との合成抵抗温度係数を第1の抵抗温度係数とし、窒化タンタル薄膜の抵抗温度係数を第2の抵抗温度係数としたとき、第1と第2の温度係数の和を−10乃至0ppm/℃としたものである。
As a tantalum nitride (TaN) thin film resistor for the purpose of reducing the TCR value, there is one disclosed in
しかしながら、従来のポリシリコン薄膜抵抗体は、その減圧CVD(Chemical Vapor Deposition:化学気相成長法)による成膜時の成膜温度が約600℃程度と高く、Al等の配線用金属材料が溶けてしまうことを回避するため、これらの金属配線の形成後にポリシリコン薄膜抵抗体を形成することはできない。従って、このポリシリコン薄膜抵抗体は、金属配線よりも下層に形成する必要があり、その形成位置はLOCOS(Local Oxidation of Silicon:選択酸化法)酸化膜上に制約される。このため、薄膜抵抗体にポリシリコンを使用すると、トランジスタ領域を避けてLOCOS酸化膜直上に抵抗体を配置するスペースを確保する必要が生じ、チップ面積の縮小が困難である。 However, the conventional polysilicon thin film resistor has a high film formation temperature of about 600 ° C. during film formation by low pressure CVD (Chemical Vapor Deposition), and a metal material for wiring such as Al melts. In order to avoid this, a polysilicon thin film resistor cannot be formed after these metal wirings are formed. Therefore, it is necessary to form this polysilicon thin film resistor below the metal wiring, and its formation position is restricted on a LOCOS (Local Oxidation of Silicon) oxide film. For this reason, when polysilicon is used for the thin film resistor, it is necessary to secure a space for disposing the resistor immediately above the LOCOS oxide film while avoiding the transistor region, and it is difficult to reduce the chip area.
また、前述の如く、ポリシリコン薄膜抵抗体は、必ずしも、TCR値が十分に低いものではなかった。このため、オーディオアンプ出力段の半導体集積回路にポリシリコン薄膜抵抗体を使用しても、優れた音質を得ることは困難である。 Further, as described above, the polysilicon thin film resistor does not necessarily have a sufficiently low TCR value. For this reason, it is difficult to obtain excellent sound quality even if a polysilicon thin film resistor is used in the semiconductor integrated circuit at the output stage of the audio amplifier.
一方、TaN薄膜抵抗体は、スパッタリングによる成膜時の成膜温度が約400℃以下と低温であるため、金属配線を形成した後にこのTaN薄膜抵抗体を形成しても、金属配線の溶融は生じない。よって、TaN薄膜抵抗体は、金属配線の上層に形成することができ、金属配線を形成する層間絶縁膜の上に、積み上げることができる。特に、上部配線層側にいくほど、面積占有率が低下するので、TaN抵抗体を形成するスペースを確保しやすくなるため、チップ面積を縮小することができるという利点がある。 On the other hand, the TaN thin film resistor has a low film formation temperature of about 400 ° C. or less during film formation by sputtering. Therefore, even if the TaN thin film resistor is formed after the metal wiring is formed, the metal wiring is not melted. Does not occur. Therefore, the TaN thin film resistor can be formed on the upper layer of the metal wiring, and can be stacked on the interlayer insulating film forming the metal wiring. In particular, since the area occupancy decreases as the distance from the upper wiring layer increases, it is easy to secure a space for forming the TaN resistor, so that there is an advantage that the chip area can be reduced.
しかしながら、特許文献1に記載のTaN薄膜抵抗体は、複層(Ti膜+Au膜)金属膜との積層膜として、TaN膜を形成し、複層金属膜のTCR値とTaN膜のTCR値との和としての全体のTCR値を0に近づけている。このような金属膜との積層膜では、金属膜の抵抗値が極めて小さいために抵抗値の制御が困難であり、また、Ti膜及びAu膜の形成コストが高いと共に、複層金属膜及びTaN膜のパターニング工程が複雑であるという問題点がある。
However, the TaN thin film resistor described in
また、従来のTaN膜は、抵抗率が低く、100乃至300Ωのシート抵抗を得るためには、TaN膜を200乃至300Åという極めて薄い膜厚に形成する必要がある。このような薄い抵抗膜は、成膜が困難である。また、抵抗膜上に層間絶縁膜を形成し、この層間絶縁膜にビアホールを形成し、このビアホールにアルミニウム等の金属を埋め込んでビアを形成することにより、層間絶縁膜上に形成した配線と抵抗膜とを電気的に接続する際に、ビアホール形成時のエッチングにより、薄いTaN膜が削られてしまい、抵抗膜として機能しなくなる虞がある。 Further, the conventional TaN film has a low resistivity, and in order to obtain a sheet resistance of 100 to 300Ω, it is necessary to form the TaN film with a very thin film thickness of 200 to 300 mm. Such a thin resistive film is difficult to form. In addition, an interlayer insulating film is formed on the resistance film, a via hole is formed in the interlayer insulating film, and a metal such as aluminum is buried in the via hole to form a via, thereby forming wiring and resistance formed on the interlayer insulating film. When the film is electrically connected, the thin TaN film may be removed by etching during the formation of the via hole, and the film may not function as a resistance film.
本発明はかかる問題点に鑑みてなされたものであって、オーディオ信号処理回路に最適であって、TCR値が小さく、実用上必要な膜厚を確保できるTaN膜からなる薄膜抵抗体を、その配線形成時のTaN膜の損傷を防止して形成できる半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of such problems, and is a thin film resistor made of a TaN film that is optimal for an audio signal processing circuit, has a small TCR value, and can ensure a practically required film thickness. An object of the present invention is to provide a method of manufacturing a semiconductor device that can be formed while preventing damage to the TaN film during wiring formation.
本発明に係る薄膜抵抗体を備えた半導体装置の製造方法は、
半導体基板に半導体素子を形成する工程と、
前記半導体基板上に第1層間絶縁膜を形成する工程と、
基板温度を常温から400℃までの温度に設定し、反応ガス中の窒素ガス分圧比を3乃至10%として、第1スパッタリングにより、前記第1層間絶縁膜上に窒化タンタル膜を形成する工程と、
前記窒化タンタル膜を含む前記第1層間絶縁膜上に第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜にこれを貫通して前記窒化タンタル膜に至るビアホールを湿式エッチングにより形成する工程と、
第2スパッタリングにより金属膜を堆積して前記ビアホール内に金属膜を形成し、前記窒化タンタル膜に接続するビアを設ける工程と、
を有することを特徴とする。
A method for manufacturing a semiconductor device provided with a thin film resistor according to the present invention includes:
Forming a semiconductor element on a semiconductor substrate;
Forming a first interlayer insulating film on the semiconductor substrate;
Forming a tantalum nitride film on the first interlayer insulating film by first sputtering, setting the substrate temperature from room temperature to 400 ° C., setting the nitrogen gas partial pressure ratio in the reaction gas to 3 to 10%, and ,
Forming a second interlayer insulating film on the first interlayer insulating film including the tantalum nitride film;
Forming a via hole penetrating through the second interlayer insulating film and reaching the tantalum nitride film by wet etching;
Depositing a metal film by second sputtering to form a metal film in the via hole, and providing a via connected to the tantalum nitride film;
It is characterized by having.
本発明においては、ビアホールを湿式エッチングにより形成するので、ビアホール形成時に第2層間絶縁膜の下層の窒化タンタル膜を損傷させることが抑制される。また、窒化タンタル膜の形成時に、基板温度及び窒素ガス分圧比を調整することにより、得られた窒化タンタル膜の抵抗値温度係数TCRを、−50乃至+50ppm/℃に制御することができる。 In the present invention, since the via hole is formed by wet etching, it is possible to suppress damage to the tantalum nitride film under the second interlayer insulating film when the via hole is formed. Further, the resistance temperature coefficient TCR of the obtained tantalum nitride film can be controlled to −50 to +50 ppm / ° C. by adjusting the substrate temperature and the nitrogen gas partial pressure ratio when forming the tantalum nitride film.
また、前記第1スパッタリング工程において、スパッタリング時のパワーを2.5kW以下とすることにより、前記窒化タンタル膜のシート抵抗を100Ω/□以上とすることができる。これにより、窒化タンタル膜の厚さを1000Å以上と厚くしても、十分に高い抵抗値を得ることができる。 In the first sputtering step, the sheet resistance of the tantalum nitride film can be set to 100Ω / □ or more by setting the power during sputtering to 2.5 kW or less. Thereby, even if the thickness of the tantalum nitride film is increased to 1000 mm or more, a sufficiently high resistance value can be obtained.
更に、前記第1スパッタリングは、スパッタリング時の基板温度をTとし、窒素ガス分圧比をmとしたとき、前記基板温度T及び窒素ガス分圧比mは、(1/165)T+(95/33)≦m≦(1/66)T+(155/33)を満たすように、決定することが好ましい。これにより、前記窒化タンタル膜の抵抗値温度係数TCRを、−50乃至+50ppm/℃、厚さを1000Å以上とすることができる。 Further, in the first sputtering, when the substrate temperature during sputtering is T and the nitrogen gas partial pressure ratio is m, the substrate temperature T and the nitrogen gas partial pressure ratio m are (1/165) T + (95/33) It is preferable to determine so as to satisfy ≦ m ≦ (1/66) T + (155/33). Thereby, the resistance value temperature coefficient TCR of the tantalum nitride film can be set to −50 to +50 ppm / ° C. and the thickness can be set to 1000 mm or more.
本発明によれば、窒化タンタル(TaN)膜のスパッタリングによる形成時に、窒素ガス分圧比を3乃至10%に調整すると共に、基板温度を常温から400℃の範囲に調整することにより、TaN膜のTCRを−50乃至+50ppm/℃に制御することができる。そして、第2層間絶縁膜に対して窒化タンタル膜に到達するビアホールを湿式エッチングにより形成するので、ビアホールを掘っていくときに窒化タンタル膜を損傷してしまうことが抑制される。また、スパッタリング時のパワーを2.5kW以下とした場合は、TaN膜の堆積速度が遅くなり、これにより、高シート抵抗のTaN膜を得ることができる。 According to the present invention, when the tantalum nitride (TaN) film is formed by sputtering, the nitrogen gas partial pressure ratio is adjusted to 3 to 10%, and the substrate temperature is adjusted to a range from room temperature to 400 ° C. The TCR can be controlled to -50 to +50 ppm / ° C. Since the via hole reaching the tantalum nitride film is formed by wet etching with respect to the second interlayer insulating film, the tantalum nitride film is prevented from being damaged when the via hole is dug. Moreover, when the power during sputtering is 2.5 kW or less, the deposition rate of the TaN film is slowed down, whereby a TaN film having a high sheet resistance can be obtained.
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図1は、本発明の実施形態に係る高抵抗抵抗膜が形成された半導体装置を示す断面図である。この半導体装置は、先ず、シリコン基板等の基板1に種々のトランジスタ等を作り込む。このとき、基板1の表面上に、第1層間絶縁膜10が形成され、この第1層間絶縁膜10上に、アルミニウム又は銅等により第1配線層21が形成される。この第1配線層21は、第1層間絶縁膜10上にアルミニウム又は銅の層を通常の膜形成技術により形成した後、この層を、通常のレジストを使用したパターニング方法により所望の配線パターンにパターニングすることにより形成される。
Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing a semiconductor device in which a high resistance resistance film according to an embodiment of the present invention is formed. In this semiconductor device, first, various transistors and the like are formed on a
次いで、これらの第1配線層21を含む第1層間絶縁膜10上に第2層間絶縁膜11を形成し、この第2層間絶縁膜11上に、第2配線層22を形成する。そして、第2配線層22上を含む全面に第3層間絶縁膜12を形成し、この第3層間絶縁膜12上に第3配線層23を形成し、第3配線層23を含む第3層間絶縁膜12上に第4層間絶縁膜13を形成する。
Next, a second
この第4層間絶縁膜13は、下層絶縁膜13aと上層絶縁膜13bの2層に分けて形成する。そして、下層絶縁膜13aを形成した後、上層絶縁膜13bを形成する前に、下層絶縁膜13a上に、窒化タンタル(TaN)膜2を所定の寸法及び形状になるように、パターン形成する。このTaN膜2は、以下のようにして形成することができる。即ち、下層絶縁膜13a上にTaN膜2の形成予定領域が開口したレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとし、Taターゲットを使用して、Arガスに窒素ガスを所定の分圧比で添加した反応ガスによりスパッタリング(第1スパッタリング)することにより、TaNを全面に堆積する。その後、レジストを除去することにより、レジスト上のTaN膜2をリフトオフすることによって、TaN膜2を形成することができる。又は、以下の方法によって、TaN膜2を形成することもできる。即ち、下層絶縁膜13a上の全面にTaN膜を上記スパッタリングにより形成し、このTaN膜上にレジストパターンを形成した後、このレジストパターンをマスクとして、前記TaN膜をエッチングする。この方法によっても、TaN膜2を形成することができる。
The fourth
そして、TaN膜2の形成後、TaN膜2を含む下層絶縁膜13aの全面に上層絶縁膜13bを形成した後、この第4層間絶縁膜13上に第4配線層24cを形成する。各配線層は層間絶縁膜に形成したビアホール内に導電物質を形成することにより設けたビアにより接続される。例えば、第4配線層24cと第2配線層22とはビア4により接続される。即ち、第3層間絶縁膜12及び第4層間絶縁膜13の形成工程において、夫々第3層間絶縁膜12及び第4層間絶縁膜13にこれらの膜を貫通するビアホールを、レジスト膜をマスクとしてウエットエッチング又はドライエッチングにより形成し、その後、アルミニウム等の金属材料をスパッタリングするか、又はCVD(化学的気相成長法)により堆積し、この金属材料をビアホール内に形成することにより、ビア4を設け、このビア4に接続されるように、第3層間絶縁膜12及び第4層間絶縁膜13上に、夫々配線23及び配線24cを形成する。例えば、前記ビアホール内にWをCVDにより堆積し、このWをエッチバックすることによりWプラグを形成し、更にAlをスパッタリングすることにより、ビア及び配線を形成することができる。
After the
一方、TaN膜2に対する配線形成については、このTaN膜2の形成後、TaN膜2を含む下層絶縁膜13aの全面に上層絶縁膜13bを形成し、上層絶縁膜13bにTaN膜2に到達する2個のビアホールを形成する。このビアホールは、湿式エッチング(ウエットエッチング)により形成する。ウエットエッチングの場合は、ドライエッチングに比べて、オーバーエッチングによるビアホール底部のTaN膜の削れを抑制することができる。これにより、加工マージンが向上し、TaN膜2のより一層の薄膜化による高抵抗化が可能となる。
On the other hand, regarding the formation of wiring for the
そして、これらのビアホールにアルミニウム又は銅等の金属膜を第2スパッタリングにより堆積し、ビア3a,3bを形成する。その後、上層絶縁膜13b上に、ビア3a,3bに接続されるようにして、夫々、第4配線層24a,24bを形成する。この第4配線層24a,24bにより、TaN膜2は、アンプの出力段の回路の中に、出力電流が流れる通り道に設けられた薄膜抵抗体として接続される。
Then, a metal film such as aluminum or copper is deposited in these via holes by the second sputtering to form
本実施形態においては、高抵抗抵抗体としてのTaN膜2を、スパッタリングにより形成し、このスパッタリング時の基板温度と、窒素ガス分圧比とを、調節することにより、TaN膜2のTCRを制御する。また、スパッタリング時のパワーを2.5kW以下とすることにより、TaN膜2のシート抵抗を100Ω/□以上に高抵抗化する。
In the present embodiment, the
即ち、TaN膜2のスパッタリング時のパワーを2.5kW以下と低パワーにすることにより、TaN膜2の成膜速度を低下させ、形成されるTaN膜2の膜質を、 抵抗率ρが高いものに変え、膜厚tを厚くしても、シート抵抗Rsが十分高いTaN膜2を得る。即ち、スパッタリング時のパワーを低くすることにより、膜厚tが1000Å以上であっても、シート抵抗Rsが100Ω/□以上の高抵抗である膜質を有するTaN膜2を得ることができる。
That is, by lowering the sputtering power of the
しかしながら、抵抗率ρが高い膜質にすると、TCRもその絶対値が大きくなり、TCRが負の場合は、より負の側に、TCRが正の場合は、より正の側に、TCRがシフトする。そこで、以下のようにして、スパッタリング時の基板温度及び/又は窒素ガス分圧比を調節することにより、TCRを0に近い値、即ち、−50乃至+50ppm/℃に制御する。又は、以下のようにして、スパッタリング時の基板温度及び/又は窒素ガス分圧比を調節することにより、TCRを0に近い値、即ち、−50乃至+50ppm/℃に制御した後、スパッタリング時のパワーを低下させることにより、 抵抗率ρ及びシート抵抗Rsが高いTaN膜2を得るようにしてもよい。このときのパワーの低下により、抵抗率ρが高くなり、TCRもその絶対値が大きくなるが、この場合は、予め、スパッタリング時の基板温度及び/又は窒素ガス分圧比の調整によりTCRが小さい値になっているので、抵抗率が上昇しても、TCRは−50乃至+50ppm/℃の範囲内にとどまるようにすることができる。
However, when the film quality is high in resistivity ρ, the absolute value of the TCR also increases. When the TCR is negative, the TCR shifts to the more negative side, and when the TCR is positive, the TCR shifts to the more positive side. . Therefore, the TCR is controlled to a value close to 0, that is, −50 to +50 ppm / ° C. by adjusting the substrate temperature and / or the nitrogen gas partial pressure ratio during sputtering as follows. Alternatively, by adjusting the substrate temperature and / or nitrogen gas partial pressure ratio during sputtering as described below, the TCR is controlled to a value close to 0, that is, −50 to +50 ppm / ° C., and then the power during sputtering. The
次に、TCRの調整方法について説明する。TaN膜2を、基板温度を常温から350℃までの温度に設定し、窒素ガス分圧比を3乃至10%に設定して、スパッタリングにより形成する。この温度条件範囲及び窒素ガス分圧比条件範囲の中で、TCR値が−50〜+50ppm/℃になるように、基板温度及び窒素ガス分圧比を決める。
Next, a method for adjusting the TCR will be described. The
基板温度を上げると、得られたTaN膜2のTCR値は、より正(+)の方向に変化する。また、窒素ガス分圧比を上げると、得られたTaN膜2のTCR値は、より負(−)の方向に変化する。この基板温度と窒素ガス分圧比とを、TCR値が0に近い値になるように、バランスをとって決める。
When the substrate temperature is raised, the TCR value of the obtained
この場合に、基板温度が低い場合は,窒素ガス分圧比を比較的低く、基板温度が高い場合は、窒素ガス分圧比を比較的高くすることが好ましい。即ち、基板温度が常温(20℃)の場合は、窒素ガス分圧比は3乃至5%であり、基板温度が350℃の場合は、窒素ガス分圧比は5乃至10%とすることが好ましい。この常温から350℃までの温度範囲の途中においては、窒素ガス分圧比の上限値及び下限値は温度に対して比例配分すればよい。即ち、基板温度をT、このときの好ましい窒素ガス分圧比の下限値をm1、上限値をm2とすると、下記数式1,2が成立する。
In this case, it is preferable that the nitrogen gas partial pressure ratio is relatively low when the substrate temperature is low, and the nitrogen gas partial pressure ratio is relatively high when the substrate temperature is high. That is, when the substrate temperature is normal temperature (20 ° C.), the nitrogen gas partial pressure ratio is preferably 3 to 5%, and when the substrate temperature is 350 ° C., the nitrogen gas partial pressure ratio is preferably 5 to 10%. In the middle of the temperature range from room temperature to 350 ° C., the upper limit value and lower limit value of the nitrogen gas partial pressure ratio may be proportionally distributed with respect to the temperature. That is, when the substrate temperature is T, the lower limit value of the preferable nitrogen gas partial pressure ratio at this time is m1, and the upper limit value is m2, the following
なお、TaN膜の成膜条件は、基板温度は常温から350℃の範囲であるが、スパッタリングガスの圧力は、例えば5mTorrである。このスパッタリングガスの流量は、例えばArガスが67sccm、N2ガスが8sccm(N2ガス分圧比が10%)である。供給パワーは、例えば0.5〜3kWである。 As for the TaN film formation conditions, the substrate temperature is in the range from room temperature to 350 ° C., but the sputtering gas pressure is, for example, 5 mTorr. The flow rate of the sputtering gas, such as Ar gas is 67sccm, N 2 gas is 8 sccm (N 2 gas partial pressure ratio of 10%). The supply power is, for example, 0.5 to 3 kW.
これらの数式から、下記数式3,4が成立する。
From these mathematical expressions, the following
図2は、横軸に基板温度Tをとり、縦軸に窒素ガス分圧比をとって、窒素ガス分圧比の上限m2及び下限m1と、基板温度Tとの関係(数式3,4)を示すグラフ図である。基板温度Tに応じて、m1及びm2を求め、m1〜m2の範囲で、窒素ガス分圧比を選択して、TCRが−50〜+50ppm/℃の範囲に入るように窒素ガス分圧比を調節するか、又は、図2の線分m2と線分m1との間の領域であって基板温度が20乃至350℃の間の領域において、窒素ガス分圧比を選択し、その上で、基板温度Tを、TCRが−50〜+50ppm/℃の範囲に入るように調節すればよい。このとき、前述の如く、基板温度Tを上げるとTCRはより正(+)の方向に変化し、基板温度を下げるとTCRはより負(−)の方向に変化するので、この基準に応じて、TCR値を−50〜+50ppm/℃の範囲に入るように制御することができる。また、例えば、一旦、一方の因子である窒素ガス分圧比又は基板温度を決め、その後、上述のようにして、他方の因子である夫々基板温度又は窒素ガス分圧比を変更して、TCR値を調整し、更に、前記一方の因子である窒素ガス分圧比又は基板温度を変更する等、2段階に限らず、3段階以上に分けて、因子を変更することにより、TCR値を調整してもよい。
FIG. 2 shows the relationship between the upper limit m2 and lower limit m1 of the nitrogen gas partial pressure ratio and the substrate temperature T (
結局、スパッタリングにおいて、基板温度がT、窒素ガス分圧比がmであるとしたとき、mはm1≦m≦m2であるべきであるから、数式3,4より、mは下記数式5を満たすことが好ましい。
Eventually, in sputtering, when the substrate temperature is T and the nitrogen gas partial pressure ratio is m, m should satisfy m1 ≦ m ≦ m2, and therefore m satisfies the
このようにして、スパッタリングによる成膜時の成膜条件である基板温度T及び窒素ガス分圧比mを、基板温度T及び窒素ガス分圧比mが上記数式5を満たす範囲内で、基板温度を上げるとTCRが正(+)の方向に変化し、窒素ガス分圧比を上げるとTCRが負(−)の方向に変化するという基準に基づいて適宜調整することにより、TaN膜2のTCR値を所望の範囲−50〜+50ppm/℃に制御することができる。よって、本発明の実施形態においては、薄膜抵抗体としてのTaN膜2の抵抗値が高いと共に、このときの抵抗値は、温度の変化に拘わらず、ほぼ一定である。従って、温度変化に起因するアンプ出力段の出力電流の変化は少ない。なお、この効果は、スパッタリング温度が350℃を超えて、400℃までの温度範囲において、得ることができる。よって、本発明においては、TaN膜のスパッタリング温度は、常温から400℃とする。
In this way, the substrate temperature T and the nitrogen gas partial pressure ratio m, which are film formation conditions during film formation by sputtering, are raised within a range where the substrate temperature T and the nitrogen gas partial pressure ratio m satisfy the above-described
そして、本発明においては、TaN膜のスパッタリング温度が高々400℃であるから、アルミニウム配線等を溶融させてしまうことがないため、抵抗体としてのTaN膜2を、半導体装置製造工程の比較的後期に形成することができ、層間絶縁膜の上層に配置することができる。このため、アルミニウム配線層の上に、TaN膜抵抗膜を配置することができ、チップ面積の縮小化が可能である。また、本発明のTaN膜はスパッタリング温度が低くてもよいので、抵抗体単体ではなく、LSI(大規模集積回路)の中に組み込むことが容易であり、これにより、TCR値が小さい抵抗を具備する回路を容易に得ることができる。
In the present invention, since the sputtering temperature of the TaN film is at most 400 ° C., the aluminum wiring or the like is not melted. Therefore, the
而して、TaN膜は、TCR(抵抗の温度特性)とVCR(抵抗の電圧特性)との間に、相関関係をもつ。即ち、本発明者等は、図3に示すように、TCR(x)とVCR(y)との間に、TCRが小さくなれば、それに比例してVCRも小さくなり、y=2.83xという関係式が成立することを、実験的に知見した。但し,TCR及びVCRの単位は、夫々ppm/℃及びppm/Vである。 Thus, the TaN film has a correlation between TCR (resistance temperature characteristics) and VCR (resistance voltage characteristics). That is, as shown in FIG. 3, the inventors of the present invention decrease the TCR between the TCR (x) and the VCR (y), and the VCR decreases proportionally, and y = 2.83x. It was experimentally found that the relational expression holds. However, the units of TCR and VCR are ppm / ° C. and ppm / V, respectively.
一般のオーディオアンプを含む集積回路においては、その回路中に使用される抵抗膜は印加される電圧に応じて抵抗の絶対値が変化する固有のVCR特性を有している。このようなVCR特性を有する抵抗体を使用したオーディオアンプを含む集積回路においては、オーディオ信号(音量)に応じて、その回路中に流れる電気信号の電圧振幅は大きく変化する。この電圧振幅に対して、回路中に用いられる抵抗値の絶対値が変化すると、最終的にこのアンプから出力されるオーディオ信号は、抵抗値の変化分の歪みが乗った歪んだ音として、再生されることとなる。一方,回路中に使用される抵抗体のVCRが小さければ小さいほど、電気信号の電圧振幅に対する抵抗値の絶対値の変化は小さくなるため、最終的にこのアンプから出力されるオーディオ信号の歪みは小さくなり、アンプのオーディオ特性が良くなる。 In an integrated circuit including a general audio amplifier, a resistance film used in the circuit has a unique VCR characteristic in which an absolute value of the resistance changes according to an applied voltage. In an integrated circuit including an audio amplifier using a resistor having such a VCR characteristic, the voltage amplitude of an electric signal flowing in the circuit varies greatly depending on the audio signal (volume). When the absolute value of the resistance value used in the circuit changes with respect to this voltage amplitude, the audio signal that is finally output from this amplifier is reproduced as a distorted sound with the distortion of the resistance value change. Will be. On the other hand, the smaller the VCR of the resistor used in the circuit, the smaller the change in the absolute value of the resistance value with respect to the voltage amplitude of the electric signal, so the distortion of the audio signal finally output from this amplifier is less. The audio characteristics of the amplifier are improved.
例えば、電源電圧が6Vで駆動されるオーディオアンプの場合を考えてみると、VCRを仮に150ppm/Vとすれば、抵抗成分による歪み率は、0.09%となる。一般に、このような大音量においてさえ、歪み率が0.1%以下であれば、一般のユーザには十分に小さい歪み率のアンプと考えられるため、このような小さなVCRを有する抵抗体をオーディオアンプに使用することにより、オーディオアンプに要求される歪み率を十分に小さくすることが可能となる。 For example, when considering the case of an audio amplifier driven with a power supply voltage of 6 V, if the VCR is set to 150 ppm / V, the distortion rate due to the resistance component is 0.09%. In general, even at such a large volume, if the distortion rate is 0.1% or less, it is considered that the amplifier has a distortion rate that is sufficiently small for general users. Therefore, a resistor having such a small VCR is used as an audio device. By using the amplifier, it is possible to sufficiently reduce the distortion rate required for the audio amplifier.
上述のように、150ppm/Vよりも小さなVCR特性を有するTaN膜は、高音質抵抗膜ということができる。これを、図3を使用して、TCRの値に変換すると、53ppm/℃となる。前述のごとく、図2のm1とm2との間の窒素ガス分圧比−基板温度特性を有している場合は、TCRが±50ppm/℃の範囲内であるので、VCRも±150ppm/Vの範囲内になり、高音質のオーディオ用抵抗膜となる。 As described above, a TaN film having a VCR characteristic smaller than 150 ppm / V can be referred to as a high-quality sound resistance film. When this is converted into a TCR value using FIG. 3, it becomes 53 ppm / ° C. As described above, when the nitrogen gas partial pressure ratio between m1 and m2 in FIG. 2 has the substrate temperature characteristic, since the TCR is within the range of ± 50 ppm / ° C., the VCR is also ± 150 ppm / V. Within the range, it becomes a high-quality audio resistive film.
なお、このTaN膜2は、上述の実施形態のように、最上層の層間絶縁膜(第4層間絶縁膜13)内に形成する場合に限らず、図3に示すように、第1配線層21の下層の第1層間絶縁膜10内に形成しても良い。この場合に、このTaN膜2にビア3a、3bを介して接続される配線層24a、24bは第1配線層21と同層に形成される。このように、このTaN膜2を配置すべき層間絶縁膜は、任意であり、最上層に限らないが、配置位置の選択の余裕度からすると、最上層の層間絶縁膜内が有利である。
The
本発明の製造方法は、基板温度及び窒素ガス分圧比を調節してTCRが小さいTaN膜からなる薄膜抵抗体を得ることができ、更に、スパッタリングパワーを低くすることにより、前記TaN膜からなる薄膜抵抗体を高抵抗化することができると共に、配線のためのビアホールを湿式エッチングにより形成するので、TaN膜のエッチングによる損傷を防止することができる。このため、本発明は、TCRが小さく高抵抗の抵抗膜を必要とする半導体集積回路の製造に有益である。更に、TaN膜は、その形成のためのスパッタリング温度が低いので、半導体集積回路の製造工程の後期に、容易に組み込むことができるため、TCR値が小さい高抵抗抵抗膜を備えた半導体集積回路のチップ面積の縮小に有益である。 According to the manufacturing method of the present invention, a thin film resistor made of a TaN film having a small TCR can be obtained by adjusting the substrate temperature and the nitrogen gas partial pressure ratio, and the thin film made of the TaN film can be obtained by lowering the sputtering power. The resistance of the resistor can be increased, and a via hole for wiring is formed by wet etching, so that damage due to etching of the TaN film can be prevented. Therefore, the present invention is useful for manufacturing a semiconductor integrated circuit that requires a high resistance film having a small TCR. Furthermore, since the sputtering temperature for forming the TaN film is low, it can be easily incorporated later in the manufacturing process of the semiconductor integrated circuit. Therefore, the TaN film has a high resistance resistance film having a small TCR value. This is useful for reducing the chip area.
1:シリコン基板、2:窒化タンタル(TaN)膜、3a、3b、4:ビア、10:第1層間絶縁膜、11:第2層間絶縁膜、12:第3層間絶縁膜、13:第4層間絶縁膜、13a:下層絶縁膜、13b:上層絶縁膜、21:第1配線層、22:第2配線層、23:第3配線層、24a、24b、24c:第4配線層 1: silicon substrate, 2: tantalum nitride (TaN) film, 3a, 3b, 4: via, 10: first interlayer insulating film, 11: second interlayer insulating film, 12: third interlayer insulating film, 13: fourth Interlayer insulating film, 13a: lower insulating film, 13b: upper insulating film, 21: first wiring layer, 22: second wiring layer, 23: third wiring layer, 24a, 24b, 24c: fourth wiring layer
Claims (3)
前記半導体基板上に第1層間絶縁膜を形成する工程と、
基板温度を常温から400℃までの温度に設定し、反応ガス中の窒素ガス分圧比を3乃至10%として、第1スパッタリングにより、前記第1層間絶縁膜上に窒化タンタル膜を形成する工程と、
前記窒化タンタル膜を含む前記第1層間絶縁膜上に第2層間絶縁膜を形成する工程と、
前記第2層間絶縁膜にこれを貫通して前記窒化タンタル膜に至るビアホールを湿式エッチングにより形成する工程と、
第2スパッタリングにより金属膜を堆積して前記ビアホール内に金属膜を形成し、前記窒化タンタル膜に接続するビアを設ける工程と、
を有することを特徴とする薄膜抵抗体を備えた半導体装置の製造方法。 Forming a semiconductor element on a semiconductor substrate;
Forming a first interlayer insulating film on the semiconductor substrate;
Forming a tantalum nitride film on the first interlayer insulating film by first sputtering, setting the substrate temperature from room temperature to 400 ° C., setting the nitrogen gas partial pressure ratio in the reaction gas to 3 to 10%, and ,
Forming a second interlayer insulating film on the first interlayer insulating film including the tantalum nitride film;
Forming a via hole penetrating through the second interlayer insulating film and reaching the tantalum nitride film by wet etching;
Depositing a metal film by second sputtering to form a metal film in the via hole, and providing a via connected to the tantalum nitride film;
A method of manufacturing a semiconductor device comprising a thin film resistor, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009299261A JP2011138993A (en) | 2009-12-29 | 2009-12-29 | Method for manufacturing semiconductor device with thin-film resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009299261A JP2011138993A (en) | 2009-12-29 | 2009-12-29 | Method for manufacturing semiconductor device with thin-film resistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011138993A true JP2011138993A (en) | 2011-07-14 |
Family
ID=44350108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009299261A Pending JP2011138993A (en) | 2009-12-29 | 2009-12-29 | Method for manufacturing semiconductor device with thin-film resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011138993A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136216B2 (en) | 2013-02-27 | 2015-09-15 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
CN110661068A (en) * | 2019-09-30 | 2020-01-07 | 深圳市禹龙通电子有限公司 | Load sheet and manufacturing process thereof |
-
2009
- 2009-12-29 JP JP2009299261A patent/JP2011138993A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136216B2 (en) | 2013-02-27 | 2015-09-15 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
US9257387B2 (en) | 2013-02-27 | 2016-02-09 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
US9673144B2 (en) | 2013-02-27 | 2017-06-06 | Rohm Co., Ltd. | Semiconductor device with metal think film and via |
CN110661068A (en) * | 2019-09-30 | 2020-01-07 | 深圳市禹龙通电子有限公司 | Load sheet and manufacturing process thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5834189B2 (en) | Manufacturing method of semiconductor device | |
JP5210559B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5059784B2 (en) | Semiconductor device | |
JP2007329478A (en) | Micro electronic component structure and method for manufacturing it | |
JP5334199B2 (en) | Semiconductor device having capacitive element | |
JP2008060243A (en) | Semiconductor device and manufacturing method thereof | |
KR20070008108A (en) | Method of forming tungsten layer having low resistance | |
JP4370206B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011138991A (en) | High-sound-quality resistance film and method of manufacturing the same | |
WO1993013555A1 (en) | Semiconductor device | |
JP2013098519A (en) | Semiconductor device and method for manufacturing the same | |
JP2011138993A (en) | Method for manufacturing semiconductor device with thin-film resistor | |
JP2010027874A (en) | Semiconductor device and method of manufacturing same | |
JP2005235995A (en) | Semiconductor device and its manufacturing method | |
JP2011138989A (en) | High sound-quality resistance film and method for manufacturing the same | |
TWI766055B (en) | Semiconductor device and method for manufacturing the same | |
JP2005203569A (en) | Fabrication process of semiconductor device and semiconductor device | |
JP2011138992A (en) | High sound-quality resistance film and method for manufacturing the same | |
JP2006080234A (en) | Semiconductor device and its fabrication process | |
JP2008016464A (en) | Semiconductor device and manufacturing method thereof | |
JP2011061005A (en) | Electronic device | |
JP2011138990A (en) | High sound-quality resistance film and method for manufacturing the same | |
JP2005228818A (en) | Method for manufacturing semiconductor device | |
JP2009182203A (en) | Semiconductor apparatus and method of manufacturing same | |
JP2013077631A (en) | Manufacturing method of semiconductor device and semiconductor device |