JP4370206B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4370206B2
JP4370206B2 JP2004182692A JP2004182692A JP4370206B2 JP 4370206 B2 JP4370206 B2 JP 4370206B2 JP 2004182692 A JP2004182692 A JP 2004182692A JP 2004182692 A JP2004182692 A JP 2004182692A JP 4370206 B2 JP4370206 B2 JP 4370206B2
Authority
JP
Japan
Prior art keywords
film
metal
metal film
insulating film
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004182692A
Other languages
Japanese (ja)
Other versions
JP2006005305A (en
Inventor
信雄 青井
秀夫 中川
敦 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004182692A priority Critical patent/JP4370206B2/en
Priority to TW094115118A priority patent/TW200601414A/en
Priority to EP05741630A priority patent/EP1760771A1/en
Priority to CNA200580000997XA priority patent/CN1842904A/en
Priority to PCT/JP2005/009269 priority patent/WO2005124847A1/en
Priority to KR1020067005531A priority patent/KR20070032618A/en
Priority to US10/578,351 priority patent/US20080083989A1/en
Publication of JP2006005305A publication Critical patent/JP2006005305A/en
Application granted granted Critical
Publication of JP4370206B2 publication Critical patent/JP4370206B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Description

本発明は、金属配線を有する半導体装置及びその製造方法に関し、特にバリアメタル膜及びその形成方法に関する。   The present invention relates to a semiconductor device having metal wiring and a method for manufacturing the same, and more particularly to a barrier metal film and a method for forming the same.

近年、半導体集積回路装置（以下、半導体装置という。）の加工寸法の微細化に伴って、半導体装置の多層配線には、銅配線と誘電率が小さい絶縁膜、いわゆるＬｏｗ−ｋ膜との組み合わせが採用されている。こうすることにより、ＲＣ遅延及び消費電力の低減を可能にする。さらに、半導体装置の高集積化、高機能化及び高速化を図るために、誘電率がより低いＬｏｗ−ｋ膜の採用が検討されている。   In recent years, with the miniaturization of the processing dimensions of a semiconductor integrated circuit device (hereinafter referred to as a semiconductor device), a multilayer wiring of a semiconductor device is a combination of a copper wiring and an insulating film having a low dielectric constant, a so-called low-k film. Is adopted. This makes it possible to reduce RC delay and power consumption. Furthermore, in order to achieve high integration, high functionality, and high speed of the semiconductor device, the use of a low-k film having a lower dielectric constant is being studied.

ところで、銅配線は、通常ダマシン法によって形成される。ダマシン法には、配線及びビアプラグを交互に形成するシングルダマシン法と、配線及びビアプラグを同時に形成するデュアルダマシン法とがある。   Incidentally, the copper wiring is usually formed by a damascene method. The damascene method includes a single damascene method in which wirings and via plugs are alternately formed, and a dual damascene method in which wirings and via plugs are simultaneously formed.

以下に、ダマシン法による多層配線の形成方法について、図１６（ａ）及び（ｂ）を参照しながら説明する。   Hereinafter, a method for forming a multilayer wiring by the damascene method will be described with reference to FIGS.

図１６（ａ）に示すように、シリコン基板１０１上に第１の絶縁膜１０２を形成した後に、該第１の絶縁膜１０２中に第１のバリアメタル膜１０３を有する銅よりなる第１の配線１０４を形成する。なお、シリコン基板１０１上には、図示していないトランジスタなどが形成されている。続いて、第１の絶縁膜１０２及び第１の配線１０４の上に、銅の拡散を防止する拡散防止膜１０５、第２の絶縁膜１０６、第３の絶縁膜１０７及び第４の絶縁膜１０８を順に形成する。   As shown in FIG. 16A, after forming the first insulating film 102 on the silicon substrate 101, the first insulating film 102 made of copper having the first barrier metal film 103 in the first insulating film 102 is formed. A wiring 104 is formed. Note that a transistor or the like (not shown) is formed on the silicon substrate 101. Subsequently, a diffusion prevention film 105 for preventing copper diffusion, a second insulation film 106, a third insulation film 107, and a fourth insulation film 108 are formed on the first insulation film 102 and the first wiring 104. Are formed in order.

ここで、拡散防止膜１０５には、シリコン窒化膜、シリコン窒化炭化膜、又はシリコン炭化酸化膜等が用いられる。拡散防止膜１０５は、第１の配線１０４の銅が第２の絶縁膜１０６及び第４の絶縁膜１０８中に拡散することを防止する役割を有する。なお、第３の絶縁膜１０７にも拡散防止膜１０５と同じ材料が用いられている。   Here, as the diffusion preventing film 105, a silicon nitride film, a silicon nitride carbonized film, a silicon carbonized oxide film, or the like is used. The diffusion prevention film 105 has a role of preventing the copper of the first wiring 104 from diffusing into the second insulating film 106 and the fourth insulating film 108. Note that the same material as that of the diffusion prevention film 105 is used for the third insulating film 107.

また、第２の絶縁膜１０６及び第４の絶縁膜１０８には、シリコン酸化膜、フッ素ドープシリコン酸化膜、シリコン酸化炭化膜、又は有機膜よりなる絶縁膜が用いられている。これらの膜は、化学気相成長法にて形成された膜であってもよいし、スピン塗布法にて形成されたＳＯＤ（spin on dielectric）膜であってもよい。   For the second insulating film 106 and the fourth insulating film 108, an insulating film made of a silicon oxide film, a fluorine-doped silicon oxide film, a silicon oxycarbide film, or an organic film is used. These films may be films formed by a chemical vapor deposition method or SOD (spin on dielectric) films formed by a spin coating method.

次に、拡散防止膜１０５、第２の絶縁膜１０６及び第３の絶縁膜１０７にビアホール１１０ａを形成すると共に、第４の絶縁膜１０８に配線溝１１０ｂを形成することにより、図１６（ａ）に示すように、ビアホール１１０ａ及び配線溝１１０ｂよりなる凹部１１０ｃを形成する。なお、ビアホール１１０ａ及び配線溝１１０ｂは、周知のリソグラフィ技術、エッチング技術、アッシング技術、及び洗浄技術を用いて、デュアルダマシン配線溝（ビアホール１１０ａ及び配線溝１１０ｂよりなる凹部１１０ｃ）を形成する工程により形成すればよい。なお、一般に、ビアホール１１０ａを先に形成した後に、配線溝（トレンチ）１１０ｂを形成する方法が良く用いられている（例えば、特許文献１参照）。   Next, a via hole 110a is formed in the diffusion preventing film 105, the second insulating film 106, and the third insulating film 107, and a wiring groove 110b is formed in the fourth insulating film 108, thereby forming the structure shown in FIG. As shown in FIG. 2, a recess 110c made of a via hole 110a and a wiring groove 110b is formed. The via hole 110a and the wiring groove 110b are formed by a process of forming a dual damascene wiring groove (a concave portion 110c formed of the via hole 110a and the wiring groove 110b) using a known lithography technique, etching technique, ashing technique, and cleaning technique. do it. In general, a method of forming a wiring groove (trench) 110b after the via hole 110a is formed first is often used (see, for example, Patent Document 1).

次に、図１６（ｂ）に示すように、凹部１１０ｃの壁面に沿うように、物理気相成長法（ＰＶＤ：physical vapor deposition）などにより、第２のバリアメタル膜１１１及び第３のバリアメタル膜１１２を形成する。   Next, as shown in FIG. 16B, along the wall surface of the recess 110c, the second barrier metal film 111 and the third barrier metal are formed by physical vapor deposition (PVD) or the like. A film 112 is formed.

次に、図１６（ｃ）に示すように、第３のバリアメタル膜１１２の上に、物理気相成長法により、銅シード層１１３を形成する。   Next, as shown in FIG. 16C, a copper seed layer 113 is formed on the third barrier metal film 112 by physical vapor deposition.

次に、図１６（ｄ）に示すように、銅シード層１１３を種に用いた銅めっきにより、凹部１１０ｃを埋め込むと共に第３のバリアメタル膜１１２の表面全体を覆うように銅膜１１４を形成する。   Next, as shown in FIG. 16D, a copper film 114 is formed so as to fill the recess 110c and cover the entire surface of the third barrier metal film 112 by copper plating using the copper seed layer 113 as a seed. To do.

次に、図１６（ｅ）に示すように、化学機械研磨（CMP：chemical mechanical polishing）法により、銅膜１１４における凹部１１０ｃの内側の部分以外で第４の絶縁膜１０８の上に形成されている部分と第２のバリアメタル膜１１２及び第３のバリアメタル膜１１２における凹部１１０ｃの内側の部分以外で第４の絶縁膜１０８の上に形成されている部分とを研磨除去する。このようにして、ビアプラグ１１５ａ及び第２の配線１１５ｂを形成する。なお、ビアプラグ１１５ａ及び第２の配線１１５ｂのいずれか一方を形成する場合であってもよい。以上の一連の動作を繰り返し行なうことにより、多層配線を形成することができる。   Next, as shown in FIG. 16 (e), it is formed on the fourth insulating film 108 by a chemical mechanical polishing (CMP) method except for a portion inside the recess 110 c in the copper film 114. The portion formed on the fourth insulating film 108 other than the portion inside the recess 110c in the second barrier metal film 112 and the third barrier metal film 112 is removed by polishing. In this way, the via plug 115a and the second wiring 115b are formed. Note that one of the via plug 115a and the second wiring 115b may be formed. A multilayer wiring can be formed by repeating the above series of operations.

一般に、銅は、熱又は電界によって容易にシリコン酸化膜などの絶縁膜中を拡散するので、これが原因となってトランジスタの特性劣化が生じやすい。また、銅は、絶縁膜との密着性が低い。したがって、銅配線を形成する際には、銅と絶縁膜との間に、タンタル膜又は窒化タンタル膜よりなるバリアメタル膜を形成することにより、銅が絶縁膜へ拡散することを防止すると共に絶縁膜及び銅との密着性を向上させる方法が提案されている（例えば、特許文献２参照）なお、タンタル膜又は窒化タンタル膜は、単層又は積層構造として用いられる。   In general, copper easily diffuses in an insulating film such as a silicon oxide film by heat or an electric field, and this causes deterioration of transistor characteristics. Copper has low adhesion to the insulating film. Therefore, when forming a copper wiring, a barrier metal film made of a tantalum film or a tantalum nitride film is formed between the copper and the insulating film, thereby preventing copper from diffusing into the insulating film and insulating. A method for improving the adhesion between the film and copper has been proposed (see, for example, Patent Document 2). The tantalum film or the tantalum nitride film is used as a single layer or a laminated structure.

しかしながら、第２〜第４の絶縁膜１０６、１０７及び１０８と接する第２のバリアメタル膜１１１として、タンタル等の高融点金属を用いた場合には、ダマシン配線の凹部１１０ｃを構成する第２〜第４の絶縁膜１０６、１０７及び１０８と高融点金属よりなる第２のバリアメタル膜１１１との密着性が悪いという問題がある。この問題に対して、第２のバリアメタル膜１１１としてタンタル窒化膜を用いると共に、第３のバリアメタル膜１１２としてタンタル膜を用いることによって、前記密着性の悪さを改善してきたが、十分な密着性が得られているわけではない。   However, when a refractory metal such as tantalum is used as the second barrier metal film 111 in contact with the second to fourth insulating films 106, 107 and 108, the second to the second constituting the recess 110 c of the damascene wiring. There is a problem that the adhesion between the fourth insulating films 106, 107 and 108 and the second barrier metal film 111 made of a refractory metal is poor. To solve this problem, the use of a tantalum nitride film as the second barrier metal film 111 and a tantalum film as the third barrier metal film 112 have improved the poor adhesion, but sufficient adhesion is achieved. Sex has not been obtained.

また、第３のバリアメタル膜１１２としてタンタル膜を用いた場合には、電解めっきによって銅を形成する際に、タンタル膜は酸化されるので、高抵抗の酸化タンタル膜が形成されてしまう。このため、配線抵抗の上昇を避けることができないという問題を有している。   Further, when a tantalum film is used as the third barrier metal film 112, the tantalum film is oxidized when copper is formed by electrolytic plating, so that a high resistance tantalum oxide film is formed. For this reason, there is a problem that an increase in wiring resistance cannot be avoided.

また、第３のバリアメタル膜１１２として窒化タンタル膜を用いた場合には、窒化タンタル膜は酸化されることはないが、窒化タンタル膜は高抵抗であって、且つ銅との密着性が低いという問題を有している。   When a tantalum nitride film is used as the third barrier metal film 112, the tantalum nitride film is not oxidized, but the tantalum nitride film has high resistance and low adhesion to copper. Has the problem.

さらに、第３のバリアメタル膜１１２としてチタン膜又は窒化チタン膜を用いた場合にも、それぞれ、タンタル膜を用いた場合又は窒化タンタル膜を用いた場合と同様の問題が存在する。特に、第３のバリアメタル膜１１２の低抵抗を実現する目的で、金属及びその金属酸化物自体が低抵抗であるルテニウム又はイリジウムなどの金属を第３のバリアメタル膜１１２として用いることが注目されてきている（例えば、特許文献３及び４）。なお、これらの金属は、一般に、原子層成長法又は化学気相成長法によって形成される。
特開平１０−２２３７５５号公報 特開２００２−４３４１９号公報 特許第３４０９８３１号 特開２００２−７５９９４号公報 Further, when a titanium film or a titanium nitride film is used as the third barrier metal film 112, the same problems as in the case of using a tantalum film or a tantalum nitride film are present. In particular, for the purpose of realizing the low resistance of the third barrier metal film 112, it has been noticed that a metal such as ruthenium or iridium, whose metal oxide itself has a low resistance, is used as the third barrier metal film 112. (For example, Patent Documents 3 and 4). These metals are generally formed by atomic layer deposition or chemical vapor deposition.
Japanese Patent Laid-Open No. 10-223755 JP 2002-43419 A Japanese Patent No. 3409831 JP 2002-75994 A

しかしながら、タンタル又はルテニウムなどの高融点金属膜をバリアメタル膜として用いる場合には、ダマシン配線用の凹部が形成される絶縁膜と高融点金属膜よりなるバリアメタル膜との密着性が悪いという問題がある。また、高融点金属膜よりなるバリアメタル膜と絶縁膜との間に金属窒化膜を形成することにより、絶縁膜の上に高融点金属よりなるバリアメタル膜を直接形成する場合よりも密着性の悪さを改善することができるが、抵抗が増大するという問題がある。   However, when a refractory metal film such as tantalum or ruthenium is used as a barrier metal film, the adhesion between the insulating film in which the damascene wiring recess is formed and the barrier metal film made of the refractory metal film is poor. There is. In addition, by forming a metal nitride film between the barrier metal film made of a refractory metal film and the insulating film, the adhesiveness is higher than when forming a barrier metal film made of a refractory metal directly on the insulating film. Although badness can be improved, there is a problem that resistance increases.

前記に鑑み、本発明の目的は、低抵抗であって、且つ、絶縁膜及び配線との間で高い密着性を有するバリアメタル膜を有する半導体装置及びその製造方法を提供することである。   In view of the above, an object of the present invention is to provide a semiconductor device having a barrier metal film having low resistance and high adhesion between an insulating film and a wiring, and a method for manufacturing the same.

前記の目的を達成するため、本発明に係る第１の半導体装置は、基板上に形成された絶縁膜と、絶縁膜中に形成された埋め込み配線と、絶縁膜と埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、バリアメタル膜は、絶縁膜が存在している側から埋め込み配線が存在している側へ向かって順に積層されている金属酸化物膜、遷移層及び金属膜よりなり、遷移層は、金属酸化物膜の組成と金属膜の組成とのほぼ中間的な組成を有する単一の原子層よりなることを特徴とする。   In order to achieve the above object, a first semiconductor device according to the present invention is formed between an insulating film formed on a substrate, a buried wiring formed in the insulating film, and the insulating film and the buried wiring. In the semiconductor device having the barrier metal film formed, the barrier metal film includes a metal oxide film, a transition layer, and a stacked layer in order from the side where the insulating film exists to the side where the embedded wiring exists. The transition layer is made of a metal film, and the transition layer is made of a single atomic layer having a composition almost intermediate between the composition of the metal oxide film and the composition of the metal film.

本発明に係る第１の半導体装置によると、金属酸化物膜と金属膜との接合面には、金属酸化物膜の組成と金属膜の組成とのほぼ中間的な組成を有する遷移層が存在するので、金属酸化物膜と金属膜との接合面に遷移層が存在しない場合に比べて、金属酸化物膜と金属膜との密着性は飛躍的に向上する。さらに、遷移層が単一の原子層よりなるため、金属酸化物膜と金属膜との密着性が向上することに加えて、遷移層の厚みを極限まで薄くすることにより、積層化されたバリアメタル膜を形成する場合であっても、バリアメタル膜の膜厚を薄く形成することできるので、配線の低抵抗化を実現することができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   According to the first semiconductor device of the present invention, there is a transition layer having a composition almost intermediate between the composition of the metal oxide film and the composition of the metal film at the joint surface between the metal oxide film and the metal film. Therefore, the adhesion between the metal oxide film and the metal film is dramatically improved as compared with the case where there is no transition layer at the joint surface between the metal oxide film and the metal film. Furthermore, since the transition layer is composed of a single atomic layer, in addition to improving the adhesion between the metal oxide film and the metal film, the thickness of the transition layer is reduced to the limit, thereby forming a laminated barrier. Even in the case of forming a metal film, the barrier metal film can be formed thin, so that the resistance of the wiring can be reduced. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

本発明に係る第２の半導体装置は、基板上に形成された絶縁膜と、絶縁膜中に形成された埋め込み配線と、絶縁膜と埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、バリアメタル膜は、絶縁膜が存在している側から埋め込み配線が存在している側へ向かって順に積層されている金属酸化物膜、遷移層及び金属膜よりなり、遷移層は、金属酸化物膜の組成と金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなることを特徴とする。   A second semiconductor device according to the present invention includes an insulating film formed on a substrate, a buried wiring formed in the insulating film, and a barrier metal film formed between the insulating film and the buried wiring. In a semiconductor device, a barrier metal film is composed of a metal oxide film, a transition layer, and a metal film that are sequentially stacked from the side where the insulating film exists to the side where the embedded wiring exists. And a plurality of atomic layers having a composition almost intermediate between the composition of the metal oxide film and the composition of the metal film.

本発明に係る第２の半導体装置によると、金属酸化物膜と金属膜との接合面には、金属酸化物膜の組成と金属膜の組成とのほぼ中間的な組成を有する遷移層が存在するので、金属酸化物膜と金属膜との接合面に遷移層が存在しない場合に比べて、金属酸化物膜と金属膜との密着性は飛躍的に向上し、薄膜であって且つ密着性の高いバリアメタル膜を形成することができる。さらに、遷移層が複数の原子層よりなるので、金属酸化物膜と金属膜との間に存在する遷移層が単一の原子層よりなる場合に比べて、密着性がさらに向上するという効果が得られる。また、遷移層の組成が段階的に変化していることにより、密着性はさらに向上する。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   According to the second semiconductor device of the present invention, there is a transition layer having an almost intermediate composition between the composition of the metal oxide film and the composition of the metal film at the joint surface between the metal oxide film and the metal film. Therefore, the adhesion between the metal oxide film and the metal film is dramatically improved as compared with the case where there is no transition layer at the joint surface between the metal oxide film and the metal film, and the adhesion is low in thickness and adhesion. A high barrier metal film can be formed. Furthermore, since the transition layer is composed of a plurality of atomic layers, the effect of further improving the adhesion is achieved compared to the case where the transition layer existing between the metal oxide film and the metal film is composed of a single atomic layer. can get. In addition, the adhesiveness is further improved by changing the composition of the transition layer stepwise. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

本発明に係る第１及び第２の半導体装置において、金属酸化物膜を構成する金属と金属膜を構成する金属とは、互いに異なる種類の元素であることが好ましい。   In the first and second semiconductor devices according to the present invention, the metal constituting the metal oxide film and the metal constituting the metal film are preferably different types of elements.

このようにすると、金属膜／遷移層／金属酸化物膜／絶縁膜の層構成において、金属酸化物膜と金属膜との密着性を損なうことなく、絶縁膜と金属酸化物膜との密着性を絶縁膜の種類によって最適化することが可能となる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   In this manner, in the layer configuration of the metal film / transition layer / metal oxide film / insulating film, the adhesion between the insulating film and the metal oxide film is not impaired without impairing the adhesion between the metal oxide film and the metal film. Can be optimized depending on the type of insulating film. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

本発明に係る第１及び第２の半導体装置において、金属酸化物膜を構成する金属と金属膜を構成する金属とは、互いに同一種類の元素であることが好ましい。   In the first and second semiconductor devices according to the present invention, the metal constituting the metal oxide film and the metal constituting the metal film are preferably the same type of elements.

このようにすると、金属膜／遷移層／金属酸化物膜の層構成において、遷移層と金属膜との間及び金属酸化物膜と遷移層との間の各接合面における密着性を向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   In this way, in the layer configuration of the metal film / transition layer / metal oxide film, the adhesion at each joint surface between the transition layer and the metal film and between the metal oxide film and the transition layer is improved. Can do. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

本発明に係る第３の半導体装置は、基板上に形成された絶縁膜と、絶縁膜中に形成された埋め込み配線と、絶縁膜と埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、バリアメタル膜は、絶縁膜が存在している側から埋め込み配線が存在している側へ向かって順に積層されている遷移層及び金属膜よりなり、遷移層は、金属酸化物及び金属膜を構成する金属よりなると共に、金属酸化物の組成と金属膜の組成とのほぼ中間的な組成を有する単一の原子層よりなることを特徴とする。   A third semiconductor device according to the present invention includes an insulating film formed on a substrate, a buried wiring formed in the insulating film, and a barrier metal film formed between the insulating film and the buried wiring. In a semiconductor device, a barrier metal film is composed of a transition layer and a metal film that are sequentially stacked from a side where an insulating film is present to a side where a buried wiring is present. It consists of the metal which comprises a metal film, and consists of a single atomic layer which has a composition in the middle of the composition of a metal oxide and a metal film.

本発明に係る第３の半導体装置によると、絶縁膜と金属膜との接合面には、金属酸化物の組成と金属膜の組成とのほぼ中間的な組成を有する遷移層が存在しているので、絶縁膜と金属膜との接合面に遷移層が存在しない場合に比べて、絶縁膜と金属膜との密着性は飛躍的に向上する。さらに、遷移層が単一の原子層よりなるので、絶縁膜と金属膜との密着性が向上することに加えて、遷移層の厚みを極限まで薄くすることにより、積層化されたバリアメタル膜を形成する場合であっても、バリアメタル膜の膜厚を薄く形成することができるので、配線の低抵抗化を実現することができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   According to the third semiconductor device of the present invention, the transition layer having an almost intermediate composition between the composition of the metal oxide and the composition of the metal film exists at the joint surface between the insulating film and the metal film. Therefore, the adhesion between the insulating film and the metal film is dramatically improved as compared with the case where no transition layer is present at the bonding surface between the insulating film and the metal film. Furthermore, since the transition layer is composed of a single atomic layer, in addition to improving the adhesion between the insulating film and the metal film, the thickness of the transition layer is made as thin as possible, thereby forming a laminated barrier metal film. Even when the film is formed, the barrier metal film can be formed thin, so that the resistance of the wiring can be reduced. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

本発明に係る第４の半導体装置は、基板上に形成された絶縁膜と、絶縁膜中に形成された埋め込み配線と、絶縁膜と埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、バリアメタル膜は、絶縁膜が存在している側から埋め込み配線が存在している側へ向かって順に積層されている遷移層及び金属膜よりなり、遷移層は、金属酸化物及び金属膜を構成する金属よりなると共に、金属酸化物の組成と金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなることを特徴とする。   A fourth semiconductor device according to the present invention includes an insulating film formed on a substrate, a buried wiring formed in the insulating film, and a barrier metal film formed between the insulating film and the buried wiring. In a semiconductor device, a barrier metal film is composed of a transition layer and a metal film that are sequentially stacked from a side where an insulating film is present to a side where a buried wiring is present. It consists of the metal which comprises a metal film, and consists of several atomic layers which have a substantially intermediate composition between the composition of a metal oxide, and the composition of a metal film.

本発明に係る第４の半導体装置によると、絶縁膜と金属膜との接合面には、金属酸化物の組成と金属膜の組成とのほぼ中間的な組成を有する遷移層が存在するので、絶縁膜と金属膜との接合面に遷移層が存在しない場合に比べて、絶縁膜と金属膜との密着性は飛躍的に向上し、薄膜であって且つ密着性の高いバリアメタル膜を形成することができる。さらに、遷移層が複数の原子層よりなるので、絶縁膜と金属膜との間の遷移層が単一の原子層よりなる場合に比べて、密着性がさらに向上するという効果が得られる。また、遷移層の組成が段階的に変化していることにより、密着性はさらに向上する。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   According to the fourth semiconductor device of the present invention, the transition layer having a composition almost intermediate between the composition of the metal oxide and the composition of the metal film exists on the bonding surface between the insulating film and the metal film. Compared to the case where there is no transition layer at the interface between the insulating film and the metal film, the adhesion between the insulating film and the metal film is dramatically improved, and a thin barrier film with high adhesion is formed. can do. Furthermore, since the transition layer is composed of a plurality of atomic layers, the effect of further improving the adhesion can be obtained as compared with the case where the transition layer between the insulating film and the metal film is composed of a single atomic layer. In addition, the adhesiveness is further improved by changing the composition of the transition layer stepwise. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

本発明に係る第３及び第４の半導体装置において、金属酸化物を構成する金属と金属膜を構成する金属とは、互いに異なる種類の元素であることが好ましい。   In the third and fourth semiconductor devices according to the present invention, the metal constituting the metal oxide and the metal constituting the metal film are preferably different types of elements.

このようにすると、金属膜／遷移層／絶縁膜の層構成において、遷移層と金属膜との密着性を損なうことなく、絶縁膜と遷移層との密着性を絶縁膜の種類によって最適化することが可能となる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   In this manner, in the layer configuration of the metal film / transition layer / insulating film, the adhesion between the insulating film and the transition layer is optimized depending on the type of the insulating film without impairing the adhesion between the transition layer and the metal film. It becomes possible. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

本発明に係る第３及び第４の半導体装置において、金属酸化物を構成する金属と金属膜を構成する金属とは、互いに同一種類の元素であることが好ましい。   In the third and fourth semiconductor devices according to the present invention, the metal constituting the metal oxide and the metal constituting the metal film are preferably the same kind of elements.

このようにすると、金属膜／遷移層の層構成において、遷移層と金属膜との間の接合面における密着性を向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   If it does in this way, the adhesiveness in the joint surface between a transition layer and a metal film can be improved in the layer structure of a metal film / transition layer. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

本発明に係る第５の半導体装置は、基板上に形成された絶縁膜と、絶縁膜中に形成された埋め込み配線と、絶縁膜と埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、バリアメタル膜は、構成元素として酸素を含み、バリアメタル膜における酸素の濃度は、バリアメタル膜の膜厚方向に連続的に変化していることを特徴とする。   A fifth semiconductor device according to the present invention includes an insulating film formed on a substrate, a buried wiring formed in the insulating film, and a barrier metal film formed between the insulating film and the buried wiring. In the semiconductor device, the barrier metal film includes oxygen as a constituent element, and the oxygen concentration in the barrier metal film continuously changes in the thickness direction of the barrier metal film.

本発明に係る第５の半導体装置によると、構成元素として酸素を含むバリアメタル膜において、酸素の濃度が、バリアメタル膜における絶縁膜と接する面から埋め込み配線と接する面まで、膜厚方向に連続的に変化していることにより、バリアメタル膜内部において組成が急激に変化する界面が存在することがなくなるので、バリアメタル膜自体の強度を大幅に向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   According to the fifth semiconductor device of the present invention, in the barrier metal film containing oxygen as a constituent element, the oxygen concentration continues in the film thickness direction from the surface in contact with the insulating film to the surface in contact with the embedded wiring in the barrier metal film. As a result of the change, the interface in which the composition changes abruptly does not exist inside the barrier metal film, so that the strength of the barrier metal film itself can be greatly improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

本発明に係る第１の半導体装置の製造方法は、基板上の絶縁膜に凹部を形成する工程と、凹部の壁面に沿うように、金属酸化物膜、遷移層、及び金属膜がこの順に積層されてなるバリアメタル膜を形成する工程と、凹部を埋め込むように、バリアメタル膜の上に埋め込み配線を形成する工程とを備え、バリアメタル膜を形成する工程は、原子層成長法によって１サイクル分の成長を行なうことにより、金属酸化物膜の組成と金属膜の組成とのほぼ中間的な組成を有する単一の原子層よりなる遷移層を形成する工程を含むことを特徴とする。   In the first method of manufacturing a semiconductor device according to the present invention, a step of forming a recess in an insulating film on a substrate, and a metal oxide film, a transition layer, and a metal film are stacked in this order along the wall surface of the recess. A step of forming the barrier metal film, and a step of forming a buried wiring on the barrier metal film so as to fill the recess, and the step of forming the barrier metal film is performed by one cycle by atomic layer growth. And a step of forming a transition layer composed of a single atomic layer having a composition almost intermediate between the composition of the metal oxide film and the composition of the metal film by performing the growth for a minute.

本発明に係る第１の半導体装置の製造方法によると、金属酸化物膜と金属膜との接合面に、金属酸化物膜の組成と金属膜の組成とのほぼ中間的な組成を有する単一原子層よりなる遷移層を容易に形成することができる。これにより、金属酸化物膜と金属膜との接合面に遷移層が存在しない場合に比べて、金属酸化物膜と金属膜との密着性を飛躍的に向上させることができる。さらに、単一の原子層よりなる遷移層を形成するため、金属酸化物膜と金属膜との密着性を向上させることに加えて、遷移層の厚みを極限まで薄くすることにより、積層化されたバリアメタル膜を形成する場合であっても、バリアメタル膜の膜厚を薄く形成することできるので、配線の低抵抗化を実現することができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。   According to the first method for manufacturing a semiconductor device of the present invention, the single surface having a composition almost intermediate between the composition of the metal oxide film and the composition of the metal film on the joint surface between the metal oxide film and the metal film. A transition layer composed of an atomic layer can be easily formed. Thereby, compared with the case where a transition layer does not exist in the junction surface of a metal oxide film and a metal film, the adhesiveness of a metal oxide film and a metal film can be improved dramatically. Furthermore, in order to form a transition layer consisting of a single atomic layer, in addition to improving the adhesion between the metal oxide film and the metal film, the transition layer is laminated by reducing the thickness to the limit. Even when the barrier metal film is formed, the thickness of the barrier metal film can be reduced, so that the resistance of the wiring can be reduced. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be manufactured.

本発明に係る第２の半導体装置の製造方法は、基板上の絶縁膜に凹部を形成する工程と、凹部の壁面に沿うように、金属酸化物膜、遷移層、及び金属膜がこの順に積層されてなるバリアメタル膜を形成する工程と、凹部を埋め込むように、バリアメタル膜の上に埋め込み配線を形成する工程とを備え、バリアメタル膜を形成する工程は、原子層成長法によって複数サイクル分の成長を行なうことにより、金属酸化物膜の組成と金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなる遷移層を形成する工程を含むことを特徴とする。   The second method for manufacturing a semiconductor device according to the present invention includes a step of forming a recess in an insulating film on a substrate and a metal oxide film, a transition layer, and a metal film stacked in this order along the wall surface of the recess. A step of forming a barrier metal film, and a step of forming a buried wiring on the barrier metal film so as to embed the recess, and the step of forming the barrier metal film is performed in a plurality of cycles by atomic layer growth. And a step of forming a transition layer composed of a plurality of atomic layers having a composition almost intermediate between the composition of the metal oxide film and the composition of the metal film by performing the growth for a minute.

本発明に係る第２の半導体装置の製造方法によると、金属酸化物膜と金属膜との接合面に、金属酸化物膜の組成と金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなる遷移層を容易に形成することができる。これにより、金属酸化物膜と金属膜との接合面に遷移層が存在しない場合に比べて、金属酸化物膜と金属膜との密着性を飛躍的に向上させ、薄膜であって且つ密着性の高いバリアメタル膜を形成することができる。さらに、複数の原子層よりなる遷移層を形成するので、金属酸化物膜と金属膜との間に存在する遷移層が単一の原子層よりなる場合に比べて、密着性をさらに向上させるという効果が得られる。また、原子層成長法によって複数サイクルのそれぞれのサイクルにおいて、例えば成膜条件又は原料ガスを段階的に変化させることにより、遷移層の組成を段階的に変化させることができる。これにより、密着性をさらに向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。   According to the second method for manufacturing a semiconductor device of the present invention, a plurality of components having a composition substantially intermediate between the composition of the metal oxide film and the composition of the metal film on the joint surface between the metal oxide film and the metal film. A transition layer composed of an atomic layer can be easily formed. This dramatically improves the adhesion between the metal oxide film and the metal film compared to the case where there is no transition layer at the joint surface between the metal oxide film and the metal film, and is a thin film and adhesion. A high barrier metal film can be formed. Furthermore, since a transition layer composed of a plurality of atomic layers is formed, the adhesion is further improved as compared with the case where the transition layer existing between the metal oxide film and the metal film is composed of a single atomic layer. An effect is obtained. In addition, in each of a plurality of cycles by the atomic layer growth method, the composition of the transition layer can be changed stepwise, for example, by changing the film formation conditions or the source gas stepwise. Thereby, adhesiveness can further be improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be manufactured.

本発明に係る第１及び第２の半導体装置の製造方法において、金属酸化物膜を構成する金属と金属膜を構成する金属とは、互いに異なる種類の元素であることが好ましい。   In the first and second semiconductor device manufacturing methods according to the present invention, the metal constituting the metal oxide film and the metal constituting the metal film are preferably different types of elements.

このようにすると、例えば成膜条件又は原料ガスを変化させるだけで、連続的に金属酸化物膜、遷移層及び金属膜を形成することが可能となるため、密着性の高いバリアメタル膜を形成することができるので、本発明の第１又は第２の半導体装置を容易に製造することが可能である。   In this way, for example, a metal oxide film, a transition layer, and a metal film can be formed continuously only by changing the film formation conditions or the source gas, so that a barrier metal film with high adhesion is formed. Therefore, the first or second semiconductor device of the present invention can be easily manufactured.

本発明に係る第１及び第２の半導体装置の製造方法において、金属酸化物膜を構成する金属と金属膜を構成する金属とは、互いに同一種類の元素であることが好ましい。   In the first and second semiconductor device manufacturing methods according to the present invention, the metal constituting the metal oxide film and the metal constituting the metal film are preferably the same type of elements.

このようにすると、例えば成膜条件を変化させるだけで、連続的に金属酸化物膜、遷移層及び金属膜を形成することが可能となるため、密着性の高いバリアメタル膜を形成することができるので、本発明の第１又は第２の半導体装置を容易に製造することが可能である。   In this way, for example, a metal oxide film, a transition layer, and a metal film can be formed continuously only by changing the film formation conditions. Therefore, a barrier metal film with high adhesion can be formed. Therefore, the first or second semiconductor device of the present invention can be easily manufactured.

本発明に係る第３の半導体装置の製造方法は、基板上の絶縁膜に凹部を形成する工程と、凹部の壁面に沿うように、遷移層及び金属膜がこの順に積層されてなるバリアメタル膜を形成する工程と、凹部を埋め込むように、バリアメタル膜の上に埋め込み配線を形成する工程とを備え、バリアメタル膜を形成する工程は、原子層成長法によって１サイクル分の成長を行なうことにより、金属酸化物及び金属膜を構成する金属よりなると共に、金属酸化物の組成と金属膜の組成とのほぼ中間的な組成を有する単一の原子層よりなる遷移層を形成する工程を含むことを特徴とする。   A third method for manufacturing a semiconductor device according to the present invention includes a step of forming a recess in an insulating film on a substrate, and a barrier metal film in which a transition layer and a metal film are stacked in this order along the wall surface of the recess. And a step of forming a buried wiring on the barrier metal film so as to bury the recess, and the step of forming the barrier metal film is performed by growth for one cycle by an atomic layer growth method. A step of forming a transition layer comprising a single atomic layer having a composition that is substantially intermediate between the composition of the metal oxide and the metal film, and comprising the metal oxide and the metal constituting the metal film. It is characterized by that.

本発明に係る第３の半導体装置の製造方法によると、絶縁膜と金属膜との接合面に、金属酸化物の組成と金属物の組成とのほぼ中間的な組成を有する単一原子層よりなる遷移層を容易に形成することができる。これにより、絶縁膜と金属膜との接合面に遷移層が存在しない場合に比べて、絶縁膜と金属膜との密着性は飛躍的に向上する。さらに、遷移層が単一の原子層よりなるので、絶縁膜と金属膜との密着性が向上することに加えて、遷移層の厚みを極限まで薄くすることにより、積層化されたバリアメタル膜を形成する場合であっても、バリアメタル膜の膜厚を薄く形成することができるので、配線の低抵抗化を実現することができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。   According to the third method for manufacturing a semiconductor device of the present invention, a single atomic layer having a composition almost intermediate between the composition of the metal oxide and the composition of the metal is formed on the bonding surface between the insulating film and the metal film. It is possible to easily form a transition layer. Thereby, compared with the case where a transition layer does not exist in the junction surface of an insulating film and a metal film, the adhesiveness of an insulating film and a metal film improves dramatically. Furthermore, since the transition layer is composed of a single atomic layer, in addition to improving the adhesion between the insulating film and the metal film, the thickness of the transition layer is made as thin as possible, thereby forming a laminated barrier metal film. Even when the film is formed, the barrier metal film can be formed thin, so that the resistance of the wiring can be reduced. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be manufactured.

本発明に係る第４の半導体装置の製造方法は、基板上の絶縁膜に凹部を形成する工程と、凹部の壁面に沿うように、遷移層及び金属膜がこの順に積層されてなるバリアメタル膜を形成する工程と、凹部を埋め込むように、バリアメタル膜の上に埋め込み配線を形成する工程とを備え、バリアメタル膜を形成する工程は、原子層成長法によって複数サイクル分の成長を行なうことにより、金属酸化物及び金属膜を構成する金属よりなると共に、金属酸化物の組成と金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなる遷移層を形成する工程を含むことを特徴とする。   A fourth method for manufacturing a semiconductor device according to the present invention includes a step of forming a recess in an insulating film on a substrate, and a barrier metal film in which a transition layer and a metal film are laminated in this order along the wall surface of the recess. And a step of forming a buried wiring on the barrier metal film so as to embed the recess, and the step of forming the barrier metal film is performed by growth for a plurality of cycles by an atomic layer growth method. A step of forming a transition layer comprising a plurality of atomic layers having a composition that is substantially intermediate between the composition of the metal oxide and the metal film, and comprising the metal oxide and the metal constituting the metal film. It is characterized by.

本発明に係る第４の半導体装置の製造方法によると、絶縁膜と金属膜との接合面に、金属酸化物の組成と金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなる遷移層を容易に形成することができる。これにより、絶縁膜と金属膜との接合面に遷移層が存在しない場合に比べて、絶縁膜と金属膜との密着性は飛躍的に向上し、薄膜であって且つ密着性の高いバリアメタル膜を形成することができる。さらに、遷移層が複数の原子層よりなるので、絶縁膜と金属膜との間の遷移層が単一の原子層よりなる場合に比べて、密着性がさらに向上するという効果が得られる。また、原子層成長法によって複数サイクルのそれぞれのサイクルにおいて、例えば成膜条件又は原料ガスを段階的に変化させることにより、遷移層の組成を段階的に変化させることができる。これにより、密着性をさらに向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。   According to the fourth method for manufacturing a semiconductor device of the present invention, a plurality of atomic layers having a composition almost intermediate between the composition of the metal oxide and the composition of the metal film are formed on the bonding surface between the insulating film and the metal film. It is possible to easily form a transition layer. This dramatically improves the adhesion between the insulating film and the metal film compared to the case where no transition layer is present on the bonding surface between the insulating film and the metal film, and is a thin barrier film with high adhesion. A film can be formed. Furthermore, since the transition layer is composed of a plurality of atomic layers, the effect of further improving the adhesion can be obtained as compared with the case where the transition layer between the insulating film and the metal film is composed of a single atomic layer. In addition, in each of a plurality of cycles by the atomic layer growth method, the composition of the transition layer can be changed stepwise, for example, by changing the film formation conditions or the source gas stepwise. Thereby, adhesiveness can further be improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be manufactured.

本発明に係る第３又は第４の半導体装置の製造方法において、金属酸化物を構成する金属と金属膜を構成する金属とは、互いに異なる種類の元素であることが好ましい。   In the third or fourth method for fabricating a semiconductor device according to the present invention, the metal constituting the metal oxide and the metal constituting the metal film are preferably different types of elements.

このようにすると、例えば成膜条件又は原料ガスを変化させるだけで、連続的に遷移層及び金属膜を形成することが可能となるため、密着性の高いバリアメタル膜を形成することができるので、本発明の第３又は第４の半導体装置を容易に製造することが可能である。   In this case, for example, a transition layer and a metal film can be formed continuously only by changing the film formation conditions or the source gas, so that a barrier metal film with high adhesion can be formed. The third or fourth semiconductor device of the present invention can be easily manufactured.

本発明に係る第３又は第４の半導体装置の製造方法において、金属酸化物を構成する金属と金属膜を構成する金属とは、互いに同一種類の元素であることが好ましい。   In the third or fourth method for fabricating a semiconductor device according to the present invention, the metal constituting the metal oxide and the metal constituting the metal film are preferably the same type of elements.

このようにすると、例えば成膜条件を変化させるだけで、連続的に遷移層及び金属膜を形成することが可能となるため、密着性の高いバリアメタル膜を形成することができるので、本発明の第３又は第４の半導体装置を容易に製造することが可能である。   In this case, for example, the transition layer and the metal film can be continuously formed only by changing the film formation conditions, and therefore, a barrier metal film with high adhesion can be formed. The third or fourth semiconductor device can be easily manufactured.

本発明に係る第５の半導体装置の製造方法は、基板上の絶縁膜に凹部を形成する工程と、凹部の壁面に沿うように、構成元素として酸素を含むバリアメタル膜を形成する工程と、凹部を埋め込むように、バリアメタル膜の上に埋め込み配線を形成する工程とを備え、バリアメタル膜を形成する工程は、バリアメタル膜における酸素の濃度が、バリアメタル膜の膜厚方向に連続的に変化するようにバリアメタル膜を形成する工程を含むことを特徴とする。   A fifth method for manufacturing a semiconductor device according to the present invention includes a step of forming a recess in an insulating film on a substrate, a step of forming a barrier metal film containing oxygen as a constituent element along the wall surface of the recess, Forming a buried wiring on the barrier metal film so as to embed the concave portion, and the step of forming the barrier metal film is such that the oxygen concentration in the barrier metal film is continuous in the film thickness direction of the barrier metal film. And a step of forming a barrier metal film so as to change to

本発明に係る第５の半導体装置の製造方法によると、原子層成長方法を用いることにより、成膜条件を連続的に変化させるだけで、酸素の濃度が、バリアメタル膜における絶縁膜と接する面から埋め込み配線と接する面まで、膜厚方向に連続的に変化するようにバリアメタル膜を形成できるため、バリアメタル膜内部において組成が急激に変化する界面が存在することがなくなるので、バリアメタル膜自体の強度を大幅に向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。   According to the fifth method for fabricating a semiconductor device of the present invention, by using the atomic layer growth method, the surface of the barrier metal film in contact with the insulating film can be obtained by changing the deposition conditions continuously. Since the barrier metal film can be formed so as to continuously change in the film thickness direction from the surface to the surface in contact with the embedded wiring, there is no interface where the composition changes suddenly inside the barrier metal film. The strength of itself can be greatly improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be manufactured.

本発明に係る第１〜第５の半導体装置及びその製造方法によると、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   According to the first to fifth semiconductor devices and the method for manufacturing the same according to the present invention, it is possible to realize a highly reliable semiconductor device having a multilayer wiring having low resistance and high adhesion.

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及び半導体装置の製造方法について、図１、図２及び図３（ａ）〜（ｃ）を参照しながら説明する。 (First embodiment)
Hereinafter, a semiconductor device and a method for manufacturing the semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. 1, 2, and 3A to 3C.

図１は、本発明の第１の実施形態に係る半導体装置の構造を示す要部断面図である。   FIG. 1 is a cross-sectional view of the main part showing the structure of the semiconductor device according to the first embodiment of the present invention.

図１に示すように、シリコン基板１上には下層の絶縁膜である第１の絶縁膜２が形成されており、第１の絶縁膜２中には第１のバリアメタル膜３を有する下層の銅配線である第１の銅配線４が形成されている。なお、シリコン基板１上には、図示していないトランジスタなどが形成されている。第１の絶縁膜２及び第１の銅配線４の上には、銅の拡散を防止する拡散防止膜５、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８が順に形成されている。   As shown in FIG. 1, a first insulating film 2 that is a lower insulating film is formed on a silicon substrate 1, and a lower layer having a first barrier metal film 3 in the first insulating film 2. A first copper wiring 4 that is a copper wiring is formed. On the silicon substrate 1, a transistor or the like (not shown) is formed. On the first insulating film 2 and the first copper wiring 4, a diffusion preventing film 5, a second insulating film 6, a third insulating film 7 and a fourth insulating film 8 for preventing copper diffusion are provided. It is formed in order.

また、拡散防止膜５、第２の絶縁膜６及び第３の絶縁膜７には、第１の銅配線４に到達するビアホール１０ａが形成されていると共に、第４の絶縁膜８には、ビアホール１０ａに連通する配線溝１０ｂが形成されている。このように、ビアホール１０ａ及び配線溝１０ｂよりなるデュアルダマシン配線溝となる凹部１０ｃが形成されている。   Further, the diffusion barrier film 5, the second insulating film 6, and the third insulating film 7 have a via hole 10 a reaching the first copper wiring 4, and the fourth insulating film 8 has A wiring groove 10b communicating with the via hole 10a is formed. In this manner, a recess 10c that is a dual damascene wiring groove including the via hole 10a and the wiring groove 10b is formed.

また、図１に示すように、凹部１０ｃの壁面には、第２のバリアメタル膜Ａ１が形成されている。ここで、第２のバリアメタル膜Ａ１は、凹部１０ｃに沿うように、拡散防止膜５、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に形成された金属酸化物膜１１と、該金属酸化物膜１１の上に形成された遷移層１２ａと、該遷移層１２ａの上に形成された金属膜１３とよりなる。遷移層１２ａは、金属酸化物膜１１と金属膜１３との接合面近傍に形成されており、金属酸化物膜１１及び金属膜１３の両膜の組成のほぼ中間組成を有する遷移層である。さらに、遷移層１２ａは単一の原子層よりなる。   Further, as shown in FIG. 1, a second barrier metal film A1 is formed on the wall surface of the recess 10c. Here, the second barrier metal film A1 is formed on the diffusion prevention film 5, the second insulating film 6, the third insulating film 7 and the fourth insulating film 8 along the recess 10c. It consists of a metal oxide film 11, a transition layer 12a formed on the metal oxide film 11, and a metal film 13 formed on the transition layer 12a. The transition layer 12 a is formed in the vicinity of the joint surface between the metal oxide film 11 and the metal film 13, and is a transition layer having a substantially intermediate composition between the compositions of the metal oxide film 11 and the metal film 13. Further, the transition layer 12a is composed of a single atomic layer.

図２は、例えば、金属膜１３を構成する金属がルテニウム（Ｒｕ）であると共に、金属酸化物膜１１が酸化ルテニウム（ＲｕＯ2）である場合における、バリアメタル膜Ａ１の膜厚方向の原子濃度の分布を示している。 2 shows, for example, the atomic concentration in the film thickness direction of the barrier metal film A1 when the metal constituting the metal film 13 is ruthenium (Ru) and the metal oxide film 11 is ruthenium oxide (RuO 2 ). The distribution of is shown.

図２に示すように、ルテニウム（Ｒｕ）よりなる金属膜１３と酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物膜１１との間には、単一の原子層よりなる遷移層１２ａが形成されている。遷移層１２ａは、ルテニウム（Ｒｕ）よりなる金属膜１３の組成と酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物膜１１の組成との中間的な組成を有している。すなわち、遷移層１２ａ中のルテニウム（Ｒｕ）の濃度は、金属膜１３中のルテニウム（Ｒｕ）の濃度と金属酸化物膜１１中のルテニウム（Ｒｕ）の濃度との中間的な濃度となっており、また、遷移層１２ａ中の酸素（Ｏ）の濃度は、金属膜１３中の酸素（Ｏ）の濃度（この場合はゼロ）と金属酸化物膜１１中の酸素（Ｏ）の濃度との中間的な濃度となっている。 As shown in FIG. 2, a transition layer 12a made of a single atomic layer is formed between a metal film 13 made of ruthenium (Ru) and a metal oxide film 11 made of ruthenium oxide (RuO 2 ). Yes. The transition layer 12a has an intermediate composition between the composition of the metal film 13 made of ruthenium (Ru) and the composition of the metal oxide film 11 made of ruthenium oxide (RuO 2 ). That is, the concentration of ruthenium (Ru) in the transition layer 12a is an intermediate concentration between the concentration of ruthenium (Ru) in the metal film 13 and the concentration of ruthenium (Ru) in the metal oxide film 11. The oxygen (O) concentration in the transition layer 12a is intermediate between the oxygen (O) concentration in the metal film 13 (in this case, zero) and the oxygen (O) concentration in the metal oxide film 11. Concentration.

さらに、凹部１０ｃの内部を埋め込むように、金属膜１３の上に、銅よりなる上層の配線である第２の銅配線１４が形成されている。なお、第２の銅配線１４は、配線、ビアプラグ、又はこれらの両方のいずれかであればよい。ここで、第２の銅配線１４は、純銅又は銅以外の成分（例えば、微量のＳｉ、Ａｌ、Ｍｏ又はＳｃなど）を含む銅合金よりなる場合であってもよい。   Further, a second copper wiring 14 that is an upper wiring made of copper is formed on the metal film 13 so as to fill the inside of the recess 10c. The second copper wiring 14 may be any one of wiring, via plugs, or both. Here, the second copper wiring 14 may be made of pure copper or a copper alloy containing a component other than copper (for example, a small amount of Si, Al, Mo, Sc, or the like).

ここで、拡散防止膜５には、シリコン窒化膜、シリコン窒化炭化膜、シリコン炭化酸化膜、シリコン炭化膜、又はこれらの膜を組み合わせてなる積層膜を用いるとよい。拡散防止膜５は、第１の銅配線４の銅が第２の絶縁膜６及び第４の絶縁膜８中に拡散することを防止する働きを有する。なお、第３の絶縁膜７には、拡散防止膜５と同じ材料を用いればよい。また、第３の絶縁膜７は、配線溝１０ｂを形成するためのエッチングストッパとして主に機能する膜であるが、第２の絶縁膜６及び第４の絶縁膜８との間において十分なエッチング選択比が得られる場合又は配線溝１０ｂを形成するためのエッチングが精密に制御できる場合については、第３の絶縁膜７は必ずしも設ける必要はない。   Here, as the diffusion preventing film 5, a silicon nitride film, a silicon nitride carbonized film, a silicon carbonized oxide film, a silicon carbide film, or a laminated film formed by combining these films may be used. The diffusion preventing film 5 has a function of preventing the copper of the first copper wiring 4 from diffusing into the second insulating film 6 and the fourth insulating film 8. The third insulating film 7 may be made of the same material as the diffusion preventing film 5. In addition, the third insulating film 7 is a film mainly functioning as an etching stopper for forming the wiring groove 10b, but sufficient etching is performed between the second insulating film 6 and the fourth insulating film 8. The third insulating film 7 is not necessarily provided when the selectivity is obtained or when the etching for forming the wiring trench 10b can be precisely controlled.

また、第２の絶縁膜６及び第４の絶縁膜８には、シリコン酸化膜、フッ素ドープシリコン酸化膜、シリコン酸化炭化膜、又は有機膜よりなる絶縁膜を用いるとよい。これらの膜は、化学気相成長法にて形成される膜であってもよいし、スピン塗布法にて形成されるＳＯＤ（spin on dielectric）膜であってもよい。また、第２の絶縁膜６及び第４の絶縁膜８には同一の材料を用いてもよい。   For the second insulating film 6 and the fourth insulating film 8, an insulating film made of a silicon oxide film, a fluorine-doped silicon oxide film, a silicon oxycarbide film, or an organic film may be used. These films may be films formed by chemical vapor deposition or SOD (spin on dielectric) films formed by spin coating. Further, the same material may be used for the second insulating film 6 and the fourth insulating film 8.

また、金属酸化物膜１１を構成する金属には、高融点金属を用いるとよい。これにより、第２の銅配線１４を形成した後に、さらに上層配線を形成する工程において、およそ４００℃前後の熱が加えられるが、本熱処理によって金属酸化物膜１１が変成することはない。したがって、信頼性の高い半導体装置を実現できる。   A refractory metal is preferably used for the metal constituting the metal oxide film 11. As a result, after the second copper wiring 14 is formed, heat of about 400 ° C. is applied in the step of forming the upper layer wiring, but the metal oxide film 11 is not transformed by this heat treatment. Therefore, a highly reliable semiconductor device can be realized.

また、金属酸化物膜１１は、膜厚が薄い場合には必ずしも導電性を有さなくてもよいが、導電性を有する方が好ましい。以下に、導電性を有する金属酸化物膜１１について具体的に説明する。   Further, the metal oxide film 11 does not necessarily have conductivity when the film thickness is thin, but it is preferable that the metal oxide film 11 has conductivity. The conductive metal oxide film 11 will be specifically described below.

金属酸化物膜１１の金属には、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）を用いるとよい。   The metal of the metal oxide film 11 includes titanium (Ti), zirconium (Zr), hafnium (Hf), tantalum (Ta), niobium (Nb), tungsten (W), vanadium (V), molybdenum (Mo), Ruthenium (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), or platinum (Pt) may be used.

さらに好ましくは、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）などを用いるとよい。このようにすると、酸化されても導電性が大きく失われない（比抵抗が小さい）ため、低抵抗の第２のバリアメタル膜Ａ１を形成することができる。   More preferably, vanadium (V), molybdenum (Mo), ruthenium (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), platinum (Pt), or the like may be used. In this way, even if oxidized, the conductivity is not largely lost (specific resistance is small), so that the low-resistance second barrier metal film A1 can be formed.

金属膜１３を構成する金属には、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）を用いるとよい。例えば、タンタルの比抵抗は１３（μΩ・ｃｍ）であり、ルテニウムの比抵抗は７．５（μΩ・ｃｍ）であり、イリジウムの比抵抗は６．５（μΩ・ｃｍ）である。   The metal constituting the metal film 13 includes titanium (Ti), zirconium (Zr), hafnium (Hf), tantalum (Ta), niobium (Nb), tungsten (W), vanadium (V), molybdenum (Mo), Ruthenium (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), or platinum (Pt) may be used. For example, the specific resistance of tantalum is 13 (μΩ · cm), the specific resistance of ruthenium is 7.5 (μΩ · cm), and the specific resistance of iridium is 6.5 (μΩ · cm).

さらに好ましくは、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）などを用いるとよい。例えば、ルテニウム酸化膜の比抵抗は３５（μΩ・ｃｍ）であり、イリジウム酸化膜の比抵抗は３０（μΩ・ｃｍ）である。これらの金属を用いると、酸化されても導電性を失わない（比抵抗が小さい）ため、後述の銅めっきの際に、金属膜１１の表面が酸化されたとしても導電性を失わないので、低抵抗の第２のバリアメタル膜Ａ１を形成することができる。   More preferably, vanadium (V), molybdenum (Mo), ruthenium (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), platinum (Pt), or the like may be used. For example, the specific resistance of the ruthenium oxide film is 35 (μΩ · cm), and the specific resistance of the iridium oxide film is 30 (μΩ · cm). When these metals are used, the conductivity is not lost even when oxidized (the specific resistance is small). Therefore, even when the surface of the metal film 11 is oxidized during the copper plating described later, the conductivity is not lost. A low-resistance second barrier metal film A1 can be formed.

また、本実施形態に示した第２のバリアメタル膜Ａ１を実際の半導体装置に組み込む場合には、第２のバリアメタル膜Ａ１の膜厚は、６５ｎｍ世代の半導体装置の場合であれば、数ｎｍ〜３０ｎｍとなるように形成されるとよい。また、４５ｎｍ世代の半導体装置の場合であれば、全体の膜厚として、厚くてもおよそ１５ｎｍ以下にする必要があると予測される。なお、この点は、後述する各実施形態における第２のバリアメタル膜Ａ２〜Ａ５の場合であっても同様である。   Further, when the second barrier metal film A1 shown in the present embodiment is incorporated in an actual semiconductor device, the thickness of the second barrier metal film A1 is several in the case of a 65 nm generation semiconductor device. It is good to form so that it may become nm-30nm. In the case of a 45 nm generation semiconductor device, it is predicted that the total film thickness needs to be about 15 nm or less even if it is thick. This point is the same even in the case of the second barrier metal films A2 to A5 in each embodiment described later.

以上のように、本発明の第１の実施形態に係る半導体装置によると、金属膜１３と金属酸化物膜１１との接合面には、金属膜１３の組成と金属酸化物膜１１の組成とのほぼ中間的な組成を有する遷移層１２ａが存在するので、金属膜１３と金属酸化物膜１１との接合面に遷移層１２ａが存在しない場合に比べて、金属膜１３と金属酸化物膜１１との密着性は飛躍的に向上する。さらに、遷移層１２ａが単一の原子層よりなるため、金属膜１３と金属酸化物膜１１との密着性が向上することに加えて、遷移層１２ａの厚みを極限まで薄くすることにより、積層化されたバリアメタル膜を形成する場合であっても、バリアメタル膜の膜厚を薄く形成することできるので、配線の低抵抗化を実現することができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   As described above, according to the semiconductor device according to the first embodiment of the present invention, the composition of the metal film 13 and the composition of the metal oxide film 11 are formed on the joint surface between the metal film 13 and the metal oxide film 11. Therefore, compared to the case where the transition layer 12a is not present at the bonding surface between the metal film 13 and the metal oxide film 11, the metal film 13 and the metal oxide film 11 are present. Adhesion with is improved dramatically. Furthermore, since the transition layer 12a is composed of a single atomic layer, in addition to improving the adhesion between the metal film 13 and the metal oxide film 11, the thickness of the transition layer 12a is reduced to the limit, thereby stacking layers. Even in the case of forming an improved barrier metal film, the thickness of the barrier metal film can be reduced, so that the resistance of the wiring can be reduced. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

なお、金属酸化物膜１１を構成する金属と金属膜１３を構成する金属とは、互いに異なる種類の元素としてもよい。この場合は、金属膜１３／遷移層１２ａ／金属酸化物膜１１／絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の層構成において、金属膜１３と金属酸化物膜１１との密着性を損なうことなく、金属酸化物膜１１と該絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性を、該絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の種類によって最適化することが可能となる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   Note that the metal constituting the metal oxide film 11 and the metal constituting the metal film 13 may be different types of elements. In this case, in the layer configuration of the metal film 13 / transition layer 12a / metal oxide film 11 / insulating film (second insulating film 6, third insulating film 7, or fourth insulating film 8), the metal film 13 Adhesiveness between the metal oxide film 11 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) without impairing the adhesiveness between the metal oxide film 11 and the metal oxide film 11 Can be optimized depending on the type of the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8). Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

また、金属酸化物膜を構成する金属と金属膜を構成する金属とは、互いに同一種類の元素としてもよい。この場合は、金属膜１３／遷移層１２ａ／金属酸化物膜１１の層構成において、金属膜１３と遷移層１２ａとの間及び遷移層１２ａと金属酸化物膜１１と間の各接合面における密着性を向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   The metal constituting the metal oxide film and the metal constituting the metal film may be the same type of element. In this case, in the layer configuration of the metal film 13 / the transition layer 12a / the metal oxide film 11, the adhesion between the metal film 13 and the transition layer 12a and between the transition layer 12a and the metal oxide film 11 at each joint surface Can be improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

次に、本発明の第１の実施形態に係る半導体装置の製造方法を、図２及び図３（ａ）〜（ｃ）を参照しながら説明する。なお、具体的には、図１に示した本発明の第１の実施形態に係る半導体装置を製造する方法を以下に説明する。   Next, a method for manufacturing the semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. 2 and 3A to 3C. Specifically, a method for manufacturing the semiconductor device according to the first embodiment of the present invention shown in FIG. 1 will be described below.

図３（ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。   FIGS. 3A to 3C are cross-sectional views illustrating main steps of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.

まず、図３（ａ）に示すように、シリコン基板１上に第１の絶縁膜２を形成した後に、該第１の絶縁膜２中に第１のバリアメタル膜３を有する第１の銅配線４を形成する。なお、シリコン基板１上には、図示していないトランジスタなどが形成されている。続いて、第１の絶縁膜２及び第１の銅配線４の上に、銅の拡散を防止する拡散防止膜５、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８を順に形成する。続いて、拡散防止膜５、第２の絶縁膜６及び第３の絶縁膜７に、下端が第１の銅配線４に到達するビアホール１０ａを形成すると共に、第４の絶縁膜８に、ビアホール１０ａに連通する配線溝１０ｂを形成する。このようにして、デュアルダマシン用のビアホール１０ａ及び配線溝１０ｂよりなる凹部１０ｃを形成する。   First, as shown in FIG. 3A, after forming the first insulating film 2 on the silicon substrate 1, the first copper having the first barrier metal film 3 in the first insulating film 2 is formed. A wiring 4 is formed. On the silicon substrate 1, a transistor or the like (not shown) is formed. Subsequently, on the first insulating film 2 and the first copper wiring 4, a diffusion preventing film 5, a second insulating film 6, a third insulating film 7 and a fourth insulating film for preventing the diffusion of copper. 8 are formed in order. Subsequently, a via hole 10 a whose lower end reaches the first copper wiring 4 is formed in the diffusion preventing film 5, the second insulating film 6, and the third insulating film 7, and a via hole is formed in the fourth insulating film 8. A wiring groove 10b communicating with 10a is formed. In this way, a recess 10c composed of a dual damascene via hole 10a and a wiring groove 10b is formed.

また、ビアホール１０ａ及び配線溝１０ｂよりなる凹部１０ｃは、周知のリソグラフィ技術、エッチング技術、アッシング技術、及び洗浄技術を用いて、例えば特開２００２−７５９９４号公報などに開示されているデュアルダマシン形成方法によって形成すればよい。   Further, the recess 10c formed of the via hole 10a and the wiring groove 10b is formed in a dual damascene forming method disclosed in, for example, Japanese Patent Application Laid-Open No. 2002-75994 using a well-known lithography technique, etching technique, ashing technique, and cleaning technique. It may be formed by.

次に、図３（ｂ）に示すように、凹部１０ｃの壁面に沿うように、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に金属酸化物膜１１を形成する。ここで、金属酸化物膜１１は、原子層成長法（ＡＬＤ：atomic layer deposition）、化学気相成長法（ＣＶＤ：chemical vapor deposition）、又は物理気相成長法（ＰＶＤ：physical vapor deposition）などの成膜方法によって形成すればよい。   Next, as shown in FIG. 3B, the metal oxide film 11 is formed on the second insulating film 6, the third insulating film 7, and the fourth insulating film 8 along the wall surface of the recess 10c. Form. Here, the metal oxide film 11 is formed by atomic layer deposition (ALD), chemical vapor deposition (CVD), physical vapor deposition (PVD), or the like. What is necessary is just to form by the film-forming method.

次に、図３（ｃ）に示すように、金属酸化物膜１１の上に、原子層成長法によって、１サイクル分の成長を行なうことにより、遷移層１２ａを形成する。続いて、遷移層１２ａの上に、原子層成長法又は物理気相成長法により、金属膜１３を形成する。このようにして、金属酸化物膜１１、遷移層１２ａ及び金属膜１３よりなる第２のバリアメタル膜Ａ１が形成される。ここで、遷移層１２ａは金属膜１３の組成と金属酸化物膜１１の組成とのほぼ中間的な組成を有している。   Next, as shown in FIG. 3C, a transition layer 12a is formed on the metal oxide film 11 by performing growth for one cycle by an atomic layer growth method. Subsequently, the metal film 13 is formed on the transition layer 12a by atomic layer growth or physical vapor deposition. In this way, the second barrier metal film A1 composed of the metal oxide film 11, the transition layer 12a, and the metal film 13 is formed. Here, the transition layer 12 a has a substantially intermediate composition between the composition of the metal film 13 and the composition of the metal oxide film 11.

ここで、第２のバリアメタル膜Ａ１の形成方法について、例えば、金属膜１３を構成する金属がルテニウム（Ｒｕ）であり、金属酸化物膜１１が酸化ルテニウム（ＲｕＯ2）である場合について、以下に詳細に説明する。 Here, regarding the method of forming the second barrier metal film A1, for example, when the metal constituting the metal film 13 is ruthenium (Ru) and the metal oxide film 11 is ruthenium oxide (RuO 2 ), Will be described in detail.

第２のバリアメタル膜Ａ１を構成する、金属酸化物膜１１、遷移層１２ａ及び金属膜１３の形成には、公知の原子層成長法（Jounarl of The Electrochemical Society, 151, G109-G112(2004)）を用いる。この場合の成膜条件としては、以下の通りである。すなわち、例えば、ルテニウム（Ｒｕ）のソースガスとして、Ｒｕ（ＥｔＣｐ）2 （ビス（エチルシクロペンタジエニル）ルテニウム）ガスを用い、８０℃にソースガスを加熱した状態で、５０ｍＬ／ｍｉｎ（標準状態）のＡｒガスで希釈して使用する。また、基板温度は２５０℃であり、真空度は４．６６×１０2 Ｐａである条件下で行なう。また、酸素ガスとしては、酸素ガス７０ｍＬ／ｍｉｎ（標準状態）にＡｒガス１００ｍＬ／ｍｉｎ（標準状態）を混合したガスを使用する。そして、Ｒｕ（ＥｔＣｐ）2 ガスを供給するためのパルス時間を変化させることにより、金属ルテニウムから酸化ルテニウムまで、任意の組成を得ることが可能である。パルス時間としては、１ｓｅｃから１０ｓｅｃまでの範囲である。Ｒｕ（ＥｔＣｐ）2ガスをパルス供給し、その後、一定時間のパージを行ったのち、酸素ガスを供給し、酸素ガスの供給を停止した後、一定時間のパージを行ない、ＲｕとＯからなる単原子層の膜を成長することができる。この一連のサイクルを１サイクルとする。なお、金属ルテニウムを成長する場合には、酸素ガスの供給は行なわない。 The formation of the metal oxide film 11, the transition layer 12a, and the metal film 13 constituting the second barrier metal film A1 is performed by a known atomic layer growth method (Jounarl of The Electrochemical Society, 151, G109-G112 (2004)). ) Is used. The film forming conditions in this case are as follows. That is, for example, Ru (EtCp) 2 (bis (ethylcyclopentadienyl) ruthenium) gas is used as a ruthenium (Ru) source gas, and the source gas is heated to 80 ° C., and 50 mL / min (standard state). ) And diluted with Ar gas. The substrate temperature is 250 ° C., and the degree of vacuum is 4.66 × 10 2 Pa. Moreover, as oxygen gas, the gas which mixed Ar gas 100mL / min (standard state) in oxygen gas 70mL / min (standard state) is used. An arbitrary composition from ruthenium metal to ruthenium oxide can be obtained by changing the pulse time for supplying the Ru (EtCp) 2 gas. The pulse time ranges from 1 sec to 10 sec. Ru (EtCp) 2 gas is supplied in pulses, and after purging for a certain period of time, oxygen gas is supplied, and after the supply of oxygen gas is stopped, purging is performed for a certain period of time. Atomic layer films can be grown. This series of cycles is defined as one cycle. Note that oxygen gas is not supplied when growing metal ruthenium.

例えば、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に、Ｒｕ（ＥｔＣｐ）2 のパルス時間を２ｓｅｃとして、金属酸化物膜１１である酸化ルテニウム（ＲｕＯ2）膜を５ｎｍ堆積した後、酸化ルテニウムとルテニウムとの中間の組成を有する遷移層１２ａを、Ｒｕ（ＥｔＣｐ）2 のパルス時間を５ｓｅｃとして、単一の原子層分だけ形成する。次に、金属膜１３であるルテニウム（Ｒｕ）膜をＲｕ（ＥｔＣｐ）2 のパルス時間を１０ｓｅｃとすることによって５ｎｍ堆積する。このようにして形成された第２のバリアメタル膜Ａ１の膜厚方向の原子濃度の分布は、前述した図３に示す通りである。このように、遷移層１２ａの組成の制御は、パルス時間を変化させることによって容易に行なうことができる。 For example, on the second insulating film 6, the third insulating film 7, and the fourth insulating film 8, the pulse time of Ru (EtCp) 2 is set to 2 sec, and ruthenium oxide (RuO 2) that is the metal oxide film 11. After depositing the film 5 nm, a transition layer 12a having an intermediate composition between ruthenium oxide and ruthenium is formed for a single atomic layer with a Ru (EtCp) 2 pulse time of 5 sec. Next, a ruthenium (Ru) film as the metal film 13 is deposited to 5 nm by setting the pulse time of Ru (EtCp) 2 to 10 sec. The atomic concentration distribution in the film thickness direction of the second barrier metal film A1 formed in this way is as shown in FIG. As described above, the composition of the transition layer 12a can be easily controlled by changing the pulse time.

次に、凹部１０ｃが埋め込まれるように、銅めっきにより、凹部１０ｃの内部を含む金属膜１３の上に銅膜を形成した後に、銅膜、金属膜１３、遷移層１２ａ、及び金属酸化物膜１１における凹部１０ｃの内部以外の部分であって第４の絶縁膜８の上に形成されている部分をＣＭＰによって除去することにより、第２の銅配線１４及びその一部であるビアプラグを形成する。このようにして、図１に示す構造を有する半導体装置を形成することができる。なお、拡散防止膜５の成膜からＣＭＰまでの工程を繰り返すことで多層配線を形成することができる。   Next, after forming a copper film on the metal film 13 including the inside of the recess 10c by copper plating so that the recess 10c is embedded, the copper film, the metal film 13, the transition layer 12a, and the metal oxide film 11, the portion other than the inside of the recess 10c and the portion formed on the fourth insulating film 8 is removed by CMP, thereby forming the second copper wiring 14 and a via plug which is a part thereof. . In this manner, a semiconductor device having the structure shown in FIG. 1 can be formed. A multilayer wiring can be formed by repeating the steps from the formation of the diffusion preventing film 5 to the CMP.

以上のように、本発明の第１の実施形態に係る半導体装置の製造方法によると、金属膜１３と金属酸化物膜１１との接合面に、金属膜１３の組成と金属酸化物膜１１の組成とのほぼ中間的な組成を有する単一原子層よりなる遷移層１２ａを容易に形成することができる。また、前述した半導体装置が有する効果と同様の効果を得ることができる。すなわち、金属膜１３と金属酸化物膜１１の接合面に、金属膜１３の組成と金属酸化物膜１１の組成とのほぼ中間的な組成を有する遷移層１２ａを形成しているので、金属膜１３と金属酸化物膜１１の接合面に遷移層１２ａが存在しない場合に比べて、金属膜１３と金属酸化物膜１１との密着性を飛躍的に向上させることができる。さらに、遷移層１２ａが単一の原子層よりなるため、金属膜１３と金属酸化物膜１１との密着性が向上することに加えて、遷移層１２ａの厚みを極限まで薄く形成することにより、積層化されたバリアメタル膜を形成する場合であっても、バリアメタル膜の膜厚を薄く形成することできるので、配線の低抵抗化を実現することができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。   As described above, according to the manufacturing method of the semiconductor device according to the first embodiment of the present invention, the composition of the metal film 13 and the metal oxide film 11 are formed on the joint surface between the metal film 13 and the metal oxide film 11. It is possible to easily form the transition layer 12a composed of a single atomic layer having a composition almost intermediate to the composition. In addition, the same effect as that of the semiconductor device described above can be obtained. That is, since the transition layer 12a having an almost intermediate composition between the composition of the metal film 13 and the composition of the metal oxide film 11 is formed on the joint surface between the metal film 13 and the metal oxide film 11, the metal film Compared with the case where the transition layer 12a is not present at the joint surface between the metal film 13 and the metal oxide film 11, the adhesion between the metal film 13 and the metal oxide film 11 can be dramatically improved. Furthermore, since the transition layer 12a is composed of a single atomic layer, in addition to improving the adhesion between the metal film 13 and the metal oxide film 11, by forming the transition layer 12a as thin as possible, Even in the case of forming a laminated barrier metal film, the barrier metal film can be formed thin, so that the resistance of the wiring can be reduced. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be manufactured.

なお、金属酸化物膜１１を構成する金属と金属膜１３を構成する金属とを、互いに異なる種類の元素として、金属酸化物膜１１、遷移層１２ａ及び金属膜１３を原子層成長法にて形成する場合は、例えば成膜条件又は原料ガスを変化させるだけで、連続的に金属酸化物膜１１、遷移層１２ａ及び金属膜１３を形成することが可能となるので、密着性の高い第２のバリアメタル膜を形成することができる。   The metal oxide film 11, the transition layer 12a, and the metal film 13 are formed by atomic layer growth using the metal constituting the metal oxide film 11 and the metal constituting the metal film 13 as different types of elements. In this case, for example, the metal oxide film 11, the transition layer 12a, and the metal film 13 can be continuously formed only by changing the film formation conditions or the source gas. A barrier metal film can be formed.

また、金属酸化物膜１１を構成する金属と金属膜１３を構成する金属とを、互いに同一種類の元素として、金属酸化物膜１１、遷移層１２ａ及び金属膜１３を原子層成長法にて形成する場合は、例えば成膜条件を変化させるだけで、連続的に金属酸化物膜１１、遷移層１２ａ及び金属膜１３を形成することができる。   Further, the metal oxide film 11, the transition layer 12a, and the metal film 13 are formed by atomic layer growth using the metal constituting the metal oxide film 11 and the metal constituting the metal film 13 as the same kind of elements. In this case, for example, the metal oxide film 11, the transition layer 12a, and the metal film 13 can be continuously formed only by changing the film formation conditions.

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及び半導体装置の製造方法について、図４、図５及び図６（ａ）〜（ｃ）を参照しながら説明する。なお、第２の実施形態では、第１の実施形態と共通する部分は同様であるので、その説明は繰り返さないことにして、以下では、第１の実施形態と異なる点を中心に説明する。 (Second Embodiment)
Hereinafter, a semiconductor device and a method for manufacturing the semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. 4, 5, and 6 </ b> A to 6 </ b> C. In the second embodiment, since the parts common to the first embodiment are the same, the description thereof will not be repeated, and the following description will focus on differences from the first embodiment.

図４は、本発明の第２の実施形態に係る半導体装置の構造を示す要部断面図である。   FIG. 4 is a cross-sectional view of the main part showing the structure of the semiconductor device according to the second embodiment of the present invention.

図４に示すように、凹部１０ｃの壁面には、第２のバリアメタル膜Ａ２が形成されている。ここで、第２のバリアメタル膜Ａ２は、凹部１０ｃに沿うように、拡散防止膜５、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に形成された金属酸化物膜１１と、該金属酸化物膜１１の上に形成された遷移層１２ｂと、該遷移層１２ｂの上に形成された金属膜１３とよりなる。遷移層１２ｂは、金属酸化物膜１１と金属膜１３との接合面近傍に形成されており、金属酸化物膜１１及び金属膜１３の両膜の組成のほぼ中間組成を有する遷移層である。さらに、遷移層１２ｂは複数の原子層よりなる。   As shown in FIG. 4, a second barrier metal film A2 is formed on the wall surface of the recess 10c. Here, the second barrier metal film A2 is formed on the diffusion prevention film 5, the second insulating film 6, the third insulating film 7, and the fourth insulating film 8 along the recess 10c. The metal oxide film 11, the transition layer 12b formed on the metal oxide film 11, and the metal film 13 formed on the transition layer 12b. The transition layer 12 b is formed in the vicinity of the bonding surface between the metal oxide film 11 and the metal film 13, and is a transition layer having a substantially intermediate composition between the compositions of the metal oxide film 11 and the metal film 13. Further, the transition layer 12b includes a plurality of atomic layers.

図５は、例えば、金属膜１３を構成する金属がルテニウム（Ｒｕ）であると共に、金属酸化物膜１１が酸化ルテニウム（ＲｕＯ2 ）である場合における、第２のバリアメタル膜Ａ２の膜厚方向の原子濃度の分布を示している。ルテニウム（Ｒｕ）よりなる金属膜１３と酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物膜１１との間に３つの原子層よりなる遷移層１２ｂが形成されている。遷移層１２ｂは、ルテニウム（Ｒｕ）よりなる金属膜１３の組成と酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物膜１１の組成との中間的な組成を有している。すなわち、遷移層１２ｂ中のルテニウム（Ｒｕ）の濃度は、金属膜１３中のルテニウム（Ｒｕ）の濃度と金属酸化物膜１１中のルテニウム（Ｒｕ）の濃度と中間的な濃度となっており、また、遷移層１２ｂ中の酸素（Ｏ）の濃度は、金属膜１３中の酸素（Ｏ）の濃度（この場合は、ほぼゼロ）と金属酸化物膜１１中の酸素（Ｏ）の濃度との中間的な濃度となっている。さらに、遷移層１２ｂ中のルテニウム（Ｒｕ）の濃度は、ルテニウム（Ｒｕ）よりなる金属膜１３から酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物膜１１に向かって、１原子層ごとに段階的に少なくなっている一方で、遷移層１２ｂ中の酸素（Ｏ）の濃度は、ルテニウム（Ｒｕ）よりなる金属膜１３から酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物膜１１に向かって、１原子層ごとに段階的に多くなっている。すなわち、遷移層１２ｂの組成は、段階的に変化している。 For example, FIG. 5 shows the film thickness direction of the second barrier metal film A2 when the metal constituting the metal film 13 is ruthenium (Ru) and the metal oxide film 11 is ruthenium oxide (RuO 2 ). Shows the distribution of atomic concentration. A transition layer 12b made of three atomic layers is formed between a metal film 13 made of ruthenium (Ru) and a metal oxide film 11 made of ruthenium oxide (RuO 2 ). The transition layer 12b has an intermediate composition between the composition of the metal film 13 made of ruthenium (Ru) and the composition of the metal oxide film 11 made of ruthenium oxide (RuO 2 ). That is, the concentration of ruthenium (Ru) in the transition layer 12b is intermediate between the concentration of ruthenium (Ru) in the metal film 13 and the concentration of ruthenium (Ru) in the metal oxide film 11, The concentration of oxygen (O) in the transition layer 12b is the difference between the concentration of oxygen (O) in the metal film 13 (in this case, almost zero) and the concentration of oxygen (O) in the metal oxide film 11. The density is intermediate. Further, the concentration of ruthenium (Ru) in the transition layer 12b is stepwise for each atomic layer from the metal film 13 made of ruthenium (Ru) toward the metal oxide film 11 made of ruthenium oxide (RuO 2 ). On the other hand, the concentration of oxygen (O) in the transition layer 12b is one atomic layer from the metal film 13 made of ruthenium (Ru) toward the metal oxide film 11 made of ruthenium oxide (RuO 2 ). Every step is increasing. That is, the composition of the transition layer 12b changes in stages.

以上のように、本発明の第２の実施形態に係る半導体装置によると、金属膜１３と金属酸化物膜１１との接合面には、金属膜１３の組成と金属酸化物膜１１の組成とのほぼ中間的な組成を有する遷移層１２ｂが存在するので、金属膜１３と金属酸化物膜１１との接合面に遷移層１２ｂが存在しない場合に比べて、金属膜１３と金属酸化物膜１１との密着性は飛躍的に向上し、薄膜であって且つ密着性の高いバリアメタル膜を形成することができる。さらに、遷移層１２ｂが複数の原子層よりなるので、金属膜１３と金属酸化物膜１１との間に存在する遷移層が単一の原子層よりなる場合に比べて、密着性がさらに向上するという効果が得られる。また、遷移層１２ｂの組成が段階的に変化していることにより、密着性はさらに向上する。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   As described above, according to the semiconductor device according to the second embodiment of the present invention, the composition of the metal film 13 and the composition of the metal oxide film 11 are formed on the joint surface between the metal film 13 and the metal oxide film 11. The transition layer 12b having a substantially intermediate composition is present, so that the metal film 13 and the metal oxide film 11 are compared with the case where the transition layer 12b does not exist at the joint surface between the metal film 13 and the metal oxide film 11. The barrier metal film which is a thin film and has high adhesion can be formed. Furthermore, since the transition layer 12b is composed of a plurality of atomic layers, the adhesion is further improved as compared with the case where the transition layer existing between the metal film 13 and the metal oxide film 11 is composed of a single atomic layer. The effect is obtained. Further, the adhesiveness is further improved by the stepwise change in the composition of the transition layer 12b. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

なお、金属酸化物膜１１を構成する金属と金属膜１３を構成する金属とは、互いに異なる種類の元素としてもよい。この場合は、金属膜１３／遷移層１２ｂ／金属酸化物膜１１／絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の層構成において、金属膜１３と金属酸化物膜１１との密着性を損なうことなく、金属酸化物膜１１と該絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性を、該絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の種類によって最適化することが可能となる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   Note that the metal constituting the metal oxide film 11 and the metal constituting the metal film 13 may be different types of elements. In this case, in the layer configuration of the metal film 13 / transition layer 12b / metal oxide film 11 / insulating film (second insulating film 6, third insulating film 7, or fourth insulating film 8), the metal film 13 Adhesiveness between the metal oxide film 11 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) without impairing the adhesiveness between the metal oxide film 11 and the metal oxide film 11 Can be optimized depending on the type of the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8). Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

また、金属酸化物膜を構成する金属と金属膜を構成する金属とは、互いに同一種類の元素としてもよい。この場合は、金属膜１３／遷移層１２ｂ／金属酸化物膜１１の層構成において、金属膜１３と遷移層１２ｂとの間及び遷移層１２ｂと金属酸化物膜１１と間の各接合面における密着性を向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   The metal constituting the metal oxide film and the metal constituting the metal film may be the same type of element. In this case, in the layer configuration of the metal film 13 / transition layer 12b / metal oxide film 11, the adhesion between the metal film 13 and the transition layer 12b and between the transition layer 12b and the metal oxide film 11 at each joint surface Can be improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

次に、本発明の第２の実施形態に係る半導体装置の製造方法について、図５及び図６（ａ）〜（ｃ）を参照しながら説明する。なお、具体的には、図４に示した本発明の第２の実施形態に係る半導体装置を製造する方法を以下に説明する。   Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. 5 and 6A to 6C. Specifically, a method for manufacturing the semiconductor device according to the second embodiment of the present invention shown in FIG. 4 will be described below.

まず、第１の実施形態における図２（ａ）を用いた説明と同様にして、図６（ａ）に示すように、デュアルダマシン用のビアホール１０ａ及び配線溝１０ｂよりなる凹部１０ｃを形成する。   First, similarly to the description using FIG. 2A in the first embodiment, as shown in FIG. 6A, a recess 10c including a via hole 10a and a wiring groove 10b for dual damascene is formed.

次に、図６（ｂ）に示すように、凹部１０ｃの壁面に沿うように、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に金属酸化物膜１１を形成する。ここで、金属酸化物膜１１は、原子層成長法（ＡＬＤ：atomic layer deposition）、化学気相成長法（ＣＶＤ：cemical vapor deposition）、又は物理気相成長法（ＰＶＤ：physical vapor deposition）などの成膜方法によって形成すればよい。   Next, as shown in FIG. 6B, the metal oxide film 11 is formed on the second insulating film 6, the third insulating film 7, and the fourth insulating film 8 along the wall surface of the recess 10c. Form. Here, the metal oxide film 11 is formed by atomic layer deposition (ALD), chemical vapor deposition (CVD), physical vapor deposition (PVD), or the like. What is necessary is just to form by the film-forming method.

次に、図６（ｃ）に示すように、金属酸化物膜１１の上に、原子層成長法によって、複数サイクル分の成長を行なうことにより、遷移層１２ｂを形成する。続いて、遷移層１２ｂの上に、原子層成長法又は物理気相成長法により、金属膜１３を形成する。このようにして、金属酸化物膜１１、遷移層１２ｂ及び金属膜１３よりなる第２のバリアメタル膜Ａ２が形成される。ここで、遷移層１２ｂは金属膜１３の組成と金属酸化物膜１１の組成とのほぼ中間的な組成を有している。   Next, as shown in FIG. 6C, a transition layer 12b is formed on the metal oxide film 11 by performing growth for a plurality of cycles by an atomic layer growth method. Subsequently, the metal film 13 is formed on the transition layer 12b by atomic layer growth or physical vapor deposition. In this way, the second barrier metal film A2 composed of the metal oxide film 11, the transition layer 12b, and the metal film 13 is formed. Here, the transition layer 12 b has an approximately intermediate composition between the composition of the metal film 13 and the composition of the metal oxide film 11.

ここで、第２のバリアメタル膜Ａ２の形成方法について、例えば、金属膜１３を構成する金属がルテニウム（Ｒｕ）であると共に、金属酸化物膜１１が酸化ルテニウム（ＲｕＯ2）である場合について、以下に詳細に説明する。 Here, regarding the method of forming the second barrier metal film A2, for example, when the metal constituting the metal film 13 is ruthenium (Ru) and the metal oxide film 11 is ruthenium oxide (RuO 2 ), This will be described in detail below.

第２のバリアメタル膜Ａ２を構成する、金属酸化物膜１１、遷移層１２ｂ及び金属膜１３の形成には、公知の原子層成長法（Jounarl of The Electrochemical Society, 151, G109-G112(2004)）を用いる。この場合の成膜条件は以下の通りである。すなわち、例えば、ルテニウム（Ｒｕ）のソースガスとして、Ｒｕ（ＥｔＣｐ）2 （ビス（エチルシクロペンタジエニル）ルテニウム）ガスを用い、８０℃にソースガスを加熱した状態で、５０ｍＬ／ｍｉｎ（標準状態）のＡｒガスで希釈して使用する。また、基板温度は２５０℃であり、真空度は４．６６×１０2 Ｐａである条件下で行なう。また、酸素ガスとしては、酸素ガス７０ｍＬ／ｍｉｎ（標準状態）にＡｒガス１００ｍＬ／ｍｉｎ（標準状態）を混合したガスを使用する。そして、Ｒｕ（ＥｔＣｐ）2 ガスを供給するためのパルス時間を変化させることにより、金属ルテニウムから酸化ルテニウムまで、任意の組成を得ることが可能である。パルス時間としては、１ｓｅｃから１０ｓｅｃまでの範囲である。Ｒｕ（ＥｔＣｐ）2ガスをパルス供給し、その後、一定時間のパージを行ったのち、酸素ガスを供給し、酸素ガスの供給を停止した後、一定時間のパージを行ない、ＲｕとＯからなる単原子層の膜を成長することができる。この一連のサイクルを１サイクルとする。なお、金属ルテニウムを成長する場合には、酸素ガスの供給は行なわない。 The formation of the metal oxide film 11, the transition layer 12b, and the metal film 13 constituting the second barrier metal film A2 is performed by a known atomic layer growth method (Jounarl of The Electrochemical Society, 151, G109-G112 (2004)). ) Is used. The film forming conditions in this case are as follows. That is, for example, Ru (EtCp) 2 (bis (ethylcyclopentadienyl) ruthenium) gas is used as a ruthenium (Ru) source gas, and the source gas is heated to 80 ° C., and 50 mL / min (standard state). ) And diluted with Ar gas. The substrate temperature is 250 ° C., and the degree of vacuum is 4.66 × 10 2 Pa. Moreover, as oxygen gas, the gas which mixed Ar gas 100mL / min (standard state) in oxygen gas 70mL / min (standard state) is used. An arbitrary composition from ruthenium metal to ruthenium oxide can be obtained by changing the pulse time for supplying the Ru (EtCp) 2 gas. The pulse time ranges from 1 sec to 10 sec. Ru (EtCp) 2 gas is supplied in pulses, and after purging for a certain period of time, oxygen gas is supplied, and after the supply of oxygen gas is stopped, purging is performed for a certain period of time. Atomic layer films can be grown. This series of cycles is defined as one cycle. Note that oxygen gas is not supplied when growing metal ruthenium.

例えば、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に、Ｒｕ（ＥｔＣｐ）2のパルス時間を２ｓｅｃとして、金属酸化物膜１１である酸化ルテニウム（ＲｕＯ2）膜を５ｎｍ堆積した後、酸化ルテニウムとルテニウムとの中間の組成を有する遷移層１２ｂを、Ｒｕ（ＥｔＣｐ）2のパルス時間を３ｓｅｃ、５ｓｅｃ、及び７ｓｅｃと段階的に変化させて、３原子層分形成する。次に、金属膜１３であるルテニウム（Ｒｕ）膜をＲｕ（ＥｔＣｐ）2 のパルス時間を１０ｓｅｃとすることによって５ｎｍ堆積する。このようにして形成された第２のバリアメタル膜Ａ２の膜厚方向の原子濃度の分布は、前述した図５に示した通りである。遷移層１２ｂの組成の制御は、パルス時間を変化させることによって容易に行なうことができる。なお、遷移層１２ｂの組成は、層全体として、酸化ルテニウムとルテニウムとの中間の組成を有していればよく、金属酸化物膜１１に最も近い部分の原子層においては、酸化ルテニウムであってもよい。この場合は、金属酸化物膜１１に最も近い部分の原子層を、Ｒｕ（ＥｔＣｐ）2 のパルス時間を２ｓｅｃとして成長すればよい。 For example, on the second insulating film 6, the third insulating film 7, and the fourth insulating film 8, the pulse time of Ru (EtCp) 2 is set to 2 sec, and ruthenium oxide (RuO 2) that is the metal oxide film 11. ) After depositing the film to 5 nm, the transition layer 12b having an intermediate composition between ruthenium oxide and ruthenium is changed to a triatomic layer by changing the pulse time of Ru (EtCp) 2 stepwise to 3 sec, 5 sec, and 7 sec. Minute formation. Next, a ruthenium (Ru) film as the metal film 13 is deposited to 5 nm by setting the pulse time of Ru (EtCp) 2 to 10 sec. The atomic concentration distribution in the film thickness direction of the second barrier metal film A2 thus formed is as shown in FIG. 5 described above. The composition of the transition layer 12b can be easily controlled by changing the pulse time. Note that the composition of the transition layer 12b only needs to have an intermediate composition between ruthenium oxide and ruthenium as a whole layer, and the atomic layer closest to the metal oxide film 11 is ruthenium oxide. Also good. In this case, the atomic layer closest to the metal oxide film 11 may be grown with a Ru (EtCp) 2 pulse time of 2 sec.

次に、凹部１０ｃが埋め込まれるように、銅めっきにより、凹部１０ｃの内部を含む金属膜１３の上に銅膜を形成した後に、銅膜、金属膜１３、遷移層１２ｂ、及び金属酸化物膜１１における凹部１０ｃの内部以外の部分であって第４の絶縁膜８の上に形成されている部分をＣＭＰによって除去することにより、第２の銅配線１４及びその一部であるビアプラグを形成する。このようにして、図４に示す構造を有する半導体装置を形成することができる。なお、拡散防止膜５の成膜からＣＭＰまでの工程を繰り返すことで多層配線を形成することができる。   Next, after forming a copper film on the metal film 13 including the inside of the recess 10c by copper plating so that the recess 10c is embedded, the copper film, the metal film 13, the transition layer 12b, and the metal oxide film 11, the portion other than the inside of the recess 10c and the portion formed on the fourth insulating film 8 is removed by CMP, thereby forming the second copper wiring 14 and a via plug which is a part thereof. . In this way, a semiconductor device having the structure shown in FIG. 4 can be formed. A multilayer wiring can be formed by repeating the steps from the formation of the diffusion preventing film 5 to the CMP.

以上のように、本発明の第２の本実施形態に係る半導体装置の製造方法によると、金属膜１３と金属酸化物膜１１との接合面に、金属膜１３の組成と金属酸化物膜１１の組成とのほぼ中間的な組成を有する複数の原子層よりなる遷移層１２ｂを容易に形成することができる。また、前述した第２の実施形態に係る半導体装置が有する効果と同様の効果を得ることができる。すなわち、金属膜１３と金属酸化物膜１１との接合面に、金属膜１３の組成と金属酸化物膜１１の組成とのほぼ中間的な組成を有する遷移層１２ｂを形成しているため、金属膜１３と金属酸化物膜１１との接合面に遷移層１２ｂが存在していない場合に比べて、金属膜１３と金属酸化物膜１１との密着性を飛躍的に向上させることができる。したがって、薄膜であって且つ密着性の高いバリアメタル膜を形成することができる。さらに、遷移層１２ｂが複数の原子層よりなるので、金属膜１３と金属酸化物膜１１との間に存在する遷移層が単一の原子層よりなる場合に比べて、密着性をさらに向上させることができるという効果が得られる。また、遷移層１２ｂの組成を段階的に変化させることにより、密着性をさらに向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。   As described above, according to the method for manufacturing a semiconductor device according to the second embodiment of the present invention, the composition of the metal film 13 and the metal oxide film 11 are formed on the joint surface between the metal film 13 and the metal oxide film 11. It is possible to easily form the transition layer 12b composed of a plurality of atomic layers having a composition that is substantially intermediate to the above composition. Further, the same effect as that of the semiconductor device according to the second embodiment described above can be obtained. That is, since the transition layer 12b having an approximately intermediate composition between the composition of the metal film 13 and the composition of the metal oxide film 11 is formed on the joint surface between the metal film 13 and the metal oxide film 11, the metal Compared with the case where the transition layer 12b is not present at the bonding surface between the film 13 and the metal oxide film 11, the adhesion between the metal film 13 and the metal oxide film 11 can be dramatically improved. Therefore, it is possible to form a barrier metal film which is a thin film and has high adhesion. Furthermore, since the transition layer 12b is composed of a plurality of atomic layers, the adhesion is further improved as compared with the case where the transition layer existing between the metal film 13 and the metal oxide film 11 is composed of a single atomic layer. The effect that it can be obtained. Further, the adhesiveness can be further improved by changing the composition of the transition layer 12b stepwise. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be manufactured.

なお、金属酸化物膜１１を構成する金属と金属膜１３を構成する金属とを、互いに異なる種類の元素として、金属酸化物膜１１、遷移層１２ｂ及び金属膜１３を原子層成長法にて形成する場合は、例えば成膜条件又は原料ガスを変化させるだけで、連続的に金属酸化物膜１１、遷移層１２ｂ及び金属膜１３を形成することができる。   The metal oxide film 11, the transition layer 12b, and the metal film 13 are formed by atomic layer growth using the metal constituting the metal oxide film 11 and the metal constituting the metal film 13 as different types of elements. In this case, for example, the metal oxide film 11, the transition layer 12b, and the metal film 13 can be continuously formed only by changing the film formation conditions or the source gas.

また、金属酸化物膜１１を構成する金属と金属膜１３を構成する金属とを、互いに同一種類の元素として、金属酸化物膜１１、遷移層１２ｂ及び金属膜１３を原子層成長法にて形成する場合は、例えば成膜条件を変化させるだけで、連続的に金属酸化物膜１１、遷移層１２ｂ及び金属膜１３を形成することができる。   Further, the metal oxide film 11, the transition layer 12b, and the metal film 13 are formed by atomic layer growth using the metal constituting the metal oxide film 11 and the metal constituting the metal film 13 as the same kind of elements. In this case, for example, the metal oxide film 11, the transition layer 12b, and the metal film 13 can be continuously formed only by changing the film formation conditions.

（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及び半導体装置の製造方法について、図７、図８及び図９（ａ）〜（ｃ）を参照しながら説明する。なお、第３の実施形態では、第１の実施形態と共通する部分は同様であるので、その説明は繰り返さないことにして、以下では、第１の実施形態と異なる点を中心に説明する。 (Third embodiment)
Hereinafter, a semiconductor device and a method for manufacturing the semiconductor device according to the third embodiment of the present invention will be described with reference to FIGS. 7, 8 and 9A to 9C. In the third embodiment, since the parts common to the first embodiment are the same, the description thereof will not be repeated, and the following description will focus on differences from the first embodiment.

図７は、本発明の第３の実施形態に係る半導体装置の構造を示す要部断面図である。   FIG. 7 is a fragmentary cross-sectional view showing the structure of a semiconductor device according to the third embodiment of the present invention.

図７に示すように、凹部１０ｃの壁面には、第２のバリアメタル膜Ａ３が形成されている。ここで、第２のバリアメタル膜Ａ３は、凹部１０ｃに沿うように、拡散防止膜５、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に形成された遷移層１２ｃと、該遷移層１２ｃの上に形成された金属膜１３とよりなる。遷移層１２ｃは、絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）と金属膜１３との接合面近傍に形成されており、金属酸化物及び金属膜１３のそれぞれの組成のほぼ中間組成を有する遷移層である。さらに、遷移層１２ｃは単一の原子層よりなる。   As shown in FIG. 7, a second barrier metal film A3 is formed on the wall surface of the recess 10c. Here, the second barrier metal film A3 is formed on the diffusion preventing film 5, the second insulating film 6, the third insulating film 7, and the fourth insulating film 8 along the recess 10c. It consists of a transition layer 12c and a metal film 13 formed on the transition layer 12c. The transition layer 12c is formed in the vicinity of the bonding surface between the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) and the metal film 13, and the metal oxide and the metal film 13 is a transition layer having an almost intermediate composition of the 13 compositions. Further, the transition layer 12c is composed of a single atomic layer.

図８は、例えば、金属膜１３を構成する金属がルテニウム（Ｒｕ）であると共に、金属酸化物が酸化ルテニウム（ＲｕＯ2 ）である場合における、第２のバリアメタル膜Ａ３の膜厚方向の原子濃度の分布を示している。ルテニウム（Ｒｕ）よりなる金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との間に単一の原子層よりなる遷移層１２ｃが形成されている。遷移層１２ｃは、ルテニウム（Ｒｕ）よりなる金属膜１３の組成と酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物の組成との中間的な組成を有している。すなわち、遷移層１２ｃ中のルテニウム（Ｒｕ）の濃度は、金属膜１３中のルテニウム（Ｒｕ）の濃度と、酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物中のルテニウム（Ｒｕ）の濃度との中間的な濃度となっており、また、遷移層１２ｃ中の酸素（Ｏ）の濃度は、金属膜１３中の酸素（Ｏ）の濃度（この場合は、ほぼゼロ）と、酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物中の酸素（Ｏ）の濃度との中間的な濃度となっている。 FIG. 8 shows, for example, atoms in the film thickness direction of the second barrier metal film A3 when the metal constituting the metal film 13 is ruthenium (Ru) and the metal oxide is ruthenium oxide (RuO 2 ). The concentration distribution is shown. A transition layer 12c made of a single atomic layer is formed between the metal film 13 made of ruthenium (Ru) and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8). Has been. The transition layer 12c has an intermediate composition between the composition of the metal film 13 made of ruthenium (Ru) and the composition of the metal oxide made of ruthenium oxide (RuO 2 ). That is, the concentration of ruthenium (Ru) in the transition layer 12c is intermediate between the concentration of ruthenium (Ru) in the metal film 13 and the concentration of ruthenium (Ru) in the metal oxide made of ruthenium oxide (RuO 2 ). The concentration of oxygen (O) in the transition layer 12c is the concentration of oxygen (O) in the metal film 13 (in this case, almost zero) and ruthenium oxide (RuO 2 ). The concentration is intermediate to the concentration of oxygen (O) in the metal oxide.

遷移層１２ｃの組成を決定する前記金属酸化物を構成する金属には、高融点金属を用いるとよい。これにより、第２の銅配線１４を形成した後に、さらに上層配線を形成する工程において、およそ４００℃前後の熱が加えられるが、本熱処理によって遷移層１２ｃが変成することはない。したがって、信頼性の高い半導体装置を実現できる。   A refractory metal may be used as the metal constituting the metal oxide that determines the composition of the transition layer 12c. Thus, after the second copper wiring 14 is formed, heat of about 400 ° C. is applied in the step of forming the upper layer wiring, but the transition layer 12c is not transformed by this heat treatment. Therefore, a highly reliable semiconductor device can be realized.

また、遷移層１２ｃは、膜厚が薄い場合には必ずしも導電性を有さなくてもよいが、導電性を有する方が好ましい。以下に、導電性を有する遷移層１２ｃの組成を決定する前記金属酸化物について具体的に説明する。   The transition layer 12c does not necessarily have conductivity when the film thickness is thin, but it is preferable that the transition layer 12c have conductivity. Below, the said metal oxide which determines the composition of the transition layer 12c which has electroconductivity is demonstrated concretely.

遷移層１２ｃの組成を決定する前記金属酸化物を構成する金属には、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）を用いるとよい。   The metal constituting the metal oxide that determines the composition of the transition layer 12c includes titanium (Ti), zirconium (Zr), hafnium (Hf), tantalum (Ta), niobium (Nb), tungsten (W), vanadium. (V), molybdenum (Mo), ruthenium (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), or platinum (Pt) may be used.

さらに好ましくは、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）などを用いるとよい。このようにすると、酸化されても導電性が大きく失われない（比抵抗が小さい）ため、低抵抗の第２のバリアメタル膜Ａ３を形成することができる。   More preferably, vanadium (V), molybdenum (Mo), ruthenium (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), platinum (Pt), or the like may be used. In this way, even if oxidized, the conductivity is not greatly lost (the specific resistance is small), so that the low-resistance second barrier metal film A3 can be formed.

以上のように、本発明の第３の実施形態に係る半導体装置によると、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との接合面には、金属膜１３の組成と金属酸化物の組成とのほぼ中間的な組成を有する遷移層１２ｃが存在しているので、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との接合面に遷移層１２ｃが存在しない場合に比べて、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性は飛躍的に向上する。さらに、遷移層１２ｃが単一の原子層よりなるので、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の密着性が向上することに加えて、遷移層１２ｃの厚みを極限まで薄くすることにより、積層化されたバリアメタル膜を形成する場合であっても、バリアメタル膜の膜厚を薄く形成することできるので、配線の低抵抗化を実現することができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   As described above, according to the semiconductor device of the third embodiment of the present invention, the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) Since the transition layer 12c having an almost intermediate composition between the composition of the metal film 13 and the composition of the metal oxide exists on the bonding surface, the metal film 13 and the insulating film (the second insulating film 6 and the second insulating film 6) 3 and the insulating film 7 (the fourth insulating film 7 or the fourth insulating film 8) and the insulating film (the second insulating film 6, the third insulating film 7 or the The adhesion with the fourth insulating film 8) is greatly improved. Furthermore, since the transition layer 12c is made of a single atomic layer, the adhesion between the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) is improved. In addition, by reducing the thickness of the transition layer 12c to the limit, the barrier metal film can be formed thin even when a laminated barrier metal film is formed. Resistance can be realized. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

なお、遷移層１２ｃの組成を決定する前記金属酸化物を構成する金属と金属膜１３を構成する金属とは、互いに異なる種類の元素としてもよい。この場合は、金属膜１３／遷移層１２ｃ／絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の層構成において、金属膜１３と遷移層１２ｃとの密着性を損なうことなく、遷移層１２ｃと絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性を、絶縁膜（第２の絶縁膜６、第３の絶縁膜７あるいは第４の絶縁膜８）の種類によって最適化することが可能となる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   The metal constituting the metal oxide that determines the composition of the transition layer 12c and the metal constituting the metal film 13 may be different types of elements. In this case, in the layer configuration of the metal film 13 / transition layer 12c / insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8), the metal film 13 and the transition layer 12c The adhesion between the transition layer 12c and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) is reduced without deteriorating the adhesiveness. It is possible to optimize depending on the type of the third insulating film 7 or the fourth insulating film 8). Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

また、遷移層１２ｃの組成を決定する前記金属酸化物を構成する金属と金属膜１３を構成する金属とは、互いに同一種類の元素としてもよい。この場合は、金属膜１３／遷移層１２ｃの層構成において、金属膜１３と遷移層１２ｃとの間の接合面における密着性を向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   The metal constituting the metal oxide that determines the composition of the transition layer 12c and the metal constituting the metal film 13 may be the same type of elements. In this case, in the layer configuration of the metal film 13 / transition layer 12c, adhesion at the bonding surface between the metal film 13 and the transition layer 12c can be improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

次に、本発明の第３の実施形態に係る半導体装置の製造方法を、図８及び図９（ａ）〜（ｃ）を参照しながら説明する。なお、具体的には、図７に示した本発明の第３の実施形態に係る半導体装置を製造する方法を以下に説明する。   Next, a method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described with reference to FIGS. 8 and 9A to 9C. Specifically, a method for manufacturing the semiconductor device according to the third embodiment of the present invention shown in FIG. 7 will be described below.

図９（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。   FIGS. 9A to 9C are cross-sectional views of relevant steps showing a method for manufacturing a semiconductor device according to the third embodiment of the present invention.

まず、第１の実施形態における図２（ａ）を用いた説明と同様にして、図９（ａ）に示すように、デュアルダマシン用のビアホール１０ａ及び配線溝１０ｂよりなる凹部１０ｃを形成する。   First, similarly to the description using FIG. 2A in the first embodiment, as shown in FIG. 9A, a recess 10c including a via hole 10a and a wiring groove 10b for dual damascene is formed.

次に、図９（ｂ）に示すように、凹部１０ｃの壁面に沿うように、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に、原子層成長法によって、１サイクル分の成長を行なうことにより、遷移層１２ｃを形成する。   Next, as shown in FIG. 9B, an atomic layer growth method is performed on the second insulating film 6, the third insulating film 7, and the fourth insulating film 8 along the wall surface of the recess 10c. Thus, the transition layer 12c is formed by performing growth for one cycle.

次に、図９（ｃ）に示すように、遷移層１２ｃの上に、原子層成長法又は物理気相成長法により、金属膜１３を形成する。このようにして、遷移層１２ｃ及び金属膜１３よりなる第２のバリアメタル膜Ａ３が形成される。ここで、遷移層１２ｃは、金属膜１３の組成と金属酸化物の組成とのほぼ中間的な組成を有している。   Next, as shown in FIG. 9C, a metal film 13 is formed on the transition layer 12c by atomic layer growth or physical vapor deposition. In this way, the second barrier metal film A3 composed of the transition layer 12c and the metal film 13 is formed. Here, the transition layer 12c has a substantially intermediate composition between the composition of the metal film 13 and the composition of the metal oxide.

ここで、第２のバリアメタル膜Ａ３の形成方法について、例えば、金属膜１３を構成する金属がルテニウム（Ｒｕ）であると共に、遷移層１２ｃの組成を決定する金属酸化物が酸化ルテニウム（ＲｕＯ2）である場合について、以下に詳細に説明する。 Here, regarding the method of forming the second barrier metal film A3, for example, the metal constituting the metal film 13 is ruthenium (Ru), and the metal oxide that determines the composition of the transition layer 12c is ruthenium oxide (RuO 2). ) Will be described in detail below.

第２のバリアメタル膜Ａ３を構成する、遷移層１２ｃ及び金属膜１３の形成には、公知の原子層成長法（Jounarl of The Electrochemical Society, 151, G109-G112(2004)）を用いる。この場合の成膜条件は以下の通りである。すなわち、例えば、ルテニウム（Ｒｕ）のソースガスとして、Ｒｕ（ＥｔＣｐ）2 （ビス（エチルシクロペンタジエニル）ルテニウム）ガスを用い、８０℃にソースガスを加熱した状態で、５０ｍＬ／ｍｉｎ（標準状態）のＡｒガスで希釈して使用する。また、基板温度は２５０℃であり、真空度は４．６６×１０2 である条件下で行なう。また、酸素ガスとしては、酸素ガス７０ｍＬ／ｍｉｎ（標準状態）にＡｒガス１００ｍＬ／ｍｉｎ（標準状態）を混合したガスを使用する。そして、Ｒｕ（ＥｔＣｐ）2 ガスを供給するためのパルス時間を変化させることにより、金属ルテニウムから酸化ルテニウムまで、任意の組成を得ることが可能である。パルス時間としては、１ｓｅｃから１０ｓｅｃまでの範囲である。Ｒｕ（ＥｔＣｐ）2ガスをパルス供給し、その後、一定時間のパージを行ったのち、酸素ガスを供給し、酸素ガスの供給を停止した後、一定時間のパージを行ない、ＲｕとＯからなる単原子層の膜を成長することができる。この一連のサイクルを１サイクルとする。なお、金属ルテニウムを成長する場合には、酸素ガスの供給は行なわない。 A known atomic layer growth method (Jounarl of The Electrochemical Society, 151, G109-G112 (2004)) is used to form the transition layer 12c and the metal film 13 constituting the second barrier metal film A3. The film forming conditions in this case are as follows. That is, for example, Ru (EtCp) 2 (bis (ethylcyclopentadienyl) ruthenium) gas is used as a ruthenium (Ru) source gas, and the source gas is heated to 80 ° C., and 50 mL / min (standard state). ) And diluted with Ar gas. The substrate temperature is 250 ° C. and the degree of vacuum is 4.66 × 10 2 . Moreover, as oxygen gas, the gas which mixed Ar gas 100mL / min (standard state) in oxygen gas 70mL / min (standard state) is used. An arbitrary composition from ruthenium metal to ruthenium oxide can be obtained by changing the pulse time for supplying the Ru (EtCp) 2 gas. The pulse time ranges from 1 sec to 10 sec. Ru (EtCp) 2 gas is supplied in pulses, and after purging for a certain period of time, oxygen gas is supplied, and after the supply of oxygen gas is stopped, purging is performed for a certain period of time. Atomic layer films can be grown. This series of cycles is defined as one cycle. Note that oxygen gas is not supplied when growing metal ruthenium.

例えば、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に、酸化ルテニウムとルテニウムとの中間の組成を有する遷移層１２ｃを、Ｒｕ（ＥｔＣｐ）2 のパルス時間を５ｓｅｃとして、単一の原子層分だけ形成する。次に、金属膜１３であるルテニウム（Ｒｕ）膜をＲｕ（ＥｔＣｐ）2 のパルス時間を１０ｓｅｃとすることによって５ｎｍ堆積する。このようにして形成した第２のバリアメタル膜Ａ３の膜厚方向の原子濃度の分布は、前述の図８に示した通りである。遷移層１２ｃの組成の制御は、パルス時間を変化させることで容易に行なうことができる。 For example, a transition layer 12 c having an intermediate composition of ruthenium oxide and ruthenium is formed on the second insulating film 6, the third insulating film 7, and the fourth insulating film 8 with a pulse time of Ru (EtCp) 2 . For 5 sec, a single atomic layer is formed. Next, a ruthenium (Ru) film as the metal film 13 is deposited to 5 nm by setting the pulse time of Ru (EtCp) 2 to 10 sec. The atomic concentration distribution in the film thickness direction of the second barrier metal film A3 thus formed is as shown in FIG. The composition of the transition layer 12c can be easily controlled by changing the pulse time.

次に、凹部１０ｃが埋め込まれるように、銅めっきにより、凹部１０ｃの内部を含む金属膜１３の上に銅膜を形成した後に、銅膜、金属膜１３及び遷移層１２ｃにおける凹部１０ｃの内部以外の部分であって第４の絶縁膜８の上に形成されている部分をＣＭＰによって除去することにより、第２の銅配線１４及びその一部であるビアプラグを形成する。このようにして、図７に示す構造を有する半導体装置を形成することができる。なお、拡散防止膜５の成膜からＣＭＰまでの工程を繰り返すことで多層配線を形成することができる。   Next, after forming a copper film on the metal film 13 including the inside of the recess 10c by copper plating so that the recess 10c is embedded, the copper film, the metal film 13, and the transition layer 12c other than the inside of the recess 10c By removing the portion formed on the fourth insulating film 8 by CMP, the second copper wiring 14 and a via plug which is a part thereof are formed. In this manner, a semiconductor device having the structure shown in FIG. 7 can be formed. A multilayer wiring can be formed by repeating the steps from the formation of the diffusion preventing film 5 to the CMP.

以上のように、本発明の第３の実施形態に係る半導体装置の製造方法によると、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の接合面に、金属膜１３の組成と金属酸化物の組成とのほぼ中間的な組成を有する単一原子層よりなる遷移層１２ｃを容易に形成することができる。また、前述した第３の実施形態に係る半導体装置が有する効果と同様の効果を得ることができる。すなわち、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との接合面に、金属膜１３の組成と金属酸化物の組成とのほぼ中間的な組成を有する遷移層１２ｃを形成しているので、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との接合面に遷移層１２ｃが存在しない場合に比べて、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性を飛躍的に向上させることができる。さらに、遷移層１２ｃが単一の原子層よりなるので、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の密着性が向上することに加えて、遷移層１２ｃの厚みを極限まで薄くすることにより、積層化されたバリアメタル膜を形成する場合であっても、バリアメタル膜の膜厚を薄く形成することできるので、配線の低抵抗化を実現することができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。   As described above, according to the method of manufacturing a semiconductor device according to the third embodiment of the present invention, the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8). ), A transition layer 12c composed of a single atomic layer having a substantially intermediate composition between the composition of the metal film 13 and the composition of the metal oxide can be easily formed. Further, the same effect as that of the semiconductor device according to the third embodiment described above can be obtained. That is, on the bonding surface between the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8), the composition of the metal film 13 and the composition of the metal oxide are almost the same. Since the transition layer 12c having an intermediate composition is formed, the transition is made to the bonding surface between the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8). Compared with the case where the layer 12c does not exist, the adhesion between the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) can be dramatically improved. it can. Furthermore, since the transition layer 12c is made of a single atomic layer, the adhesion between the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) is improved. In addition, by reducing the thickness of the transition layer 12c to the limit, the barrier metal film can be formed thin even when a laminated barrier metal film is formed. Resistance can be realized. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be manufactured.

なお、金属酸化物を構成する金属と金属膜１３を構成する金属とを、互いに異なる種類の元素として、遷移層１２ｃ及び金属膜１３を原子層成長法にて形成する場合は、例えば成膜条件又は原料ガスを変化させるだけで、連続的に遷移層１２ｃ及び金属膜１３を形成することができる。   In the case where the transition layer 12c and the metal film 13 are formed by the atomic layer growth method using the metal constituting the metal oxide and the metal constituting the metal film 13 as different types of elements, for example, film formation conditions Alternatively, the transition layer 12c and the metal film 13 can be continuously formed simply by changing the source gas.

また、金属酸化物を構成する金属と金属膜１３を構成する金属とを、互いに同一種類の元素として、遷移層１２ｃ及び金属膜１３を原子層成長法にて形成する場合は、例えば成膜条件を変化させるだけで、連続的に遷移層１２ｃ及び金属膜１３を形成することができる。   Further, when the transition layer 12c and the metal film 13 are formed by the atomic layer growth method using the metal constituting the metal oxide and the metal constituting the metal film 13 as the same kind of elements, for example, film formation conditions It is possible to continuously form the transition layer 12c and the metal film 13 only by changing.

（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置及び半導体装置の製造方法について、図１０、図１１及び図１２（ａ）〜（ｃ）を参照しながら説明する。なお、第４の実施形態では、第３の実施形態と共通する部分は同様であるので、その説明は繰り返さないことにして、以下では、第３の実施形態と異なる点を中心に説明する。 (Fourth embodiment)
Hereinafter, a semiconductor device and a method for manufacturing the semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIGS. 10, 11, and 12A to 12C. In the fourth embodiment, since the parts common to the third embodiment are the same, the description thereof will not be repeated, and the following description will focus on differences from the third embodiment.

図１０は、本発明の第４の実施形態に係る半導体装置の構造を示す要部断面図である。   FIG. 10 is a fragmentary cross-sectional view showing the structure of the semiconductor device according to the fourth embodiment of the present invention.

図１０に示すように、凹部１０ｃの壁面には、第２のバリアメタル膜Ａ４が形成されている。ここで、第２のバリアメタル膜Ａ４は、凹部１０ｃに沿うように、拡散防止膜５、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に形成された遷移層１２ｄと、該遷移層１２ｄの上に形成された金属膜１３とよりなる。遷移層１２ｄは、絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）と金属膜１３との接合面近傍に形成されており、金属酸化物及び金属膜１３のそれぞれの組成のほぼ中間組成を有する遷移層である。さらに、遷移層１２ｄは複数の原子層よりなる。   As shown in FIG. 10, a second barrier metal film A4 is formed on the wall surface of the recess 10c. Here, the second barrier metal film A4 is formed on the diffusion preventing film 5, the second insulating film 6, the third insulating film 7 and the fourth insulating film 8 along the recess 10c. It consists of a transition layer 12d and a metal film 13 formed on the transition layer 12d. The transition layer 12d is formed in the vicinity of the bonding surface between the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) and the metal film 13, and the metal oxide and the metal film 13 is a transition layer having an almost intermediate composition of the 13 compositions. Further, the transition layer 12d is composed of a plurality of atomic layers.

図１１は、例えば、金属膜１３を構成する金属がルテニウム（Ｒｕ）であると共に、遷移層１２ｄの組成を決定する前記金属酸化物が酸化ルテニウム（ＲｕＯ2 ）である場合における、第２のバリアメタル膜Ａ４の膜厚方向の原子濃度の分布を示している。ルテニウム（Ｒｕ）よりなる金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との間に３つの原子層よりなる遷移層１２ｄが形成されている。遷移層１２ｄは、ルテニウム（Ｒｕ）よりなる金属膜１３の組成と酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物の組成との中間的な組成を有している。すなわち、遷移層１２ｄ中のルテニウム（Ｒｕ）の濃度は、金属膜１３中のルテニウム（Ｒｕ）の濃度と、酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物中のルテニウム（Ｒｕ）の濃度との中間的な濃度となっており、また、遷移層１２ｄ中の酸素（Ｏ）の濃度は、金属膜１３中の酸素（Ｏ）の濃度（この場合は、ほぼゼロ）と、酸化ルテニウム（ＲｕＯ2 ）よりなる金属酸化物中の酸素（Ｏ）の濃度との中間的な濃度となっている。さらに、遷移層１２ｄにおけるルテニウム（Ｒｕ）の濃度は、ルテニウム（Ｒｕ）よりなる金属膜１３から絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）に向かって、１原子層ごとに段階的に少なくなっている一方で、遷移層１２ｄにおける酸素（Ｏ）の濃度は、ルテニウム（Ｒｕ）よりなる金属膜１３から絶縁膜（第２の絶縁膜６、第３の絶縁膜７あるいは第４の絶縁膜８）に向かって、１原子層ごとに段階的に多くなっている。すなわち、遷移層１２ｄの組成は、段階的に変化している。 FIG. 11 shows, for example, a second barrier in the case where the metal constituting the metal film 13 is ruthenium (Ru) and the metal oxide that determines the composition of the transition layer 12d is ruthenium oxide (RuO 2 ). The atomic concentration distribution in the film thickness direction of the metal film A4 is shown. A transition layer 12d made of three atomic layers is formed between the metal film 13 made of ruthenium (Ru) and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8). ing. The transition layer 12d has an intermediate composition between the composition of the metal film 13 made of ruthenium (Ru) and the composition of the metal oxide made of ruthenium oxide (RuO 2 ). That is, the concentration of ruthenium (Ru) in the transition layer 12d is intermediate between the concentration of ruthenium (Ru) in the metal film 13 and the concentration of ruthenium (Ru) in the metal oxide made of ruthenium oxide (RuO 2 ). The concentration of oxygen (O) in the transition layer 12d is the concentration of oxygen (O) in the metal film 13 (in this case, almost zero) and ruthenium oxide (RuO 2 ). The concentration is intermediate to the concentration of oxygen (O) in the metal oxide. Further, the concentration of ruthenium (Ru) in the transition layer 12d is from the metal film 13 made of ruthenium (Ru) to the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8). On the other hand, the concentration of oxygen (O) in the transition layer 12d decreases from the metal film 13 made of ruthenium (Ru) to the insulating film (the second insulating film 6 and the second insulating film 6). The number of the atomic layers increases stepwise toward the third insulating film 7 or the fourth insulating film 8). That is, the composition of the transition layer 12d changes stepwise.

以上のように、本発明の第４の実施形態に係る半導体装置によると、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との接合面には、金属膜１３の組成と金属酸化物の組成とのほぼ中間的な組成を有する遷移層１２ｄが存在するので、遷移層１２ｄが存在しない場合に比べて、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性は飛躍的に向上し、薄膜であって且つ密着性の高いバリアメタル膜を形成することができる。さらに、遷移層１２ｄが複数の原子層よりなるので、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との間の遷移層が単一の原子層よりなる場合に比べて、密着性がさらに向上するという効果が得られる。また、遷移層１２ｄの組成が段階的に変化していることにより、密着性はさらに向上する。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   As described above, according to the semiconductor device of the fourth embodiment of the present invention, the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) Since the transition layer 12d having a composition almost intermediate between the composition of the metal film 13 and the composition of the metal oxide exists on the bonding surface, the metal film 13 and the insulating film are compared with the case where the transition layer 12d does not exist. Adhesiveness with (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) is remarkably improved, and a barrier metal film having a thin film and high adhesiveness can be formed. it can. Furthermore, since the transition layer 12d is composed of a plurality of atomic layers, the transition layer between the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) is a single layer. Compared to the case of a single atomic layer, the effect of further improving the adhesion can be obtained. Further, the adhesiveness is further improved by the stepwise change in the composition of the transition layer 12d. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

なお、遷移層１２ｄの組成を決定する前記金属酸化物を構成する金属と金属膜１３を構成する金属とは、互いに異なる種類の元素としてもよい。この場合は、金属膜１３／遷移層１２ｄ／絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の層構成において、金属膜１３と遷移層１２ｄとの密着性を損なうことなく、遷移層１２ｄと絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性を絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の種類によって最適化することが可能となる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   The metal constituting the metal oxide that determines the composition of the transition layer 12d and the metal constituting the metal film 13 may be different types of elements. In this case, in the layer configuration of the metal film 13 / transition layer 12d / insulating film (the second insulating film 6, the third insulating film 7 or the fourth insulating film 8), the metal film 13 and the transition layer 12d Without impairing the adhesion, the adhesion between the transition layer 12d and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) is changed to the insulating film (the second insulating film 6, It is possible to optimize depending on the type of the third insulating film 7 or the fourth insulating film 8). Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

また、遷移層１２ｄの組成を決定する前記金属酸化物を構成する金属と金属膜１３を構成する金属とは、互いに同一種類の元素としてもよい。この場合は、金属膜１３／遷移層１２ｄの層構成において、金属膜１３と遷移層１２ｄと間の接合面における密着性を向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。   The metal constituting the metal oxide that determines the composition of the transition layer 12d and the metal constituting the metal film 13 may be the same type of elements. In this case, in the layer configuration of the metal film 13 / transition layer 12d, the adhesion at the joint surface between the metal film 13 and the transition layer 12d can be improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized.

次に、本発明の第４の実施形態に係る半導体装置の製造方法について、図１１及び図１２（ａ）〜（ｃ）を参照しながら説明する。なお、具体的には、図１０に示した本発明の第４の実施形態に係る半導体装置を製造する方法を以下に説明する。   Next, a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention will be described with reference to FIGS. 11 and 12A to 12C. Specifically, a method for manufacturing the semiconductor device according to the fourth embodiment of the present invention shown in FIG. 10 will be described below.

図１２（ａ）〜（ｃ）は、本発明の第４の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。   12A to 12C are cross-sectional views of relevant steps showing a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention.

まず、第１の実施形態における図２（ａ）を用いた説明と同様にして、図１２（ａ）に示すように、デュアルダマシン用のビアホール１０ａ及び配線溝１０ｂよりなる凹部１０ｃを形成する。   First, similarly to the description using FIG. 2A in the first embodiment, as shown in FIG. 12A, a recess 10c including a dual damascene via hole 10a and a wiring groove 10b is formed.

次に、図１２（ｂ）に示すように、凹部１０ｃの壁面に沿うように、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に、原子層成長法により、複数サイクル分の成長を行なうことにより、遷移層１２ｄを形成する。   Next, as shown in FIG. 12B, an atomic layer growth method is performed on the second insulating film 6, the third insulating film 7, and the fourth insulating film 8 along the wall surface of the recess 10c. Thus, the transition layer 12d is formed by performing growth for a plurality of cycles.

次に、図１２（ｃ）に示すように、遷移層１２ｄの上に、原子層成長法又は物理気相成長法により、金属膜１３を形成する。このようにして、遷移層１２ｄ及び金属膜１３よりなる第２のバリアメタル膜Ａ４が形成される。ここで、遷移層１２ｄは金属膜１３の組成と金属酸化物の組成とのほぼ中間的な組成を有している。   Next, as shown in FIG. 12C, a metal film 13 is formed on the transition layer 12d by atomic layer growth or physical vapor deposition. In this way, the second barrier metal film A4 made of the transition layer 12d and the metal film 13 is formed. Here, the transition layer 12d has an almost intermediate composition between the composition of the metal film 13 and the composition of the metal oxide.

ここで、第２のバリアメタル膜Ａ４の形成方法について、例えば、金属膜１３を構成する金属がルテニウム（Ｒｕ）であると共に、遷移層１２ｄの組成を決定する金属酸化物が酸化ルテニウム（ＲｕＯ2 ）である場合について、以下に詳細に説明する。 Here, regarding the method of forming the second barrier metal film A4, for example, the metal constituting the metal film 13 is ruthenium (Ru), and the metal oxide that determines the composition of the transition layer 12d is ruthenium oxide (RuO 2). ) Will be described in detail below.

第２のバリアメタル膜Ａ４を構成する、遷移層１２ｄ及び金属膜１３の形成には、公知の原子層成長法（Jounarl of The Electrochemical Society, 151, G109-G112(2004)）を用いる。この場合の成膜条件は以下の通りである。すなわち、例えば、ルテニウム（Ｒｕ）のソースガスとして、Ｒｕ（ＥｔＣｐ）2 （ビス（エチルシクロペンタジエニル）ルテニウム）ガスを用い、８０℃にソースガスを加熱した状態で、５０ｍＬ／ｍｉｎ（標準様態）のＡｒガスで希釈して使用する。また、基板温度は２５０℃であり、真空度は４．６６×１０2 である条件下で行なう。また、酸素ガスとしては、酸素ガス７０ｍＬ／ｍｉｎ（標準状態）にＡｒガス１００ｍＬ／ｍｉｎ（標準状態）を混合して使用する。そして、Ｒｕ（ＥｔＣｐ）2 ガスを供給するためのパルス時間を変化させることにより、金属ルテニウムから酸化ルテニウムまで、任意の組成を得ることが可能である。パルス時間としては、１ｓｅｃから１０ｓｅｃまでの範囲である。Ｒｕ（ＥｔＣｐ）2ガスをパルス供給し、その後、一定時間のパージを行ったのち、酸素ガスを供給し、酸素ガスの供給を停止した後、一定時間のパージを行ない、ＲｕとＯからなる単原子層の膜を成長することができる。この一連のサイクルを１サイクルとする。なお、金属ルテニウムを成長する場合には、酸素ガスの供給は行なわない。 A known atomic layer growth method (Jounarl of The Electrochemical Society, 151, G109-G112 (2004)) is used to form the transition layer 12d and the metal film 13 constituting the second barrier metal film A4. The film forming conditions in this case are as follows. That is, for example, Ru (EtCp) 2 (bis (ethylcyclopentadienyl) ruthenium) gas is used as a ruthenium (Ru) source gas, and the source gas is heated to 80 ° C., and 50 mL / min (standard mode). ) And diluted with Ar gas. The substrate temperature is 250 ° C. and the degree of vacuum is 4.66 × 10 2 . Moreover, as oxygen gas, oxygen gas 70mL / min (standard state) and Ar gas 100mL / min (standard state) are mixed and used. An arbitrary composition from ruthenium metal to ruthenium oxide can be obtained by changing the pulse time for supplying the Ru (EtCp) 2 gas. The pulse time ranges from 1 sec to 10 sec. Ru (EtCp) 2 gas is supplied in pulses, and after purging for a certain period of time, oxygen gas is supplied, and after the supply of oxygen gas is stopped, purging is performed for a certain period of time. Atomic layer films can be grown. This series of cycles is defined as one cycle. Note that oxygen gas is not supplied when growing metal ruthenium.

例えば、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に、酸化ルテニウムとルテニウムとの中間の組成を有する遷移層１２ｄを、Ｒｕ（ＥｔＣｐ）2のパルス時間を３ｓｅｃ、５ｓｅｃ、及び７ｓｅｃと段階的に変化させることにより、３原子層分形成する。次に、金属膜１３であるルテニウム（Ｒｕ）膜をＲｕ（ＥｔＣｐ）2 のパルス時間を１０ｓｅｃとすることによって５ｎｍ堆積する。このようにして形成された第２のバリアメタル膜Ａ４の膜厚方向の原子濃度の分布は、前述の図１１に示した通りである。遷移層１２ｄの組成の制御は、パルス時間を変化させることによって容易に行なうことができる。なお、遷移層１２ｄの組成は、層全体として、酸化ルテニウムとルテニウムとの中間の組成を有していればよく、金属酸化物膜１１に最も近い部分の原子層においては、酸化ルテニウムであってもよい。この場合は、金属酸化物膜１１に最も近い部分の原子層を、Ｒｕ（ＥｔＣｐ）2 のパルス時間を２ｓｅｃとして成長すればよい。 For example, a transition layer 12d having an intermediate composition of ruthenium oxide and ruthenium is formed on the second insulating film 6, the third insulating film 7, and the fourth insulating film 8, and a pulse time of Ru (EtCp) 2 . Is changed in steps of 3 sec, 5 sec, and 7 sec, thereby forming three atomic layers. Next, a ruthenium (Ru) film as the metal film 13 is deposited to 5 nm by setting the pulse time of Ru (EtCp) 2 to 10 sec. The atomic concentration distribution in the film thickness direction of the second barrier metal film A4 formed in this way is as shown in FIG. The composition of the transition layer 12d can be easily controlled by changing the pulse time. Note that the composition of the transition layer 12d only needs to have an intermediate composition between ruthenium oxide and ruthenium as a whole, and the atomic layer closest to the metal oxide film 11 is ruthenium oxide. Also good. In this case, the atomic layer closest to the metal oxide film 11 may be grown with a Ru (EtCp) 2 pulse time of 2 sec.

次に、凹部１０ｃが埋め込まれるように、銅めっきにより、凹部１０ｃの内部を含む金属膜１３の上に銅膜を形成した後に、銅膜、金属膜１３及び遷移層１２ｄにおける凹部１０ｃの内部以外の部分であって第４の絶縁膜８の上に形成されている部分をＣＭＰによって除去することにより、第２の銅配線１４及びその一部であるビアプラグを形成する。このようにして、図１０に示す構造を有する半導体装置を形成することができる。なお、拡散防止膜５の成膜からＣＭＰまでの工程を繰り返すことで多層配線を形成することができる。   Next, after forming a copper film on the metal film 13 including the inside of the recess 10c by copper plating so that the recess 10c is embedded, the copper film, the metal film 13 and the transition layer 12d other than the inside of the recess 10c By removing the portion formed on the fourth insulating film 8 by CMP, the second copper wiring 14 and a via plug which is a part thereof are formed. In this manner, a semiconductor device having the structure shown in FIG. 10 can be formed. A multilayer wiring can be formed by repeating the steps from the formation of the diffusion preventing film 5 to the CMP.

以上のように、本発明の第４の実施形態に係る半導体装置の製造方法によると、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との接合面に、金属膜１３の組成と金属酸化物の組成とのほぼ中間的な組成を有する複数の原子層よりなる遷移層１２ｄを容易に形成することができる。また、前述した第４の実施形態に係る半導体装置が有する効果と同様の効果を得ることができる。すなわち、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）の接合面に、金属膜１３の組成と金属酸化物の組成とのほぼ中間的な組成を有する遷移層１２ｄを形成しているので、遷移層１２ｄが存在しない場合に比べて、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性を飛躍的に向上させ、薄膜であって且つ密着性の高いバリアメタル膜を形成することができる。さらに、遷移層１２ｄが複数の原子層よりなるので、金属膜１３と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との間の遷移層が単一の原子層よりなる場合に比べて、密着性がさらに向上するという効果が得られる。また、遷移層１２ｄの組成が段階的に変化していることにより、密着性をさらに向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を製造することができる。   As described above, according to the method of manufacturing a semiconductor device according to the fourth embodiment of the present invention, the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8). ), A transition layer 12d made of a plurality of atomic layers having a composition almost intermediate between the composition of the metal film 13 and the composition of the metal oxide can be easily formed. Further, the same effect as that of the semiconductor device according to the fourth embodiment described above can be obtained. That is, on the bonding surface between the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8), the composition of the metal film 13 and the composition of the metal oxide are almost intermediate. Since the transition layer 12d having a specific composition is formed, the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7 or the fourth insulating film 6) are compared with the case where the transition layer 12d does not exist. The adhesion with the insulating film 8) can be dramatically improved, and a barrier metal film that is thin and has high adhesion can be formed. Furthermore, since the transition layer 12d is composed of a plurality of atomic layers, the transition layer between the metal film 13 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) is a single layer. Compared to the case of a single atomic layer, the effect of further improving the adhesion can be obtained. Further, the adhesiveness can be further improved by changing the composition of the transition layer 12d stepwise. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be manufactured.

なお、金属酸化物を構成する金属と金属膜１３を構成する金属とを、互いに異なる種類の元素として、遷移層１２ｄ及び金属膜１３を原子層成長法にて形成する場合は、例えば成膜条件又は原料ガスを変化させるだけで、連続的に遷移層１２ｄ及び金属膜１３を形成することができる。   In the case where the transition layer 12d and the metal film 13 are formed by the atomic layer growth method using the metal constituting the metal oxide and the metal constituting the metal film 13 as different types of elements, for example, film formation conditions Alternatively, the transition layer 12d and the metal film 13 can be continuously formed simply by changing the source gas.

また、金属酸化物を構成する金属と金属膜１３を構成する金属とを、互いに同一種類の元素として、遷移層１２ｄ及び金属膜１３を原子層成長法で形成する場合は、例えば成膜条件を変化させるだけで、連続的に遷移層１２ｄ及び金属膜１３を形成することができる。   Further, when the transition layer 12d and the metal film 13 are formed by the atomic layer growth method using the metal constituting the metal oxide and the metal constituting the metal film 13 as the same kind of elements, for example, the film formation conditions are set as follows. The transition layer 12d and the metal film 13 can be continuously formed only by changing them.

（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体装置及び半導体装置の製造方法について、図１３、図１４及び図１５（ａ）〜（ｃ）を参照しながら説明する。なお、第５の実施形態では、第１の実施形態と共通する部分は同様であるので、その説明は繰り返さないことにして、以下では、第１の実施形態と異なる点を中心に説明する。 (Fifth embodiment)
Hereinafter, a semiconductor device and a method for manufacturing the semiconductor device according to a fifth embodiment of the present invention will be described with reference to FIGS. 13, 14, and 15A to 15C. In the fifth embodiment, since the parts common to the first embodiment are the same, the description thereof will not be repeated, and the following description will focus on differences from the first embodiment.

図１３は、本発明の第５の実施形態に係る半導体装置の構造を示す要部断面図である。   FIG. 13 is a fragmentary cross-sectional view showing the structure of the semiconductor device according to the fifth embodiment of the present invention.

図１３に示すように、凹部１０ｃの壁面には、第２のバリアメタル膜Ａ５が形成されている。ここで、第２のバリアメタル膜Ａ５は、構成元素として酸素を含む膜よりなり、第２のバリアメタル膜Ａ５中の酸素の濃度は、絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）から第２の銅配線１４へ向かって、膜厚方向に連続的に変化している。   As shown in FIG. 13, a second barrier metal film A5 is formed on the wall surface of the recess 10c. Here, the second barrier metal film A5 is made of a film containing oxygen as a constituent element, and the concentration of oxygen in the second barrier metal film A5 depends on the insulating film (the second insulating film 6, the third insulating film). From the film 7 or the fourth insulating film 8) toward the second copper wiring 14, the film thickness changes continuously.

図１４は、例えば、第２のバリアメタル膜Ａ５が、金属ルテニウム（Ｒｕ）から酸化ルテニウム（ＲｕＯ2 ）まで、連続的に酸素濃度が変化している膜である場合における、第２のバリアメタル膜Ａ５の膜厚方向の原子濃度の分布を示している。第２の銅配線１４と第２のバリアメタル膜Ａ５との接合面近傍おいては、ルテニウム（Ｒｕ）層が形成されており、第２のバリアメタル膜Ａ５と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との接合面近傍おいては、酸化ルテニウム（ＲｕＯ2 ）層が形成されている。そして、第２の銅配線１４から絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）へ向かって、連続的に酸素濃度が増加している一方で、ルテニウム（Ｒｕ）濃度が減少している。 FIG. 14 shows the second barrier metal film in the case where the second barrier metal film A5 is a film whose oxygen concentration continuously changes from metal ruthenium (Ru) to ruthenium oxide (RuO 2 ), for example. The atomic concentration distribution in the film thickness direction of the film A5 is shown. A ruthenium (Ru) layer is formed in the vicinity of the junction surface between the second copper wiring 14 and the second barrier metal film A5, and the second barrier metal film A5 and the insulating film (second insulating film) are formed. 6. A ruthenium oxide (RuO 2 ) layer is formed in the vicinity of the junction surface with the third insulating film 7 or the fourth insulating film 8). While the oxygen concentration continuously increases from the second copper wiring 14 toward the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8), The ruthenium (Ru) concentration is decreasing.

なお、第２のバリアメタル膜Ａ５に含まれる金属には高融点金属を用いるとよい。これにより、第２の銅配線１４を形成した後に、さらに上層配線を形成する工程において、およそ４００℃前後の熱が加えられるが、本熱処理によって第２のバリアメタル膜Ａ５が変成することはない。したがって、信頼性の高い半導体装置を実現できる。   Note that a refractory metal is preferably used for the metal contained in the second barrier metal film A5. Thereby, after the second copper wiring 14 is formed, heat of about 400 ° C. is applied in the step of forming the upper layer wiring, but the second barrier metal film A5 is not transformed by this heat treatment. . Therefore, a highly reliable semiconductor device can be realized.

また、第２のバリアメタル膜Ａ５は、膜厚が薄い場合には必ずしも導電性を有さなくてもよいが、導電性を有する方が好ましい。以下に、導電性を有する第２のバリアメタル膜Ａ５について具体的に説明する。   The second barrier metal film A5 does not necessarily have conductivity when the film thickness is small, but it is preferable that the second barrier metal film A5 have conductivity. Hereinafter, the second barrier metal film A5 having conductivity will be described in detail.

第２のバリアメタル膜Ａ５に含まれる金属には、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）を用いるとよい。   The metal contained in the second barrier metal film A5 includes titanium (Ti), zirconium (Zr), hafnium (Hf), tantalum (Ta), niobium (Nb), tungsten (W), vanadium (V), and molybdenum. (Mo), ruthenium (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), or platinum (Pt) may be used.

さらに好ましくは、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）などを用いるとよい。このようにすると、酸化されても導電性が大きく失われない（比抵抗が小さい）ので、低抵抗の第２のバリアメタル膜Ａ５を形成することができる。   More preferably, vanadium (V), molybdenum (Mo), ruthenium (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), platinum (Pt), or the like may be used. In this way, even if oxidized, the conductivity is not largely lost (specific resistance is small), so that the low-resistance second barrier metal film A5 can be formed.

以上のように、本発明の第５の実施形態に係る半導体装置によると、構成元素として酸素を含む膜よりなる第２のバリアメタル膜Ａ５において、酸素の濃度が、第２のバリアメタル膜Ａ５における絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）と接する面から、第２の銅配線１４と接する面まで、膜厚方向に連続的に変化していることにより、第２のバリアメタル膜Ａ５内部において組成が急激に変化する界面が存在することがなくなるので、第２のバリアメタル膜Ａ５自体の強度を大幅に向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。さらに、第２のバリアメタル膜Ａ５と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との接合面近傍において、酸素濃度を高くすることにより、第２のバリアメタル膜Ａ５と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性を向上させることができると共に、第２のバリアメタル膜Ａ５と第２の銅配線１４との接合面近傍において、酸素濃度を低くすることにより、第２のバリアメタル膜Ａ５と第２の銅配線１４との密着性を向上させることができる。   As described above, according to the semiconductor device of the fifth embodiment of the present invention, in the second barrier metal film A5 made of a film containing oxygen as a constituent element, the oxygen concentration is the second barrier metal film A5. From the surface in contact with the insulating film (second insulating film 6, third insulating film 7 or fourth insulating film 8) to the surface in contact with the second copper wiring 14 in the film thickness direction. As a result, the interface where the composition changes abruptly does not exist inside the second barrier metal film A5, so that the strength of the second barrier metal film A5 itself can be greatly improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized. Furthermore, by increasing the oxygen concentration in the vicinity of the junction surface between the second barrier metal film A5 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8), The adhesion between the second barrier metal film A5 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) can be improved, and the second barrier metal film A5. By reducing the oxygen concentration in the vicinity of the bonding surface between the second copper wiring 14 and the second copper wiring 14, the adhesion between the second barrier metal film A5 and the second copper wiring 14 can be improved.

次に、本発明の第５の実施形態に係る半導体装置の製造方法について、図１４及び図１５（ａ）〜（ｃ）を参照しながら説明する。なお、具体的には、図１３に示した本発明の第５の実施形態に係る半導体装置を製造する方法を以下に説明する。   Next, a method for manufacturing a semiconductor device according to the fifth embodiment of the present invention will be described with reference to FIGS. 14 and 15A to 15C. Specifically, a method for manufacturing the semiconductor device according to the fifth embodiment of the present invention shown in FIG. 13 will be described below.

まず、第１の実施形態における図２（ａ）を用いた説明と同様にして、図１５（ａ）に示すように、デュアルダマシン用のビアホール１０ａ及び配線溝１０ｂよりなる凹部１０ｃを形成する。   First, similarly to the description using FIG. 2A in the first embodiment, as shown in FIG. 15A, a recess 10c including a via hole 10a for dual damascene and a wiring groove 10b is formed.

次に、図１５（ｂ）に示すように、凹部１０ｃの壁面に沿うように、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に第２のバリアメタル膜Ａ５を形成する。ここで、第２のバリアメタル膜Ａ５は、原子層成長法（ＡＬＤ：atomic layer deposition）、化学気相成長法（ＣＶＤ：cemical vapor deposition）、又は物理気相成長法（ＰＶＤ：physical vapor deposition）などの成膜方法によって形成すればよい。   Next, as shown in FIG. 15B, the second barrier metal is formed on the second insulating film 6, the third insulating film 7 and the fourth insulating film 8 along the wall surface of the recess 10c. A film A5 is formed. Here, the second barrier metal film A5 is formed by atomic layer deposition (ALD), chemical vapor deposition (CVD), or physical vapor deposition (PVD). What is necessary is just to form by the film-forming methods, such as.

ここで、第２のバリアメタル膜Ａ５の形成方法について、例えば、第２のバリアメタル膜Ａ５がルテニウム（Ｒｕ）から酸化ルテニウム（ＲｕＯ2）へ連続的に酸素濃度が変化している組成を有する場合について、以下に詳細に説明する。 Here, regarding the formation method of the second barrier metal film A5, for example, the second barrier metal film A5 has a composition in which the oxygen concentration is continuously changed from ruthenium (Ru) to ruthenium oxide (RuO 2 ). The case will be described in detail below.

第２のバリアメタル膜Ａ５の形成には、公知の原子層成長法（Jounarl of The Electrochemical Society, 151, G109-G112(2004)）を用いる。この場合の成膜条件は、例えば、ルテニウム（Ｒｕ）のソースガスとして、Ｒｕ（ＥｔＣｐ）2 （ビス（エチルシクロペンタジエニル）ルテニウム）ガスを用い、８０℃にソースガスを加熱した状態で、５０ｍＬ／ｍｉｎ（標準状態）のＡｒガスで希釈して使用する。また、基板温度は２５０℃であり、真空度は４．５６×１０2 である条件下で行なう。また、酸素ガスとしては、酸素ガス７０ｍＬ／ｍｉｎ（標準状態）にＡｒガス１００ｍＬ／ｍｉｎ（標準状態）を混合して使用する。そして、Ｒｕ（ＥｔＣｐ）2 ガスを供給するためのパルス時間を変化させることにより、金属ルテニウムから酸化ルテニウムまで、任意の組成を得ることが可能である。パルス時間としては、１ｓｅｃから１０ｓｅｃまでの範囲である。Ｒｕ（ＥｔＣｐ）2ガスをパルス供給し、その後、一定時間のパージを行ったのち、酸素ガスを供給し、酸素ガスの供給を停止した後、一定時間のパージを行ない、ＲｕとＯからなる単原子層の膜を成長することができる。この一連のサイクルを１サイクルとする。なお、金属ルテニウムを成長する場合には、酸素ガスの供給は行なわない。 For the formation of the second barrier metal film A5, a known atomic layer growth method (Jounarl of The Electrochemical Society, 151, G109-G112 (2004)) is used. The film forming conditions in this case are, for example, using Ru (EtCp) 2 (bis (ethylcyclopentadienyl) ruthenium) gas as the source gas of ruthenium (Ru) and heating the source gas to 80 ° C. Dilute with 50 mL / min (standard state) Ar gas. The substrate temperature is 250 ° C. and the degree of vacuum is 4.56 × 10 2 . Moreover, as oxygen gas, oxygen gas 70mL / min (standard state) and Ar gas 100mL / min (standard state) are mixed and used. An arbitrary composition from ruthenium metal to ruthenium oxide can be obtained by changing the pulse time for supplying the Ru (EtCp) 2 gas. The pulse time ranges from 1 sec to 10 sec. Ru (EtCp) 2 gas is supplied in pulses, and after purging for a certain period of time, oxygen gas is supplied, and after the supply of oxygen gas is stopped, purging is performed for a certain period of time. Atomic layer films can be grown. This series of cycles is defined as one cycle. Note that oxygen gas is not supplied when growing metal ruthenium.

例えば、第２の絶縁膜６、第３の絶縁膜７及び第４の絶縁膜８の上に、Ｒｕ（ＥｔＣｐ）2 のパルス時間を２ｓｅｃから１０ｓｅｃへと連続的に変化させることにより、１０ｎｍの膜厚を有する第２のバリアメタル膜Ａ５を形成する。このようにして形成された第２のバリアメタル膜Ａ５の膜厚方向の原子濃度の分布は、前述の図１４に示した通りである。第２のバリアメタル膜Ａ５の組成の制御は、パルス時間を変化させることによって容易に行なうことができる。 For example, by continuously changing the pulse time of Ru (EtCp) 2 from 2 sec to 10 sec on the second insulating film 6, the third insulating film 7 and the fourth insulating film 8, A second barrier metal film A5 having a film thickness is formed. The atomic concentration distribution in the film thickness direction of the second barrier metal film A5 thus formed is as shown in FIG. The composition of the second barrier metal film A5 can be easily controlled by changing the pulse time.

次に、凹部１０ｃが埋め込まれるように、銅めっきにより、凹部１０ｃの内部を含む第２のバリアメタル膜Ａ５の上に銅膜を形成した後に、銅膜、第２のバリアメタル膜Ａ５における凹部１０ｃの内部以外の部分であって第４の絶縁膜８の上に形成されている部分をＣＭＰによって除去することにより、第２の銅配線１４及びその一部であるビアプラグを形成する。このようにして、図１３に示す構造を有する半導体装置を形成することができる。なお、拡散防止膜５の成膜からＣＭＰまでの工程を繰り返すことで多層配線を形成することができる。   Next, after the copper film is formed on the second barrier metal film A5 including the inside of the recess 10c by copper plating so that the recess 10c is embedded, the copper film and the recess in the second barrier metal film A5 are formed. A portion other than the inside of 10c and formed on the fourth insulating film 8 is removed by CMP, thereby forming the second copper wiring 14 and a via plug which is a part thereof. In this manner, a semiconductor device having the structure shown in FIG. 13 can be formed. A multilayer wiring can be formed by repeating the steps from the formation of the diffusion preventing film 5 to the CMP.

以上のように、本発明の第５の実施形態に係る半導体装置の製造方法によると、酸素元素の濃度が膜厚方向に連続的に変化している第２のバリアメタル膜Ａ５を容易に形成することが可能である。また、前述した第５の実施形態に係る半導体装置が有する効果と同様の効果を得ることができる。すなわち、構成元素として酸素を含む膜よりなる第２のバリアメタル膜Ａ５において、酸素の濃度が、第２のバリアメタル膜Ａ５における絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）と接する面から、第２の銅配線１４と接する面まで、膜厚方向に連続的に変化させることにより、第２のバリアメタル膜Ａ５内部において組成が急激に変化する界面が存在することがなくなるので、第２のバリアメタル膜Ａ５自体の強度を大幅に向上させることができる。したがって、低抵抗であって且つ密着性の高い多層配線を有する信頼性の高い半導体装置を実現することができる。さらに、第２のバリアメタル膜Ａ５と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との接合面近傍において、酸素濃度を高くすることにより、第２のバリアメタル膜Ａ５と絶縁膜（第２の絶縁膜６、第３の絶縁膜７又は第４の絶縁膜８）との密着性を向上させることができると共に、第２のバリアメタル膜Ａ５と第２の銅配線１４との接合面近傍において、酸素濃度を低くすることにより、第２のバリアメタル膜Ａ５と第２の銅配線１４との密着性を向上させることができる。   As described above, according to the semiconductor device manufacturing method of the fifth embodiment of the present invention, the second barrier metal film A5 in which the concentration of oxygen element continuously changes in the film thickness direction is easily formed. Is possible. Further, the same effect as that of the semiconductor device according to the fifth embodiment described above can be obtained. That is, in the second barrier metal film A5 made of a film containing oxygen as a constituent element, the oxygen concentration is the insulating film in the second barrier metal film A5 (the second insulating film 6, the third insulating film 7 or By continuously changing in the film thickness direction from the surface in contact with the fourth insulating film 8) to the surface in contact with the second copper wiring 14, the composition rapidly changes in the second barrier metal film A5. Since the interface does not exist, the strength of the second barrier metal film A5 itself can be greatly improved. Therefore, a highly reliable semiconductor device having a multilayer wiring with low resistance and high adhesion can be realized. Furthermore, by increasing the oxygen concentration in the vicinity of the junction surface between the second barrier metal film A5 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8), The adhesion between the second barrier metal film A5 and the insulating film (the second insulating film 6, the third insulating film 7, or the fourth insulating film 8) can be improved, and the second barrier metal film A5. By reducing the oxygen concentration in the vicinity of the bonding surface between the second copper wiring 14 and the second copper wiring 14, the adhesion between the second barrier metal film A5 and the second copper wiring 14 can be improved.

なお、以上で説明した第１〜第５の実施形態においては、デュアルダマシン構造が採用されている場合について説明したが、シングルダマシン構造を採用する場合であっても、デュアルダマシン構造を採用する場合と同様の効果が得られることは言うまでもない。シングルダマシン構造を採用する場合には、配線とビアプラグとがそれぞれ別工程において形成されることになるが、この場合の配線及びビアプラグは、前述の第１〜第５の実施形態における第２の銅配線１４である埋め込み配線に含まれる。   In the first to fifth embodiments described above, the case where the dual damascene structure is employed has been described. However, even when the single damascene structure is employed, the dual damascene structure is employed. Needless to say, the same effect can be obtained. When the single damascene structure is adopted, the wiring and the via plug are formed in separate processes. In this case, the wiring and the via plug are the second copper in the first to fifth embodiments described above. The wiring 14 is included in the embedded wiring.

以上説明したように、本発明は、低抵抗であって且つ高密着性を実現するバリアメタル膜を備えた半導体装置及びその製造方法等に有用である。   As described above, the present invention is useful for a semiconductor device including a barrier metal film that has low resistance and realizes high adhesion, a manufacturing method thereof, and the like.

本発明の第１の実施形態に係る半導体装置の構造を示す要部断面図である。It is principal part sectional drawing which shows the structure of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る半導体装置の第２のバリアメタル膜における膜厚方向に対する原子濃度分布を示す図である。It is a figure which shows atomic concentration distribution with respect to the film thickness direction in the 2nd barrier metal film of the semiconductor device which concerns on the 1st Embodiment of this invention. （ａ）〜（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。(A)-(c) is principal part process sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第２の実施形態に係る半導体装置の構造を示す要部断面図である。It is principal part sectional drawing which shows the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る半導体装置の第２のバリアメタル膜における膜厚方向に対する原子濃度分布を示す図である。It is a figure which shows atomic concentration distribution with respect to the film thickness direction in the 2nd barrier metal film of the semiconductor device which concerns on the 2nd Embodiment of this invention. （ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。(A)-(c) is principal part process sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施形態に係る半導体装置の構造を示す要部断面図である。It is principal part sectional drawing which shows the structure of the semiconductor device which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施形態に係る半導体装置の第２のバリアメタル膜における膜厚方向に対する原子濃度分布を示す図である。It is a figure which shows atomic concentration distribution with respect to the film thickness direction in the 2nd barrier metal film of the semiconductor device which concerns on the 3rd Embodiment of this invention. （ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。(A)-(c) is principal part process sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施形態に係る半導体装置の構造を示す要部断面図である。It is principal part sectional drawing which shows the structure of the semiconductor device which concerns on the 4th Embodiment of this invention. 本発明の第４の実施形態に係る半導体装置の第２のバリアメタル膜における膜厚方向に対する原子濃度分布を示す図である。It is a figure which shows atomic concentration distribution with respect to the film thickness direction in the 2nd barrier metal film of the semiconductor device which concerns on the 4th Embodiment of this invention. （ａ）〜（ｃ）は、本発明の第４の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。(A)-(c) is principal part process sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the 4th Embodiment of this invention. 本発明の第５の実施形態に係る半導体装置の構造を示す要部断面図である。It is principal part sectional drawing which shows the structure of the semiconductor device which concerns on the 5th Embodiment of this invention. 本発明の第５の実施形態に係る半導体装置の第２のバリアメタル膜における膜厚方向に対する原子濃度分布を示す図である。It is a figure which shows atomic concentration distribution with respect to the film thickness direction in the 2nd barrier metal film of the semiconductor device which concerns on the 5th Embodiment of this invention. （ａ）及び（ｂ）は、本発明の第５の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。(A) And (b) is principal part process sectional drawing which shows the manufacturing method of the semiconductor device which concerns on the 5th Embodiment of this invention. 従来例に係る半導体装置の製造方法を示す要部工程断面図である。It is principal part process sectional drawing which shows the manufacturing method of the semiconductor device which concerns on a prior art example.

符号の説明Explanation of symbols

１ シリコン基板
２ 第１の絶縁膜
３ 第１のバリアメタル膜
４ 第１の銅配線
５ 拡散防止膜
６ 第２の絶縁膜
７ 第３の絶縁膜
８ 第４の絶縁膜
１０ａ ビアホール
１０ｂ 配線溝
１０ｃ 凹部
１１ 金属酸化物膜
１２ａ、１２ｂ、１２ｄ 遷移層
１３ 金属膜
１４ 第２の銅配線
Ａ１、Ａ２、Ａ３、Ａ４、Ａ５ 第２のバリアメタル膜
１０１ シリコン基板
１０２ 第１の絶縁膜
１０３ 第１のバリアメタル膜
１０４ 第１の配線
１０５ 拡散防止膜
１０６ 第２の絶縁膜
１０７ 第３の絶縁膜
１０８ 第４の絶縁膜
１１０ａ ビアホール
１１０ｂ 配線溝
１１０ｃ 凹部
１１１ 第２のバリアメタル膜
１１２ 第３のバリアメタル膜
１１３ 銅シード層
１１４ 銅膜
１１５ａ ビア
１１５ｂ 第２の配線 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 1st insulating film 3 1st barrier metal film 4 1st copper wiring 5 Diffusion prevention film 6 2nd insulating film 7 3rd insulating film 8 4th insulating film 10a Via hole 10b Wiring groove 10c Recess 11 Metal oxide film 12a, 12b, 12d Transition layer 13 Metal film 14 Second copper wiring A1, A2, A3, A4, A5 Second barrier metal film 101 Silicon substrate 102 First insulating film 103 First Barrier metal film 104 First wiring 105 Diffusion prevention film 106 Second insulating film 107 Third insulating film 108 Fourth insulating film 110a Via hole 110b Wiring groove 110c Recess 111 Second barrier metal film 112 Third barrier metal Film 113 Copper seed layer 114 Copper film 115a Via 115b Second wiring

Claims (14)

基板上に形成された絶縁膜と、前記絶縁膜中に形成された埋め込み配線と、前記絶縁膜と前記埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、
前記バリアメタル膜は、前記絶縁膜が存在している側から前記埋め込み配線が存在している側へ向かって順に積層されている金属酸化物膜、遷移層及び金属膜よりなり、
前記遷移層は、前記金属酸化物膜の組成と前記金属膜の組成とのほぼ中間的な組成を有する単一の原子層よりなることを特徴とする半導体装置。 In a semiconductor device having an insulating film formed on a substrate, a buried wiring formed in the insulating film, and a barrier metal film formed between the insulating film and the buried wiring,
The barrier metal film is composed of a metal oxide film, a transition layer, and a metal film that are sequentially stacked from the side where the insulating film exists to the side where the embedded wiring exists.
The semiconductor device according to claim 1, wherein the transition layer includes a single atomic layer having a composition that is substantially intermediate between the composition of the metal oxide film and the composition of the metal film. 基板上に形成された絶縁膜と、前記絶縁膜中に形成された埋め込み配線と、前記絶縁膜と前記埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、
前記バリアメタル膜は、前記絶縁膜が存在している側から前記埋め込み配線が存在している側へ向かって順に積層されている金属酸化物膜、遷移層及び金属膜よりなり、
前記遷移層は、前記金属酸化物膜の組成と前記金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなることを特徴とする半導体装置。 In a semiconductor device having an insulating film formed on a substrate, a buried wiring formed in the insulating film, and a barrier metal film formed between the insulating film and the buried wiring,
The barrier metal film is composed of a metal oxide film, a transition layer, and a metal film that are sequentially stacked from the side where the insulating film exists to the side where the embedded wiring exists.
The semiconductor device according to claim 1, wherein the transition layer includes a plurality of atomic layers having a composition approximately intermediate between the composition of the metal oxide film and the composition of the metal film. 基板上に形成された絶縁膜と、前記絶縁膜中に形成された埋め込み配線と、前記絶縁膜と前記埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、
前記バリアメタル膜は、前記絶縁膜が存在している側から前記埋め込み配線が存在している側へ向かって順に積層されている遷移層及び金属膜よりなり、
前記遷移層は、前記金属膜を構成する金属及び金属酸化物よりなると共に、前記金属酸化物の組成と前記金属膜の組成とのほぼ中間的な組成を有する単一の原子層よりなることを特徴とする半導体装置。 In a semiconductor device having an insulating film formed on a substrate, a buried wiring formed in the insulating film, and a barrier metal film formed between the insulating film and the buried wiring,
The barrier metal film is composed of a transition layer and a metal film that are sequentially laminated from the side where the insulating film exists to the side where the embedded wiring exists,
The transition layer is made of a metal and a metal oxide constituting the metal film, and is made of a single atomic layer having a composition almost intermediate between the composition of the metal oxide and the composition of the metal film. A featured semiconductor device. 基板上に形成された絶縁膜と、前記絶縁膜中に形成された埋め込み配線と、前記絶縁膜と前記埋め込み配線との間に形成されたバリアメタル膜とを有する半導体装置において、
前記バリアメタル膜は、前記絶縁膜が存在している側から前記埋め込み配線が存在している側へ向かって順に積層されている遷移層及び金属膜よりなり、
前記遷移層は、前記金属膜を構成する金属及び金属酸化物よりなると共に、前記金属酸化物の組成と前記金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなることを特徴とする半導体装置。 In a semiconductor device having an insulating film formed on a substrate, a buried wiring formed in the insulating film, and a barrier metal film formed between the insulating film and the buried wiring,
The barrier metal film is composed of a transition layer and a metal film that are sequentially laminated from the side where the insulating film exists to the side where the embedded wiring exists,
The transition layer is made of a metal and a metal oxide constituting the metal film, and a plurality of atomic layers having an almost intermediate composition between the composition of the metal oxide and the composition of the metal film. A semiconductor device. 金属酸化物膜又は金属酸化物を構成する金属と金属膜を構成する金属とは、互いに異なる種類の元素であることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the metal oxide film or the metal constituting the metal oxide and the metal constituting the metal film are different types of elements. . 金属酸化物膜又は金属酸化物を構成する金属と金属膜を構成する金属とは、互いに同一種類の元素であることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the metal oxide film or the metal constituting the metal oxide and the metal constituting the metal film are the same kind of elements. 6. . 前記金属膜を構成する金属は、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）であることを特徴とする請求項１〜６のうちいずれか１項に記載の半導体装置。The metal constituting the metal film is titanium (Ti), zirconium (Zr), hafnium (Hf), tantalum (Ta), niobium (Nb), tungsten (W), vanadium (V), molybdenum (Mo), ruthenium. It is (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), or platinum (Pt), Any one of Claims 1-6 characterized by the above-mentioned. Semiconductor device. 基板上の絶縁膜に凹部を形成する工程と、
前記凹部の壁面に沿うように、金属酸化物膜、遷移層、及び金属膜がこの順に積層されてなるバリアメタル膜を形成する工程と、
前記凹部を埋め込むように、前記バリアメタル膜の上に埋め込み配線を形成する工程とを備え、
前記バリアメタル膜を形成する工程は、
原子層成長法によって１サイクル分の成長を行なうことにより、前記金属酸化物膜の組成と前記金属膜の組成とのほぼ中間的な組成を有する単一の原子層よりなる前記遷移層を形成する工程を含むことを特徴とする半導体装置の製造方法。 Forming a recess in the insulating film on the substrate;
Forming a barrier metal film in which a metal oxide film, a transition layer, and a metal film are laminated in this order along the wall surface of the recess;
Forming a buried wiring on the barrier metal film so as to bury the concave portion,
The step of forming the barrier metal film includes
By performing growth for one cycle by the atomic layer growth method, the transition layer composed of a single atomic layer having a composition almost intermediate between the composition of the metal oxide film and the composition of the metal film is formed. The manufacturing method of the semiconductor device characterized by including a process. 基板上の絶縁膜に凹部を形成する工程と、
前記凹部の壁面に沿うように、金属酸化物膜、遷移層、及び金属膜がこの順に積層されてなるバリアメタル膜を形成する工程と、
前記凹部を埋め込むように、前記バリアメタル膜の上に埋め込み配線を形成する工程とを備え、
前記バリアメタル膜を形成する工程は、
原子層成長法によって複数サイクル分の成長を行なうことにより、前記金属酸化物膜の組成と前記金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなる前記遷移層を形成する工程を含むことを特徴とする半導体装置の製造方法。 Forming a recess in the insulating film on the substrate;
Forming a barrier metal film in which a metal oxide film, a transition layer, and a metal film are laminated in this order along the wall surface of the recess;
Forming a buried wiring on the barrier metal film so as to bury the concave portion,
The step of forming the barrier metal film includes
Forming the transition layer comprising a plurality of atomic layers having a composition substantially intermediate between the composition of the metal oxide film and the composition of the metal film by performing growth for a plurality of cycles by an atomic layer growth method; A method for manufacturing a semiconductor device, comprising: 基板上の絶縁膜に凹部を形成する工程と、
前記凹部の壁面に沿うように、遷移層及び金属膜がこの順に積層されてなるバリアメタル膜を形成する工程と、
前記凹部を埋め込むように、前記バリアメタル膜の上に埋め込み配線を形成する工程とを備え、
前記バリアメタル膜を形成する工程は、
原子層成長法によって１サイクル分の成長を行なうことにより、前記金属膜を構成する金属及び金属酸化物よりなると共に、前記金属酸化物の組成と前記金属膜の組成とのほぼ中間的な組成を有する単一の原子層よりなる前記遷移層を形成する工程を含むことを特徴とする半導体装置の製造方法。 Forming a recess in the insulating film on the substrate;
Forming a transition metal and a barrier metal film in which the metal film is laminated in this order along the wall surface of the recess;
Forming a buried wiring on the barrier metal film so as to bury the concave portion,
The step of forming the barrier metal film includes
By performing growth for one cycle by the atomic layer growth method, the metal film is composed of a metal and a metal oxide constituting the metal film, and has an almost intermediate composition between the composition of the metal oxide and the composition of the metal film. A method for manufacturing a semiconductor device, comprising the step of forming the transition layer including a single atomic layer. 基板上の絶縁膜に凹部を形成する工程と、
前記凹部の壁面に沿うように、遷移層及び金属膜がこの順に積層されてなるバリアメタル膜を形成する工程と、
前記凹部を埋め込むように、前記バリアメタル膜の上に埋め込み配線を形成する工程とを備え、
前記バリアメタル膜を形成する工程は、
原子層成長法によって複数サイクル分の成長を行なうことにより、前記金属膜を構成する金属及び金属酸化物よりなると共に、前記金属酸化物の組成と前記金属膜の組成とのほぼ中間的な組成を有する複数の原子層よりなる前記遷移層を形成する工程を含むことを特徴とする半導体装置の製造方法。 Forming a recess in the insulating film on the substrate;
Forming a transition metal and a barrier metal film in which the metal film is laminated in this order along the wall surface of the recess;
Forming a buried wiring on the barrier metal film so as to bury the concave portion,
The step of forming the barrier metal film includes
By performing growth for a plurality of cycles by the atomic layer growth method, the metal film is composed of a metal and a metal oxide, and has an almost intermediate composition between the metal oxide composition and the metal film composition. A method for manufacturing a semiconductor device, comprising the step of forming the transition layer including a plurality of atomic layers. 前記金属酸化物膜又は前記金属酸化物を構成する金属と前記金属膜を構成する金属とは、互いに異なる種類の元素であることを特徴する請求項８〜１１のうちいずれか１項に記載の半導体装置の製造方法。   The metal oxide film or the metal constituting the metal oxide and the metal constituting the metal film are different kinds of elements, respectively. A method for manufacturing a semiconductor device. 前記金属酸化物膜又は前記金属酸化物を構成する金属と前記金属膜を構成する金属とは、互いに同一種類の元素であることを特徴する請求項８〜１１のうちいずれか１項に記載の半導体装置の製造方法。   12. The metal oxide film or the metal constituting the metal oxide and the metal constituting the metal film are the same type of elements as claimed in claim 8. A method for manufacturing a semiconductor device. 前記金属膜を構成する金属は、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオビウム（Ｎｂ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、オスミニウム（Ｏｓ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、又はプラチナ（Ｐｔ）であることを特徴とする請求項８〜１３のうちいずれか１項に記載の半導体装置の製造方法。The metal constituting the metal film is titanium (Ti), zirconium (Zr), hafnium (Hf), tantalum (Ta), niobium (Nb), tungsten (W), vanadium (V), molybdenum (Mo), ruthenium. It is (Ru), osmium (Os), rhodium (Rh), iridium (Ir), palladium (Pd), or platinum (Pt), Any one of Claims 8-13 characterized by the above-mentioned. A method for manufacturing a semiconductor device.
JP2004182692A 2004-06-21 2004-06-21 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4370206B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004182692A JP4370206B2 (en) 2004-06-21 2004-06-21 Semiconductor device and manufacturing method thereof
TW094115118A TW200601414A (en) 2004-06-21 2005-05-10 Semiconductor device and manufacturing method thereof
CNA200580000997XA CN1842904A (en) 2004-06-21 2005-05-20 Semiconductor device and manufacturing method thereof
PCT/JP2005/009269 WO2005124847A1 (en) 2004-06-21 2005-05-20 Semiconductor device and manufacturing method thereof
EP05741630A EP1760771A1 (en) 2004-06-21 2005-05-20 Semiconductor device and method for fabricating the same
KR1020067005531A KR20070032618A (en) 2004-06-21 2005-05-20 Semiconductor device and manufacturing method
US10/578,351 US20080083989A1 (en) 2004-06-21 2005-05-20 Semiconductor Device and Method for Fabricating the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004182692A JP4370206B2 (en) 2004-06-21 2004-06-21 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2006005305A JP2006005305A (en) 2006-01-05
JP4370206B2 true JP4370206B2 (en) 2009-11-25

Family

ID=35510000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004182692A Expired - Fee Related JP4370206B2 (en) 2004-06-21 2004-06-21 Semiconductor device and manufacturing method thereof

Country Status (7)

Country Link
US (1) US20080083989A1 (en)
EP (1) EP1760771A1 (en)
JP (1) JP4370206B2 (en)
KR (1) KR20070032618A (en)
CN (1) CN1842904A (en)
TW (1) TW200601414A (en)
WO (1) WO2005124847A1 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016286B2 (en) 2006-10-12 2012-09-05 ローム株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5154789B2 (en) 2006-12-21 2013-02-27 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method of semiconductor device
US8058164B2 (en) * 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating
WO2009145494A1 (en) * 2008-04-03 2009-12-03 주식회사 엘지화학 Precursor for production of lithium transition-metal oxide
DE102009009557A1 (en) * 2009-02-19 2010-09-02 W.C. Heraeus Gmbh Electrically conductive materials, leads and cables for stimulation electrodes
JP6061610B2 (en) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
KR102624631B1 (en) * 2016-12-02 2024-01-12 삼성전자주식회사 Semiconductor devices
JP7357542B2 (en) 2017-04-21 2023-10-06 エーリコン・サーフェス・ソリューションズ・アーゲー・プフェフィコン superalloy sputtering target
CN107369706A (en) * 2017-07-17 2017-11-21 华南理工大学 One kind display electronic device copper alloy electrode and preparation method thereof
JP6975584B2 (en) * 2017-09-07 2021-12-01 東京エレクトロン株式会社 Semiconductor device
US11749604B2 (en) * 2021-01-29 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Ruthenium oxide film and ruthenium liner for low-resistance copper interconnects in a device
US20220246534A1 (en) * 2021-01-29 2022-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance copper interconnects
US20230068398A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Ruthenium-based liner for a copper interconnect

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102463A (en) * 1994-09-30 1996-04-16 Mitsubishi Electric Corp Integrated circuit, its manufacture and its thin film forming equipment
US5913144A (en) * 1996-09-20 1999-06-15 Sharp Microelectronics Technology, Inc. Oxidized diffusion barrier surface for the adherence of copper and method for same
JP3149846B2 (en) * 1998-04-17 2001-03-26 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP2000049116A (en) * 1998-07-30 2000-02-18 Toshiba Corp Semiconductor device and manufacture of the same
JP4322347B2 (en) * 1999-03-15 2009-08-26 エルピーダメモリ株式会社 Semiconductor device and manufacturing method thereof
US6337151B1 (en) * 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
AU2001245388A1 (en) * 2000-03-07 2001-09-17 Asm America, Inc. Graded thin films
US7419903B2 (en) * 2000-03-07 2008-09-02 Asm International N.V. Thin films
JP2002334882A (en) * 2001-05-09 2002-11-22 Sony Corp Semiconductor device and manufacturing method therefor
JP2002343859A (en) * 2001-05-15 2002-11-29 Mitsubishi Electric Corp Connection structure between wires and its manufacturing method
JP2004273593A (en) * 2003-03-06 2004-09-30 Seiko Epson Corp Semiconductor device and its fabricating process
JP2005129745A (en) * 2003-10-24 2005-05-19 Sony Corp Semiconductor device

Also Published As

Publication number Publication date
KR20070032618A (en) 2007-03-22
EP1760771A1 (en) 2007-03-07
TW200601414A (en) 2006-01-01
JP2006005305A (en) 2006-01-05
CN1842904A (en) 2006-10-04
US20080083989A1 (en) 2008-04-10
WO2005124847A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
US7893535B2 (en) Semiconductor device and method for fabricating the same
EP1760771A1 (en) Semiconductor device and method for fabricating the same
US20070132100A1 (en) Semiconductor device and method for fabricating the same
US20040157431A1 (en) Barrier free copper interconnect by multi-layer copper seed
JP2008177577A (en) Semiconductor element and method of forming the same, and semiconductor cluster equipment
JP2009231497A (en) Semiconductor device and manufacturing method therefor
JP2011238828A (en) Semiconductor device and method of manufacturing the same
JP4634977B2 (en) Semiconductor device and manufacturing method of semiconductor device
US7659626B2 (en) Semiconductor device including a barrier metal film
KR100874442B1 (en) Semiconductor device, method for forming the same, semiconductor cluster equipment
KR100842914B1 (en) Method for forming metal wiring of semiconductor device
JPWO2008114609A1 (en) Semiconductor device and manufacturing method thereof
WO2007004256A1 (en) Semiconductor device and method for manufacturing same
JP2010536159A (en) Semiconductor device and manufacturing method thereof
JP2005136335A (en) Semiconductor device and method for manufacturing same
JP2007258390A (en) Semiconductor device and manufacturing method therefor
JP4740071B2 (en) Semiconductor device
JP2002176057A (en) Semiconductor device and method of manufacturing it
JP2009246178A (en) Semiconductor device and its manufacturing method
JP2008153407A (en) Semiconductor device and its manufacturing method
JP2007242926A (en) Manufacturing method of semiconductor device
TW201432849A (en) Manufacturing method of metal line and device having metal line produced by same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees