JP2011129109A - フレームバッファにおけるウィンドウ表示の形成 - Google Patents
フレームバッファにおけるウィンドウ表示の形成 Download PDFInfo
- Publication number
- JP2011129109A JP2011129109A JP2010256682A JP2010256682A JP2011129109A JP 2011129109 A JP2011129109 A JP 2011129109A JP 2010256682 A JP2010256682 A JP 2010256682A JP 2010256682 A JP2010256682 A JP 2010256682A JP 2011129109 A JP2011129109 A JP 2011129109A
- Authority
- JP
- Japan
- Prior art keywords
- tile
- memory
- dirty
- pixel values
- frame buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/122—Tiling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
【課題】各タイルの全ピクセル値のこのような読み取りおよび書き込みを行うことは、不利に高い回数のメモリアクセスを要求する。その結果、スピードの低下およびエネルギー消費の増大が生じることとなる。
【解決手段】遅延描画コマンドを用いるウィンドウ表示は、タイルメモリ40内に記憶された1つまたは複数の新規のピクセル値を形成するようにフレームバッファ30のタイル22に対して書き込む描画コマンドを処理することにより動作する。タイルメモリ内のどのピクセルが、新規のピクセル値を記憶するダーティピクセルであり、タイルメモリ内のどのピクセルが、新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータも、形成される。ダーティピクセルデータに応じて、タイルメモリ内に記憶された新規のピクセル値は、フレームバッファメモリに対して書き込まれる。タイルメモリ内のクリーンピクセルに対応するフレームバッファメモリ内に記憶されたピクセルは、書き込まれることがないため、変更されないままとなる。
【選択図】図6
【解決手段】遅延描画コマンドを用いるウィンドウ表示は、タイルメモリ40内に記憶された1つまたは複数の新規のピクセル値を形成するようにフレームバッファ30のタイル22に対して書き込む描画コマンドを処理することにより動作する。タイルメモリ内のどのピクセルが、新規のピクセル値を記憶するダーティピクセルであり、タイルメモリ内のどのピクセルが、新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータも、形成される。ダーティピクセルデータに応じて、タイルメモリ内に記憶された新規のピクセル値は、フレームバッファメモリに対して書き込まれる。タイルメモリ内のクリーンピクセルに対応するフレームバッファメモリ内に記憶されたピクセルは、書き込まれることがないため、変更されないままとなる。
【選択図】図6
Description
本発明は、データ処理システムの分野に関する。さらに詳細には、本発明は、データ処理システム内のフレームバッファにおけるウィンドウ表示の形成に関する。
いくつかのデータ処理システムではウィンドウ表示が使用されることが知られている。ウィンドウ表示は、Microsoft Corporation製のWindows(登録商標) XPオペレーティングシステムおよびLinux等のオペレーティングシステムのX Windows(登録商標) systemコンポーネント等を実行するシステム等により利用される。係るシステム内において、描画コマンドは、ディスプレイに送られると所望のウィンドウ表示を生じさせるピクセル値をフレームバッファメモリ内に形成するために、アプリケーションプログラムまたはディスプレイのバックグラウンドを維持するように対応するプログラムにより生成される。一般に、係るウィンドウ表示は、バックグラウンド上で、重なり得る複数のウィンドウを含む。ユーザ入力の制御下で、ウィンドウの表示順序は変わり得るものであり、またウィンドウのサイズおよび位置も変化し得る。係る変化が生じると、通常、ウィンドウマネージャプログラムは、アプリケーションプログラム(単数または複数)またはバックグラウンド描画プログラムに対して、ウィンドウ制御コマンドを発行し、その結果、次に、要求される新規のピクセル値がウィンドウ表示に対するフレームバッファメモリに対して書き込まれるよう、これらのプログラムがグラフィックスシステムに対して描画コマンドを発行する。
添付の図面の図1および図2は、係るシステムを示す。図1は、第1ウィンドウ4および第2ウィンドウ6がその上に形成されたバックグラウンド画像2を有するウィンドウ表示を示す。第2ウィンドウ6は第1ウィンドウ4よりも表示順序が高く、したがって、第2ウィンドウ6が第1ウィンドウ4の一部の上に重なっている場合、第1ウィンドウ4のその部分は隠される。コンピュータ・マウスを用いて行われる等のユーザ入力により、第2ウィンドウ6は図示のようにウィンドウ表示内の異なった位置に移動され得る。その結果、第1ウィンドウ4上で表示されていた他の異なった部分が第2ウィンドウ6により覆われる一方、以前第2ウィンドウ6が上に重なっていた第1ウィンドウ4の部分は覆われた状態から脱する。
図2は、ユーザ入力に応答してウィンドウ制御コマンドを生成するウィンドウマネージャ8を図式的に示す。このウィンドウ制御コマンドは、それぞれ、第2ウィンドウ6を担当する第1アプリケーションプログラム12と、第1ウィンドウ4を担当する第2アプリケーションプログラム14と、バックグラウンド画像2の描画を担当するバックグラウンド描画プログラム16とに渡される。ウィンドウ制御コマンドは、例えば、ウィンドウマネージャ8が、第1アプリケーションプログラム12、第2アプリケーションプログラム14、またはバックグラウンド描画プログラム16のうちの1つに対して、それぞれの関連するグラフィック内容を用いて、描画するよう指示するスクリーン上のエリアを指定してもよい。次に、第1アプリケーションプログラム12、第2アプリケーションプログラム14、およびバックグラウンド描画プログラム16は、グラフィックスシステムに渡される描画コマンドを生成する。その描画コマンドの結果、グラフィックスシステムにより、必要なピクセル値が、フレームメモリ内の関連する位置において生成される。このように、第2ウィンドウ6が移動された結果、第1ウィンドウ4が完全に表示されるようになると、第1ウィンドウ4の上部右側コーナーにおいて、第2アプリケーションプログラム14による描画が必要となる。ウィンドウマネージャ8により生成されるウィンドウ制御コマンドは、第1ウィンドウ4の上部右側コーナーに対するピクセルデータを第2アプリケーションプログラム14が生成するよう指示するウィンドウ制御コマンドを発行する。第2アプリケーションプログラム14は、このウィンドウ制御コマンドに応答して、ウィンドウ4の現在覆われていない上部右側コーナーに対するピクセル値を生成する描画コマンドを、グラフィックスシステムに対して発行する。
図1および図2に関して例示および討論されるシステムおよび機構は、描画コマンドがグラフィックスシステムに対して発行されると、この描画コマンドは実質的に直ちに実行され、現在表示されている画像に対するピクセル値を記憶するフレームバッファメモリに書き込まれるとの仮定に基づくものである。グラフィックスシステムが描画コマンドを受信すると、グラフィックスシステムは描画コマンドに応答して、遅延なくフレームバッファメモリにアクセスし、ピクセル値の読み取りおよび書き込みが実行できるものと仮定される。一般に、ディスプレイにより使用される係る構成は、単一バッファのフレームバッファメモリおよび即時モードのグラフィックスレンダリングを利用する。
現在一般的になりつつある他の形態のグラフィックスシステムでは、タイルベースのグラフィックスレンダリングが利用される。係るシステムは、一般にメモリアクセスの方法がより効率的であるため、低コストおよび低電力の実装に適している。特に、タイルベースのシステムは通常、遅延レンダリングを使用し、二重バッファモードで動作する。係るシステムにおいては、描画コマンドが受信および分析されると、フレーム全体の中でどのタイルが、これらの描画コマンドにより変更されるピクセル値を含むかが特定される。フレームはこの目的のために複数のタイルに分割される。このように、描画コマンドは、各タイルリストが、形成される画像データの新規のフレームに対して、当該のタイル内のピクセル値を変化させるこれらすべての描画コマンドを含むように、描画コマンドのタイルリストに「貯蔵」される。新規フレームに対するすべての描画コマンドが生成され複数のタイルリストに貯蔵されると、これらのタイルリストは、タイルメモリ内に記憶されたタイルに対するピクセル値を生成するよう、別個に処理される。タイルの処理が完了すると、タイルメモリの内容がフレームバッファメモリに書き出される。すべてのタイルが処理され、関連するタイルメモリの内容がフレームバッファに書き出されると、新規のフレームデータは、完成され、二重バッファ構成におけるアクティブなフレームバッファを切り替えることにより、表示され得る。係る二重バッファのタイルベースレンダリングシステムは、ウィンドウ表示のサポートに適さない。
より詳細には、ウィンドウ表示において、ユーザ入力が、表示中のピクセル値の変更を要求すると、タイルベースシステム内においては、通常は、まず現在のフレームのピクセル値から各タイルの内容を読み取り、各ピクセル値のタイルを変更し、次に、各ピクセル値のタイルをフレームバッファに書き戻すことが要求される。各タイルの全ピクセル値のこのような読み取りおよび書き込みを行うことは、不利に高い回数のメモリアクセスを要求する。その結果、スピードの低下およびエネルギー消費の増大が生じることとなる。
1つの態様から観ると、本発明は、ウィンドウ表示を形成する方法を提供し、この方法は、フレームバッファメモリの1つのタイルに対して書き込まれる1つまたは複数の新規のピクセル値を形成するように、前記タイルに対して書き込む1つまたは複数の描画コマンドを処理するステップと、前記1つまたは複数の新規のピクセル値をタイルメモリ内に記憶するステップと、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶するダーティピクセルであり、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータを形成するステップと、前記ダーティピクセルデータに応じて、前記タイルメモリの前記ダーティピクセル内に記憶された前記1つまたは複数の新規のピクセル値を、前記フレームバッファメモリ内に記憶されたピクセル値が変更なく保存された前記タイルメモリ内のクリーンピクセルに対応するように、前記フレームバッファメモリの対応する位置に対して書き込むステップとを含む。
フレームバッファメモリにおいてウィンドウ表示内で、フレームバッファメモリ内のタイルに書き込む描画コマンドを処理する際、システムが、タイル内のどのピクセルが変更され、どのピクセルが新規のピクセル値を記憶しているかを示すダーティピクセルデータも生成する場合、まず既存のピクセル値のタイルをフレームバッファメモリから読み込む必要なしに、このダーティピクセルデータは、フレームバッファメモリへの新規のピクセル値の書き込みの制御に使われ得ることを、本技術は認識する。ダーティピクセルデータは、フレームバッファメモリ内の既存のピクセルデータが変更なしに保存されるタイル内のクリーンピクセルに対応するように、フレームバッファメモリ内の要求されたピクセル位置への書き込みを管理する。なぜなら、これらのクリーンピクセル位置に対して書き込みが行われないためである。このように、ウィンドウ表示のサポートが、より高速に且つより効果的に行われる。システムは、フレームバッファメモリに書き込まれる前に新規のピクセル値が書き込まれるタイルメモリを依然として使用するが、ダーティピクセルデータの動作がタイルメモリからの書き込みを管理する機能を果たすため、新規のピクセル値のみがフレームバッファメモリに書き込まれ、したがってフレームバッファメモリ内の変更されないピクセル値は適切な方法で保存される。
係るシステム内のタイルが異なった様々なサイズを有することは理解できるであろう。1つの極端な例では、タイルはフレームバッファと同じサイズを有し、タイルメモリはフレームバッファメモリに対するデータのすべてを記憶する能力を持っていてもよい。他の極端な例では、タイルは単一ピクセルのサイズであってもよい。しかし一般には、1つのタイルは、全タイルの合計がフレームバッファメモリのウィンドウ表示に相当する複数のタイルのうちの1つである。異なったタイルサイズが選択可能であり、本技術はこれらすべてのタイルサイズに適用可能であることを理解すべきであるが、タイルサイズの一般的な値は、16×16ピクセルとなり得る。
処理、記憶、形成、および書き込みのステップを複数のタイルのうちの各1つずつに対して別個に実行して、フレームバッファメモリのウィンドウ表示のフレーム全体を形成してもよい。処理のタイルベースの特性は、処理、記憶、形成、および書き込みのステップを実行するための並列ハードウェアの使用により、アクセレレーションに適したものである。
生成された描画コマンドは、1つまたは複数の遅延描画コマンドを保持するコマンド記憶部内において即時実行されることなく記憶されてもよい。次に、このコマンド記憶部内の遅延描画コマンドは、現在処理中のタイルに書き込まれる1つまたは複数の遅延描画コマンドを抽出するために、複数のタイルの各1つずつに関して読み出されてもよい。
1つまたは複数の描画コマンドを記憶することは、描画コマンドのうちのどの描画コマンドが複数のタイルのうちのどのタイルに書き込むかを特定することによって描画コマンドを貯蔵することと、遅延コマンドが書き込む複数のタイルのうちの各1つずつに対して別個の貯蔵記憶部を形成することとを含んでもよい。描画コマンドが遅延される際このようにして効率的に描画コマンドをソートすることにより、各タイルに対する貯蔵記憶部が形成され、次に、タイルを描画するトリガが発せられると、各タイルに対する遅延描画コマンドは、そのタイルに対応する貯蔵記憶部から直接読み取られ、(おそらくは高度な並列ハードウェアを用いて)レンダリングされてもよい。
ダーティデータは広い範囲の異なった形態を取り得るものであり、一般的な意味において、タイル内のどのピクセルが変更されタイル内のどのピクセルが変更されていないかを特定する機能を有する任意のデータ構造であり得ることが理解されるであろう。しかし、ダーティデータを記憶および操作するハードウェア的に効率的な方法は、各ビットが、タイル内のピクセルに対応し、且つ、ダーティピクセルであるピクセルとクリーンピクセルであるピクセルのうちの1つであることを示すビット値を有するビットフィールドを使用することである。この意味において、ダーティおよびクリーンは、これらの用語がキャッシュメモリの分野内で用いられるのと同様に、変化された値(ダーティ)および変化されてない値(クリーン)を示すために用いられる。
ダーティピクセルデータは、どのピクセル値をタイルメモリからフレームバッファにコピーするか制御するために用いられる書き込みマスクを好都合に形成し得る。係る書き込みマスクは、新規のピクセル値をタイルメモリからフレームバッファメモリにコピーする要求された書き込みを生成する専用ハードウェアを制御するのに適している。
本技術は、ウィンドウマネージャが、1つまたは複数のアプリケーションプログラム(対応するウィンドウを有する)と、ディスプレイの任意のバックグラウンド領域を描画するためのバックグラウンド描画プログラムとに対して発行されるウィンドウ制御コマンドを生成するシステムにおいて、好都合に用いられ得る。次に、アプリケーションプログラムおよびバックグラウンド描画プログラムは、ウィンドウ制御コマンドに応答して、上述のようにタイルごとのベースで処理される描画コマンドを生成することができる。
処理、記憶、形成、および書き込みのステップは、タイルベースのグラフィックス処理ユニットにより実行され得る。係る専用ハードウェアは、本技術を利用するのに適している。一方、本技術は、適切なソフトウェア制御下で動作する汎用プロセッサにより実行され得ることが理解されるであろう。さらに、どのタスクが係る実施形態のどの部分により行われるかの区別が、例えは電力/効率対柔軟性等の、関連するシステムの優先順位によって必要に応じて変化するよう、専用のグラフィックス処理ハードウェアとソフトウェアの制御下で動作する汎用プロセッサとの組合せが用いられてもよい。
本技術は、複合方式を用いるシステムにおいて有用である一方で、ウィンドウ表示が非複合的なウィンドウ表示であるシステムにも適している。一般に、非複合的ウィンドウ表示は、ユーザがウィンドウを移動させウィンドウ表示を変更するときに必要な描画を処理するための機構を有するハードウェアを必要とする。
他の態様から観ると、本発明は、ウィンドウ表示を形成する装置を提供し、この装置は、フレームバッファメモリの1つのタイルに対して書き込む1つまたは複数の描画コマンドに応答して、前記タイルに書き込まれる1つまたは複数の新規ピクセル値を形成する処理回路と、前記1つまたは複数の新規のピクセル値を記憶するよう構成されたタイルメモリと、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶するダーティピクセルであり、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータを形成するよう構成されたダーティピクセル形成回路と、前記ダーティピクセルデータに応答して、前記タイルメモリの前記ダーティピクセル内に記憶された前記1つまたは複数の新規のピクセル値を、前記フレームバッファメモリ内に記憶されたピクセル値が変更なく保存された前記タイルメモリ内のクリーンピクセルに対応するように、前記フレームバッファメモリの対応する位置に書き込む書き込み生成回路とを備える。
さらに他の態様から観ると、本発明は、ウィンドウ表示を形成する装置を提供し、この装置は、フレームバッファメモリの1つのタイルに対して書き込む1つまたは複数の描画コマンドに応答して、前記タイルに書き込まれる1つまたは複数の新規のピクセル値を形成する処理手段と、前記1つまたは複数の新規のピクセル値を記憶するためのタイルメモリ手段と、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶するダーティピクセルであり、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータを形成するためのダーティピクセルデータ形成手段と、前記ダーティピクセルデータに応答して、前記タイルメモリの前記ダーティピクセル内に記憶された前記1つまたは複数の新規のピクセル値を、前記フレームバッファメモリ内に記憶されたピクセル値が変更なく保存された前記タイルメモリ内のクリーンピクセルに対応するように、前記フレームバッファメモリの対応する位置に対して書き込むための書き込み生成手段とを備える。
さらに他の態様から観ると、本発明は、フレームバッファメモリの1つのタイルに対して、前記タイルに書き込まれる1つまたは複数の新規のピクセル値を生成するように書き込む1つまたは複数の描画コマンドを処理するステップと、フレームバッファメモリの1つのタイルに対して書き込まれる1つまたは複数の新規のピクセル値を書き込む1つまたは複数の描画コマンドを処理するステップと、前記1つまたは複数の新規のピクセル値をタイルメモリ内に記憶するステップと、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶するダーティピクセルであり、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータを形成するステップと、前記ダーティピクセルデータに応じて、前記タイルメモリの前記ダーティピクセル内に記憶された前記1つまたは複数の新規のピクセル値を、前記フレームバッファメモリ内に記憶されたピクセル値が変更なく保存された前記タイルメモリ内のクリーンピクセルに対応するように、前記フレームバッファメモリの対応する位置に対して書き込むステップとを含む方法を実行することによりウィンドウ表示を形成するためのデータを処理するための装置を制御するためのコンピュータプログラムを記憶するコンピュータプログラム記憶媒体を提供する。
本発明に関する、上述の、および他の、目的、特徴、および特長は、添付の図面との関連で読まれるべき例示的な実施形態の以下の詳細な説明から明らかになるであろう。
図3は、アプリケーションプログラムにより描画されたウィンドウ20と、フレーム上のそれ以外の部分を形成するバックグラウンド領域とを含むウィンドウ表示のフレーム18を図式的に示す。フレームは、8つのタイル22に分割される。実際にはフレームがそれよりも多くのタイルに分割されてもよいことが理解されるであろう。さらに、本技術は、フレームが単一のタイルを含む場合または各タイルが1つのピクセルのみを含む場合にも、使用され得る。
図3の下部は、タイルのうちの1つがどのように処理されるかを示す。このタイルは、16×16ピクセルのサイズを有するものとして示されるが、これは可能なタイルサイズの1例に過ぎないものである。そのタイルに対する新規のピクセル値を生成する描画コマンドは、以下で説明するように、貯蔵のプロセスにより特定される。これらの描画コマンドが特定されると、描画コマンドは、現在選択されたタイルに関して処理され、生成された新規のピクセル値は、グラフィックス処理ユニット内においてタイルメモリに書き込まれる。このように、その描画コマンドを処理するレンダリング動作と、当該の新規ピクセル値をタイルメモリに記憶する記憶動作とが、タイルに対して行われる。同時に、各新規のピクセル値がタイルメモリに書き込まれると、ダーティピクセルデータ内の対応するビットが、当該のピクセル位置が新規のピクセル値を含むことを示すよう、設定される。ダーティピクセルデータは、ビット値がすべての変更されていないクリーンピクセルを示すよう、初期化される。したがって、タイルに対するすべての描画コマンドが処理されると、ダーティピクセルデータは、新規のピクセル値が書き込まれたこれらの位置すべてにおけるダーティピクセルを示すよう設定されたビット値を含むようになる。図3に示すように、フレーム内におけるウィンドウ20の下部左側コーナーに対応する新規のピクセル値が、タイルの上部右側コーナーのピクセル位置に書き込まれ、ダーティピクセルデータ内の対応する位置が書き込まれて、これらのピクセル位置がダーティであることが示される。
ダーティピクセルデータは、図3において2次元の形で示され、256個のダーティビットフィールドとして示される。2次元の形におけるピクセルと256ビットのフィールドとの間には1対1のマッピングが存在し、ダーティピクセルデータのこれらの表現は等価であることが理解されるであろう。
図4は、描画コマンドを生成するアプリケーションプログラム24と、タイルベースのレンダリングを用いてこれらの描画コマンドを処理するためのグラフィックス処理ユニット26と、異なったタイルに対して貯蔵された描画コマンドをメモリ内において記憶するタイルリスト28と、ウィンドウ表示を表現する新規のピクセル値が書き込まれるフレームバッファメモリ30(異なったアーキテクチャでは、フレームバッファ(30)はGPUまたはシステムメモリ内に存在してもよい)との関係を図式的に示す。図4に示されるグラフィックス処理ユニット26を取り囲む点線は、グラフィックス処理ユニット26内の要素を表す。実際に、他の実施形態では、これらの要素のすべてまたは一部は、他のハードウェアコンポーネントにより、またはソフトウェアにより、提供されてもよい。例えば、グラフィックス処理ユニット26のタスクのすべてを、適切にプログラムされた汎用コンピュータを用いて実行することが可能であろう。係る実施形態は、実行される処理に関する柔軟性および可視性の点でいくつかの利点を有するであろう。しかし、図4に示すグラフィックス処理ユニット26の内容は、高速且つ低電力のタイルベースのグラフィックスレンダリングに適している。
図4に示すグラフィックス処理ユニット26は、受信された描画コマンドに対して変換、倍率変更、回転等の変形動作を実行するための変形ユニット32を含む。貯蔵ユニット34は変形された描画コマンドを受信し、それらの描画コマンドに対して、描画コマンドのうちのどれが複数のタイル22のうちのどれに書き込むかを特定する貯蔵を実行する。例えば、点、直線、または三角形が描画される場合、この特定により、これが所与のタイル22と少なくとも部分的に交わるかどうかが判定される。その描画コマンドにより生成された新規のピクセルが少なくとも部分的に所与のタイル内に含まれる場合、その描画コマンドはそのタイルに「貯蔵」され、対応する関連付けられた貯蔵記憶部36内に記憶される。各貯蔵記憶部36は、1つのタイル22に対応し、ラスタ化されたときに新規のピクセル値をそのタイル内に書き込む描画コマンドを含む。この貯蔵は正確なものでなくともよく、どの新規のピクセル値が設定されるかは確実な判定ができないが、これらのうちのいくつかがタイル内に含まれる何らかの可能性がある場合には、描画コマンドがそのタイルに貯蔵されるように注意深いアプローチを採り得ることが理解できるであろう。描画コマンドが実際にラスタ化(処理/レンダリング)されると、新規のピクセル値およびそれらの位置の絶対的な判定が行われるであろう。これらのいずれもが当該のタイル内に含まれないならば、いくつかの処理努力は無駄となるであろうが、最終的に生じる結果は正確なものとなる。
貯蔵記憶部36が共同して、ラスタ化ユニット38により処理される描画コマンドを記憶するコマンド記憶部を形成する。貯蔵記憶部36は、所望により、汎用メモリに記憶されてもよい。
ラスタ化ユニット38は、ウィンドウ表示の新規のフレームを生成する描画コマンドがすべて受信され、適切な貯蔵記憶部36に配置されたことを示すフレーム終了(EOF)信号を変形ユニット32から受信したときに、貯蔵記憶部36からの描画コマンドの処理を開始するようトリガされる。実際には、グラフィックス処理ユニット26は、いくつかの異なったアプリケーションプログラムおよびバックグラウンド描画プログラムから描画コマンドを受信するであろう。通常、ウィンドウズ(登録商標)マネージャ8は、フレーム終了コマンドを生成し、このコマンドをグラフィックス処理ユニット36に直接渡す。
図4に示すように、複数のラスタ化ユニット38は並列に提供される。ラスタ化ユニット38は、現在処理中の貯蔵記憶部36を備える独立した入力ソースをそれぞれが有し、現在処理中のタイル22に対するピクセル値に対応する独立した出力データをそれぞれが生成するため、並列動作に適している。したがって、ラスタ化動作は、並列動作に適している。各ラスタ化ユニット38は、当該のタイルの貯蔵記憶部36内の描画コマンドが処理されるときに新規のピクセル値が書き込まれるタイルメモリ40を含む。同時に、ラスタ化ユニット38は、タイルメモリ40内のどのピクセルが新規のピクセル値を含む(すなわち、フレームバッファメモリ30内において更新されるべきピクセル値を含む)かを示すダーティピクセルデータを形成する。貯蔵記憶部36内の描画コマンドが処理されると、ラスタ化ユニット38は、ダーティピクセルデータに依存して、それらの位置における新規のピクセル値のみをフレームバッファメモリ30に書き込む一連の書き込みコマンドを形成する。これらのピクセルがクリーンピクセルである(すなわち、変更されていない)ことがダーティピクセルデータにより示されるタイルメモリ40内のピクセルは、フレームバッファメモリ30に書き込まれず、したがって、これらの位置におけるフレームバッファメモリ内に記憶されているピクセルは、変更されないままである。このように、ダーティピクセルデータは、タイルメモリ40からフレームバッファメモリ30への書き込みトランザクションを生成するための書き込みマスクとして機能する。そのため、これらの書き込みは、当該のタイル22に対する、貯蔵記憶部36から処理された描画コマンドにより更新されたピクセル値に制限される。
図5は、ラスタ化ユニット38をさらに詳細に図式的に示す。ラスタ化エンジン42は、貯蔵された描画コマンドを貯蔵記憶部36から受信する。ラスタ化エンジン42は、新規のピクセル値を形成するために、テクスチャおよび他のデータも受信する。このテクスチャおよび他のデータは、多様な異なった形を取り得ることが理解できるであろう。テクスチャおよび他のデータは、特定の用途および使用に特有のシェーダープログラムおよび/またはシェーダーハードウェアにより、個々のタイルに対して、カスタム生成されてもよい。新規のピクセル値を生成するための描画コマンドに関連して用いられるこの形のテクスチャデータおよび他のデータは、当業者にはよく知られている。
ラスタ化エンジン42は、その新規のピクセル値を生成し、それらの新規のピクセル値をタイルメモリ40に記憶する。タイルメモリ40は、生成された新規のピクセル値を記憶するためにラスタ化ユニット38により用いられるローカルのスクラッチパッドメモリの形であるとも考えられる。新規のピクセル値がラスタ化エンジン42によりタイルメモリ40に書き込まれる毎に、ダーティピクセルデータ内の対応するビットが設定される。このダーティピクセルデータは、ダーティビットフィールド44内に記憶される。
ラスタ化エンジン42が、当該のタイルに対する貯蔵記憶部36内の描画コマンドのすべてを処理すると、ラスタ化エンジン42は、書き込みトランザクション生成器46に対してタイル終了(eot)信号を発行する。書き込みトランザクション生成器46は、ダーティピクセルデータフィールド44内に記憶されたダーティピクセルデータに応答し、これを、書き込みトランザクションマスクとして使用してフレームバッファメモリ30に対して一連の書き込みを生成し、タイルメモリ40から新規のピクセル値のみを読み取り、フレームバッファメモリ30内において対応する位置にそれらを書き込む。当該のピクセルがクリーンである(変更されていない)ことを示すダーティピクセルデータ内のビットは、フレームバッファ30に対する書き出しの対象とならない。
図6は、フレームバッファメモリ30に対する新規のピクセル値の書き込みを図式的に示す。図示のように、タイルメモリ40内の新規のピクセル値は、ダーティデータフィールド44に記憶されたダーティピクセルデータ内のダーティピクセルの制御下で、書き込みトランザクション生成器46により読み取られ、フレームバッファメモリ30の対応する部分に対して書き込まれる。フレームバッファメモリ30は、ウィンドウ表示の先行するフレームからの既存のピクセル値をすでに含む。ウィンドウ表示の現在のフレームを生成するためにタイルに対して処理された描画コマンドにより変更されないこれらの既存のピクセル値は、フレームバッファメモリ30内において変更されることなく保存され、新規のピクセル値のみが図示のように適切な位置に書き込まれる。
図7は、本技術に係る処理を図式的に説明するフローチャートである。ステップ48において、描画する第1タイルが選択される。ステップ50において、現在処理中のタイルに対する第1描画コマンドを貯蔵記憶部36から読み取る。ステップ52において、読み取った描画コマンドを処理し、ラスタ化ユニット38のタイルメモリ40内に記憶された新規のピクセル値を生成する。次にステップ54において、ステップ52における処理により書き込まれた新規のピクセル値のすべての位置に対応するビット値を、これらの位置がダーティピクセルデータを含むことを示す値に設定することにより、ステップ52において処理された描画コマンドに対するダーティピクセルデータを形成する。
ステップ56において、現在のタイルに対する貯蔵記憶部36内の最後の描画コマンドが処理されたかどうかを判定する。タイルに対して処理すべき描画コマンドがさらにまだ残っている場合、ステップ58において、次の描画コマンドを選択し、ステップ52に処理を戻す。現在処理中のタイルに対する描画コマンドのすべてがステップ52においてレンダリング/ラスタ化/処理を行われた場合、処理はステップ58へと進む。ステップ58において、ダーティピクセルデータを読み取り、タイルメモリ40内に記憶された新規のピクセル値のフレームバッファメモリ30に対する書き込みを形成する。次にステップ60において、ウィンドウ表示の新規のフレーム内における最後のタイルが処理されたかどうかを判定する。処理すべきさらなるタイルが存在する場合、ステップ62において次のタイルを選択し、処理をステップ50に戻す。すべてのタイルが処理されたら、図7に示す処理は終了する。
図8は、ウィンドウ表示の形成に関連する様々なハードウェアのおよびソフトウェアの要素を図式的に示す。これらの要素は、当業者がよく理解できるよう、階層的順序で示されている。この階層上の1端における要素は、ソフトウェアである。この階層上の他端における要素は、ハードウェアである。ハードウェア要素とソフトウェア要素との間の正確な区分は、実装ごとに異なり得る。1例として、図8に示すアクセレレータ要素は、ハードウェアで提供されてもよく、またソフトウェアで提供されてもよい。汎用プロセッサを実行するハードウェアが、ウィンドウ表示のフレームが書き込まれるフレームバッファメモリに制限されるハードウェア要素を用いて以前説明した処理のすべてを実行してもよい。他の実施形態では、ハードウェアアクセラレータおよびハードウェア要素に対して、より大きい信頼が置かれ得る。なぜなら、これらは、通常、より高速且つよりエネルギー効率が高いグラフィックス処理を実行するからである。
図9は、複合的ウィンドウ表示システムにおける本技術の使用を図式的に示す。このシステムにおいて、第1アプリケーション62プログラムは、第1フレームバッファメモリ68に使用されたダーティピクセルデータの制御を書き込まれる前に上述のようなタイルベースの処理を行う描画コマンドを発行する。同様に、第2アプリケーション64は、そのピクセル値を第2フレームバッファメモリ70に対して書き込み、バックグラウンド描画プログラム66は、そのピクセル値を第3フレームバッファメモリ72に対して書き込む。処理の際に各タイルに対して生成されたダーティピクセルデータの使用に関連して上記で説明したタイルベースの処理技術は、フレームバッファメモリ68、70、および72に対するアクセス動作の回数を低減することを支援する。これにより、動作が高速となり、電力消費が低減される。アプリケーション62、64、および66のそれぞれは本技術を用いることにより、その後複合化されるそれぞれのフレームバッファ68、70、および72が効果的に生成される。個々のアプリケーション62、64、および66は、それぞれのフレームをより効果的に生成するように、ダーティデータの使用から利点を得る。
第1、第2、および第3のフレームバッファメモリ68、70、および72は、システムの汎用メモリ内において動的に割り当てられた領域である。複合機構74は、ハードウェアまたはソフトウェアであり得るものであり、ウィンドウ表示を形成するウィンドウに関する現在のサイズ、位置、および表示順序等を定めるウィンドウデータに応じて、フレームメモリ68、70、および72内のピクセルデータを組み合わせるよう機能する。複合機構74は、ディスプレイドライバ78を介してディスプレイ80に送られるピクセルデータ値を生成し、これをディスプレイフレームバッファメモリ76内に記憶する。
本発明の例示の実施形態を添付の図面を参照しつつ本明細書において詳細に説明してきたが、本発明がこれらの正確な実施形態に限定されるものではなく、添付の請求項により定められる本発明の範囲および精神から逸脱することなく当業者によりこれに様々な変化および変更を加えることが可能であることを理解すべきである。
30 フレームバッファメモリ
40 タイルメモリ
44 ダーティデータフィールド
46 書き込みトランザクション生成器
40 タイルメモリ
44 ダーティデータフィールド
46 書き込みトランザクション生成器
Claims (13)
- フレームバッファメモリの1つのタイルに対して、前記タイルに書き込まれる1つまたは複数の新規のピクセル値を形成するように書き込む、1つまたは複数の描画コマンドを処理するステップと、
前記1つまたは複数の新規のピクセル値をタイルメモリ内に記憶するステップと、
前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶するダーティピクセルであり、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータを形成するステップと、
前記ダーティピクセルデータに依存して、前記タイルメモリの前記ダーティピクセル内に記憶された前記1つまたは複数の新規のピクセル値を、前記フレームバッファメモリ内に記憶されたピクセル値が変更なく保存された前記タイルメモリ内のクリーンピクセルに対応するように、前記フレームバッファメモリの対応する位置に対して書き込むステップと、
を含む、ウィンドウ表示を形成する方法。 - 前記タイルは、それらを合わせると前記フレームバッファメモリの前記ウィンドウ表示に対応する複数のタイルのうちの1つである請求項1に記載の方法。
- 処理、記憶、形成、および書き込みの前記ステップを前記複数のタイルの各1つずつに対して別個に実行して、前記フレームバッファメモリの前記ウィンドウ表示のフレーム全体を形成する、請求項2に記載の方法。
- 1つまたは複数の描画コマンドを生成するステップと、
前記1つまたは複数の描画コマンドを記憶して、1つまたは複数の遅延描画コマンドのコマンド記憶部を形成するステップと、
前記複数のタイルの各1つずつに対して、現在処理中のタイルに対して書き込む1つまたは複数の遅延描画コマンドを前記コマンド記憶部から読み取って、現在レンダリング中の前記タイルに書き込む前記1つまたは複数の遅延描画コマンドを処理するステップと、
をさらに含む、請求項3に記載の方法。 - 前記1つまたは複数の描画コマンドを記憶する前記ステップは、前記1つまたは複数の描画コマンドのうちのどれが、前記複数のタイルのうちのどれに書き込むかを特定することにより、前記1つまたは複数の描画コマンドを貯蔵することと、貯蔵記憶部を含むコマンド記憶部であって、前記貯蔵記憶部の各1つずつは、前記複数のタイルの対応するタイルに対して書き込む1つまたは複数の遅延コマンドを記憶するコマンド記憶部を、前記複数のタイルの各1つずつに対して、形成することとを含む、請求項4に記載の方法。
- 前記ダーティデータは、各ビットが前記タイル内のピクセルに対応するビットフィールドを備え、且つ、(i)前記ピクセルが前記ダーティピクセルのうちの1つであること、および(ii)前記ピクセルが前記クリーンピクセルのうちの1つであること、のうちの1つであることを示すビット値を有する、請求項1に記載の方法。
- 前記ダーティデータは、どのピクセル値が前記タイルメモリから前記フレームバッファメモリへとコピーされるかを制御するために用いられる書き込みマスクを形成する、請求項1に記載の方法。
- ウィンドウマネージャを用いて、ウィンドウ制御コマンドを生成するステップと、
前記ウィンドウ表示内における1つまたは複数のウィンドウおよび前記ディスプレイの任意のバックグラウンド領域を描画するよう構成されたバックグラウンド描画プログラムに対応する、1つまたは複数のアプリケーションプログラムに対して、前記ウィンドウ制御コマンドを発行するステップと、
前記ウィンドウ制御コマンドに応じて、前記1つまたは複数のアプリケーションプログラムと前記バックグラウンド描画プログラムとを用いて、前記1つまたは複数の描画コマンドを形成するステップと、
をさらに含む、請求項1に記載の方法。 - 処理、記憶、形成、および書き込みの前記ステップは、タイルベースのグラフィックス処理ユニットにより実行される、請求項1に記載の方法。
- 前記ウィンドウ表示は、非複合的ウィンドウ表示である、請求項1に記載の方法。
- フレームバッファメモリの1つのタイルに対して書き込む1つまたは複数の描画コマンドに応答して、前記タイルに書き込まれる1つまたは複数の新規のピクセル値を形成する処理回路と、
前記1つまたは複数の新規のピクセル値を記憶するよう構成されたタイルメモリと、
前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶するダーティピクセルであり、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータを形成するよう構成されたダーティピクセルデータ形成回路と、
前記ダーティピクセルデータに応答して、前記タイルメモリの前記ダーティピクセル内に記憶された前記1つまたは複数の新規のピクセル値を、前記フレームバッファメモリ内に記憶されたピクセル値が変更なく保存された前記タイルメモリ内のクリーンピクセルに対応するように、前記フレームバッファメモリの対応する位置に書き込む書き込み生成回路と、
を備える、フレームバッファにおいてウィンドウ表示を形成するための装置。 - フレームバッファメモリの1つのタイルに対して書き込む1つまたは複数の描画コマンドに応答して、前記タイルに書き込まれる1つまたは複数の新規のピクセル値を形成する処理手段と、
前記1つまたは複数の新規のピクセル値を記憶するためのタイルメモリ手段と、
前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶するダーティピクセルであり、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータを形成するためのダーティピクセルデータ形成手段と、
前記ダーティピクセルデータに応答して、前記タイルメモリの前記ダーティピクセル内に記憶された前記1つまたは複数の新規のピクセル値を、前記フレームバッファメモリ内に記憶されたピクセル値が変更なく保存された前記タイルメモリ内のクリーンピクセルに対応するように、前記フレームバッファメモリの対応する位置に対して書き込むための書き込み生成手段と、
を備える、ウィンドウ表示を形成する装置。 - フレームバッファメモリの1つのタイルに対して、前記タイルに書き込まれる1つまたは複数の新規のピクセル値を形成するように書き込む、1つまたは複数の描画コマンドを処理するステップと、
前記1つまたは複数の新規のピクセル値をタイルメモリ内に記憶するステップと、
前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶するダーティピクセルであり、前記タイルメモリ内のどのピクセルが、前記1つまたは複数の新規のピクセル値を記憶しないクリーンピクセルであるかを示すダーティピクセルデータを形成するステップと、
前記ダーティピクセルデータに依存して、前記タイルメモリの前記ダーティピクセル内に記憶された前記1つまたは複数の新規のピクセル値を、前記フレームバッファメモリ内に記憶されたピクセル値が変更なく保存された前記タイルメモリ内のクリーンピクセルに対応するように、前記フレームバッファメモリの対応する位置に対して書き込むステップと、
を含む方法を実行することにより、ウィンドウ表示を形成するためのデータを処理するための装置を制御するためのコンピュータプログラムを記憶するコンピュータプログラム記憶媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/654,385 | 2009-12-17 | ||
US12/654,385 US8803898B2 (en) | 2009-12-17 | 2009-12-17 | Forming a windowing display in a frame buffer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011129109A true JP2011129109A (ja) | 2011-06-30 |
Family
ID=43334165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010256682A Pending JP2011129109A (ja) | 2009-12-17 | 2010-11-17 | フレームバッファにおけるウィンドウ表示の形成 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8803898B2 (ja) |
JP (1) | JP2011129109A (ja) |
CN (1) | CN102103499B (ja) |
GB (1) | GB2476338B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016500163A (ja) * | 2012-09-05 | 2016-01-07 | エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc | 選択的な表示更新のための方法および装置 |
KR101727823B1 (ko) | 2015-09-21 | 2017-04-17 | 엘지전자 주식회사 | 영상 처리 장치 및 그의 동작 방법 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058685B2 (en) * | 2010-03-11 | 2015-06-16 | Broadcom Corporation | Method and system for controlling a 3D processor using a control list in memory |
US20110291964A1 (en) | 2010-06-01 | 2011-12-01 | Kno, Inc. | Apparatus and Method for Gesture Control of a Dual Panel Electronic Device |
US9535560B1 (en) | 2010-12-10 | 2017-01-03 | Wyse Technology L.L.C. | Methods and systems for facilitating a remote desktop session for a web browser and a remote desktop server |
US9245047B2 (en) | 2010-12-10 | 2016-01-26 | Wyse Technology L.L.C. | Methods and systems for facilitating a remote desktop session utilizing a remote desktop client common interface |
US9244912B1 (en) | 2010-12-10 | 2016-01-26 | Wyse Technology L.L.C. | Methods and systems for facilitating a remote desktop redrawing session utilizing HTML |
US8949726B2 (en) | 2010-12-10 | 2015-02-03 | Wyse Technology L.L.C. | Methods and systems for conducting a remote desktop session via HTML that supports a 2D canvas and dynamic drawing |
US9395885B1 (en) | 2010-12-10 | 2016-07-19 | Wyse Technology L.L.C. | Methods and systems for a remote desktop session utilizing HTTP header |
US9430036B1 (en) * | 2010-12-10 | 2016-08-30 | Wyse Technology L.L.C. | Methods and systems for facilitating accessing and controlling a remote desktop of a remote machine in real time by a windows web browser utilizing HTTP |
US8884963B2 (en) * | 2011-05-04 | 2014-11-11 | Qualcomm Incorporated | Low resolution buffer based pixel culling |
US9600350B2 (en) * | 2011-06-16 | 2017-03-21 | Vmware, Inc. | Delivery of a user interface using hypertext transfer protocol |
US9549045B2 (en) | 2011-08-29 | 2017-01-17 | Vmware, Inc. | Sharing remote sessions of a user interface and/or graphics of a computer |
US9251555B2 (en) | 2012-06-08 | 2016-02-02 | 2236008 Ontario, Inc. | Tiled viewport composition |
US9754560B2 (en) * | 2012-08-20 | 2017-09-05 | Open Invention Network, Llc | Pooling and tiling data images from memory to draw windows on a display device |
CN103049883A (zh) * | 2013-01-29 | 2013-04-17 | 陕西汽车集团有限责任公司 | 一种快速绘图的方法和装置 |
US9767595B2 (en) * | 2013-05-02 | 2017-09-19 | Arm Limited | Graphics processing systems |
US10521939B2 (en) * | 2013-05-16 | 2019-12-31 | Analog Devices Global Unlimited Company | System, method and recording medium for processing macro blocks for overlay graphics |
US9640148B2 (en) * | 2013-06-03 | 2017-05-02 | Arm Limited | Method of and apparatus for controlling frame buffer operations |
GB2525223B (en) | 2014-04-16 | 2020-07-15 | Advanced Risc Mach Ltd | Graphics processing systems |
GB201410314D0 (en) * | 2014-06-10 | 2014-07-23 | Advanced Risc Mach Ltd | Display controller |
KR102275712B1 (ko) | 2014-10-31 | 2021-07-09 | 삼성전자주식회사 | 렌더링 방법, 렌더링 장치 및 전자 장치 |
KR102354992B1 (ko) * | 2015-03-02 | 2022-01-24 | 삼성전자주식회사 | 양안 시차 영상에 대한 타일 기반 렌더링 방법 및 장치 |
JP6598546B2 (ja) * | 2015-07-17 | 2019-10-30 | キヤノン株式会社 | 画像処理装置、画像処理方法及びプログラム |
KR101717355B1 (ko) * | 2015-07-29 | 2017-03-16 | 엘에스산전 주식회사 | 에너지 관리 시스템의 디스플레이 장치 및 방법 |
GB2548853B (en) * | 2016-03-30 | 2020-09-23 | Advanced Risc Mach Ltd | Data processing |
US10691392B2 (en) * | 2017-04-17 | 2020-06-23 | Intel Corporation | Regional adjustment of render rate |
CN108153505B (zh) * | 2017-12-26 | 2019-01-18 | 掌阅科技股份有限公司 | 手写输入内容的显示方法、电子设备及计算机存储介质 |
CN109446110A (zh) * | 2018-10-16 | 2019-03-08 | 西安邮电大学 | 可实现数据地址连续的U型布局tile缓存方法 |
CN110223369B (zh) * | 2019-06-06 | 2023-06-06 | 西安芯瞳半导体技术有限公司 | Tbr架构的帧缓存写回方法、装置及计算机存储介质 |
CN112954241A (zh) * | 2021-02-20 | 2021-06-11 | 南京威派视半导体技术有限公司 | 图像传感器的图像数据读取系统及读取与组织的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07110787A (ja) * | 1993-06-30 | 1995-04-25 | Samsung Electron Co Ltd | ラスタ・グラフィックス・システム |
JP2006209651A (ja) * | 2005-01-31 | 2006-08-10 | Mitsubishi Electric Corp | グラフィクスハードウェア |
JP2007219626A (ja) * | 2006-02-14 | 2007-08-30 | Casio Comput Co Ltd | コンピュータシステムのサーバ装置、サーバ制御プログラム、およびそのクライアント装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04131895A (ja) | 1990-01-08 | 1992-05-06 | Intergraph Corp | ダーティ・ビットを用いてラスター表示用に高速ピクセル・データを供給するデジタル・カラー・ビデオ・システム |
US6778179B2 (en) * | 2001-05-18 | 2004-08-17 | Sun Microsystems, Inc. | External dirty tag bits for 3D-RAM SRAM |
US6888551B2 (en) * | 2001-12-07 | 2005-05-03 | Intel Corporation | Sparse refresh of display |
US8234577B1 (en) * | 2005-05-23 | 2012-07-31 | Glance Networks, Inc. | Method and apparatus for the transmission of changed host display information |
US20070038939A1 (en) * | 2005-07-11 | 2007-02-15 | Challen Richard F | Display servers and systems and methods of graphical display |
US7423642B2 (en) * | 2005-12-14 | 2008-09-09 | Winbond Electronics Corporation | Efficient video frame capturing |
US8289319B2 (en) * | 2007-10-08 | 2012-10-16 | Ati Technologies Ulc | Apparatus and method for processing pixel depth information |
US8125495B2 (en) * | 2008-04-17 | 2012-02-28 | Microsoft Corporation | Displaying user interface elements having transparent effects |
US20110134120A1 (en) * | 2009-12-07 | 2011-06-09 | Smart Technologies Ulc | Method and computing device for capturing screen images and for identifying screen image changes using a gpu |
-
2009
- 2009-12-17 US US12/654,385 patent/US8803898B2/en active Active
-
2010
- 2010-10-21 GB GB1017784.8A patent/GB2476338B/en not_active Expired - Fee Related
- 2010-11-17 JP JP2010256682A patent/JP2011129109A/ja active Pending
- 2010-12-17 CN CN201010593960.5A patent/CN102103499B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07110787A (ja) * | 1993-06-30 | 1995-04-25 | Samsung Electron Co Ltd | ラスタ・グラフィックス・システム |
JP2006209651A (ja) * | 2005-01-31 | 2006-08-10 | Mitsubishi Electric Corp | グラフィクスハードウェア |
JP2007219626A (ja) * | 2006-02-14 | 2007-08-30 | Casio Comput Co Ltd | コンピュータシステムのサーバ装置、サーバ制御プログラム、およびそのクライアント装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016500163A (ja) * | 2012-09-05 | 2016-01-07 | エーティーアイ・テクノロジーズ・ユーエルシーAti Technologies Ulc | 選択的な表示更新のための方法および装置 |
KR101727823B1 (ko) | 2015-09-21 | 2017-04-17 | 엘지전자 주식회사 | 영상 처리 장치 및 그의 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
GB2476338A (en) | 2011-06-22 |
US20110148892A1 (en) | 2011-06-23 |
GB201017784D0 (en) | 2010-12-01 |
CN102103499A (zh) | 2011-06-22 |
GB2476338B (en) | 2014-10-15 |
CN102103499B (zh) | 2015-12-02 |
US8803898B2 (en) | 2014-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011129109A (ja) | フレームバッファにおけるウィンドウ表示の形成 | |
US11017589B2 (en) | Untransformed display lists in a tile based rendering system | |
JP4071196B2 (ja) | ゾーン・レンダリング用の自動メモリ管理 | |
JP5624733B2 (ja) | グラフィックス処理システム | |
JP4076502B2 (ja) | ゾーン・レンダリングのための効率的なグラフィックス状態管理 | |
US8941676B2 (en) | On-chip anti-alias resolve in a cache tiling architecture | |
TWI437507B (zh) | 具有多線程執行單元之繪圖處理裝置及其記憶體存取方法 | |
WO2014039199A1 (en) | Gpu memory buffer pre-fetch and pre-back signaling to avoid page-fault | |
JP2012168951A (ja) | タイルベースのグラフィックスシステム及びこのようなシステムの動作方法 | |
JP2012185820A (ja) | グラフィックス処理 | |
US20020171655A1 (en) | Dirty tag bits for 3D-RAM SRAM | |
US7027064B2 (en) | Active block write-back from SRAM cache to DRAM | |
US6778179B2 (en) | External dirty tag bits for 3D-RAM SRAM | |
TWI395152B (zh) | 繪圖處理單元及處理邊框顏色資訊之方法 | |
US11934304B2 (en) | Circuitry and method | |
US20240169647A1 (en) | Graphics processors | |
US20240169644A1 (en) | Graphics processors | |
US20240169649A1 (en) | Graphics processors | |
US20240169639A1 (en) | Graphics processors | |
US20240169646A1 (en) | Graphics processors | |
US20240169663A1 (en) | Graphics Processors | |
US20240169645A1 (en) | Graphics processors | |
GB2624428A (en) | Graphics processors | |
WO2024105396A1 (en) | Graphics processors | |
GB2624430A (en) | Graphics processors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141006 |