JP2011123804A - 情報処理装置 - Google Patents

Abstract

【課題】簡易な構成によって迅速な処理を実現すること。
【解決手段】命令格納手段に格納された命令を実行する主命令実行手段と、前記主命令実行手段の指示により、前記命令格納手段に格納された命令を実行する複数の補助命令実行手段と、前記複数の補助命令実行手段のうち一の補助命令実行手段によって使用可能な補助演算手段と、前記補助演算手段を前記補助命令実行手段のいずれに使用させるかを選択する選択手段と、を備える情報処理装置。
【選択図】図１

Description

本発明は、ＲＯＭ（Read Only Memory）等に格納された命令を実行するためのＣＰＵ（Central Processing Unit）等の命令実行手段を複数個備え、複数の処理を同時に実行可能な情報処理装置に関する。

従来、プログラムの実行を複数の命令実行手段によって行なうことが可能な情報処理装置が知られている。

その一例として、並列処理を実行するシステムについての発明が開示されている（例えば、特許文献１参照）。このシステムは、中央プロセッサからオフロードされた機能を実行するコエクセキュータを備えており、コエクセキュータはオフロードされたモジュールを局所記憶域内でキャッシュ記憶して、同一のモジュールをもう一度ロードするのを待たずに後続呼び出しを進行させている。

また、プロセッサ部と動的再構成デバイスがバスを介して接続されたデータ処理装置についての発明が開示されている（例えば、特許文献１参照）。この装置では、プロセッサ部が発行した実行要求に応じて、動的再構成デバイスが自己の構成を変更して処理を実行している。また、動的再構成デバイスは、そのためのコンフィグ情報を格納する内部コンフィグメモリを有している。

特開平７−２３９７８３号公報 特開２００７−２０７１３６号公報

しかしながら、上記従来特許文献１に記載のシステムでは、コエクセキュータの処理能力を、想定される処理負荷の上限付近とする必要があり、システムのコストが増大する可能性がある。

また、上記特許文献２に記載の装置では、動的再構成デバイスが自己の構成を変更する際の処理が複雑なものとなり、迅速な処理が行われない場合がある。

本発明はこのような課題を解決するためのものであり、簡易な構成によって迅速な処理を実現することが可能な情報処理装置を提供することを、主たる目的とする。

上記目的を達成するための本発明の一態様は、
命令格納手段に格納された命令を実行する主命令実行手段と、
前記主命令実行手段の指示により、前記命令格納手段に格納された命令を実行する複数の補助命令実行手段と、
前記複数の補助命令実行手段のうち一の補助命令実行手段によって使用可能な補助演算手段と、
前記補助演算手段を前記補助命令実行手段のいずれに使用させるかを選択する選択手段と、
を備える情報処理装置である。

この本発明の一態様によれば、簡易な構成によって迅速な処理を実現することができる。

本発明の一態様において、
前記主命令実行手段は、割り込み処理手段及び例外処理手段を有し、
前記補助命令実行手段は、割り込み処理手段及び例外処理手段を有さないものとすると、好適である。

また、本発明の一態様において、
前記補助演算手段が作動した作動履歴が記憶される作動履歴記憶手段を備え、
前記選択手段は、前記作動履歴記憶手段に記憶された作動履歴に基づいて、前記補助演算手段を前記補助命令実行手段のいずれに使用させるかを選択する手段であるものとすると、好適である。

作動履歴記憶手段を備える場合、
前記主命令実行手段が実行する命令は、前記補助命令実行手段に実行させる複数のタスクを含み、且つ各タスクに対応して前記主命令実行手段がいずれの前記補助命令実行手段に命令実行を指示するかを記述しており、
前記作動履歴記憶手段に記憶された作動履歴は、各タスクに対応した前記補助命令実行手段の作動の有無を示しているものとしてもよい。

また、作動履歴記憶手段を備える場合、
前記主命令実行手段が実行する命令は、前記補助命令実行手段に実行させる複数のタスクを含み、且つ各タスクに対応して前記主命令実行手段がいずれの前記補助命令実行手段に命令実行を指示するかを記述しておらず、
前記作動履歴記憶手段に記憶された作動履歴は、各タスクに対応した前記補助命令実行手段の作動回数を示しており、
前記選択手段は、各タスクについて多く作動した方の前記補助命令実行手段に前記補助演算手段を使用させる手段であるものとしてもよい。

また、本発明の一態様において、
車両に搭載され、
前記主命令実行手段及び前記補助命令実行手段は、車載機器の制御のための命令実行を行なう手段であるものとすると、好適である。

本発明によれば、簡易な構成によって迅速な処理を実現することが可能な情報処理装置を提供することができる。

本発明の第１実施例に係る情報処理装置１のシステム構成例である。 第１実施例に係るホストＣＰＵ１０がＲＯＭ４０から取得するソフトウエアの一部である。 第１実施例に係るオフロード演算器作動履歴４４Ａのデータ形式を示す図である。 第１実施例に係るオフロード演算器作動履歴４４Ａの他の例を示す図である。 第２実施例に係るホストＣＰＵ１０がＲＯＭ４０から取得するソフトウエアの一部である。 第２実施例に係るオフロード演算器作動履歴４４Ａのデータ形式を示す図である。 第２実施例において実行されるセレクタ６０の制御の流れを示すフローチャートである。 オフロード演算器作動履歴４４Ａのデータ形式の他の例を示す図である。

以下、本発明を実施するための形態について、添付図面を参照しながら実施例を挙げて説明する。

＜第１実施例＞
以下、図面を参照し、本発明の第１実施例に係る情報処理装置１について説明する。情報処理装置１は、例えば車両に搭載される車載制御装置に好適に適用されるものであり、複数の命令実行手段を有することを特徴の一つとする。

図１は、本発明の第１実施例に係る情報処理装置１のシステム構成例である。情報処理装置１は、主要な構成として、ホストＣＰＵ（Central Processing Unit）１０と、オフロード演算器２０、３０と、ＲＯＭ（Read Only Memory）４０と、ＲＡＭ（Random Access Memory）４２と、不揮発性メモリ４４と、外部演算器５０と、セレクタ６０と、を有する。なお、オフロード演算器の個数は３個以上であっても構わない。不揮発性メモリ４４は、例えばＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）であるが、ハードディスク、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）等であっても構わない。

ホストＣＰＵ１０、オフロード演算器２０、３０は、ＲＯＭ４０に格納された命令（プログラム）を実行して種々の処理を行なう、パイプライン構造のＣＰＵである。

ホストＣＰＵ１０は、必要な命令を基本的には自己で実行するが、処理負荷が高い処理をオフロード演算器２０、３０にディスパッチすることができる。処理負荷が高い処理とは、例えばモデルベース開発時の演算処理に代表されるような行列演算やＳＩＭＤ（Single Instruction Multiple Data）命令など、命令実行のレイテンシが長い命令を含む一連の処理である。

ホストＣＰＵ１０自体でこのような演算負荷が高い処理を行なうことも可能であるが、ホストＣＰＵ１０は、例外処理や割り込み処理等、制御システム全体の管理を優先的に行なう必要があるため、演算負荷が高い処理を確実に実行できない可能性がある。このような一連の演算負荷が高い処理をオフロード演算器２０、３０に行わせることで、ホストＣＰＵ１０の処理負荷を低減し、制御システム全体の処理を確実に行なうことができる。

オフロード演算器２０は、命令フェッチデコーダ２１と、レジスタ２２と、演算器２３と、パイプラインコントローラ２４と、を有する。同様に、オフロード演算器３０は、命令フェッチデコーダ３１と、レジスタ３２と、演算器３３と、パイプラインコントローラ３４と、を有する。

ホストＣＰＵ１０は、オフロード演算器２０、３０が有する構成要素に加え、割り込み処理コントローラや例外処理コントローラ等、一般的なＣＰＵが有する構成要素を具備している。

一方、オフロード演算器２０、３０は、割り込み処理コントローラや例外処理コントローラ等を省略した構成となっている。従って、情報処理装置１は、ホストＣＰＵ１０の如き構造を複数個有するものに比して、低コストに製造することができる。

以下、オフロード演算器２０、３０の各構成要素について説明する。なお、以下ではオフロード演算器２０についてのみ説明するが、オフロード演算器３０についても同様であるものとする。

命令フェッチデコーダ２１は、ホストＣＰＵ１０からパイプラインコントローラ２４に一連の演算処理要求が入力されたときに、ＲＯＭ４０のプログラム領域に格納された命令を解読し、パイプラインコントローラ２４に送出する。命令フェッチデコーダ２１による解読結果は、例えば、演算の種別、１以上のソースオペランド、結果の格納場所等を含む。

命令フェッチデコーダ２１が演算の種類をパイプラインコントローラ２４に送出すると、パイプラインコントローラ２４は演算器２３が実行する演算を指定する。演算器２３は、演算の種類に応じて、レジスタ２２に記憶されたデータに演算を施す。演算の内容は、ストア、ロード、加算、乗算、除算、分岐等、演算器２３に応じて種々のものが用意されている。演算器２３は、加算等の演算結果、又は、読み出したデータを、レジスタ２２にライトバックする。

パイプラインコントローラ２４は、以上のパイプライン制御の各ステージ（命令フェッチ、命令デコード、命令実行、オペランドフェッチ、ライトバック等）を動作クロックに基づき制御する。

このように、オフロード演算器２０、３０は、ホストＣＰＵ１０とは独立、並列に動作することができる。

ここで、特に車載制御装置において扱われる行列演算は、行や列の幅又は高さが処理内容によってまちまちであるため、全ての行列演算に対応可能とするためには、オフロード演算器２０、３０の処理能力を高いものにする必要があり、結果としてコストの増加を招く場合がある。

そこで、本実施例の情報処理装置１では、オフロード演算器２０、３０のいずれかによって使用可能な外部演算器５０を備え、セレクタ６０によって、外部演算器５０をオフロード演算器２０、３０のいずれに使用させるかを選択している。係る構成によって、オフロード演算器２０、３０のいずれかの処理能力を一時的に増加させることができる。これにより、オフロード演算器２０、３０の処理能力を想定される最大負荷の処理に対応可能なものとする必要がなくなり、コストの増加を抑制することができる。

以下、本実施例に係る情報処理装置１による一連の動作について説明する。

まず、ホストＣＰＵ１０は、命令フェッチバス７０を用いてＲＯＭ４０から命令フェッチを行い、これから実行する命令を取得する。命令は、複数のタスクを含んでいる。以下、タスクのうちオフロード演算器２０、３０に実行させるものを、必要に応じてオフロード処理と称する。図２は、第１実施例に係るホストＣＰＵ１０がＲＯＭ４０から取得するソフトウエアの一部である。図中、「//dispatch」以降がプラグマ（コンパイラに特定の情報を渡すために使用するコンパイラ指令）であり、各オフロード処理について、いずれのオフロード演算器に命令実行を指示するか（双方に指示するように指定されてもよい）を指定している（静的割り当て）。以下、係る命令実行指示をオフロード演算要求と称する。なお、図２におけるｐ１〜ｐ８はオフロード演算器２０、３０に与える引数であり、ａ１、ａ２はオフロード演算器２０、３０による演算結果を示している。この演算結果は、オフロード演算器２０、３０によってＲＡＭバス７３を介してＲＡＭ４２に書き込まれる。

ホストＣＰＵ１０は、ソフトウエアに記述されたオフロード演算器に、ＣＰＵ間バス７１を用いてオフロード演算要求を送信する。

オフロード演算要求を受信したオフロード演算器は、オフロード演算用命令フェッチバス７２を用いてＲＯＭ４０から命令フェッチを行い、オフロード処理を実行する。

オフロード演算器２０、３０のいずれか又は双方がオフロード処理を実行する際には、外部演算器５０がいずれかのオフロード演算器によって使用可能となる。セレクタ６０は、外部演算器５０をいずれのオフロード演算器に使用させるかを、不揮発性メモリ４４に記憶されたオフロード演算器作動履歴４４Ａに基づいて選択する。

図３は、第１実施例に係るオフロード演算器作動履歴４４Ａのデータ形式を示す図である。図示するように、第１実施例に係るオフロード演算器作動履歴４４Ａは、各オフロード処理に対応したオフロード演算器２０、３０の過去の作動の有無を示している。図３の例では、オフロード処理（１０）においてオフロード演算器２０、３０の双方が過去に作動しており（同時に作動した場合と、ある時はオフロード演算器２０が作動し、他の時はオフロード演算器３０が作動した場合と、を含む）、それ以外のオフロード処理ではオフロード演算器２０、３０のいずれか一方が作動していることが判る。

セレクタ６０は、オフロード演算器作動履歴４４Ａの内容に基づいてオフロード演算器２０、３０のいずれかを選択するための判定回路等を内蔵する。セレクタ６０は、基本的には、各オフロード処理について過去に作動していた方のオフロード演算器に外部演算器５０を接続し、外部演算器５０を使用可能とする。

また、オフロード処理（１０）のようにオフロード演算器２０、３０の双方が作動していたオフロード処理については、各オフロード処理において多く作動していた方のオフロード演算器に外部演算器５０を使用させる。図３の例では、オフロード処理（１）〜（１０）においてオフロード演算器２０の方が多く作動しているため、オフロード処理（１０）が実行される際にはオフロード演算器２０に外部演算器５０を使用させる。

一方、図４は、第１実施例に係るオフロード演算器作動履歴４４Ａの他の例を示す図である。図４の例では、オフロード処理（３）、（１０）において過去にオフロード演算器２０、３０の双方が作動しているが、各オフロード処理におけるオフロード演算器２０、３０の作動履歴数が同じであるため、例えば数字の若い方のオフロード演算器２０に外部演算器５０を使用させる。

このようにして必要に応じて外部演算器５０を使用しつつオフロード処理が終了すると、オフロード演算器はＣＰＵ間バス７１を用いてオフロード処理完了通知をホストＣＰＵ１０に送信する。オフロード演算器による演算結果は、ＲＡＭ４２に書き込まれており、ホストＣＰＵ１０は、ＲＡＭバス７３を介してこの演算結果を取得すると共に次のオフロード処理に移行する。

なお、オフロード処理完了通知を省略し、ホストＣＰＵ１０が定期的にＲＡＭ４２を監視するポーリングを行ってもよい。

以上説明した本実施例の情報処理装置１によれば、オフロード演算器２０、３０が、割り込み処理コントローラや例外処理コントローラ等を省略した構成となっているため、ホストＣＰＵ１０の如き構造を複数個有するものに比して、低コストに製造することができる。

また、外部演算器５０を必要に応じてオフロード演算器２０、３０のいずれかに使用させるため、オフロード演算器２０、３０のいずれかの処理能力を一時的に増加させることができる。これにより、オフロード演算器２０、３０の処理能力を想定される最大負荷の処理に対応可能なものとする必要がなくなり、コストの増加を抑制することができる。

更に、セレクタ６０は、外部演算器５０をいずれのオフロード演算器に使用させるかを、オフロード演算器作動履歴４４Ａに基づく簡易なロジックによって制御しているため、ソフトウエアの量が増大するのを回避することができる。

従って、簡易な構成によって迅速な処理を実現することができる。

＜第２実施例＞
以下、図面を参照し、本発明の第２実施例に係る情報処理装置２について説明する。情報処理装置２は、第１実施例に係る情報処理装置１と同様、例えば車両に搭載される車載制御装置に好適に適用されるものであり、複数の命令実行手段を有することを特徴の一つとする。

第２実施例に係る情報処理装置２は、ハードウエア構成において第１実施例に係る情報処理装置１と共通するため、図１を参照すると共に各構成要素についての説明は省略する。

図５は、第２実施例に係るホストＣＰＵ１０がＲＯＭ４０から取得するソフトウエアの一部である。図中、「//dispatch」以降において、各オフロード処理についていずれのオフロード演算器に命令実行を指示するかは指定されていない。従って、ホストＣＰＵ１０は、いずれのオフロード演算器にオフロード演算要求を出力するかを他の要因に基づいて決定することができる（動的割り当て）。ここで、他の要因としては、外部から入力される種々の値（車両であれば車載センサーの出力値）、時刻、処理負荷の履歴、乱数等が考えられる。

従って、第２実施例においては、第１実施例の如く各オフロード処理について処理を実行するオフロード演算器がほぼ決定されているという訳ではない。このため、オフロード演算器作動履歴４４Ａのデータ形式が第１実施例とは異なる態様となる。

図６は、第２実施例に係るオフロード演算器作動履歴４４Ａのデータ形式を示す図である。図示するように、第２実施例に係るオフロード演算器作動履歴４４Ａは、各オフロード処理に対応したオフロード演算器２０、３０の作動回数を示している。例えば、オフロード処理（１）については、オフロード演算器２０が４回、オフロード演算器３０が１回、それぞれ作動して処理を実行している。

本実施例に係るセレクタ６０は、各オフロード処理について過去に多く作動していた方のオフロード演算器に外部演算器５０を接続し、外部演算器５０を使用可能とする。なお、セレクタ６０が外部演算器５０を接続したオフロード演算器が、実際にオフロード処理を行なう方ではなかったという場面も想定されるが、この場合、セレクタ６０は、実際に作動している側のオフロード演算器に外部演算器５０を接続し直す動作を行なう。

すなわち、本実施例に係るセレクタ６０は、オフロード演算器作動履歴４４Ａに基づいて、これから作動するオフロード演算器を予想して予め外部演算器５０をいずれかのオフロード演算器に接続する。

係る制御によって、予想が正しかった場合、セレクタ６０が外部演算器５０の接続制御を行なう際の時間的余裕が生じる。この結果、急激な制御を行なう際に生じるスイッチング電流の増加を抑制することができ、電力消費を低減することができる。

図７は、第２実施例において実行されるセレクタ６０の制御の流れを示すフローチャートである。本フローは、例えばセレクタ６０の内部の判定回路等によって実行される。

まず、次に実行されるオフロード処理について、作動回数がオフロード演算器２０と３０で同じであるか否かを判定する（Ｓ１００）。作動回数がオフロード演算器２０と３０で同じである場合には、番号が若い方のオフロード演算器（この場合、オフロード演算器２０）に外部演算器５０を接続する（Ｓ１０６）。

作動回数がオフロード演算器２０と３０で同じでない場合は、オフロード演算器２０の作動回数が全体の４０［％］から６０［％］の間であるか否かを判定する（Ｓ１０２）。ここで「全体の」とは、オフロード演算器２０と３０の作動回数を合計したものをいう。オフロード演算器２０の作動回数が全体の４０［％］から６０［％］の間である場合は、番号が若い方のオフロード演算器に外部演算器５０を接続する（Ｓ１０６）。

オフロード演算器２０の作動回数が全体の４０［％］から６０［％］の間にない場合は、オフロード演算器２０の作動回数が全体の４０［％］未満であるか否かを判定する（Ｓ１０４）。

オフロード演算器２０の作動回数が全体の４０［％］未満である場合は、オフロード演算器３０に外部演算器５０を接続する（Ｓ１０８）。一方、オフロード演算器２０の作動回数が全体の４０［％］以上である場合は（全体の６０［％］を超えることを意味する）、オフロード演算器２０に外部演算器５０を接続する（Ｓ１１０）。

なお、図７のフローにおける４０［％］、６０［％］等の閾値は、任意に変更可能である。

以上説明した本実施例の情報処理装置２によれば、オフロード演算器２０、３０が、割り込み処理コントローラや例外処理コントローラ等を省略した構成となっているため、ホストＣＰＵ１０の如き構造を複数個有するものに比して、低コストに製造することができる。

また、外部演算器５０を必要に応じてオフロード演算器２０、３０のいずれかに使用させるため、オフロード演算器２０、３０のいずれかの処理能力を一時的に増加させることができる。これにより、オフロード演算器２０、３０の処理能力を想定される最大負荷の処理に対応可能なものとする必要がなくなり、コストの増加を抑制することができる。

更に、セレクタ６０は、外部演算器５０をいずれのオフロード演算器に使用させるかを、オフロード演算器作動履歴４４Ａに基づく簡易なロジックによって制御しているため、ソフトウエアの量が増大するのを回避することができる。

従って、簡易な構成によって迅速な処理を実現することができる。

更に、本実施例の情報処理装置２では、各オフロード処理についていずれのオフロード演算器に命令実行を指示するかを、ホストＣＰＵ１０が任意に決定することができる。これに対し、セレクタ６０では、これから作動するオフロード演算器を予想して予め外部演算器５０をいずれかのオフロード演算器に接続するため、急激な制御を行なう際に生じるスイッチング電流の増加を抑制することができ、電力消費を低減することができる。

以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。

例えば、一単位のオフロード処理において、時間経過と共に処理を実行するオフロード演算器が切り替わるような場合も想定される。この場合、図８に示すように、オフロード演算器作動履歴４４Ａは、オフロード演算器２０、３０の作動回数を時間の経過と共に記憶するものとしてよい。図８は、オフロード演算器作動履歴４４Ａのデータ形式の他の例を示す図である。本図における「時間」の項目は、オフロード処理の開始時点からの経過時間を示している。こうすれば、一単位のオフロード処理において時間経過と共に処理を実行するオフロード演算器が切り替わるような場合に、適切に対応することができる。

１、２ 情報処理装置
１０ ホストＣＰＵ
２０、３０ オフロード演算器
２１、３１ 命令フェッチデコーダ
２２、３２ レジスタ
２３、３３ 演算器
２４、３４ パイプラインコントローラ
４０ ＲＯＭ
４２ ＲＡＭ
４４ 不揮発性メモリ
４４Ａ オフロード演算器作動履歴
５０ 外部演算器
６０ セレクタ
７０ 命令フェッチバス
７１ ＣＰＵ間バス
７２ オフロード演算用命令フェッチバス
７３ ＲＡＭバス

Claims (6)

1. 命令格納手段に格納された命令を実行する主命令実行手段と、
   前記主命令実行手段の指示により、前記命令格納手段に格納された命令を実行する複数の補助命令実行手段と、
   前記複数の補助命令実行手段のうち一の補助命令実行手段によって使用可能な補助演算手段と、
   前記補助演算手段を前記補助命令実行手段のいずれに使用させるかを選択する選択手段と、
   を備える情報処理装置。
2. 前記主命令実行手段は、割り込み処理手段及び例外処理手段を有し、
   前記補助命令実行手段は、割り込み処理手段及び例外処理手段を有さない、
   請求項１に記載の情報処理装置。
3. 前記補助演算手段が作動した作動履歴が記憶される作動履歴記憶手段を備え、
   前記選択手段は、前記作動履歴記憶手段に記憶された作動履歴に基づいて、前記補助演算手段を前記補助命令実行手段のいずれに使用させるかを選択する手段である、
   請求項１又は２に記載の情報処理装置。
4. 前記主命令実行手段が実行する命令は、前記補助命令実行手段に実行させる複数のタスクを含み、且つ各タスクに対応して前記主命令実行手段がいずれの前記補助命令実行手段に命令実行を指示するかを記述しており、
   前記作動履歴記憶手段に記憶された作動履歴は、各タスクに対応した前記補助命令実行手段の作動の有無を示している、
   請求項３に記載の情報処理装置。
5. 前記主命令実行手段が実行する命令は、前記補助命令実行手段に実行させる複数のタスクを含み、且つ各タスクに対応して前記主命令実行手段がいずれの前記補助命令実行手段に命令実行を指示するかを記述しておらず、
   前記作動履歴記憶手段に記憶された作動履歴は、各タスクに対応した前記補助命令実行手段の作動回数を示しており、
   前記選択手段は、各タスクについて多く作動した方の前記補助命令実行手段に前記補助演算手段を使用させる手段である、
   請求項３に記載の情報処理装置。
6. 車両に搭載され、
   前記主命令実行手段及び前記補助命令実行手段は、車載機器の制御のための命令実行を行なう手段である、
   請求項１ないし５のいずれか１項に記載の情報処理装置。

Images