JP2011123223A - フォトマスクの製造方法およびフォトマスクならびにそれを用いた半導体装置の製造方法 - Google Patents

Abstract

【課題】マスクの有効露光領域内のチップ数を削減し、空き領域が形成される場合のマスクの製造方法において、マスクの電子線描画負荷を著しく上げずにマスク価格の低減を図り、フルチップの時と同一の製造条件で、デバイスパターンの寸法均一性が保証されたマスクの製造方法を提供する。
【解決手段】マスクの有効露光領域内の空き領域にダミーパターンを形成し、デバイスパターン形成領域とダミーパターン形成領域との間に遮光帯を設け、ダミーパターンが複数の矩形パターンからなり、ダミーパターンの被覆率が、デバイスパターンの被覆率と略同じであり、矩形パターンの最小パターン寸法が、デバイスパターンの最小パターン寸法よりも大きく、矩形パターンの最大パターン寸法が、パターンの描画に用いる電子線描画装置の最大ショットサイズ以下の大きさとなるように形成することを特徴とする。
【選択図】図１

Description

本発明は、半導体装置の製造工程に用いられるフォトマスクに係り、特にマスクの有効露光領域内全域にデバイスパターンを形成しない場合のフォトマスクの製造方法、およびパターン寸法の均一性が向上したフォトマスク、ならびにこのフォトマスクを用いた半導体装置の製造方法に関する。

ハーフピッチ６５ｎｍから４５ｎｍ、さらに３２ｎｍへと進展する半導体素子の高集積化・超微細化を実現するために、フォトリソグラフィにおいては、露光装置での高解像技術として、投影レンズの開口数を高くした高ＮＡ化技術、投影レンズと露光対象の間に高屈折率媒体を介在させて露光を行なう液浸露光技術、変形照明搭載露光技術などが実用されている。

フォトリソグラフィに用いられるフォトマスク（以下、マスクとも記す。）における解像度向上策としては、光を通過させる部分と遮光する部分で構成された従来のバイナリマスクの微細化、高精度化とともに、光の干渉を利用した位相シフト効果により解像度向上を図るレベンソン型（渋谷・レベンソン型とも称する。）位相シフトマスク、光を透過させる部分と半透過させる部分で構成されたハーフトーン型位相シフトマスク（以後、単にハーフトーンマスクと言う。）、クロムなどの遮光層を設けないクロムレス型位相シフトマスクなどの位相シフトマスクが用いられている。

フォトリソグラフィ技術においては、投影露光装置で転写できる最小の寸法（解像度）は、露光に用いる光の波長に比例し、投影光学系のレンズの開口数（ＮＡ）に反比例するため、半導体素子の微細化への要求に伴い、露光光の短波長化及び投影光学系の高ＮＡ化が進んでいるが、短波長化および高ＮＡ化だけでこの要求を満足するには限界となっている。

そこで解像度を上げるために、プロセス定数ｋ₁（ｋ₁＝解像線幅×投影光学系の開口数／露光光の波長）の値を小さくすることによって微細化を図る超解像技術が近年提案されている。このような超解像技術として、露光光学系の特性に応じてマスクパターンに微細な補助パターンや線幅オフセットを与えてマスクパターンを最適化する方法、あるいは変形照明による方法（斜入射照明法とも称する。）と呼ばれる方法などがある。

しかしながら、半導体素子パターンの微細化に伴って、フォトマスク製造におけるマスクパターン描画時間が長くなり、さらに製造されたマスクの検査時間、およびマスクに欠陥があった場合の欠陥修正時間も長くなり、その結果、マスク価格が上昇し、マスク納期が遅くなるという問題が生じてきた。

通常、フォトマスクは、１回のウェハ露光で多数のチップが得られ生産性が上がるように、マスクの有効露光領域内の全域に同一のデバイスパターンを形成した複数のチップが設けられている。例えば、図５は、従来のフルチップのマスクの平面図であり、１枚のマスク５０内における有効露光領域５１の全域が同一のデバイスパターンを形成した複数のチップ５２で満たされているマスクである。ここで、マスクの有効露光領域とは、マスク露光時にウェハ上に転写される領域であり、フルチップとは、マスクの有効露光領域の全域を複数のチップで満たしている状態を意味するものである。

そこで、上記のマスク価格の上昇などの問題を解決するために、１枚のマスク内に形成されるデバイスパターンのチップ数を削減し、マスク価格の低減とマスク納期の短縮を重要視したマスクが提案され実用され始めている。チップ数削減によりウェハ露光時の生産性を若干下げたとしても、マスク価格の低減とマスク納期の短縮の利点から、十分にウェハ製造ラインで使用し得るマスクとして評価されている。例えば、図６は、図５のフルチップのマスク５０からチップ数を１／２に削減した従来のマスク６０の平面図である。

しかしながら、フルチップのマスクからチップ数を削減したマスクを製造するに際し、フルチップの場合と同一のマスク製造条件でマスクを作ろうとすると、パターンに寸法差が生じ、デバイスパターンの寸法精度が低下し、良品マスクを得ることが難しいという問題が生じていた。チップ数を削減したマスクごとに新たな製造条件を見い出せば製造することは可能であるが、フォトマスクのデバイスパターンはマスクごとに異なり、マスクごとに製造条件を設定していては、マスク価格の低減とマスク納期の短縮という本来の目的から外れてしまうという問題があった。

一方、１枚のマスク面内における局所的な領域間でのパターン寸法差を低減するための方法として、マスクにダミーパターンを形成する方法が知られている（例えば、特許文献１、特許文献２参照）。ここでダミーパターンとは、フォトマスクに形成されているマスクパターンのうち、ウェハ上における実際の半導体デバイスの作製には用いられないパターンを示す。

特許文献１には、露光の際に転写されるデバイスパターン領域の外側に、デバイスパターン領域と同じパターン密度を持ち露光の際に転写されないダミーパターン領域を有するレチクル、およびその製造方法が開示されている。また、特許文献２には、露光領域内に形成されたデバイスパターンと、このデバイスパターンの外側に形成されたダミーパターンとを具備し、ダミーパターンはデバイスパターンの形成領域の最外周部と露光領域の最外周部との間に形成されているとともに、デバイスパターンとダミーパターンとを合わせた露光領域内のパターンの被覆率が所定の範囲内に収まるように、ダミーパターンの面積がデバイスパターンの被覆率に応じた大きさに設定されているマスク、およびマスクの作成方法が記載されている。

特開平５−１５８２２０号公報 特許第４００５８７０号公報

しかしながら、上記の特許文献１および特許文献２に記載されたマスク、およびマスクの作成方法は、１枚のマスク面内における局所的な領域間でのパターン寸法差を低減するための方法についての提案であり、マスク価格の低減とマスク納期の短縮の課題については何も考慮されておらず、マスク製造においてデバイスパターンを所望の寸法精度とするためにダミーパターンを挿入することにより、ダミーパターン形成のための電子線描画などのプロセス負荷が大きく増加してしまうという問題が未解決であった。

そこで、本発明は、上記の問題点に鑑みてなされたものである。すなわち、本発明の目的は、マスクの有効露光領域内にフルチップのデバイスパターンを有するマスクのチップ数を削減し、空き領域が形成される場合の縮小投影露光用マスクの製造方法において、マスクの電子線描画負荷を著しく上げずにマスク価格の低減とマスク納期の短縮を図り、フルチップの時と同一の製造条件で、デバイスパターンの寸法均一性が保証されたマスクの製造方法を提供することである。

上記の課題を解決するために、本発明の請求項１の発明に係るフォトマスクの製造方法は、縮小投影露光に使用するフォトマスクの有効露光領域内が複数のチップで満たされ、前記複数のチップが同じデバイスパターンを有するとき、前記デバイスパターンのチップ数を削減し、前記有効露光領域内に空き領域が形成される場合のフォトマスクの製造方法であって、前記有効露光領域内の空き領域にダミーパターンを形成し、前記デバイスパターンを形成した領域と前記ダミーパターンを形成した領域との間に露光光を遮光する遮光帯を設け、前記ダミーパターンが複数の矩形パターンからなり、前記ダミーパターンの被覆率が、前記デバイスパターンの被覆率と略同じになるように設定し、前記矩形パターンの最小パターン寸法が、前記デバイスパターンの最小パターン寸法よりも大きく、前記矩形パターンの最大パターン寸法が、パターンの描画に用いる電子線描画装置の最大ショットサイズ以下の大きさとなるように形成することを特徴とするものである。

本発明の請求項２の発明に係るフォトマスクの製造方法は、請求項１に記載のフォトマスクの製造方法において、前記ダミーパターンを形成した領域が、ダミーパターンが同一である複数のチップからなり、前記デバイスパターンを形成したチップ内のパターンの被覆率と前記ダミーパターンを形成したチップ内のパターンの被覆率とが、略同じであるように設定することを特徴とするものである。

本発明の請求項３の発明に係るフォトマスクの製造方法は、請求項１または請求項２に記載のフォトマスクの製造方法において、前記有効露光領域内において、前記デバイスパターンを形成した複数のチップの配列を変更したことを特徴とするものである。

本発明の請求項４の発明に係るフォトマスクの製造方法は、請求項１から請求項３までのいずれか１項に記載のフォトマスクの製造方法において、前記デバイスパターンの描画に用いる電子線描画装置と前記ダミーパターンの描画に用いる電子線描画装置とが異なる装置であることを特徴とするものである。

本発明の請求項５の発明に係るフォトマスクは、請求項１から請求項４までのいずれか１項に記載のフォトマスクの製造方法を用いて製造されたことを特徴とするものである。

本発明の請求項６の発明に係る半導体装置の製造方法は、請求項５に記載のフォトマスクを用いてウェハ上にパターン転写を行うリソグラフィ工程を含むことを特徴とするものである。

本発明に係るフォトマスクの製造方法によれば、パターンの電子線描画において、ダミーパターンの形状を矩形パターンとし、矩形パターンの最小パターン寸法がデバイスパターンの最小パターン寸法よりも大きく、矩形パターンの最大パターン寸法が電子線描画装置の最大ショットサイズ以下の大きさとすることにより、電子線描画などのプロセス負荷を上げずにダミーパターンを形成することにより、マスク価格の低減とマスク納期の短縮が図られ、デバイスパターンの寸法差が低減した高品質マスクの製造が可能となる。

また、本発明に係るフォトマスクによれば、マスクのデバイスパターンの寸法差が低減されて寸法均一性が保証され、マスク価格が低減された短納期のマスクの提供が可能となる。

また、本発明に係る半導体装置の製造方法によれば、本発明に係るマスクを用いて微細なデバイスパターンを高い精度でウェハ上に転写でき、低いマスクコストで半導体装置の品質および歩留まりを向上できる。

本発明のフォトマスクの製造方法を示すフローチャートである。 マスクの有効露光領域内の空き領域にダミーパターンを形成し遮光帯を有する本発明のマスクの平面図である。 マスクの有効露光領域内の空き領域にダミーパターンを形成し遮光帯を有する本発明のマスクの他の例における平面図である。 マスクのデバイスパターンを形成したチップの配列を変更し、有効露光領域内の空き領域にダミーパターンを形成し遮光帯を有する本発明のマスクの平面図である。 マスク内の有効露光領域全域がチップで満たされているフルチップの従来のマスクの平面図である。 図５のフルチップのマスクからチップ数を１／２に削減した従来のマスクの平面図である。

以下、本発明の実施形態の詳細について図面を用いて説明する。図１は、本発明の実施形態に係るフォトマスクの製造方法を示すフローチャートである。図２は、マスクの有効露光領域内の空き領域にダミーパターンを形成し遮光帯を有する本発明のフォトマスクの製造方法によるマスクの一例の平面模式図である。図３は、本発明のフォトマスクの製造方法によるマスクの他の例の平面模式図である。図４は、マスクのデバイスパターンを形成したチップの配列を変更し、有効露光領域内の空き領域にダミーパターンを形成し遮光帯を有する本発明のマスクの平面図である。

（フォトマスクの製造方法）
先ず、本発明の実施形態に係るフォトマスクの製造方法について、図１を参照しながら説明する。本実施形態のフォトマスクの製造方法は、具体的にはフォトマスクのパターン作成工程に関するものである。

先ず、図１のステップＳ１１に示すように、所望の半導体デバイスを形成するための半導体デバイスパターンに関するデータを取得する。このデータは、マスクレイアウトデータと呼ばれており、通常、縮小投影露光に使用するマスクの有効露光領域内にデバイスパターンが同一である複数のチップで形成されており、マスクの有効露光領域内にフル（Full）チップを形成するためのデータが用いられている。マスクレイアウトデータには、デバイスパターンをフォトマスクに形成するための各種情報が記述されている。具体的には、デバイスパターンの寸法、形状、および配置などに関する情報が記述されている。マスクの有効露光領域は、前述のように露光時にウェハ上に転写される領域であり、例えば４倍パターンよりなる６インチマスクの場合には、通常、１０４ｍｍ×１３２ｍｍの大きさである。このマスクレイアウトデータを取得する工程をステップＳ１１とする。

次に、取得したマスクレイアウトデータに基づいて、有効露光領域内のデバイスパターンのチップ数を削減し、有効露光領域内にデバイスパターンで満たされない空き領域を形成する。削減するチップ数は、マスクの製造コスト、製造納期などを考慮して所定の数に決められる。このチップ数を削減したデバイスパターンのマスクレイアウトデータを取得する工程をステップＳ１２とする。

次に、マスク価格低減のために、上記のマスクレイアウトデータに基づいて、デバイスパターンの１チップ内のパターン被覆率を算出する。本発明において、デバイスパターンの１チップ内のパターン被覆率とは、１チップ全体の面積のうち、デバイスパターンの形成のために、電子線描画装置で描画されるパターンが占める面積の割合を表すものである。このデバイスパターンの被覆率を算出する工程をステップＳ１３とする。なお、本発明において、ステップＳ１２とステップＳ１３は、順序が逆であっても良い。

次に、算出したデバイスパターンの１チップ内の被覆率に基づいて、露光領域内におけるダミーパターン形成領域とダミーパターンを決める。ここでダミーパターンとは、上記のように、フォトマスクに形成されているマスクパターンのうち、ウェハ上における実際の半導体デバイスの作製には用いられないパターンを示すものである。本発明において、ダミーパターンの形成領域は、マスクの有効露光領域内であって、デバイスパターンの外側周辺であり、削除されたデバイスパターンのチップの跡の空き領域がより好ましい。このダミーパターン形成領域とダミーパターンを決める工程をステップＳ１４とする。

本発明において、ダミーパターンは複数の矩形パターンからなり、矩形パターンよりなるダミーパターンの被覆率がデバイスパターンの被覆率と略同じになるように設定し、矩形パターンの最小パターン寸法がデバイスパターンの最小パターン寸法よりも大きく、矩形パターンの最大パターン寸法がパターンの描画に用いる電子線描画装置の最大ショットサイズ以下の大きさとなるように形成するものである。

デバイスパターンの外側周辺の空き領域に、より好ましくは削除されたデバイスパターン・チップの跡の空き領域に配置されたダミーパターンは、電子線描画の負荷の上昇を抑え、マスクの有効露光領域内の被覆バランスを均一にして、あたかもデバイスパターンがフルチップで形成されているかのように、フルチップの時と同一の製造条件で、マスクのデバイスパターンを均一に製造するための効果を奏する。このダミーパターンは電子線描画装置の性質を考慮し、描画時間が最も短くて済む矩形パターンを敷き詰めて実現する。上記のように、描画時間を短縮するためには、矩形パターンのサイズは小さい必要はなく、電子線描画装置の最大ショットサイズ以下の大きさであればよい。また、矩形パターンとすることによりダミーパターンの面積と被覆率の算出が容易になる。

したがって、本発明においては、デバイスパターンの描画に用いる電子線描画装置とダミーパターンの描画に用いる電子線描画装置とが異なる装置であってもよい。例えば、微細パターン描画に優れた円形ビーム型の電子線描画装置をデバイスパターン描画に用い、描画面積が大きい可変成形ビーム型の電子線描画装置をダミーパターン描画に使用することができる。

通常、フォトマスクは、半導体製造のどの工程で使用されるかにより、形成されているデバイスパターンの寸法、形状、形成領域、および領域面積などがマスクごとに異なっている。このため、フォトマスクごとにデバイスパターンの面積を計算して被覆率を求め、この被覆率および有効露光領域のサイズに基づいて適宜、適正なダミーパターンの形成領域およびその面積を決定する。

本発明において、空き領域に形成するダミーパターンは、必ずしもチップサイズでなくてもよく、矩形パターンより構成されるダミーパターンの被覆率が、デバイスパターンの被覆率と略同じになるように設定されていればよい。ダミーパターンの被覆率をデバイスパターンの被覆率と略同じにしてパターン密度を一定値に保つことにより、電子線描画におけるデバイスパターン寸法の変動を低減し、マスク精度の向上が図れるからである。

さらに、本発明においては、ダミーパターンを形成した領域が同一ダミーパターンの複数のチップからなり、デバイスパターンを形成した１チップ内のパターンの被覆率とダミーパターンを形成した１チップ内のパターンの被覆率とが、略同じであるように設定するのがより好ましい。１チップ内のパターン被覆率を略同じにすることにより、パターン作成が容易になり、パターン密度を一定値に保ち、電子線描画におけるデバイスパターン寸法の変動をさらに低減し、マスク精度の向上が容易になるからである。

また、本発明においては、有効露光領域のデバイスパターンのチップ数を削減後、有効露光領域内において、デバイスパターンを形成した複数のチップの配列を変更することも可能である。必要に応じて、チップ数削減後のチップの配列を変更することにより、半導体製造をより効率的に行うことができる。

上記のように、ダミーパターンの面積は、デバイスパターンの被覆率に応じて、デバイスパターンの寸法精度を向上させることができるように適宜、適正な大きさに設定される。すなわち、ダミーパターンの被覆率は、デバイスパターンの被覆率に応じて、デバイスパターンの寸法精度を向上させることができる適正な大きさに設定される。本発明において、ダミーパターンの被覆率とは、ダミーパターンが存在する一定領域全体（例えば１チップ）の面積に対して、ダミーパターン形成のために、電子線描画装置で描画されるパターンが占める面積の割合を表すものである。

次に、デバイスパターンの形成領域とダミーパターンの形成領域との間に遮光帯パターンを形成する領域を設ける。遮光帯の幅は、通常、４倍マスクにおいて１ｍｍ〜１０ｍｍ程度の範囲内の所定値であり、ウェハに転写されるデバイスパターンの周囲に矩形トラック状に設けられる。ウェハへのマスク露光時には、遮光帯の外側のダミーパターンなどは、露光装置に備えられている遮光用ブレードにより遮光されるので、ダミーパターンはウェハ上には転写されない。この遮光帯パターン形成領域と遮光帯パターンを決定する工程をステップ１５とする。

次に、ステップＳ１４において決定されたダミーパターンのデータとステップＳ１５において決定された遮光帯パターンのデータを、ステップＳ１２において取得したデバイスパターンのチップ数を削減したマスクレイアウトデータに合成する。すなわち、本パターンとしてのデバイスパターンのデータに、周辺パターンとしてのダミーパターンのデータと遮光帯パターンのデータを合成する。この合成されたデータを、マスク製造用の最終的なマスクレイアウトデータとする。したがって、この最終的なマスクレイアウトデータには、チップ数を削減したデバイスパターンとダミーパターンと遮光帯パターンから構成される新しいマスクパターン全体のレイアウト情報が記述されている。このマスクレイアウトデータにダミーパターンデータと遮光帯パターンデータを合成し、最終的なマスクレイアウトデータを得る工程をステップ１６とする。

次に、ステップ１６において作成された最終的なマスクレイアウトデータに基づいて、デバイスパターンとダミーパターンと遮光帯パターンから構成されるマスクパターンをフォトマスクに形成する。このマスク作製の工程をステップ１７とする。

ステップ１７のマスク作製工程の代表的な一例(不図示)を以下に述べるが、マスク作製工程自体は従来の製造方法が適用し得る。先ず、露光光を遮光する遮光膜上に電子線用レジストを塗布したマスクブランクス基板を用意する。次に、チップ数を削減したデバイスパターンとダミーパターンと遮光帯のデータを合成した後のマスクレイアウトデータに基づいて、電子線描画装置を用いてデバイスパターン、ダミーパターンおよび遮光帯パターンをマスクブランクス基板上のレジストに描画する。続いて、レジストを現像し、所望のレジストパターンを形成する。次に、得られたレジストパターンをマスクとしてマスクブランクス基板の遮光膜をパターンエッチングすることにより、透過部を形成し、デバイスパターンとダミーパターンと遮光帯から構成される所望のマスクパターンを有するフォトマスクを作製する。

上記のように、マスク面内の有効露光領域に空き領域があり十分に使用されない状態でマスクパターンを製造する場合には、有効露光領域全面にパターンが存在する場合と違い、有効露光領域内のパターンの被覆バランスが悪くなってしまい、パターンの被覆率に大きな差が生じるために、マスク製造条件を変更しなければならない。本発明は上記の従来の製造方法の問題点を解決するために、空き領域にダミーパターン（ダミーチップ）を配置してマスクの被覆バランスを均一にして、マスク製造を補助するものであり、このダミーパターンは電子線描画装置の性質を考慮し、描画負荷の上昇を抑え描画時間が最も短く済む矩形パターンを敷き詰めて実現するものである。

本発明のマスクの製造方法によれば、ダミーパターン形成において電子線描画時間の負荷を著しく増加することなく、マスク製造コストが低減され、従来と同一の製造条件によりマスクを製造することができ、マスク製造納期が短縮され、デバイスパターンの形成領域内における局所的な領域間でのパターンの寸法差が低減されて、デバイスパターンの寸法精度が向上されたフォトマスクを作製することができる。

（フォトマスク）
次に、本発明の実施形態に係るマスクについて、図２〜図４を参照しながら説明する。この実施形態のマスクは、具体的には上記のマスクの製造方法を用いて作製されたフォトマスクである。

（第１の実施形態）
図２に示す本発明のマスク２０は、マスクの有効露光領域２１内がいくつかの領域に区分されており、マスク２０の中央部を含む領域がデバイスパターン２２の形成領域であり、複数のチップに同一のデバイスパターン２２が形成されている。デバイスパターン２２の外側でマスクの有効露光領域２１内にはダミーパターン２３のチップが形成されており、デバイスパターン２２を形成した領域とダミーパターン２３を形成した領域との間に露光光を遮光する遮光帯２４が設けられている。

図２に示すマスク２０は、デバイスパターン２２とダミーパターン２３のチップが、ともに紙面左右方向に配列した構成としている。ダミーパターン２３を形成した領域は、上記のマスクの製造方法において、フルチップが形成されたマスクの有効露光領域２１内のデバイスパターン２２のチップ数を削減し、空き領域として形成された領域である。ダミーパターン２３の１チップのパターン被覆率は、デバイスパターン２２の１チップのパターン被覆率と略同じである。空き領域にダミーパターン２３を形成することにより、デバイスパターン２２の寸法精度が向上されたフォトマスクが得られる。

（第２の実施形態）
図３に示す本発明のマスク３０は、マスクの有効露光領域３１内がいくつかの領域に区分されており、マスク３０の中央部を含む領域がデバイスパターン３２の形成領域であり、複数のチップに同一のデバイスパターン３２が形成されている。デバイスパターン３２の外側でマスクの有効露光領域３１内にはダミーパターン３３のチップが形成されており、デバイスパターン３２を形成した領域とダミーパターン３３を形成した領域との間に露光光を遮光する遮光帯３４が設けられている。

図３に示すマスク３０は、デバイスパターン３２とダミーパターン３３のチップが、ともに紙面上下方向に配列した構成としている。ダミーパターン３３を形成した領域は、上記のマスクの製造方法において、フルチップが形成されたマスクの有効露光領域３１内のデバイスパターン３２のチップ数を削減し、空き領域として形成された領域である。ダミーパターン３３の１チップのパターン被覆率は、デバイスパターン３２の１チップのパターン被覆率と略同じである。空き領域にダミーパターン３３を形成することにより、デバイスパターン３２の寸法精度が向上されたフォトマスクが得られる。

（第３の実施形態）
図４に示す本発明のマスク４０は、マスクの有効露光領域４１内がいくつかの領域に区分されており、マスク４０の中央部を含む領域がデバイスパターン４２の形成領域であり、複数のチップに同一のデバイスパターン４２が形成されている。デバイスパターン４２の外側でマスクの有効露光領域４１内にはダミーパターン４３が形成されており、デバイスパターン４２を形成した領域とダミーパターン４３を形成した領域との間に露光光を遮光する遮光帯４４が設けられている。ダミーパターン４３を形成した領域は、上記のマスクの製造方法において、デバイスパターン４２のチップ数を削減し、空き領域として形成された領域である。

図４に示すデバイスパターン４２は、本来紙面左右方向に配列していたチップ配列を、紙面上下方向に変更している形態を示す。また、図４に示すように、空き領域に形成するダミーパターン４３はチップサイズではないが、ダミーパターンを構成する矩形パターンの複数のパターンの被覆率は、近接するデバイスパターンの１チップの被覆率と略同じになるように設定されているものである。複数のダミーパターンの被覆率を近接するデバイスパターンの１チツプの被覆率と略同じにしてパターン密度を一定値に保つことにより、電子線描画におけるデバイスパターン寸法の変動を低減し、マスク精度の向上が図れるからである。

上記の第１〜第３の実施形態において、いずれのマスクもダミーパターンは複数の矩形パターンからなるものである。矩形パターンには正方形パターンも含まれる。ダミーパターンの被覆率をデバイスパターンの被覆率と略同じになるように設定することにより、パターン密度を一定値に保ち、電子線描画におけるデバイスパターンの寸法変動を低減することができる。また、ダミーパターンを構成する矩形パターンの最小パターン寸法をデバイスパターンの最小パターン寸法よりも大きくし、矩形パターンの最大パターン寸法をパターンの描画に用いる電子線描画装置の最大ショットサイズ以下の大きさとなるように設定することにより、電子線描画時間を短縮し、描画負荷を大きくせずに、マスク価格を低減するものである。例えば、可変成形ビームの電子線描画装置を用いて、最大ショットサイズが１μｍ×１μｍの正方形ショットサイズで描画することにより、電子線描画の負荷を上げずにダミーパターンを作成し、マスク価格を低減することができる。

上記の本発明のフォトマスクの製造方法により製造したマスクは、デバイスパターンの形成領域内における局所的な領域間でのパターンの寸法差が低減されており、デバイスパターンの寸法精度が向上されている。

（半導体装置の製造方法）
次に、本発明の半導体装置の製造方法について説明する。本発明の半導体装置の製造方法は、上記のマスクの製造方法により作製されたマスクを用いてパターン転写を行うリソグラフィ工程を含むものである。前述したように、本発明のマスクには、その面内における局所的な領域間での寸法差が低減されて、寸法精度が向上されたデバイスパターンが形成されている。これにより、微細なデバイスパターンを高い精度でウェハ上にパターン転写できる。その結果、高い精度で転写されたデバイスパターンに基づいて、半導体装置の内部に組み込まれる各種の微細な半導体素子などを高い精度で形成することができる。したがって、この半導体装置の製造方法によれば、微細な半導体素子などを高い精度で形成して、半導体装置の品質および歩留まりを向上することができる。

２０、３０、４０ マスク
２１、３１、４１ 有効露光領域
２２、３２、４２ デバイスパターン
２３、３３、４３ ダミーパターン
２４、３４、４４ 遮光帯
５０、６０ マスク（従来）
５１ 有効露光領域
５２、６２ デバイスパターン
６１ デバイスパターン領域

Claims (6)

1. 縮小投影露光に使用するフォトマスクの有効露光領域内が複数のチップで満たされ、前記複数のチップが同じデバイスパターンを有するとき、前記デバイスパターンのチップ数を削減し、前記有効露光領域内に空き領域が形成される場合のフォトマスクの製造方法であって、
   前記有効露光領域内の空き領域にダミーパターンを形成し、
   前記デバイスパターンを形成した領域と前記ダミーパターンを形成した領域との間に露光光を遮光する遮光帯を設け、
   前記ダミーパターンが複数の矩形パターンからなり、前記ダミーパターンの被覆率が、前記デバイスパターンの被覆率と略同じであり、
   前記矩形パターンの最小パターン寸法が、前記デバイスパターンの最小パターン寸法よりも大きく、前記矩形パターンの最大パターン寸法が、パターンの描画に用いる電子線描画装置の最大ショットサイズ以下の大きさとなるように形成することを特徴とするフォトマスクの製造方法。
2. 前記ダミーパターンを形成した領域が、ダミーパターンが同一である複数のチップからなり、前記デバイスパターンを形成したチップ内のパターンの被覆率と前記ダミーパターンを形成したチップ内のパターンの被覆率とが、略同じであるように設定することを特徴とする請求項１に記載のフォトマスクの製造方法。
3. 前記有効露光領域内において、前記デバイスパターンを形成した複数のチップの配列を変更したことを特徴とする請求項１または請求項２に記載のフォトマスクの製造方法。
4. 前記デバイスパターンの描画に用いる電子線描画装置と前記ダミーパターンの描画に用いる電子線描画装置とが異なる装置であることを特徴とする請求項１から請求項３までのいずれか１項に記載のフォトマスクの製造方法。
5. 請求項１から請求項４までのいずれか１項に記載のフォトマスクの製造方法を用いて製造されたことを特徴とするフォトマスク。
6. 請求項５に記載のフォトマスクを用いてウェハ上にパターン転写を行うリソグラフィ工程を含むことを特徴とする半導体装置の製造方法。

Images