JP2011120062A - Method of manufacturing piezoelectric device - Google Patents

Method of manufacturing piezoelectric device Download PDF

Info

Publication number
JP2011120062A
JP2011120062A JP2009276488A JP2009276488A JP2011120062A JP 2011120062 A JP2011120062 A JP 2011120062A JP 2009276488 A JP2009276488 A JP 2009276488A JP 2009276488 A JP2009276488 A JP 2009276488A JP 2011120062 A JP2011120062 A JP 2011120062A
Authority
JP
Japan
Prior art keywords
piezoelectric
substrate
ion implantation
insulating film
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009276488A
Other languages
Japanese (ja)
Other versions
JP5471379B2 (en
Inventor
Takashi Iwamoto
敬 岩本
Hajime Kando
始 神藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009276488A priority Critical patent/JP5471379B2/en
Publication of JP2011120062A publication Critical patent/JP2011120062A/en
Application granted granted Critical
Publication of JP5471379B2 publication Critical patent/JP5471379B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a piezoelectric device that separates, when manufacturing a piezoelectric compound substrate through smart-cutting, even if an ion implantation layer is formed while fixing the piezoelectric substrate at some places around the piezoelectric substrate using a fixing tool, a piezoelectric thin film from the piezoelectric substrate without fail. <P>SOLUTION: The periphery of a piezoelectric monocrystal substrate is fixed by a fixing tool, hydrogen ions are then implanted to form an ion implantation layer in the piezoelectric monocrystal layer, and an insulating film is formed thereafter on any other surface of the piezoelectric monocrystal substrate than the portions fixed by the fixing tool. A support is then bonded to the insulating film, and the piezoelectric substrate with the ion implantation layer formed thereon is heated. On the piezoelectric substrate, a micro cavity is generated along the ion implantation layer by heating and in a terminal part of the ion implantation layer, a separating surface is generated by generating a crack between a boundary between an ion implanted area and a non-implanted area and a boundary between the insulating film and a recess where the insulating film is not formed. Thus, the piezoelectric thin film can be separated without cracking the piezoelectric substrate or the support. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、圧電単結晶の薄膜を用いた圧電デバイス、特に圧電薄膜とこれを支持する支持体を備える圧電デバイスの製造方法に関するものである。   The present invention relates to a piezoelectric device using a piezoelectric single crystal thin film, and more particularly to a method of manufacturing a piezoelectric device including a piezoelectric thin film and a support that supports the piezoelectric thin film.

現在、圧電性を有する単結晶材料を用いた圧電デバイスが製造及び使用されている。その中で、圧電デバイスとしてSAWやF−BAR等があるが、高周波のラム波デバイスに対応する等の理由により、圧電体をさらに薄膜化してなる極薄膜型圧電デバイスが多く開発されている。このような極薄膜型圧電デバイスを形成するための圧電薄膜の製造方法は複数あるが、例えば、特許文献1に示すように方法が考案されている。   Currently, piezoelectric devices using single crystal materials having piezoelectricity are manufactured and used. Among them, there are SAW, F-BAR, and the like as piezoelectric devices. However, for the reason that it corresponds to a high-frequency Lamb wave device, an ultrathin film type piezoelectric device in which a piezoelectric material is further thinned has been developed. There are a plurality of methods of manufacturing a piezoelectric thin film for forming such an ultrathin film type piezoelectric device. For example, a method has been devised as shown in Patent Document 1.

特許文献1に記載の複合圧電基板の製造方法は、いわゆるスマートカット法を用いたものである。スマートカット法では、圧電材料として、例えば、LiTaO[タンタル酸リチウム]の基板(以下、LT基板と称する。)またはLiNbO[ニオブ酸リチウム]の基板(以下、LN基板と称する。)を用いて、以下の工程により複合圧電基板を生成する。 The manufacturing method of the composite piezoelectric substrate described in Patent Document 1 uses a so-called smart cut method. In the smart cut method, for example, a LiTaO 3 [lithium tantalate] substrate (hereinafter referred to as an LT substrate) or a LiNbO 3 [lithium niobate] substrate (hereinafter referred to as an LN substrate) is used as the piezoelectric material. Thus, a composite piezoelectric substrate is generated by the following steps.

(1)圧電基板に所定条件でイオン注入を行うことで、圧電基板の表面から圧電薄膜を形成したい深さの位置にイオン注入層を形成する。
(2)イオン注入層が形成された圧電基板に支持体を接合する。
(3)この圧電基板と支持体とからなる複合部材を加熱することで、当該イオン注入層を剥離面として圧電薄膜を圧電基板から剥離する。
(4)その後、圧電薄膜に対して各種のパターン電極を形成する。
(1) By performing ion implantation on the piezoelectric substrate under predetermined conditions, an ion implantation layer is formed at a position where the piezoelectric thin film is desired to be formed from the surface of the piezoelectric substrate.
(2) A support is bonded to the piezoelectric substrate on which the ion implantation layer is formed.
(3) By heating the composite member composed of the piezoelectric substrate and the support, the piezoelectric thin film is peeled from the piezoelectric substrate with the ion implantation layer as a peeling surface.
(4) Thereafter, various pattern electrodes are formed on the piezoelectric thin film.

国際公開第2009/081651号パンフレットInternational Publication No. 2009/081651 Pamphlet

図1は、従来の圧電デバイスの製造工程図である。スマートカット法では、圧電基板301にイオンビーム321を照射してイオン注入を行う前に、図1(A)に示すように圧電基板301の周囲の数箇所(図では3箇所)を固定治具311A〜固定治具311Cで固定する。このように圧電基板301を治具で固定すると、図1(B)に示すように、イオン注入時には、圧電基板301内には、その大半にイオン注入層302が形成される。しかし、固定治具311A〜固定治具311Cにより圧電基板301の一部においてイオンビーム321が遮蔽されてイオンを注入できず、その部分はイオン非注入部304となる。そのため、図1(C)に示すように支持体305に圧電基板301を接合してから、圧電薄膜303を剥離する際には、イオン注入層302は問題なく剥離する。しかし、イオン非注入部304は剥離しないため、図1(D)に示すように圧電基板301が支持体305とともに破損したり、図1(E)に示すように圧電薄膜303が途中で折れて端部301Aが凸状になったりするという問題があった。   FIG. 1 is a manufacturing process diagram of a conventional piezoelectric device. In the smart cut method, before performing ion implantation by irradiating the piezoelectric substrate 301 with the ion beam 321, as shown in FIG. 1A, several places around the piezoelectric substrate 301 (three places in the figure) are fixed jigs. It is fixed with 311A-fixing jig 311C. When the piezoelectric substrate 301 is fixed with a jig in this way, as shown in FIG. 1 (B), an ion implantation layer 302 is formed in the piezoelectric substrate 301 at most during ion implantation. However, the ion beam 321 is shielded in a part of the piezoelectric substrate 301 by the fixing jig 311A to the fixing jig 311C, and ions cannot be implanted, and the part becomes the ion non-implanted part 304. Therefore, as shown in FIG. 1C, when the piezoelectric thin film 303 is peeled off after the piezoelectric substrate 301 is bonded to the support 305, the ion implantation layer 302 is peeled off without any problem. However, since the non-ion-implanted portion 304 does not peel off, the piezoelectric substrate 301 is damaged together with the support 305 as shown in FIG. 1D, or the piezoelectric thin film 303 is broken halfway as shown in FIG. There was a problem that the end 301A became convex.

そこで、この発明は、スマートカット法で圧電複合基板を製造する際に、圧電基板の周囲の数箇所を固定治具で固定してイオン注入層を形成しても、圧電基板から圧電薄膜を問題なく分離できる圧電デバイスの製造方法を提供することを目的とする。   Therefore, when manufacturing a piezoelectric composite substrate by the smart cut method, the present invention has a problem with the piezoelectric thin film from the piezoelectric substrate even if the ion implantation layer is formed by fixing several places around the piezoelectric substrate with a fixing jig. An object of the present invention is to provide a method for manufacturing a piezoelectric device that can be completely separated.

この発明は、支持体に支持された圧電薄膜を備える圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法は、イオン注入工程と、膜形成工程と、接合工程と、分離工程と、を有する。イオン注入工程は、圧電基板のイオン注入面からイオンを注入して、圧電基板内にイオン注入層を形成する。膜形成工程は、イオン注入面において、イオンが注入されないイオン非注入部に対応する領域を除く他の領域に、絶縁膜を形成する。接合工程は、絶縁膜に支持体を接合する。分離工程は、加熱を行うことで支持体が接合された圧電基板から圧電薄膜を剥離・分離する。   The present invention relates to a method for manufacturing a piezoelectric device including a piezoelectric thin film supported by a support. This method for manufacturing a piezoelectric device includes an ion implantation process, a film formation process, a bonding process, and a separation process. In the ion implantation step, ions are implanted from the ion implantation surface of the piezoelectric substrate to form an ion implantation layer in the piezoelectric substrate. In the film forming step, an insulating film is formed on the ion-implanted surface in the other region except the region corresponding to the non-implanted portion where ions are not implanted. In the bonding step, the support is bonded to the insulating film. In the separation step, the piezoelectric thin film is peeled off and separated from the piezoelectric substrate to which the support is bonded by heating.

圧電基板を治具で固定すると、イオン注入時には、圧電基板の注入面の一部が固定治具で遮蔽されるため、この部分はイオンを注入できずイオン非注入部となる。この製造方法では、圧電基板のイオン注入面におけるイオンが注入されないイオン非注入部に対応する領域を除く他の領域に、絶縁膜を形成し、絶縁膜を挟んで圧電基板と支持体を接合して、複合圧電体を生成する。このため、複合圧電体を加熱することで、イオン注入層に、マイクロキャビティが発生する。また、イオン注入層の端部とイオン非注入部の端部との境界部と、絶縁膜と形成領域と絶縁膜の非形成領域である凹部との境界部と、の間にクラックが発生して分離面が生成される。これにより、圧電基板が制御できないような劈開を引き起こすことなく圧電薄膜を剥離できる。また、圧電基板がそのような劈開を引き起こさないので、剥離後に残る基板の再利用が可能となる。   When the piezoelectric substrate is fixed with a jig, at the time of ion implantation, a part of the injection surface of the piezoelectric substrate is shielded by the fixing jig, so that this portion cannot be ion-implanted and becomes an ion non-implanted portion. In this manufacturing method, an insulating film is formed in a region other than a region corresponding to an ion non-implanted portion where ions are not implanted on the ion implantation surface of the piezoelectric substrate, and the piezoelectric substrate and the support are bonded with the insulating film interposed therebetween. Thus, a composite piezoelectric body is generated. For this reason, a microcavity is generated in the ion implantation layer by heating the composite piezoelectric material. In addition, a crack is generated between the boundary between the end of the ion implantation layer and the end of the non-ion implantation portion and the boundary between the insulating film, the formation region, and the recess that is the non-insulation region. A separation plane is generated. Thereby, the piezoelectric thin film can be peeled off without causing cleavage such that the piezoelectric substrate cannot be controlled. In addition, since the piezoelectric substrate does not cause such cleavage, the substrate remaining after peeling can be reused.

この発明においては、膜形成工程は、フォトリソグラフィ法によりイオン非注入部に相当する領域にレジスト膜を形成する工程と、イオン注入面のイオン非注入部を除く他の領域に絶縁膜を形成する工程と、イオン非注入部に形成したレジスト膜を除去する工程と、を備えている。この製造方法では、フォトリソグラフィ法を用いることで、イオン非注入部に相当する領域にレジスト膜を精度良く形成できる。また、この製造方法では、絶縁膜の表面にはレジスト膜を形成しないので、絶縁膜の表面を清浄に保つことができる。これにより、接合界面におけるレジスト残渣などの不純物に起因した接合不良や圧電デバイス特性不良の発生を抑制できる。   In the present invention, the film forming step includes a step of forming a resist film in a region corresponding to the non-ion-implanted portion by photolithography and an insulating film in a region other than the non-ion-implanted portion on the ion-implanted surface. And a step of removing the resist film formed in the non-ion-implanted portion. In this manufacturing method, a resist film can be accurately formed in a region corresponding to the non-ion-implanted portion by using a photolithography method. Further, in this manufacturing method, since the resist film is not formed on the surface of the insulating film, the surface of the insulating film can be kept clean. Thereby, it is possible to suppress the occurrence of bonding failure and piezoelectric device characteristic failure due to impurities such as resist residues at the bonding interface.

この発明においては、圧電基板は、タンタル酸リチウムまたはニオブ酸リチウムを材料とする。タンタル酸リチウムまたはニオブ酸リチウムを材料とする圧電基板は、もろく割れやすいが、この製造方法では、イオン注入層の端部と絶縁膜の端部との間にクラックが発生して分離面が生成される。これにより、イオン注入後の加熱剥離する際に圧電基板が割れることが無く、スムーズに剥離できる。また、剥離後の圧電基板を再利用できるので、1枚の圧電基板から複数の圧電デバイスを製造でき、高価な圧電基板を節約できる。   In the present invention, the piezoelectric substrate is made of lithium tantalate or lithium niobate. Piezoelectric substrates made of lithium tantalate or niobate are brittle and easily cracked, but with this manufacturing method, cracks occur between the edge of the ion implantation layer and the edge of the insulating film, creating a separation surface. Is done. Accordingly, the piezoelectric substrate is not cracked when it is heated and peeled after ion implantation, and can be peeled smoothly. Further, since the peeled piezoelectric substrate can be reused, a plurality of piezoelectric devices can be manufactured from one piezoelectric substrate, and an expensive piezoelectric substrate can be saved.

この発明によれば、スマートカット法で圧電複合基板を製造する際に、圧電基板の周囲の数箇所を固定治具で固定してイオン非注入部ができたとしても、圧電基板を問題なく剥離できる。   According to the present invention, when a piezoelectric composite substrate is manufactured by the smart cut method, even if several places around the piezoelectric substrate are fixed with a fixing jig to form an ion non-implanted portion, the piezoelectric substrate is peeled off without any problem. it can.

従来の圧電デバイスの製造工程図である。It is a manufacturing process figure of the conventional piezoelectric device. 本発明の第1の実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the thin film type piezoelectric device which concerns on the 1st Embodiment of this invention. 図2に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。It is a figure which shows typically the manufacturing process of the thin film type piezoelectric device formed with the manufacturing flow shown in FIG. 図2に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。It is a figure which shows typically the manufacturing process of the thin film type piezoelectric device formed with the manufacturing flow shown in FIG. 本発明の第2実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the thin film type piezoelectric device which concerns on 2nd Embodiment of this invention. 図5に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。It is a figure which shows typically the manufacturing process of the thin film type piezoelectric device formed with the manufacturing flow shown in FIG. 図5に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。It is a figure which shows typically the manufacturing process of the thin film type piezoelectric device formed with the manufacturing flow shown in FIG.

本発明の第1実施形態に係る圧電デバイスの製造方法について、フローチャート図に示す工程に沿って、圧電デバイスの製造過程の模式図を参照して説明する。以下の説明では、圧電デバイスとして、圧電単結晶性材料(以下、圧電単結晶基板と称する。)を用いた表面波デバイスを例に説明する。   A method for manufacturing a piezoelectric device according to a first embodiment of the present invention will be described with reference to a schematic diagram of a manufacturing process of a piezoelectric device along the steps shown in the flowchart. In the following description, a surface acoustic wave device using a piezoelectric single crystal material (hereinafter referred to as a piezoelectric single crystal substrate) will be described as an example of the piezoelectric device.

図2は、本発明の第1実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。図3、図4は、図2に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。   FIG. 2 is a flowchart showing a method for manufacturing a thin film piezoelectric device according to the first embodiment of the present invention. 3 and 4 are diagrams schematically showing a manufacturing process of the thin film piezoelectric device formed by the manufacturing flow shown in FIG.

まず、所定の厚みの圧電単結晶基板1を用意する。この際、圧電単結晶基板1としては、基板の一方の表面12が鏡面研磨され、薄膜型圧電デバイス単体が複数配列可能なマルチ状態の基板を用いる。また、圧電単結晶基板1としては、脆性・劈開性が非常に強くまた難加工材でもあるLiTaO[タンタル酸リチウム]の単結晶基板(以下、LT基板と称する。)を用いた例を示す。 First, a piezoelectric single crystal substrate 1 having a predetermined thickness is prepared. At this time, as the piezoelectric single crystal substrate 1, a multi-state substrate in which one surface 12 of the substrate is mirror-polished and a plurality of thin film type piezoelectric devices can be arranged is used. Further, as the piezoelectric single crystal substrate 1, an example is shown in which a single crystal substrate of LiTaO 3 [lithium tantalate] (hereinafter referred to as an LT substrate), which is very brittle and cleaved and is a difficult-to-work material, is used. .

図3(A)に示すように、ウエハホルダ22で圧電単結晶基板1を保持し、基板の一方の表面12の外周部において複数箇所を固定治具で固定する(図2:S101)。同図では、一例として基板の一方の表面12における外周部の2箇所に固定治具21Aと固定治具21Bを取り付けて、圧電単結晶基板1を固定する例を示しているが、治具数はこれに限るものではない。イオン注入装置で圧電単結晶基板1にイオンを注入する際には、冷却や注入イオンビームのスキャンを目的として、圧電単結晶基板1をセットしたディスクやステージを回転または往復運動させるので、圧電単結晶基板1の落下を防ぐために、圧電単結晶基板1の上面(基板の一方の表面12)側から押さえる。   As shown in FIG. 3A, the piezoelectric single crystal substrate 1 is held by the wafer holder 22, and a plurality of locations are fixed by a fixing jig on the outer peripheral portion of one surface 12 of the substrate (FIG. 2: S101). In the figure, as an example, the fixing jig 21A and the fixing jig 21B are attached to two locations on the outer peripheral portion of the one surface 12 of the substrate, and the piezoelectric single crystal substrate 1 is fixed. Is not limited to this. When ions are implanted into the piezoelectric single crystal substrate 1 with the ion implantation apparatus, the disk or stage on which the piezoelectric single crystal substrate 1 is set is rotated or reciprocated for the purpose of cooling or scanning of the implanted ion beam. In order to prevent the crystal substrate 1 from falling, it is pressed from the upper surface (one surface 12 of the substrate) side of the piezoelectric single crystal substrate 1.

そして、基板の一方の表面12(イオン注入面に相当)側から水素イオンを注入して、圧電単結晶基板1内にイオン注入層100を形成する(図2:S102)。このとき、圧電単結晶基板1の一方の表面12の固定治具21Aと固定治具21Bを取り付けた部分は、固定治具21A,21Bによって遮蔽されるのでイオンを注入できず、イオン非注入部14A,14Bとなる。   Then, hydrogen ions are implanted from the side of one surface 12 (corresponding to an ion implantation surface) of the substrate to form an ion implantation layer 100 in the piezoelectric single crystal substrate 1 (FIG. 2: S102). At this time, the portion to which the fixing jig 21A and the fixing jig 21B of the one surface 12 of the piezoelectric single crystal substrate 1 are attached is shielded by the fixing jigs 21A and 21B. 14A and 14B.

圧電単結晶基板1にLT基板を用いて、注入エネルギー150keV、ドーズ量(イオン注入密度)1.0×1017atom/cmで水素イオン注入を行うと、基板の一方の表面12から深さ約1μmの位置に水素イオンが分布するイオン注入層100が形成される。なお、圧電単結晶基板1には、LT基板以外に、LN基板、LBO(Li)基板やランガサイト(LaGaSiO14)基板を用いても良く、それぞれの基板に応じた条件でイオン注入を行う。なお、これらの基板は、脆性が高くクラックなどを起点として劈開が伸展しやすく割れやすいという特徴がある。また、基板の種類に応じて、注入イオンをヘリウムイオンやアルゴンイオンなどに変更すると良い。 When an LT substrate is used as the piezoelectric single crystal substrate 1 and hydrogen ion implantation is performed at an implantation energy of 150 keV and a dose (ion implantation density) of 1.0 × 10 17 atoms / cm 2 , the depth from one surface 12 of the substrate is increased. An ion implantation layer 100 in which hydrogen ions are distributed at a position of about 1 μm is formed. In addition to the LT substrate, an LN substrate, an LBO (Li 2 B 4 O 7 ) substrate, or a langasite (La 3 Ga 5 SiO 14 ) substrate may be used as the piezoelectric single crystal substrate 1. Ion implantation is performed under the corresponding conditions. Note that these substrates are characterized by high brittleness and easy cleavage and cracking starting from cracks. In addition, the implanted ions may be changed to helium ions, argon ions, or the like depending on the type of substrate.

次に絶縁層を、リフトオフ工法によりパターニングする。   Next, the insulating layer is patterned by a lift-off method.

図3(C)に示すように、圧電単結晶基板1の一方の表面12において、固定治具21Aと固定治具21Bを取り付けた部分(イオン非注入部14A,14Bに相当する領域)に、フォトリソグラフィ法によりレジスト膜15Aとレジスト膜15Bを形成する(図2:S103)。フォトリソグラフィ法は、精度良くパターニングができるため、イオン非注入部とほぼ同形状のパターンを形成することができる。   As shown in FIG. 3 (C), on one surface 12 of the piezoelectric single crystal substrate 1, a portion (an area corresponding to the non-ion-implanted portions 14A and 14B) to which the fixing jig 21A and the fixing jig 21B are attached is provided. A resist film 15A and a resist film 15B are formed by photolithography (FIG. 2: S103). Since the photolithography method can perform patterning with high accuracy, a pattern having substantially the same shape as the non-ion-implanted portion can be formed.

図3(D)に示すように、圧電単結晶基板1の一方の表面12に、絶縁膜32を形成する(図2:S104)。絶縁膜32の材料としては、SiO、SiN、Al、マグネシアなどを、スパッタリングやCVDを用いて形成すると良い。絶縁膜32のパターンは、イオン非注入部のみ凹となるように形成しておくことで、後述の圧電薄膜の分離工程での安定性を増すことができる。 As shown in FIG. 3D, an insulating film 32 is formed on one surface 12 of the piezoelectric single crystal substrate 1 (FIG. 2: S104). As the material of the insulating film 32, SiO 2, SiN, Al 2 O 3, magnesia, etc., it may be formed by using a sputtering or CVD. By forming the pattern of the insulating film 32 so that only the non-ion-implanted portion is concave, the stability in the piezoelectric thin film separation step described later can be increased.

図3(E)に示すように、レジスト剥離液に浸漬して、レジスト膜15A,15Bおよびレジスト膜15A,15B上の絶縁膜32を除去する(図2:S105)。これにより、圧電単結晶基板1の一方の表面12におけるレジスト膜15Aとレジスト膜15Bを形成していない部分(イオン注入層100に相当する領域)に、絶縁膜32を形成したことになる。   As shown in FIG. 3E, the resist films 15A and 15B and the insulating film 32 on the resist films 15A and 15B are removed by immersion in a resist stripping solution (FIG. 2: S105). As a result, the insulating film 32 is formed on a portion of the surface 12 of the piezoelectric single crystal substrate 1 where the resist film 15A and the resist film 15B are not formed (region corresponding to the ion implantation layer 100).

このようにして、圧電単結晶基板1の一方の表面12にレジスト膜15A,15Bと絶縁膜32を形成することで、絶縁膜32の表面にレジスト膜を形成することが無く、後述の接合工程においても接合面の清浄度を維持できる。これにより、接合界面におけるレジスト残渣などの不純物に起因した接合不良や圧電デバイス特性不良の発生を抑制できる。   In this way, by forming the resist films 15A and 15B and the insulating film 32 on the one surface 12 of the piezoelectric single crystal substrate 1, a resist film is not formed on the surface of the insulating film 32, and a bonding process described later. In this case, the cleanliness of the joint surface can be maintained. Thereby, it is possible to suppress the occurrence of bonding failure and piezoelectric device characteristic failure due to impurities such as resist residues at the bonding interface.

なお、絶縁膜32は、後述の接合工程において、レジスト膜15Aとレジスト膜15Bを除去した絶縁膜の非形成領域である凹部16Aと凹部16Bが支持体と接触しない程度の厚みにしておく必要がある。   The insulating film 32 is required to have a thickness such that the recesses 16A and the recesses 16B, which are non-forming regions of the insulating film from which the resist film 15A and the resist film 15B are removed, are not in contact with the support in the bonding process described later. is there.

続いて、絶縁膜32の表面を平坦化するためにポリッシングを行う(図2:S106)。後述のように、支持体と活性化接合などの直接接合をするのに備えて、絶縁膜32の表面は鏡面研磨することが好ましい。   Subsequently, polishing is performed to planarize the surface of the insulating film 32 (FIG. 2: S106). As will be described later, the surface of the insulating film 32 is preferably mirror-polished in preparation for direct bonding such as activation bonding to the support.

支持体30を準備する。支持体30の材料としては、LT(LiTaO)、LN(LiNbO)、Si、ガラス、アルミナ等を用いる。そして、図3(F)に示すように、圧電単結晶基板1の一方の表面12に形成した絶縁膜32と、支持体30を、清浄化接合技術を用いて真空中で直接接合する(図2:S107)。清浄化接合とは、真空中でArイオン等を照射して接合面を活性化させた状態で接合するものであり、加熱を必要としない接合方法である。このような接合方法では、常温で接合できるため圧電膜と線膨張差のある支持基板を用いても接合後に反りが生じず、また親水化接合のように水素を抜くための加熱工程が不要であるため、圧電基板の圧電性劣化や、支持体と圧電基板との線膨脹差による応力発生が問題とならないので好ましい。 A support 30 is prepared. As a material for the support 30, LT (LiTaO 3 ), LN (LiNbO 3 ), Si, glass, alumina, or the like is used. Then, as shown in FIG. 3F, the insulating film 32 formed on the one surface 12 of the piezoelectric single crystal substrate 1 and the support 30 are directly bonded in a vacuum using a cleaning bonding technique (FIG. 3F). 2: S107). Clean bonding is a bonding method in which Ar ions or the like are irradiated in a vacuum and the bonding surfaces are activated, and does not require heating. In such a joining method, since bonding can be performed at room temperature, even if a support substrate having a linear expansion difference with the piezoelectric film is used, warping does not occur after joining, and a heating process for removing hydrogen is not required as in hydrophilic bonding. For this reason, it is preferable because piezoelectric deterioration of the piezoelectric substrate and generation of stress due to a difference in linear expansion between the support and the piezoelectric substrate are not a problem.

前述のように、絶縁膜32は、凹部16A,凹部16Bにはパターン形成していないので、凹部16A,凹部16Bにおいて圧電単結晶基板1と支持体30は接合されない。   As described above, since the insulating film 32 is not patterned in the recesses 16A and 16B, the piezoelectric single crystal substrate 1 and the support 30 are not bonded in the recesses 16A and 16B.

なお、この接合される面には、パーティクルや、接合前の鏡面処理時のスラリー残渣や活性化処理や親水化処理時に、有機物や金属系の不純物が接合界面に存在してしまう可能性が高いが、本プロセスでは圧電基板には絶縁膜が形成されており、直接接合界面が圧電基板とは接することの無い構造であるため、不純物やパーティクルに起因した圧電デバイスの特性不良は抑制できる。   In addition, there is a high possibility that organic substances and metal-based impurities are present at the bonding interface at the bonded surfaces when particles, slurry residue before mirror surface treatment before bonding, activation treatment, and hydrophilic treatment are performed. However, in this process, since an insulating film is formed on the piezoelectric substrate and the direct bonding interface does not come into contact with the piezoelectric substrate, the characteristic failure of the piezoelectric device due to impurities and particles can be suppressed.

次に、図4(A)に示すように、支持体30と、絶縁膜32が形成された圧電単結晶基板1と、を接合した複合圧電体を加熱し、イオン注入層100を剥離面とした剥離を行う(図2:S108)。これにより、支持体30、絶縁膜32及び圧電薄膜10からなる複合圧電基板2と、圧電単結晶基板(LT基板)1(不図示)に分離する。この際、減圧雰囲気下で加熱すれば、加熱温度を低くすることができる。   Next, as shown in FIG. 4A, the composite piezoelectric material obtained by bonding the support 30 and the piezoelectric single crystal substrate 1 on which the insulating film 32 is formed is heated, so that the ion implantation layer 100 is separated from the release surface. The peeling is performed (FIG. 2: S108). Thereby, the composite piezoelectric substrate 2 composed of the support 30, the insulating film 32 and the piezoelectric thin film 10 is separated from the piezoelectric single crystal substrate (LT substrate) 1 (not shown). At this time, the heating temperature can be lowered by heating in a reduced pressure atmosphere.

LT基板は、前記のように脆性が高くクラックなどを起点として劈開が伸展しやすい。しかし、上記のような工程により、水素イオンを注入したイオン注入層(LT基板の表面から1μmの深さ)100は、加熱により表面に沿ってマイクロキャビティが発生する。分離する圧電薄膜の厚みを5μm以下にした場合、イオン注入層100の端部とイオン非注入部14Aとの境界部100Aと、絶縁膜32と凹部16Aの境界部32Aとの間、及びイオン注入層100の端部とイオン非注入部14Bとの境界部100Bと、絶縁膜32と凹部16Bの境界部32Bとの間にクラックが発生して分離面が生成される。これにより、1μmの厚みの圧電薄膜10を含む複合圧電基板2と、圧電単結晶基板(LT基板)(不図示)に分離する。なお、実験によれば、分離するLT基板の厚みが5μmの場合で、分離面は、境界部100B及び境界部32Bから2μm以内の範囲に生成された。   As described above, the LT substrate is highly brittle and the cleavage is likely to be extended starting from cracks. However, the ion-implanted layer 100 (having a depth of 1 μm from the surface of the LT substrate) 100 into which hydrogen ions are implanted by the above-described process generates microcavities along the surface by heating. When the thickness of the piezoelectric thin film to be separated is 5 μm or less, the boundary 100A between the end of the ion implantation layer 100 and the ion non-implant 14A, the boundary 32A between the insulating film 32 and the recess 16A, and the ion implantation Cracks are generated between the boundary portion 100B between the end portion of the layer 100 and the non-ion-implanted portion 14B and the boundary portion 32B between the insulating film 32 and the recess 16B, thereby generating a separation surface. Thus, the composite piezoelectric substrate 2 including the piezoelectric thin film 10 having a thickness of 1 μm and a piezoelectric single crystal substrate (LT substrate) (not shown) are separated. According to the experiment, when the thickness of the LT substrate to be separated was 5 μm, the separation surface was generated within a range of 2 μm from the boundary portion 100B and the boundary portion 32B.

次に、このように剥離形成した圧電薄膜10の表面13と、圧電薄膜10を剥離した圧電単結晶基板の表面をCMP(Chemical Mechanical Planarization:化学機械研磨)処理等により研磨して表面粗さRaが1nm以下となるように平坦化する(図2:S109)。これにより、圧電デバイスの特性を良化させることができる。   Next, the surface 13 of the piezoelectric thin film 10 thus peeled and the surface of the piezoelectric single crystal substrate from which the piezoelectric thin film 10 has been peeled are polished by a CMP (Chemical Mechanical Planarization) process or the like to obtain a surface roughness Ra. Is flattened so as to be 1 nm or less (FIG. 2: S109). Thereby, the characteristic of a piezoelectric device can be improved.

圧電薄膜10を分離した圧電単結晶基板は、別の複合圧電基板2を作成するための素材として再利用する。   The piezoelectric single crystal substrate from which the piezoelectric thin film 10 is separated is reused as a material for producing another composite piezoelectric substrate 2.

続いて、複合圧電基板2には、圧電性回復のための基板加熱処理を行う(図2:S110)。イオン注入により受けた結晶のひずみを緩和するためには、450℃以上での加熱が望ましい。この工程によって、イオン注入時にLT単結晶内に残留していた水素元素によってひずんでいた結晶が、注入水素イオンが抜けることによりその結晶性回復し、Liも本来の分極された状態のサイトに復帰することで圧電性が回復する。   Subsequently, the composite piezoelectric substrate 2 is subjected to a substrate heating process for restoring the piezoelectricity (FIG. 2: S110). Heating at 450 ° C. or higher is desirable in order to relieve the distortion of crystals received by ion implantation. By this step, the crystal that has been distorted by the hydrogen element remaining in the LT single crystal at the time of ion implantation recovers its crystallinity due to the removal of the implanted hydrogen ion, and Li also returns to the original polarized site. By doing so, the piezoelectricity is restored.

次に、図4(C)に示すように、圧電薄膜10の表面13上に、上部電極60やパッド電極61等の上面電極パターンを形成する(図2:S111)。電極材料は、要求されるデバイスの特性に合わせ選択すると良い。   Next, as shown in FIG. 4C, upper surface electrode patterns such as the upper electrode 60 and the pad electrode 61 are formed on the surface 13 of the piezoelectric thin film 10 (FIG. 2: S111). The electrode material may be selected in accordance with required device characteristics.

次に、図4(D)に示すように、パッド電極61上にバンプ90を形成する(図2:S112)。そして、図4(E)に示すように、マルチ状態の複合圧電基板2を切断して個別の薄膜型圧電デバイスを切り出す(図2:S113)。このような製造工程により、表面波デバイスを製造できる。   Next, as shown in FIG. 4D, bumps 90 are formed on the pad electrodes 61 (FIG. 2: S112). Then, as shown in FIG. 4E, the multi-state composite piezoelectric substrate 2 is cut to cut out individual thin film piezoelectric devices (FIG. 2: S113). A surface wave device can be manufactured by such a manufacturing process.

次に、本発明の第2実施形態に係る圧電デバイスの製造方法について、フローチャート図に示す工程に沿って、圧電デバイスの製造過程の模式図を参照して説明する。以下の説明では、圧電デバイスとして、圧電単結晶基板を用いたF−BAR用の薄膜型圧電デバイスを例に説明する。   Next, a method for manufacturing a piezoelectric device according to a second embodiment of the present invention will be described with reference to the schematic diagram of the manufacturing process of the piezoelectric device along the steps shown in the flowchart. In the following description, a thin film piezoelectric device for F-BAR using a piezoelectric single crystal substrate will be described as an example of the piezoelectric device.

図5は、本発明の第1の実施形態に係る薄膜型圧電デバイスの製造方法を示すフローチャートである。図6,図7は、図5に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。   FIG. 5 is a flowchart showing a method for manufacturing a thin film piezoelectric device according to the first embodiment of the present invention. 6 and 7 are diagrams schematically showing a manufacturing process of the thin film piezoelectric device formed by the manufacturing flow shown in FIG.

第2実施形態に係る圧電デバイスの製造方法では、イオン注入層100を形成するまでの工程(ステップS201〜S202)が、第1実施形態に係る圧電デバイスの製造方法のステップS101〜S102と同じである。   In the piezoelectric device manufacturing method according to the second embodiment, the steps (steps S201 to S202) until the ion implantation layer 100 is formed are the same as steps S101 to S102 of the piezoelectric device manufacturing method according to the first embodiment. is there.

すなわち、図3(A)に示すように、ウエハホルダ22で圧電単結晶基板1を保持し、基板の一方の表面12の外周部において複数箇所を固定治具で固定する。同図では、一例として基板の一方の表面12における外周部の2箇所に固定治具21Aと固定治具21Bを取り付けて、圧電単結晶基板1を固定する(図5:S201)。   That is, as shown in FIG. 3A, the piezoelectric single crystal substrate 1 is held by the wafer holder 22, and a plurality of locations are fixed by a fixing jig on the outer peripheral portion of one surface 12 of the substrate. In the drawing, as an example, the fixing jig 21A and the fixing jig 21B are attached to two locations on the outer peripheral portion of the one surface 12 of the substrate, and the piezoelectric single crystal substrate 1 is fixed (FIG. 5: S201).

そして、基板の一方の表面12(イオン注入面に相当)側から水素イオンを注入して、圧電単結晶基板1内にイオン注入層100を形成する(図5:S202)。   Then, hydrogen ions are implanted from the side of one surface 12 (corresponding to the ion implantation surface) of the substrate to form the ion implantation layer 100 in the piezoelectric single crystal substrate 1 (FIG. 5: S202).

図6(A)に示すように、イオン注入層100を形成後の圧電単結晶基板1の一方の表面12に所定の厚みの下部電極20、パッド電極51A及びパッド電極51Bを形成する(図5:S203)。電極材料は、要求されるデバイスの特性に合わせて、Mo、W、Al、Ni、またはそれらの多層構造にすると良い。また、電極材料の種類に応じて、EB蒸着、スパッタリング、CVD等を用いて形成すると良い。   As shown in FIG. 6A, a lower electrode 20, a pad electrode 51A, and a pad electrode 51B having a predetermined thickness are formed on one surface 12 of the piezoelectric single crystal substrate 1 after the ion implantation layer 100 is formed (FIG. 5). : S203). The electrode material may be Mo, W, Al, Ni, or a multilayer structure thereof in accordance with required device characteristics. Moreover, it is good to form using EB vapor deposition, sputtering, CVD, etc. according to the kind of electrode material.

図6(A)に示すように、下部電極20の上部に犠牲層40を形成する(図5:S204)。犠牲層40には、後述の工程で行う犠牲層除去時に下部電極と選択性を得られるようなエッチングガスもしくはエッチング液を選択できる材料を選ぶと良い。Ni・Cu・Alなどの金属や、SiO・ZnO・PSG(フォスフォシリケートグラス)などの絶縁膜や有機膜などが、犠牲層材料として用いることができる。犠牲層40は、材料の種類に応じて、EB蒸着、スパッタリング、CVD等により形成すると良い。 As shown in FIG. 6A, a sacrificial layer 40 is formed on the lower electrode 20 (FIG. 5: S204). For the sacrificial layer 40, it is preferable to select a material capable of selecting an etching gas or an etchant that can obtain selectivity with the lower electrode when the sacrificial layer is removed in a process described later. Metals such as Ni, Cu, and Al, insulating films and organic films such as SiO 2 , ZnO, and PSG (phosphosilicate glass) can be used as the sacrificial layer material. The sacrificial layer 40 may be formed by EB vapor deposition, sputtering, CVD, or the like depending on the type of material.

次に、圧電単結晶基板1の一方の表面12にメンブレン支持層33を形成する。メンブレン支持層33は、後述する支持体との貼り合わせ時に凹部18Aと凹部18Bが支持体と接触しないような凹部となるようにパターンを形成する。メンブレン支持層33は、第1実施形態における絶縁膜32を兼ねている。   Next, a membrane support layer 33 is formed on one surface 12 of the piezoelectric single crystal substrate 1. The membrane support layer 33 forms a pattern so that the recesses 18A and the recesses 18B are not in contact with the support when bonded to the support described later. The membrane support layer 33 also serves as the insulating film 32 in the first embodiment.

メンブレン支持層33は、第1実施形態におけるステップS103〜ステップS105と同様に形成する。すなわち、図6(B)に示すように、圧電単結晶基板1の一方の表面12において固定治具21Aと固定治具21Bを取り付けた部分(イオン非注入部14A,14Bに相当する領域)に、フォトリソグラフィ法によりレジスト膜17Aとレジスト膜17Bを形成する(図5:S205)。   The membrane support layer 33 is formed in the same manner as Steps S103 to S105 in the first embodiment. That is, as shown in FIG. 6 (B), a portion (an area corresponding to the non-ion-implanted portions 14A and 14B) where the fixing jig 21A and the fixing jig 21B are attached on one surface 12 of the piezoelectric single crystal substrate 1. Then, a resist film 17A and a resist film 17B are formed by photolithography (FIG. 5: S205).

図6(C)に示すように、圧電単結晶基板1の一方の表面12に、メンブレン支持層(絶縁膜)33を形成する(図5:S206)。図3(D)に示すように、レジスト剥離液に浸漬して、レジスト膜17Aとレジスト膜17Bおよびレジスト膜17A,17B上のメンブレン支持層33を除去する(図5:S207)。これにより、圧電単結晶基板1の一方の表面12におけるレジスト膜17Aとレジスト膜17Bを形成していない部分(イオン注入層100に相当する領域)に、メンブレン支持層(絶縁膜)33を形成したことになる。   As shown in FIG. 6C, a membrane support layer (insulating film) 33 is formed on one surface 12 of the piezoelectric single crystal substrate 1 (FIG. 5: S206). As shown in FIG. 3D, the resist film 17A, the resist film 17B, and the membrane support layer 33 on the resist films 17A and 17B are removed by immersion in a resist stripping solution (FIG. 5: S207). As a result, the membrane support layer (insulating film) 33 was formed on the portion of the surface 12 of the piezoelectric single crystal substrate 1 where the resist film 17A and the resist film 17B were not formed (region corresponding to the ion implantation layer 100). It will be.

メンブレン支持層33の材料としては、SiO、SiN、Al、マグネシアなどを、スパッタリングやCVDを用いて形成すると良い。また、膜剥がれの要因となる薄膜の応力はできるだけ低く抑えると良い。 As the material of the membrane-supporting layer 33, SiO 2, SiN, Al 2 O 3, magnesia, etc., it may be formed by using a sputtering or CVD. Further, the stress of the thin film, which causes film peeling, should be kept as low as possible.

次に、メンブレン支持層33の表面をCMP処理等により平坦化する(図5:S208)。   Next, the surface of the membrane support layer 33 is planarized by CMP processing or the like (FIG. 5: S208).

支持体30を準備する。支持体30の材料としては、LT(LiTaO)、LN(LiNbO)、Si、ガラス、アルミナ等を用いる。そして、図6(E)に示すように、メンブレン支持層33と支持体30を、清浄化接合技術を用いて真空中で直接接合する(図5:S209)。レジスト膜17Aとレジスト膜17Bを除去した凹部18A,18Bにはメンブレン支持層33は形成されていないので、凹部18A,18Bでは圧電単結晶基板1と支持体30は接合しない。 A support 30 is prepared. As a material for the support 30, LT (LiTaO 3 ), LN (LiNbO 3 ), Si, glass, alumina, or the like is used. Then, as shown in FIG. 6E, the membrane support layer 33 and the support 30 are directly bonded in a vacuum using a cleaning bonding technique (FIG. 5: S209). Since the membrane support layer 33 is not formed in the recesses 18A and 18B from which the resist film 17A and the resist film 17B have been removed, the piezoelectric single crystal substrate 1 and the support 30 are not joined in the recesses 18A and 18B.

図7(A)に示すように、圧電単結晶基板1と支持体30を接合した基板を加熱し、イオン注入層100を剥離面とした剥離を行う(図5:S210)。図4(A)に基づいて説明したように、圧電単結晶基板1では、分離する圧電薄膜の厚みを5μm以下にした場合、イオン注入層100の端部とイオン非注入部14Aとの境界部100Aと、絶縁膜32と凹部16Aの境界部32Aとの間、及びイオン注入層100の端部とイオン非注入部14Bとの境界部100Bと、絶縁膜32と凹部16Bの境界部32Bとの間にクラックが発生して分離面が生成される。これにより、安定して複合圧電基板3を生成できる。また、メンブレン構造とするため、メンブレン支持層33、下部電極20、パッド電極51A、パッド電極51B、及び犠牲層40がある状態でも、イオン非注入部に相当する領域が凹となり支持体30と貼り合わされないようにしておけば、圧電単結晶基板1、支持体30のいずれも割れや欠けの問題が起こらない。   As shown in FIG. 7A, the substrate on which the piezoelectric single crystal substrate 1 and the support 30 are bonded is heated to perform separation using the ion implantation layer 100 as a separation surface (FIG. 5: S210). As described with reference to FIG. 4A, in the piezoelectric single crystal substrate 1, when the thickness of the piezoelectric thin film to be separated is 5 μm or less, the boundary portion between the end portion of the ion implantation layer 100 and the non-ion implantation portion 14A. 100A and the boundary 32A between the insulating film 32 and the recess 16A, the boundary 100B between the end of the ion implantation layer 100 and the ion non-implanted portion 14B, and the boundary 32B between the insulating film 32 and the recess 16B. Cracks are generated in the middle and a separation surface is generated. Thereby, the composite piezoelectric substrate 3 can be generated stably. Further, because of the membrane structure, the region corresponding to the non-ion-implanted portion becomes concave and is attached to the support 30 even when the membrane support layer 33, the lower electrode 20, the pad electrode 51A, the pad electrode 51B, and the sacrificial layer 40 are present. If they are not matched, neither the piezoelectric single crystal substrate 1 nor the support 30 will have a problem of cracking or chipping.

次に、図7(B)に示すように、剥離形成した圧電薄膜10の表面13と、圧電薄膜10を剥離した圧電単結晶基板(不図示)の表面をCMP処理等により研磨して表面粗さRaが1nm以下となるように平坦化する(図5:S211)。   Next, as shown in FIG. 7B, the surface 13 of the peeled piezoelectric thin film 10 and the surface of the piezoelectric single crystal substrate (not shown) from which the piezoelectric thin film 10 has been peeled are polished by CMP or the like to roughen the surface. Planarization is performed so that Ra is 1 nm or less (FIG. 5: S211).

圧電薄膜10を分離した圧電単結晶基板1は、別の複合圧電基板3を作成するための素材として再利用する。   The piezoelectric single crystal substrate 1 from which the piezoelectric thin film 10 is separated is reused as a material for producing another composite piezoelectric substrate 3.

続いて、複合圧電基板3には、圧電性回復のための基板加熱処理を行う(図5:S212)。   Subsequently, the composite piezoelectric substrate 3 is subjected to a substrate heating process for restoring the piezoelectricity (FIG. 5: S212).

次に、圧電薄膜10の表面13上に、上部電極50やパッド電極52A,52B等の上面電極パターンを形成する(図5:S213)。電極材料は下部電極20と同様に、要求されるデバイスの特性に合わせ選択すると良い。   Next, upper surface electrode patterns such as the upper electrode 50 and the pad electrodes 52A and 52B are formed on the surface 13 of the piezoelectric thin film 10 (FIG. 5: S213). As with the lower electrode 20, the electrode material may be selected according to the required device characteristics.

続いて、上部電極50が形成された圧電薄膜10の表面にレジスト膜(不図示)を形成する(図5:S214)。そして、フォトリソグラフィ技術を用いて、図5(B)に示すように、レジスト膜に、犠牲層を除去するためのエッチング窓を形成する(図5:S215)。同時に下部電極配線の取り出し窓の形成も行う。   Subsequently, a resist film (not shown) is formed on the surface of the piezoelectric thin film 10 on which the upper electrode 50 is formed (FIG. 5: S214). Then, using a photolithography technique, an etching window for removing the sacrificial layer is formed in the resist film as shown in FIG. 5B (FIG. 5: S215). At the same time, a lower electrode wiring extraction window is formed.

次に、エッチング窓からエッチングガスまたはエッチング液を導入することで、犠牲層40を除去する(図5:S216)。これにより、単体の薄膜型圧電デバイスの下部電極20及び上部電極50が形成される領域に対応する犠牲層40が形成された空間は、空隙層80となる。ウエットエッチング液またはエッチングガスは、メンブレン支持層33や上部電極60や下部電極20に対して影響を与えないものを選択すると良い。   Next, the sacrificial layer 40 is removed by introducing an etching gas or an etchant from the etching window (FIG. 5: S216). Thereby, the space in which the sacrificial layer 40 corresponding to the region in which the lower electrode 20 and the upper electrode 50 of the single thin film piezoelectric device are formed becomes the void layer 80. It is preferable to select a wet etching solution or etching gas that does not affect the membrane support layer 33, the upper electrode 60, and the lower electrode 20.

犠牲層40の除去を行った後、レジスト膜の除去を行う(図5:S217)。   After removing the sacrificial layer 40, the resist film is removed (FIG. 5: S217).

次に、図7(C)に示すように、パッド電極52A,52B上にバンプ91を形成する(図5:S218)。そして、図7(D)に示すように、マルチ状態の複合圧電基板3を切断して個別の薄膜型圧電デバイスを切り出す(図5:S219)。このような製造工程により、F−BARタイプの薄膜型圧電デバイスを製造できる。   Next, as shown in FIG. 7C, bumps 91 are formed on the pad electrodes 52A and 52B (FIG. 5: S218). Then, as shown in FIG. 7D, the multi-state composite piezoelectric substrate 3 is cut to cut out individual thin film piezoelectric devices (FIG. 5: S219). By such a manufacturing process, an F-BAR type thin film piezoelectric device can be manufactured.

なお、本発明の実施形態に係る圧電デバイスの製造方法は、F−BARや表面波デバイスの他にも、各種圧電デバイスに適用することが可能である。例えば、圧電振動モーター、ジャイロ等にも適用できる。   In addition, the manufacturing method of the piezoelectric device which concerns on embodiment of this invention is applicable to various piezoelectric devices other than F-BAR and a surface wave device. For example, it can be applied to a piezoelectric vibration motor, a gyro, and the like.

なお、圧電単結晶基板側に絶縁膜を形成する例を示したが、これに限らず、支持体側に絶縁膜を形成し、圧電単結晶基板の裏面におけるイオン注入層に相当する領域に絶縁膜を接合しても良い。   In addition, although the example which forms an insulating film in the piezoelectric single crystal substrate side was shown, not only this but an insulating film is formed in a support body side, and an insulating film is formed in the area | region equivalent to the ion implantation layer in the back surface of a piezoelectric single crystal substrate May be joined.

また、圧電単結晶基板の裏面において、絶縁膜を全体に形成し、非イオン注入部に相当する領域ついて、絶縁膜をエッチングにより除去しても良い。   In addition, an insulating film may be formed on the entire back surface of the piezoelectric single crystal substrate, and the insulating film may be removed by etching for a region corresponding to the non-ion implanted portion.

1−圧電単結晶基板、2,3−複合圧電基板、10−圧電薄膜、14A,14B−イオン非注入部、15A〜15B−レジスト膜、16A,16B,18A,18B−凹部、20−下部電極、21A,21B−固定治具、30−支持体、32−絶縁膜、33−メンブレン支持層(絶縁膜)、40−犠牲層、51A,51B,61A,61B−パッド電極、60−上部電極、70−レジスト膜、71−エッチング窓、80−空隙層、90,91−パンプ、100−イオン注入層 1-piezoelectric single crystal substrate, 2,3-composite piezoelectric substrate, 10-piezoelectric thin film, 14A, 14B-ion non-implanted portion, 15A-15B-resist film, 16A, 16B, 18A, 18B-recess, 20-lower electrode 21A, 21B-fixing jig, 30-support, 32-insulating film, 33-membrane supporting layer (insulating film), 40-sacrificial layer, 51A, 51B, 61A, 61B-pad electrode, 60-upper electrode, 70-resist film, 71-etching window, 80-gap layer, 90,91-pump, 100-ion implantation layer

Claims (3)

支持体に支持された圧電薄膜を備える圧電デバイスの製造方法であって、
圧電基板のイオン注入面からイオンを注入して、前記圧電基板内にイオン注入層を形成するイオン注入工程と、
前記イオン注入面において、イオンが注入されないイオン非注入部に対応する領域を除く他の領域に、絶縁膜を形成する膜形成工程と、
前記絶縁膜に支持体を接合する接合工程と、
加熱を行うことで前記支持体が接合された圧電基板から圧電薄膜を剥離・分離する分離工程と、
を備えた圧電デバイスの製造方法。
A method of manufacturing a piezoelectric device comprising a piezoelectric thin film supported by a support,
An ion implantation step of implanting ions from an ion implantation surface of the piezoelectric substrate to form an ion implantation layer in the piezoelectric substrate;
A film forming step of forming an insulating film in a region other than a region corresponding to an ion non-implanted portion where ions are not implanted on the ion implantation surface;
A bonding step of bonding a support to the insulating film;
A separation step of peeling and separating the piezoelectric thin film from the piezoelectric substrate to which the support is bonded by heating;
A method for manufacturing a piezoelectric device comprising:
前記膜形成工程は、
フォトリソグラフィ法により前記イオン非注入部に相当する領域にレジスト膜を形成する工程と、
前記イオン注入面の前記イオン非注入部を除く他の領域に絶縁膜を形成する工程と、
前記イオン非注入部に形成したレジスト膜を除去する工程と、
を備えた請求項1に記載の圧電デバイスの製造方法。
The film forming step includes
Forming a resist film in a region corresponding to the non-ion-implanted portion by a photolithography method;
Forming an insulating film in a region other than the non-ion-implanted portion of the ion-implanted surface;
Removing the resist film formed on the non-ion-implanted portion;
The manufacturing method of the piezoelectric device of Claim 1 provided with these.
前記圧電基板は、タンタル酸リチウムまたはニオブ酸リチウムを材料とする請求項1または2に記載の圧電デバイスの製造方法。   The method for manufacturing a piezoelectric device according to claim 1, wherein the piezoelectric substrate is made of lithium tantalate or lithium niobate.
JP2009276488A 2009-12-04 2009-12-04 Method for manufacturing piezoelectric device Active JP5471379B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009276488A JP5471379B2 (en) 2009-12-04 2009-12-04 Method for manufacturing piezoelectric device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276488A JP5471379B2 (en) 2009-12-04 2009-12-04 Method for manufacturing piezoelectric device

Publications (2)

Publication Number Publication Date
JP2011120062A true JP2011120062A (en) 2011-06-16
JP5471379B2 JP5471379B2 (en) 2014-04-16

Family

ID=44284823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276488A Active JP5471379B2 (en) 2009-12-04 2009-12-04 Method for manufacturing piezoelectric device

Country Status (1)

Country Link
JP (1) JP5471379B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141168A1 (en) * 2012-03-23 2013-09-26 株式会社村田製作所 Elastic wave device and manufacturing method for same
JPWO2016098526A1 (en) * 2014-12-18 2017-07-27 株式会社村田製作所 Elastic wave device and manufacturing method thereof
CN110085736A (en) * 2019-04-28 2019-08-02 厦门市三安集成电路有限公司 A kind of manufacturing method and application of thin film single crystal piezoelectric material composite substrate
CN116721966A (en) * 2023-08-11 2023-09-08 青禾晶元(天津)半导体材料有限公司 Method for improving thickness uniformity of piezoelectric film, piezoelectric substrate and application

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145862A (en) * 1997-07-24 1999-02-16 Denso Corp Manufacture of semiconductor substrate
JP2003017967A (en) * 2001-06-29 2003-01-17 Toshiba Corp Surface acoustic wave element and its manufacturing method
JP2006524016A (en) * 2003-03-03 2006-10-19 クリー インコーポレイテッド Nitride-based integrated acoustic wave device and method for manufacturing nitride-based integrated acoustic wave device
JP2008516460A (en) * 2004-10-12 2008-05-15 コミツサリア タ レネルジー アトミーク Planar transport resonant heterostructure manufacturing method
JP2008311627A (en) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
WO2009081651A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Composite piezoelectric substrate manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145862A (en) * 1997-07-24 1999-02-16 Denso Corp Manufacture of semiconductor substrate
JP2003017967A (en) * 2001-06-29 2003-01-17 Toshiba Corp Surface acoustic wave element and its manufacturing method
JP2006524016A (en) * 2003-03-03 2006-10-19 クリー インコーポレイテッド Nitride-based integrated acoustic wave device and method for manufacturing nitride-based integrated acoustic wave device
JP2008516460A (en) * 2004-10-12 2008-05-15 コミツサリア タ レネルジー アトミーク Planar transport resonant heterostructure manufacturing method
JP2008311627A (en) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
WO2009081651A1 (en) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. Composite piezoelectric substrate manufacturing method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013141168A1 (en) * 2012-03-23 2013-09-26 株式会社村田製作所 Elastic wave device and manufacturing method for same
CN104205629A (en) * 2012-03-23 2014-12-10 株式会社村田制作所 Elastic wave device and manufacturing method for same
JPWO2013141168A1 (en) * 2012-03-23 2015-08-03 株式会社村田製作所 Elastic wave device and manufacturing method thereof
EP2830216A4 (en) * 2012-03-23 2016-04-27 Murata Manufacturing Co Elastic wave device and manufacturing method for same
US9413334B2 (en) 2012-03-23 2016-08-09 Murata Manufacturing Co., Ltd. Elastic wave device using SH surface acoustic wave
CN104205629B (en) * 2012-03-23 2016-12-28 株式会社村田制作所 Acoustic wave device and manufacture method thereof
JPWO2016098526A1 (en) * 2014-12-18 2017-07-27 株式会社村田製作所 Elastic wave device and manufacturing method thereof
CN110085736A (en) * 2019-04-28 2019-08-02 厦门市三安集成电路有限公司 A kind of manufacturing method and application of thin film single crystal piezoelectric material composite substrate
CN116721966A (en) * 2023-08-11 2023-09-08 青禾晶元(天津)半导体材料有限公司 Method for improving thickness uniformity of piezoelectric film, piezoelectric substrate and application
CN116721966B (en) * 2023-08-11 2023-10-31 青禾晶元(天津)半导体材料有限公司 Method for improving thickness uniformity of piezoelectric film, piezoelectric substrate and application

Also Published As

Publication number Publication date
JP5471379B2 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
CN108781064B (en) Joint method
CN108886347B (en) Joint method
JP6396853B2 (en) Method for manufacturing composite wafer having oxide single crystal thin film
JP6396852B2 (en) Method for manufacturing composite wafer having oxide single crystal thin film
JP6043717B2 (en) Method of embedding piezoelectric material
KR20110126532A (en) Method for manufacturing composite piezoelectric substrate and piezoelectric device
JP2010109949A (en) Method of manufacturing electronic device and method of manufacturing piezoelectric device
JP5522263B2 (en) Piezoelectric device and method for manufacturing piezoelectric device
JP5152410B2 (en) Method for manufacturing piezoelectric device
JP2015188253A (en) piezoelectric device
JP4277469B2 (en) Method for producing bonded wafer and bonded wafer
US8764998B2 (en) Method for manufacturing composite substrate
JP5471379B2 (en) Method for manufacturing piezoelectric device
JP5277999B2 (en) Manufacturing method of composite substrate
CN111030628A (en) Method for preparing bulk acoustic wave resonator
JP2011124738A (en) Method of manufacturing piezoelectric device
JP5983834B2 (en) Method for manufacturing acoustic wave device
TW202220243A (en) Method for transferring a membrane
CN113411064A (en) Film bulk acoustic wave device and preparation method thereof
JP2010161671A (en) Method for manufacturing piezoelectric device
KR102658526B1 (en) Method for manufacturing composite wafer with oxide single crystal thin film
JP2023087907A (en) Semiconductor device and method for manufacturing semiconductor device
JP2023519166A (en) Method for manufacturing laminated structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5471379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150