JP2011119907A - 帯域通過フィルタとこれを用いた電子機器 - Google Patents
帯域通過フィルタとこれを用いた電子機器 Download PDFInfo
- Publication number
- JP2011119907A JP2011119907A JP2009274571A JP2009274571A JP2011119907A JP 2011119907 A JP2011119907 A JP 2011119907A JP 2009274571 A JP2009274571 A JP 2009274571A JP 2009274571 A JP2009274571 A JP 2009274571A JP 2011119907 A JP2011119907 A JP 2011119907A
- Authority
- JP
- Japan
- Prior art keywords
- line
- conductor layer
- insulator
- impedance line
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】通過帯域の高周波側で広い減衰域を有する帯域通過フィルタを実用的なサイズで実現する。
【解決手段】絶縁体の内部又は表面において絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、絶縁体の側面に配置され平面グランド導体に接続された側面グランド導体とを備えた帯域通過フィルタにおいて、第一の高インピーダンス線路の一端と、第二の高インピーダンス線路の一端と、線路導体層の一端とが互いに接続され、第一の高インピーダンス線路の他端と第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、線路導体層の他端はグランドに接続されて構成された。
【選択図】図1
【解決手段】絶縁体の内部又は表面において絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、絶縁体の側面に配置され平面グランド導体に接続された側面グランド導体とを備えた帯域通過フィルタにおいて、第一の高インピーダンス線路の一端と、第二の高インピーダンス線路の一端と、線路導体層の一端とが互いに接続され、第一の高インピーダンス線路の他端と第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、線路導体層の他端はグランドに接続されて構成された。
【選択図】図1
Description
本発明は、複数の絶縁体層を積層してなる帯域通過フィルタと、これを備えた電子機器に関する。
従来から、ストリップ線路あるいはマイクロストリップ線路を用いた帯域通過フィルタが種々提案されている。
図21は従来技術に係るマイクロストリップ線路を用いた帯域通過フィルタ(以下、従来例という。)の構成を示す斜視図である。図21において、1001は裏面全面にグランド導体(図示せず。)が形成されなる誘電体セラミック基板であり、1011a,1011b,1011cはマイクロストリップ線路である。これらのマイクロストリップ線路1011a,1011b,1011cは直列に接続されて一本のステップインピーダンスマイクロストリップ線路を構成する。これらのマイクロストリップ線路のうち、1011a,1011bは線路幅が狭い高インピーダンス部を構成し、1011cは線路1011a,1011bよりも広い線路幅を有して低インピーダンス部を構成する。また、1012,1013は入出力マイクロストリップ線路であり、マイクロストリップ線路1011a,1011bとそれぞれ平行に所定の間隔をあけて配置されている。前記ステップインピーダンスマイクロストリップ線路の両端は解放になっており、入出力マイクロストリップ線路1012と1013は片端が入出力端子1014,1015に接続され他端は解放されている。
ここで、高インピーダンス部を構成するマイクロストリップ線路1011aと1011bは1/4波長の電気長を有し、低インピーダンス部を構成するマイクロストリップ線路1011cは1/2波長の電気長を有し、その結果、前記ステップインピーダンスマイクロストリップ線路の全電気長は1波長分の長さとなる。
誘電体セラミック基板1001の誘電率を7.5とし、その誘電損失(tanδ)を0.001、その厚みを0.5mmとした。また、マイクロストリップ線路1011a,1011b,1011c及び入出力マイクロストリップ線路1012,1013の導体材料については導電率が4×107S/mとなる銀を用いた。
さらに、マイクロストリップ線路1011aと1011bの幅を80μmとし、その長さを8.65mmとし、マイクロストリップ線路1011cの幅を700μmとし、その長さを16mmとし、入出力マイクロストリップ線路1012,1013はマイクロストリップ線路1011a,1011bと同じ幅と長さでそれぞれ80μm、8.65mmとした。そして、マイクロストリップ線路1011aと入出力マイクロストリップ線路1012との間隔、及びマイクロストリップ線路1011bと入出力マイクロストリップ線路1013との間隔を、どちらも45μmに設定した。以上のように設定された帯域通過フィルタについてのシミュレーション結果を以下に示す。
図22は図21の帯域通過フィルタのシミュレーション結果を示す透過係数S21及び反射係数S11の周波数特性を示すグラフである。
図22から明らかなように、帯域通過フィルタの中心周波数は約4GHzとなるが、ステップインピーダンスマイクロストリップ線路の全長は約33mmである。また、マイクロストリップ線路1011aと入出力マイクロストリップ線路1012とで形成される結合線路の偶モードインピーダンスは約140Ωであり、奇モードインピーダンスは約30Ωであり平均値が約85Ωである。一方でマイクロストリップ線路1011cのインピーダンスは約45Ωなので、高インピーダンス部と低インピーダンス部のインピーダンス比は約1.9倍となる。その結果、通過帯域幅は1.9GHz〜6.2GHzとなり、これは比帯域幅(通過帯域幅と帯域の中心周波数との比)としては106%に相当する。
なお、本出願に関連する先行技術文献として、下記の文献が知られている。
Sheng Sun et al., "Capacitive-Ended Interdigital Coupled Lines for UWB Bandpass Filters with Improved Out-of-Band Performances", IEEE Microwave and Wireless Components Letters, August 2006, Vol. 16, No. 8, pp. 440-442.
上述の従来例の構成では、帯域通過フィルタの長さは、実際に求められるフィルタデバイスのサイズ2mm程度と比較して約17倍も大きい。中心周波数が8GHzであれば、約1/2の長さですむが、それでも全長は約17mmとなり、比較的大きいという問題点があった。誘電体セラミクス基板1001の誘電率を大きくすれば、誘電率の平方根に反比例して短くなる。例えば、誘電率が55であるような材料を使えば、中心周波数が8MHzなら長さを約6mmにできる。このサイズでも依然として実用的な大きさではない。
また、通過帯域の高周波側の減衰域を見ると20dB以上の減衰が8.25GHzから9.5GHzまでの狭い範囲でしか確保できていない。一つの原因は、このようなフィルタの構造の場合、低インピーダンス線路と高インピーダンス線路のインピーダンス比を大きくとることができないため、通過帯域幅が広くなってしまうこと、それぞれの電気長が理想値から1%程度でもずれると、中心周波数の2倍の周波数付近に不要な通過応答が現れてしまうことが原因である。
本発明の目的は上述の問題を解決して、通過帯域の高周波側で広い減衰域を有する帯域通過フィルタを実用的なサイズで実現することができる帯域通過フィルタ及びそれを用いた電子機器を提供することにある。
本発明に係る帯域通過フィルタは、
絶縁体の内部又は表面において前記絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、
前記平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、
前記低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、
前記絶縁体の側面に配置され前記平面グランド導体に電気的に接続された側面グランド導体とを備え、
前記第一の高インピーダンス線路の一端と、前記第二の高インピーダンス線路の一端と、前記線路導体層の一端とが互いに電気的に接続され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、
前記線路導体層の他端はグランドに接続されたことを特徴とする。
絶縁体の内部又は表面において前記絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、
前記平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、
前記低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、
前記絶縁体の側面に配置され前記平面グランド導体に電気的に接続された側面グランド導体とを備え、
前記第一の高インピーダンス線路の一端と、前記第二の高インピーダンス線路の一端と、前記線路導体層の一端とが互いに電気的に接続され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、
前記線路導体層の他端はグランドに接続されたことを特徴とする。
前記帯域通過フィルタにおいて、前記平面グランド導体層は一対の平面グランド導体層部分から構成されたことを特徴とする。
また、前記帯域通過フィルタにおいて、前記低インピーダンス線路は複数の分割低インピーダンス線路に分割されて構成され、
前記各分割低インピーダンス線路はそれぞれ、互いに前記絶縁体の厚み方向に積層された複数の線路導体層を含み、
前記複数の線路導体層は互いに接続ビア導体によって接続されたことを特徴とする。
前記各分割低インピーダンス線路はそれぞれ、互いに前記絶縁体の厚み方向に積層された複数の線路導体層を含み、
前記複数の線路導体層は互いに接続ビア導体によって接続されたことを特徴とする。
さらに、前記帯域通過フィルタにおいて、前記低インピーダンス線路の両側の端部は、前記絶縁体の厚み方向に実質的に同一の高さに配置されたことを特徴とする。
またさらに、前記帯域通過フィルタにおいて、前記線路導体層は第一の線路導体層と第二の線路導体層とを含み、
前記第一の線路導体層と前記第二の線路導体層は、互いに少なくとも一部が重なるように所定の距離をおいて対向するように配置されたことを特徴とする。
前記第一の線路導体層と前記第二の線路導体層は、互いに少なくとも一部が重なるように所定の距離をおいて対向するように配置されたことを特徴とする。
またさらに、前記帯域通過フィルタにおいて、前記第一の線路導体層の一端が前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端に接続され、かつ、前記第一の線路導体層の他端が開放され、
前記第二の線路導体層の一端がグランドに接続され、かつ前記第二の線路導体層の他端が開放されたことを特徴とする。
前記第二の線路導体層の一端がグランドに接続され、かつ前記第二の線路導体層の他端が開放されたことを特徴とする。
また、前記帯域通過フィルタにおいて、前記複数の分割低インピーダンス線路層は第一の分割低インピーダンス線路と第二の分割低インピーダンス線路とを含み、
前記第一の分割低インピーダンス線路は複数の第一の線路導体層を含み、
前記第二の分割低インピーダンス線路は複数の第二の線路導体層を含み、
前記各第一の線路導体層は互いに複数の第一の接続ビア導体によって接続され、
前記各第二の線路導体層は互いに複数の第二の接続ビア導体によって接続され、
前記第一の分割低インピーダンス線路及び前記第二の分割低インピーダンス線路は、前記各分割低インピーダンス線路の長手方向に対して実質的に垂直な面であって、前記各分割低インピーダンス線路の各線路導体層の面に対して垂直となる面に関して実質的に対称であることを特徴とする。
前記第一の分割低インピーダンス線路は複数の第一の線路導体層を含み、
前記第二の分割低インピーダンス線路は複数の第二の線路導体層を含み、
前記各第一の線路導体層は互いに複数の第一の接続ビア導体によって接続され、
前記各第二の線路導体層は互いに複数の第二の接続ビア導体によって接続され、
前記第一の分割低インピーダンス線路及び前記第二の分割低インピーダンス線路は、前記各分割低インピーダンス線路の長手方向に対して実質的に垂直な面であって、前記各分割低インピーダンス線路の各線路導体層の面に対して垂直となる面に関して実質的に対称であることを特徴とする。
さらに、前記帯域通過フィルタにおいて、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路のそれぞれの中間部分がそれぞれ前記一対の入出力端子導体と前記電気的結合手段により電気的に結合され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端は開放されたことを特徴とする。
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端は開放されたことを特徴とする。
またさらに、前記帯域通過フィルタにおいて、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は、前記絶縁体の表面に形成されたことを特徴とする。
また、前記帯域通過フィルタにおいて、前記絶縁体は第一の絶縁体と第二の絶縁体の少なくとも二種類の絶縁体を含み、
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は前記第一の絶縁体の表面又は内部に形成され、前記低インピーダンス線路は第二の絶縁体の表面又は内部に形成されており、
前記第一の絶縁体の比誘電率が前記第二の絶縁体の比誘電率よりも低いことを特徴とする。
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は前記第一の絶縁体の表面又は内部に形成され、前記低インピーダンス線路は第二の絶縁体の表面又は内部に形成されており、
前記第一の絶縁体の比誘電率が前記第二の絶縁体の比誘電率よりも低いことを特徴とする。
さらに、前記帯域通過フィルタにおいて、前記電気的結合手段は結合キャパシタであり、
前記第一の高インピーダンス線路の電気長と前記第二の高インピーダンス線路の電気長は、前記低インピーダンス線路の電気長の50%〜100%であることを特徴とする。
前記第一の高インピーダンス線路の電気長と前記第二の高インピーダンス線路の電気長は、前記低インピーダンス線路の電気長の50%〜100%であることを特徴とする。
またさらに、前記帯域通過フィルタにおいて、前記結合キャパシタのうちの一方は第一の容量導体と第二の容量導体が第三の絶縁体を挟設するようにして互いに対向して構成され、
前記第一の容量導体は前記絶縁体の表面に形成され前記第一の高インピーダンス線路と接続され、前記第二の容量導体が前記入出力端子導体の一方と接続され、
前記結合キャパシタのうちの他方は第三の容量導体と第四の容量導体が第四の絶縁体を挟設するようにして互いに対向して構成され、
前記第三の容量導体は前記絶縁体の表面に形成され前記第二の高インピーダンス線路と接続され、前記第四の容量導体が前記入出力端子導体の他方と接続されたことを特徴とする。
前記第一の容量導体は前記絶縁体の表面に形成され前記第一の高インピーダンス線路と接続され、前記第二の容量導体が前記入出力端子導体の一方と接続され、
前記結合キャパシタのうちの他方は第三の容量導体と第四の容量導体が第四の絶縁体を挟設するようにして互いに対向して構成され、
前記第三の容量導体は前記絶縁体の表面に形成され前記第二の高インピーダンス線路と接続され、前記第四の容量導体が前記入出力端子導体の他方と接続されたことを特徴とする。
またさらに、前記帯域通過フィルタにおいて、前記側面グランド導体は、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路の側方において形成されないように構成されたことを特徴とする。
本発明に係る電子機器は、前記帯域通過フィルタと、前記帯域通過フィルタに接続された信号処理回路とを備えたことを特徴とする。
また、前記電子機器は、前記帯域通過フィルタの前記絶縁体の表面が実装面側になるように基板に実装されたことを特徴とする。
従って、本発明に係る帯域通過フィルタとそれを用いた電子機器によれば、前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端と前記線路導体層の一端が互いに電気的に接続されており、前記線路導体層の他端がグランドに接続されていることによって、小型な帯域通過フィルタを提供することができる。さらに、通過帯域の中心周波数の2倍の周波数付近に減衰極を入れることができ、通過帯域の高周波側の減衰域を広く確保することができる。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
(実施の形態1)
まず、本発明の実施の形態1の帯域通過フィルタについて図1〜図4を参照して以下説明する。図1は本発明の実施の形態1に係る帯域通過フィルタの構成を示す分解斜視図であり、図2は図1の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視側面図である。また、図3は図1の帯域通過フィルタの外観を示す斜視図であり、図4は図1の帯域通過フィルタの等価回路を示す回路図である。
まず、本発明の実施の形態1の帯域通過フィルタについて図1〜図4を参照して以下説明する。図1は本発明の実施の形態1に係る帯域通過フィルタの構成を示す分解斜視図であり、図2は図1の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視側面図である。また、図3は図1の帯域通過フィルタの外観を示す斜視図であり、図4は図1の帯域通過フィルタの等価回路を示す回路図である。
図1において、実施の形態1に係る帯域通過フィルタは、絶縁体501の誘電体シート層1のおもて面上にそれぞれ形成された1/4波長の線路導体層31を含む第一の高インピーダンス線路31L(図4における31a,31b)及び1/4波長の線路導体層32を含む第二の高インピーダンス線路32L(図4における32a,32b)と、前記線路導体層31,32の接続点201に接続されかつ線路導体層33,36を含む1/4波長の第一の分割低インピーダンス線路33L,36L(図4における30a)と、前記第一の分割低インピーダンス線路33L,36Lと電磁的に結合するように形成され、一端が接地されかつ線路導体層34,35を含む1/4波長の第二の分割低インピーダンス線路33L,36L(図4における30b)と備えて構成されたことを特徴としている。
図1において、まず、絶縁体501は、平行平板形状を有する複数の誘電体シート層1,2,3,4,5,6,7を積層して構成され、前記絶縁体501の内部又は表面において各誘電体シート層1,2,3,4,5,6,7の面に対して実質的に平行に平面グランド導体層21,22,23が形成される。また、前記絶縁体501の互いに対向する側面において、平面グランド導体層21,22,23に電気的に接続された側面グランド導体67,68が形成される。さらに、低インピーダンス線路は、互いに電磁的に結合するように所定の間隔で近接して形成されかつそれぞれ1/4波長の電気長を有する、以下の2種類の分割低インピーダンス線路30a,30b(図4)に分割されて構成される。
(A)分割低インピーダンス線路30aは、
(a)側面グランド導体67,68の面に対して実質的に平行であってこれらの間に挟設されかつ線路導体層31,32の接続点201に電気的に接続された接続ビア導体41a,41b(以下、総称して、接続ビア導体41という。)により構成された低インピーダンス線路41Lと、
(b)平面グランド導体層21,22の面に対して実質的に平行であってこれらの間に挟設されかつ一端が接続ビア導体41bに電気的に接続されたストリップ形状の線路導体層33により構成された低インピーダンス線路33Lと、
(c)側面グランド導体67,68の面に対して実質的に平行であってこれらの間に挟設されかつ線路導体層33の他端に電気的に接続された接続ビア導体42a,42b,43c,42d(以下、総称して、接続ビア導体42という。)により構成された低インピーダンス線路42Lと、
(d)平面グランド導体層22,23の間に挟設されかつ一端が接続ビア導体42dに電気的に接続され、他端は開放されたストリップ形状の線路導体層36により構成された低インピーダンス線路36Lとを備えて構成される。
(a)側面グランド導体67,68の面に対して実質的に平行であってこれらの間に挟設されかつ線路導体層31,32の接続点201に電気的に接続された接続ビア導体41a,41b(以下、総称して、接続ビア導体41という。)により構成された低インピーダンス線路41Lと、
(b)平面グランド導体層21,22の面に対して実質的に平行であってこれらの間に挟設されかつ一端が接続ビア導体41bに電気的に接続されたストリップ形状の線路導体層33により構成された低インピーダンス線路33Lと、
(c)側面グランド導体67,68の面に対して実質的に平行であってこれらの間に挟設されかつ線路導体層33の他端に電気的に接続された接続ビア導体42a,42b,43c,42d(以下、総称して、接続ビア導体42という。)により構成された低インピーダンス線路42Lと、
(d)平面グランド導体層22,23の間に挟設されかつ一端が接続ビア導体42dに電気的に接続され、他端は開放されたストリップ形状の線路導体層36により構成された低インピーダンス線路36Lとを備えて構成される。
(B)分割低インピーダンス線路30bは、
(a)平面グランド導体層21,22の面に対して実質的に平行であってこれらの間に挟設されかつ一端が開放されたストリップ形状の線路導体層34により構成された低インピーダンス線路34Lと、
(b)側面グランド導体67,68の間に挟設されかつ線路導体層34の他端に電気的に接続された接続ビア導体43a,43b(以下、総称して、接続ビア導体43という。)により構成された低インピーダンス線路43Lと、
(c)平面グランド導体層22,23の面に対して実質的に平行であってこれらの間に挟設されかつ接続ビア導体43bに電気的に接続されたストリップ形状の線路導体層35により構成された低インピーダンス線路35Lと、
(d)側面グランド導体67,68の間に挟設されかつ線路導体層36の他端に電気的に接続された接続ビア導体44a,44b(以下、総称して、接続ビア導体44という。)により構成された低インピーダンス線路44Lとを備えて構成される。なお、接続ビア導体44bの他端は平面グランド導体層23に電気的に接続されて接地される。
(a)平面グランド導体層21,22の面に対して実質的に平行であってこれらの間に挟設されかつ一端が開放されたストリップ形状の線路導体層34により構成された低インピーダンス線路34Lと、
(b)側面グランド導体67,68の間に挟設されかつ線路導体層34の他端に電気的に接続された接続ビア導体43a,43b(以下、総称して、接続ビア導体43という。)により構成された低インピーダンス線路43Lと、
(c)平面グランド導体層22,23の面に対して実質的に平行であってこれらの間に挟設されかつ接続ビア導体43bに電気的に接続されたストリップ形状の線路導体層35により構成された低インピーダンス線路35Lと、
(d)側面グランド導体67,68の間に挟設されかつ線路導体層36の他端に電気的に接続された接続ビア導体44a,44b(以下、総称して、接続ビア導体44という。)により構成された低インピーダンス線路44Lとを備えて構成される。なお、接続ビア導体44bの他端は平面グランド導体層23に電気的に接続されて接地される。
ここで、接続ビア導体41a〜44bは複数の誘電体シート層1〜7の面に対して実質的に垂直となりかつ平面グランド導体層21,22とは電気的に接続されないように、誘電体シート層1〜7の厚さ方向で貫通するスルーホールに導体を充填し形成されている。また、各低インピーダンス線路33L〜36Lの各線路導体層33〜36は互いに平行であってかつ少なくとも一部が互いに対向して重なるように所定の距離をおいて形成されている。
また、第一の高インピーダンス線路31L及び第二の高インピーダンス線路32Lはマイクロストリップ線路であって、以下のように形成されている。第一の高インピーダンス線路31Lは、絶縁体501のおもて面上に形成されたストリップ形状でかつメアンダ形状を有する線路導体層31と、平面グランド導体層21とにより構成される。また、第二の高インピーダンス線路32Lは、絶縁体501のおもて面上に形成されたストリップ形状でかつメアンダ形状を有する線路導体層32と、平面グランド導体層21とにより構成される。ここで、線路導体層31,32は、低インピーダンス線路33L〜35Lの線路導体層33〜35の線路幅よりも狭い線路幅を有し、低インピーダンス線路33L〜35Lの特性インピーダンスより高い特性インピーダンスを有している。
ここで、第一の高インピーダンス線路31Lの線路導体層31の一端と、第二の高インピーダンス線路32Lの線路導体層32の一端とは互いに電気的に接続されかつ接続ビア導体41aの一端に電気的に接続され、第一の高インピーダンス線路31Lの線路導体層31の他端及び第二の高インピーダンス線路32Lの線路導体層32の他端は電気的に開放となっている。また、第一の高インピーダンス線路31Lの線路導体層31は、その中間部において、同一平面に形成された結合キャパシタ導体層51と電気的に接続され、絶縁体502を挟設する線路導体層31及び入出力端子導体61により結合キャパシタ50aを形成し、線路導体層31は高周波的に入出力端子導体61に高周波的に電気的に結合されている。さらに、第二の高インピーダンス線路32Lの線路導体層32も同様に、その中間部において、同一平面に形成された結合キャパシタ導体層52と電気的に接続され、絶縁体503を挟設する線路導体層32及び入出力端子導体62により結合キャパシタ50bを形成し、線路導体層32は入出力端子導体62に高周波的に電気的に結合されている。
なお、この例において、高インピーダンス線路31L,32Lの線路導体層31,32はその一部がメアンダ状で折り畳まれているように形成されているが、本発明はこれに限らず、スパイラル状であってもよい。
さらに、グランド端子導体63,64,65,66は側面グランド導体67,68と接続されている。当該帯域通過フィルタがプリント配線基板(図示せず。)に実装されるときに、これらのグランド端子導体63〜66がプリント配線基板のグランド端子導体と例えばはんだにより接続されて実装されるので、図1及び図2における絶縁体51の上面側(おもて面側)が当該帯域通過フィルタの実装面となる。また、高インピーダンス線路31L,32Lの特性インピーダンスをできる限り高くなるように設計するほうが、インピーダンスマッチング上有利であるので、図1及び図3に示すように、側面グランド導体67,68については、高インピーンダンス線路31L,32Lの線路導体層31,32に近接している上側部分(但し、帯域通過フィルタの長手方向の接続用両端部を除く。)を除去して切欠部67c,68cを形成することが好ましい。すなわち、線路導体層31,32と側面グランド導体67.68との間の距離をより大きくなるように形成することにより、より高い特性インピーダンスを有する高インピーダンス線路31L,32Lを実現できる。
以上のように構成された実施の形態1に係る帯域通過フィルタは図4の等価回路で表すことができる。当該帯域通過フィルタにおいて、互いに電磁的に結合する1対の低インピーダンス線路30a,30bの電気長を、当該帯域通過フィルタの通過帯域の中心周波数の略1/4波長とすることで、当該中心周波数の1/2倍の周波数付近と中心周波数の3/2倍の周波数付近に減衰極が形成される。
また、高インピーダンス線路31Lは全体で略1/4波長の長さを有するが、結合キャパシタ50aとの接続点202で高インピーダンス線路31a,31bの二つの部分に分けることができ、高インピーダンス線路31aの電気長を略1/8波長とし、高インピーダンス線路31bの電気長を略1/8波長とすることで、高インピーダンス線路31bが開放スタブとして働き、当該中心周波数の2倍付近に減衰極を形成することができる。さらに、高インピーダンス線路32Lは全体で略1/4波長の長さを有するが、結合キャパシタ50bとの接続点203で高インピーダンス線路32a,32bの二つの部分に分けることができ、高インピーダンス線路32aの電気長を略1/8波長とし、高インピーダンス線路32bの電気長を略1/8波長とすることで、高インピーダンス線路32bが開放スタブとして働き、当該中心周波数の2倍付近に減衰極を形成することができる。
図4において、一対の低インピーンダンス線路30a,30bの偶モードインピーダンスを8.12Ωとし、奇モードインピーダンスを1.6Ωとし、電気長を1/4波長とし、高インピーダンス線路31a,32aの特性インピーダンスを30Ωとし、電気長を約1/8波長(度数表示で44度)とし、高インピーダンス線路31b,32bの特性インピーダンスを30Ωとし、電気長で約0.101波長(度数表示で35.6度)とした。
図5は図1の帯域通過フィルタの第1のシミュレーション結果であって、透過係数S21及び反射係数S11の周波数特性を示すグラフである。ここで、結合キャパシタ50a,50bの容量値を2.2pFとし、各線路の電気長をすべて4GHzでの値とした。図5から明らかなように、中心周波数が4.1GHz、比帯域幅が約42%の帯域通過フィルタが形成され、2.13GHzと5.87GHz、そして8.18GHzに減衰極が形成されていることがわかる。
当該第1のシミュレーションにおいて、高インピーダンス線路31L,32Lの電気長はそれぞれ、約0.221波長(度数表示で79.6度)となっており、低インピーダンス線路30a,30bの電気長の9割弱になっている。上述のように、結合キャパシタ50a,50bで結合する場合は、高インピーダンス線路31L,32Lの電気長を低インピーダンス線路30a,30bの長さよりも短くすることで通過帯域内のインピーダンスマッチングが良好になるので好ましい。また、上述の従来例に係る低インピーダンス線路と比較すると、低インピーダンス線路の電気長が半分の長さになっており、当該帯域通過フィルタを大幅に小型化できる。
さらに、高インピーダンス線路31L,32Lをマイクロストリップ線路として構成することで、誘電率が55程度と高い誘電体材料を使用し、線路幅を100μmとし、誘電体シート層1〜7の厚みを300μmとすれば、32Ω程度の特性インピーダンスが得られる。さらに、平面グランド導体層21と22の間隔(誘電体シート2,3,4の厚みの合計)及び平面グランド導体層22と23の間隔(誘電体シート5,6,7の厚みの合計)をそれぞれ100μmとし、線路導体層33,34,35,36の幅を305μmとし、線路導体層33と34の間隔(誘電体シート3の厚み)及び線路導体層35と36の間隔(誘電体シート6の厚み)をそれぞれ25.6μmとすることで、偶モードのインピーダンスを8.1Ω、奇モードのインピーダンスを1.6Ωと所望のインピーダンスとなる。このように、誘電率が高いために物理長を短くすることができ、すべて所望のパラメータを無理なく実現できる。
さらには、低インピーダンス線路30a,30bは上述のように分割して接続ビア導体41a〜44bを用いて接続しているが、この接続部分のインピーンダンスが大きく変動することによって波長短縮効果が発生し、このことによって単に分割して積層するよりもさらに小型化できる。
なお、実際には寄生素子の影響によって、前記の寸法から若干の変更を行う必要がある。そこで、この回路パラメータから図1の寸法を割り出し、3次元電磁界シミュレータで設計、シミュレーションにより特性を確認した結果を以下に示す。
図6は図1の帯域通過フィルタの第2のシミュレーション結果であって、透過係数S21及び反射係数S11の周波数特性を示すグラフである。当該第2のシミュレーションにおいて、誘電体シート1〜7の材料については、特許文献1記載の材料を用いた。その材料とは、xBaO−yNd2O3−zTiO2−wBi2O3系の誘電体フィラーとガラス粉末を混合し900°C程度の低温で焼結した低温焼結セラミクス材料であり、誘電率は55、誘電損失(tanδ)は1000である。導体材料は例えば銀である。各導体は、銀粉末を樹脂中に分散させたペーストを用い、それぞれの誘電体シート1〜7上に印刷し、積層することにより形成させる。各接続ビア導体41a〜44bについてはレーザ又は機械加工で誘電体シート1〜7にスルーホールを開け、銀ペーストを充填して形成させる。
これら誘電体シート1〜7を積層した後、同時に焼成することで図3に示すような外観の一体の帯域通過フィルタが得られる。前記セラミクス材料を用いた場合、焼成温度は920°C程度であり銀の焼結を十分確保できるので、4.7×107S/mといった高い導電率を得ることができる。また、この温度は銀の融点よりも低いため、寸法精度の高い安定した形状を得ることができる。この帯域通過フィルタの場合、外形サイズは2.4mm×1.0mm×0.65mmとなっており、前記従来例に係る帯域通過フィルタの外形サイズと比較して十分に小さいものとなっている。
また、接続ビア導体41a〜42d、線路導体層33,36の合計となる低インピーダンス線路30a(41L,33L,42L,36L)の長さは約2200μmとなっている。理論的に4GHzで電気長1/4波長(度数表示で90度)は2528mmなので、これと比較して87%の長さであり、上述した波長短縮効果が確認できる。また、各高インピーダンス線路31L,32Lの全長はそれぞれ3960μmであり、高インピーダンス線路31L,32Lのみを抜き出してシミュレーションを行って電気長を調べてみると、それぞれの長さが4GHzで約0.194波長(度数表示で70度程度)であった。低インピーダンス線路30aの電気長は1/4波長であるので、高インピーダンス線路31L,32Lの電気長はこれよりも短くなっている。上述のように長さを低インピーダンス線路30a,30bの80%程度にすることで当該フィルタ特性をより良好なものとし、好ましくは50%〜100%の範囲に設定する。
ところで、結合キャパシタ導体51,52のサイズはそれぞれ405μm×135μmとなっており、入出力端子導体61,62との間隔はそれぞれ10μmである。従って、結合キャパシタ50a,50bのキャパシタンス値は2.7pF程度である。
本実施の形態1において、絶縁体501の上面には、この結合キャパシタ50a,50bを形成する部分にのみ絶縁体502と503を形成している。これは誘電体シート1〜7を積層したのちにこの部分にのみ、ペースト化した誘電体を印刷してもいいし、最初は高インピーダンス線路31L,32Lも覆うように誘電体シートを積層し、同時焼成して一体化した後に、絶縁体502,503以外の領域をサンドブラスト加工などで除去するような工法も考えられる。また、感光性樹脂を使ったペーストを用いフォトリソプロセスで絶縁体502,503を形成してもよい。
また、絶縁体502,503と、この絶縁体502,503の上部に形成される入出力端子導体61,62、そしてグランド端子導体63,64,65,66を、絶縁体501とその他を同時焼成した後に、スパッタや真空蒸着等で薄膜形成することもできる。この場合、絶縁体502,503の厚みを1μm以下と薄くすることができるので、結合キャパシタ導体層51,52のサイズを小さくすることができる。例えば、結合キャパシタ導体層51,52と出力端子導体61,62との間隔をそれぞれ1μmとしたときに、結合キャパシタ導体層51,52のサイズはそれぞれ54μm×100μmとなる。サイズが小さくなったことにより、高インピーダンス線路31L,32Lとの間の寄生素子が小さくなり、特性を改善できる。この場合の特性のシミュレーション結果を以下に示す。
図7は図1の帯域通過フィルタの第3のシミュレーション結果であって、透過係数S21及び反射係数S11の周波数特性を示すグラフである。図7から明らかなように、図6と比較して帯域内のインピーダンスマッチングが良好であることがわかる。特に、図6で帯域4.3GHz〜4.8GHzにおいて反射係数S11(反射損失に対応する)が最大で−10dBであるのに対して、図7では反射係数S11として−14dB確保できている。すなわち、反射係数S11が−12dB以下での帯域幅は3.3GHz〜4.88GHzであり、中心周波数が4.09GHzで、比帯域幅が約39%で、減衰極が、1.75GHz、5.24GHz、7.65GHzの3か所に入り、20dB以上の減衰が帯域外の広い範囲で確保できている。この場合、透過係数S21から明らかなように、挿入損失の最小値は0.7dBであり、非常に良好な特性を得ることができた。
(実施の形態1の変形例1)
図8は本発明の実施の形態1の変形例1に係る帯域通過フィルタの構成(側面グランド導体67,68の図示を省略しているとき)を示す斜視図である。また、図9は図8の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視斜視図である。変形例1に係る帯域通過フィルタは、実施の形態1に係る帯域通過フィルタと比較して、図8及び図9に示すように、
(a)線路導体層36の他端から上方向に延在する接続ビア導体46と、
(b)一端が接続ビア導体46に電気的に接続され他端が開放である線路導体層38と、
(c)線路導体層35の他端から上方向に延在する接続ビア導体45と、
(d)一端が接続ビア導体45に電気的に接続された線路導体層37と、
(e)線路導体層37の他端から上方向に延在しかつ他端が平面グランド導体層21に電気的に接続された接続ビア導体47とをさらに備えたことを特徴としている。
図8は本発明の実施の形態1の変形例1に係る帯域通過フィルタの構成(側面グランド導体67,68の図示を省略しているとき)を示す斜視図である。また、図9は図8の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視斜視図である。変形例1に係る帯域通過フィルタは、実施の形態1に係る帯域通過フィルタと比較して、図8及び図9に示すように、
(a)線路導体層36の他端から上方向に延在する接続ビア導体46と、
(b)一端が接続ビア導体46に電気的に接続され他端が開放である線路導体層38と、
(c)線路導体層35の他端から上方向に延在する接続ビア導体45と、
(d)一端が接続ビア導体45に電気的に接続された線路導体層37と、
(e)線路導体層37の他端から上方向に延在しかつ他端が平面グランド導体層21に電気的に接続された接続ビア導体47とをさらに備えたことを特徴としている。
ここで、接続ビア導体45,46,47は、誘電体501の面に対して実質的に垂直であって厚さ方向に貫通するように形成されている。線路導体層38は平面グランド導体層21,22の面に対して実質的に平行であってこれらの間に挟設されて低インピーダンス線路38Lを構成し、線路導体層37は平面グランド導体層21,22の面に対して実質的に平行であってこれらの間に挟設されて低インピーダンス線路37Lを構成する。従って、低インピーダンス線路30aは、図1の低インピーダンス線路41L,33L,42L,36Lに加えて、低インピーダンス線路46L及び38Lをさらに含むように構成される。また、低インピーダンス線路30bは、図1の低インピーダンス線路34L,43L,35Lに加えて、低インピーダンス線路45L,37L及び47Lをさらに含む構成される。従って、低インピーダンス線路30aと30bはそれぞれ矩形のループ形状を有し、互いに電磁的に結合するように近接して形成され、低インピーダンス線路30aと30b(それに含まれる接続ビア導体42〜46を含む)は接続ビア導体41の中心を通過する対称面(線路導体層33〜36の長手方向に実質的に垂直な面であって、線路導体層33〜36の面に対して実質的に垂直となる面)200に対して実質的に面対称となるように形成されている。
以上のように構成された変形例1に係る帯域通過フィルタによれば、低インピーダンス線路30a,30bについてさらに分割数を増やし図8のように積層し、厚み方向にループ形状でに形成することで、絶縁体501の厚み方向の寸法を短くすることができる。この場合、低インピーダンス線路30a,30bにおいて、接続ビア導体41と接続する線路導体層33の一端33aと、平面グランド導体層21と接続ビア導体47を介して接続する線路導体層37の一端37aとは、図9に示されているように絶縁体501の厚み方向においてほぼ同じ高さに配置されることになる。これにより、当該帯域通過フィルタの高さ方向(厚み方向)をより小さくすることができ、当該帯域通過フィルタ全体のサイズを大幅に小型化できる。
(実施の形態1の変形例2)
図10は本発明の実施の形態1の変形例2に係る帯域通過フィルタの構成(側面グランド導体67,68及び平面グランド導体層21の図示を省略しているとき)を示す斜視図である。また、図11は図10の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視斜視図である。実施の形態1の変形例2に係る帯域通過フィルタは、変形例1に係る帯域通過フィルタに比較して、接続ビア導体47を平面グランド導体層21に接続することに代えて、図10及び図11に示すように、平面グランド導体層22に接続したことを特徴としている。変形例2は変形例1と同様の作用効果を有し、帯域通過フィルタの誘電体501内の空間を有効に活用することで、さらなる小型化を図れる。
図10は本発明の実施の形態1の変形例2に係る帯域通過フィルタの構成(側面グランド導体67,68及び平面グランド導体層21の図示を省略しているとき)を示す斜視図である。また、図11は図10の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視斜視図である。実施の形態1の変形例2に係る帯域通過フィルタは、変形例1に係る帯域通過フィルタに比較して、接続ビア導体47を平面グランド導体層21に接続することに代えて、図10及び図11に示すように、平面グランド導体層22に接続したことを特徴としている。変形例2は変形例1と同様の作用効果を有し、帯域通過フィルタの誘電体501内の空間を有効に活用することで、さらなる小型化を図れる。
(実施の形態1の変形例3)
図12は本発明の実施の形態1の変形例3に係る帯域通過フィルタの構成(側面グランド導体67,68の図示を省略しているとき)を示す斜視図である。また、図13は図12の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視斜視図である。なお、図12において、接続ビア導体42,43の位置関係を明確にするために、平面グランド導体層21,22を省略して図示している。実施の形態1の変形例3に係る帯域通過フィルタは、変形例1に係る帯域通過フィルタに比較して、
(a)接続ビア導体42,43を互いに、低インピーダンス線路33L,34L,35L,36Lの各線路導体層33,34,35,36の幅方向の中心を通過する長手方向の中心線を通りかつ各線路導体層33,34,35,36の面と垂直な面に関して対称であるように並置したこと、並びに、
(b)線路導体層36を線路導体層35よりも上側に形成したことを特徴としている。
図12は本発明の実施の形態1の変形例3に係る帯域通過フィルタの構成(側面グランド導体67,68の図示を省略しているとき)を示す斜視図である。また、図13は図12の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視斜視図である。なお、図12において、接続ビア導体42,43の位置関係を明確にするために、平面グランド導体層21,22を省略して図示している。実施の形態1の変形例3に係る帯域通過フィルタは、変形例1に係る帯域通過フィルタに比較して、
(a)接続ビア導体42,43を互いに、低インピーダンス線路33L,34L,35L,36Lの各線路導体層33,34,35,36の幅方向の中心を通過する長手方向の中心線を通りかつ各線路導体層33,34,35,36の面と垂直な面に関して対称であるように並置したこと、並びに、
(b)線路導体層36を線路導体層35よりも上側に形成したことを特徴としている。
図12及び図13において、変形例3では、接続ビア導体42は線路導体層33,36の他端の幅方向の中心ではなくて幅方向の端部に接続され、接続ビア導体43は線路導体層34,35の一端の幅方向の中心ではなくて幅方向の端部(接続ビア導体42とは反対側の端部)に接続される。ここで、線路導体層33と34とは互いに実質的に対向するように形成され、線路導体層35,36とは互いに実質的に対向するように形成されている。すなわち、図12に示すように、線路導体層33と34、線路導体層35と36をお互いに長手方向にずらす必要がなくなるうえ、線路導体層35と36の上下関係を図1の例と逆転することが容易となり、線路の相似性が高くなるために、一対の低インピーダンス線路30a,30b間における電磁的な結合度を大幅に向上させ、結合伝送線路としての性能が大幅に向上させることができる。その他の作用効果については変形例1と同様である。
(実施の形態2)
以下、本発明の実施の形態2に係る帯域通過フィルタについて図12〜図14を参照して説明する。図14は本発明の実施の形態2に係る帯域通過フィルタの構成を示す分解斜視図であり、図15は図14の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視側面図である。また、図16は図14の帯域通過フィルタの等価回路を示す回路図である。実施の形態2に係る帯域通過フィルタは、実施の形態1に係る帯域通過フィルタに比較して、図14及び図15に示すように、図1の低インピーダンス線路30aのみを低インピーダンス線路30とし、その他端を平面グランド導体層23に接続して接地したことを特徴としている。すなわち、実施の形態2においては、低インピーダンス線路30を結合ストリップ線路30a,30bではなく、単なるストリップ線路30とした点が実施の形態1と異なる。これにより、帯域通過フィルタの構造はより単純であり性能を安定して得やすいという特徴を有する。
以下、本発明の実施の形態2に係る帯域通過フィルタについて図12〜図14を参照して説明する。図14は本発明の実施の形態2に係る帯域通過フィルタの構成を示す分解斜視図であり、図15は図14の帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視側面図である。また、図16は図14の帯域通過フィルタの等価回路を示す回路図である。実施の形態2に係る帯域通過フィルタは、実施の形態1に係る帯域通過フィルタに比較して、図14及び図15に示すように、図1の低インピーダンス線路30aのみを低インピーダンス線路30とし、その他端を平面グランド導体層23に接続して接地したことを特徴としている。すなわち、実施の形態2においては、低インピーダンス線路30を結合ストリップ線路30a,30bではなく、単なるストリップ線路30とした点が実施の形態1と異なる。これにより、帯域通過フィルタの構造はより単純であり性能を安定して得やすいという特徴を有する。
また、実施の形態2では、実施の形態1と同様に、当該帯域通過フィルタをプリント配線基板(図示せず。)などに実装したときに、絶縁体501のおもて面に形成された端子導体61〜66がプリント配線基板の端子導体と例えばハンダを用いて接続されて実装されるので、図14における絶縁体501の上側のおもて面側が実装面となる。
さらに、実施の形態2では、実施の形態1と同様に、低インピーンダンス線路30のインピーダンスを1.5Ω程度とし、電気長を1/4波長とし、高インピーダンス線路31a,32a(図16参照)のインピーダンスを30Ω程度とし、高インピーダンス線路31a,32aの電気長を約1/8波長(度数表示で約44度))とし、高インピーダンス線路31b,32bの電気長を約0.0972波長(度数表示で35度程度)でフィルタ特性を得ることができる。
なお、この場合、高インピーダンス線路31b,32bの長さをゼロとし、高インピーダンス線路31,32のそれぞれの端部に結合キャパシタ51,52を接続するように構成することにより、実施の形態1と同様に帯域通過フィルタ特性を得ることができる。実施の形態2及び1のいずれの場合でも減衰極は帯域の中心周波数の2倍の周波数付近のみに現れる。ここで、実施の形態2の実施例において、実施の形態1と同じ材料を用いて、3次元電磁界シミュレータで設計を行い、フィルタ特性をシミュレーションした結果を以下に示す。
図17は図14の帯域通過フィルタのシミュレーション結果であって、透過係数S21及び反射係数S11の周波数特性を示すグラフである。図17から明らかなように、期待通りに、反射係数S11が−12dBよりも小さい帯域幅は、3.22GHz〜5.22GHzとなり、通過帯域の中心周波数が4.22GHz、比帯域幅が約47.4%の帯域通過フィルタを形成することができ、7.66GHzに減衰極が形成されていることがわかる。このときの最小の挿入損失は0.7dBとなり良好な特性を得られた。
本実施の形態2に係る帯域通過フィルタは、実施の形態1と同じサイズのものであるが、構造がシンプルなために、さらなる小型化は容易であり、2mm以下のサイズでも十分に実現できる。当該実施の形態2に係る帯域通過フィルタは、結合された一対の低インピーダンス線路30a,30bの代わりに、接地された1本の低インピーダンス線路30を有することを除けば、実施の形態1と同様の作用効果を有する。
(実施の形態3)
図18は本発明の実施の形態3に係る帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視側面図である。また、図19は図18の帯域通過フィルタの等価回路を示す回路図である。実施の形態3に係る帯域通過フィルタは、実施の形態1の変形例1(図8及び図9)に比較して、図18及び図19に示すように、
(a)第二の低インピーダンス線路30bを除去して第一の低インピーダンス線路30aを低インピーダンス線路30とし、当該低インピーダンス線路30の他端である線路導体層38の他端を接続ビア導体47を介して平面グランド導体層21に接続して接地したこと、
(b)第一の高インピーダンス線路31Lのうちの開放スタブ部である高インピーダンス線路31aを除去して、高インピーダンス線路31bのみで略1/4波長の高インピーダンス線路31Lを構成したこと、並びに、
(c)第二の高インピーダンス線路32Lのうちの開放スタブ部である高インピーダンス線路32aを除去して、高インピーダンス線路32bのみで略1/4波長の高インピーダンス線路32Lを構成したことを特徴としている。
図18は本発明の実施の形態3に係る帯域通過フィルタにおいて側面グランド導体67の図示を省略しているときの透視側面図である。また、図19は図18の帯域通過フィルタの等価回路を示す回路図である。実施の形態3に係る帯域通過フィルタは、実施の形態1の変形例1(図8及び図9)に比較して、図18及び図19に示すように、
(a)第二の低インピーダンス線路30bを除去して第一の低インピーダンス線路30aを低インピーダンス線路30とし、当該低インピーダンス線路30の他端である線路導体層38の他端を接続ビア導体47を介して平面グランド導体層21に接続して接地したこと、
(b)第一の高インピーダンス線路31Lのうちの開放スタブ部である高インピーダンス線路31aを除去して、高インピーダンス線路31bのみで略1/4波長の高インピーダンス線路31Lを構成したこと、並びに、
(c)第二の高インピーダンス線路32Lのうちの開放スタブ部である高インピーダンス線路32aを除去して、高インピーダンス線路32bのみで略1/4波長の高インピーダンス線路32Lを構成したことを特徴としている。
以上のように構成された実施の形態3に係る帯域通過フィルタは、図19の等価回路を有し、実施の形態1とその変形例、実施の形態2及び実施の形態3と同様の帯域通過フィルタ特性を有し、同様の作用効果を有する。
(他の変形例)
以上の実施の形態1〜3及び変形例において、絶縁体501,502,503は均質で同じ誘電特性又は誘電率を有する誘電体材料として実現したが、本発明はこれに限らず、絶縁体501,502,503のそれぞれが違う誘電率を有する誘電体材料で構成してもよい。特に、絶縁体502、503に関しては高い特性インピーダンスを実現する必要がないので、さらに高い誘電率を有する誘電体材料を使用することができる。また、絶縁体502も、誘電体シート1について比較的低い誘電率の誘電体材料を用い、誘電体シート2〜7について比較的高い誘電率の誘電体材料を用いて構成することで、目的のインピーダンスを得やすくすることができる。この際に、誘電体シート1の誘電率が低いことにより、高インピーダンス線路31L,32Lの電気長が比誘電率の平方根に反比例して長くなるので注意が必要である。例えば、誘電体シート2〜7の誘電率に対して誘電体シート1の誘電率を90%程度に設定すると小型化のメリットを犠牲にせずに挿入損失の改善、減衰量の改善を狙うことができる。しかも、この場合、誘電体シート1は誘電体シート2〜7と同じ材料組成にしながら、例えば、ガラスの比率を多目にすることで、誘電率を下げてなおかつ異種材料の同時焼成という点でも問題の少ない構成とすることができる。
以上の実施の形態1〜3及び変形例において、絶縁体501,502,503は均質で同じ誘電特性又は誘電率を有する誘電体材料として実現したが、本発明はこれに限らず、絶縁体501,502,503のそれぞれが違う誘電率を有する誘電体材料で構成してもよい。特に、絶縁体502、503に関しては高い特性インピーダンスを実現する必要がないので、さらに高い誘電率を有する誘電体材料を使用することができる。また、絶縁体502も、誘電体シート1について比較的低い誘電率の誘電体材料を用い、誘電体シート2〜7について比較的高い誘電率の誘電体材料を用いて構成することで、目的のインピーダンスを得やすくすることができる。この際に、誘電体シート1の誘電率が低いことにより、高インピーダンス線路31L,32Lの電気長が比誘電率の平方根に反比例して長くなるので注意が必要である。例えば、誘電体シート2〜7の誘電率に対して誘電体シート1の誘電率を90%程度に設定すると小型化のメリットを犠牲にせずに挿入損失の改善、減衰量の改善を狙うことができる。しかも、この場合、誘電体シート1は誘電体シート2〜7と同じ材料組成にしながら、例えば、ガラスの比率を多目にすることで、誘電率を下げてなおかつ異種材料の同時焼成という点でも問題の少ない構成とすることができる。
以上の実施の形態及び変形例において、高インピーダンス線路31L,32L及び低インピーダンス線路30,30a,30bを絶縁体501の内部又は表面に形成しているが、低インピーダンス線路30,30a,30bを絶縁体501の比誘電率よりも高い比誘電率を有する絶縁体(例えば、図9及び図11において平面グランド導体層21よりも下側の部分)に形成してもよい。これにより、低インピーダンス線路30,30a,30bの特性インピーダンスに対する高インピーダンス線路31L,32Lの特性インピーダンスと、との比を同一の絶縁体501に形成する場合に比較して大きくなるように構成できる。
なお、高インピーダンス線路31L,32Lの上方はグランドが十分に離れた位置にあるマイクロストリップ線路となっているので、プリント配線基板側の実装面には高インピーダンス線路31,32と対向する部分はグランド面を配置しないように構成することが好ましい。
以上の実施の形態1及び2においては、互いに電磁的に結合された2本の低インピーダンス線路30a,30bを備えているが、本発明はこれに限らず、互いに電磁的に結合された3本以上の低インピーダンス線路を備えてもよい。
(実施の形態4)
図20は本発明の実施の形態4に係る無線通信装置の構成を示すブロック図である。
実施の形態4に係る無線通信装置は、アンテナ310と、上述の実施の形態1〜3及び変形例に係る帯域通過フィルタであって互いに異なる通過帯域を有する帯域通過フィルタ301,302と、無線通信回路303,304と、信号処理回路305と、コントローラ320とを備えて構成される。各無線通信回路303,304はそれぞれ、無線送信回路及び無線受信回路を含み、周波数変換、変調及び復調の信号処理を行う。また、信号処理回路305は変調すべきベースバンド信号を発生して無線通信回路303,304に出力する一方、無線通信回路303,304からの復調信号をベースバンド信号として受信して所定のデータ信号処理を実行する。さらに、コントローラ320は無線通信回路303,304及び信号処理回路305の動作を制御する。
図20は本発明の実施の形態4に係る無線通信装置の構成を示すブロック図である。
実施の形態4に係る無線通信装置は、アンテナ310と、上述の実施の形態1〜3及び変形例に係る帯域通過フィルタであって互いに異なる通過帯域を有する帯域通過フィルタ301,302と、無線通信回路303,304と、信号処理回路305と、コントローラ320とを備えて構成される。各無線通信回路303,304はそれぞれ、無線送信回路及び無線受信回路を含み、周波数変換、変調及び復調の信号処理を行う。また、信号処理回路305は変調すべきベースバンド信号を発生して無線通信回路303,304に出力する一方、無線通信回路303,304からの復調信号をベースバンド信号として受信して所定のデータ信号処理を実行する。さらに、コントローラ320は無線通信回路303,304及び信号処理回路305の動作を制御する。
以上説明したように、本実施の形態によれば、各帯域通過フィルタ301,302に対して無線通信回路303,304及び信号処理回路305等を接続することで、無線通信装置などの電子機器を小型低背化することができる。
以上詳述したように、本発明に係る帯域通過フィルタとそれを用いた電子機器によれば、前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端と前記線路導体層の一端が互いに電気的に接続されており、前記線路導体層の他端がグランドに接続されていることによって、小型な帯域通過フィルタを提供することができる。さらに、通過帯域の中心周波数の2倍の周波数付近に減衰極を入れることができ、通過帯域の高周波側の減衰域を広く確保することができる。
1〜7…誘電体シート層、
21〜23…平面グランド導体層、
30,30a,30b,33L,34L,35L,36L,37L,38L,41L,42L.43L,44L,45L,46L,47L,47aL…低インピーダンス線路、
31〜38…線路導体層、
31,32,31a,31b,32a,32b,31L,32L…高インピーダンス線路、
41〜44,41a,41b,42a,42b,42c,42d,43a,43b,44a,44b,45,46,47,47a…接続ビア導体、
50a,50b…結合キャパシタ、
51,52…結合キャパシタ導体層、
61,62…入出力端子導体、
63〜66…グランド端子導体、
67,68…側面グランド導体、
67c,68c…切欠部、
201,202,203…接続点、
501,502,503…絶縁体。
21〜23…平面グランド導体層、
30,30a,30b,33L,34L,35L,36L,37L,38L,41L,42L.43L,44L,45L,46L,47L,47aL…低インピーダンス線路、
31〜38…線路導体層、
31,32,31a,31b,32a,32b,31L,32L…高インピーダンス線路、
41〜44,41a,41b,42a,42b,42c,42d,43a,43b,44a,44b,45,46,47,47a…接続ビア導体、
50a,50b…結合キャパシタ、
51,52…結合キャパシタ導体層、
61,62…入出力端子導体、
63〜66…グランド端子導体、
67,68…側面グランド導体、
67c,68c…切欠部、
201,202,203…接続点、
501,502,503…絶縁体。
Claims (15)
- 絶縁体の内部又は表面において前記絶縁体の面に対して実質的に平行に配置された平面グランド導体層と、
前記平面グランド導体層に実質的に平行に配置された線路導体層を含む低インピーダンス線路と、
前記低インピーダンス線路の特性インピーダンスよりも高い特性インピーダンスを有する第一及び第二の高インピーダンス線路と、
前記絶縁体の側面に配置され前記平面グランド導体に電気的に接続された側面グランド導体とを備え、
前記第一の高インピーダンス線路の一端と、前記第二の高インピーダンス線路の一端と、前記線路導体層の一端とが互いに電気的に接続され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端には、それぞれ一対の入出力端子導体が電気的結合手段を介して電気的に結合され、
前記線路導体層の他端はグランドに接続されたことを特徴とする帯域通過フィルタ。 - 前記平面グランド導体層は一対の平面グランド導体層部分から構成されたことを特徴とする請求項1記載の帯域通過フィルタ。
- 前記低インピーダンス線路は複数の分割低インピーダンス線路に分割されて構成され、
前記各分割低インピーダンス線路はそれぞれ、互いに前記絶縁体の厚み方向に積層された複数の線路導体層を含み、
前記複数の線路導体層は互いに接続ビア導体によって接続されたことを特徴とする請求項1に記載の帯域通過フィルタ。 - 前記低インピーダンス線路の両側の端部は、前記絶縁体の厚み方向に実質的に同一の高さに配置されたことを特徴とする請求項1に記載の帯域通過フィルタ。
- 前記線路導体層は第一の線路導体層と第二の線路導体層とを含み、
前記第一の線路導体層と前記第二の線路導体層は、互いに少なくとも一部が重なるように所定の距離をおいて対向するように配置されたことを特徴とする請求項1に記載の帯域通過フィルタ。 - 前記第一の線路導体層の一端が前記第一の高インピーダンス線路の一端と前記第二の高インピーダンス線路の一端に接続され、かつ、前記第一の線路導体層の他端が開放され、
前記第二の線路導体層の一端がグランドに接続され、かつ前記第二の線路導体層の他端が開放されたことを特徴とする請求項5に記載の帯域通過フィルタ。 - 前記複数の分割低インピーダンス線路層は第一の分割低インピーダンス線路と第二の分割低インピーダンス線路とを含み、
前記第一の分割低インピーダンス線路は複数の第一の線路導体層を含み、
前記第二の分割低インピーダンス線路は複数の第二の線路導体層を含み、
前記各第一の線路導体層は互いに複数の第一の接続ビア導体によって接続され、
前記各第二の線路導体層は互いに複数の第二の接続ビア導体によって接続され、
前記第一の分割低インピーダンス線路及び前記第二の分割低インピーダンス線路は、前記各分割低インピーダンス線路の長手方向に対して実質的に垂直な面であって、前記各分割低インピーダンス線路の各線路導体層の面に対して垂直となる面に関して実質的に対称であることを特徴とする請求項3に記載の帯域通過フィルタ。 - 前記第一の高インピーダンス線路と前記第二の高インピーダンス線路のそれぞれの中間部分がそれぞれ前記一対の入出力端子導体と前記電気的結合手段により電気的に結合され、
前記第一の高インピーダンス線路の他端と前記第二の高インピーダンス線路の他端は開放されたことを特徴とする請求項1に記載の帯域通過フィルタ。 - 前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は、前記絶縁体の表面に形成されたことを特徴とする請求項1に記載の帯域通過フィルタ。
- 前記絶縁体は第一の絶縁体と第二の絶縁体の少なくとも二種類の絶縁体を含み、
前記第一の高インピーダンス線路と前記第二の高インピーダンス線路は前記第一の絶縁体の表面又は内部に形成され、前記低インピーダンス線路は第二の絶縁体の表面又は内部に形成されており、
前記第一の絶縁体の比誘電率が前記第二の絶縁体の比誘電率よりも低いことを特徴とする請求項1に記載の帯域通過フィルタ。 - 前記電気的結合手段は結合キャパシタであり、
前記第一の高インピーダンス線路の電気長と前記第二の高インピーダンス線路の電気長は、前記低インピーダンス線路の電気長の50%〜100%であることを特徴とする請求項1に記載の帯域通過フィルタ。 - 前記結合キャパシタのうちの一方は第一の容量導体と第二の容量導体が第三の絶縁体を挟設するようにして互いに対向して構成され、
前記第一の容量導体は前記絶縁体の表面に形成され前記第一の高インピーダンス線路と接続され、前記第二の容量導体が前記入出力端子導体の一方と接続され、
前記結合キャパシタのうちの他方は第三の容量導体と第四の容量導体が第四の絶縁体を挟設するようにして互いに対向して構成され、
前記第三の容量導体は前記絶縁体の表面に形成され前記第二の高インピーダンス線路と接続され、前記第四の容量導体が前記入出力端子導体の他方と接続されたことを特徴とする請求項1に記載の帯域通過フィルタ。 - 前記側面グランド導体は、前記第一の高インピーダンス線路と前記第二の高インピーダンス線路の側方において形成されないように構成されたことを特徴とする請求項1に記載の帯域通過フィルタ。
- 請求項1乃至13のうちのいずれか1つに記載の前記帯域通過フィルタと、
前記帯域通過フィルタに接続された信号処理回路とを備えたことを特徴とする電子機器。 - 前記帯域通過フィルタの前記絶縁体の表面が実装面側になるように基板に実装されたことを特徴とする請求項14に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009274571A JP2011119907A (ja) | 2009-12-02 | 2009-12-02 | 帯域通過フィルタとこれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009274571A JP2011119907A (ja) | 2009-12-02 | 2009-12-02 | 帯域通過フィルタとこれを用いた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011119907A true JP2011119907A (ja) | 2011-06-16 |
Family
ID=44284715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009274571A Pending JP2011119907A (ja) | 2009-12-02 | 2009-12-02 | 帯域通過フィルタとこれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011119907A (ja) |
-
2009
- 2009-12-02 JP JP2009274571A patent/JP2011119907A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008060901A (ja) | 伝送線路型共振器と、これを用いた高周波フィルタ、高周波モジュールおよび無線機器 | |
Li et al. | Miniaturized bandstop frequency-selective structure using stepped-impedance resonators | |
KR20010043838A (ko) | 집중 정수형 비상반소자 | |
Yang et al. | Compact self-shielded 2–3 GHz high-Q coaxial fixed and tunable filters | |
Sam et al. | Design of reconfigurable integrated substrate integrated waveguide (SIW) filter and antenna using multilayer approach | |
Muchhal et al. | Design of miniaturized high selectivity folded substrate integrated waveguide band pass filter with Koch fractal | |
US8400236B2 (en) | Electronic component | |
EP1806841A2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
JP2003069360A (ja) | バラントランス | |
JP2011119907A (ja) | 帯域通過フィルタとこれを用いた電子機器 | |
Hizan et al. | Effect of insertion losses on millimeter-wave SIW filters using LTCC technology | |
CN103138705A (zh) | 一种带通滤波器 | |
JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
KR101430684B1 (ko) | 공진 소자 및 이를 이용한 필터 | |
JP2010021829A (ja) | バラン回路及びバラン回路素子並びにこのバラン回路を備えた回路基板及び回路モジュール | |
US8493163B2 (en) | Bandpass filter, wireless communication module and wireless communication device | |
JP5084678B2 (ja) | パワーデバイダ回路とその素子並びにその回路を備えた回路基板及び回路モジュール | |
JP2011109450A (ja) | 帯域通過フィルタとこれを用いた電子機器 | |
CN111525219B (zh) | 可调带阻滤波器 | |
KR101439420B1 (ko) | 공진기 및 이를 포함하는 필터 | |
JP2004296927A (ja) | 電子部品収納用配線基板 | |
JP2004031601A (ja) | 多層回路基板 | |
KR100581633B1 (ko) | 적층형 세라믹 칩 필터 | |
CN116344498A (zh) | 射频器件及通信设备 | |
JP4184326B2 (ja) | フィルタ |