JP2011118900A5 - - Google Patents

Download PDF

Info

Publication number
JP2011118900A5
JP2011118900A5 JP2010261822A JP2010261822A JP2011118900A5 JP 2011118900 A5 JP2011118900 A5 JP 2011118900A5 JP 2010261822 A JP2010261822 A JP 2010261822A JP 2010261822 A JP2010261822 A JP 2010261822A JP 2011118900 A5 JP2011118900 A5 JP 2011118900A5
Authority
JP
Japan
Prior art keywords
memory
partition
scrubbed
nodes
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010261822A
Other languages
English (en)
Other versions
JP2011118900A (ja
JP5669531B2 (ja
Filing date
Publication date
Priority claimed from US12/627,237 external-priority patent/US8402259B2/en
Application filed filed Critical
Publication of JP2011118900A publication Critical patent/JP2011118900A/ja
Publication of JP2011118900A5 publication Critical patent/JP2011118900A5/ja
Application granted granted Critical
Publication of JP5669531B2 publication Critical patent/JP5669531B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (16)

  1. システムの立ち上げ時間を早める方法であって、
    スクラビングして、最少量のメモリを割り当てのために利用可能にするステップと、
    前記システム上にストアされたオペレーティング・システムの起動動作を実行するステップと、
    前記オペレーティング・システムの前記起動動作と並行しかつその後に、スクラビングして、追加量のメモリを割り当てのために利用可能にするステップと
    を含み、前記システムが、
    複数個のメモリ・ユニットと、
    各々が最少ノード資源構成に関連付けさせられる複数個のノードと、
    前記複数個のノードの各々に含まれる複数個のプロセッサと、
    前記複数個のプロセッサの各々に含まれる複数個のコアと、
    少なくとも1個が前記複数個のコアの各々にインターフェースで結合する複数個のメモリ・コントローラと
    を含み、
    前記複数個のメモリ・コントローラの各々が前記複数個のメモリ・ユニットのうちの少なくとも1個のメモリ・ユニットを制御し、かつ
    前記最少ノード資源構成が、前記複数個のメモリ・ユニットのうちの1個もしくは複数個のメモリ・ユニットにおける最少量のスクラブされたメモリであって、前記複数個のノードのうちの少なくと1個を活性化させるために、コアおよびプロセッサの最少数の組み合わせへの割り当てのために利用可能にされるべきメモリに対応する、
    方法。
  2. 前記複数個のメモリ・コントローラの各々は初期に無効状態とされ、かつ前記複数個のメモリ・コントローラのうちの少なくとも1個のメモリ・コントローラは前記メモリ・コントローラが制御する複数個のメモリ・ユニットの少なくとも1個において最少量のメモリがスクラブされるような条件で有効とされる、請求項1に記載の方法。
  3. 各々が前記複数個のノードの少なくとも1個を包含する複数個のパーティションを前記システムが更に含み、
    前記複数個のパーティションの各々に他のパーティションとの関係で優先度が割り当てられ、該割り当てられた優先度に基づいて前記複数個のパーティションが成功裡に活性化される、請求項1に記載の方法。
  4. 1つのパーティションのメモリ資源需要に合致するのに十分な量のスクラブされたメモリが割り当てのために利用することが可能であるという条件で、前記パーティションを活性化させるステップを更に含む、請求項3に記載の方法。
  5. パーティションを活性化させる前に、前記パーティションの前記メモリ資源需要を、スクラブされ、かつ割り当てのために利用することができるようにされたメモリの量と比較するステップを更に含み、
    スクラブされて割り当てのために利用することができるようにされた前記メモリの量が前記パーティションの前記メモリ資源需要に合致するのに十分であるという条件の下で、前記スクラブされたメモリが、前記パーティションにより包含される1個もしくは複数個のノード間で割り当てられて、前記パーティションが活性化され、かつ
    スクラブされて割り当てのために利用することができるようにされた前記メモリの量が前記パーティションのメモリ資源需要に合致するのに十分でないという条件の下で、前記パーティションの前記メモリ資源需要に合致するのに十分なスクラブされた合計メモリ量が前記パーティションにより包含される1個もしくは複数個のノード間で割り当てられて前記パーティションが活性化されるように、追加量のメモリがスクラブされる、請求項4に記載の方法。
  6. 前記オペレーティング・システムの起動動作の実行と並行し、かつその後で、追加のメモリがスクラブされて、基準に基づき各パーティションにより包含される1個もしくは複数個のノードに割り当てられる、請求項3に記載の方法。
  7. 前記基準が前記パーティションに割り当てられた優先度、およびメモリの追加の割り当てのための前記パーティションの需要のうちの少なくとも一つを含む、請求項6に記載の方法。
  8. スクラブされた前記追加のメモリが使用済みのメモリを含む、請求項1に記載の方法。
  9. 複数個のメモリ・ユニットと、
    1個もしくは複数個のメモリ・ユニットにおいてメモリをスクラブするように構成され、スクラブされたメモリを割り当てのために利用することができるようにされたスクラビング・ユニットと、
    オペレーティング・システムと
    を含み、
    前記スクラビング・ユニットが最少量のスクラブされたメモリを割り当てのために利用可能にし、
    前記オペレーティング・システムの起動動作は、前記最少量のメモリがスクラブされかつ割り当てのために利用可能にされた後に実行され、かつ
    前記オペレーティング・システムの起動動作の実行と並行しかつその後に、前記スクラビング・ユニットが追加量のメモリをスクラブし、割り当てのために利用可能にし、
    さらに、
    最少ノード資源構成に関連付けさせられる複数個のノードと、
    前記複数個のノードの各々に含まれる複数個のプロセッサと、
    前記複数個のプロセッサの各々に含まれる複数個のコアと、
    少なくとも1個が前記複数個のコアの各々にインターフェースで結合する複数個のメモリ・コントローラと
    を含み、
    前記複数個のメモリ・コントローラの各々が前記複数個のメモリ・ユニットのうちの少なくとも1個のメモリ・ユニットを制御し、かつ
    前記最少ノード資源構成が、最少量のスクラブされたメモリであって、前記複数個のノードのうちの少なくとも1個を活性化させるために、コアおよびプロセッサの最少数の組み合わせへの割り当てのために利用可能にされるべきメモリに対応する、
    システム。
  10. 前記複数個のメモリ・コントローラの各々は初期に無効状態とされ、かつ前記複数個のメモリ・コントローラのうちの少なくとも1個のメモリ・コントローラは、前記メモリ・コントローラが制御する複数個のメモリ・ユニットのうちの少なくとも1個のメモリ・ユニットにおいて前記スクラビング・ユニットが最少量のメモリをスクラブするような条件で有効とされる、請求項9に記載のシステム。
  11. 各々が前記複数個のノードのうちの少なくとも1個のノードを包含する複数個のパーティションを更に含み、
    前記複数個のパーティションの各々に他のパーティションとの関係で優先度が割り当てられ、該割り当てられた優先度に基づいて前記複数個のパーティションが成功裡に活性化される、請求項9に記載のシステム。
  12. 十分な量のメモリが前記スクラビング・ユニットによりスクラブされて、1つのパーティションのメモリ資源需要に合致するように割り当てのために利用可能にされるという条件で、前記パーティションが活性化される、請求項11に記載のシステム。
  13. パーティションを活性化させる前に、前記パーティションの前記メモリ資源需要が、スクラブされて割り当てのために利用することができるようにされたメモリの量と比較され、
    スクラブされて割り当てのために利用することができるようにされた前記メモリの量が前記パーティションの前記メモリ資源需要に合致するのに十分であるという条件の下で、前記スクラブされたメモリが、前記パーティションにより包含される1個もしくは複数個のノード間で割り当てられて前記パーティションが活性化され、かつ
    スクラブされて割り当てのために利用することができるようにされた前記メモリの量が前記パーティションのメモリ資源需要に合致するのに十分でないという条件の下で、前記スクラビング・ユニットは、前記パーティションの前記メモリ資源需要に合致するのに十分なスクラブされた合計メモリ量が前記パーティションにより包含される1個もしくは複数個のノード間で割り当てられて前記パーティションが活性化されるように、追加量のメモリをスクラブする、請求項12に記載のシステム。
  14. 前記オペレーティング・システムの起動動作の実行と並行し、かつその後で、前記スクラビング・ユニットが追加量のメモリをスクラブして、基準に基づき各パーティションにより包含される1個もしくは複数個のノードに割り当てる、請求項11に記載のシステム。
  15. 前記基準が前記パーティションに割り当てられた優先度、およびメモリの追加の割り当てのための前記パーティションの需要のうちの少なくとも一つを含む、請求項14に記載のシステム。
  16. システムの立ち上げ時間を早めるためのプロセスをコンピュータに実行させるためのコンピュータ・プログラムを格納した非一時的なコンピュータ可読媒体であって、前記プロセスが、
    スクラビングして、最少量のメモリを割り当てのために利用することができるようにするステップと、
    前記システム上にストアされたオペレーティング・システムの起動動作を実行するステップと、
    前記オペレーティング・システムの前記起動動作と並行しかつその後に、スクラビングして、追加量のメモリを割り当てのために利用することができるようにするステップと
    を含み、
    前記システムが、
    複数個のメモリ・ユニットと、
    各々が最少ノード資源構成に関連付けられた複数個のノードであって、前記最少ノード資源構成が確立される条件でノードが活性化されるようにする前記複数個のノードと、
    前記複数個のノードの各々に含まれる複数個のプロセッサと、
    前記複数個のプロセッサの各々に含まれる複数個のコアと、
    少なくとも1個が前記複数個のコアの各々にインターフェースで結合する複数個のメモリ・コントローラと、
    各々が前記複数個のノードのうちの少なくとも1個のノードを包含する複数個のパーティションと
    を含み、
    前記複数個のパーティションの各々に他のパーティションとの関係で優先度が割り当てられ、該割り当てられた優先度に基づいて前記複数個のパーティションが成功裡に活性化され、
    前記最少ノード資源構成が、最少量のスクラブされたメモリであって、前記複数個のノードのうちの少なくと1個のノードを活性化させるために、コアおよびプロセッサの最少数の組み合わせへの割り当てのために利用可能にされるべきメモリに対応する、
    コンピュータ可読媒体。
JP2010261822A 2009-11-30 2010-11-24 システムの立ち上げ時間を早めるための方法、装置およびコンピュータ・プログラム Expired - Fee Related JP5669531B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/627,237 2009-11-30
US12/627,237 US8402259B2 (en) 2009-11-30 2009-11-30 Accelerating wake-up time of a system

Publications (3)

Publication Number Publication Date
JP2011118900A JP2011118900A (ja) 2011-06-16
JP2011118900A5 true JP2011118900A5 (ja) 2014-08-14
JP5669531B2 JP5669531B2 (ja) 2015-02-12

Family

ID=44069723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010261822A Expired - Fee Related JP5669531B2 (ja) 2009-11-30 2010-11-24 システムの立ち上げ時間を早めるための方法、装置およびコンピュータ・プログラム

Country Status (5)

Country Link
US (1) US8402259B2 (ja)
JP (1) JP5669531B2 (ja)
KR (1) KR20110060835A (ja)
CN (1) CN102081574B (ja)
TW (1) TW201140442A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8412479B2 (en) * 2010-06-29 2013-04-02 Intel Corporation Memory power estimation by means of calibrated weights and activity counters
KR101859188B1 (ko) 2011-09-26 2018-06-29 삼성전자주식회사 매니코어 시스템에서의 파티션 스케줄링 장치 및 방법
JP5994690B2 (ja) * 2013-03-14 2016-09-21 富士通株式会社 情報処理装置、プログラムおよび記憶領域獲得方法
GB2523568B (en) * 2014-02-27 2018-04-18 Canon Kk Method for processing requests and server device processing requests
EP3163441B1 (en) * 2014-11-10 2018-09-19 Huawei Technologies Co. Ltd. Computer device and memory starting method for computer device
US9886083B2 (en) 2014-12-19 2018-02-06 International Business Machines Corporation Event-driven reoptimization of logically-partitioned environment for power management
US9811345B2 (en) * 2015-04-16 2017-11-07 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Utilizing computing resources under a disabled processor node without fully enabling the disabled processor node
KR20160146055A (ko) * 2015-06-11 2016-12-21 현대자동차주식회사 차량 네트워크에서 통신 노드의 동작방법
US10055236B2 (en) * 2015-07-02 2018-08-21 Sandisk Technologies Llc Runtime data storage and/or retrieval
US9864537B2 (en) * 2016-04-21 2018-01-09 International Business Machines Corporation Memory system power management
US10346177B2 (en) * 2016-12-14 2019-07-09 Intel Corporation Boot process with parallel memory initialization
US10678635B2 (en) * 2018-01-08 2020-06-09 Intel Corporation Memory management
CN111132282B (zh) * 2018-11-01 2021-06-01 华为终端有限公司 一种应用于移动终端的应用处理器唤醒方法及装置
US20200341776A1 (en) * 2020-07-07 2020-10-29 Krishnaprasad H Apparatus for initializing memory using a hardware engine for minimizing boot time
US20230305725A1 (en) * 2022-03-24 2023-09-28 Nxp Usa, Inc. Memory configuration within a data processing system

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015A (en) * 1845-04-26 Hand-loom for weaving figured fabrics
JPS62226216A (ja) * 1986-03-27 1987-10-05 Nec Corp システム立上げ方式
US6314501B1 (en) * 1998-07-23 2001-11-06 Unisys Corporation Computer system and method for operating multiple operating systems in different partitions of the computer system and for allowing the different partitions to communicate with one another through shared memory
US6158000A (en) * 1998-09-18 2000-12-05 Compaq Computer Corporation Shared memory initialization method for system having multiple processor capability
US6381715B1 (en) * 1998-12-31 2002-04-30 Unisys Corporation System and method for performing parallel initialization and testing of multiple memory banks and interfaces in a shared memory module
US7143321B1 (en) * 2000-04-29 2006-11-28 Hewlett-Packard Development Company, L.P. System and method for multi processor memory testing
US6633965B2 (en) * 2001-04-07 2003-10-14 Eric M. Rentschler Memory controller with 1×/M× read capability
US7107493B2 (en) * 2003-01-21 2006-09-12 Hewlett-Packard Development Company, L.P. System and method for testing for memory errors in a computer system
US20040158701A1 (en) * 2003-02-12 2004-08-12 Dell Products L.P. Method of decreasing boot up time in a computer system
US7065688B1 (en) * 2003-02-19 2006-06-20 Advanced Micro Devices, Inc. Simultaneous multiprocessor memory testing and initialization
US20050283566A1 (en) * 2003-09-29 2005-12-22 Rockwell Automation Technologies, Inc. Self testing and securing ram system and method
US7334159B1 (en) * 2003-09-29 2008-02-19 Rockwell Automation Technologies, Inc. Self-testing RAM system and method
US7539909B2 (en) * 2003-09-30 2009-05-26 Intel Corporation Distributed memory initialization and test methods and apparatus
US7313681B2 (en) * 2003-11-20 2007-12-25 International Business Machines Corporation Apparatus, system, and method for adapter fastload
US7251744B1 (en) * 2004-01-21 2007-07-31 Advanced Micro Devices Inc. Memory check architecture and method for a multiprocessor computer system
US7246269B1 (en) * 2004-05-05 2007-07-17 Advanced Micro Devices, Inc. Efficient memory check architecture and method
JP2008512786A (ja) * 2004-09-10 2008-04-24 カビウム・ネットワークス データ構造の選択的複製方法および装置
WO2006090407A1 (en) * 2005-02-23 2006-08-31 Hewlett-Packard Development Company, L.P. A method or apparatus for storing data in a computer system
US7487222B2 (en) * 2005-03-29 2009-02-03 International Business Machines Corporation System management architecture for multi-node computer system
US7555677B1 (en) * 2005-04-22 2009-06-30 Sun Microsystems, Inc. System and method for diagnostic test innovation
JP2007140920A (ja) * 2005-11-18 2007-06-07 Kyocera Mita Corp 画像形成装置
JP4817115B2 (ja) * 2006-03-30 2011-11-16 日本電気株式会社 コンピュータシステム、並列初期化方法、及びブートプログラム
US20070283104A1 (en) * 2006-05-31 2007-12-06 International Business Machines Corporation Concurrent Hardware Selftest for Central Storage
US7711941B2 (en) * 2006-12-19 2010-05-04 Lsi Corporation Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit
US8621137B2 (en) * 2007-12-27 2013-12-31 Sandisk Enterprise Ip Llc Metadata rebuild in a flash memory controller following a loss of power
US7987336B2 (en) * 2008-05-14 2011-07-26 International Business Machines Corporation Reducing power-on time by simulating operating system memory hot add

Similar Documents

Publication Publication Date Title
JP2011118900A5 (ja)
JP2011258119A5 (ja)
JP6219512B2 (ja) 仮想ハドゥープマネジャ
RU2019131233A (ru) Система управления и диспетчеризации контейнеров
CN103593242B (zh) 基于Yarn框架的资源共享控制系统
JP2014514660A5 (ja)
JP2016511489A5 (ja)
JP2014526729A5 (ja)
JP4705051B2 (ja) 計算機システム
JP2017526049A5 (ja)
JP2017529593A5 (ja)
JP2015518997A5 (ja)
JP2014219977A5 (ja)
EP3780499A1 (en) Resource pool processing method and apparatus
JP2015528231A5 (ja)
RU2014151774A (ru) Выгрузка потоков виртуальных машин в физические очереди
JP2011076604A5 (ja)
CN111078363A (zh) 一种虚拟机的numa节点调度方法、装置、设备及介质
WO2017002921A1 (ja) 仮想ネットワークファンクション管理装置、仮想マシン管理装置、仮想ネットワークファンクションへの資源の割り当て方法及びプログラム
KR20110075295A (ko) 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치
JP2013140593A5 (ja)
US20160196157A1 (en) Information processing system, management device, and method of controlling information processing system
RU2016127443A (ru) Команда запуска виртуального выполнения для диспетчеризации множественных потоков в компьютере
US10108463B2 (en) System, method of controlling to execute a job, and apparatus
JP2017514247A5 (ja)