JP2011118900A - システムの立ち上げ時間を早めるための方法、装置およびコンピュータ・プログラム - Google Patents
システムの立ち上げ時間を早めるための方法、装置およびコンピュータ・プログラム Download PDFInfo
- Publication number
- JP2011118900A JP2011118900A JP2010261822A JP2010261822A JP2011118900A JP 2011118900 A JP2011118900 A JP 2011118900A JP 2010261822 A JP2010261822 A JP 2010261822A JP 2010261822 A JP2010261822 A JP 2010261822A JP 2011118900 A JP2011118900 A JP 2011118900A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- partition
- node
- minimum
- allocation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1417—Boot up procedures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】システム上にストアされたオペレーティング・システムの起動動作と並行しかつその後に、追加量のメモリを割り当てのためにスクラビングして利用することができるようにするステップとを含む。システムは、各々が最少ノード資源構成に関連付けられた1個もしくは複数個のノードを含むことができ、前記最少ノード資源構成は、前記ノードを活性化するために、活性化される必要のあるノードに含まれる最少数のプロセッサに対応する。システムは、各パーティションが少なくとも1個のノードを包含する1個もしくは複数個のパーティションを更に含むことができる。各パーティションには他のパーティションに対する優先度が割り当てられることができ、そのパーティションはその割り当てられた優先度に基づき活性化される。
【選択図】図2
Description
従って、本発明は、完全にハードウエアの実施形態、完全にソフトウエアの実施形態(ファームウエア、常駐ソフトウエア、マイクロコード等を含む)、またはソフトウエアおよびハードウエアの両側面を組み合わせた実施形態であって、両側面を含めて「回路」、「モジュール」または「システム」としてここでは言及され得る形態のいずれかの形式を取ることができる。更に、本発明の他の捉え方は、コンピュータ・プログラム・コードを内蔵させた1個もしくは複数個のコンピュータ可読媒体において具体化されるコンピュータ・プログラムの形式を取ることもできる。
110 ノード
120 プロセッサ
130 コア
140 メモリ・コントローラ
150 メモリ・ユニット
160 パーティション
170 メモリ・スクラビング・ユニット
Claims (25)
- システムの立ち上げ時間を早める方法であって、
スクラビングして、最少量のメモリを割り当てのために利用可能にするステップと、
前記システム上にストアされたオペレーティング・システムの起動動作を実行するステップと、
前記オペレーティング・システムの前記起動動作と並行しかつその後に、スクラビングして、追加量のメモリを割り当てのために利用可能にするステップと
を含む方法。 - 複数個のメモリ・ユニットと、
最少ノード資源構成に関連付けさせられる少なくとも1個のノードと、
前記少なくとも1個のノードに含まれる少なくとも1個のプロセッサと、
前記少なくとも1個のプロセッサに含まれる少なくとも1個のコアと、
前記少なくとも1個のコアにインターフェースで結合する少なくとも1個のメモリ・コントローラと
を前記システムが含み、
前記少なくとも1個のメモリ・コントローラが前記複数個のメモリ・ユニットのうちの少なくとも1個のメモリ・ユニットを制御し、かつ
前記最少ノード資源構成が、前記少なくとも1個のノードを活性化させるために、メモリがスクラブされて前記少なくとも1個のノードに割り当てられるべき前記複数個のメモリ・ユニットのうちの1個もしくは複数個のメモリ・ユニットに最少量のメモリに対応するようにした、
請求項1に記載の方法。 - 複数個のメモリ・ユニットと、
各々が最少ノード資源構成に関連付けられた複数個のノードと、
前記複数個のノードのうちの少なくとも1個を包含する少なくとも1個の論理パーティションと、
前記複数個のノードの各々に含まれる複数個のプロセッサと、
前記複数個のプロセッサの各々に含まれる複数個のコアと、
複数個のメモリ・コントローラと
を前記システムが含み、
複数個のコアの各々が前記複数個のメモリ・コントローラのうちの1個のメモリ・コントローラにインターフェースで結合し、前記複数個のメモリ・コントローラの各々が少なくとも1個のメモリ・ユニットを制御し、かつ
前記最少ノード資源構成が、前記ノードを活性化させるために、活性化される必要のあるノードに含まれる最少数のプロセッサに対応する、請求項1に記載の方法。 - 前記ノードと関連する前記最少ノード資源構成が更に前記最少数のプロセッサを活性化するために活性化される必要のある最少数のコアに対応する、請求項3に記載の方法。
- 前記ノードと関連する前記最少ノード資源構成は更に、最少数のコアを活性化させるために、有効とされるのに必要とされる最少数のメモリ・コントローラに対応する、請求項4に記載の方法。
- 前記複数個のメモリ・コントローラの各々は初期に無効状態とされ、かつ前記メモリ・コントローラは前記メモリ・コントローラが制御する少なくとも1個のメモリ・ユニットにおいて最少量のメモリがスクラブされるような条件で有効とされる、請求項5に記載の方法。
- 各々が少なくとも1個のノードを包含する複数個のパーティションを前記システムが更に含み、
前記複数個のパーティションの各々に他のパーティションとの関係で優先度が割り当てられ、該割り当てられた優先度に基づいて前記複数個のパーティションが成功裡に活性化される、請求項3に記載の方法。 - 十分な量のスクラブされたメモリが割り当てのために利用することが可能であるという条件で、前記パーティションのメモリ資源需要に合致しなければならないパーティションを活性化させるステップを更に含む、請求項7に記載の方法。
- 前記パーティションを活性化させるステップの前に、前記パーティションの前記メモリ資源需要を、スクラブされたメモリ量に比較して、割り当てのために利用することができるようにするステップを更に含み、
スクラブされて割り当てのために利用することができるようにされた前記メモリ量が前記パーティションの前記メモリ資源需要に合致するのに十分であるという条件の下で、前記スクラブされたメモリが、前記パーティションにより包含される1個もしくは複数個のノード間で割り当てられて前記パーティションが活性化されるようにし、かつ
スクラブされて割り当てのために利用することができるようにされた前記メモリ量が前記パーティションのメモリ資源需要に合致するのに十分でないという条件の下で、前記パーティションの前記メモリ資源需要に合致するのに十分なスクラブされた合計メモリ量が前記パーティションにより包含される1個もしくは複数個のノード間で割り当てられて前記パーティションが活性化されるように、追加量のメモリがスクラブされる、請求項8に記載の方法。 - 前記オペレーティング・システムの起動動作の実行と並行し、かつその後で、追加のメモリがスクラブされて、所定の基準に基づきパーティションにより包含される1個もしくは複数個のノードに割り当てられる、請求項7に記載の方法。
- 前記所定の基準が前記パーティションに割り当てられた優先度、およびメモリの追加の割り当てのための前記パーティションの需要のうちの少なくとも一つを含む、請求項10に記載の方法。
- スクラブされた前記追加のメモリが使用済みのメモリを含む、請求項1に記載の方法。
- 複数個のメモリ・ユニットと、
1個のメモリ・ユニットにおいてメモリをスクラブするように構成され割り当てのために利用することができるようにされたスクラビング・ユニットと、
オペレーティング・システムと
を含み、
前記スクラビング・ユニットがスクラブして、最少量のメモリを割り当てのために利用可能にし、
前記オペレーティング・システムの起動動作は、前記最少量のメモリがスクラブされかつ割り当てのために利用可能にされた後に実行され、かつ
前記オペレーティング・システムの起動動作の実行と並行しかつその後に、前記スクラビング・ユニットがスクラブし、追加量のメモリを割り当てのために利用可能にするシステム。 - 複数個のメモリ・ユニットと、
最少ノード資源構成に関連付けさせられる少なくとも1個のノードと、
前記少なくとも1個のノードに含まれる少なくとも1個のプロセッサと、
前記少なくとも1個のプロセッサに含まれる少なくとも1個のコアと、
前記少なくとも1個のコアにインターフェースで結合する少なくとも1個のメモリ・コントローラと
を前記システムが含み、
前記少なくとも1個のメモリ・コントローラが前記複数個のメモリ・ユニットのうちの少なくとも1個のメモリ・ユニットを制御し、かつ
前記最少ノード資源構成が、前記ノードを活性化させるために、前記スクラビング・ユニットにより、メモリがスクラブされて前記少なくとも1個のノードに、割り当てのために利用できるようにされなければならない最少量のメモリに対応する、
請求項13に記載のシステム。 - 各々が最少ノード資源構成に関連付けられた複数個のノードと、
前記複数個のノードのうちの少なくとも1個を包含する少なくとも1個のパーティションと、
前記複数個のノードの各々に含まれる複数個のプロセッサと、
前記複数個のプロセッサの各々に含まれる複数個のコアと、
複数個のメモリ・コントローラと
を更に含み、
複数個のコアの各々が前記複数個のメモリ・コントローラのうちの少なくとも1個のメモリ・コントローラにインターフェースで結合し、
前記複数個のメモリ・コントローラの各々が少なくとも1個のメモリ・ユニットを制御し、かつ
前記最少ノード資源構成が、前記ノードを活性化するために、活性化される必要のあるノードに含まれる最少数のプロセッサに対応する、請求項13に記載のシステム。 - 前記ノードと関連する前記最少ノード資源構成が更に前記最少数のプロセッサを活性化させるために活性化される必要のある最少数のコアに対応する、請求項15に記載のシステム。
- 前記ノードと関連する前記最少ノード資源構成は更に、最少数のコアを活性化させるために、有効とされるのに必要とされる最少数のメモリ・コントローラに対応する、請求項16に記載のシステム。
- 前記複数個のメモリ・コントローラの各々は初期に無効状態とされ、かつ前記メモリ・コントローラは前記メモリ・コントローラが制御する複数個のメモリ・ユニットのうちの少なくとも1個のメモリ・ユニットにおいて前記スクラビング・ユニットが最少量のメモリをスクラブするような条件で有効とされる、請求項17に記載のシステム。
- 各々が少なくとも1個のノードを包含する複数個のパーティションを更に含み、
前記複数個のパーティションの各々に他のパーティションとの関係で優先度が割り当てられ、該割り当てられた優先度に基づいて前記複数個のパーティションが成功裡に活性化される、請求項15に記載のシステム。 - 十分な量のメモリが前記スクラビング・ユニットによりスクラブされて、前記パーティションのメモリ資源需要に合致するように割り当てのために利用可能にされるという条件で、パーティションが活性化される、請求項19に記載のシステム。
- 前記パーティションを活性化させる前に、前記パーティションの前記メモリ資源需要が、スクラブされたメモリ量に比較され、割り当てのために利用することができるようにされ、
スクラブされて割り当てのために利用することができるようにされた前記メモリ量が前記パーティションの前記メモリ資源需要に合致するのに十分であるという条件の下で、前記スクラブされたメモリが、前記パーティションにより包含される1個もしくは複数個のノード間で割り当てられて前記パーティションが活性化され、かつ
スクラブされて割り当てのために利用することができるようにされた前記メモリ量が前記パーティションのメモリ資源需要に合致するのに十分でないという条件の下で、前記スクラビング・ユニットは、前記パーティションの前記メモリ資源需要に合致するのに十分なスクラブされた合計メモリ量が前記パーティションにより包含される1個もしくは複数個のノード間で割り当てられて前記パーティションが活性化されるように、追加量のメモリをスクラブする、請求項20に記載のシステム。 - 前記オペレーティング・システムの起動動作の実行と並行し、かつその後で、前記スクラビング・ユニットがスクラブして、所定の基準に基づきパーティションにより包含される1個もしくは複数個のノードに追加量のメモリを割り当てる、請求項19に記載のシステム。
- 前記所定の基準が前記パーティションに割り当てられた優先度、およびメモリの追加の割り当てのための前記パーティションの需要のうちの少なくとも一つを含む、請求項22に記載のシステム。
- コンピュータにより実行されることで、当該コンピュータに
スクラビングして、最少量のメモリを割り当てのために利用することができるようにするステップと、
前記システム上にストアされたオペレーティング・システムの起動動作を実行するステップと、
前記オペレーティング・システムの前記起動動作と並行しかつその後に、スクラビングして、追加量のメモリを割り当てのために利用することができるようにするステップと
を実行させることのできる、システムの立ち上げ時間を早めるためのコンピュータ・プログラム。 - 各々が最少ノード資源構成に関連付けられた複数個のノードであって、前記最少ノード資源構成が確立される条件で前記ノードが活性化されるようにする前記複数個のノードと、
各々が少なくとも1個のノードを包含する複数個のパーティションと
を前記システムが更に含み、
前記複数個のパーティションの各々に他のパーティションとの関係で優先度が割り当てられ、該割り当てられた優先度に基づいて前記複数個のパーティションが成功裡に活性化される、請求項24に記載のコンピュータ・プログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/627,237 US8402259B2 (en) | 2009-11-30 | 2009-11-30 | Accelerating wake-up time of a system |
US12/627,237 | 2009-11-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011118900A true JP2011118900A (ja) | 2011-06-16 |
JP2011118900A5 JP2011118900A5 (ja) | 2014-08-14 |
JP5669531B2 JP5669531B2 (ja) | 2015-02-12 |
Family
ID=44069723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010261822A Expired - Fee Related JP5669531B2 (ja) | 2009-11-30 | 2010-11-24 | システムの立ち上げ時間を早めるための方法、装置およびコンピュータ・プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8402259B2 (ja) |
JP (1) | JP5669531B2 (ja) |
KR (1) | KR20110060835A (ja) |
CN (1) | CN102081574B (ja) |
TW (1) | TW201140442A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014178889A (ja) * | 2013-03-14 | 2014-09-25 | Fujitsu Ltd | 情報処理装置、プログラムおよび記憶領域獲得方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8412479B2 (en) * | 2010-06-29 | 2013-04-02 | Intel Corporation | Memory power estimation by means of calibrated weights and activity counters |
KR101859188B1 (ko) | 2011-09-26 | 2018-06-29 | 삼성전자주식회사 | 매니코어 시스템에서의 파티션 스케줄링 장치 및 방법 |
GB2523568B (en) * | 2014-02-27 | 2018-04-18 | Canon Kk | Method for processing requests and server device processing requests |
WO2016074127A1 (zh) * | 2014-11-10 | 2016-05-19 | 华为技术有限公司 | 计算机设备及计算机设备内存启动的方法 |
US9886083B2 (en) * | 2014-12-19 | 2018-02-06 | International Business Machines Corporation | Event-driven reoptimization of logically-partitioned environment for power management |
US9811345B2 (en) * | 2015-04-16 | 2017-11-07 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Utilizing computing resources under a disabled processor node without fully enabling the disabled processor node |
KR20160146055A (ko) * | 2015-06-11 | 2016-12-21 | 현대자동차주식회사 | 차량 네트워크에서 통신 노드의 동작방법 |
US10055236B2 (en) * | 2015-07-02 | 2018-08-21 | Sandisk Technologies Llc | Runtime data storage and/or retrieval |
US9864537B2 (en) * | 2016-04-21 | 2018-01-09 | International Business Machines Corporation | Memory system power management |
US10346177B2 (en) * | 2016-12-14 | 2019-07-09 | Intel Corporation | Boot process with parallel memory initialization |
US10678635B2 (en) * | 2018-01-08 | 2020-06-09 | Intel Corporation | Memory management |
CN111132282B (zh) * | 2018-11-01 | 2021-06-01 | 华为终端有限公司 | 一种应用于移动终端的应用处理器唤醒方法及装置 |
US20200341776A1 (en) * | 2020-07-07 | 2020-10-29 | Krishnaprasad H | Apparatus for initializing memory using a hardware engine for minimizing boot time |
US20230305725A1 (en) * | 2022-03-24 | 2023-09-28 | Nxp Usa, Inc. | Memory configuration within a data processing system |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4015A (en) * | 1845-04-26 | Hand-loom for weaving figured fabrics | ||
JPS62226216A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | システム立上げ方式 |
US7065688B1 (en) * | 2003-02-19 | 2006-06-20 | Advanced Micro Devices, Inc. | Simultaneous multiprocessor memory testing and initialization |
JP2006216068A (ja) * | 1998-12-18 | 2006-08-17 | Unisys Corp | コンピュータ・システムの異なるパーティション中で複数のオペレーティング・システムを動作させ、異なるパーティションが共用メモリを介して相互に通信できるようにするコンピュータ・システムおよび方法 |
JP2007140920A (ja) * | 2005-11-18 | 2007-06-07 | Kyocera Mita Corp | 画像形成装置 |
JP2007272275A (ja) * | 2006-03-30 | 2007-10-18 | Nec Corp | コンピュータシステム、並列初期化方法、及びブートプログラム |
JP2008512786A (ja) * | 2004-09-10 | 2008-04-24 | カビウム・ネットワークス | データ構造の選択的複製方法および装置 |
JP2009277223A (ja) * | 2008-05-14 | 2009-11-26 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム、コンピュータ・システムを初期化するための方法及びコンピュータ・プログラム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6158000A (en) * | 1998-09-18 | 2000-12-05 | Compaq Computer Corporation | Shared memory initialization method for system having multiple processor capability |
US6381715B1 (en) * | 1998-12-31 | 2002-04-30 | Unisys Corporation | System and method for performing parallel initialization and testing of multiple memory banks and interfaces in a shared memory module |
US7143321B1 (en) * | 2000-04-29 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | System and method for multi processor memory testing |
US6633965B2 (en) * | 2001-04-07 | 2003-10-14 | Eric M. Rentschler | Memory controller with 1×/M× read capability |
US7107493B2 (en) * | 2003-01-21 | 2006-09-12 | Hewlett-Packard Development Company, L.P. | System and method for testing for memory errors in a computer system |
US20040158701A1 (en) * | 2003-02-12 | 2004-08-12 | Dell Products L.P. | Method of decreasing boot up time in a computer system |
US20050283566A1 (en) * | 2003-09-29 | 2005-12-22 | Rockwell Automation Technologies, Inc. | Self testing and securing ram system and method |
US7334159B1 (en) * | 2003-09-29 | 2008-02-19 | Rockwell Automation Technologies, Inc. | Self-testing RAM system and method |
US7539909B2 (en) * | 2003-09-30 | 2009-05-26 | Intel Corporation | Distributed memory initialization and test methods and apparatus |
US7313681B2 (en) * | 2003-11-20 | 2007-12-25 | International Business Machines Corporation | Apparatus, system, and method for adapter fastload |
US7251744B1 (en) * | 2004-01-21 | 2007-07-31 | Advanced Micro Devices Inc. | Memory check architecture and method for a multiprocessor computer system |
US7246269B1 (en) * | 2004-05-05 | 2007-07-17 | Advanced Micro Devices, Inc. | Efficient memory check architecture and method |
US20080195836A1 (en) * | 2005-02-23 | 2008-08-14 | Hewlett-Packard Development Company, L.P. | Method or Apparatus for Storing Data in a Computer System |
US7487222B2 (en) * | 2005-03-29 | 2009-02-03 | International Business Machines Corporation | System management architecture for multi-node computer system |
US7555677B1 (en) * | 2005-04-22 | 2009-06-30 | Sun Microsystems, Inc. | System and method for diagnostic test innovation |
US20070283104A1 (en) * | 2006-05-31 | 2007-12-06 | International Business Machines Corporation | Concurrent Hardware Selftest for Central Storage |
US7711941B2 (en) * | 2006-12-19 | 2010-05-04 | Lsi Corporation | Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit |
US8621137B2 (en) * | 2007-12-27 | 2013-12-31 | Sandisk Enterprise Ip Llc | Metadata rebuild in a flash memory controller following a loss of power |
-
2009
- 2009-11-30 US US12/627,237 patent/US8402259B2/en not_active Expired - Fee Related
-
2010
- 2010-11-12 CN CN201010556988.1A patent/CN102081574B/zh not_active Expired - Fee Related
- 2010-11-12 TW TW099139101A patent/TW201140442A/zh unknown
- 2010-11-24 JP JP2010261822A patent/JP5669531B2/ja not_active Expired - Fee Related
- 2010-11-29 KR KR1020100119598A patent/KR20110060835A/ko not_active Application Discontinuation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4015A (en) * | 1845-04-26 | Hand-loom for weaving figured fabrics | ||
JPS62226216A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | システム立上げ方式 |
JP2006216068A (ja) * | 1998-12-18 | 2006-08-17 | Unisys Corp | コンピュータ・システムの異なるパーティション中で複数のオペレーティング・システムを動作させ、異なるパーティションが共用メモリを介して相互に通信できるようにするコンピュータ・システムおよび方法 |
US7065688B1 (en) * | 2003-02-19 | 2006-06-20 | Advanced Micro Devices, Inc. | Simultaneous multiprocessor memory testing and initialization |
JP2008512786A (ja) * | 2004-09-10 | 2008-04-24 | カビウム・ネットワークス | データ構造の選択的複製方法および装置 |
JP2007140920A (ja) * | 2005-11-18 | 2007-06-07 | Kyocera Mita Corp | 画像形成装置 |
JP2007272275A (ja) * | 2006-03-30 | 2007-10-18 | Nec Corp | コンピュータシステム、並列初期化方法、及びブートプログラム |
JP2009277223A (ja) * | 2008-05-14 | 2009-11-26 | Internatl Business Mach Corp <Ibm> | コンピュータ・システム、コンピュータ・システムを初期化するための方法及びコンピュータ・プログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014178889A (ja) * | 2013-03-14 | 2014-09-25 | Fujitsu Ltd | 情報処理装置、プログラムおよび記憶領域獲得方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201140442A (en) | 2011-11-16 |
KR20110060835A (ko) | 2011-06-08 |
CN102081574A (zh) | 2011-06-01 |
US20110131399A1 (en) | 2011-06-02 |
CN102081574B (zh) | 2014-11-05 |
JP5669531B2 (ja) | 2015-02-12 |
US8402259B2 (en) | 2013-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5669531B2 (ja) | システムの立ち上げ時間を早めるための方法、装置およびコンピュータ・プログラム | |
AU2011348835B2 (en) | Method and device for implementing memory migration | |
US7945815B2 (en) | System and method for managing memory errors in an information handling system | |
US10157008B2 (en) | Systems and methods for optimizing memory power consumption in a heterogeneous system memory | |
JP5786955B2 (ja) | メモリ縮退方法及び情報処理装置 | |
EP3033680B1 (en) | Memory migration in presence of live memory traffic | |
CN112053730A (zh) | 用于存储器子系统的冗余云存储器存储装置 | |
US10168936B2 (en) | Memory system power management | |
US10558468B2 (en) | Memory channel storage device initialization | |
US10203893B2 (en) | Memory channel storage device detection | |
JP2005135409A (ja) | セルをテストするシステムおよび方法 | |
US11144380B2 (en) | Memory controller and storage device including the same | |
CN110119245B (zh) | 用于操作nand闪存物理空间以扩展存储器容量的方法和系统 | |
EP4089545A1 (en) | Virtual mapping based off-chip non-volatile memory dynamic loading method and electronic apparatus | |
US11221931B2 (en) | Memory system and data processing system | |
WO2013147886A1 (en) | Virtual device sparing | |
US8799616B2 (en) | Method and system for preferred CPU binding on virtual partitions | |
US11734176B2 (en) | Sub-NUMA clustering fault resilient memory system | |
KR102565873B1 (ko) | Numa 시스템에서 메모리 버스에 연결하여 사용하는 저장장치의 할당 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140630 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140630 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5669531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |