JP2011118158A - アレイ基板および当該アレイ基板の製造方法 - Google Patents

Abstract

【課題】 ＴＦＴアレイ基板の製造において、高開口率デバイスのようなアライメントルールが厳しい製品においても、マスク枚数を増やすことなく、アライメントずれによる容量起因の点欠陥が発生しないＴＦＴ構造を提供することを目的とする。
【解決手段】 第二の照射領域２４よりも光量が高くて第三の照射領域２５よりも光量が低い領域である第一の照射領域２３と、パターン３と補助パターン１０とが重畳してなす凸部１１ａとが重畳することにより、アライメントずれが生じても導電膜１６が分断される。これにより、導電膜１６からパターン形成される画素電極とソース配線９との近接による表示不良を抑制できる。
【選択図】 図７

Description

本発明は、薄膜トランジスタ（以下、ＴＦＴと称する）をスイッチング素子として搭載したアクティブマトリクス型液晶表示装置及びその製造方法に関するものである。具体的には薄膜トランジスタを形成したアレイ基板に関する。

液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；以下、ＬＣＤという）は、ＣＲＴに代わるフラットパネルディスプレイのひとつとして活発に開発が行われており、特に消費電力が小さいことや薄型であるという特徴を活かしてノートブック型コンピュータ、カーナビゲーション、携帯端末などの他、ＴＶとして実用化されている。一般に液晶を用いた電気光学素子は、お互いに対向する電極をそれぞれ備えた基板の間に液晶層が挟持され、さらに両基板の外側には偏光板が設置され、透過型のものでは背面にバックライトが設置された構造をもっている。

一般に液晶表示装置は、ＴＦＴ等のスイッチング素子や配線が形成されたアレイ基板と対向基板とが液晶を封入するように貼り合わされてなる。従来からこのような液晶表示装置においては、光を効率的に表示に用いるため、画素の開口率を高める必要に迫られている。画素の開口率を高める手段としては、アレイ基板上の配線やＴＦＴなどのように光を透過しない領域を極力小さくし、光を透過する画素電極の面積を広くするという高開口率デバイスとすることが挙げられる。

しかし、画素電極の面積を広げすぎると、画素電極と隣接するソース配線との距離が近づくため、ソース配線との間に容量が形成されてしまう。そのような意図しない容量が形成された場合、充電起因の点欠陥を発生させて表示特性を劣化させてしまうという問題が生じる。通常は、ソース配線と画素電極との間に適度な隙間を設けることにより上記の問題を回避するのだが、写真製版におけるアライメントずれが生じた場合には同様の問題が生じることになる。特に、高開口率デバイスでアライメントルールが厳しい場合は深刻な問題である。

そのような問題を解決するために、ソース配線上に絶縁膜を介して共通配線であるＣＳ配線を形成し、さらに上層に絶縁膜を介して画素電極を形成することにより、ソース配線と画素電極との近接による容量増大を抑制するという従来技術が知られている。（特許文献１参照）

特開２０００−１７１８２５号公報（図１）

しかし、上記従来技術においては、以下のような問題がある。すなわち、共通配線であるＣＳ配線は通常、ゲート電極やゲート配線と同時に形成するが、上記従来技術においては、ソース配線と画素電極との間の補助容量ＣＳの増大を抑制するという目的だけのために、成膜や写真製版やエッチング追加する必要がある。そのため、生産の効率が低下し、コストも増大するという問題が生じてしまう。

本発明は、上記のような問題点を解決する為になされたもので、ＴＦＴアレイ基板の製造において、高開口率デバイスのようなアライメントルールが厳しい製品においても、マスク枚数を増やすことなく、アライメントずれによる容量起因の点欠陥が発生しないＴＦＴ構造を提供することを目的とする。

上記課題を解決するために、本発明の表示装置のアレイ基板の製造方法は、パターンを形成する工程と、前記パターンと重畳して凸部をなす補助パターンを形成する工程と、前記凸部を覆う導電膜を形成する工程と、前記導電膜上に、感光性レジストを塗布する工程と、少なくとも前記凸部と重なる領域を有する第一の照射領域に、第一の光量の露光を照射し、前記第一の照射領域に隣接する第二の照射領域に、第一の光量よりも低い第二の光量を照射するか、または露光せずに、前記第二の照射領域と反対方向で前記第一の照射領域に隣接する第三の照射領域に、第一の光量よりも高い第三の光量を照射するような露光工程と、前記第二の照射領域か、前記第三の照射領域のいずれか一方において、感光性レジストが除去される領域があり、他方においては感光性レジストが残存する領域があり、前記第一の照射領域と前記凸部とが重なる領域において、感光性レジストが除去される領域があるような現像を行う工程と前記感光性レジストが除去された領域の前記導電膜をエッチング除去する工程とを含むことを特徴としている。

アライメントルールが厳しい製品においても、アライメントずれによる容量起因の点欠陥が発生せず、歩留低下による損失を回避することができる。

本発明の実施の形態１に係るＴＦＴアレイ基板の構成を模式的に示す平面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の構成を模式的に示す断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板のＴＦＴの構成を模式的に示す断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の製造過程中における構成を模式的に示す平面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の製造過程中における構成を模式的に示す断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の製造過程中における構成を模式的に示す断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の製造過程中における構成を模式的に示す断面図である。 本発明の実施の形態３に係るＴＦＴアレイ基板の構成を模式的に示す断面図である。

実施の形態１
図１に非晶質シリコンを半導体層として用いたＴＦＴアレイ基板の主要部の平面図を示す。また、図１のＡ−Ａで示した箇所における断面図を図２に示す。さらに、図１のＢ−Ｂで示した箇所におけるＴＦＴの断面図を図３に示す。本実施の形態における構造について、図１と図２と図３を用いて以下に説明する。

ガラス基板等の透明絶縁性基板１上にはゲート電極２と共通配線であるＣＳ配線３とが形成されており、ゲート電極２やＣＳ配線３を覆うようにゲート絶縁膜４が形成されている。ゲート絶縁膜４をはさんでゲート電極２と対向するようにａ−Ｓｉ：Ｈ（水素原子が添加されたアモルファスシリコン）膜からなる半導体層５が形成されて、半導体層５上にはｎ^＋ａ−Ｓｉ：Ｈ膜からなるオーミックコンタクト層６が形成されている。

オーミックコンタクト層６上で対を成すように形成されるソース電極７とドレイン電極８と、ソース電極７とつながって形成されているソース配線９があり、これらソース電極７、ドレイン電極８、ソース配線９の少なくともひとつと同じレイヤに補助パターン１０ａ、１０ｂが形成されている。補助パターン１０ａ、１０ｂは、ＣＳ配線３の両側のうちソース配線９に近接する側と重なる重畳領域１１ａ、１１ｂを有するように形成されている。この重畳領域１１ａ、１１ｂは補助パターン１０ａ、１０ｂとＣＳ配線３とが重畳している領域であるため、厚みとしては周囲に比べて局所的に厚くなっており、凹凸でいえば凸部ともいうべき領域ともいえる。

また、補助パターン１０ａ、１０ｂ、ソース配線９を覆うようにして絶縁膜であるパッシベーション膜１２が形成されている。パッシベーション膜１２にはコンタクトホール１３が開口されている。

パッシベーション膜１２上には、画素電極１４が形成されており、画素電極１４はコンタクトホール１３を介してドレイン電極８と電気的に接続する。また、画素電極１４は、少なくともパッシベーション膜１２を介してＣＳ配線３と重なる領域を有することにより補助容量を形成する。

さらに、重畳領域１１ａをはさんで画素電極１４が分断された分断領域１５が形成されている。分断領域１５は後で説明するが、画素電極１４と同じレイヤで同時に形成されたものである。

ここで図１においては、画素電極１４のパターニングの際にアライメントずれが生じたことにより、画素電極１４の両側におけるＣＳ配線３との重なる面積が均等になっていない状況を示している点に留意されたい。本来の画素電極１４のパターニング領域とは、画素電極１４と分断領域１５とをひとつながりに見た領域を仮想し、その仮想領域が両側においてＣＳ配線３と同じ面積で重なる位置に相当する。

しかし、図１においては、アライメントのずれによって、画素電極１４とＣＳ配線３との重なる領域が、補助パターン１０ｂの側よりも補助パターン１０ａの側の方で大きくなるように画素電極１４がパターニングされてしまった状況を示している。ここで、もし画素電極が分断されずに分断領域１５まで画素電極１４がひとつながりで延在していたとすると、ソース配線９との距離が近接するため、前述の通りソース配線と画素電極との間の容量が増大し、充電起因の点欠陥を発生させてしまう。

しかし、本実施の形態１においては、重畳領域１１ａにおいて画素電極１４が分断されているため、分断領域１５は電気的に画素電極１４とつながっていない。そのため、画素電極とソース配線との間の容量はほとんど増大せず、上述の点欠陥の発生も抑制することができる。

図１に示す構造においては、画素電極のパターニングの際のアライメントがずれてしまっても、補助パターンとＣＳ配線との重畳部において画素電極パターンが分断され、その分断領域は画素電極と電気的に分離されているので、画素電極がソース配線に近接することによる表示不良を抑制することができるという効果を奏する。

次に、図１と図２と図３に示すＴＦＴアレイ基板の製造方法を説明する。まず透明絶縁性基板１上に第一の導電性薄膜を成膜した後、第一の写真製版工程により第一の導電性薄膜をパターニングしてゲート電極２、ゲート配線（図示せず）および補助容量電極（図示せず）を形成する。次にプラズマＣＶＤ法によりゲート絶縁膜３、ａ−Ｓｉ：Ｈ膜、ｎ^＋ａ−Ｓｉ：Ｈ膜を連続形成した後、第二の写真製版工程によりパターニングして半導体層４およびオーミックコンタクト層５を形成する。

次にＣｒ等からなる第二の導電性薄膜をたとえばスパッタ法により成膜する。第二の導電性薄膜の膜厚については後に説明するが一般には厚いほうが良く、代表的には２００〜６００ｎｍ程度あればよい。その後、第三の写真製版工程により第二の導電性薄膜をパターニングしてソース電極７、ドレイン電極８、ソース配線９、補助パターン１０ａ、１０ｂを形成する。ここで本発明の実施の形態においては、ソース電極７やドレイン電極８と同時に補助パターン１０ａ、１０ｂを形成することがポイントであり、この状況を示した平面図が図４である。

図２でも示したように補助パターン１０ａは、ＣＳ配線３と一部重なることにより凸部でもある重畳領域１１ａを形成するように配設される。ここで、重畳領域１１ａは局所的に周囲よりも厚みが厚い領域ということになる。補助パターン１０ａ、１０ｂを形成する位置は、ＣＳ配線３上に限定してもよいが、本実施の形態においてはＣＳ配線３の片側の段差ステップ部を覆うようにして形成した。ここで、段差のステップ部とは、ＣＳ配線３の側面部であって、上面から見た場合におけるＣＳ配線３のエッヂ部を意味する。

最終的には、この重畳領域１１ａにおいて画素電極１４が分断されることになるため、画素電極１４が分断されてもよい領域に補助パターンを形成するのがよい。図４においては、画素電極とＣＳ配線との間にある程度の容量を形成する必要があったので、重畳領域１１ａをはさんで画素電極１４と反対側のＣＳ配線３の段差を覆うようにして補助パターン１０ａを形成している。

続いてソース電極７、ドレイン電極８をマスクとしてオーミックコンタクト層５をエッチングしてＴＦＴを形成する。次にプラズマＣＶＤ法等によりパッシベーション膜１２を成膜した後、第四の写真製版工程によりパッシベーション膜１２をパターニングして、ドレイン電極８と後に形成する第三の導電性薄膜からなる画素電極１４とを電気的に接続するためのコンタクトホール１３、およびＴＣＰを接続するためのコンタクトホール（図示せず）を形成する。

これ以降においては画素電極を形成するのだが、図２で示す領域と同じ箇所における断面図である図５を用いて説明を行うこととする。図５においては、コンタクトホール１３を形成した後に、ＩＴＯ等あるいは金属からなる第三の導電性薄膜１６を成膜し、コーター等により感光性のレジスト１７を膜厚１〜２μｍ塗布した状況を示している。ここでレジスト１７は塗布の際には液状であるので、その表面は下地の段差を低減するようにやや平坦化されている。

この時点において、ＣＳ配線３近辺の高さを見た場合、図５に示すように、ＣＳ配線３が形成されていない領域よりもＣＳ配線３の形成部の方が高いが、さらに補助パターン１０ａと重畳する領域１１ａが局所的に高くなっている。すなわち、重畳領域１１ａは凹凸でいえば凸部ともいえる。また、レジスト１７はその表面部が概平坦な形状で塗布されている。したがって、図５からわかるように、ＣＳ配線３近傍においては、補助パターン１０ａとの重畳領域１１ａにおけるレジスト１７の厚みが、ＣＳ配線３近傍において最も薄いことになる。

ここでレジスト１７をコーターにより塗布した後に露光を行う。図２で示す領域と同じ箇所における断面図である図６を用いて、露光の状況を説明する。図６においては、感光性のレジスト１７に対して、開口部１８を有するフォトマスク１９を介して光２０を照射している状況を示している。図６に示す開口部１８以外で黒く着色している領域は、光を透過しない遮光部である。なお、ここでは、光２０を照射した領域のレジスト１７が後の現像によって除去されるものとして説明を行う。すなわち、ポジ型の感光性レジストを念頭においている。

図６においては開口部１８に対応する開口位置２１に加えて本来の開口位置２２も示している。もしフォトマスク１９の開口部１８が本来の開口位置２２に位置した状態で露光を行った場合、第３の導電性薄膜１６は所望の位置でパターニングされるので、ソース配線９との近接による補助容量の増大は生じない。

図６においては、本実施の発明の効果について説明するために、図１や図２と対応するアライメントずれが生じたとして、フォトマスク１９の開口部１８が開口位置２１にずれたものとして説明する。すなわち、図６に示すようにフォトマスク１９の開口部１８が開口位置２１に対応した露光が行われる場合、補助パターン１０ａがある方の画素電極においてソース配線９との近接領域が生成されてしまうことになる。

なお、ここで、露光については光量と照射領域との関係につき詳細な説明を行う必要があるのだが、露光照射後のレジストを除去する現像工程後におけるレジスト残存状況と比較して説明したほうがわかりやすいので、現像後の説明に際して後述することとする。

図５に示す露光を行った後に、現像を行う。現像後の状況を図７に示す。図７も、図２で示す領域と同じ箇所における断面図である。図７で示す開口部１８においてはレジスト１７を完全に除去できるだけの光量が露光照射されているためレジスト１７は残存していない。それに加えて、重畳領域１１ａにおいてもレジスト１７は残存していない。以下、その理由について説明する。

開口部１８の近傍、図７ではたとえば補助パターン１０ａ上部などにおいては、現像後においてもレジスト１７は残存してはいるものの、その厚みは少し減少している。実はフォトマスク１９の開口部１８近傍においては、開口部１８ほどではないが回折により染み出した光が若干照射されてしまうという現象がある。そのため、開口部１８の近傍においても現像工程によりレジスト１７は若干その厚みを減じることとなるのである。尤も、開口部１８ではないので通常の場合であれば現像後においてもレジスト自体は残存する。

しかし、本実施の形態においては、ＣＳ配線３の段差のステップ部を覆うようにして補助パターン１０ａを形成している。そのため、ＣＳ配線３と補助パターン１０ａとの重畳領域１１ａにおけるレジスト１７の厚みは局所的に薄くなっている。レジストを露光してパターンを形成する際の最適露光エネルギー Eopはレジスト膜厚により変化することから、膜厚の異なる場所で最適エネルギー Eopは異なっている。レジストを消失させるために必要な閾値露光エネルギー EthはEopよりも低い値であり、同様にレジスト膜厚により変化する値である。したがって、重畳領域１１ａにおける膜厚が薄いレジストを消失させるために必要な露光エネルギーも低くてすむことになる。

そのため、重畳領域１１ａ上であって、かつ、開口部１８近傍の領域にあるレジスト１７は後の現像により除去されるのである。いいかえれば、重畳領域１１ａにおけるレジスト１７の薄さと、開口部１８近傍の回折による低い光量の照射とがあいまって、重畳領域１１ａにおいてはレジスト１７を完全に除去できるだけの光量が照射されることになるのである。

このことをより詳しく説明するために、回折光が照射される領域を第一の照射領域２３、露光が照射されない領域を第二の照射領域２４、開口部１８を介して露光される領域を第三の照射領域２５とする。各照射領域は図６に示すように隣接しており、第三の照射領域２５ではレジスト１７が除去されるが、第二の照射領域２４においてはレジスト１７が残存している。ここで、第一の照射領域２３においては第一の光量が、第二の照射領域２４においては第二の光量が、第三の照射領域においては、第三の光量が照射される。また、照射される光量の高い順から列挙すると、第三の光量、第一の光量、第二の光量の順となる。さらに、第二の光量は実質ゼロ、つまり照射しなくてもよい。

図７のようにアライメントがずれた場合においても重畳領域１１ａにおいてレジスト１７が除去される領域が生じるためには、重畳領域１１ａと第一の照射領域２３との間に重なる領域があることが必要であり、その重なる領域においてレジスト１７は除去されることになる。

また、レジスト１７を残すべき箇所に残す一方で、第一の照射領域２３と重畳領域１１ａとの重畳部におけるレジスト１７を確実に除去するためには、レジストの厚みのめりはりをつけることが望ましい。すなわち、重畳領域１１ａ上でのレジストの厚みと、それ以外の領域でのレジストの厚みとの比が小さくなるようにすればよい。そのためには、第二の導電性薄膜である補助パターン１０ａ、１０ｂの膜厚を厚くし、レジスト１７の厚みをなるべく薄くすることが望ましく、補助パターンの厚みとレジストの厚みとの比は少なくとも０．２以上あることが望ましい。

さらに、開口部１８近傍から回折により染み出した光を利用するということは、第一の光量に影響するという点で、開口部１８の開口端と補助パターン１０ａとの距離も問題となる。本実施の形態１においては、重畳領域１１とその周辺領域とのレジスト膜厚の差が３００ｎｍである場合に計算したところ、上記の距離は０．２μｍ以下となった。なお、この値は、露光装置やレジストの種類などで変わるので適宜調整が必要である。

図７に示す現像処理の後は、第３の導電膜についてレジスト１７で被覆されていない導電膜をエッチングする。エッチング後にレジスト１７を除去した状況については既に図２で示している。図２において、補助パターン１０ａのある側でソース配線９に近接する領域に分断領域１５が形成されているが、重畳領域１１ａにおいて画素電極１４のパターンとは分断されている。したがって、ソース配線と画素電極との近接による点欠陥発生を低減することができる。以上の工程によりＴＦＴがマトリクス上に配列形成されたＴＦＴアレイ基板が形成される。このようにして得られたアレイ基板と対向基板とを貼り合わせることにより液晶が封入されるようにして、液晶表示装置を製造することもできる。

実施の形態２
ＣＳ配線と補助パターンとが重なる部分と、露光の光量を変えた第一の照射領域２３との間に重畳領域を形成することを実現するため、実施の形態１においては、フォトマスク１９の開口部１８近傍における回折光を用いた。しかし、回折光についてはたとえば開口部からの距離に応じた光量の分布について制御することは困難である。そこで、あらかじめ所望の光強度を調整できるような光透過率を有するハーフトーンやグレイトーンが形成されたフォトマスクを用いることにより、同様の効果を奏することが可能である。すなわち、図７における第一の照射領域２３に相当する位置にハーフトーンやグレイトーンを形成したフォトマスクを用いることにより、実施の形態１と同様の効果を得ることができる。さらに、実施の形態１よりも露光の光量の制御をより精密に行えるという効果も奏する。

ここで、アレイ基板において現像後に不要なレジストが除去されるために必要な露光時間を必要最短露光時間と呼ぶことにする。必要最短露光時間とは、レジストを除去すべき領域の中で最も膜厚の厚いレジストさえも現像によって除去されるために必要な露光時間とも言いかえられる。この場合、第一の照射領域２３における第一の光量に影響するハーフトーンやグレイトーンにおける光透過率は、その必要最短露光時間内に、重畳領域１１上の薄いレジストが現像で除去されるのに必要な光量を照射できるだけの光透過率以上である必要がある。

一方で、補助パターン１０ａやＣＳ配線３上であっても重畳領域１１以外の領域でレジストを残存させたい領域が第一の照射領域２３と重なった場合であっても、現像によってレジストが除去されないようにするのがのぞましい。この場合、補助パターンやＣＳ配線上であっても重畳領域１１以外の領域におけるレジストが現像で除去されてしまうだけの光量が照射されないように、ハーフトーンやグレイトーンの光透過率の上限値を設定する必要がある。すなわち、ハーフトーンやグレイトーンの光透過率の下限値は必要最短露光時間から決まり、上限値は露光時間や重畳領域１１以外におけるレジスト膜厚などから決まる。

実施の形態３．
実施の形態１や２では、ソース電極７やドレイン電極８と同じレイヤである補助パターン１０とＣＳ配線３との重なりによって重畳領域１１を形成していた。ここで、重畳領域１１はその高さが高いほど分断領域１５の分断を確実に行う効果が増す。そこで、本実施の形態３においては、補助パターン１０だけでなく、半導体能動膜５とオーミックコンタクト膜６も積層することによってより高い重畳領域１１を形成することを特徴としている。

図８に、本実施の形態３に係るＴＦＴアレイ基板の断面図を示す。実施の形態１においては、ＣＳ配線３と補助パターン１０との重なりにより重畳領域１１が形成されていたが、本実施の形態３では、ＣＳ配線３と補助パターン１０だけでなく半導体能動膜５とオーミックコンタクト膜６も積層されている。

図８のように半導体能動膜５とオーミックコンタクト膜６を形成するには、図３に示すＴＦＴにおける半導体能動膜５とオーミックコンタクト膜６とを第二の写真製版によりパターニング形成する際に同時に形成すればよい。つまり、第二の写真製版において実施の形態１と異なる露光マスクを用いることにより、本実施の形態３に係るＴＦＴアレイ基板を得ることができる。

また、実施の形態１では、ゲート絶縁膜４と半導体能動膜５とオーミックコンタクト膜６とを一括して成膜した後に第二の写真製版工程により半導体能動膜５とオーミックコンタクト膜６とをパターニング形成したが、以下の方法を用いてもよい。すなわち、たとえば、特開２００１−３３９０７２号公報に示されるように、ゲート絶縁膜４と半導体能動膜５とオーミックコンタクト膜６と第二の導電性薄膜とを一括して成膜した後に、第二の写真製版工程においてグレイトーン等を用いてＴＦＴのソース電極７とドレイン電極８との間のレジスト膜厚が薄くなるように形成することにより、写真製版工程のマスク枚数を減らした製法を用いても良い。この製法を用いた場合、補助パターン１０の下層には必然的に半導体能動膜５とオーミックコンタクト膜６とが積層されるため、意図せずとも実施の形態３の構成をとることになる。

実施の形態４．
実施の形態１や実施の形態２や実施の形態３においては、現像後に十分に分断箇所のレジスト厚みを薄くすることが可能であるが、その後にレジストのアッシング処理を追加することでより確実に重畳領域１１ａでのレジスト厚みを薄く制御することが可能である。本実施の形態４においては、実施の形態１や実施の形態２や実施の形態３における現像工程後に、酸素を含んだガスを導入させて行うプラズマ処理、たとえばアッシング処理を行うことを特徴とする。これにより、レジストの厚みを全体的に薄くすることができるので、重畳領域１１ａとそれ以外の領域のレジストの厚みの比を小さくでき、引き続いて行われる第三の導電性薄膜のエッチングによる重畳領域１１ａにおけるレジストの除去や、画素電極１４と分断領域１５との分断をより確実にできるという効果を奏する。

以上、実施の形態１〜４について説明したが、その形態は発明の効果を奏する限り、適宜変更することは可能である。たとえば、本発明の効果と直接関係しないのであれば、適宜マスク枚数を増やしてもかまわない。たとえば、反射画素電極を追加することにより半透過型液晶表示デバイスに適用することも可能である。

また、本実施の形態においては、ポジ型の感光レジストを用いた形態につき説明したが、露光照射有無や光量の大小関係を逆にしてネガ型の感光レジストを用いてもよい。

１ 絶縁性基板、２ ゲート電極配線、３ ＣＳ配線、
４ ゲート絶縁膜、５ 半導体能動膜、６ オーミックコンタクト膜、
７ ソース電極、８ ドレイン電極、９ ソース配線、
１０ 補助パターン、１１ 重畳領域、
１２ 層間絶縁膜、１３ コンタクトホール、
１４ 画素透過電極、１５ 分断領域、１６ 第三の導電膜、１７ レジスト、
１８ 開口部、１９ フォトマスク、２０ 光、２１ 開口位置、
２２ 本来の開口位置、
２３ 第一照射領域、２４ 第二照射領域、２５ 第三照射領域

Claims (7)

1. パターンを形成する工程と、
   前記パターンと重畳して凸部をなす補助パターンを形成する工程と、
   前記凸部を覆う導電膜を形成する工程と、
   前記導電膜上に、感光性レジストを塗布する工程と、
   少なくとも前記凸部と重なる領域を有する第一の照射領域に、第一の光量の露光を照射し、
   前記第一の照射領域に隣接する第二の照射領域に、第一の光量よりも低い第二の光量を照射するか、または露光せずに、
   前記第二の照射領域と反対方向で前記第一の照射領域に隣接する第三の照射領域に、第一の光量よりも高い第三の光量を照射するような露光工程と、
   前記第二の照射領域か、前記第三の照射領域のいずれか一方において、感光性レジストが除去される領域があり、他方においては感光性レジストが残存する領域があり、前記第一の照射領域と前記凸部とが重なる領域において、感光性レジストが除去される領域があるような現像を行う工程と
   前記感光性レジストが除去された領域の前記導電膜をエッチング除去する工程と
   を含むことを特徴とするアレイ基板の製造方法。
2. 前記第三の照射領域が露光マスクの開口部に相当し、
   前記第二の照射領域が前記露光マスクの遮光部に相当し、
   前記第一の照射領域が前記露光マスクの前記遮光部における前記開口部近傍に相当することを特徴とする請求項１に記載のアレイ基板の製造方法。
3. 露光マスクにおいて、前記第一の照射領域に相当する領域が、前記第二の照射領域よりも光透過率が高く、前記第三の照射領域よりも光透過率が低いことを特徴とする請求項１に記載のアレイ基板の製造方法。
4. 前記現像の後であって、前記感光性レジストが除去された領域の前記導電膜をエッチング除去する工程の前に、アッシングを行うことを特徴とする請求項１ないし３のいずれかに記載のアレイ基板の製造方法。
5. 感光性レジストの塗布により、前記凸部による段差が減少することを特徴とする請求項１ないし４のいずれかに記載のアレイ基板の製造方法。
6. パターンと、
   前記パターンと重畳して凸部を形成する補助パターンと、
   前記凸部の少なく一部上に形成される導電膜と、を備え、
   前記導電膜は前記凸部において分断されている領域を含むことを特徴とするアレイ基板。
7. 前記パターンは、ゲート配線と同レイヤに形成される共通配線であり、
   前記補助パターンは、ソース電極やドレイン電極と同じレイヤに形成されており、
   前記導電膜は、画素電極であることを特徴とする請求項６に記載のアレイ基板。

Images