JP2011118018A - Display, and pixel drive method - Google Patents
Display, and pixel drive method Download PDFInfo
- Publication number
- JP2011118018A JP2011118018A JP2009273234A JP2009273234A JP2011118018A JP 2011118018 A JP2011118018 A JP 2011118018A JP 2009273234 A JP2009273234 A JP 2009273234A JP 2009273234 A JP2009273234 A JP 2009273234A JP 2011118018 A JP2011118018 A JP 2011118018A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- threshold correction
- signal line
- threshold
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000012937 correction Methods 0.000 claims abstract description 268
- 238000005070 sampling Methods 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000003860 storage Methods 0.000 claims description 10
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000001133 acceleration Effects 0.000 abstract 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 241000750042 Vini Species 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 10
- 239000000725 suspension Substances 0.000 description 10
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 9
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 230000001052 transient effect Effects 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 101150013423 dsl-1 gene Proteins 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Abstract
Description
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その画素駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。 The present invention relates to a display device having a pixel array in which pixel circuits are arranged in a matrix and a pixel driving method thereof, for example, a display device using an organic electroluminescence element (organic EL element) as a light emitting element.
例えば上記特許文献２，３に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
For example, as can be seen in
In the organic EL display, similarly to the liquid crystal display, there are a simple matrix method and an active matrix method as driving methods. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display. Therefore, the active matrix method is actively developed at present. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor: TFT) provided in the pixel circuit.
ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化、ハイフレームレート化（高周波数化）が強く求められている。またパネル大型化の開発も進められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献１のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
ここで本発明では有機ＥＬ素子を用いた表示装置として、更なる高精細化、高周波数化のために適した画素回路動作、さらにはパネル大型化にも対応できる画素回路動作を実現することを目的とする。
By the way, as a pixel circuit configuration using an organic EL element, improvement in display quality by eliminating luminance unevenness for each pixel, high luminance, high definition, and high frame rate (high frequency) are strongly demanded. Yes. Development of larger panels is also underway.
From these viewpoints, various configurations are being studied. For example, as in
Here, in the present invention, as a display device using an organic EL element, a pixel circuit operation suitable for higher definition and higher frequency, and further a pixel circuit operation that can cope with an increase in panel size are realized. Objective.
本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイを有する。また上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御する書込スキャナとを備える。そして各画素回路の１発光サイクルにおける非発光期間において、複数回の閾値補正動作のうちの２回目以降の閾値補正動作は、上記信号線が上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われ、初回の閾値補正動作は、上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われる。
また上記信号セレクタは、上記映像信号電圧を映像信号の階調値に応じた電圧値として発生させると共に、上記移動度補正用電圧も階調表現を行う電圧値として発生させる。そして上記発光素子では、上記映像信号電圧と上記移動度補正用電圧の両方で決定される階調の発光が行われるようにする。
The display device of the present invention is electrically connected to a light emitting element and a driving transistor that applies a current corresponding to a gate-source voltage to the light emitting element by applying a driving voltage between the drain and the source. A sampling transistor that inputs a signal line voltage to the gate of the drive transistor, and a storage capacitor that is connected between the gate and source of the drive transistor and holds the threshold voltage of the drive transistor and the input video signal voltage. The pixel circuit has a pixel array arranged in a matrix. A signal selector for supplying a mobility correction voltage, a threshold correction reference voltage, and a video signal voltage within one horizontal period as the signal line voltage to each signal line arranged in a row on the pixel array; A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit; and a row on the pixel array. And a writing scanner for applying a scanning pulse to each writing control line provided to control the sampling transistor of the pixel circuit. In the non-light emission period in one light emission cycle of each pixel circuit, the second and subsequent threshold correction operations among the plurality of threshold correction operations are performed when the signal pulse is set to the threshold correction reference voltage. And the sampling transistor is turned on by the scanning pulse when the signal line is set to the mobility correction voltage and the threshold correction reference voltage. This is done by being conducted.
The signal selector generates the video signal voltage as a voltage value corresponding to the gradation value of the video signal, and also generates the mobility correction voltage as a voltage value for gradation expression. The light emitting element emits light of a gradation determined by both the video signal voltage and the mobility correction voltage.
また上記信号セレクタは、上記各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を、この順序で供給し、上記初回の閾値補正動作は、上記走査パルスによって、上記信号線が上記移動度補正用電圧とされる期間と上記閾値補正基準電圧とされる期間で連続して上記サンプリングトランジスタが導通されることで行われる。
或いは上記初回の閾値補正動作では、上記信号線が上記移動度補正用電圧から上記閾値補正基準電圧に移行する際の所定期間、上記走査パルスによって上記サンプリングトランジスタが非導通とされ、閾値補正動作が休止される。
The signal selector supplies a mobility correction voltage, a threshold correction reference voltage, and a video signal voltage to the signal lines as the signal line voltage within one horizontal period in this order. The correction operation is performed by continuously turning on the sampling transistor by the scan pulse during a period in which the signal line is used as the mobility correction voltage and a period in which the signal line is used as the threshold correction reference voltage.
Alternatively, in the first threshold correction operation, the sampling transistor is turned off by the scan pulse for a predetermined period when the signal line shifts from the mobility correction voltage to the threshold correction reference voltage, and the threshold correction operation is performed. Paused.
本発明の画素駆動方法は、各画素回路の１発光サイクルにおける非発光期間において、上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させて初回の閾値補正動作を実行させ、上記信号線が上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させて２回目以降の閾値補正動作を実行させ、上記初回及び２回目以降の閾値補正動作の後、上記信号線が上記移動度補正用電圧とされているとき、及び上記映像信号電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させ、上記発光素子を発光させる。 In the pixel driving method of the present invention, in the non-light emission period of each pixel circuit, when the signal line is set to the mobility correction voltage and the threshold correction reference voltage, the sampling transistor is used by the scan pulse. To conduct the first threshold correction operation, and when the signal line is set to the threshold correction reference voltage, the sampling transistor is conducted by the scan pulse to perform the second and subsequent threshold correction operation, After the first and second threshold correction operations, the sampling pulse is turned on by the scan pulse when the signal line is set to the mobility correction voltage and the video signal voltage. The light emitting element emits light.
このような本発明では、信号線電圧が３値（移動度補正用電圧、閾値補正基準電圧、映像信号電圧）とされる表示装置の画素回路において、１発光サイクルにおける複数の閾値補正動作のうちの初回の閾値補正動作について、その期間を拡張する。即ち、信号線が閾値補正基準電圧となる期間だけでなく、移動度補正用電圧となる期間も初回の閾値補正動作期間とする。これにより１回目の閾値補正を十分に行うことが出来る。つまり周波数の高速化並びにパネル大型化などによるオペレーション時間の縮小による閾値補正動作の破綻を防ぐ事が可能となる。 In the present invention, in the pixel circuit of the display device in which the signal line voltage is ternary (mobility correction voltage, threshold correction reference voltage, video signal voltage), among the plurality of threshold correction operations in one light emission cycle. For the first threshold correction operation, the period is extended. That is, not only the period during which the signal line is the threshold correction reference voltage but also the period during which the mobility correction voltage is used is the initial threshold correction operation period. Thereby, the first threshold correction can be sufficiently performed. That is, it is possible to prevent the threshold correction operation from failing due to the reduction in operation time due to the increase in the frequency and the increase in the panel size.
本発明によれば、１回目の閾値補正動作を信号線が閾値補正基準電圧及び移動度補正用電圧となる期間において行う。これにより初回の閾値補正動作期間を、より長時間確保できる。従って、フレームレート高速化やパネル大型化による１発光サイクル期間の縮小に伴うオペレーション時間の減少によっても、十分な閾値補正動作を行うことができ、輝度ムラ等のユニフォミティ劣化を防ぎ、高品質な表示を実現できる。
また、初回の閾値補正動作では、信号線が上記移動度補正用電圧から上記閾値補正基準電圧に移行する際の所定期間、閾値補正動作が休止されることで、信号線電圧のパルストランジェントの影響による閾値補正動作の不具合を発生させないようにできる。これにより大型パネルの場合でも、パネル面内で均一に閾値補正をかけることが出来、ユニフォミティの良好なパネルが得られる。
According to the present invention, the first threshold correction operation is performed in a period in which the signal line becomes the threshold correction reference voltage and the mobility correction voltage. Thereby, the first threshold value correction operation period can be secured for a longer time. Therefore, a sufficient threshold correction operation can be performed even when the operation time is reduced due to a reduction in one light-emission cycle period due to an increase in the frame rate and the enlargement of the panel, preventing uniformity deterioration such as luminance unevenness and high-quality display. Can be realized.
Further, in the first threshold correction operation, the threshold correction operation is suspended for a predetermined period when the signal line shifts from the mobility correction voltage to the threshold correction reference voltage. It is possible to prevent the occurrence of a malfunction in the threshold correction operation due to. As a result, even in the case of a large panel, threshold correction can be applied uniformly within the panel surface, and a panel with good uniformity can be obtained.
以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作］
［３．第１の実施の形態の画素回路動作］
［４．第２の実施の形態の画素回路動作］
Hereinafter, embodiments of the present invention will be described in the following order.
[1. Configuration of Display Device and Pixel Circuit]
[2. Pixel circuit operation considered in the process leading to the present invention]
[3. Pixel Circuit Operation of First Embodiment]
[4. Pixel Circuit Operation of Second Embodiment]
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
[1. Configuration of Display Device and Pixel Circuit]
FIG. 1 shows a configuration of an organic EL display device according to an embodiment.
This organic EL display device includes a
As illustrated, the organic EL display device includes a
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。
As a configuration for driving each
Signal lines DTL1, DTL2,..., Which are selected by the
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・、電源制御線ＤＳＬ１，ＤＳＬ２・・・が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
On the
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・）を供給して、画素回路１０を行単位で線順次走査する。
Write control lines WSL (WSL1, WSL2,...) Are driven by the
The
電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１，ＤＳＬ２・・・に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）は駆動電圧Ｖｃｃ、初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
The power supply control lines DSL (DSL1, DSL2,...) Are driven by the
The
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。本例の場合、水平セレクタ１１は、各信号線に対し、信号線電圧として、１水平期間内に、移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２を供給する。
なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ１１であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ１３となる。
The
In the display device of this embodiment, an example of a signal selector referred to in the present invention is the
図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
FIG. 2 shows a configuration example of the
In FIG. 2, only one
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしてのｎチャネルの薄膜トランジスタ（ＴＦＴ）とで構成されている。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
The
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソースに接続され、他方の端子が同じく駆動トランジスタＴｄのゲートに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
The storage capacitor Cs has one terminal connected to the source of the drive transistor Td and the other terminal connected to the gate of the drive transistor Td.
The light emitting element of the
サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
The sampling transistor Ts has one end of its drain and source connected to the signal line DTL and the other end connected to the gate of the driving transistor Td.
The gate of the sampling transistor Ts is connected to the write control line WSL.
The drain of the drive transistor Td is connected to the power supply control line DSL.
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖ２が印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖ２が保持容量Ｃｓに書き込まれる。
The light emission driving of the
At the timing when the video signal voltage V2 is applied to the signal line DTL, the sampling transistor Ts is turned on by the scan pulse WS supplied from the
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖ２を書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。
The drive transistor Td causes the current Ids to flow through the
At this time, the current Ids becomes a value corresponding to the gate-source voltage Vgs of the driving transistor Td (a value corresponding to the voltage held in the holding capacitor Cs), and the
That is, in the case of this
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
Since the drive transistor Td is designed to always operate in the saturation region, the drive transistor Td becomes a constant current source having a value represented by the following
Ids = (1/2) · μ · (W / L) · Cox · (Vgs−Vth) 2 (Equation 1)
Where Ids is the current flowing between the drain and source of a transistor operating in the saturation region, μ is the mobility, W is the channel width, L is the channel length, Cox is the gate capacitance, and Vth is the threshold voltage of the driving transistor Td. Yes.
As apparent from
このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖ２が保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
In this way, basically, in each frame period, an operation is performed in which the video signal value (gradation value) V2 is written in the storage capacitor Cs in the
The drive transistor Td functions as a constant current source for the
但し本例では、水平セレクタ１１は信号線電圧として、各信号線に対し、移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２を供給する。後述するが、各画素回路１０では、移動度補正用電圧Ｖ１を用いていわゆる２ステップ駆動による階調表現を実現している。
However, in this example, the
［２．本発明に至る過程で考慮された画素回路動作］
ここで、本発明に至る過程で考慮された画素回路動作について説明する。これは、図２の画素回路に対して、２ステップ駆動として多階調表現を実現する画素回路動作である。また、各画素の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖ２）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
[2. Pixel circuit operation considered in the process leading to the present invention]
Here, the pixel circuit operation considered in the process leading to the present invention will be described. This is a pixel circuit operation that realizes multi-gradation expression by two-step driving with respect to the pixel circuit of FIG. The circuit operation includes a threshold correction operation and a mobility correction operation for compensating for uniformity deterioration due to variations in the threshold and mobility of the driving transistor Td of each pixel.
In the pixel circuit operation, the threshold value correction operation and the mobility correction operation itself have been performed conventionally. This necessity will be briefly described.
For example, in a pixel circuit using a polysilicon TFT or the like, the threshold voltage Vth of the drive transistor Td and the mobility μ of the semiconductor thin film constituting the channel of the drive transistor Td may change over time. Further, the transistor characteristics of the threshold voltage Vth and the mobility μ are different for each pixel due to variations in the manufacturing process.
If the threshold voltage and mobility of the drive transistor Td differ from pixel to pixel, the current value flowing through the drive transistor Td varies from pixel to pixel. For this reason, even if the same video signal value (video signal voltage V2) is given to all the
For this reason, the pixel circuit operation is provided with a correction function for fluctuations in the threshold voltage Vth and the mobility μ.
図３に画素回路１０の１サイクル（１フレーム期間）の動作のタイミングチャートを示す。
図３では、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図３には、水平セレクタ１１が３値駆動として信号線ＤＴＬに与える信号線電圧を示している。信号線電圧は、移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２のパルス電圧とされる。水平セレクタ１１は１水平期間（１Ｈ）において、移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２の順で、各電圧を信号線ＤＴＬに与える。
なお、閾値補正基準電圧Ｖｏｆｓは固定電圧値である。映像信号電圧Ｖ２は、表示すべき映像信号としての階調値に応じた電圧値とされる。移動度補正用電圧Ｖ１は、多階調表現のために映像信号電圧Ｖ２に応じて決められる電圧値とされる。
FIG. 3 shows a timing chart of the operation of the
FIG. 3 shows the power pulse DS supplied from the
FIG. 3 shows the signal line voltage that the
The threshold correction reference voltage Vofs is a fixed voltage value. The video signal voltage V2 is a voltage value corresponding to a gradation value as a video signal to be displayed. The mobility correction voltage V1 is a voltage value determined according to the video signal voltage V2 for multi-tone expression.
また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベル（ＷＳ＿Ｈ）とされることで導通され、走査パルスＷＳがＬレベル（ＷＳ＿Ｌ）とされることで非導通となる。
また図３には、Ｔｄゲート、Ｔｄソースとして、駆動トランジスタＴｄのゲート電圧の変化とソース電圧の変化を示している。
FIG. 3 shows a scan pulse WS applied to the gate of the sampling transistor Ts by the
FIG. 3 shows changes in the gate voltage and source voltage of the drive transistor Td as Td gate and Td source.
１フレーム期間に行われる１サイクルの画素回路動作としては、期間Ｌ１〜Ｌ９として示す動作が行われる。即ち閾値補正準備期間Ｌ１、閾値補正期間Ｌ２、閾値補正休止期間Ｌ３、閾値補正期間Ｌ４、期間Ｌ５、Ｖ１書込期間Ｌ６、期間Ｌ７、Ｖ２書込期間Ｌ８、発光期間Ｌ９である。期間Ｌ１〜Ｌ８までは、有機ＥＬ素子１が発光していない非発光期間である。
なおこの例では、閾値補正は、閾値補正期間Ｌ２、Ｌ４の２回に分割して行われるようにしているが、閾値補正は３回以上に分割されて行われる場合もある。
また期間Ｌ０は前フレームの発光期間としている。
As a one-cycle pixel circuit operation performed in one frame period, operations indicated as periods L1 to L9 are performed. That is, the threshold correction preparation period L1, the threshold correction period L2, the threshold correction suspension period L3, the threshold correction period L4, the period L5, the V1 writing period L6, the period L7, the V2 writing period L8, and the light emitting period L9. The periods L1 to L8 are non-light emitting periods in which the
In this example, the threshold correction is performed by dividing it into two threshold correction periods L2 and L4. However, the threshold correction may be performed by dividing it into three or more times.
The period L0 is the light emission period of the previous frame.
この図３の画素回路動作について説明する。
期間Ｌ０としての前フレームの発光期間が終了すると、今回のフレームの１サイクルの発光動作が開始される。
まず、閾値補正準備期間Ｌ１が開始される時点として、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、電源パルスＤＳ＝初期電位Ｖｉｎｉとされ、また走査パルスＷＳがＨレベルとなってサンプリングトランジスタＴｓがオンとされる。
The pixel circuit operation of FIG. 3 will be described.
When the light emission period of the previous frame as the period L0 ends, the light emission operation of one cycle of the current frame is started.
First, when the threshold correction preparation period L1 is started, at the timing when the signal line voltage = the threshold correction reference voltage Vofs, the power supply pulse DS = the initial potential Vini is set, and the scanning pulse WS becomes the H level. The sampling transistor Ts is turned on.
電源パルスＤＳ＝初期電位Ｖｉｎｉとされて駆動電圧Ｖｃｃの供給が止められることで、駆動トランジスタＴｄのゲート電圧、ソース電圧が低下するとともに、有機ＥＬ素子１は消光され、非発光期間となる。
この場合、ソース電位＝Ｖｉｎｉとなり、またサンプリングトランジスタＴｓを介して信号線電圧が駆動トランジスタＴｄのゲートに与えられるため、ゲート電位＝Ｖｏｆｓとなる。
ここで初期電位Ｖｉｎｉは、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように設定されている。Ｖｔｈは駆動トランジスタＴｄの閾値電圧である。
即ち閾値補正準備の動作として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
By stopping the supply of the drive voltage Vcc by setting the power supply pulse DS = the initial potential Vini, the gate voltage and the source voltage of the drive transistor Td are lowered, and the
In this case, since the source potential = Vini and the signal line voltage is applied to the gate of the drive transistor Td via the sampling transistor Ts, the gate potential = Vofs.
Here, the initial potential Vini is set to satisfy Vofs−Vini> Vth. Vth is a threshold voltage of the drive transistor Td.
That is, as an operation for threshold correction preparation, the gate-source voltage of the drive transistor is sufficiently widened than the threshold voltage Vth.
続いて期間Ｌ２として１回目の閾値補正が行われる。
この場合、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、同時にドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
すると、駆動トランジスタＴｄのゲートは閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
これは電源パルスＤＳを駆動電圧Ｖｃｃとすることで、電源制御線ＤＳＬから有機ＥＬ素子１のアノードに向けて電流が流れるためである。有機ＥＬ素子１のアノード電位Ｖｅｌが、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌである限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためアノード電位Ｖｅｌ（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
Subsequently, the first threshold correction is performed in the period L2.
In this case, at the timing when the signal line voltage becomes the threshold correction reference voltage Vofs, the
Then, the source node rises while the gate of the drive transistor Td is fixed to the threshold correction reference voltage Vofs.
This is because a current flows from the power supply control line DSL toward the anode of the
For this reason, the anode potential Vel (the source potential of the drive transistor Td) increases with time.
この閾値補正は、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作と言える。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Ｖｏｆｓに固定できるのは、信号線電圧＝Ｖｏｆｓの期間のみである。するとフレームレート等によっては１回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Ｖｔｈに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
This threshold value correction can be said to be an operation in which the gate-source voltage of the drive transistor Td is set to the threshold voltage Vth. Therefore, the source potential of the drive transistor Td only needs to be raised until the gate-source voltage of the drive transistor Td reaches the threshold voltage Vth.
However, the gate node can be fixed to the threshold correction reference voltage Vofs only during the period of the signal line voltage = Vofs. Then, depending on the frame rate or the like, sufficient time for the source potential to rise cannot be taken by the threshold correction operation once until the gate-source voltage reaches the threshold voltage Vth. Therefore, the threshold value correction is performed in a plurality of times.
このため、信号線電圧＝映像信号電圧Ｖ２となる前に、期間Ｌ３として閾値補正を休止させる。即ち、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
For this reason, before the signal line voltage = the video signal voltage V2, the threshold value correction is suspended in the period L3. That is, the
At this time, since both the gate and the source are floating, a current flows between the drain and the source in accordance with the gate-source voltage Vgs and bootstraps. That is, the gate potential and the source potential rise as shown.
次に期間Ｌ４として、２回目の閾値補正を行う。即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（有機ＥＬ素子１のアノード電位Ｖｅｌ）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
その後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作を完了する。
Next, in the period L4, the second threshold correction is performed. That is, when signal line voltage = threshold correction reference voltage Vofs, the
At this time, the source potential (the anode potential Vel of the organic EL element 1) = Vofs−Vth ≦ Vcat + Vthel. (Vcat is the cathode potential, Vthel is the threshold voltage of the organic EL element 1)
Thereafter, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, and the threshold value correcting operation is completed.
その後、期間Ｌ５を経て、信号線電圧が移動度補正用電圧Ｖ１となっている期間Ｌ６に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、Ｖ１書込が行われる。即ち駆動トランジスタＴｄのゲートに移動度補正用電圧Ｖ１が入力される。なお、移動度補正用電圧Ｖ１は、前述の通り映像信号Ｖ２によって任意に決まる値である。
Thereafter, after a period L5, in a period L6 in which the signal line voltage is the mobility correction voltage V1, the
駆動トランジスタＴｄのゲート電位は移動度補正用電圧Ｖ１の電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
The gate potential of the drive transistor Td becomes the potential of the mobility correction voltage V1, but current flows because the power supply control line DSL is at the drive voltage Vcc, and the source potential rises with time.
At this time, if the source voltage of the driving transistor Td does not exceed the sum of the threshold voltage Vthel and the cathode voltage Vcat of the
At this time, since the threshold value correcting operation of the drive transistor Td is completed, the current flowing through the drive transistor Td reflects the mobility μ.
Specifically, those with high mobility have a large current amount at this time, and the source rises quickly. On the other hand, when the mobility is low, the amount of current is small and the source rises slowly.
さらに期間Ｌ７を経た後、期間Ｌ８でＶ２書込が行われる。即ち、信号線電圧が映像信号電圧Ｖ２となっているときに、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、駆動トランジスタＴｄのゲートに映像信号電圧Ｖ２を書き込む。
これにより駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖ２の電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。つまりこのときも移動度補正が行われる。
これによって駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
Further, after the period L7, V2 writing is performed in the period L8. That is, when the signal line voltage is the video signal voltage V2, the
As a result, the gate potential of the drive transistor Td becomes the potential of the video signal voltage V2, but current flows due to the power supply control line DSL being the drive voltage Vcc, and the source potential rises with time. That is, mobility correction is also performed at this time.
As a result, the gate-source voltage Vgs of the drive transistor Td becomes smaller reflecting the mobility, and becomes a voltage that completely corrects the mobility after a predetermined time has elapsed.
このようにＶ１書込、Ｖ２書込、及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、期間Ｌ９としてブートストラップ、発光状態へと移行する。 After performing the V1 writing, the V2 writing, and the mobility correction in this manner, the gate-source voltage Vgs is determined, and a transition to the bootstrap and light emitting state is made as a period L9.
この図３のような画素駆動では、閾値補正、移動度補正を行うことでユニフォミティを改善すると共に、信号線電圧を３値有し、そのうちの２値を使った２ステップ駆動によって、より多段階の階調表現を行うことである。 In the pixel driving as shown in FIG. 3, the uniformity is improved by performing threshold correction and mobility correction, and the signal line voltage has three values, and two-step driving using these two values makes it possible to increase the number of stages. The gradation expression is performed.
２ステップ駆動について説明する。
図４にガンマカーブのイメージを示す。横軸に信号線ＤＴＬに与える信号値、縦軸に有機ＥＬ素子１に流れる電流Ｉ（発光輝度Ｌ）を示している。
例えば水平セレクタ１１に８ｂｉｔ出力のデータドライバを用いた場合、表現される映像階調も当然ながら８ｂｉｔである。
図４（ａ）のＶｓｉｇＸ、Ｖｓｉｇ（Ｘ＋１）、Ｖｓｉｇ（Ｘ＋２）は、例えば映像信号電圧Ｖ２として表現できる８ビット精度の階調による信号値であるとする。当然、有機ＥＬ素子１の発光輝度として表現される階調は、これらＶｓｉｇＸ、Ｖｓｉｇ（Ｘ＋１）、Ｖｓｉｇ（Ｘ＋２）で与えられる階調精度となる。
ここで、２ステップ信号書き込み駆動によって、映像信号電圧Ｖ２の１階調あたり、任意のＶ１電圧を例えば４階調振ることで８ｂｉｔ＋２ｂｉｔ＝１０ｂｉｔの映像表現が可能になる。即ち８ｂｉｔ出力のデータドライバを用いたままでも、例えば図４（ｂ）のような、より多段階の階調表現が可能となる。
Two-step driving will be described.
FIG. 4 shows an image of the gamma curve. The horizontal axis represents the signal value applied to the signal line DTL, and the vertical axis represents the current I (light emission luminance L) flowing through the
For example, when an 8-bit output data driver is used for the
It is assumed that VsigX, Vsig (X + 1), and Vsig (X + 2) in FIG. 4A are signal values with 8-bit precision gradation that can be expressed as, for example, the video signal voltage V2. Naturally, the gradation expressed as the light emission luminance of the
Here, by 2-step signal writing driving, video expression of 8 bits + 2 bits = 10 bits can be performed by swinging an arbitrary V1 voltage, for example, 4 gradations per gradation of the video signal voltage V2. That is, even if an 8-bit output data driver is used, a multi-level gradation expression as shown in FIG. 4B, for example, is possible.
具体的には移動度補正用電圧Ｖ１を、４階調可変とし、映像信号電圧Ｖ２に応じた移動度補正用電圧Ｖ１を出力するようにする。
移動度補正用電圧Ｖ１が画素回路１０に書き込まれた期間Ｌ６では、上記のように移動度補正がかかってソース電位が上昇する。このソース電位変動は、移動度補正用電圧Ｖ１に与えた階調に応じたものとなり、結果的に映像信号電圧Ｖ２書込後に有機ＥＬ素子１に流す電流量を変化させることになる。これによって、映像信号電圧Ｖ２のみでは表現できない階調の発光駆動を実現できる。
Specifically, the mobility correction voltage V1 is variable by 4 gradations, and the mobility correction voltage V1 corresponding to the video signal voltage V2 is output.
In the period L6 when the mobility correction voltage V1 is written in the
このように図３に示した画素回路動作によればユニフォミティの改善とともに、水平セレクタ１１のデータドライバの能力を超えた階調表現が可能となる。
ところで、近年、フラットパネルディスプレイ市場において動画視認性向上の為にフレームレートの高速化が一般的になりつつあるが、有機ＥＬディスプレイにおいても例外ではない。
ここで、ハイフレームレート化を進めていくと、図３に示した画素回路動作では、以下に述べる問題が生ずることがある。
As described above, according to the pixel circuit operation shown in FIG. 3, the uniformity can be improved and the gradation expression exceeding the capability of the data driver of the
By the way, in recent years, in the flat panel display market, the increase in the frame rate is becoming common in order to improve the visibility of moving images, but the organic EL display is no exception.
Here, as the frame rate increases, the pixel circuit operation shown in FIG. 3 may have the following problems.
図５（ａ）（ｂ）に、フレームレートが６０Ｈｚの場合と、倍速の１２０Ｈｚの場合の駆動タイミングを示す。ここでは図３で示した電源パルスＤＳ、信号線電圧、走査パルスＷＳについて、それぞれ示している。
図中に示す期間Ｌ２，Ｌ４は、図３に対応しており、即ち期間Ｌ２は初回の閾値補正期間、期間Ｌ４は２回目の閾値補正期間である。
FIGS. 5A and 5B show drive timings when the frame rate is 60 Hz and when the frame rate is 120 Hz. Here, the power supply pulse DS, the signal line voltage, and the scanning pulse WS shown in FIG. 3 are respectively shown.
The periods L2 and L4 shown in the figure correspond to FIG. 3, that is, the period L2 is the first threshold correction period, and the period L4 is the second threshold correction period.
１フレームの長さは、１２０Ｈｚの場合は、当然６０Ｈｚの場合の半分の時間となり、１水平期間（１Ｈ）も同様に半分となる。
即ち１フレームの長さは、６０Ｈｚでは１６．７ｍｓで、１２０Ｈｚでは８．４ｍｓとなる。また１水平期間の長さは６０Ｈｚでは１４．８μｓで、１２０Ｈｚでは７．７μｓとなる。
上述した駆動方式では、信号線電圧は１Ｈ内に移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２として遷移するが、フレームレートが高くなると各々の電圧が信号線に与えられる時間も同様に短くなる。
In the case of 120 Hz, the length of one frame is naturally half the time in the case of 60 Hz, and one horizontal period (1H) is also halved in the same manner.
That is, the length of one frame is 16.7 ms at 60 Hz and 8.4 ms at 120 Hz. The length of one horizontal period is 14.8 μs at 60 Hz and 7.7 μs at 120 Hz.
In the driving method described above, the signal line voltage transitions within 1H as the mobility correction voltage V1, the threshold correction reference voltage Vofs, and the video signal voltage V2, but when the frame rate increases, the time during which each voltage is applied to the signal line. Is similarly shortened.
ここで閾値補正に関して考えると、閾値補正基準電圧Ｖｏｆｓの時間が短くなることは、閾値補正時間（期間Ｌ２，Ｌ４）も短くなることを意味する。
そして特に複数回で分割して行う閾値補正のうち、１回目の補正時間が短すぎると、補正駆動が不十分となり、閾値補正が破綻してしまうことがある。
Considering threshold correction here, shortening the threshold correction reference voltage Vofs means that the threshold correction time (periods L2 and L4) is also shortened.
In particular, among threshold corrections performed by dividing a plurality of times, if the first correction time is too short, correction drive may be insufficient and threshold correction may fail.
図６に、１回目の閾値補正期間Ｌ２が短く、閾値補正動作が破綻する場合のタイミングを示す。
期間Ｌ２が短くなると、１回目の閾値補正動作が、不十分なまま、すなわちソース電位が適度にあがる前に終了する。この場合、ゲート・ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈよりもかなり大きいまま、補正休止期間Ｌ３に入る。
補正休止期間Ｌ３ではり、ゲート・ソース間電圧Ｖｇｓはブートストラップ動作に入るが、ここでゲート・ソース間電圧Ｖｇｓが大きいほどブートストラップ量が大きくソース電位の上昇が大きい。
このブートストラップ時に、ソース電位がＶｏｆｓ−Ｖｔｈを超えてしまった場合を図６に示している（破線で囲った部分）。
こうなると２回目以降の閾値補正時のゲート・ソース間電圧ＶｇｓがＶｇｓ＜Ｖｔｈとなってしまい、駆動トランジスタＴｄがカットオフしてしまって閾値補正がかからなくなってしまう。つまり、閾値電圧補正動作が破綻してしまい、画素ごとの閾値電圧Ｖｔｈばらつきが反映され、パネルのユニフォミティは改善されない。
FIG. 6 shows the timing when the first threshold correction period L2 is short and the threshold correction operation fails.
When the period L2 is shortened, the first threshold value correction operation ends inadequately, that is, before the source potential rises appropriately. In this case, the correction pause period L3 is entered while the gate-source voltage Vgs remains significantly higher than the threshold voltage Vth.
In the correction suspension period L3, the gate-source voltage Vgs enters the bootstrap operation. Here, the larger the gate-source voltage Vgs, the larger the bootstrap amount and the greater the source potential.
FIG. 6 shows a case where the source potential exceeds Vofs−Vth during the bootstrap (portion surrounded by a broken line).
In this case, the gate-source voltage Vgs at the second and subsequent threshold corrections becomes Vgs <Vth, and the drive transistor Td is cut off and the threshold correction is not applied. That is, the threshold voltage correction operation fails, the variation in the threshold voltage Vth for each pixel is reflected, and the uniformity of the panel is not improved.
［３．第１の実施の形態の画素回路動作］
上記のように、図３の画素駆動動作のままでは、ハイフレームレート化の場合に閾値補正動作が破錠することがある。そこで本実施の形態では、以下説明するようにハイフレームレート化を行う場合でも、適切な閾値補正動作が行われるようにする。
[3. Pixel Circuit Operation of First Embodiment]
As described above, if the pixel driving operation in FIG. 3 is used as it is, the threshold correction operation may be broken when the frame rate is increased. Therefore, in this embodiment, an appropriate threshold value correction operation is performed even when a high frame rate is performed as described below.
図７に第１の実施の形態の画素回路動作としてのタイミングチャートを示している。
図７では、図３と同様に電源パルスＤＳ、信号線電圧、走査パルスＷＳ、駆動トランジスタＴｄのゲート電位、ソース電位を示している。また期間Ｌ０〜Ｌ９を同様に付している。
即ち１フレーム期間に行われる１サイクルの画素回路動作としては、期間Ｌ１〜Ｌ９として示す動作が行われる。閾値補正準備期間Ｌ１、閾値補正期間Ｌ２、閾値補正休止期間Ｌ３、閾値補正期間Ｌ４、期間Ｌ５、Ｖ１書込期間Ｌ６、期間Ｌ７、Ｖ２書込期間Ｌ８、発光期間Ｌ９である。期間Ｌ１〜Ｌ８までは、有機ＥＬ素子１が発光していない非発光期間である。
この例でも、閾値補正は、閾値補正期間Ｌ２、Ｌ４の２回に分割して行われるようにしているが、閾値補正は３回以上に分割されて行われる場合もある。
また期間Ｌ０は前フレームの発光期間としている。
FIG. 7 shows a timing chart as the pixel circuit operation of the first embodiment.
FIG. 7 shows the power supply pulse DS, the signal line voltage, the scanning pulse WS, the gate potential of the driving transistor Td, and the source potential as in FIG. The periods L0 to L9 are similarly attached.
That is, as one cycle of the pixel circuit operation performed in one frame period, operations indicated as periods L1 to L9 are performed. A threshold correction preparation period L1, a threshold correction period L2, a threshold correction suspension period L3, a threshold correction period L4, a period L5, a V1 writing period L6, a period L7, a V2 writing period L8, and a light emitting period L9. The periods L1 to L8 are non-light emitting periods in which the
Also in this example, the threshold correction is performed by dividing into two times of the threshold correction periods L2 and L4, but the threshold correction may be performed by dividing into three or more times.
The period L0 is the light emission period of the previous frame.
この図７の画素回路動作で、図３と異なるのは、期間Ｌ２としての１回目の閾値補正動作である。
上述した図３の場合、１回目の閾値補正動作を、信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときのみ行っていたが、図７の場合、１回目の閾値補正のみ、信号線電圧が移動度補正用電圧Ｖ１及び閾値補正基準電圧Ｖｏｆｓの期間に行うようにする。
即ち図７の１回目の閾値補正期間Ｌ２は、その期間長が期間Ｌ１側に拡大されるものである。
The pixel circuit operation of FIG. 7 is different from that of FIG. 3 in the first threshold correction operation as the period L2.
In the case of FIG. 3 described above, the first threshold correction operation is performed only when the signal line voltage = the threshold correction reference voltage Vofs. However, in FIG. 7, the signal line voltage is changed only in the first threshold correction. The correction is performed during the period of the correction voltage V1 and the threshold correction reference voltage Vofs.
That is, in the first threshold correction period L2 in FIG. 7, the period length is expanded to the period L1 side.
図７の画素回路動作を説明する。
期間Ｌ０としての前フレームの発光期間が終了すると、今回のフレームの１サイクルの発光動作が開始される。
まず、閾値補正準備期間Ｌ１が開始される時点として、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、電源パルスＤＳ＝初期電位Ｖｉｎｉとされ、また走査パルスＷＳがＨレベルとなってサンプリングトランジスタＴｓがオンとされる。
電源パルスＤＳ＝初期電位Ｖｉｎｉとされて駆動電圧Ｖｃｃの供給が止められることで、駆動トランジスタＴｄのゲート電圧、ソース電圧が低下するとともに、有機ＥＬ素子１は消光され、非発光期間となる。
この場合、ソース電位＝Ｖｉｎｉとなり、またサンプリングトランジスタＴｓを介して信号線電圧が駆動トランジスタＴｄのゲートに与えられるため、ゲート電位＝Ｖｏｆｓとなる。ここで初期電位Ｖｉｎｉは、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように設定されており、閾値補正準備の動作として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
The operation of the pixel circuit in FIG. 7 will be described.
When the light emission period of the previous frame as the period L0 ends, the light emission operation of one cycle of the current frame is started.
First, when the threshold correction preparation period L1 is started, at the timing when the signal line voltage = the threshold correction reference voltage Vofs, the power supply pulse DS = the initial potential Vini is set, and the scanning pulse WS becomes the H level. The sampling transistor Ts is turned on.
By stopping the supply of the drive voltage Vcc by setting the power supply pulse DS = the initial potential Vini, the gate voltage and the source voltage of the drive transistor Td are lowered, and the
In this case, since the source potential = Vini and the signal line voltage is applied to the gate of the drive transistor Td via the sampling transistor Ts, the gate potential = Vofs. Here, the initial potential Vini is set so as to satisfy Vofs−Vini> Vth, and the gate-source voltage of the drive transistor is sufficiently widened than the threshold voltage Vth as an operation for threshold correction preparation. .
続いて期間Ｌ２として１回目の閾値補正が行われる。
ライトスキャナ１３は１回目の閾値補正のため、信号線電圧＝移動度補正用電圧Ｖ１のときに走査パルスＷＳをＨレベルとしてサンプリングトランジスタＴｓをオンとする。またドライブスキャナ１２は、同じタイミングで、電源パルスＤＳ＝駆動電圧Ｖｃｃとする。
図のように、信号線電圧＝移動度補正用電圧Ｖ１のときにサンプリングトランジスタＴｓが導通されることで、駆動トランジスタＴｄのゲート電位は移動度補正用電圧Ｖ１に上昇する。
また電源パルスＤＳを駆動電圧Ｖｃｃとすることで、電源制御線ＤＳＬから有機ＥＬ素子１のアノードに向けて電流が流れる。そして有機ＥＬ素子１のアノード電位Ｖｅｌが、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。
このため駆動トランジスタＴｄのソース電位は、時間と共に上昇してゆく。
Subsequently, the first threshold correction is performed in the period L2.
For the first threshold correction, the
As shown in the figure, when the sampling transistor Ts is turned on when the signal line voltage = mobility correction voltage V1, the gate potential of the drive transistor Td rises to the mobility correction voltage V1.
Further, by setting the power supply pulse DS to the drive voltage Vcc, a current flows from the power supply control line DSL toward the anode of the
For this reason, the source potential of the drive transistor Td increases with time.
ここで、走査パルスＷＳのＨレベルは、信号線電圧が閾値補正基準電圧Ｖｏｆｓに遷移しても、そのまま維持される。つまりサンプリングトランジスタＴｓはオンのままであるため、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなることで、駆動トランジスタＴｄのゲート電位は閾値補正基準電圧Ｖｏｆｓに低下する。一方、ソース電位は引き続き上昇する。
このように１回目の閾値補正は、信号線電圧が移動度補正用電圧Ｖ１及び閾値補正基準電圧Ｖｏｆｓとなる期間にまたがって行われることになる（期間Ｌ２）。
Here, the H level of the scanning pulse WS is maintained as it is even when the signal line voltage transitions to the threshold correction reference voltage Vofs. That is, since the sampling transistor Ts remains on, the gate potential of the drive transistor Td is lowered to the threshold correction reference voltage Vofs when the signal line voltage = the threshold correction reference voltage Vofs. On the other hand, the source potential continues to rise.
Thus, the first threshold correction is performed over a period in which the signal line voltage is the mobility correction voltage V1 and the threshold correction reference voltage Vofs (period L2).
その後、信号線電圧＝映像信号電圧Ｖ２となる前に、走査パルスＷＳがＬレベルとされ、閾値補正休止期間Ｌ３に入る。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
そして２回目の閾値補正は、図３の場合と同様に、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなっている期間（期間Ｌ４）に行われる。
期間Ｌ４〜Ｌ９については図３と同様であるため重複説明を避ける。
Thereafter, before the signal line voltage becomes equal to the video signal voltage V2, the scanning pulse WS is set to the L level, and the threshold correction suspension period L3 starts.
At this time, since both the gate and the source are floating, a current flows between the drain and the source in accordance with the gate-source voltage Vgs and bootstraps. That is, the gate potential and the source potential rise as shown.
The second threshold correction is performed during a period (period L4) in which signal line voltage = threshold correction reference voltage Vofs, as in the case of FIG.
Since the periods L4 to L9 are the same as those in FIG.
このように図７の画素駆動動作では、分割閾値補正としての複数回の閾値補正動作において、１回目の閾値補正動作のみは、信号線電圧が閾値補正基準電圧Ｖｏｆｓの期間だけでなく、その直前の移動度補正用電圧Ｖ１のときにまで拡張して行われるようにしている。
この動作による効果は次のとおりである。
As described above, in the pixel driving operation of FIG. 7, in the threshold correction operation of a plurality of times as the division threshold correction, only the first threshold correction operation is performed not only during the period of the signal line voltage being the threshold correction reference voltage Vofs, This is extended to the mobility correction voltage V1.
The effects of this operation are as follows.
まず、１回目の閾値補正期間Ｌ２を、図３の閾値補正期間Ｌ２に比べて長くできる。これは、ハイフレームレート化を行った場合でも、初回の閾値補正として十分な閾値補正時間を確保できることを意味する。
すると、１回目の閾値補正動作でのソース電位の上昇時間を長くとれ、ゲート・ソース間電圧Ｖｇｓ≒Ｖｔｈとできる。
このことで、図６で説明した現象が回避できる。図６の場合は、１回目の閾値補正期間Ｌ２が短すぎて、ゲート・ソース間電圧Ｖｇｓがかなり大きいまま閾値補正休止期間Ｌ３に入ることで、駆動トランジスタＴｄを流れる電流量が多くなる。このため閾値補正休止期間Ｌ３でのブートストラップ量が大きくソース電位の上昇が大きくなりすぎて、ソース電位がＶｏｆｓ−Ｖｔｈを超えてしまう。
ところが図７の場合、１回目の閾値補正動作でゲート・ソース間電圧Ｖｇｓ≒Ｖｔｈとできるため、駆動トランジスタＴｄを流れる電流量を抑え、直後の閾値補正休止期間Ｌ３でのブートストラップ量を抑えることができる。
このため閾値補正休止期間Ｌ３においてソース電位が上がりすぎてＶｏｆｓ−Ｖｔｈを超えてしまうことが防止される。
First, the first threshold correction period L2 can be made longer than the threshold correction period L2 in FIG. This means that a sufficient threshold correction time can be secured for the first threshold correction even when a high frame rate is achieved.
Then, the rising time of the source potential in the first threshold value correction operation can be increased, and the gate-source voltage Vgs≈Vth can be obtained.
As a result, the phenomenon described with reference to FIG. 6 can be avoided. In the case of FIG. 6, the first threshold correction period L2 is too short, and the amount of current flowing through the drive transistor Td increases by entering the threshold correction suspension period L3 while the gate-source voltage Vgs remains very large. For this reason, the bootstrap amount in the threshold correction suspension period L3 is large, and the source potential rises too much, and the source potential exceeds Vofs−Vth.
However, in the case of FIG. 7, since the gate-source voltage Vgs≈Vth can be made in the first threshold correction operation, the amount of current flowing through the drive transistor Td is suppressed, and the bootstrap amount in the immediately subsequent threshold correction suspension period L3 is suppressed. Can do.
This prevents the source potential from rising too much and exceeding Vofs−Vth in the threshold correction suspension period L3.
また、図７の動作の場合、期間Ｌ２として１回目の閾値補正動作を開始したときに、駆動トランジスタＴｄのゲート電位は、一旦移動度補正用電圧Ｖ１に上昇することになる。
このためゲート・ソース間電圧は、一旦広げられることになる。これは、閾値補正動作期間Ｌ２の最初に、ソース電位上昇を加速させる作用を為すことになる。従って、この点でも効率的にソース電位を上昇させることができるという利点を有する。
そして、その後ゲート電位は閾値補正基準電圧Ｖｏｆｓに戻されるため、１回目の閾値補正動作は通常どおり問題なく終了できる。
In the case of the operation of FIG. 7, when the first threshold correction operation is started in the period L2, the gate potential of the drive transistor Td temporarily rises to the mobility correction voltage V1.
For this reason, the gate-source voltage is once expanded. This acts to accelerate the source potential rise at the beginning of the threshold correction operation period L2. Therefore, also in this respect, there is an advantage that the source potential can be increased efficiently.
Then, since the gate potential is then returned to the threshold correction reference voltage Vofs, the first threshold correction operation can be completed without any problem as usual.
なお、期間Ｌ４等の２回目以降の閾値補正については、１回目の閾値補正動作によってＶｇｓ≒Ｖｔｈとなっている為、仮に信号線電圧＝移動度補正用電圧Ｖ１で閾値補正動作を行うとすると、ソース電位Ｖｓ＝Ｖ１−Ｖｔｈ＞Ｖｏｆｓ−Ｖｔｈとなることがある。つまり閾値補正動作が破綻してしまう恐れがある。よって２回目以降は、図３の動作例と同様に信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間にのみ、閾値補正動作を行うことが適切である。 For the second and subsequent threshold corrections such as the period L4, Vgs≈Vth is obtained by the first threshold correction operation, and therefore the threshold correction operation is performed with signal line voltage = mobility correction voltage V1. Source potential Vs = V1−Vth> Vofs−Vth. That is, the threshold correction operation may fail. Therefore, after the second time, it is appropriate to perform the threshold correction operation only during the period of signal line voltage = threshold correction reference voltage Vofs, as in the operation example of FIG.
以上のように第１の実施の形態の画素回路動作によれば、より多階調表現を実現する２ステップ駆動としての信号書込を行う場合等、信号線電圧が３値パルスとされる場合において１回目の閾値補正動作の時間を十分に確保できる。
このため駆動周波数の高速化並びにパネル大型化などによるオペレーション時間の縮小による閾値補正動作の破綻を防ぐ事が可能となり、ハイフレームレート化やパネル大型化を行う場合でも画面のユニフォミティを向上できる。
As described above, according to the pixel circuit operation of the first embodiment, when the signal line voltage is a ternary pulse, for example, when performing signal writing as two-step driving that realizes multi-gradation expression. In this case, a sufficient time for the first threshold correction operation can be secured.
For this reason, it is possible to prevent the failure of the threshold correction operation due to the reduction in operation time due to the increase in the driving frequency and the increase in the panel size, and the uniformity of the screen can be improved even when the high frame rate or the panel size is increased.
［４．第２の実施の形態の画素回路動作］
続いて第２の実施の形態の画素回路動作を説明する。
この第２の実施の形態は、上記第１の実施の形態の動作によっても、さらなるパネル大型化等で生ずることがある問題を回避できるものである。
[4. Pixel Circuit Operation of Second Embodiment]
Subsequently, the pixel circuit operation of the second embodiment will be described.
The second embodiment can avoid problems that may occur due to further panel enlargement and the like even by the operation of the first embodiment.
図８で第１の実施の形態で生ずる可能性のある問題を説明する。
図８（ａ）は、水平セレクタ１１から遠い画素、例えば信号線ＤＴＬの距離が長くなる行の画素の動作状態を示している。一方、図８（ｂ）は水平セレクタ１１に近い画素の動作状態を示している。例えば画素アレイ２０の上部に水平セレクタ１１が配置される場合、図８（ａ）は画素アレイ２０内で最も下の行の画素、図８（ｂ）は最も上の行の画素と考えればよい。
A problem that may occur in the first embodiment will be described with reference to FIG.
FIG. 8A shows an operation state of a pixel far from the
まず図８（ｂ）を参照する。
ここでは、特に上述した図７の期間Ｌ２，Ｌ３，Ｌ４のあたりを拡大して示している。
上述した図７の動作として、１回目の閾値補正期間Ｌ２では、信号線電圧が移動度補正用電圧Ｖ１及び閾値補正基準電圧Ｖｏｆｓの期間に継続して行われる。
そして図示のように１回目の閾値補正期間Ｌ２の終了時点では、ゲート・ソース間電圧Ｖｇｓ＞Ｖｔｈであり、続く閾値補正休止期間Ｌ３の後、期間Ｌ４に２回目の閾値補正が行われる。これは、図７で説明した動作どおりである。
First, reference is made to FIG.
Here, in particular, the areas L2, L3, and L4 in FIG.
As the operation of FIG. 7 described above, in the first threshold correction period L2, the signal line voltage is continuously performed during the period of the mobility correction voltage V1 and the threshold correction reference voltage Vofs.
As shown in the figure, at the end of the first threshold correction period L2, the gate-source voltage Vgs> Vth, and after the subsequent threshold correction suspension period L3, the second threshold correction is performed in the period L4. This is the same as the operation described in FIG.
しかし水平セレクタ１１から遠い画素では、信号線電圧のパルストランジェントが閾値補正動作に影響を与える程、大きくなる場合がある。
即ちパネルサイズが大きくなり、信号線ＤＴＬの距離が長くなると、水平セレクタ１１から遠い画素ほど、信号線ＤＴＬの負荷により、１水平期間に３値のパルスとされる信号線電圧が図８（ａ）のようになまることが想定される。
However, in a pixel far from the
That is, when the panel size is increased and the distance of the signal line DTL is increased, the signal line voltage that is converted into a ternary pulse in one horizontal period by the load of the signal line DTL is shown in FIG. ) Is assumed.
ここで図８（ａ）の１回目の閾値補正期間Ｌ２を考える。
信号線電圧＝移動度補正用電圧Ｖ１のときに走査パルスＷＳがＨレベルとなり、駆動トランジスタＴｄのゲート電位は移動度補正用電圧Ｖ１となる。この閾値補正動作の開始によりソース電位は上昇していく。
その後、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなっても、閾値補正動作は継続されるが、信号線ＤＴＬの負荷により、信号線電圧が移動度補正用電圧Ｖ１から閾値補正基準電圧Ｖｏｆｓに遷移するまで時間がより長くかかる。つま図中Ｘ部分として示すように、り駆動トランジスタＴｄのゲート電位が閾値補正基準電圧Ｖｏｆｓに移行するまでの時間が、図８（ｂ）の場合より長くなる。
すると、図８（ａ）の画素では、図８（ｂ）の画素より、この電圧移行期間においてゲート・ソース間電圧Ｖｇｓが大きい時間が長くなり、ソース電圧の上昇が大きくなる。例えば図８（ａ）の実線で示すようになる。なお破線は図８（ｂ）と同様のソース上昇の場合としている。
実線のようにソース電位が上昇すると、１回目の閾値補正動作において、ソース電位が、Ｖｏｆｓ−Ｖｔｈ電位を超えてしまう。
すると２回目以降の閾値補正時のゲート・ソース間電圧ＶｇｓがＶｇｓ＜Ｖｔｈとなってしまい、駆動トランジスタＴｄがカットオフしてしまって閾値補正がかからなくなる。つまり、閾値電圧補正動作が破綻する。
Here, consider the first threshold correction period L2 in FIG.
When the signal line voltage = mobility correction voltage V1, the scanning pulse WS becomes H level, and the gate potential of the drive transistor Td becomes the mobility correction voltage V1. The source potential increases with the start of the threshold correction operation.
Thereafter, even if the signal line voltage = threshold correction reference voltage Vofs, the threshold correction operation is continued, but the signal line voltage transitions from the mobility correction voltage V1 to the threshold correction reference voltage Vofs due to the load of the signal line DTL. It takes longer to do. In other words, as indicated by an X portion in the figure, the time until the gate potential of the driving transistor Td shifts to the threshold correction reference voltage Vofs is longer than in the case of FIG.
Then, in the pixel in FIG. 8A, the time during which the gate-source voltage Vgs is large in this voltage transition period is longer than in the pixel in FIG. 8B, and the source voltage is increased. For example, as shown by the solid line in FIG. The broken line indicates the case of the source rise similar to FIG.
When the source potential rises as indicated by the solid line, the source potential exceeds the Vofs−Vth potential in the first threshold correction operation.
Then, the gate-source voltage Vgs at the second and subsequent threshold corrections becomes Vgs <Vth, and the drive transistor Td is cut off and the threshold correction is not applied. That is, the threshold voltage correction operation fails.
このように、信号線電圧パルスのパルストランジェントの違いにより、水平セレクタ１１から近い画素では閾値補正がしっかりかかるのに対して、遠い画素では閾値補正動作が破綻してしまい、パネル面内で均一なユニフォミティが得られないという結果になってしまう可能性がある。
なお、このような問題はパネルサイズが大きくなることによって発生する可能性があるものである。
上述した第１の実施の形態の動作は、或る程度のパネルサイズまでの表示装置では非常に有効であり、実際の製品に十分採用できるものである。
しかしパネルサイズの大型化によって、信号線電圧のパルストランジェントの差が閾値補正動作に影響を及ぼすほど拡大した場合には、第１の実施の形態の動作では、ユニフォミティの点で不都合が生じるということである。
Thus, due to the difference in the pulse transient of the signal line voltage pulse, the threshold correction is firmly applied to the pixels close to the
Such a problem may occur when the panel size increases.
The operation of the first embodiment described above is very effective for a display device up to a certain panel size, and can be sufficiently applied to an actual product.
However, if the difference in the pulse transient of the signal line voltage is increased to an extent that affects the threshold correction operation due to the increase in the panel size, the operation of the first embodiment has a disadvantage in terms of uniformity. It is.
そこでパネルサイズのさらなる大型化によって上記問題が生ずる場合に好適な画素駆動動作例を第２の実施の形態として図９で説明する。
図９（ａ）（ｂ）では、図８（ａ）（ｂ）と同様に水平セレクタ１１から遠い画素と近い画素での動作状態を示している。
Therefore, an example of a pixel driving operation suitable when the above problem occurs due to further increase in the panel size will be described with reference to FIG. 9 as a second embodiment.
9 (a) and 9 (b) show an operation state in a pixel close to a pixel far from the
１発光サイクルの基本的な動作は上記図７と同様であるが、この第２の実施の形態では、１回目の閾値補正動作（期間Ｌ２）における動作が、図７と異なる。
図９では、期間Ｌ２を期間Ｌ２１，Ｌ２２，Ｌ２３の３つに分けて示しているが、図７では、期間Ｌ２の間、連続して走査パルスＷＳがＨレベルであったところ、図９では、期間Ｌ２２で一旦走査パルスＷＳをＬレベルに落とすようにしている。
即ち１回目の閾値補正動作（期間Ｌ２）を、期間Ｌ２１とＬ２３の２回に分けて実行し、期間Ｌ２２では休止する。
走査パルスＷＳでみれば、１回目の閾値補正期間Ｌ２において、中間にスリットとなるＬレベル区間を挿入する形となる。
Although the basic operation in one light emission cycle is the same as that in FIG. 7, the operation in the first threshold correction operation (period L2) is different from that in FIG. 7 in the second embodiment.
In FIG. 9, the period L2 is divided into three periods L21, L22, and L23. In FIG. 7, the scan pulse WS is continuously at the H level during the period L2, but in FIG. In the period L22, the scanning pulse WS is once dropped to the L level.
That is, the first threshold value correcting operation (period L2) is executed in two times of periods L21 and L23, and is paused in the period L22.
In terms of the scanning pulse WS, an L level section serving as a slit is inserted in the middle in the first threshold correction period L2.
まず、期間Ｌ２１は、信号線電圧＝移動度補正用電圧Ｖ１とされている期間である。
また、期間Ｌ２３は、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとされている期間である。
そして、休止期間Ｌ２２は、信号線電圧が移動度補正用電圧Ｖ１から閾値補正基準電圧Ｖｏｆｓに遷移する期間である。
１回目の閾値補正動作は次のようになる。
期間Ｌ２１として、駆動トランジスタＴｄのゲート電位は移動度補正用電圧Ｖ１となる。またソース電位は上昇していく。ここまでは図７と同様である。
次に、信号線電圧が移動度補正用電圧Ｖ１から閾値補正基準電圧Ｖｏｆｓに遷移する期間で、期間Ｌ２２として閾値補正動作が休止される。この間、サンプリングトランジスタＴｓはオフであり、駆動トランジスタＴｄのゲート電位とソース電位はブートストラップする。
最後に、信号線電圧が閾値補正基準電圧Ｖｏｆｓに遷移した後の期間Ｌ２３で、後半の閾値補正動作を行う。
その後、閾値補正休止期間Ｌ３を介して、２回目の閾値補正期間Ｌ４が行われる。以降は図７と同様である。
First, the period L21 is a period in which signal line voltage = mobility correction voltage V1.
The period L23 is a period in which the signal line voltage is equal to the threshold correction reference voltage Vofs.
The rest period L22 is a period in which the signal line voltage transitions from the mobility correction voltage V1 to the threshold correction reference voltage Vofs.
The first threshold correction operation is as follows.
In the period L21, the gate potential of the drive transistor Td becomes the mobility correction voltage V1. In addition, the source potential increases. The steps so far are the same as in FIG.
Next, the threshold value correction operation is suspended as a period L22 in a period in which the signal line voltage transitions from the mobility correction voltage V1 to the threshold value correction reference voltage Vofs. During this time, the sampling transistor Ts is off, and the gate potential and the source potential of the drive transistor Td are bootstrapped.
Finally, in the period L23 after the signal line voltage transitions to the threshold correction reference voltage Vofs, the latter half of the threshold correction operation is performed.
Thereafter, the second threshold correction period L4 is performed through the threshold correction suspension period L3. The subsequent steps are the same as in FIG.
結局、この動作は、全ての画素において、パルストランジェント期間で１回目の閾値補正動作の途中で休止する。つまりパルストランジェントが大きい画素でも、パルスが急峻となる画素でも、信号線電圧の移行期間に閾値補正動作を休止することで、パルストランジェントの差が各画素の閾値補正動作に与える影響の差を解消するものである。
この結果、全ての行の画素で、信号線電圧のパルストランジェントに影響が排除された閾値補正動作を行うことができ、均一に閾値補正を実現できる。
なお、全ての画素が同等の動作となることから、１回目の閾値補正動作としてソース電位が適度に上昇するための期間Ｌ２１，Ｌ２３の期間長の設定も容易である。
Eventually, this operation pauses in the middle of the first threshold correction operation in the pulse transient period in all pixels. In other words, whether the pixel has a large pulse transient or the pixel has a steep pulse, the threshold correction operation is paused during the signal line voltage transition period, eliminating the difference in the influence of pulse transients on the threshold correction operation of each pixel. To do.
As a result, the threshold value correction operation in which the influence of the pulse transient of the signal line voltage is eliminated can be performed in all the rows of pixels, and the threshold value correction can be realized uniformly.
Since all the pixels perform the same operation, it is easy to set the period lengths of the periods L21 and L23 for appropriately increasing the source potential as the first threshold correction operation.
以上のように第２の実施の形態の動作によれば、１回目の閾値補正動作では、信号線電圧が移動度補正用電圧Ｖ２から閾値補正基準電圧Ｖｏｆｓに移行する際の所定期間、走査パルスＷＳがオフとされ閾値補正動作が休止される。これによって、パネル面内で均一に閾値補正動作をかけることが出来、ユニフォミティの良好なパネルが得られることになる。 As described above, according to the operation of the second embodiment, in the first threshold correction operation, the scan pulse is applied for a predetermined period when the signal line voltage shifts from the mobility correction voltage V2 to the threshold correction reference voltage Vofs. WS is turned off and the threshold correction operation is suspended. As a result, the threshold correction operation can be applied uniformly within the panel surface, and a panel with good uniformity can be obtained.
以上、実施の形態について説明してきたが、本発明は実施の形態で説明したものに限定されず、要旨の範囲内で各種の変形例が考えられる。例えば画素駆動動作としては、分割閾値補正を３回以上行う例なども考えられる。 Although the embodiments have been described above, the present invention is not limited to those described in the embodiments, and various modifications can be considered within the scope of the gist. For example, as a pixel driving operation, an example in which the division threshold correction is performed three times or more can be considered.
１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１２ ドライブスキャナ、１３ ライトスキャナ、２０ 画素アレイ部、Ｃｓ 保持容量、Ｔｓ サンプリングトランジスタ、Ｔｄ 駆動トランジスタ
DESCRIPTION OF
Claims (5)
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御する書込スキャナと、
を備え、
各画素回路の１発光サイクルにおける非発光期間において、
複数回の閾値補正動作のうちの２回目以降の閾値補正動作は、上記信号線が上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われ、
初回の閾値補正動作は、上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われる表示装置。 The driving voltage is applied between the light-emitting element and the drain-source to apply a current corresponding to the gate-source voltage to the light-emitting element, and the signal line voltage is driven to be electrically connected to the light-emitting element. A pixel circuit having a sampling transistor that is input to the gate of a transistor and a storage capacitor that is connected between the gate and source of the drive transistor and that holds the threshold voltage of the drive transistor and the input video signal voltage A pixel array arranged in
A signal selector for supplying a mobility correction voltage, a threshold correction reference voltage, and a video signal voltage within one horizontal period as the signal line voltage to each signal line arranged in a row on the pixel array;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A write scanner for controlling the sampling transistor of the pixel circuit by applying a scan pulse to each write control line arranged in a row on the pixel array;
With
In the non-light emission period in one light emission cycle of each pixel circuit,
The second and subsequent threshold correction operations among the multiple threshold correction operations are performed when the sampling transistor is turned on by the scan pulse when the signal line is set to the threshold correction reference voltage.
The first threshold correction operation is performed by the sampling transistor being turned on by the scan pulse when the signal line is set to the mobility correction voltage and the threshold correction reference voltage.
各画素回路の１発光サイクルにおける非発光期間においては、上記複数回の閾値補正動作の後、上記信号線が上記移動度補正用電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されて、該移動度補正用電圧が駆動トランジスタのゲートに入力され、さらに上記信号線が上記映像信号電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されて、該映像信号電圧が駆動トランジスタのゲートに入力されることで、上記発光素子では、上記映像信号電圧と上記移動度補正用電圧の両方で決定される階調の発光が行われる請求項１に記載の表示装置。 The signal selector generates the video signal voltage as a voltage value corresponding to the gradation value of the video signal, and also generates the mobility correction voltage as a voltage value for gradation expression,
In the non-light emission period in one light emission cycle of each pixel circuit, after the plurality of threshold correction operations, the sampling transistor is turned on by the scan pulse when the signal line is set to the mobility correction voltage. The mobility correction voltage is input to the gate of the drive transistor, and when the signal line is set to the video signal voltage, the sampling transistor is turned on by the scan pulse, and the video signal voltage is driven. 2. The display device according to claim 1, wherein the light emitting element emits light having a gradation determined by both the video signal voltage and the mobility correcting voltage by being input to a gate of a transistor.
上記初回の閾値補正動作は、上記走査パルスによって、上記信号線が上記移動度補正用電圧とされる期間と上記閾値補正基準電圧とされる期間で連続して上記サンプリングトランジスタが導通されることで行われる請求項１に記載の表示装置。 The signal selector supplies a mobility correction voltage, a threshold correction reference voltage, and a video signal voltage in this order to each signal line as the signal line voltage within one horizontal period.
In the first threshold correction operation, the sampling transistor is continuously turned on during the period in which the signal line is set to the mobility correction voltage and the threshold correction reference voltage by the scan pulse. The display device according to claim 1, wherein the display device is performed.
上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われる上記初回の閾値補正動作では、上記信号線が上記移動度補正用電圧から上記閾値補正基準電圧に移行する際の所定期間、上記走査パルスによって上記サンプリングトランジスタが非導通とされ、閾値補正動作が休止される請求項１に記載の表示装置。 The signal selector supplies a mobility correction voltage, a threshold correction reference voltage, and a video signal voltage in this order to each signal line as the signal line voltage within one horizontal period.
In the first threshold correction operation performed when the sampling transistor is turned on by the scan pulse when the signal line is the mobility correction voltage and the threshold correction reference voltage, the signal line is The display device according to claim 1, wherein the sampling transistor is made non-conductive by the scan pulse and the threshold correction operation is suspended for a predetermined period when the mobility correction voltage is shifted to the threshold correction reference voltage.
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御する書込スキャナと、
を備えた表示装置の画素駆動方法として、
各画素回路の１発光サイクルにおける非発光期間において、上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させて初回の閾値補正動作を実行させ、
上記信号線が上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させて２回目以降の閾値補正動作を実行させ、
上記初回及び２回目以降の閾値補正動作の後、上記信号線が上記移動度補正用電圧とされているとき、及び上記映像信号電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させ、上記発光素子を発光させる画素駆動方法。 The driving voltage is applied between the light-emitting element and the drain-source to apply a current corresponding to the gate-source voltage to the light-emitting element, and the signal line voltage is driven to be electrically connected to the light-emitting element. A pixel circuit having a sampling transistor that is input to the gate of a transistor and a storage capacitor that is connected between the gate and source of the drive transistor and that holds the threshold voltage of the drive transistor and the input video signal voltage A pixel array arranged in
A signal selector for supplying a mobility correction voltage, a threshold correction reference voltage, and a video signal voltage within one horizontal period as the signal line voltage to each signal line arranged in a row on the pixel array;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A write scanner for controlling the sampling transistor of the pixel circuit by applying a scan pulse to each write control line arranged in a row on the pixel array;
As a pixel driving method for a display device comprising:
In the non-emission period in one light emission cycle of each pixel circuit, when the signal line is set to the mobility correction voltage and the threshold correction reference voltage, the sampling transistor is turned on by the scan pulse to perform initial threshold correction. Perform the action,
When the signal line is set to the threshold correction reference voltage, the sampling transistor is turned on by the scan pulse to execute the second and subsequent threshold correction operations.
After the first and second threshold correction operations, the sampling pulse is turned on by the scan pulse when the signal line is set to the mobility correction voltage and the video signal voltage. A pixel driving method for causing the light emitting element to emit light.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273234A JP2011118018A (en) | 2009-12-01 | 2009-12-01 | Display, and pixel drive method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273234A JP2011118018A (en) | 2009-12-01 | 2009-12-01 | Display, and pixel drive method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011118018A true JP2011118018A (en) | 2011-06-16 |
Family
ID=44283465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009273234A Pending JP2011118018A (en) | 2009-12-01 | 2009-12-01 | Display, and pixel drive method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011118018A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103971627A (en) * | 2013-02-04 | 2014-08-06 | 索尼公司 | Display device, driving method of display device, and electronic apparatus |
-
2009
- 2009-12-01 JP JP2009273234A patent/JP2011118018A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103971627A (en) * | 2013-02-04 | 2014-08-06 | 索尼公司 | Display device, driving method of display device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9336711B2 (en) | Display device and display driving method | |
| JP2009244666A (en) | Panel and driving controlling method | |
| JP4780134B2 (en) | Image display device and driving method of image display device | |
| JP5088294B2 (en) | Image display device and driving method of image display device | |
| JP2010054564A (en) | Image display device and method for driving image display device | |
| KR102565084B1 (en) | VDD-less Pixel Circuit and Organic Light Emitting display using the Pixel Circuit | |
| JP2006227239A (en) | Display device and display method | |
| US9711082B2 (en) | Display apparatus and display drive method | |
| JP2010107630A (en) | Image display device and method for driving image display device | |
| KR101641381B1 (en) | Display apparatus and display driving method | |
| JP5593880B2 (en) | Display device, pixel circuit, and display driving method | |
| JP2006243525A (en) | Display device | |
| JP2010048866A (en) | Display and display driving method | |
| US8508445B2 (en) | Display device and display drive method | |
| JP2011145481A (en) | Display device, and display driving method | |
| JP2011209370A (en) | Display apparatus and display driving method | |
| JP2011118018A (en) | Display, and pixel drive method | |
| JP5477004B2 (en) | Display device and display driving method | |
| JP5531821B2 (en) | Display device and display driving method | |
| JP2011191620A (en) | Display device and display driving method | |
| JP2011118084A (en) | Display and display drive method | |
| JP2011118086A (en) | Display and display drive method | |
| JP2011118085A (en) | Display and display drive method | |
| JP2011145328A (en) | Display device and display driving method | |
| JP2012013741A (en) | Display device and display driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110804 |