JP2011191620A - Display device and display driving method - Google Patents

Display device and display driving method Download PDF

Info

Publication number
JP2011191620A
JP2011191620A JP2010059094A JP2010059094A JP2011191620A JP 2011191620 A JP2011191620 A JP 2011191620A JP 2010059094 A JP2010059094 A JP 2010059094A JP 2010059094 A JP2010059094 A JP 2010059094A JP 2011191620 A JP2011191620 A JP 2011191620A
Authority
JP
Japan
Prior art keywords
voltage
pixel circuit
value
threshold correction
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010059094A
Other languages
Japanese (ja)
Inventor
Junichi Yamashita
淳一 山下
Yuki Senoo
佑樹 妹尾
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010059094A priority Critical patent/JP2011191620A/en
Publication of JP2011191620A publication Critical patent/JP2011191620A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To carry out a grayscale expression in a larger number of levels even without using a signal line driver corresponding to the larger number of grayscale levels. <P>SOLUTION: A signal selector giving a video signal voltage and a reference voltage for threshold correction to a pixel circuit selects, as a reference voltage for threshold correction, one voltage value from a plurality of voltage values in accordance with a grayscale value at which each pixel circuit emits light, and outputs the selected voltage value. The emission luminance of the pixel circuit where the threshold correction is carried out is proportional to the square of a difference between the video signal voltage and the standard voltage for threshold correction. Thereby, light emission in a greater number of grayscale levels is attainable by selecting the standard voltage for threshold correction among the plurality of values without increasing the number of grayscale levels by the video signal voltage. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子(有機EL素子)を用いた表示装置に関する。   The present invention relates to a display device having a pixel array in which pixel circuits are arranged in a matrix, and a display driving method thereof, for example, a display device using an organic electroluminescence element (organic EL element) as a light emitting element.

特開2003−255856号公報JP 2003-255856 A 特開2003−271095号公報JP 2003-271095 A

例えば上記特許文献1,2に見られるように、有機EL素子を画素に用いた画像表示装置が開発されている。有機EL素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能である(いわゆる電流制御型)。
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御するものである。
For example, as can be seen in Patent Documents 1 and 2, image display devices using organic EL elements as pixels have been developed. Since the organic EL element is a self-luminous element, it has advantages such as higher image visibility than a liquid crystal display, no need for a backlight, and high response speed. Further, the luminance level (gradation) of each light emitting element can be controlled by the value of the current flowing therethrough (so-called current control type).
In the organic EL display, similarly to the liquid crystal display, there are a simple matrix method and an active matrix method as driving methods. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display. Therefore, the active matrix method is actively developed at present. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor: TFT) provided in the pixel circuit.

有機EL素子は電流発光素子の為、有機EL素子に流れる電流値をコントロールすることで、発色の階調を得ている。
このため有機ELディスプレイでは、各画素回路に対しては、映像データの階調値に応じた映像信号電圧を与え、各画素回路が、その入力された映像信号電圧に応じた電流を有機EL素子に流す。これにより各画素回路では、それぞれ対応する信号値に応じた発光が行われる。
Since the organic EL element is a current light emitting element, the color gradation is obtained by controlling the current value flowing through the organic EL element.
For this reason, in the organic EL display, a video signal voltage corresponding to the gradation value of the video data is applied to each pixel circuit, and each pixel circuit supplies a current corresponding to the input video signal voltage to the organic EL element. Shed. Thus, each pixel circuit emits light according to the corresponding signal value.

現在、映像表示パネルの高画質化が求められており、特に多階調数化にも強い要求がある。一般に階調数が多いとそれだけ色再現性が高くなる。
しかしながら入力される映像データを12ビットや14ビットといった多階調信号とすると、それをD−A変換する高性能なドライバICが必要になる。
各画素回路に対しては、映像データの階調値に応じたアナログ電圧値をドライバICで発生させるが、多階調対応のためにD−A変換のビット数を増加させたドライバICを用いることは、ICサイズの増大や大幅なコスト高を招く。
Currently, there is a demand for higher image quality of video display panels, and there is a strong demand for increasing the number of gray levels. Generally, the greater the number of gradations, the higher the color reproducibility.
However, if the input video data is a multi-gradation signal such as 12 bits or 14 bits, a high-performance driver IC that performs DA conversion is required.
For each pixel circuit, an analog voltage value corresponding to the gradation value of the video data is generated by the driver IC, but a driver IC having an increased number of bits for DA conversion is used to support multiple gradations. This leads to an increase in IC size and a significant cost increase.

本発明はこのような点に鑑みて、高性能なドライバICを用いなくとも、より多階調の表示を行う。即ちドライバICが映像信号電圧値として出力しうる階調数を越えて、より多くの階調を表現して表示を実行できるようにすることを目的とする。   In view of such a point, the present invention performs multi-gradation display without using a high-performance driver IC. That is, it is an object to allow display to be executed by expressing more gradations beyond the number of gradations that the driver IC can output as a video signal voltage value.

本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイを有する。また、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、上記各画素回路に対する閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナとを備える。そして上記信号セレクタは、上記閾値補正基準電圧として、上記各画素回路に発光させる階調値に応じて複数の電圧値から一つの電圧値を選択して上記信号線に出力する。
また、上記閾値補正用基準電圧としての各電圧値の差分値は、上記映像信号電圧としての最小階調間隔の電圧差分値より小さい。
また上記信号セレクタは、上記各画素回路に対する映像データのnビットの階調値のうちのmビット(但しn>m)の値に応じて上記映像信号電圧としての電圧値を選択し、上記nビットの階調値のうちの(n−m)ビットの値に応じて上記閾値補正用基準電圧としての電圧値を選択する。
The display device of the present invention is electrically connected to a light emitting element and a driving transistor that applies a current corresponding to a gate-source voltage to the light emitting element by applying a driving voltage between the drain and the source. A sampling transistor that inputs a signal line voltage to the gate of the drive transistor, and a storage capacitor that is connected between the gate and source of the drive transistor and holds the threshold voltage of the drive transistor and the input video signal voltage. The pixel circuit has a pixel array arranged in a matrix. Further, a signal selector for supplying a threshold correction reference voltage and a video signal voltage for each pixel circuit as the signal line voltage to each signal line arranged in a row on the pixel array, and on the pixel array A drive control scanner that applies a power pulse to each power control line arranged in a row and applies a drive voltage to the drive transistor of the pixel circuit, and each write arranged in a row on the pixel array A write scanner that applies a scan pulse to the control line to control the sampling transistor of the pixel circuit and to input a threshold correction reference voltage and a video signal voltage to each pixel circuit. The signal selector selects one voltage value from a plurality of voltage values as the threshold correction reference voltage according to the gradation value to be emitted from each pixel circuit, and outputs the selected voltage value to the signal line.
Further, the difference value of each voltage value as the threshold correction reference voltage is smaller than the voltage difference value of the minimum gradation interval as the video signal voltage.
The signal selector selects a voltage value as the video signal voltage according to a value of m bits (n> m) of n-bit gradation values of video data for the pixel circuits, and the n The voltage value as the threshold correction reference voltage is selected according to the (nm) bit value of the bit gradation values.

本発明の表示駆動方法は、画素アレイと、信号セレクタと、駆動制御スキャナと、書込スキャナとを備えた表示装置の表示駆動方法として、上記信号セレクタが、上記閾値補正基準電圧として、上記各画素回路に発光させる階調値に応じて複数の電圧値から一つの電圧値を選択して上記信号線に出力する表示駆動方法である。   The display driving method of the present invention is a display driving method for a display device including a pixel array, a signal selector, a drive control scanner, and a writing scanner. In this display driving method, one voltage value is selected from a plurality of voltage values according to a gradation value to be emitted from the pixel circuit, and is output to the signal line.

このような本発明では、映像信号電圧による階調数を変えずに、閾値補正用基準電圧を複数持つことで、より多段階の階調表現を行うことができるようにする。
即ち画素回路に映像信号電圧及び閾値補正用基準電圧を与える信号セレクタが、閾値補正基準電圧として、各画素回路に発光させる階調値に応じて複数の電圧値から一つの電圧値を選択して出力する。
閾値補正動作が行われる画素回路での発光輝度は、映像信号電圧と閾値補正用基準電圧の差の2乗に比例する。従って、映像信号電圧による階調数を増加させなくとも、閾値補正用基準電圧を複数のうちで選択することで、より多段階の階調の発光動作が可能となる。
In the present invention as described above, by providing a plurality of threshold correction reference voltages without changing the number of gradations based on the video signal voltage, it is possible to perform gradation expression in more stages.
That is, a signal selector that provides a video signal voltage and a threshold correction reference voltage to the pixel circuit selects one voltage value from a plurality of voltage values as a threshold correction reference voltage according to a gradation value to be emitted by each pixel circuit. Output.
The light emission luminance in the pixel circuit where the threshold correction operation is performed is proportional to the square of the difference between the video signal voltage and the threshold correction reference voltage. Accordingly, even if the number of gradations due to the video signal voltage is not increased, a light emission operation with more gradations can be performed by selecting a threshold correction reference voltage from among a plurality of threshold voltages.

本発明によれば、閾値補正用基準電圧として、複数の電圧値を表示したい階調値に応じて選択した電圧を画素回路に供給する。
これにより、信号セレクタ内における信号線ドライバが出力する映像信号電圧による階調数を越えた階調表現が可能になるため、低コストで高い色再現性が実現できる。
According to the present invention, a voltage selected according to a gradation value for which a plurality of voltage values are to be displayed is supplied to the pixel circuit as a threshold correction reference voltage.
As a result, gradation expression exceeding the number of gradations by the video signal voltage output from the signal line driver in the signal selector can be realized, so that high color reproducibility can be realized at low cost.

本発明の実施の形態の表示装置の構成の説明図である。It is explanatory drawing of a structure of the display apparatus of embodiment of this invention. 実施の形態の画素回路の回路図である。It is a circuit diagram of a pixel circuit of an embodiment. 通常の画素回路動作の説明図である。It is explanatory drawing of normal pixel circuit operation | movement. 実施の形態の画素回路動作の説明図である。FIG. 10 is an explanatory diagram of the pixel circuit operation of the embodiment. 実施の形態の多階調化の説明図である。It is explanatory drawing of multi-gradation of embodiment. 実施の形態の閾値補正用基準電圧の選択の説明図である。It is explanatory drawing of selection of the reference voltage for threshold value correction | amendment of embodiment. 実施の形態の水平セレクタの構成の説明図である。It is explanatory drawing of a structure of the horizontal selector of embodiment.

以下、本発明の実施の形態について次の順序で説明する。
[1.表示装置及び画素回路の構成]
[2.基本的な画素回路動作]
[3.実施の形態の画素回路動作]
Hereinafter, embodiments of the present invention will be described in the following order.
[1. Configuration of Display Device and Pixel Circuit]
[2. Basic pixel circuit operation]
[3. Pixel Circuit Operation of Embodiment]

[1.表示装置及び画素回路の構成]

図1に実施の形態の有機EL表示装置の構成を示す。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向(m行×n列)にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
[1. Configuration of Display Device and Pixel Circuit]

FIG. 1 shows a configuration of an organic EL display device according to an embodiment.
This organic EL display device includes a pixel circuit 10 that uses an organic EL element as a light emitting element and performs light emission driving by an active matrix method.
As illustrated, the organic EL display device includes a pixel array 20 in which a large number of pixel circuits 10 are arranged in a matrix in the column direction and the row direction (m rows × n columns). Each of the pixel circuits 10 is a light emitting pixel of any one of R (red), G (green), and B (blue), and a color display device is configured by arranging the pixel circuits 10 of each color according to a predetermined rule. .

各画素回路10を発光駆動するための構成として、水平セレクタ11、ドライブスキャナ12、ライトスキャナ13を備える。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL1、DTL2・・・DTL(n)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・DTL(n)は、画素アレイ20においてマトリクス配置された画素回路10の列数分(n列)だけ配される。
As a configuration for driving each pixel circuit 10 to emit light, a horizontal selector 11, a drive scanner 12, and a write scanner 13 are provided.
Also, signal lines DTL1, DTL2,... DTL (n), which are selected by the horizontal selector 11 and supply a voltage corresponding to the signal value (gradation value) of the luminance signal as display data to the pixel circuit 10, are on the pixel array. It is arranged in the column direction. The signal lines DTL1, DTL2,... DTL (n) are arranged by the number of columns (n columns) of the pixel circuits 10 arranged in a matrix in the pixel array 20.

また画素アレイ20上において、行方向に書込制御線WSL1,WSL2・・・WSL(m)、電源制御線DSL1,DSL2・・・DSL(m)が配されている。これらの書込制御線WSL及び電源制御線DSLは、それぞれ、画素アレイ20においてマトリクス配置された画素回路10の行数分(m行)だけ配される。   On the pixel array 20, write control lines WSL1, WSL2,... WSL (m) and power supply control lines DSL1, DSL2,. These write control lines WSL and power supply control lines DSL are arranged by the number of rows (m rows) of the pixel circuits 10 arranged in a matrix in the pixel array 20, respectively.

書込制御線WSL(WSL1〜WSL(m))はライトスキャナ13により駆動される。
ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1〜WSL(m)に順次、走査パルスWS(WS1,WS2・・・WS(m))を供給して、画素回路10を行単位で線順次走査する。
Write control lines WSL (WSL1 to WSL (m)) are driven by the write scanner 13.
The write scanner 13 sequentially supplies scanning pulses WS (WS1, WS2,... WS (m)) to each of the write control lines WSL1 to WSL (m) arranged in rows at a predetermined timing set. Then, the pixel circuit 10 is line-sequentially scanned in units of rows.

電源制御線DSL(DSL1〜DSL(m))はドライブスキャナ12により駆動される。ドライブスキャナ12は、ライトスキャナ13による線順次走査に合わせて、行状に配設された各電源制御線DSL1〜DSL(m)に電源パルスDS(DS1,DS2・・・DS(m))を供給する。電源パルスDS(DS1,DS2・・・DS(m))は駆動電圧Vccと初期電圧Viniの2値に切り替わるパルス電圧とされる。
なおドライブスキャナ12,ライトスキャナ13は、クロックck及びスタートパルスspに基づいて、走査パルスWS、電源パルスDSのタイミングを設定する。
The power supply control lines DSL (DSL1 to DSL (m)) are driven by the drive scanner 12. The drive scanner 12 supplies power pulses DS (DS1, DS2,... DS (m)) to the power supply control lines DSL1 to DSL (m) arranged in a row in accordance with the line sequential scanning by the write scanner 13. To do. The power supply pulse DS (DS1, DS2,... DS (m)) is a pulse voltage that switches between two values of the drive voltage Vcc and the initial voltage Vini.
The drive scanner 12 and the write scanner 13 set the timing of the scanning pulse WS and the power supply pulse DS based on the clock ck and the start pulse sp.

水平セレクタ11は、ライトスキャナ13による線順次走査に合わせて、列方向に配された信号線DTL1、DTL2・・・に対して、画素回路10に対する入力信号としての信号線電圧を供給する。
本実施の形態では、水平セレクタ11は、各信号線に対し、信号線電圧として、閾値補正基準電圧Vofsと映像信号電圧Vsigを供給する。
映像信号電圧Vsigは、水平セレクタ11に入力される映像データの値としての階調値に基づく電圧値となる。
また閾値補正用基準電圧Vofsとしては、本実施の形態としては特に2種類の電圧値を持つものとしており、水平セレクタ11は、第1の電圧値としての閾値補正用基準電圧Vofs1と、第2の電圧値としての閾値補正用基準電圧Vofs2を選択的に出力する。閾値補正用基準電圧Vofs1,Vofs2は、映像データの値としての階調値に応じて選択される。
The horizontal selector 11 supplies a signal line voltage as an input signal to the pixel circuit 10 to the signal lines DTL1, DTL2,... Arranged in the column direction in accordance with the line sequential scanning by the write scanner 13.
In the present embodiment, the horizontal selector 11 supplies a threshold correction reference voltage Vofs and a video signal voltage Vsig as signal line voltages to each signal line.
The video signal voltage Vsig is a voltage value based on the gradation value as the value of the video data input to the horizontal selector 11.
The threshold correction reference voltage Vofs has two types of voltage values in the present embodiment, and the horizontal selector 11 uses the threshold correction reference voltage Vofs1 as the first voltage value and the second voltage value. Is selectively output as a threshold value correction reference voltage Vofs2. The threshold correction reference voltages Vofs1, Vofs2 are selected according to the gradation value as the value of the video data.

なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ11であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ13となる。   In the display device of this embodiment, an example of a signal selector referred to in the present invention is the horizontal selector 11, an example of a drive control scanner is a drive scanner, and an example of a writing scanner is a write scanner 13. Become.

図2に画素回路10の構成例を示している。この画素回路10が、図1の構成における画素回路10のようにマトリクス配置される。
なお、図2では簡略化のため、信号線DTLと、書込制御線WSL及び電源制御線DSLが交差する部分に配される1つの画素回路10のみを示している。
FIG. 2 shows a configuration example of the pixel circuit 10. The pixel circuits 10 are arranged in a matrix like the pixel circuits 10 in the configuration of FIG.
In FIG. 2, only one pixel circuit 10 arranged at a portion where the signal line DTL intersects with the write control line WSL and the power supply control line DSL is shown for simplification.

この画素回路10は、発光素子である有機EL素子1と、保持容量Csと、サンプリングトランジスタTs、駆動トランジスタTdとしてのnチャネルの薄膜トランジスタ(TFT)、補助容量Csubとで構成されている。なお容量Coledは有機EL素子1の寄生容量である。   The pixel circuit 10 includes an organic EL element 1 which is a light emitting element, a storage capacitor Cs, a sampling transistor Ts, an n-channel thin film transistor (TFT) as a drive transistor Td, and an auxiliary capacitor Csub. Note that the capacitance Coled is a parasitic capacitance of the organic EL element 1.

保持容量Csは、一方の端子が駆動トランジスタTdのソース(ノードND2)に接続され、他方の端子が同じく駆動トランジスタTdのゲート(ノードND1)に接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードとカソードを備えている。有機EL素子1のアノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
また、有機EL素子1と並列に補助容量Csubが接続されている。
The storage capacitor Cs has one terminal connected to the source (node ND2) of the drive transistor Td and the other terminal connected to the gate (node ND1) of the drive transistor Td.
The light emitting element of the pixel circuit 10 is, for example, the organic EL element 1 having a diode structure, and includes an anode and a cathode. The anode of the organic EL element 1 is connected to the source of the drive transistor Td, and the cathode is connected to a predetermined wiring (cathode potential Vcat).
Further, an auxiliary capacitor Csub is connected in parallel with the organic EL element 1.

サンプリングトランジスタTsは、そのドレインとソースの一端が信号線DTLに接続され、他端が駆動トランジスタTdのゲートに接続される。
またサンプリングトランジスタTsのゲートは書込制御線WSLに接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
The sampling transistor Ts has one end of its drain and source connected to the signal line DTL and the other end connected to the gate of the driving transistor Td.
The gate of the sampling transistor Ts is connected to the write control line WSL.
The drain of the drive transistor Td is connected to the power supply control line DSL.

有機EL素子1の発光駆動は、基本的には次のようになる。
信号線DTLに映像信号電圧Vsigが印加されたタイミングで、サンプリングトランジスタTsが、書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの映像信号電圧Vsigが保持容量Csに書き込まれる。
The light emission driving of the organic EL element 1 is basically as follows.
At the timing when the video signal voltage Vsig is applied to the signal line DTL, the sampling transistor Ts is turned on by the scanning pulse WS supplied from the write scanner 13 by the write control line WSL. As a result, the video signal voltage Vsig from the signal line DTL is written to the storage capacitor Cs.

駆動トランジスタTdは、ドライブスキャナ12によって駆動電位Vccが与えられている電源制御線DSLからの電流供給により電流Idsを有機EL素子1に流し、有機EL素子1を発光させる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値(保持容量Csに保持された電圧に応じた値)となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路10の場合、保持容量Csに信号線DTLからの映像信号電圧Vsigを書き込むことによって、駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発光の階調を得る。
The drive transistor Td causes the current Ids to flow through the organic EL element 1 by supplying current from the power supply control line DSL to which the drive potential Vcc is applied by the drive scanner 12, and causes the organic EL element 1 to emit light.
At this time, the current Ids becomes a value corresponding to the gate-source voltage Vgs of the driving transistor Td (a value corresponding to the voltage held in the holding capacitor Cs), and the organic EL element 1 emits light with luminance corresponding to the current value. To do.
That is, in the case of this pixel circuit 10, by writing the video signal voltage Vsig from the signal line DTL to the storage capacitor Cs, the gate applied voltage of the drive transistor Td is changed, thereby controlling the value of the current flowing through the organic EL element 1. To obtain the gradation of light emission.

駆動トランジスタTdは、常に飽和領域で動作するように設計されているので、駆動トランジスタTdは次の式1に示した値を持つ定電流源となる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
Since the drive transistor Td is designed to always operate in the saturation region, the drive transistor Td becomes a constant current source having a value represented by the following expression 1.
Ids = (1/2) · μ · (W / L) · Cox · (Vgs−Vth) 2 (Equation 1)
Where Ids is the current flowing between the drain and source of a transistor operating in the saturation region, μ is the mobility, W is the channel width, L is the channel length, Cox is the gate capacitance, and Vth is the threshold voltage of the driving transistor Td. Yes.
As apparent from Equation 1, the drain current Ids is controlled by the gate-source voltage Vgs in the saturation region. Since the gate-source voltage Vgs is kept constant, the drive transistor Td operates as a constant current source, and can emit the organic EL element 1 with constant luminance.

このように基本的には、各フレーム期間において、画素回路10に映像信号値(階調値)Vsigが保持容量Csに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタTdのゲート・ソース間電圧Vgsが決まる。
そして駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流すことで、各フレーム期間に有機EL素子1では映像信号の階調値に応じた輝度の発光が行われる。
In this way, basically, in each frame period, an operation is performed in which the video signal value (gradation value) Vsig is written in the storage capacitor Cs in the pixel circuit 10, and thereby the driving transistor is selected according to the gradation to be displayed. The gate-source voltage Vgs of Td is determined.
The drive transistor Td functions as a constant current source for the organic EL element 1 by operating in the saturation region, and a current corresponding to the gate-source voltage Vgs is supplied to the organic EL element 1 so that each frame period is The organic EL element 1 emits light with a luminance corresponding to the gradation value of the video signal.

[2.基本的な画素回路動作]

ここで、本発明の理解のため、基本的な画素回路10の動作について説明する。これは、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。
[2. Basic pixel circuit operation]

Here, in order to understand the present invention, the basic operation of the pixel circuit 10 will be described. This is a circuit operation including a threshold correction operation and a mobility correction operation for compensating for uniformity deterioration due to variations in the threshold and mobility of the driving transistor Td of each pixel circuit 10.

なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
In the pixel circuit operation, the threshold value correction operation and the mobility correction operation itself have been performed conventionally. This necessity will be briefly described.
For example, in a pixel circuit using a polysilicon TFT or the like, the threshold voltage Vth of the drive transistor Td and the mobility μ of the semiconductor thin film constituting the channel of the drive transistor Td may change over time. Further, the transistor characteristics of the threshold voltage Vth and the mobility μ are different for each pixel due to variations in the manufacturing process.
If the threshold voltage and mobility of the drive transistor Td differ from pixel to pixel, the current value flowing through the drive transistor Td varies from pixel to pixel. For this reason, even if the same video signal value (video signal voltage Vsig) is given to all the pixel circuits 10, the light emission luminance of the organic EL element 1 varies from pixel to pixel. As a result, the screen uniformity (uniformity) ) Is damaged.
For this reason, the pixel circuit operation is provided with a correction function for fluctuations in the threshold voltage Vth and the mobility μ.

図3に画素回路10の発光サイクル(各フレーム期間)の動作のタイミングチャートを示す。
図3では、水平セレクタ11が信号線DTLに与える信号線電圧を示している。この動作例の場合、水平セレクタ11は信号線電圧として、1水平期間(1H)に、単一の所定の電圧値としての閾値補正基準電圧Vofsと、映像信号電圧Vsigとしてのパルス電圧を信号線DTLに与える。
また図3には、書込制御線WSLを介してライトスキャナ13によってサンプリングトランジスタTsのゲートに与えられる走査パルスWSを示している。nチャネルのサンプリングトランジスタTsは、走査パルスWSがHレベルとされることで導通され、走査パルスWSがLレベルとされることで非導通となる。
また図3には、電源制御線DSLを介してドライブスキャナ12から供給される電源パルスDSを示している。電源パルスDSとしては駆動電圧Vcc又は初期電圧Viniが与えられる。
また図3には、図2に示したノードND1、ND2の電圧として、駆動トランジスタTdのゲート電圧Vgとソース電圧Vsの変化を示している。
FIG. 3 shows a timing chart of the operation of the light emission cycle (each frame period) of the pixel circuit 10.
FIG. 3 shows the signal line voltage that the horizontal selector 11 applies to the signal line DTL. In the case of this operation example, the horizontal selector 11 uses the threshold correction reference voltage Vofs as a single predetermined voltage value and the pulse voltage as the video signal voltage Vsig as a signal line voltage in one horizontal period (1H) as a signal line. Give to DTL.
FIG. 3 shows a scan pulse WS applied to the gate of the sampling transistor Ts by the write scanner 13 via the write control line WSL. The n-channel sampling transistor Ts is turned on when the scanning pulse WS is set to the H level, and is turned off when the scanning pulse WS is set to the L level.
FIG. 3 shows a power pulse DS supplied from the drive scanner 12 via the power control line DSL. The drive voltage Vcc or the initial voltage Vini is given as the power supply pulse DS.
FIG. 3 shows changes in the gate voltage Vg and the source voltage Vs of the drive transistor Td as the voltages of the nodes ND1 and ND2 shown in FIG.

図3のタイミングチャートにおける時点tsは、発光素子である有機EL素子1が発光駆動される1サイクル、例えば画像表示の1フレーム期間の開始タイミングとなる。
この時点tsに至る前は、前フレームの発光が行われている。
即ち、有機EL素子1の発光状態は、電源パルスDSが駆動電圧Vccであり、サンプリングトランジスタTsがオフした状態である。この時、駆動トランジスタTdは飽和領域で動作するように設定されているため、有機EL素子1に流れる電流Idsは駆動トランジスタTdのゲート・ソース間電圧Vgsに応じて、上述した式1に示される値となる。
A time point ts in the timing chart of FIG. 3 is a start timing of one cycle in which the organic EL element 1 as a light emitting element is driven to emit light, for example, one frame period of image display.
Before reaching this time point ts, light emission of the previous frame is performed.
That is, the light emission state of the organic EL element 1 is a state where the power supply pulse DS is the drive voltage Vcc and the sampling transistor Ts is turned off. At this time, since the drive transistor Td is set to operate in the saturation region, the current Ids flowing through the organic EL element 1 is expressed by the above-described equation 1 according to the gate-source voltage Vgs of the drive transistor Td. Value.

時点tsで今回のフレームの発光のための動作が開始される。
期間LT1として、消光及び閾値補正のための準備が行われる。
まず電源パルスDS=初期電位Viniとされる。
このとき、初期電位Viniが有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和よりも小さい、つまりVini ≦Vthel+Vcatであることで、有機EL素子1は消光し、非発光期間が開始される。このとき電源制御線DSLが駆動トランジスタTdのソースとなる。また有機EL素子1のアノード(ノードND2)は初期電位Viniに充電される。
また駆動トランジスタTdのゲート電位(ノードND1)は、ソース電位の低下に応じて、或る電位Vg’まで低下する。
The operation for light emission of the current frame is started at time ts.
In the period LT1, preparation for extinction and threshold correction is performed.
First, the power supply pulse DS is set to the initial potential Vini.
At this time, when the initial potential Vini is smaller than the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, that is, Vini ≦ Vthel + Vcat, the organic EL element 1 is extinguished and a non-light emitting period is started. At this time, the power supply control line DSL becomes the source of the drive transistor Td. The anode (node ND2) of the organic EL element 1 is charged to the initial potential Vini.
Further, the gate potential (node ND1) of the drive transistor Td decreases to a certain potential Vg ′ in accordance with the decrease in the source potential.

一定時間後、閾値補正のための準備が行われる。
即ち、信号線DTLの電位が閾値補正基準電圧Vofsである時に、走査パルスWSがHレベルとされ、サンプリングトランジスタTsがオンとされる。このため駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsとなる。
駆動トランジスタTdのゲート・ソース間電圧Vgs=Vofs−Viniとなる。
このVofs−Viniが駆動トランジスタTdの閾値電圧Vthよりも大きくないと閾値補正動作を行うことができないために、Vofs−Vini>Vthとなるように、初期電位Vini、基準電圧Vofsが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Vthよりも十分広げられることになる。
After a certain time, preparation for threshold correction is performed.
That is, when the potential of the signal line DTL is the threshold correction reference voltage Vofs, the scanning pulse WS is set to H level, and the sampling transistor Ts is turned on. Therefore, the gate (node ND1) of the drive transistor Td becomes the threshold correction reference voltage Vofs.
The gate-source voltage Vgs of the drive transistor Td is Vgs = Vofs−Vini.
Since the threshold value correction operation cannot be performed unless this Vofs−Vini is larger than the threshold voltage Vth of the drive transistor Td, the initial potential Vini and the reference voltage Vofs are set so that Vofs−Vini> Vth. .
That is, as a preparation for threshold correction, the gate-source voltage of the drive transistor is sufficiently widened than the threshold voltage Vth.

続いて期間LT2として閾値補正(Vth補正)が行われる。
即ち、信号線電圧が閾値補正基準電圧Vofsとなっている間、ライトスキャナ13は走査パルスWSのHレベルを維持する。そしてドライブスキャナ12が電源パルスDSを駆動電圧Vccとする。
この場合、有機EL素子1のアノード(ノードND2)が駆動トランジスタTdのソースとなり電流が流れる。このため、駆動トランジスタTdのゲート(ノードND1)は閾値補正基準電圧Vofsに固定されたまま、ソースノード(ノードND2)が上昇する。
有機EL素子1のアノード電位(ノードND2の電位)が、Vcat+Vthel(有機EL素子1の閾値電圧)以下である限り、駆動トランジスタTdの電流は保持容量Csと寄生容量Coled及び補助容量Csubを充電するために使われる。有機EL素子1のアノード電位がVcat+Vthel以下である限りとは、有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さいという意味である。
このためノードND2の電位(駆動トランジスタTdのソース電位)は、時間と共に上昇してゆく。
Subsequently, threshold correction (Vth correction) is performed in the period LT2.
That is, while the signal line voltage is the threshold correction reference voltage Vofs, the write scanner 13 maintains the H level of the scanning pulse WS. The drive scanner 12 sets the power supply pulse DS to the drive voltage Vcc.
In this case, the anode (node ND2) of the organic EL element 1 serves as the source of the drive transistor Td, and a current flows. Therefore, the source node (node ND2) rises while the gate (node ND1) of the drive transistor Td is fixed to the threshold correction reference voltage Vofs.
As long as the anode potential of the organic EL element 1 (potential of the node ND2) is equal to or lower than Vcat + Vthel (threshold voltage of the organic EL element 1), the current of the drive transistor Td charges the holding capacitor Cs, the parasitic capacitor Coled, and the auxiliary capacitor Csub. Used for. “As long as the anode potential of the organic EL element 1 is equal to or lower than Vcat + Vthel” means that the leakage current of the organic EL element 1 is considerably smaller than the current flowing through the drive transistor Td.
For this reason, the potential of the node ND2 (the source potential of the driving transistor Td) increases with time.

この閾値補正は、駆動トランジスタTdのゲート・ソース間電圧を閾値電圧Vthとする動作である。従って駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなるまで、駆動トランジスタTdのソース電位が上昇される。
一定時間経過すると、駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる。
なお、この例では閾値補正動作を1回行うものとしているが、駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなる時間を確保するため、閾値補正動作が分割して複数回行われることもある。
This threshold correction is an operation in which the gate-source voltage of the drive transistor Td is set to the threshold voltage Vth. Therefore, the source potential of the drive transistor Td is raised until the gate-source voltage of the drive transistor Td reaches the threshold voltage Vth.
After a certain period of time, the gate-source voltage of the drive transistor Td becomes the threshold voltage Vth.
In this example, the threshold correction operation is performed once. However, the threshold correction operation is divided and performed a plurality of times in order to secure time for the gate-source voltage of the drive transistor Td to be the threshold voltage Vth. There is also.

期間LT2の終了時点で、駆動トランジスタTdのゲート・ソース間電圧が閾値電圧Vthとなった時、ソース電位(ノードND2:有機EL素子1のアノード電位)=Vofs−Vth≦Vcat+Vthelとなっている。(Vcatはカソード電位、Vthelは有機EL素子1の閾値電圧)
このとき、ライトスキャナ13は走査パルスWSをLレベルとし、サンプリングトランジスタTsがオフとなって閾値補正動作が完了する。
When the gate-source voltage of the drive transistor Td becomes the threshold voltage Vth at the end of the period LT2, the source potential (node ND2: anode potential of the organic EL element 1) = Vofs−Vth ≦ Vcat + Vthel. (Vcat is the cathode potential, Vthel is the threshold voltage of the organic EL element 1)
At this time, the write scanner 13 sets the scanning pulse WS to L level, the sampling transistor Ts is turned off, and the threshold correction operation is completed.

その後、信号線電圧が映像信号電圧Vsigとなっている期間LT3に、ライトスキャナ13が走査パルスWSがHレベルとし、映像信号電圧Vsigの書込及び移動度補正が行われる。即ち駆動トランジスタTdのゲートに映像信号電圧Vsigが入力される。   Thereafter, during a period LT3 in which the signal line voltage is the video signal voltage Vsig, the write scanner 13 sets the scanning pulse WS to the H level, and writing of the video signal voltage Vsig and mobility correction are performed. That is, the video signal voltage Vsig is input to the gate of the drive transistor Td.

駆動トランジスタTdのゲート電位は映像信号電圧Vsigの電位となるが、電源制御線DSLが駆動電圧Vccとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタTdのソース電圧が有機EL素子1の閾値電圧Vthelとカソード電圧Vcatの和を越えなければ、駆動トランジスタTdの電流は保持容量Csと寄生容量Coled及び補助容量Csubを充電するのに使用される。つまり有機EL素子1のリーク電流が駆動トランジスタTdに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタTdの閾値補正動作は完了しているため、駆動トランジスタTdが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスWSがHレベルとなる期間LT4として、サンプリングトランジスタTsがオンしてから、駆動トランジスタTdのソース電圧Vsは上昇し、サンプリングトランジスタTsがオフしたときには、ソース電圧Vsは移動度μを反映した電圧となる。駆動トランジスタTdのゲート・ソース間電圧Vgsは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
The gate potential of the drive transistor Td becomes the potential of the video signal voltage Vsig, but current flows because the power supply control line DSL is at the drive voltage Vcc, and the source potential rises with time.
At this time, if the source voltage of the drive transistor Td does not exceed the sum of the threshold voltage Vthel and the cathode voltage Vcat of the organic EL element 1, the current of the drive transistor Td charges the holding capacitor Cs, the parasitic capacitor Coled, and the auxiliary capacitor Csub. Used for. That is, the condition is that the leakage current of the organic EL element 1 should be much smaller than the current flowing through the drive transistor Td.
At this time, since the threshold value correcting operation of the drive transistor Td is completed, the current flowing through the drive transistor Td reflects the mobility μ.
Specifically, those with high mobility have a large current amount at this time, and the source rises quickly. On the other hand, when the mobility is low, the amount of current is small and the source rises slowly.
As a result, during the period LT4 when the scanning pulse WS is at the H level, the source voltage Vs of the drive transistor Td rises after the sampling transistor Ts is turned on, and when the sampling transistor Ts is turned off, the source voltage Vs becomes the mobility μ The voltage reflects. The gate-source voltage Vgs of the driving transistor Td is reduced to reflect the mobility, and becomes a voltage that completely corrects the mobility after a predetermined time has elapsed.

このように映像信号電圧Vsig書込及び移動度補正を行った後、ゲート・ソース間電圧Vgsを確定させ、ブートストラップ、発光状態へと移行する。
即ち走査パルスWSをLレベルとしてサンプリングトランジスタTsをオフして書き込みが終了し、有機EL素子1を発光させる。
この場合、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた電流Idsが流れ、ノードND2の電位は、有機EL素子1にその電流が流れる電圧まで上昇し、有機EL素子1は発光する。このときサンプリングトランジスタTsがオフであり、ノードND2の電位の上昇と同時に駆動トランジスタTdのゲート(ノードND1)も同様に上昇するため、ゲート・ソース間電圧Vgsは一定に保たれたままである。(ブートストラップ動作)
After writing the video signal voltage Vsig and correcting the mobility in this way, the gate-source voltage Vgs is determined, and the bootstrap and light emission states are entered.
That is, the scanning pulse WS is set to L level, the sampling transistor Ts is turned off, writing is completed, and the organic EL element 1 is caused to emit light.
In this case, a current Ids corresponding to the gate-source voltage Vgs of the drive transistor Td flows, the potential of the node ND2 rises to a voltage at which the current flows in the organic EL element 1, and the organic EL element 1 emits light. At this time, the sampling transistor Ts is off, and the gate of the drive transistor Td (node ND1) rises at the same time as the potential of the node ND2 rises, so the gate-source voltage Vgs remains constant. (Bootstrap operation)

このように画素回路10は1フレーム期間における1サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機EL素子1の発光のための動作が行われる。
閾値補正動作によって各画素回路10での駆動トランジスタTdの閾値電圧Vthのバラツキや、経時変動による閾値電圧Vth変動などに関わらず、信号電位Vsigに応じた電流を有機EL素子1に与えることができる。つまり製造上或いは経時変化による閾値電圧Vthのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタTdの移動度によってもドレイン電流は変動するため、画素回路10毎の駆動トランジスタTdの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタTdの移動度の大小に応じてソース電位Vsが得られる。結果として各画素回路10の駆動トランジスタTdの移動度のバラツキを吸収するようなゲート・ソース間電圧Vgsに調整されるため、移動度のバラツキによる画質低下も解消される。
As described above, the pixel circuit 10 performs the operation for light emission of the organic EL element 1 including the threshold value correction operation and the mobility correction operation as the light emission drive operation of one cycle in one frame period.
A current corresponding to the signal potential Vsig can be supplied to the organic EL element 1 regardless of variations in the threshold voltage Vth of the drive transistor Td in each pixel circuit 10 and fluctuations in the threshold voltage Vth due to temporal fluctuations by the threshold correction operation. . That is, variations in the threshold voltage Vth due to manufacturing or changes over time can be canceled, and high image quality can be maintained without causing uneven brightness on the screen.
In addition, since the drain current varies depending on the mobility of the driving transistor Td, the image quality deteriorates due to variations in the mobility of the driving transistor Td for each pixel circuit 10, but the mobility correction increases or decreases the mobility of the driving transistor Td. In response to this, the source potential Vs is obtained. As a result, the gate-source voltage Vgs is adjusted so as to absorb the variation in mobility of the drive transistor Td of each pixel circuit 10, so that the deterioration in image quality due to the variation in mobility is also eliminated.

[3.実施の形態の画素回路動作]

以上が基本的な画素回路動作であるが、その場合、各画素回路10での発光階調は駆動トランジスタTdのゲート・ソース間電圧Vgsによって決まる。そしてこのゲート・ソース間電圧Vgsは、期間LT3に信号線DTLから入力される映像信号電圧Vsigによって決まる。つまり映像信号電圧Vsigの値によって発光階調が制御される。換言すれば、より多階調の発光を実現するには映像信号電圧Vsigの階調を多段階にしなければならない。ところが、その場合に水平セレクタ11の信号線ドライバの高コスト化等が生ずることは先に述べた。
そこで本実施の形態では、水平セレクタ11は、特に映像信号電圧Vsig自体は従前のままとし、閾値補正用基準電圧Vofsとして、例えば2つの電圧値Vofs1,Vofs2を選択的に出力するようにすることで、より多階調の発光を実現する。
[3. Pixel Circuit Operation of Embodiment]

The basic pixel circuit operation is as described above. In this case, the light emission gradation in each pixel circuit 10 is determined by the gate-source voltage Vgs of the drive transistor Td. The gate-source voltage Vgs is determined by the video signal voltage Vsig input from the signal line DTL in the period LT3. That is, the light emission gradation is controlled by the value of the video signal voltage Vsig. In other words, the gradation of the video signal voltage Vsig has to be multi-staged in order to realize light emission with more gradations. However, as described above, the cost of the signal line driver of the horizontal selector 11 is increased in that case.
Therefore, in the present embodiment, the horizontal selector 11 keeps the video signal voltage Vsig itself as it is, and selectively outputs, for example, two voltage values Vofs1 and Vofs2 as the threshold correction reference voltage Vofs. Thus, light emission with a higher gradation is realized.

図4に、実施の形態の画素回路動作を示す。図4では上記図3と同様に画素回路10の1発光サイクル(1フレーム期間)の動作のタイミングチャートを示している。図3と同様、信号線電圧、走査パルスWS、電源パルスDS、ノードND1(駆動トランジスタTdのゲート電圧Vg)、ND2(駆動トランジスタTdのソース電圧Vs)を示している。
なお、水平セレクタ11による信号線DTLの駆動(信号線電圧)として、閾値補正用基準電圧Vofs1,Vofs2が出力される。
走査パルスWS、電源パルスDSは図3と同様である。
FIG. 4 shows the pixel circuit operation of the embodiment. 4 shows a timing chart of the operation of one light emission cycle (one frame period) of the pixel circuit 10 as in FIG. As in FIG. 3, the signal line voltage, the scan pulse WS, the power supply pulse DS, the node ND1 (gate voltage Vg of the drive transistor Td), and ND2 (source voltage Vs of the drive transistor Td) are shown.
Note that threshold correction reference voltages Vofs1, Vofs2 are output as the driving of the signal line DTL (signal line voltage) by the horizontal selector 11.
The scanning pulse WS and the power supply pulse DS are the same as those in FIG.

1発光サイクルにおいて、期間LT1,LT2,LT3の動作は基本的には上記図3と同様であるため、重複説明は避けるが、この図4の場合、水平セレクタ11が出力する信号線電圧として、閾値補正用基準電圧については、Vofs1,Vofs2の2種類の電圧値がある。図中、閾値補正用基準電圧Vofsとして実線は電圧値Vofs1の場合、一点鎖線は電圧値Vofs2の場合を示している。   In one light-emission cycle, the operations of the periods LT1, LT2, and LT3 are basically the same as those in FIG. 3, and thus redundant description is avoided. In FIG. 4, as the signal line voltage output by the horizontal selector 11, As for the threshold correction reference voltage, there are two types of voltage values, Vofs1 and Vofs2. In the figure, as the threshold correction reference voltage Vofs, the solid line indicates the voltage value Vofs1, and the alternate long and short dash line indicates the voltage value Vofs2.

期間LT1の終了時近辺で閾値補正動作の準備を行うときから、期間LT2の間、走査パルスWSによりサンプリングトランジスタTsがオンとされ、閾値補正用基準電圧Vofsが駆動トランジスタTdのゲートに入力される。
この期間に、水平セレクタ11が閾値補正用基準電圧Vofs1(実線)を信号線DTLに与えている場合は、ゲート電圧Vg、ソース電圧Vsは、図中実線のように変化する。即ち図3で説明したものと同様に、期間LT2で閾値補正が行われる。この場合、期間LT2の閾値補正の際のゲート電圧Vg=Vofs1となり、閾値補正の完了の際には、ソース電圧Vs=Vofs1−Vthとなる。その後期間LT3で映像信号電圧Vsigの書き込み、移動度補正が行われ、その後、ブートストラップ、発光に至る。
一方、水平セレクタ11が閾値補正用基準電圧Vofs2(一点鎖線)を信号線DTLに与えている場合は、ゲート電圧Vg、ソース電圧Vsは、図中一点鎖線のように変化する。この場合も同様に、期間LT2で閾値補正が行われるが、期間LT2の閾値補正の際のゲート電圧Vg=Vofs2となり、閾値補正の完了の際には、ソース電圧Vs=Vofs2−Vthとなる。その後期間LT3で映像信号電圧Vsigの書き込み、移動度補正が行われ、その後、ブートストラップ、発光に至る。
From when the threshold correction operation is prepared near the end of the period LT1, during the period LT2, the sampling transistor Ts is turned on by the scanning pulse WS, and the threshold correction reference voltage Vofs is input to the gate of the drive transistor Td. .
In this period, when the horizontal selector 11 applies the threshold correction reference voltage Vofs1 (solid line) to the signal line DTL, the gate voltage Vg and the source voltage Vs change as indicated by the solid line in the figure. That is, the threshold value correction is performed in the period LT2 as described with reference to FIG. In this case, the gate voltage Vg at the time of threshold correction in the period LT2 is Vg = Vofs1, and when the threshold correction is completed, the source voltage Vs = Vofs1-Vth. Thereafter, writing of the video signal voltage Vsig and mobility correction are performed in a period LT3, and then bootstrap and light emission are performed.
On the other hand, when the horizontal selector 11 applies the threshold correction reference voltage Vofs2 (one-dot chain line) to the signal line DTL, the gate voltage Vg and the source voltage Vs change as indicated by the one-dot chain line in the figure. Similarly, in this case, threshold correction is performed in the period LT2, but the gate voltage Vg = Vofs2 at the time of threshold correction in the period LT2 is obtained, and at the completion of the threshold correction, the source voltage Vs = Vofs2-Vth. Thereafter, writing of the video signal voltage Vsig and mobility correction are performed in a period LT3, and then bootstrap and light emission are performed.

このように閾値補正用基準電圧Vofsとして2種類の電圧値(Vofs1,Vofs2)を選択的に画素回路10に与えることで、階調数を多くできるのは次の理由による。   The reason why the number of gradations can be increased by selectively providing the pixel circuit 10 with two kinds of voltage values (Vofs1, Vofs2) as the threshold correction reference voltage Vofs is as follows.

駆動トランジスタTdの電流特性は、上述した式1からわかるように、その(Vgs−Vth)の2乗に比例する。
ここで、図4の駆動方式では閾値補正を行っているので、駆動トランジスタTdの電流は(Vsig−Vofs)の2乗に比例することになる。
つまり、出力電流特性は図5(a)に示すように、Vofsを原点とした2次曲線となる。
これは、出力電流(輝度)の階調は映像信号電圧Vsigの階調と同階調数が得られることを意味する。
The current characteristic of the drive transistor Td is proportional to the square of (Vgs−Vth), as can be seen from the above-described equation 1.
Here, since threshold correction is performed in the driving method of FIG. 4, the current of the driving transistor Td is proportional to the square of (Vsig−Vofs).
That is, the output current characteristic is a quadratic curve with Vofs as the origin, as shown in FIG.
This means that the gradation of the output current (luminance) has the same number of gradations as the gradation of the video signal voltage Vsig.

ここで本実施の形態では、例えば閾値補正用基準電圧Vofsを二値(Vofs1,Vofs2)持つ。つまり、閾値補正用基準電圧Vofsの値に依存して、電流特性がVofsの差異分、並行にシフトした図5(b)のような2本の特性曲線が得られる。
各曲線は従来と同一の出力階調数であるが、Vofs1,Vofs2の差分を、映像信号電圧Vsigの最小階調間隔、つまり映像信号電圧Vsigの最小ビットに相当する電圧差分よりも小さい電位とすると、全体の出力階調数は2倍の階調を得る事ができる。
即ち、階調値としては、1つのVsig値に対して、図5(b)で破線で示した階調値と一点鎖線で示した階調値が表現できることになる。
このように、従来の信号線ドライバ階調数であっても、出力階調をより多ビット化することができる。
なお、Vofs1,Vofs2の電圧差分は、映像信号電圧Vsigの最小ビットの電圧差分の中間電圧であることが望ましい。
Here, in the present embodiment, for example, the threshold correction reference voltage Vofs has two values (Vofs1, Vofs2). That is, depending on the value of the threshold correction reference voltage Vofs, two characteristic curves as shown in FIG. 5B are obtained in which the current characteristics are shifted in parallel by the difference of Vofs.
Each curve has the same number of output gradations as the conventional one, but the difference between Vofs1 and Vofs2 is set to a potential smaller than the voltage difference corresponding to the minimum gradation interval of the video signal voltage Vsig, that is, the minimum bit of the video signal voltage Vsig. Then, the total number of output gradations can be doubled.
That is, as the gradation value, the gradation value indicated by the broken line and the gradation value indicated by the alternate long and short dash line in FIG. 5B can be expressed for one Vsig value.
Thus, even with the conventional number of signal line driver gradations, the output gradation can be made more multi-bit.
The voltage difference between Vofs1 and Vofs2 is preferably an intermediate voltage between the voltage differences of the minimum bits of the video signal voltage Vsig.

図6に多ビット化について示す。本実施の形態では、入力された映像データのビット数=(Vofsのビット数)+(Vsigのビット数)とすることができる。
例えば映像信号電圧Vsigが9ビットであり、また閾値補正用基準電圧VofsがVofs1,Vofs2の2種類であるときは1ビットであれば、10ビット階調を表現できる。換言すれば、信号線DTLを駆動するドライバが9ビット対応であっても、10ビットでの階調表現が可能となる。
FIG. 6 shows the increase in the number of bits. In this embodiment, the number of bits of input video data = (number of bits of Vofs) + (number of bits of Vsig) can be set.
For example, when the video signal voltage Vsig is 9 bits and the threshold correction reference voltage Vofs is two types of Vofs1 and Vofs2, if the bit is 1 bit, 10-bit gradation can be expressed. In other words, even if the driver for driving the signal line DTL is compatible with 9 bits, gradation expression with 10 bits is possible.

図7に水平セレクタ11の構成例を示す。水平セレクタ11内には、例えば映像信号入力部80と、各信号線DTL1〜DTL(n)に対応して、出力値設定部81−1〜81−n、信号線ドライバ82−1〜82−nを備える。   FIG. 7 shows a configuration example of the horizontal selector 11. In the horizontal selector 11, for example, the video signal input unit 80, the output value setting units 81-1 to 81-n, and the signal line drivers 82-1 to 82- corresponding to the signal lines DTL1 to DTL (n). n.

映像信号入力部80には、図示しない映像信号処理系から、映像データが供給される。図6に合わせて言えば、例えば映像データは10ビットデータとされている。
映像信号入力部80はラインバッファとして機能し、1水平ライン毎に、各画素回路10に与えるべき映像データを出力値設定部81−1〜81−nに転送する。
出力値設定部81−1〜81−nでは、入力された映像データ値に応じて、映像信号電圧Vsig及び閾値補正用基準電圧Vofsの値を図6のように設定する。
例えば入力映像データ(階調値)が「0」であれば、映像信号電圧Vsig=0、閾値補正用基準電圧=Vofs1とする。また入力映像データ(階調値)が「1」であれば、映像信号電圧Vsig=0、閾値補正用基準電圧=Vofs2とする。また、入力映像データ(階調値)が「1023」であれば、映像信号電圧Vsig=511、閾値補正用基準電圧=Vofs2とする。
このように出力値設定部81−1〜81−nは、10ビットの映像データに対して、上位9ビットにより映像信号電圧Vsigの電圧値を設定し、また下位1ビットに応じて、閾値補正用基準電圧Vofsの電圧値としてVofs1又はVofs2を選択する。
Video data is supplied to the video signal input unit 80 from a video signal processing system (not shown). For example, video data is 10-bit data.
The video signal input unit 80 functions as a line buffer, and transfers video data to be given to each pixel circuit 10 to the output value setting units 81-1 to 81-n for each horizontal line.
In the output value setting units 81-1 to 81-n, the values of the video signal voltage Vsig and the threshold correction reference voltage Vofs are set as shown in FIG. 6 according to the input video data value.
For example, if the input video data (gradation value) is “0”, the video signal voltage Vsig = 0 and the threshold correction reference voltage = Vofs1. If the input video data (gradation value) is “1”, the video signal voltage Vsig = 0 and the threshold correction reference voltage = Vofs2. If the input video data (gradation value) is “1023”, the video signal voltage Vsig = 511 and the threshold correction reference voltage = Vofs2.
As described above, the output value setting units 81-1 to 81-n set the voltage value of the video signal voltage Vsig with the upper 9 bits for the 10-bit video data, and correct the threshold according to the lower 1 bit. Vofs1 or Vofs2 is selected as the voltage value of the reference voltage Vofs for use.

そして出力値設定部81−1〜81−nは、設定した閾値補正用基準電圧Vofsの値と映像信号電圧Vsigの値を、それぞれ所定のタイミングで信号線ドライバ82−1〜82−nに出力する。
即ち、出力値設定部81−(x)は、或る画素回路10に対応する階調値が「1023」であれば、その画素回路10において図4の期間LT2に相当するタイミングで、閾値補正用基準電圧Vofs2を信号線ドライバ82−(x)に与え、電圧値Vofs2を信号線DTLに印加させる。さらにその画素回路10における期間LT3に相当するタイミングで、映像信号電圧Vsig=511を信号線ドライバ82−(x)に与え、「511」に相当する映像信号電圧Vsigを信号線DTLに印加させる。
The output value setting units 81-1 to 81-n output the set threshold correction reference voltage Vofs and the video signal voltage Vsig to the signal line drivers 82-1 to 82-n at predetermined timings, respectively. To do.
That is, if the gradation value corresponding to a certain pixel circuit 10 is “1023”, the output value setting unit 81- (x) corrects the threshold at the timing corresponding to the period LT2 in FIG. The reference voltage Vofs2 is applied to the signal line driver 82- (x), and the voltage value Vofs2 is applied to the signal line DTL. Further, at the timing corresponding to the period LT3 in the pixel circuit 10, the video signal voltage Vsig = 511 is applied to the signal line driver 82- (x), and the video signal voltage Vsig corresponding to “511” is applied to the signal line DTL.

以上のようにすることで、各画素回路10には、閾値補正用基準電圧Vofsと映像信号電圧Vsigによって指定される階調での発光が行われることになる。
図6の例で言えば、信号線ドライバ82−1〜82−nは9ビット対応のものであるにも関わらず、各画素回路10では10ビットの階調表現が可能となる。これは、逆に言えば、10ビット階調を行う場合でも、9ビットの信号線ドライバを使用できるということであり、低コスト化が可能となる。
As described above, each pixel circuit 10 emits light at a gradation specified by the threshold correction reference voltage Vofs and the video signal voltage Vsig.
In the example of FIG. 6, although each of the signal line drivers 82-1 to 82-n is 9-bit compatible, each pixel circuit 10 can express 10-bit gradation. In other words, a 9-bit signal line driver can be used even when a 10-bit gradation is performed, and the cost can be reduced.

また、もっと少階調数の場合でも同様のことが言え、低コスト化が可能となる。例えば、入力映像データが8ビットの場合に、従来は8ビット対応の信号線ドライバICを用いていたが、本実施の形態の手法を用いる事で、信号線ドライバICを6ビット対応や4ビット対応のICを用いる事ができる。
一般的に信号線ドライバのコストはその階調数に比例するので、本実施の形態を適用する事で、低ビットドライバICの使用が可能となり、そのコストを下げることができる。
The same can be said for a smaller number of gradations, and the cost can be reduced. For example, when the input video data is 8 bits, the signal line driver IC corresponding to 8 bits has been conventionally used. However, by using the method of the present embodiment, the signal line driver IC is compatible with 6 bits or 4 bits. A compatible IC can be used.
In general, the cost of a signal line driver is proportional to the number of gradations. Therefore, by applying this embodiment, a low bit driver IC can be used, and the cost can be reduced.

なお、閾値補正用基準電圧Vofsとしての電圧値の種類の数は、上記例ではVofs1,Vofs2の2種類としているが、もちろん、より他種類としてもよい。閾値補正用基準電圧Vofsとしての電圧値の種類の数は、映像データ階調数(ビット数)と、信号線ドライバの対応ビット数に応じて決めればよい。
例えば映像データが8ビット階調の場合に6ビット対応の信号線ドライバを用いる場合は、残りの2ビット分を閾値補正用基準電圧Vofsの電圧で表現すればよい。この場合、閾値補正用基準電圧VofsとしてVofs1〜Vofs4の4種類の電圧値を用いるようする。
The number of types of voltage values as the threshold correction reference voltage Vofs is two types of Vofs1 and Vofs2 in the above example, but of course, other types may be used. The number of types of voltage values as the threshold correction reference voltage Vofs may be determined according to the number of video data gradations (number of bits) and the number of bits corresponding to the signal line driver.
For example, when a 6-bit compatible signal line driver is used when the video data has an 8-bit gradation, the remaining 2 bits may be expressed by the threshold correction reference voltage Vofs. In this case, four types of voltage values Vofs1 to Vofs4 are used as the threshold correction reference voltage Vofs.

以上、実施の形態について説明したが、本発明は上記例に限定されるものではない。例えば画素回路10の構成は、図2のものに限定されず、多様な例が考えられる。閾値補正用基準電圧Vofsを用いた閾値補正動作が行われる画素回路構成であれば、本発明は適用できる。   Although the embodiment has been described above, the present invention is not limited to the above example. For example, the configuration of the pixel circuit 10 is not limited to that shown in FIG. 2, and various examples are conceivable. The present invention can be applied to any pixel circuit configuration in which a threshold correction operation using the threshold correction reference voltage Vofs is performed.

1 有機EL素子、10 画素回路、11 水平セレクタ、12 ドライブスキャナ、13 ライトスキャナ、20 画素アレイ部、81−1〜81−(n) 出力値設定部、82−1〜82−(n) 信号線ドライバ、Cs 保持容量、Ts サンプリングトランジスタ、Td 駆動トランジスタ   DESCRIPTION OF SYMBOLS 1 Organic EL element, 10 pixel circuit, 11 horizontal selector, 12 drive scanner, 13 light scanner, 20 pixel array part, 81-1 to 81- (n) output value setting part, 82-1 to 82- (n) signal Line driver, Cs holding capacitor, Ts sampling transistor, Td drive transistor

Claims (4)

発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、上記各画素回路に対する閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナと、
を備え、
上記信号セレクタは、上記閾値補正基準電圧として、上記各画素回路に発光させる階調値に応じて複数の電圧値から一つの電圧値を選択して上記信号線に出力する表示装置。
The driving voltage is applied between the light-emitting element and the drain-source to apply a current corresponding to the gate-source voltage to the light-emitting element, and the signal line voltage is driven to be electrically connected to the light-emitting element. A pixel circuit having a sampling transistor that is input to the gate of a transistor and a storage capacitor that is connected between the gate and source of the drive transistor and that holds the threshold voltage of the drive transistor and the input video signal voltage A pixel array arranged in
A signal selector for supplying a threshold correction reference voltage and a video signal voltage for each pixel circuit as the signal line voltage to each signal line arranged in a row on the pixel array;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A scanning pulse is applied to each write control line arranged in a row on the pixel array to control the sampling transistor of the pixel circuit, and a threshold correction reference voltage and a video signal voltage are input to each pixel circuit. A writing scanner to
With
The display device, wherein the signal selector selects one voltage value from a plurality of voltage values as the threshold correction reference voltage according to a gradation value to be emitted from each pixel circuit, and outputs the selected voltage value to the signal line.
上記閾値補正用基準電圧としての各電圧値の差分値は、上記映像信号電圧としての最小階調間隔の電圧差分値より小さい請求項1に記載の表示装置。   The display device according to claim 1, wherein a difference value of each voltage value as the threshold correction reference voltage is smaller than a voltage difference value of a minimum gradation interval as the video signal voltage. 上記信号セレクタは、上記各画素回路に対する映像データのnビットの階調値のうちのmビット(但しn>m)の値に応じて上記映像信号電圧としての電圧値を選択し、上記nビットの階調値のうちの(n−m)ビットの値に応じて上記閾値補正用基準電圧としての電圧値を選択する請求項2に記載の表示装置。   The signal selector selects a voltage value as the video signal voltage according to a value of m bits (n> m) of n-bit gradation values of video data for the pixel circuits, and the n bits The display device according to claim 2, wherein a voltage value as the threshold correction reference voltage is selected in accordance with a value of (nm) bits among the gradation values. 発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、上記各画素回路に対する閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナと、
を備えた表示装置の表示駆動方法として、
上記信号セレクタが、上記閾値補正基準電圧として、上記各画素回路に発光させる階調値に応じて複数の電圧値から一つの電圧値を選択して上記信号線に出力する表示駆動方法。
The driving voltage is applied between the light-emitting element and the drain-source to apply a current corresponding to the gate-source voltage to the light-emitting element, and the signal line voltage is driven to be electrically connected to the light-emitting element. A pixel circuit having a sampling transistor that is input to the gate of a transistor and a storage capacitor that is connected between the gate and source of the drive transistor and that holds the threshold voltage of the drive transistor and the input video signal voltage A pixel array arranged in
A signal selector for supplying a threshold correction reference voltage and a video signal voltage for each pixel circuit as the signal line voltage to each signal line arranged in a row on the pixel array;
A drive control scanner that applies a power pulse to each power control line arranged in a row on the pixel array and applies a drive voltage to the drive transistor of the pixel circuit;
A scanning pulse is applied to each write control line arranged in a row on the pixel array to control the sampling transistor of the pixel circuit, and a threshold correction reference voltage and a video signal voltage are input to each pixel circuit. A writing scanner to
As a display driving method for a display device comprising:
A display driving method in which the signal selector selects one voltage value from a plurality of voltage values as the threshold correction reference voltage according to a gradation value to be emitted from each pixel circuit and outputs the selected voltage value to the signal line.
JP2010059094A 2010-03-16 2010-03-16 Display device and display driving method Pending JP2011191620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010059094A JP2011191620A (en) 2010-03-16 2010-03-16 Display device and display driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010059094A JP2011191620A (en) 2010-03-16 2010-03-16 Display device and display driving method

Publications (1)

Publication Number Publication Date
JP2011191620A true JP2011191620A (en) 2011-09-29

Family

ID=44796585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010059094A Pending JP2011191620A (en) 2010-03-16 2010-03-16 Display device and display driving method

Country Status (1)

Country Link
JP (1) JP2011191620A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078988B2 (en) 2014-09-05 2018-09-18 Samsung Display Co., Ltd. Display apparatus, display control method, and display method
CN110534049A (en) * 2019-09-10 2019-12-03 京东方科技集团股份有限公司 Processing unit and processing method, the display equipment of the operating voltage of luminescent device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078988B2 (en) 2014-09-05 2018-09-18 Samsung Display Co., Ltd. Display apparatus, display control method, and display method
CN110534049A (en) * 2019-09-10 2019-12-03 京东方科技集团股份有限公司 Processing unit and processing method, the display equipment of the operating voltage of luminescent device

Similar Documents

Publication Publication Date Title
JP5612988B2 (en) Pixel for organic electroluminescent display device and organic electroluminescent display device using the same
JP4826597B2 (en) Display device
WO2017115713A1 (en) Pixel circuit, and display device and driving method therefor
JP4983018B2 (en) Display device and driving method thereof
JP5023906B2 (en) Display device and driving method of display device
US9336711B2 (en) Display device and display driving method
JP4300492B2 (en) Display device
JP4826598B2 (en) Image display device and driving method of image display device
JP2010008521A (en) Display device
JP2007148129A (en) Display apparatus and driving method thereof
JP2007140318A (en) Pixel circuit
JP2015049335A (en) El display device and driving method of the same
JP2008026466A (en) Display device
KR102588103B1 (en) Display device
JP2010054564A (en) Image display device and method for driving image display device
KR102565084B1 (en) VDD-less Pixel Circuit and Organic Light Emitting display using the Pixel Circuit
JP2010266493A (en) Driving method for pixel circuit and display apparatus
US9711082B2 (en) Display apparatus and display drive method
KR101641381B1 (en) Display apparatus and display driving method
JP2010107630A (en) Image display device and method for driving image display device
JP2008203388A (en) Image display
JP2008026468A (en) Image display device
KR20160067636A (en) Organic Light Emitting Display
US20110169872A1 (en) Display apparatus and display driving method
JP2011191620A (en) Display device and display driving method