JP2011114494A - シリアル通信装置 - Google Patents
シリアル通信装置 Download PDFInfo
- Publication number
- JP2011114494A JP2011114494A JP2009268002A JP2009268002A JP2011114494A JP 2011114494 A JP2011114494 A JP 2011114494A JP 2009268002 A JP2009268002 A JP 2009268002A JP 2009268002 A JP2009268002 A JP 2009268002A JP 2011114494 A JP2011114494 A JP 2011114494A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- serial data
- transmission
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】受信回路と送信回路とで必要となるハードウェア信号を削減することを目的とする。
【解決手段】受信回路と送信回路とを有するシリアル通信装置であって、受信回路から前記送信回路へ送信されている位相合わせ用の基準クロックが停止したことを検知することでハードウェアフロー制御を行うことによって課題を解決する。
【選択図】図1
【解決手段】受信回路と送信回路とを有するシリアル通信装置であって、受信回路から前記送信回路へ送信されている位相合わせ用の基準クロックが停止したことを検知することでハードウェアフロー制御を行うことによって課題を解決する。
【選択図】図1
Description
本発明は、シリアル通信装置に関する。
大規模のATM交換機等、回路が複数の部分に分割されているシステムにおいて、各分割回路は複数のボードに分散配置されている。このようなシステムにおいて、データ処理を行うために、各ボードに通信装置を設け、ボード間で相互に通信を行う必要がある。複数のボード間で相互に通信を行うには、基準となるクロック信号が必要になる。この基準クロック信号は、通常、1つのクロック信号源から各ボードに設けられた通信装置に分配される。
また、この通信方式においては、データ伝送方式として、シリアル伝送方式が用いられる。従来のシリアル伝送方式では、低速クロック信号を発生するクロック信号源と、このクロック信号源から出力される低速クロック信号を逓倍して高速クロック信号を生成する逓倍回路と、を設けていた。これらの低速及び高速のクロックを各ボードの通信装置に分配する構成になっていた。
このようなシリアル伝送方式では、大容量のデータを転送するために、クロック信号周波数を高くする必要がある。一方、クロック周波数を高くすると、高速クロック信号の波形劣化やスキュー調整、クロストークの影響等の実装面の問題が発生する。
この問題を解決するために、基準クロックを逓倍して送信用のクロック信号を生成する逓倍回路と送信回路と受信回路とを一体的に集積回路化したものを、送信側と受信側とに備える構成が提案されている(特許文献1)。
また、この通信方式においては、データ伝送方式として、シリアル伝送方式が用いられる。従来のシリアル伝送方式では、低速クロック信号を発生するクロック信号源と、このクロック信号源から出力される低速クロック信号を逓倍して高速クロック信号を生成する逓倍回路と、を設けていた。これらの低速及び高速のクロックを各ボードの通信装置に分配する構成になっていた。
このようなシリアル伝送方式では、大容量のデータを転送するために、クロック信号周波数を高くする必要がある。一方、クロック周波数を高くすると、高速クロック信号の波形劣化やスキュー調整、クロストークの影響等の実装面の問題が発生する。
この問題を解決するために、基準クロックを逓倍して送信用のクロック信号を生成する逓倍回路と送信回路と受信回路とを一体的に集積回路化したものを、送信側と受信側とに備える構成が提案されている(特許文献1)。
上述したように、シリアルデータ伝送の大容量化に伴い、シリアルデータ伝送クロックが高速化している。通信用のクロックを伝送する方式では、クロックの波形劣化やスキュー調整、クロストークの影響等の実装面の問題が発生するという課題がある。また、シリアルデータの伝送を行う為に必要となるデータフロー制御用の信号が多いと、コストアップを招くという課題がある。
本発明はこのような問題点に鑑みなされたもので、受信回路と送信回路とで必要となるハードウェア信号を削減することを目的とする。
そこで、本発明は、受信回路と送信回路とを有するシリアル通信装置であって、前記受信回路から前記送信回路へ送信されている位相合わせ用の基準クロックが停止したことを検知することでハードウェアフロー制御を行う。
また、本発明は、受信回路と送信回路とを有するシリアル通信装置であって、前記受信回路から前記送信回路へ送信されている位相合わせ用の基準クロックの周波数が所定の値に変更されたかを検知することでハードウェアフロー制御を行う。
また、本発明は、受信回路と送信回路とを有するシリアル通信装置であって、前記受信回路から前記送信回路へ送信されている位相合わせ用の基準クロックの周波数が所定の値に変更されたかを検知することでハードウェアフロー制御を行う。
本発明によれば、受信回路と送信回路とで必要となるハードウェア信号を削減することができる。
以下、本発明の実施形態について図面に基づいて説明する。
<実施形態1>
図1は、実施形態1のシリアル通信装置の一例を示す図である。1は、シリアルデータ送信回路を示している。2は、シリアルデータ受信回路を示している。3は、シリアル送信回路にて伝送するデータをパラレル形式で利用しているロジック回路である。4は、ロジック回路3で使用する基準クロックを発生する基準クロック発生回路である。5は、ロジック回路3にて利用しているパラレルデータを通信用のシリアルデータに変換するシリアライザである。シリアライザ5は、シリアルデータ伝送用のタイミングを生成するクロックを発生するクロック逓倍回路(PLL)6を備えている。7は、クロック受信回路8で受信した基準クロックを所望のクロック周波数に逓倍してシリアライザ5内のクロック逓倍回路6にクロックを出力するクロック逓倍回路(PLL)である。クロック逓倍回路7は、シリアルデータ受信回路2から送信された基準クロックの周波数とシリアライザ5にてシリアルデータ伝送のタイミングを生成するクロック周波数との間の周波数調整を行う役割がある。10は、シリアライザ5から伝送されたシリアルデータを受信し、パラレルデータに変換するためのクロック停止検知回路(デシリアライザ)であり、シリアルデータ受信のタイミングを生成するクロックを発生するクロック逓倍回路(PLL)11を備えている。14は、クロック停止検知回路10で生成したパラレルデータを処理するためのロジック回路である。16は、ロジック回路14の基準クロックを生成する基準クロック生成回路である。基準クロック生成回路16で生成された基準クロックは、クロック送信回路13に送られる。また、クロック送信回路13のクロックは、クロック逓倍回路(PLL)12に送られる。12は、クロック送信回路13より入力される基準クロックを所望のクロック周波数に逓倍してクロック停止検知回路10内のクロック逓倍回路にクロックを出力するクロック逓倍回路である。クロック逓倍回路12は、シリアルデータ受信回路2の基準クロックの周波数とクロック停止検知回路10にてシリアルデータ受信のタイミングを生成するクロックの周波数との間の周波数調整を行う役割がある。15は、クロック送信回路13から送信されるクロックを制御するクロック停止制御回路である。9は、クロック受信回路8で受信した位相合わせ用クロックが停止したかを検知するクロック停止検知回路である。
シリアルデータ伝送用のタイミングに必要となるクロックは、基準クロック発生回路4から出力されたクロックを逓倍したものを使用する。但し、シリアルデータ伝送用のタイミングに必要となるクロックは、シリアルデータ受信回路2内のクロックと位相・周波数を合わせる必要がある。シリアルデータ伝送用のタイミングに必要となるクロックは、シリアルデータ受信回路2内のクロックと、位相・周波数が合ったクロックと、を用いる。
図1は、実施形態1のシリアル通信装置の一例を示す図である。1は、シリアルデータ送信回路を示している。2は、シリアルデータ受信回路を示している。3は、シリアル送信回路にて伝送するデータをパラレル形式で利用しているロジック回路である。4は、ロジック回路3で使用する基準クロックを発生する基準クロック発生回路である。5は、ロジック回路3にて利用しているパラレルデータを通信用のシリアルデータに変換するシリアライザである。シリアライザ5は、シリアルデータ伝送用のタイミングを生成するクロックを発生するクロック逓倍回路(PLL)6を備えている。7は、クロック受信回路8で受信した基準クロックを所望のクロック周波数に逓倍してシリアライザ5内のクロック逓倍回路6にクロックを出力するクロック逓倍回路(PLL)である。クロック逓倍回路7は、シリアルデータ受信回路2から送信された基準クロックの周波数とシリアライザ5にてシリアルデータ伝送のタイミングを生成するクロック周波数との間の周波数調整を行う役割がある。10は、シリアライザ5から伝送されたシリアルデータを受信し、パラレルデータに変換するためのクロック停止検知回路(デシリアライザ)であり、シリアルデータ受信のタイミングを生成するクロックを発生するクロック逓倍回路(PLL)11を備えている。14は、クロック停止検知回路10で生成したパラレルデータを処理するためのロジック回路である。16は、ロジック回路14の基準クロックを生成する基準クロック生成回路である。基準クロック生成回路16で生成された基準クロックは、クロック送信回路13に送られる。また、クロック送信回路13のクロックは、クロック逓倍回路(PLL)12に送られる。12は、クロック送信回路13より入力される基準クロックを所望のクロック周波数に逓倍してクロック停止検知回路10内のクロック逓倍回路にクロックを出力するクロック逓倍回路である。クロック逓倍回路12は、シリアルデータ受信回路2の基準クロックの周波数とクロック停止検知回路10にてシリアルデータ受信のタイミングを生成するクロックの周波数との間の周波数調整を行う役割がある。15は、クロック送信回路13から送信されるクロックを制御するクロック停止制御回路である。9は、クロック受信回路8で受信した位相合わせ用クロックが停止したかを検知するクロック停止検知回路である。
シリアルデータ伝送用のタイミングに必要となるクロックは、基準クロック発生回路4から出力されたクロックを逓倍したものを使用する。但し、シリアルデータ伝送用のタイミングに必要となるクロックは、シリアルデータ受信回路2内のクロックと位相・周波数を合わせる必要がある。シリアルデータ伝送用のタイミングに必要となるクロックは、シリアルデータ受信回路2内のクロックと、位相・周波数が合ったクロックと、を用いる。
次に図1と図2とを用いて、シリアルデータ受信回路2がデータを受信できない状態になった場合に、シリアルデータ送信回路1からシリアルデータ受信回路2へ送信しているデータを停止する動作について説明する。図2は、実施形態1のデータを停止する場合の動作を説明するためのタイミングチャートである。
シリアルデータ受信回路2がデータを受信できない状態になると、クロック周波数制御回路17は、クロック送信回路13からクロック受信回路8へ送信しているクロックを停止させる。シリアルデータ送信回路1は、クロックが停止したことをクロック停止検知回路10で検知すると、シリアルデータの送信を停止する。クロック停止検知回路10が、クロック送信回路13から送信されるクロックの送信が再開されたことを確認すると、シリアルデータ送信回路1は、シリアルデータの送信を再開する。
但し、シリアルデータ送信回路1からシリアルデータ受信回路2へ伝送している途中で、クロック送信回路13からのクロックが停止しても、1パケット分のデータは送信を続け、1パケット分のデータを送信し終わると送信を停止する。このとき、シリアルデータ伝送に使われるクロックの周波数と位相とは、クロック送信回路13からのクロックが停止する前の状態のクロックを使用する。そのため、シリアルデータ送信回路1内に図示しないタイミング保持回路を有する。
シリアルデータ受信回路2がデータを受信できない状態になると、クロック周波数制御回路17は、クロック送信回路13からクロック受信回路8へ送信しているクロックを停止させる。シリアルデータ送信回路1は、クロックが停止したことをクロック停止検知回路10で検知すると、シリアルデータの送信を停止する。クロック停止検知回路10が、クロック送信回路13から送信されるクロックの送信が再開されたことを確認すると、シリアルデータ送信回路1は、シリアルデータの送信を再開する。
但し、シリアルデータ送信回路1からシリアルデータ受信回路2へ伝送している途中で、クロック送信回路13からのクロックが停止しても、1パケット分のデータは送信を続け、1パケット分のデータを送信し終わると送信を停止する。このとき、シリアルデータ伝送に使われるクロックの周波数と位相とは、クロック送信回路13からのクロックが停止する前の状態のクロックを使用する。そのため、シリアルデータ送信回路1内に図示しないタイミング保持回路を有する。
以下、図2のタイミングチャートに沿って、シリアルデータ送信回路1の動作について説明する。図2中のデータはシリアルデータ送信回路1からシリアルデータ受信回路2へ送信しているパケットデータであり、P0、P1、P2は、それぞれ1パケット分のデータを表している。データの転送はパケット単位で行われる。位相合わせ用クロックは、クロック送信回路13からクロック受信回路8へ送信している位相合わせ用のクロックである。クロック停止検知信号は、位相合わせ用クロックが停止したかどうかを検知しているクロック停止検知回路10の信号で、位相合わせ用クロックが停止したことを検知するとHighになり、停止を検知していないときはLowになる。図2では、送信回路がパケットデータP0を送信し、次にP1を送信している途中で、受信回路が次のパケットデータP2を受信できないと判断している。
まず、パケットデータP0の送信を行う。パケットデータP0の送信を終了すると、次のパケットデータP1が送信できるかを、クロック停止検知信号で確認する。クロック停止検知信号がLowで、次のパケットデータP1を送信できると判断すると、シリアルデータ送信回路1は、P1を送信する。次のパケットデータP2を送信できるかを、クロック停止検知信号で確認すると、Lowになっているので、P2は送信しない。次にクロック停止検知信号がHighになるのを待ち、シリアルデータ受信回路2がデータ受信可能になるのを確認すると、シリアルデータ送信回路1は次のパケットデータP2を送信する。
以上、実施形態1によれば、シリアルデータ受信回路2から送信される位相合わせ用のクロックが停止したかを検知することで、ハードウェアフロー制御を行う。このことにより、シリアルデータ受信回路2からシリアルデータ送信回路1へ送信するハードウェアフロー制御用の信号の必要がなくなる。
まず、パケットデータP0の送信を行う。パケットデータP0の送信を終了すると、次のパケットデータP1が送信できるかを、クロック停止検知信号で確認する。クロック停止検知信号がLowで、次のパケットデータP1を送信できると判断すると、シリアルデータ送信回路1は、P1を送信する。次のパケットデータP2を送信できるかを、クロック停止検知信号で確認すると、Lowになっているので、P2は送信しない。次にクロック停止検知信号がHighになるのを待ち、シリアルデータ受信回路2がデータ受信可能になるのを確認すると、シリアルデータ送信回路1は次のパケットデータP2を送信する。
以上、実施形態1によれば、シリアルデータ受信回路2から送信される位相合わせ用のクロックが停止したかを検知することで、ハードウェアフロー制御を行う。このことにより、シリアルデータ受信回路2からシリアルデータ送信回路1へ送信するハードウェアフロー制御用の信号の必要がなくなる。
<実施形態2>
次に図3及び図4を用いて、実施形態2の説明をする。実施形態2では、シリアルデータ受信回路2が受信できなくなった場合に送信する信号と、信号の検知方法と、が異なる。図3は、実施形態2のシリアル通信装置の一例を示す図である。図4は、実施形態2のデータを停止する場合の動作を説明するためのタイミングチャートである。実施形態1と同じ動作をする箇所には同じ番号を付してあり、詳細な説明は省略する。17は、クロック送信回路13から送信される周波数を制御するクロック周波数制御回路である。18は、クロック受信回路8で受信したクロックの周波数を検知するクロック周波数検知回路である。
シリアルデータ受信回路2がデータを受信できない状態になると、クロック周波数制御回路17は、クロック送信回路13からクロック受信回路8へ送信している位相合わせ用クロックの周波数を所定の値に変化させる。シリアルデータ送信回路1は、位相合わせ用クロックの周波数が所定の値に変化したことをクロック周波数検知回路18で検知すると、シリアルデータの送信を停止する。クロック周波数検知回路18が、位相合わせ用クロックが所定の値から変更されたことを確認すると、シリアルデータ送信回路1は、シリアルデータの送信を再開する。クロック周波数を変更する所定の値は、シリアルデータ送信回路1とシリアルデータ受信回路2とで予め設定しておく。また、その値は、シリアルデータ伝送用のタイミングで使用する周波数でない値を設定する。図4では例として、シリアルデータ伝送用のタイミングの位相合わせ用クロックが80MHzで、位相合わせ用クロックが160MHzに変化した際に、シリアルデータ受信回路2がシリアルデータを受信できないとする。また、逆に位相合わせ用クロックが40MHzに変化した場合でも通信を止める事ができる。
次に図3及び図4を用いて、実施形態2の説明をする。実施形態2では、シリアルデータ受信回路2が受信できなくなった場合に送信する信号と、信号の検知方法と、が異なる。図3は、実施形態2のシリアル通信装置の一例を示す図である。図4は、実施形態2のデータを停止する場合の動作を説明するためのタイミングチャートである。実施形態1と同じ動作をする箇所には同じ番号を付してあり、詳細な説明は省略する。17は、クロック送信回路13から送信される周波数を制御するクロック周波数制御回路である。18は、クロック受信回路8で受信したクロックの周波数を検知するクロック周波数検知回路である。
シリアルデータ受信回路2がデータを受信できない状態になると、クロック周波数制御回路17は、クロック送信回路13からクロック受信回路8へ送信している位相合わせ用クロックの周波数を所定の値に変化させる。シリアルデータ送信回路1は、位相合わせ用クロックの周波数が所定の値に変化したことをクロック周波数検知回路18で検知すると、シリアルデータの送信を停止する。クロック周波数検知回路18が、位相合わせ用クロックが所定の値から変更されたことを確認すると、シリアルデータ送信回路1は、シリアルデータの送信を再開する。クロック周波数を変更する所定の値は、シリアルデータ送信回路1とシリアルデータ受信回路2とで予め設定しておく。また、その値は、シリアルデータ伝送用のタイミングで使用する周波数でない値を設定する。図4では例として、シリアルデータ伝送用のタイミングの位相合わせ用クロックが80MHzで、位相合わせ用クロックが160MHzに変化した際に、シリアルデータ受信回路2がシリアルデータを受信できないとする。また、逆に位相合わせ用クロックが40MHzに変化した場合でも通信を止める事ができる。
以下、図4のタイミングチャートに沿って、シリアルデータ送信回路1の動作について説明する。図4中のデータはシリアルデータ送信回路1からシリアルデータ受信回路2へ送信しているパケットデータであり、P0、P1、P2は、それぞれ1パケット分のデータを表している。データの転送はパケット単位で行われる。位相合わせ用クロックは、クロック送信回路13からクロック受信回路8へ送信している位相合わせ用のクロックである。クロック周波数検知信号は、位相合わせ用クロックが所定の周波数に変化したかどうかを検知しているクロック周波数検知回路18の信号で、位相合わせ用クロックが所定の周波数の値に変化したことを検知するとHighになる。変化を検知していないときはLowになる。本実施形態では、送信回路がパケットデータP0を送信し、次にP1を送信している途中で、受信回路が次のパケットデータP2を受信できないと判断している。
まず、パケットデータP0の送信を行う。パケットデータP0の送信を終了すると、次のパケットデータP1が送信できるかを、クロック周波数検知信号で確認する。クロック周波数検知信号がLowで、次のパケットデータP1を送信できると判断すると、シリアルデータ送信回路1は、P1を送信する。次のパケットデータP2を送信できるかを、クロック周波数検知信号で確認すると、Lowになっているので、P2は送信しない。次にクロック周波数検知信号がHighになるのを待ち、シリアルデータ受信回路2がデータ受信可能になるのを確認すると、シリアルデータ送信回路1は次のパケットデータP2を送信する。
以上、実施形態2によれば、シリアルデータ受信回路2から送信される位相合わせ用のクロックの周波数が所定の値に変更されたかを検知することで、ハードウェアフロー制御を行う。このことにより、シリアルデータ受信回路2からシリアルデータ送信回路1へ送信するハードウェアフロー制御用の信号の必要がなくなる。
まず、パケットデータP0の送信を行う。パケットデータP0の送信を終了すると、次のパケットデータP1が送信できるかを、クロック周波数検知信号で確認する。クロック周波数検知信号がLowで、次のパケットデータP1を送信できると判断すると、シリアルデータ送信回路1は、P1を送信する。次のパケットデータP2を送信できるかを、クロック周波数検知信号で確認すると、Lowになっているので、P2は送信しない。次にクロック周波数検知信号がHighになるのを待ち、シリアルデータ受信回路2がデータ受信可能になるのを確認すると、シリアルデータ送信回路1は次のパケットデータP2を送信する。
以上、実施形態2によれば、シリアルデータ受信回路2から送信される位相合わせ用のクロックの周波数が所定の値に変更されたかを検知することで、ハードウェアフロー制御を行う。このことにより、シリアルデータ受信回路2からシリアルデータ送信回路1へ送信するハードウェアフロー制御用の信号の必要がなくなる。
以上、上述した各実施形態によれば、受信回路と送信回路とで必要となるハードウェア信号を削減することができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
1 シリアルデータ送信回路、2 シリアルデータ受信回路、3 ロジック回路、4 基準クロック発生回路、5 パラレル/シリアル変換回路、6 クロック逓倍回路、7 クロック逓倍回路、8 クロック受信回路、9 クロック停止検知回路、10 シリアル/パラレル変換回路、11 クロック逓倍回路、12 クロック逓倍回路、13 クロック送信回路、14 ロジック回路、15 クロック停止制御回路、16 基準クロック発生回路、17 クロック周波数制御回路、18 クロック周波数検知回路
Claims (2)
- 受信回路と送信回路とを有するシリアル通信装置であって、
前記受信回路から前記送信回路へ送信されている位相合わせ用の基準クロックが停止したことを検知することでハードウェアフロー制御を行うシリアル通信装置。 - 受信回路と送信回路とを有するシリアル通信装置であって、
前記受信回路から前記送信回路へ送信されている位相合わせ用の基準クロックの周波数が所定の値に変更されたかを検知することでハードウェアフロー制御を行うシリアル通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268002A JP2011114494A (ja) | 2009-11-25 | 2009-11-25 | シリアル通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268002A JP2011114494A (ja) | 2009-11-25 | 2009-11-25 | シリアル通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011114494A true JP2011114494A (ja) | 2011-06-09 |
Family
ID=44236520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009268002A Pending JP2011114494A (ja) | 2009-11-25 | 2009-11-25 | シリアル通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011114494A (ja) |
-
2009
- 2009-11-25 JP JP2009268002A patent/JP2011114494A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9355054B2 (en) | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links | |
US7492807B1 (en) | Pseudo-random bit sequence (PRBS) synchronization for interconnects with dual-tap scrambling devices and methods | |
JP5066121B2 (ja) | クロック情報とデータを伝送する装置及び方法 | |
US8194652B2 (en) | Serializer for generating serial clock based on independent clock source and method for serial data transmission | |
TW201217956A (en) | Methods and apparatus for low power out-of-band communications | |
JP2010503256A (ja) | 高速lvds通信の同期のための方法及びシステム | |
EP2684324B1 (en) | Apparatus and method for deskewing serial data transmissions | |
EP3748512A1 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
JP5896503B2 (ja) | 送信装置、受信装置および送受信システム | |
CN106850178B (zh) | 多路高速串行图像数据的传输系统 | |
JP5704988B2 (ja) | 通信装置 | |
JP6413585B2 (ja) | 送信回路、集積回路及びパラレルシリアル変換方法 | |
JP2011114494A (ja) | シリアル通信装置 | |
JP2013034087A (ja) | シリアル通信用インターフェース回路及びパラレルシリアル変換回路 | |
CN111247501B (zh) | 用于在两个物理接口之间传输数据的设备及方法 | |
US11310075B2 (en) | Asymmetric duplex transmission device and switching system thereof | |
US20080168200A1 (en) | Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device | |
JP2010028579A (ja) | データ受信装置 | |
JP2011061589A (ja) | シリアルデータの受信回路および受信方法 | |
JP5378765B2 (ja) | データ転送システム | |
JP2019029977A (ja) | 信号伝送回路 | |
US8761324B1 (en) | Method and apparatus for phase signaling | |
JP2015122574A (ja) | 送信回路および送受信回路 | |
JP6243210B2 (ja) | シリアルデータ送信装置、シリアルデータ受信装置、シリアルデータ送信方法、及び、シリアルデータ送信プログラム | |
JP2010213204A (ja) | データ送受信方法 |