JP2011114459A

JP2011114459A - 電力増幅器及びその製造方法

Info

Publication number: JP2011114459A
Application number: JP2009267387A
Authority: JP
Inventors: Yasuyuki Suzuki; 康之鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2009-11-25
Filing date: 2009-11-25
Publication date: 2011-06-09
Anticipated expiration: 2029-11-25
Also published as: JP5387361B2

Abstract

【課題】低耐圧のトランジスタを用いた高出力の電力増幅器を提供すること。
【解決手段】本発明に係る電力増幅器は、制御端子に第１の入力信号が入力される第１のトランジスタ６と、第１のトランジスタ６と縦列接続され、制御端子に第２の入力信号が入力される第２のトランジスタ１０とを備え、第１の入力信号と第２の入力信号とが、同期し、かつ、同位相であるものである。これにより、出力電圧が、最大電圧振幅時に、第１のトランジスタ６と第２のトランジスタ１０とに略均等に分割して印加される。
【選択図】図１

Description

本発明は、電力増幅器及びその製造方法に関し、特にマイクロ波帯からミリ波帯の高速無線通信に用いる高出力の電力増幅器及びその製造方法に関する。

次世代無線通信では通信速度の高速化に伴い、数ＧＨｚのマイクロ波帯を使用する無線通信の利用が増大している。また、３０ＧＨｚ以上のミリ波帯は、未使用の広い周波数帯域があることに加え、高速性・直進性といった特長があるため、高速通信を支える帯域として期待されている。

ところで、シリコン半導体デバイスは、微細化の進展とともに、その高性能化が進んだ。そのため、近年、製造コストの安いシリコン半導体デバイスを用いたマイクロ波帯やミリ波帯の送受信機の開発が活発となっている。電力増幅器はマイクロ波、ミリ波を用いた移動体及び衛星通信機器、計測、レーダ機器などの分野で送信用増幅器として幅広く使用されている。電力増幅器の役割は、高周波信号を所要の電力レベルまで増幅することであり、広帯域性と出力特性を両立する性能が求められる。

化合物半導体デバイスに比べ、シリコン半導体デバイスは耐圧が低いため、シリコン半導体デバイスを用いた電力増幅器は、所望の高出力を得難く、高い動作周波数との両立が困難である。

図６にシリコン・バイポーラトランジスタを用いた電力増幅器の一例を示す。図６の電力増幅器は、入力信号源１、入力整合回路２、チョークインダクタ３１、３３、キャパシタ４１、４３、入力バイアス電源５、エミッタ接地バイポーラトランジスタ６、出力整合回路７、出力バイアス電源８、出力負荷抵抗９を備える。この電力増幅器では、エミッタ接地バイポーラトランジスタ６のベースに高周波信号が入力される。そして、エミッタ接地バイポーラトランジスタ６のコレクタを介して出力端子ＯＵＴから増幅された高周波信号が出力される。

図７には、カスコード接続されたシリコン・バイポーラトランジスタを用いた電力増幅器の一例を示す。図７の電力増幅器は、入力信号源１、入力整合回路２、チョークインダクタ３１〜３３、キャパシタ４１〜４３、入力バイアス電源５、エミッタ接地バイポーラトランジスタ６、出力整合回路７、出力バイアス電源８、出力負荷抵抗９、ベース接地バイポーラトランジスタであるカスコードトランジスタ１９、カスコードトランジスタ１９のバイアス電源２０を備える。この電力増幅器では、エミッタ接地バイポーラトランジスタ６のベースに高周波信号が入力される。そして、エミッタ接地バイポーラトランジスタ６と縦列接続されたカスコードトランジスタ１９を介して、出力端子ＯＵＴから増幅された高周波信号が出力される。

また、カスコード接続されたトランジスタを用いた電力増幅器は、例えば特許文献１〜３に開示されている。

特開２００４−２３５７９７号公報特開２００９−２０７０３０号公報特開平３−１５９４０５号公報

ここで、図８Ａは、図６に示した電力増幅器のダイナミック負荷線（入力電力は、−１５、−５、５、１５ｄＢｍ）、図８Ｂは、出力電圧波形を示している。ここで、図６に示した電力増幅器では、図８Ａ、８Ｂに示すように、出力電圧は２Ｖにバイアスされている。入力電力が増加すると負荷線が大きくなり、入力電力１５ｄＢｍではエミッタ接地バイポーラトランジスタ６のコレクタには最大４Ｖの電圧が印加される。そのため、エミッタ接地バイポーラトランジスタ６には、４Ｖ以上のエミッタ−コレクタ耐圧が必要となる。

また、図９Ａ〜９Ｄに、図７に示した電力増幅器のダイナミック負荷線と各端子の電圧波形の電圧波形を示す。図９Ａはダイナミック負荷曲線（入力電力は、−１５、−５、５、１５ｄＢｍ）、図９Ｂは出力電圧波形、図９Ｃはエミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥの波形、図９Ｄはカスコードトランジスタ１９のエミッタ−コレクタ電圧Ｖ_ＣＥの波形を示している。

ここで、図７に示した電力増幅器では、図９Ａ、９Ｂに示すように、出力電圧は４Ｖにバイアスされている。入力電力が増加すると負荷線が大きくなり、入力電力１５ｄＢｍでは出力側の電圧は最大６Ｖまで印加される。この場合、エミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥは、図９Ｃに示すように、最大２．５Ｖとなる。一方、カスコードトランジスタ１９のエミッタ−コレクタ電圧Ｖ_ＣＥは、図９Ｄに示すように、最大５Ｖとなる。従って、エミッタ接地バイポーラトランジスタ６やカスコードトランジスタ１９には、それぞれ最大出力電圧程度の高いエミッタ−コレクタ耐圧が要求される。

本発明はこのような背景のもとに行われたものであり、本発明の目的は、低耐圧のトランジスタを用いた高出力の電力増幅器を提供することである。

本発明に係る電力増幅器は、
制御端子に第１の入力信号が入力される第１のトランジスタと、
前記第１のトランジスタと縦列接続され、制御端子に第２の入力信号が入力される第２のトランジスタとを備え、
前記第１の入力信号と前記第２の入力信号とが、同期し、かつ、同位相であるものである。

本発明に係る電力増幅器の製造方法は、
制御端子に第１の入力信号が入力される第１のトランジスタを設け、
制御端子に第２の入力信号が入力される第２のトランジスタと、前記第１のトランジスタとを縦列接続し、
前記第１の入力信号と前記第２の入力信号とが、同期し、かつ、同位相であるものである。

本発明によれば、低耐圧のトランジスタを用いた高出力の電力増幅器を提供することができる。

本発明の第１の実施の形態に係る電力増幅器の回路構成図である。本発明の第１の実施の形態に係る電力増幅器のダイナミック負荷線を示すグラフである。本発明の第１の実施の形態に係る電力増幅器の出力電圧波形を示すグラフである。本発明の第１の実施の形態に係る電力増幅器のエミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧の波形を示すグラフである。本発明の第１の実施の形態に係る電力増幅器のカスコードトランジスタ１０のエミッタ−コレクタ電圧の波形を示すグラフである。本発明の第２の実施の形態に係る電力増幅器の回路構成図である。本発明の第３の実施の形態に係る電力増幅器の回路構成図である。本発明の第３の実施の形態に係る電力増幅器の出力電圧波形を示すグラフである。本発明の第３の実施の形態に係る電力増幅器のエミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧の波形を示すグラフである。本発明の第３の実施の形態に係る電力増幅器のカスコードトランジスタ１０のエミッタ−コレクタ電圧の波形を示すグラフである。本発明の関連技術に係る電力増幅器の回路構成図である。本発明の他の関連技術に係る電力増幅器の回路構成図である。図６の電力増幅器のダイナミック負荷線を示すグラフである。図６の電力増幅器の出力電圧波形を示すグラフである。図７の電力増幅器のダイナミック負荷線を示すグラフである。図７の電力増幅器の出力電圧波形を示すグラフである。図７の電力増幅器のエミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧の波形を示すグラフである。図７の電力増幅器のカスコードトランジスタ１９のエミッタ−コレクタ電圧の波形を示すグラフである。

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電力増幅器の回路構成図である。図１に示すように、本実施の形態１に係る電力増幅器は、入力信号源１、１１、入力整合回路２、１２、チョークインダクタ３１〜３３、キャパシタ４１〜４３、入力バイアス電源５、１３、エミッタ接地バイポーラトランジスタ６、エミッタ接地バイポーラトランジスタ６に縦列接続されたトランジスタ１０、出力整合回路７、出力バイアス電源８、出力負荷抵抗９を備えている。ここで、エミッタ接地バイポーラトランジスタ６、縦列接続されたトランジスタ１０は、いずれも例えばシリコン半導体からなるバイポーラトランジスタである。なお、図７におけるカスコードトランジスタ１９のベースが接地されているのに対し、図１の縦列接続されたトランジスタ１０のベースが接地されていない。このように、通常、カスコードトランジスタとはベースが接地されたものであるため、縦列接続されたトランジスタ１０は、カスコードトランジスタではない。

エミッタ接地バイポーラトランジスタ６のベースには、入力信号源１からキャパシタ４１及び入力整合回路２を介して入力信号が入力される。また、エミッタ接地バイポーラトランジスタ６のベースは、チョークインダクタ３１を介して、入力バイアス電源５に接続されている。そして、エミッタ接地バイポーラトランジスタ６のコレクタは、縦列接続されたトランジスタ１０のエミッタに接続されている。

縦列接続されたトランジスタ１０のベースには、入力信号源１１からキャパシタ４２及び入力整合回路１２を介して入力信号が入力される。また、カスコードトランジスタ１０のベースは、チョークインダクタ３２を介して、入力バイアス電源１３に接続されている。そして、縦列接続されたトランジスタ１０のコレクタは、出力整合回路７及びキャパシタ４１を介して、出力端子ＯＵＴに接続されている。また、縦列接続されたトランジスタ１０のコレクタは、チョークインダクタ３３を介して、出力バイアス電源８に接続されている。また、出力端子ＯＵＴは、出力負荷抵抗９を介して接地されている。

エミッタ接地バイポーラトランジスタ６のベースには、入力信号源１から入力整合回路２を介して入力信号が入力される。一方、縦列接続されたトランジスタ１０のベースにも、入力信号源１１から入力整合回路１２を介して入力信号が入力される。ここで、エミッタ接地バイポーラトランジスタ６のベースに入力される入力信号と、縦列接続されたトランジスタ１０のベースに入力される入力信号とは、同期しており、かつ、同位相である。

次に、本実施の形態１に係る電力増幅器の動作について説明する。図２Ａ〜２Ｄは、増幅器の動作を説明するための図である。いずれも、入力電力が、−１５、−５、５、１５ｄＢｍの４つの場合について示している。図２Ａはダイナミック負荷曲線、図２Ｂは出力電圧波形、図２Ｃはエミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥの波形、図２Ｄはカスコードトランジスタ１０のエミッタ−コレクタ電圧Ｖ_ＣＥの波形を示している。

本実施の形態１に係る電力増幅器の出力バイアス電源は４Ｖ、エミッタ接地バイポーラトランジスタ６の入力電圧は０．８５Ｖ、縦列接続されたトランジスタ１０の入力電圧は２．５Ｖにバイアスされている。図２Ａ、２Ｂから分かるように、この電力増幅器の出力電圧は入力電力１５ｄＢｍの場合、最大６Ｖとなる。

図２Ｃから分かるように、エミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥは最大３Ｖとなっている。また、図２Ｄから分かるように、縦列接続されたトランジスタ１０のエミッタ−コレクタ電圧Ｖ_ＣＥは最大３．２Ｖになっている。ここで、図２Ｂ〜２Ｄから分かるように、出力電圧が最大となるタイミング（最大電圧振幅時）に、エミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥ、縦列接続されたトランジスタ１０のエミッタ−コレクタ電圧Ｖ_ＣＥが共に最大となる。

本実施の形態１では、エミッタ接地バイポーラトランジスタ６のベースと、縦列接続されたトランジスタ１０のベースとに、同期し、かつ、同位相の入力信号が入力される。そのため、電力増幅器の出力電圧が、最大電圧振幅時に、エミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥと縦列接続されたトランジスタ１０のエミッタ−コレクタ電圧Ｖ_ＣＥとに略均等に分割される。従って、エミッタ接地バイポーラトランジスタ６及び縦列接続されたトランジスタ１０はいずれも、最大出力電圧の半分程度である３．２Ｖの耐圧を有すればよい。すなわち、エミッタ接地バイポーラトランジスタ６及び縦列接続されたトランジスタ１０に、低耐圧のトランジスタを適用することができる。

なお、本実施の形態１では、エミッタ接地バイポーラトランジスタ６とカスコードトランジスタ１０を用いた２段に縦列接続された電力増幅器について説明した。しかしながら、縦列接続されたトランジスタ１０を複数備えた３段以上の電力増幅器についても同様の効果を得ることができる。

（第２の実施の形態）
次に、図３を参照して本発明の第２の実施の形態について説明する。図３は、本発明の第２の実施の形態に係る電力増幅器の回路構成図である。図３の電力増幅器では、図１の電力増幅器におけるエミッタ接地バイポーラトランジスタ６、縦列接続されたトランジスタ１０に代えて、それぞれソース接地電界効果トランジスタ（ＦＥＴ）１４、縦列接続されたトランジスタ１５が設けられている。その他の構成は図１の電力増幅器と同様である。ここで、ソース接地ＦＥＴ１４、縦列接続されたトランジスタ１５は、いずれも例えばシリコン半導体からなるＦＥＴである。

ソース接地ＦＥＴ１４のゲートには、入力信号源１からキャパシタ４１及び入力整合回路２を介して入力信号が入力される。また、ソース接地ＦＥＴ１４のゲートは、チョークインダクタ３１を介して、入力バイアス電源５に接続されている。そして、ソース接地ＦＥＴ１４のドレインは、縦列接続されたトランジスタ１５のソースに接続されている。

縦列接続されたトランジスタ１５のゲートには、入力信号源１１からキャパシタ４２及び入力整合回路１２を介して入力信号が入力される。また、縦列接続されたトランジスタ１５のゲートは、チョークインダクタ３２を介して、入力バイアス電源１３に接続されている。そして、縦列接続されたトランジスタ１５のドレインは、出力整合回路７及びキャパシタ４１を介して、出力端子ＯＵＴに接続されている。また、縦列接続されたトランジスタ１５のドレインは、チョークインダクタ３３を介して、出力バイアス電源８に接続されている。

ソース接地ＦＥＴ１４のゲートには、入力信号源１から入力整合回路２を介して入力信号が入力される。一方、縦列接続されたトランジスタ１５のゲートにも、入力信号源１１から入力整合回路１２を介して入力信号が入力される。ここで、ソース接地ＦＥＴ１４のゲートに入力される入力信号と、縦列接続されたトランジスタ１５のゲートに入力される入力信号とは、同期しており、かつ、同位相である。

次に、本実施の形態２に係る電力増幅器の動作について説明する。電力増幅器の出力バイアス電源は４Ｖ、ソース接地ＦＥＴ１４の入力電圧は０．５Ｖ、縦列接続されたトランジスタ１５の入力電圧は２．５Ｖにバイアスされている。この電力増幅器の出力電圧は入力電力１５ｄＢｍの場合、最大６Ｖとなる。

本実施の形態２では、ソース接地ＦＥＴ１４のゲートと、縦列接続されたトランジスタ１５のゲートとに、同期し、かつ、同位相の入力信号が入力される。そのため、電力増幅器の出力電圧が、最大電圧振幅時に、ソース接地ＦＥＴ１４のゲート−ソース電圧Ｖ_ＧＳと、縦列接続されたトランジスタ１５のゲート−ソース電圧Ｖ_ＧＳとに略均等に分割される。従って、ソース接地ＦＥＴ１４及び縦列接続されたトランジスタ１５ともに、低耐圧のＦＥＴを適用することができる。

なお、本実施の形態２では、ソース接地ＦＥＴ１４と縦列接続されたトランジスタ１５を用いた２段に縦列接続された電力増幅器について説明した。しかしながら、縦列接続されたトランジスタ１５を複数備えた３段以上の電力増幅器についても同様の効果を得ることができる。

（第３の実施の形態）
次に、図４を参照して本発明の第３の実施の形態について説明する。図４は、本発明の第３の実施の形態に係る電力増幅器の回路構成図である。図１の電力増幅器は、２つの入力信号源１、１１を備えているのに対し、図４の電力増幅器は、１つの入力信号源１と電力分配器１６とを備えている点が異なる。その他の構成は図１の電力増幅器と同様である。

エミッタ接地バイポーラトランジスタ６のベースには、入力信号源１から電力分配器１６及び入力整合回路２を介して入力信号が入力される。一方、縦列接続されたトランジスタ１０のベースにも、入力信号源１から電力分配器１６及び入力整合回路１２を介して入力信号が入力される。ここで、エミッタ接地バイポーラトランジスタ６のベースに入力される入力信号と、縦列接続されたトランジスタ１０のベースに入力される入力信号とは、同期しており、かつ、同位相である。

次に、本実施の形態１に係る電力増幅器の動作について説明する。図５Ａ〜５Ｃは、増幅器の動作を説明するための図である。いずれも、入力電力が、−１０、０、１０、２０ｄＢｍの４つの場合について示している。図５Ａは出力電圧波形、図５Ｂはエミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥの波形、図５Ｃは縦列接続されたトランジスタ１０のエミッタ−コレクタ電圧Ｖ_ＣＥの波形を示している。

本実施の形態３に係る電力増幅器の出力バイアス電源は４Ｖ、エミッタ接地バイポーラトランジスタ６の入力電圧は０．８５Ｖ、縦列接続されたトランジスタ１０の入力電圧は２．５Ｖにバイアスされている。また、縦列接続されたトランジスタ１０のベースに入力される入力信号の電力は、電力分配器１６によって、エミッタ接地バイポーラトランジスタ６のベースに入力される入力信号の電力の、１／１０に設定されている。図５Ａから分かるように、入力信号源１の電力が−１０ｄＢｍから大きくなるにつれて、電力増幅器の出力電圧は大きくなり、入力電力が２０ｄＢｍの場合、最大６Ｖとなる。

図５Ｂから分かるように、エミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥは最大３Ｖとなっている。また、図５Ｃから分かるように、縦列接続されたトランジスタ１０のエミッタ−コレクタ電圧Ｖ_ＣＥは最大３．２Ｖになっている。ここで、図５Ａ〜５Ｃから分かるように、出力電圧が最大となるタイミング（最大電圧振幅時）に、エミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥ、縦列接続されたトランジスタ１０のエミッタ−コレクタ電圧Ｖ_ＣＥが共に最大となる。

本実施の形態３では、入力信号源１からの入力信号を電力分配器１６により分配し、エミッタ接地バイポーラトランジスタ６のベースと、縦列接続されたトランジスタ１０のベースとに、同期し、かつ、同位相の入力信号が入力される。そのため、電力増幅器の出力電圧が、最大電圧振幅時に、エミッタ接地バイポーラトランジスタ６のエミッタ−コレクタ電圧Ｖ_ＣＥと縦列接続されたトランジスタ１０のエミッタ−コレクタ電圧Ｖ_ＣＥとに略均等に分割される。従って、エミッタ接地バイポーラトランジスタ６及び縦列接続されたトランジスタ１０のいずれについても、最大出力電圧の半分程度である３．２Ｖの耐圧を有する低耐圧のトランジスタを適用することができる。

なお、本実施の形態３では、エミッタ接地バイポーラトランジスタ６と縦列接続されたトランジスタ１０を用いた２段に縦列接続された電力増幅器について説明した。しかしながら、縦列接続されたトランジスタ１０を複数備えた３段以上の電力増幅器についても同様の効果を得ることができる。また、実施の形態２と同様に、エミッタ接地バイポーラトランジスタ６、縦列接続されたトランジスタ１０に代えて、それぞれソース接地電界効果トランジスタ、同じく電界効果トランジスタからなる縦列接続されたトランジスタを用いてもよい。

以上の説明したように、本発明の実施の形態では、出力電圧が、最大電圧振幅時に、エミッタ接地バイポーラトランジスタのエミッタ−コレクタ電圧Ｖ_ＣＥと縦列接続した縦列接続されたトランジスタのエミッタ−コレクタ電圧Ｖ_ＣＥとに略均等に分割される。あるいは、出力電圧が、最大電圧振幅時に、ソース接地ＦＥＴのゲート−ソース電圧Ｖ_ＧＳと縦列接続した縦列接続されたトランジスタのゲート−ソース電圧Ｖ_ＧＳとに略均等に分割される。そのため、低耐圧のトランジスタを使用しながらも高出力の電力増幅器を実現することができる。

１、１１入力信号源
２、１２、１８入力整合回路
３１〜３３チョークインダクタ
４１〜４３キャパシタ
５、１３入力バイアス電源
６エミッタ接地バイポーラトランジスタ
７出力整合回路
８出力バイアス電源
９出力負荷抵抗
１０、１５縦列接続されたトランジスタ
１４ソース接地電界効果トランジスタ
１６電力分配器
１９カスコードトランジスタ
２０バイアス電源

Claims

制御端子に第１の入力信号が入力される第１のトランジスタと、
前記第１のトランジスタと縦列接続され、制御端子に第２の入力信号が入力される第２のトランジスタとを備え、
前記第１の入力信号と前記第２の入力信号とが、同期し、かつ、同位相である電力増幅器。
単一の入力信号から電力が分配された前記第１及び第２の入力信号を生成する電力分配器を更に備える請求項１に記載の電力増幅器。
前記第１及び第２のトランジスタがいずれもバイポーラトランジスタであることを特徴とする請求項１又は２に記載の電力増幅器。
前記第１のトランジスタのエミッタが接地され、
前記第１のトランジスタのコレクタと前記第２のトランジスタのエミッタとが接続されたことを特徴とする請求項３に記載の電力増幅器。
前記第１及び第２のトランジスタがいずれも電界効果トランジスタであることを特徴とする請求項１又は２に記載の電力増幅器。
前記第１のトランジスタのソースが接地され、
前記第１のトランジスタのドレインと前記第２のトランジスタのソースとが接続されたことを特徴とする請求項５に記載の電力増幅器。
前記第１及び第２のトランジスタがいずれもシリコン半導体からなることを特徴とする請求項１〜６のいずれか一項に記載の電力増幅器。
制御端子に第１の入力信号が入力される第１のトランジスタを設け、
制御端子に第２の入力信号が入力される第２のトランジスタと、前記第１のトランジスタとを縦列接続し、
前記第１の入力信号と前記第２の入力信号とが、同期し、かつ、同位相である電力増幅器の製造方法。