JP2011114224A - 半導体装置の製造方法および電子機器 - Google Patents

半導体装置の製造方法および電子機器 Download PDF

Info

Publication number
JP2011114224A
JP2011114224A JP2009270317A JP2009270317A JP2011114224A JP 2011114224 A JP2011114224 A JP 2011114224A JP 2009270317 A JP2009270317 A JP 2009270317A JP 2009270317 A JP2009270317 A JP 2009270317A JP 2011114224 A JP2011114224 A JP 2011114224A
Authority
JP
Japan
Prior art keywords
resin
mold
semiconductor device
lead frame
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009270317A
Other languages
English (en)
Other versions
JP5507220B2 (ja
Inventor
Hiroshi Yoshida
宏 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009270317A priority Critical patent/JP5507220B2/ja
Publication of JP2011114224A publication Critical patent/JP2011114224A/ja
Application granted granted Critical
Publication of JP5507220B2 publication Critical patent/JP5507220B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】レジンカットの際、樹脂残留が起こりにくい半導体装置の製造方法を提供すること。
【解決手段】レジンカットの際、切除される周辺樹脂領域２２８の厚さを、リードフレームの厚さよりも厚くする。樹脂モールド本体２３８および周辺樹脂領域２２８を同時に成形により形成する。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関し、例えば、家電商品や情報通信商品(パソコン等)で使用される赤外リモコン受光ユニットおよびＣＭＯＳイメージセンサーの製造で使用すれば好ましい半導体装置の製造方法に関する。
また、本発明は、電子機器に関し、例えば、家電商品や情報通信商品に関する。
従来、電子機器としては、リモコン送信機能を有する遠隔制御用装置から送信された赤外光信号を受信する遠隔制御用受信装置（以下リモコン受光ユニットと称する）がある。このリモコン受光ユニットは、受光素子（ホトダイオードチップ：以下ＰＤチップと称する）によって、リモコン送信機から送信された赤外光信号を受信するようになっている。
受信された赤外光信号は、信号制御処理用素子（以下ＩＣチップと称する）によって、増幅及び波形整形等の各種の信号処理が行なわれるようになっている。ＰＤチップによって受信された受信信号に応答して各種のＴＶ・ＶＴＲ等オーディオヴィジュアル機器ならびにパーソナルコンピューター等のオフィスオートメーション機器の遠隔制御が行なわれる。
上記遠隔制御用装置から送信された赤外光信号はデジタル信号であり、このデジタル信号は、上記ＰＤチップの受光面に受光され、受光された光信号は、微弱な電気信号に変換される。この微弱な電気信号は、ＩＣチップ内の増幅回路によって数万倍に増幅される。増幅された電気信号は、必要な周波数帯域の信号のみ抽出するフィルタ回路（バンドパスフィルタ：以下ＢＰＦと称する）で、必要な信号の周波数のみが抽出されるようになっている。以下検波回路で送信信号と同様なデジタル波形情報として出力される。
この様なリモコン受光ユニットは、上記ＰＤチップとＩＣチップとをリードフレーム上に搭載固着した後、モールド樹脂によって封止するようになっている。尚、このモールド樹脂封止の際の余分な樹脂レジンのカットの方法については、特開平７−１９３０９５号公報（特許文献１）に記載されている。
ここで、モールド樹脂を外側から金属製ケースによって覆った複数チップ型受光部品と、モールド樹脂の内側をリードフレームで覆った複数チップ型受光部品があるが、リモコン受光ユニットの必要機能として、一般的に１０ｍ以上もの遠隔制御距離が必要である。したがって、何れの構造も微弱な電気信号を増幅する為、増幅が数万倍の信号処理を行なっている。この為、電磁ノイズ等の信号以外のノイズ成分も増幅回路で増幅されてしまい、信号とノイズの電磁ノイズの強弱の比（以下ＳＮ比と称する）が確保出来なくなり、必要な信号のみを抽出する事が出来なくなってしまう。
この様な現象を防御する為、導電性樹脂や金属製シールドケース等にてＰＤチップ及びＩＣチップとその周辺を覆い電磁シールドする手法が多用されている。または、ＴＶやエアコン等の電磁ノイズ量の大きい機器である場合、受光部分の前面にメッシュを形成させて受光部前面の開口面積を少なくする事で、電磁ノイズの進入を抑制する手法が多用されている。
しかし、メッシュを受光部前面に形成する事で、耐電磁ノイズ性能が向上するものの、受光面積が少なくなる為に、メッシュの無い形状に比べて、絶対的な受光量が少なくなり、リモコン受光ユニットの特性として、電磁ノイズの影響が無い場合に受信距離が短くなるデメリットがある。したがって、リモコン受光ユニットを使用するユーザーが、搭載される機器の電磁ノイズの影響に応じて、メッシュ有無の選択を行うことができるものもある。
特開平７−１９３０９５号公報
図８は、比較例（従来例ではなく、この出願の出願時において、公知ではない）のリモコン受光ユニットのリードフレームの全体図であり、図９は、製品１個当りのリードフレーム詳細図である。
図９に示すように、比較例のリモコン受光ユニットでは、金属製リードフレーム９０１（以下リードフレームと称する）に、ＰＤチップ９０２が絶縁性接着剤９０３で、また、ＩＣチップ９０４が導電性接着剤９０５で、夫々、チップヘッダー部分に接着されている。尚、以下において、素子搭載部と、チップヘッダーとは、同じ意味であり、同じ箇所をさす。また、素子搭載工程とは、上記構造にする作業のことをいう。また、周辺領域を、チップヘッダー（素子搭載部）周辺部分として定義する。また、半導体素子には、ＰＤチップと、ＩＣチップとが含まれる。
ＰＤチップ９０２は、通常ＰＮ構造である。リモコン受光ユニットの場合は、逆電圧をかけるため、すなわち、ＰＤチップ９０２の裏面側のＮ電極部分に電位が生ずるため、リードフレーム９０１の構造上、ＧＮＤ電位となるＰＤチップ９０２の搭載部分と、ＰＤチップ９０２との間は絶縁状態に保っておく必要がある。したがって、接着には絶縁性フィラーを含んだエポキシ樹脂を使用している。
ＩＣチップ９０４の裏面は、信号処理には関係が無く（ＩＣチップ９０４の表面で信号処理する）、リードフレーム９０１との接着は、導電性接着剤であっても絶縁性接着剤であってもかまわない。通常は、作業性に優れ接着力のある導電性接着剤（エポキシ樹脂にＡｇ粉を混ぜ合わせた接着剤）が使用される。
図９に示すように、ＰＤチップ９０２と、ＩＣチップ９０４の電極部９３１とを、数十μｍの直径の金線９３０（以下Ａｕ線と称する）で繋ぐと共に、ＩＣチップ９０４の電極部９０６と、リードフレーム１の入出力リード部９０７とを、数十μｍの直径の金線９０８（以下Ａｕ線と称する）で繋いでいる。
チップヘッダー部分周辺の金属製リードフレームの構造は、次のようになっている。すなわち、ＩＣチップ９０４及びＰＤチップ９０２を搭載するチップヘッダー部分９０９の他、リード入出力端子９１０及びリードフレームから繋がった金属板部分９１１が形成されている。チップヘッダー部分９０９を中心にして図面右側にリード入出力端子９１０を形成している。また、樹脂漏れ防止用のタイバー部９１２を介してリード入出力端子９１３を形成している。
リード入出力端子９１０,９１３は、矢印Ａで示すモールド樹脂流し込み方向に対して９０°の角度をなす方向に突き出しており、モールド樹脂は、タイバー部９１２迄は充填されるようになっている。このようにして、タイバー部９１２より図面右側に位置する部分には、樹脂が漏れない様にして、リード出力端子９１３に樹脂が付着する事がないようにしている。
一方、上記金属板９１１は、リードフレーム９０１のチップヘッダー９０９に繋がり、チップヘッダー部分９０９を中心にして、紙面右側に位置するリード入出力端子９１０に対抗する方向に存在している。
この金属板９１１は、モールド成型後、モールドパッケージ部分から露出する構造となる。この金属板９１１は、モールドパッケージ部分を外から覆う事で、電磁シールドの機能を有する様になっている。
上記金属板９１１でモールドパッケージ部分を覆う際、光を受光する必要がある為、金属板９１１のＰＤチップ９０２の前面に位置する領域は、開口している。尚、本図面では、リード入出力端子９１０,９１３の突出方向は、１方向だが、リード入出力端子を、チップヘッダーを中心にして両方向に突出させる場合は、チップヘッダーに繋がっている金属板の領域を、リード入出力端子分だけ少なくして形成する事になる。
この参考例の発明では、図１０に示すように、赤外線を透過する一方、可視光をカットする染料を混ぜた熱硬化性樹脂９７０で、リードフレーム９０１に搭載されたＰＤチップ９０２（図９参照）およびＩＣチップ９０４（図９参照）を囲む様に、モールド成型を行い、モールドパッケージ９１５を形成するようになっている。尚、樹脂成型は、モールド成型と同じ意味であり、樹脂封止とも同じ意味である。また、樹脂成型工程とは、モールド成型（樹脂成型）を行う工程のことをいう。
尚、図１０において斜線で示すモールド樹脂領域は、モールドパッケージ９１５の両側に形成した、タイバー部９１２迄流れるが、タイバー部９１２から外にはモールド樹脂が流れないので、タイバー部９１２より外の領域のリード入出力端子９１３及び金属板９１１にはモールド樹脂が付着しない。一方、上記モールドパッケージ９１５からタイバー部９１２迄は、リードフレームの厚み分の領域にモールド樹脂が充填されている。
この状態で、モールドパッケージ９１５と、タイバー部９１２の間に充填されたリード厚み部分のモールド樹脂領域（斜線部分）９２１をレジンカットする。レジンカットは、金型抜き落とし方式や、ブラスター方式（細かい粒や水を吹き付ける方法）にて、モールド樹脂領域（斜線部分）９２１を除去することにより行う。尚、周辺樹脂切除は、レジンカットと同じ意味である。また、周辺樹脂切除領域は、レジンカット（周辺樹脂切除）を行うモールド樹脂領域のことである。また、半導体製造装置は、リモコン受光ユニットを含む。また、モールドパッケージ９１５は、樹脂モールド本体に対応し、図１０のモールドパッケージ９１５の左の辺は、第１の辺に対応し、図１０のモールドパッケージ９１５の右の辺は、第２の辺に対応する。また、図１０のモールドパッケージ９１５の左の辺方向のレジンカット領域は、第１部分に対応し、図１０のモールドパッケージ９１５の右の辺方向のレジンカット領域は、第２部分に対応する。また、図１１の９２３／９２５の間の空間部分は、貫通凹に対応し、図１１の９２３／９２５部分は、第１金型に対応し、図１１の９２２部分は、第２金型に対応する。また、電子機器は、リモコン受光ユニットを含む、本発明のモールド構造を持った電子部品全般のことをいう。
図１１は、図１０のＡＡ’線断面図に相当する部分を、金型で挟んだ状態の図であり、金型抜き落とし方式の場合における、金型と、製品の関係を示す図である。
図１１に示すように、金型９２３,９２５で製品を支えると共に、金型９２４でタイバー部９１２を挟み込んで製品を固定する。この状態で、金型パンチ９２２を矢印ａの方向に動かして、斜線で示すモールド樹脂領域９２１を抜き落とす。ここで、金型と、製品との位置関係であるが、抜き落とし方式の為、金型９２３と、金型９２５との間隔は、モールド樹脂領域（斜線部分）９２１の幅以上の長さになっている。また、金型パンチ９２２の幅は、モールド樹脂領域（斜線部分）９２１より狭くなっている。このことから、金型パンチ９２２と、金型９２３,９２５の間には、隙間があいており、抜き落としが可能になっている。
尚、この隙間をあけないと、モールド樹脂領域（斜線部分）９２１を、金型でカットする状態となり、製品と金型の位置精度ずれによって樹脂残りが発生することになる。続いて、タイバー部９１２をカットして、リード入出力端子９１３および金属板９１１を折り曲げ加工する。
図１２Ａ〜Ｄは、参考例の装置の一部を示す図である。詳しくは、図１２Ａは、装置のモールドパッケージ９１５の上面図であり、図１２Ｂは、モールドパッケージ９１５の左側面図であり、図１２Ｃは、モールドパッケージ９１５の右側面図であり、図１２Ｄは、下側側面図である。
図１２Ａに示すように、金属板９１１を、モールドパッケージ９１５の表面を覆う様に形成することにより、耐電磁ノイズ特性を確保出来る様にしている。
上記参考例の製品において、レジンカット工程にてモールド樹脂領域（斜線部分、以下切除部分という）９２１の抜き落としを行う際、切除部分９２１の樹脂が、金型９２３と金型９２５の間に抜き落ちるのが通常であるが、切除部分９２１が、金型パンチ９２２と、金型９２３或いは金型９２５との間に挟まって、切除部分９２１が、モールドパッケージ９１５或いはタイバー部９１２に繋がったままとなる現象が発生する事がある。
ここで、樹脂が繋がった状態を放置すると、次工程のタイバーカット工程で金型又は製品が破損する。したがって、レジンカット工程での樹脂残りは、手作業等で抜き落とすリカバリー作業が、必要不可欠である。このため、製造コストの増大や、サイクルタイムの増大を招くという課題がある。したがって、従来技術の問題点を解決する為、切除部分９２１の形状を工夫して確実に金型で抜き落とすモールド構造を構築することが必要不可欠になる。
そこで、本発明の課題は、レジンカットの際、樹脂残留が起こりにくい半導体装置の製造方法を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
素子搭載部を有するリードフレームの上記素子搭載部に半導体素子を搭載する素子搭載工程と、
上記リードフレームの上記素子搭載部上と、上記素子搭載部の周辺領域とに熱硬化性樹脂からなる樹脂モールドを同時に成形する樹脂成型工程と、
上記樹脂モールドにおいて上記周辺領域に位置する周辺樹脂領域を切除する周辺樹脂切除工程と
を備え、
上記周辺樹脂領域の厚さは、上記リードフレームの厚さよりも厚いことを特徴としている。
上記半導体素子とは、電子部品をさし、例えば、ＩＣチップ、ＰＤチップ、ＰＴチップ、ＧＬチップ等をさす。
また、一実施形態では、
上記周辺樹脂領域は、塊状であり、
上記周辺樹脂切除工程の前、上記周辺樹脂領域と、上記リードフレームにおいて上記素子搭載部上に位置する樹脂モールド本体部とは、板状の連結部によって連結している。
また、一実施形態では、
上記リードフレームは、タイバー部を有し、
上記周辺樹脂切除工程の前、上記周辺樹脂領域は、上記リードフレーム上における上記素子搭載部と上記タイバー部との間に位置している。
また、一実施形態では、
上記素子搭載部は、略矩形の形状を有し、
上記周辺樹脂切除工程の前、上記周辺樹脂領域は、上記素子搭載部の第１の辺に垂直な方向に延在している第１部分を有している。
また、一実施形態では、
上記素子搭載部は、略矩形の形状を有し、
上記周辺樹脂切除工程の前、上記周辺樹脂領域は、
上記素子搭載部の第１の辺に垂直な方向に延在している第１部分と、
上記素子搭載部の第２の辺に垂直な方向に延在している第２部分と
を有している。
また、一実施形態では、
上記連結部の厚さは、上記リードフレームの厚さよりも薄い。
また、一実施形態では、
上記周辺樹脂切除工程の前、上記周辺樹脂領域は、上記リードフレームの一方側の表面から上記リードフレームに厚さ方向に突出している。
また、一実施形態では、
上記周辺樹脂領域は、略直方体の形状を有している。
また、一実施形態では、
周辺樹脂切除工程は、上記樹脂成型工程後の製造途中の半導体装置に、貫通凹部を有する第１金型を、その貫通凹部が上記周辺樹脂領域に上記リードフレームの厚さ方向に重なるように固定した後、第２金型を上記リードフレームの厚さ方向に移動させて、上記樹脂モールドから上記周辺樹脂領域を分離した後、分離した上記周辺樹脂領域を、上記貫通凹部を通過させることによって行い、
上記周辺樹脂切除工程の前、上記周辺樹脂領域の厚さ方向と上記樹脂モールド本体の幅方向とを含む断面における上記周辺樹脂領域の対角寸法は、上記断面における上記貫通凹部の開口の距離よりも大きい。
また、一実施形態では、
周辺樹脂切除工程は、上記樹脂成型工程後の製造途中の半導体装置に、貫通凹部を有する第１金型を、その貫通凹部が上記周辺樹脂領域に上記リードフレームの厚さ方向に重なるように固定した後、第２金型を上記リードフレームの厚さ方向に移動させて、上記樹脂モールドから上記周辺樹脂領域を分離した後、分離した上記周辺樹脂領域を、上記貫通凹部を通過させることによって行い、
上記周辺樹脂領域の厚さは、上記第１金型が上記第２金型に上記リードフレームの表面に平行な方向に重なっている際の第１金型と第２金型の最小距離よりも小さい。
また、本発明の電子機器は、
本発明の半導体装置の製造方法によって製造された半導体装置を備えることを特徴としている。
上記電子機器には、例えば、リモコン受光ユニットや、ＣＭＯＳイメージセンサー等が含まれる。
本発明の半導体装置の製造方法によれば、モールドパッケージ本体と、タイバー部間の樹脂領域を確実に抜き落とす事が出来る。したがって、樹脂残り除去のリカバリーをする必要がなく、安定した生産および品質の確保を実現することができる。
樹脂モールドされた半導体装置を示す図である。 図１のＢＢ’線断面図である。 本発明の一実施形態で製造させる半導体装置の途中状態を示す図である。 第２実施形態の半導体装置の製造方法によって、トランスファモールド成形によって形成された、樹脂レジンカット前の状態での樹脂モールドされた半導体装置の一部を示す断面図である。 第３実施形態の半導体装置の製造方法によって、トランスファモールド成形によって形成された、樹脂レジンカット前の樹脂モールドされた状態での半導体装置の一部を示す断面図である。 第４実施形態の半導体装置の製造方法によって、トランスファモールド成形によって形成された、樹脂レジンカット前の状態での樹脂モールドされた半導体装置の一部を示す断面図である。 第４実施形態の半導体装置の製造方法によって切除された切除部分の抜け落ちの一態様を示す図である。 比較例のリモコン受光ユニットのリードフレームの全体図である。 比較例の製品１個当りのリードフレーム詳細図である。 比較例のモールドパッケージを示す図である。 図１０のＡＡ’線断面図に相当する部分を、金型で挟んだ状態の図である。 参考例の装置の一部を示す図である。 参考例の装置の一部を示す図である。 参考例の装置の一部を示す図である。 参考例の装置の一部を示す図である。
以下、本発明を図示の形態により詳細に説明する。
図１は、樹脂モールドされた半導体装置を示す図である。
この半導体装置は、トランスファモールド法により、リードフレーム２８０上に搭載された電気部品を封止して、レンズ付きの任意の成形形状に形成されたモールドパッケージ（全モールド樹脂領域）２２７を有する。トランスファモールドに使用するエポキシ樹脂は、トランスファモールドの射出時は非常に粘度が柔らかくなる。トランスファモールド法により、所定の成形形状領域の他、歯止めのあるタイバー部２３９迄、樹脂を充填する。その際、トランスファモールド法で、モールドパッケージ本体２３８と、タイバー部２３９との間の周辺樹脂領域２２８にもモールド樹脂を充填する。
この樹脂領域２２８は、完成品には不必要な部分であり、モールド工程で樹脂を充填しない様にするのが良いのだが、完全に封をしてしまうと、モールドパッケージ本体２３８に気泡が発生するという問題が発生する。したがって、モールドパッケージ本体２３８からタイバー部２３９に繋がる樹脂領域２２８を、確保する必要がある。
尚、上記説明では、モールドパッケージ本体から繋がる不要な樹脂領域２２８は１方向だが、対称に２方向に成形しても良く、また、大型ＬＳＩ等のように、４方向に展開して形成しても良い。
図２は、図１のＢＢ’線断面図であり、第１実施形態の半導体装置の製造方法によって、トランスファモールド成形によって形成された、樹脂レジンカット前の状態での樹脂モールドされた半導体装置の一部を示す断面図である。尚、図２および以下の４〜６の断面図は、モールドパッケージ本体の幅方向と、リードフレームの上面の法線方向とを含む断面図であるものとする。
図２に示す製造途中の半導体装置の全モールド樹脂領域２２７は、トランスファモールド成形で使用する金型の形状を、予め図２に図示すると共に以下に詳細に説明する全モールド樹脂領域２２７の形状に対応する形状にしておくことで、容易に形成されることができる。
上記全モールド樹脂領域２２７は、モールドパッケージ本体２３８と、不要な上記周辺樹脂領域（以下、切除部分という）２２８とを有する。上記全モールド樹脂領域２２７の不要な切除部分２２８は、モールドパッケージ本体２３８からタイバー部２３９に繋がっている。全モールド樹脂領域２２７の切除部分２２８は、レジンカット金型にて除去する。以下、その方法について説明する。
図２に示すように、先ず、切除部分２２８の切除まえの半導体装置を、金型ダイ２２９および金型ダイ２３０で支える。次に、金型ストリッパ２３１でタイバー部２３９を含むリードフレームを挟み込んで、半導体装置を固定する。次に、金型パンチ２３２を、リードフレームの厚さ方向に、上下させて、動作させて、全モールド樹脂領域２２７の不要な切除部分２２８を下方向に抜き落とす。
図２に示すように、上記切除部分２２８は、半導体装置のモールドパッケージ本体２３８の幅方向とリードフレームの表面の法線方向とを含む断面において、金型ダイ２２９および金型ダイ２３０における略互いに平行に位置するライン２３４と２３５の隙間に対して、切除部分２２８の厚み方向の対角位置２３６と対角位置２３７との間の距離（対角寸法）が長くなっている。このようにして、抜き落としの工程において、切除部分２２８が、斜めになって、金型ダイ２２９と金型ダイ２３０との間に詰まったり、金型パンチ２３２と、金型ダイ２２９または２３０との間に挟まり、切除部分２２８がモールドパッケージ本体２３８やタイバー部２３９に繋がったままになって、抜き落ちない現象を防止している。
また、モールドパッケージ本体２３８と、切除部分２２８とを切り離す際のモールドパッケージ本体２３８に対する応力緩和の為、モールドパッケージ本体２３８と、切除部分２２８とを連結する連結部分２５０の樹脂の厚みを薄くしている。
尚、厚さＴが、Ｔ=０.４ｍｍのリードフレーム材の場合は、連結部分２５０を、０.１ｍｍ程度の厚み迄薄くすれば、モールドパッケージ本体２３８にクラックが発生しないことが確認された。また、図２においては、切除部分２２８は、リードフレームから下方向に突出しているが、この発明では、切除部分は、リードフレームの両側に突出させても何ら問題なく、下方向に突出している場合と同様の作用効果を奏することができる。尚、切除部分の突出方向は、パッケージ本体から切除部分にかけて同時に成形するトランスファモールド成形における金型の形状を適宜適切に調整することにより、容易に実現できる。
また、この発明では、周辺樹脂領域（切除部分）３２８は、図３に示すように、リードフレーム３１０の両側に突出させるように成形することもできる。また、この場合、切除部分３２８を縦長の形状にすると、金型パンチ（図示せず）での落とし込みをより安定して行うことができる。
図４は、第２実施形態の半導体装置の製造方法によって、トランスファモールド成形によって形成された、樹脂レジンカット前の状態での樹脂モールドされた半導体装置の一部を示す断面図である。
図４に示すパッケージ本体４３９、繋ぎ（連結部）４４０および周辺樹脂領域（以下、切除部分という）４４１は、それらの形状に対応する金型を使用したトランスファモールド成形によって、同時に成形するようになっている。
この半導体装置は、モールドパッケージ本体４３９と、切除部分４４１とを連結する繋ぎ４４０の厚さが、リードフレーム４５０の厚みと同一になっている。上記リードフレーム４５０の厚みの薄い製品の場合、例えば、リードフレーム４５０の厚さｔが、ｔ=０.１ｍｍであれば、樹脂の硬度が８５程度であれば、繋ぎ４４０の部分の厚さが、リードフレーム４５０の厚みであっても、クラックの問題が発生することがない。この場合、金型の構造を格段に簡易な構造にすることができて、金型の製造コストを低減することができる。
概略的には、本発明者は、再度図１１に示す比較例を参照して、切除部分（周辺樹脂領域に相当）９２１がモールドパッケージ９１５或いはタイバー部９１２に繋がる現象が、特に、リードの厚みが薄く（例えば０.１ｍｍ）、金型パンチ９２２と、金型９２３或いは金型９２５との隙間が広い（例えば０.１ｍｍ以上）製品に発生し易いことを、突きとめ発見した。
詳しくは、本発明者は、繋ぎ４４０の厚さと、モールドパッケージ本体４３９のクラック発生の有無についての調査を行った。
それによると、樹脂の硬度が、８０以上９０以下では、繋ぎの厚さが、０.１ｍｍから０.４ｍｍの範囲では、リードフレームの厚さが如何なる厚さであっても、モールドパッケージ本体にクラックが発生することがない一方、繋ぎの厚さが、０.４ｍｍを超えると、モールドパッケージ本体にクラックが発生することがあった。このことから、樹脂の硬度が、８０以上９０以下では、繋ぎの厚さを、０.１ｍｍ以上０.４ｍｍにすれば、モールドパッケージ本体にクラックが発生することがなくて、良好な製品を製造できる。
また、このことから、繋ぎの厚さを、０.１ｍｍ以上０.４ｍｍにすれば、繋ぎの厚さが、リードフレームの厚さ以下である場合のみならず、リードフレームの厚さより厚い場合でも、モールドパッケージ本体にクラックが発生することがなくて、良好な製品を製造できる。
図５は、第３実施形態の半導体装置の製造方法によって、トランスファモールド成形によって形成された、樹脂レジンカット前の樹脂モールドされた状態での半導体装置の一部を示す断面図である。
図５に示すパッケージ本体５４３、繋ぎ（連結部）５４０および周辺樹脂領域（以下、切除部分という）５４１は、それらの形状に対応する金型を使用したトランスファモールド成形によって、同時に成形するようになっている。
図５に示すように、第３実施形態では、製造途中の半導体装置の切除部分５４１の突出方向が、リードフレーム５５０の上面方向（モールドパッケージ上面方向）である点が、第１実施形態の半導体装置と異なる。すなわち、この半導体装置は、切除部分５４１の突出方向が、モールドパッケージ本体５４３のレンズ５４４方向であり、切除部分５４１の突出方向が、図２に示す第１実施形態と比較して反対である点が異なる。
尚、金型でリードフレームを挟み込む構造は、第１実施形態と同一である。切除部分５４１の対角寸法が金型の開口寸法以上であれば、切除部分５４１の突出方向が第１実施形態の逆であっても、第１実施形態と同様、切除部分が抜け落ちないという課題を、解消することができる。
図６は、第４実施形態の半導体装置の製造方法によって、トランスファモールド成形によって形成された、樹脂レジンカット前の状態での樹脂モールドされた半導体装置の一部を示す断面図である。
図６に示すパッケージ本体６３９、繋ぎ（連結部）６４０および周辺樹脂領域（以下、切除部分という）６４１は、それらの形状に対応する金型を使用したトランスファモールド成形によって、同時に成形するようになっている。
図６に示す製造途中の半導体装置も、図２に示す製造途中の半導体装置同様、リードフレームを挟み込んで金型パンチ６４３で切除部分を抜き落とすようになっている。
相違点は、切除部分６４１の構造である。詳しくは、図６に示す半導体装置では、トランスファモールド成形の金型の形状を調整することで、切除部分６４１の厚さは、金型パンチ６４３のモールドパッケージ本体６３９側の金型ダイ６４５に対向する金型パンチ面６４７と、金型ダイ面６４８とのモールドパッケージ本体６３９の幅方向の隙間よりも大きく、かつ、金型パンチ６４３の金型ダイ６４６側（タイバー部側）の金型パンチ面６４９と、金型ダイ６４６の金型パンチ６４３側の金型ダイ面６５０との上記幅方向の隙間よりも大きい寸法に設定されている。
切除部分６４１の厚さをこのように設定すると、図７に示すように、切除部分６４１の抜き落しの際に、切除部分が９０°回転したとしても、二つの金型６４３,６４６との間に挟まれることがなく、また、二つの金型６４５,６４３との間に挟まれることもない。すなわち、切除部分６４１が、上記二つの隙間のいずれにも挟まれない可能性を格段に大きくすることができる。したがって、切除部分６４１が、モールドパッケージ本体６３９やタイバー部６５２に繋がったままと言う現象を略確実に回避できる。すなわち、図６,７に示す例では、切除部分６４１の厚さが、上記二つの隙間のいずれの隙間よりも大ききから、同隙間に切除部分６４１が挟み込まれて、モールドパッケージ本体６３９やタイバー部６５２に繋がったままと言う現象を回避できるのである。
尚、図２に示す切除部分２２８は、４５°以上は傾かないで抜き落としされるのに対し、図６に示す切除部分６４１は、９０°迄傾いたとしても、金型パンチ６４３と、金型ダイ６４５または金型ダイ６４６との隙間に挟み込まれる事がない。したがって、図６に示す場合では、確実に抜き落としが可能であると共に、図２に比べて突出量が小さいので樹脂使用量が少なくて製造コストを低減できる。
２２７ 全モールド樹脂領域
２２８,３２８,４４１,５４１,６４１ 切除部分
２３８,４３９,５４３,６３９ モールドパッケージ本体
２３９,６５２ タイバー部
２２９,２３０,６４５,６４６ 金型ダイ
２３１ 金型ストリッパ
２３２,６４３ 金型パンチ
２５０ 連結部分
２８０,３１０,４５０,５５０ リードフレーム
４４０,５４０,６４０ 繋ぎ

Claims (11)

  1. 素子搭載部を有するリードフレームの上記素子搭載部に半導体素子を搭載する素子搭載工程と、
    上記リードフレームの上記素子搭載部上と、上記素子搭載部の周辺領域とに熱硬化性樹脂からなる樹脂モールドを同時に成形する樹脂成型工程と、
    上記樹脂モールドにおいて上記周辺領域に位置する周辺樹脂領域を切除する周辺樹脂切除工程と
    を備え、
    上記周辺樹脂領域の厚さは、上記リードフレームの厚さよりも厚いことを特徴とする半導体製造装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    上記周辺樹脂切除工程の前、上記周辺樹脂領域と、上記リードフレームにおいて上記素子搭載部上に位置する樹脂モールド本体部とは、板状の連結部によって連結していることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    上記リードフレームは、タイバー部を有し、
    上記周辺樹脂切除工程の前、上記周辺樹脂領域は、上記リードフレーム上における上記素子搭載部と上記タイバー部との間に位置していることを特徴とする半導体装置の製造方法。
  4. 請求項２または３に記載の半導体装置の製造方法において、
    上記素子搭載部は、略矩形の形状を有し、
    上記周辺樹脂切除工程の前、上記周辺樹脂領域は、上記素子搭載部の第１の辺に垂直な方向に延在している第１部分を有していることを特徴とする半導体装置の製造方法。
  5. 請求項２から４までのいずれか１項に記載の半導体装置の製造方法において、
    上記素子搭載部は、略矩形の形状を有し、
    上記周辺樹脂切除工程の前、上記周辺樹脂領域は、
    上記素子搭載部の第１の辺に垂直な方向に延在している第１部分と、
    上記素子搭載部の第２の辺に垂直な方向に延在している第２部分と
    を有していることを特徴とする半導体装置の製造方法。
  6. 請求項２から５までのいずれか１項に記載の半導体装置の製造方法において、
    上記連結部の厚さは、上記リードフレームの厚さよりも薄いことを特徴とする半導体装置の製造方法。
  7. 請求項２から６までのいずれか１項に記載の半導体装置の製造方法において、
    上記周辺樹脂切除工程の前、上記周辺樹脂領域は、上記リードフレームの一方側の表面から上記リードフレームに厚さ方向に突出していることを特徴とする半導体装置の製造方法。
  8. 請求項２から７までのいずれか１項に記載の半導体装置の製造方法において、
    上記周辺樹脂領域は、略直方体の形状を有していることを特徴とする半導体装置の製造方法。
  9. 請求項２から８までのいずれか１項に記載の半導体装置の製造方法において、
    周辺樹脂切除工程は、上記樹脂成型工程後の製造途中の半導体装置に、貫通凹部を有する第１金型を、その貫通凹部が上記周辺樹脂領域に上記リードフレームの厚さ方向に重なるように固定した後、第２金型を上記リードフレームの厚さ方向に移動させて、上記樹脂モールドから上記周辺樹脂領域を分離した後、分離した上記周辺樹脂領域を、上記貫通凹部を通過させることによって行い、
    上記周辺樹脂切除工程の前、上記周辺樹脂領域の厚さ方向と上記樹脂モールド本体の幅方向とを含む断面における上記周辺樹脂領域の対角寸法は、上記断面における上記貫通凹部の開口の距離よりも大きいことを特徴とする半導体装置の製造方法。
  10. 請求項２から８までのいずれか１項に記載の半導体装置の製造方法において、
    周辺樹脂切除工程は、上記樹脂成型工程後の製造途中の半導体装置に、貫通凹部を有する第１金型を、その貫通凹部が上記周辺樹脂領域に上記リードフレームの厚さ方向に重なるように固定した後、第２金型を上記リードフレームの厚さ方向に移動させて、上記樹脂モールドから上記周辺樹脂領域を分離した後、分離した上記周辺樹脂領域を、上記貫通凹部を通過させることによって行い、
    上記周辺樹脂領域の厚さは、上記第１金型が上記第２金型に上記リードフレームの表面に平行な方向に重なっている際の第１金型と第２金型の最小距離よりも小さいことを特徴とする半導体装置の製造方法。
  11. 請求項１から１０までのいずれか１項に記載の半導体装置の製造方法によって製造された半導体装置を備えることを特徴とする電子機器。
JP2009270317A 2009-11-27 2009-11-27 半導体装置の製造方法 Expired - Fee Related JP5507220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009270317A JP5507220B2 (ja) 2009-11-27 2009-11-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009270317A JP5507220B2 (ja) 2009-11-27 2009-11-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011114224A true JP2011114224A (ja) 2011-06-09
JP5507220B2 JP5507220B2 (ja) 2014-05-28

Family

ID=44236319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009270317A Expired - Fee Related JP5507220B2 (ja) 2009-11-27 2009-11-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5507220B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621127A (ja) * 1992-07-03 1994-01-28 Nec Kyushu Ltd 樹脂モールドｉｃ用封入金型

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621127A (ja) * 1992-07-03 1994-01-28 Nec Kyushu Ltd 樹脂モールドｉｃ用封入金型

Also Published As

Publication number Publication date
JP5507220B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
CN102190278B (zh) 半导体装置及传声器
US9633773B2 (en) Thin film common mode filter and method of manufacturing the same
US20140227830A1 (en) Method for fabricating quad flat non-leaded package structure with electromagnetic interference shielding function
US7348551B2 (en) Remote-control light receiving unit and electronic apparatus using the same
CN106301283A (zh) 声表面波滤波器的封装结构及制作方法
JP2012159935A (ja) 電子部品モジュール、電子部品モジュールの製造方法、多機能カード
EP3232467B1 (en) Semiconductor package
DE102010043189A1 (de) Integrierter akustischer Schalltrichter und Leitungsrahmen
US20070138373A1 (en) Lead terminal leadout type electronic component, manufacturing method therefor and electronic equipment
CN102153045A (zh) 具微机电元件的封装结构及其制法
JP2007123650A (ja) 半導体装置
CN104811889A (zh) 一种mems麦克风封装器件及其组装方法
US20140367810A1 (en) Open Cavity Substrate in a MEMS Microphone Assembly and Method of Manufacturing the Same
JP5507220B2 (ja) 半導体装置の製造方法
TWI538113B (zh) 微機電晶片封裝及其製造方法
US10373898B2 (en) Semiconductor device and method of manufacturing the same
CN108352389B (zh) 固态成像装置与固态成像设备
JPWO2016084395A1 (ja) 撮像装置
CN204518085U (zh) 一种mems麦克风封装器件
JP2009302195A (ja) リードフレーム及びこのリードフレームを用いて形成されたリモコン受光ユニットを搭載した電子機器
JP5121576B2 (ja) 遠隔制御用受光装置および電子機器
KR20210004762A (ko) 마이크로폰
TWI264090B (en) Method for manufacturing semiconductor device having shielding case, electronic equipment using the semiconductor device, and shielding case attaching method
US6600216B1 (en) Structure of a pin platform for integrated circuit
US8969135B2 (en) Semiconductor device and method of assembling same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140319

R150 Certificate of patent or registration of utility model

Ref document number: 5507220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees