JP2011113506A - タッチパネル入力装置、タッチパネルの駆動装置、タッチパネルの駆動方法及びシステムディスプレイ - Google Patents

Abstract

【課題】静電容量結合方式のタッチパネルにおいて、タッチ領域における電気的なノイズによるタッチの誤検知を防ぐ。
【解決手段】タッチパネル入力装置６は、接触体がタッチするタッチ領域に２次元配列された複数のキャパシタＣ_１１〜Ｃ_ｍｎと、前記複数のキャパシタの各々を順次選択する選択回路７，８と、前記選択回路によって選択された前記キャパシタを充電する充電回路９４と、前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路９５と、前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路９３と、前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路９６と、を備える。
【選択図】図７

Description

本発明は、静電容量結合方式によるタッチパネル入力装置と、そのタッチパネルの駆動装置と、そのタッチパネルの駆動方法と、そのタッチパネル入力装置を備えたシステムディスプレイに関する。

従来の静電容量結合方式によるタッチパネルにおいては、タッチ領域に生じる静電容量の変化を検知することによりタッチの有無を判断していた。具体的には、タッチパネルの基板の表面に複数のＸ座標電極（Ｘ１〜Ｘ６）が設けられている。そして、複数のＹ座標電極（Ｙ１〜Ｙ８）が絶縁膜を介してＸ座標電極と直交するように設けられている。各Ｘ座標電極及び各Ｙ座標電極の一端は、容量検出回路（４０１）に接続され、他端は接地されている。制御回路（６）が一方のスイッチ（４０３）をＯＮ、他方のスイッチ（４０４）をＯＦＦにすると、電流源（４０２）とＸ座標電極、Ｙ座標電極の何れかと接続される。例えば、一本のＸ座標電極が電流源に接続されると、Ｘ電極とその周囲のＹ電極との間に静電容量（Ｃｓ）が生じる。そして、静電容量に電荷がチャージされて電極の電圧が上昇する。電極の電圧が所定値に達すると、比較器（４０６）がスイッチに信号を出力し充電に要した時間が計測される。そして、スイッチ（４０４）がＯＮ、スイッチ（４０３）がＯＦＦに切り替わり、静電容量にチャージされていた電荷がディスチャージされる。この一連の動作を、接続する電極を順次選択しながら繰り返していく。

このタッチパネルが駆動しているとき、タッチ領域を指でタッチすると、電極から指に電荷が流れ込む。そして、Ｘ座標電極及びＹ座標電極と指との間に新たな静電容量が生じたのと同様の状態になる。このため、指の下を通る電極にはタッチをしていない時よりも多くの電荷が流れ込むようになる。そして、電極の電圧が所定値に達するまでの充電時間が長くなる。この長くなった充電時間を制御回路（７）で検知することによりタッチの有無を判断する（特許文献１参照）。

特開２００９−０９８９４２号公報

ところで、この方式のタッチパネルでは外部からの電気的なノイズの影響を受け易い。そのため、例えば液晶表示装置上にタッチパネルが積層された構成の場合、液晶表示装置からの電気的なノイズの影響を受けて、制御回路で検知される充電時間が実際の充電時間と異なってしまう場合がある。すると、タッチパネルはタッチされていないにも関わらずタッチを誤検知してしまうことがある。
そこで、本発明が解決しようとする課題は、静電容量結合方式のタッチパネルにおいて、タッチ領域における電気的なノイズによるタッチの誤検知を防止することである。

以上の課題を解決するため、本発明の一の態様によれば、
接触体がタッチするタッチ領域に２次元配列された複数のキャパシタと、
前記複数のキャパシタの各々を順次選択する選択回路と、
前記選択回路によって選択された前記キャパシタを充電する充電回路と、
前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を備えることを特徴とするタッチパネル入力装置が提供される。

好ましくは、前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備える。
好ましくは、前記制御回路は、前記複数のキャパシタの何れか１つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しない。
好ましくは、前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第１判定回路と、前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第２判定回路と、を備える。

本発明の他の態様によれば、
接触体がタッチするタッチ領域を有し、該タッチ領域に２次元配列された複数のキャパシタを有するタッチパネルを駆動するタッチパネルの駆動装置において、
前記複数のキャパシタの各々を順次選択する選択回路と、
前記選択回路によって選択された前記キャパシタを充電する充電回路と、
前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を備えることを特徴とするタッチパネルの駆動装置が提供される。

好ましくは、前記タッチパネルの前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備える。
好ましくは、前記制御回路は、前記タッチパネルの前記複数のキャパシタの何れか１つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しない。
好ましくは、前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第１判定回路と、前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第２判定回路と、を備える。

本発明の他の態様によれば、
接触体がタッチするタッチ領域を有し、該タッチ領域に２次元配列された複数のキャパシタを有するタッチパネルを駆動するタッチパネルの駆動方法において、
前記複数のキャパシタの各々を順次選択し、
選択した前記キャパシタの充電を開始し、
前記キャパシタの充電を開始してから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測し、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタの放電を開始し、
前記キャパシタの放電を開始してから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測することを特徴とするタッチパネルの駆動方法が提供される。

好ましくは、前記タッチパネルの前記複数のキャパシタの何れか１つのキャパシタに対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたと判断し、これ以外の場合には前記接触体がタッチされたと判断しない。
好ましくは、前記キャパシタの充電の際に、前記充電電圧が前記上閾値になった場合、前記キャパシタの充電を終了し、前記充電時間の計時を終了し、及び、前記キャパシタの放電を開始し、前記キャパシタの放電の際に、前記充電電圧が前記下閾値になった場合、前記キャパシタの放電を終了するとともに、前記放電時間の計時を終了する。

本発明の他の態様によれば、
ディスプレイパネルと、
接触体がタッチするタッチ領域を有し、該タッチ領域に２次元配列された複数のキャパシタを有し、前記ディスプレイパネルの表示面側に設けられたタッチパネルと、
前記タッチパネルを駆動する駆動装置と、を備え、
前記駆動装置が、
前記タッチパネルの前記複数のキャパシタの各々を順次選択する選択回路と、
前記選択回路によって選択された前記キャパシタを充電する充電回路と、
前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を有することを特徴とするシステムディスプレイが提供される。

好ましくは、前記タッチパネルの前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備える。
好ましくは、前記制御回路は、前記タッチパネルの前記複数のキャパシタの何れか１つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の前記キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しない。
好ましくは、前記駆動装置が、前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第１判定回路と、前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第２判定回路と、を有する。

本発明によれば、静電容量結合方式のタッチパネルにおいて、タッチ領域における電気的なノイズによるタッチの誤検知を防止することができる。

本発明の実施形態におけるシステムディスプレイを示した分解斜視図である。 同実施形態におけるタッチパネル入力装置を示した概略構成図である。 同実施形態におけるタッチパネル入力装置を示した正面図である。 図３のIV−IV断面図である。 同実施形態における第１の走査回路を示した回路図である。 同実施形態における第２の走査回路を示した回路図である。 同実施形態における静電容量検出回路を示した回路図である。 同実施形態におけるタッチパネル入力装置のタイミングチャートである。 同実施形態におけるタッチパネル入力装置のタイミングチャートである。 同実施形態における第１コンパレータの反転入力端子に入力される電圧の変化を示したグラフである。

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

まず、システムディスプレイ１の構成について説明する。
図１は、システムディスプレイ１の一例の分解斜視図である。図１に示すように、このシステムディスプレイ１は、上ケース２、下ケース３、液晶ディスプレイパネル４、バックライト５、タッチパネル入力装置６等を有する。以下、システムディスプレイ１が組み立てられた状態の構成について具体的に説明する。

下ケース３が上ケース２に対して入子状にして組み付けられている。上ケース２の天板２１には、矩形状の表示窓２２が開口している。下ケース３の底板３１には、矩形状の窓３２が開口している。

上ケース２及び下ケース３の内側には、液晶ディスプレイパネル４及びタッチパネル入力装置６が設けられている。液晶ディスプレイパネル４は、下ケース３の底板３１の上に搭載されている。液晶ディスプレイパネル４は以下のように構成されている。

液晶ディスプレイパネル４は、例えばアクティブマトリクス駆動方式のものである。この液晶ディスプレイパネル４では、上基板４２が下基板４１に対向している。シール材が上基板４２の縁部分に沿って枠状に設けられ、そのシール材が上基板４２と下基板４１との間に挟持され、そのシール材によって上基板４２と下基板４１が接着されている。下基板４１と上基板４２の間であってシール材の内側に液晶が封入されている。下基板４１のサイズは上基板４２のサイズよりも大きいので、下基板４１の一部が上基板４２の縁から突出している。下基板４１と上基板４２が重なった部分が表示領域である。下基板４１の表示領域内の上面には、複数の走査線が互いに平行になって横方向に延びるように設けられているとともに、複数の信号線が互いに平行になって縦方向に延びるように設けられている。走査線と信号線の各交差部に薄膜トランジスタが形成されている。薄膜トランジスタのゲート電極が走査線に接続され、薄膜トランジスタのソース電極、ドレイン電極の一方が信号線に接続され、他方が透明な画素電極に接続されている。複数の画素電極が下基板４１の表面においてマトリクス状に配列されている。一方、上基板４２の両面のうち下基板４１に向き合う面に透明な共通電極が成膜されている。画素電極及び共通電極の表面には、それぞれ配向膜が形成されている。また、上基板４２には、カラーフィルタが形成されている。上基板４２の上には、偏光板４３が貼着されている。

下基板４１のうち上基板４２の縁からはみ出た非表示領域４１ａの上にＦＰＣ４４の一端部が接合されている。また、非表示領域４１ａの上にＩＣチップ４５が表面実装されている。ＩＣチップ４５には、液晶ディスプレイパネル４を駆動するドライバが内蔵されている。ＩＣチップ４５の複数の出力端子には、表示領域から延び出た走査線や信号線がそれぞれ接続されている。また、ＩＣチップ４５の複数の入力端子には、非表示領域４１ａ上に形成された複数の引き回し配線がそれぞれ接続され、これら引き回し配線は、ＦＰＣ４４の一端部から他端部にかけて形成された複数の配線にそれぞれ接続されている。ＦＰＣ４４の他端部に形成されている端子が図示しない電子基板に差し込まれる。

バックライト５は、下ケース３の下側において窓３２を通じて液晶ディスプレイパネル４の下面に対向するように配置されている。具体的には、バックライト５は、液晶ディスプレイパネル４の下基板４１に対向している。バックライト５は、面発光装置であって、液晶ディスプレイパネル４に向けて面発光するものである。バックライト５は、例えば、ＬＥＤ等の点発光素子をマトリクス状に配列したもの、配列されたＬＥＤ等の点発光素子と導光板を組み合わせたもの、冷陰極管等の線状発光素子と導光板を組み合わせたもの、又は、エレクトロルミネッセンス素子等の面発光素子を用いたものである。バックライト５には、ＦＰＣ５１が接続されている。ＦＰＣ５１が図示しない電気基板に接続される。

タッチパネル入力装置６は、タッチパネル６ａ、可撓性回路シート（以下ＦＰＣ）６５及びＩＣチップ６６を有する。ＩＣチップ６６は、ＣＯＧ（Chip On Glass）方式によりタッチパネル６ａに表面実装されている。また、タッチパネル６ａには、ＦＰＣ６５が接合されている。タッチパネル６ａが上ケース２及び下ケース３の内側に収容されている。タッチパネル６ａは、液晶ディスプレイパネル４の表示面の上に重ねられている。つまり、タッチパネル６ａはタッチ領域６１ａを有し、液晶ディスプレイパネル４の偏光板４３の上に重ねられている。タッチパネル６ａの上に、上ケース２が被せてある。タッチパネル６ａが上ケース２の表示窓２２に向き合って、表示窓２２がタッチパネル６ａによって塞がれている。

なお、上記においてはタッチパネル６ａが液晶ディスプレイパネル４の表示面に貼着されているとしたが、液晶ディスプレイパネル４以外のディスプレイの表示面に貼着されていてもよい。例えば、タッチパネル６ａが、有機エレクトロルミネッセンスディスプレイ、プラズマディスプレイ、無機エレクトロルミネッセンスディスプレイ、発光ダイオードディスプレイ、電界放出ディスプレイ、真空蛍光ディスプレイ、陰極線管又は電子ペーパの表示面に貼着されていてもよい。ディスプレイは、ドットマトリクス表示型のディスプレイであってもよいし、セグメントディスプレイであってもよい。また、ディスプレイは、自発光型ディスプレイであってもよいし、透過型ディスプレイであってもよいし、反射型ディスプレイであってもよい。ディスプレイが自発光型又は反射型のディスプレイである場合には、バックライト５が無くともよい。

以下、タッチパネル入力装置６について詳細に説明する。図２は、タッチパネル入力装置６の概略構成図であり、図３は、タッチパネル入力装置６の正面図、図４は、図３のIV−IV断面図である。

タッチパネル６ａは、静電容量結合方式のものである。このタッチパネル６ａでは、図１で示したように、矩形の上基板６２が矩形の下基板６１に対向している。下基板６１の短手方向の長さは上基板６２の短手方向の長さと等しく、下基板６１の長手方向の長さは上基板６２よりも長い。このため、下基板６１の一方の短辺と上基板６２の一方の短辺とを揃えて重ね合わせた状態では、下基板６１の一部が上基板６２の縁から突出している。下基板６１と上基板６２が重なった部分がタッチ領域６１ａである。

下基板６１のタッチ領域６１ａの上面には、図３に示すように、第１電極である複数のＹ電極Ｙ_１〜Ｙ_ｎが設けられている。具体的には、ｎ（ｎ-＝２以上の自然数）本のＹ電極Ｙ_１〜Ｙ_ｎが互いに平行になってタッチ領域６１ａの短手方向に沿って延びるように形成されている。また、タッチ領域６１ａの上面には、第２電極である複数のＸ電極Ｘ_１〜Ｘ_ｍが設けられている。具体的には、ｍ（ｍ-＝２以上の自然数）本のＸ電極Ｘ_１〜Ｘ_ｍが、Ｙ電極Ｙ_１〜Ｙ_ｎに対して直行する方向に延びるように設けられている。

Ｙ電極Ｙ_１〜Ｙ_ｎは、それぞれ複数の電極パターンＹ_１ａ〜Ｙ_ｎａと複数の連結部Ｙ_１ｂ〜Ｙ_ｎｂとを有している。各電極パターンＹ_１ａ〜Ｙ_ｎａと各連結部Ｙ_１ｂ〜Ｙ_ｎｂは、酸化インジウムスズ（ＩＴＯ）等の透明な導電性材料で形成されている。具体的には、略正方形状をした電極パターンＹ_１ａ〜Ｙ_ｎａが、下基板６１上であってタッチ領域６１ａ内にマトリクス状に形成されている。タッチ領域６１ａの短手方向に隣り合う電極パターンＹ_１ａとＹ_１ａ〜両電極パターンＹ_ｎａとＹ_ｎａの間に、連結部Ｙ_１ｂ〜Ｙ_ｎｂが電極パターンＹ_１ａ〜Ｙ_ｎａと一体に形成されている。そして、電極パターンＹ_１ａとＹ_１ａ〜電極パターンＹ_ｎａとＹ_ｎａがそれぞれ導通している。

Ｘ電極Ｘ_１〜Ｘ_ｍは、複数の電極パターンＸ_１ａ〜Ｘ_ｍａと複数のブリッジＸ_１ｂ〜Ｘ_ｍｂとを有している。具体的には、略正方形状をした電極パターンＸ_１ａ〜Ｘ_ｍａが、マトリクス状に並べられている。各電極パターンＸ_１ａ〜Ｘ_ｍａは、Ｙ電極Ｙ_１〜Ｙ_ｎと同様にＩＴＯ等の透明な導電性材料で形成されている。各電極パターンＸ_１ａ〜Ｘ_ｍａはＹ電極Ｙ_１〜Ｙ_ｎと同一面上に形成されている。また、各電極パターンＸ_１ａ〜Ｘ_ｍａは、タッチ領域６１ａの長手方向に隣り合う連結部Ｙ_１ｂとＹ_２ｂ〜連結部Ｙ_{（ｎ−１）}ｂとＹ_ｎｂの間にそれぞれ位置している。各電極パターンＸ_１ａ〜Ｘ_ｍａの一対の角Ｘ_１ｃは、それぞれ下基板６１の両短辺の方向を向いている。そして、タッチ領域６１ａの長手方向に隣り合う電極パターンＸ_１ａとＸ_１ａ〜電極パターンＸ_ｍとＸ_ｍは、連結部Ｙ_１ｂ〜Ｙ_ｎｂに触れない程度に間隔を空けて、互いに角Ｘ_１ｃとＸ_１ｃ〜Ｘ_ｍｃとＸ_ｍｃを向かい合わせている。また、各電極パターンＸ_１ａ〜Ｘ_ｍａのもう一対の角Ｘ_１ｄ〜Ｘ_ｍｄは、それぞれ下基板６１の両長辺の方向を向いている。そして、タッチ領域６１ａの短手方向に隣り合う電極パターンＸ_１ａとＸ_２ａ〜Ｘ_{（ｍ−１）}ａとＸ_ｍａは、わずかに間隔を空けて互いにその角Ｘ_１ｄとＸ_２ｄ〜角Ｘ_{（ｍ−１）}ｄとＸ_ｍｄを向かい合わせている。

Ｙ電極Ｙ_１〜Ｙ_ｎ及び電極パターンＸ_１ａ〜Ｘ_ｍａの上には、図４に示すように絶縁膜６３がべた一面に成膜され、Ｙ電極Ｙ_１〜Ｙ_ｎ及び電極パターンＸ_１ａ〜Ｘ_ｍａが絶縁膜６３によって被覆されている。絶縁膜６３の上面から電極パターンＸ_１ａ〜Ｘ_ｍａにかけて金属製のブリッジＸ_１ｂ〜Ｘ_ｍｂが設けられている。具体的には、コ字状に形成されたブリッジＸ_１ｂ〜Ｘ_ｍｂの一端が、絶縁膜６３を貫通すると共に、タッチ領域６１ａの長手方向に隣り合う電極パターンＸ_１ａとＸ_１ａ〜電極パターンＸ_ｍａとＸ_ｍａの一方に角Ｘ_１ｃ〜Ｘ_ｍｃで接触している。そして、ブリッジＸ_１ｂ〜Ｘ_ｍｂの他端が、隣り合う電極パターンＸ_１ａとＸ_１ａ〜電極パターンＸ_ｍａとＸ_ｍａの他方に角Ｘ_１ｃ〜Ｘ_ｍｃで接触している。そして、電極パターンＸ_１ａとＸ_１ａ〜電極パターンＸ_ｍａとＸ_ｍａがそれぞれ導通している。このようにしてＸ電極Ｘ_１〜Ｘ_ｍが設けられている。

Ｘ電極Ｘ_１の各ブリッジＸ_１ｂは、連結部Ｙ_１ｂ〜Ｙ_ｎｂの上を跨ぎ、Ｙ電極Ｙ_１〜Ｙ_ｎとそれぞれ交差している。また、他のブリッジＸ_２ｂ〜Ｘ_ｍｂも、連結部Ｙ_１ｂ〜Ｙ_ｎｂの上を跨ぎ、Ｙ電極Ｙ_１〜Ｙ_ｎとそれぞれ交差している。そして、ブリッジＸ_１ｂ〜Ｘ_ｍｂ上を覆うように絶縁膜６４がべた一面に成膜されている。絶縁膜６４の上に接着剤が塗布され、上基板６２が貼り合わされている。このようにしてタッチパネル６ａが構成されている。タッチパネル６ａのタッチ領域６１ａにおいては、複数の電極パターンＸ_１ａ〜Ｘ_ｍａと複数の電極パターンＹ_１ａ〜Ｙ_ｎａとが互いに近接して設けられているため、各電極間に容量成分が形成される。この容量成分は各電極パターンＹ_１ａ〜Ｙ_ｎａと各電極パターンＸ_１ａ〜Ｘ_ｍａとに接続される形になり、これをキャパシタＣ_１１〜Ｃ_ｍｎとしたとき、等価回路として図２に示す形となる。これらキャパシタＣ_１１〜Ｃ_ｍｎは、同一面上に２次元配列されている。

図２に示すキャパシタＣ_ｂは、Ｘ電極Ｘ_１〜Ｘ_ｍのうちの、隣り同士の間に形成される容量成分である。ここで、指等の接触体が上基板６２に接触すると、その接触箇所近傍の電極パターンＸ_iａと電極パターンＹ_jａとの間にはキャパシタＣ_ｆが形成される。例えば、図２に示すように、Ｘ電極Ｘ_２とＹ電極Ｙ_２との交差部近傍の上において接触体が上基板６２に接触すると、電極パターンＸ₂ａと電極パターンＹ₂ａとの間、すなわちＸ電極Ｘ_２とＹ電極Ｙ_２との間にキャパシタＣ_ｆが形成される。

タッチパネル６ａには、図１、図３に示したように、ＦＰＣ６５が接続されている。具体的には、下基板６１のうち上基板６２の縁からはみ出た非タッチ領域６１ｂの上にＦＰＣ６５の一端部が接合されている。ＦＰＣ６５は、上ケース２及び下ケース３の内側から上ケース２及び下ケース３の外側に延び出ている。ＩＣチップ６６に電力を供給したり、信号を送信したりするための配線がＦＰＣ６５の一端部から他端部にかけて形成されている。ＦＰＣ６５の先端部には、端子が形成されている。

また、タッチパネル６ａには、ＩＣチップ６６が表面実装されている。具体的には、下基板６１のうち上基板６２の縁からはみ出た非タッチ領域６１ｂの上にＩＣチップ６６が表面実装されている。ＩＣチップ６６の複数の出力端子には、タッチ領域６１ａから延び出たＸ電極_１〜Ｘ_ｍやＹ電極Ｙ_１〜Ｙ_ｎがそれぞれ接続されている。また、ＩＣチップ６６の複数の入力端子には、非タッチ領域６１ｂ上に形成された複数の引き回し配線がそれぞれ接続され、これら引き回し配線は、非タッチ領域６１ｂ上に接合されたＦＰＣ６５の複数の配線にそれぞれ接続されている。ＦＰＣ６５の端子が図示しない電子基板に差し込まれる。

ＩＣチップ６６には駆動装置６ｂが内蔵されている。駆動装置６ｂは、図２に示すように、第１の走査回路７、第２の走査回路８、静電容量検出回路９及び制御回路１０等を備える。

制御回路１０は、第１の走査回路７、第２の走査回路８及び静電容量検出回路９を動作させる。
第１の走査回路７は、Ｙ電極Ｙ_１〜Ｙ_ｎを順次選択する選択回路である。Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されたものが接地され（基準電位になり）、選択されてないものは電気的に浮動状態になる。
第２の走査回路８は、第１の走査回路７によって各Ｙ電極Ｙ_１〜Ｙ_ｎが選択されていている時に、Ｘ電極Ｘ_１〜Ｘ_ｍを順次選択する選択回路である。
静電容量検出回路９は、Ｙ電極Ｙ_１〜Ｙ_ｎのうち第１の走査回路７によって選択されたものと、Ｘ電極Ｘ_１〜Ｘ_ｍのうち第２の走査回路８によって選択されたものとの間に形成されるキャパシタの静電容量を検出する。静電容量検出回路９は、その検出した静電容量を表す信号を出力する。
制御回路１０は、Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されたものと、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものとの交差部近傍におけるタッチの有無を判定する。つまり、制御回路１０は、静電容量検出回路９から入力した信号に基づき、タッチの有無を判定し、その判定結果を表す信号を出力する。例えば、制御回路１０から出力される信号が１ビットであるとすると、タッチが有る場合には、制御回路１０から出力される信号が“１”であり、タッチが無い場合には、制御回路１０から出力される信号が“０”である。ここで、第１の走査回路７及び第２の走査回路８によってＹ電極Ｙ_１及びＸ電極Ｘ_１が選択される際から、第１の走査回路７及び第２の走査回路８によってＹ電極Ｙ_ｎ及びＸ電極Ｘ_ｍが選択される際までの間に、制御回路１０から出力される信号が、タッチ位置の座標を表す。

第１の走査回路７は、図５に示すように、シフトレジスタ７１及びスイッチＳＷ_Ｙ１〜ＳＷ_Ｙｎ等を備える。
Ｙ電極Ｙ_１〜Ｙ_ｎがそれぞれスイッチＳＷ_Ｙ１〜ＳＷ_Ｙｎを介して、基準電位（グランド）に接続されている。スイッチＳＷ_Ｙ１〜ＳＷ_Ｙｎは、それぞれ、Ｙ電極Ｙ_１〜Ｙ_ｎと基準電位との間を開閉（オン・オフ）する。例えば、スイッチＳＷ_Ｙ１〜ＳＷ_Ｙｎは、シフトレジスタ７１から入力される信号がハイレベルのとき閉状態（オン状態）になり、ローレベルのとき開状態（オフ）状態になる。
シフトレジスタ７１は、ｎ個の出力端子を有している。各出力端子には、スイッチＳＷ_Ｙ１〜ＳＷ_Ｙｎがそれぞれ接続されている。シフトレジスタ７１は、セット信号ＳＴ_２の入力に同期して、スイッチＳＷ_Ｙ１〜ＳＷ_Ｙｎを選択する。例えば、ハイレベルのセット信号ＳＴ_２がシフトレジスタ７１に入力される毎に、ハイレベルの信号を出力する出力端子が順次隣へとシフトしていくことによって、スイッチＳＷ_Ｙ１〜ＳＷ_Ｙｎが順次選択される。
また、シフトレジスタ７１は、セット信号ＳＴ_２が入力されてから次にセット信号ＳＴ_２が入力されるまでの間、その選択状態を保持する。
スイッチＳＷ_Ｙ１〜ＳＷ_Ｙｎのうち選択されたものが閉状態（オン状態）となり、Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されたものが基準電位になる。一方、スイッチＳＷ_Ｙ１〜ＳＷ_Ｙｎのうち選択されていないものが開状態（オフ状態）になり、Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されてないものが電気的に浮動状態になる。
セット信号ＳＴ_２は制御回路１０によって出力される。また、制御回路１０がシフトレジスタ７１にクロック信号ＣＫ_１を出力し、シフトレジスタ７１がクロック信号ＣＫ_１に基づき動作する。

第２の走査回路８は、図６に示すように、シフトレジスタ８３、切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍ等を備える。
Ｘ電極Ｘ_１〜Ｘ_ｍは、それぞれ切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍを介して基準電位（グランド）に接続されている。更に、Ｘ電極Ｘ_１〜Ｘ_ｍは、それぞれ切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍを介して配線８４に接続されている。切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍは、それぞれ、Ｘ電極Ｘ_１〜Ｘ_ｍと基準電位との間を開閉する。また、切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍは、それぞれ、Ｘ電極Ｘ_１〜Ｘ_ｍと配線８４との間を開閉する。ここで、切替スイッチＳＷ_Ｘ１は、配線８４と基準電位とを択一的にＸ電極Ｘ_１に導通させる。切替スイッチＳＷ_Ｘ２〜ＳＷ_Ｘｍについても同様である。
シフトレジスタ８３は、ｍ個の出力端子を有している。そして、各出力端子には、スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍがそれぞれ接続されている。また、シフトレジスタ８３は、セット信号ＳＴ_３の入力に同期して、切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍを選択する。例えば、ハイレベルのセット信号ＳＴ_３が入力される毎に、ハイレベルの信号が出力される出力端子が順次隣へとシフトしていくことによって、切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍが順次選択される。
また、シフトレジスタ８３は、セット信号ＳＴ_３が入力されてから次にセット信号ＳＴ_３が入力されるまでの間、その選択状態を保持する。
切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍのうち選択されたものが、配線８４との間を閉じるとともに、基準電位との間を開く。これにより、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものが配線８４に導通するとともに、接地される。一方、切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍのうち選択されていないものが、配線８４との間を開くとともに、基準電位との間を閉じる。これにより、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されていないものが配線８４から遮断されるとともに、接地される。
セット信号ＳＴ_３は制御回路１０によって出力される。また、制御回路１０は、クロック信号ＣＫ_２をシフトレジスタ８３に出力する。

静電容量検出回路９は、図７に示すように、第１判定回路９１、第２判定回路９２、充電回路９４、充電時間計測回路９５、放電回路９３及び放電時間計測回路９６等を備える。
充電回路９４及び充電時間計測回路９５には、制御回路１０によって出力されたセット信号ＳＴ_１が入力される。
充電回路９４は、セット信号ＳＴ_１が入力されると、配線８４を介した充電を開始する。具体的には、充電回路９４は、Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されたものと、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものとの間に形成されるキャパシタに充電する。
第１判定回路９１は、充電回路９４による充電の際に、配線８４の電圧（配線８４の電圧はＸ電極Ｘ_１〜Ｘ_ｍのうち選択されたものの電圧に相当する。以下、同様。）が上閾値Ｖ_ｔｈＨになったら、リセット信号Ｒ_１を出力する。充電回路９４は、リセット信号Ｒ_１が入力されると、充電を終了する。
充電時間計測回路９５は、セット信号ＳＴ_１が入力されることにより計時を開始し、リセット信号Ｒ_１が入力されることにより計時を終了する。充電時間計測回路９５は、セット信号ＳＴ_１が入力されてからリセット信号Ｒ_１が入力されるまでの時間を計測する。充電時間計測回路９５は、計測した時間を表す信号を制御回路１０に出力する。充電時間計測回路９５によって計測された時間は、Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されたものと、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものとの間に形成されるキャパシタの静電容量値に対応している。
放電回路９３は、リセット信号Ｒ_１がセット信号として入力されると、配線８４を介した放電を開始する。具体的には、放電回路９３は、Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されたものと、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものとの間に形成されるキャパシタを放電する。
第２判定回路９２は、放電回路９３による放電の際に、配線８４の電圧が下閾値Ｖ_ｔｈＬになったら、リセット信号Ｒ_２を出力する。放電回路９３は、リセット信号Ｒ_２が入力されると、放電を終了する。
放電時間計測回路９６は、リセット信号Ｒ_１が入力されることにより計時を開始し、リセット信号Ｒ_２が入力されることにより計時を終了する。放電時間計測回路９６は、リセット信号Ｒ_１が入力されてからリセット信号Ｒ_２が入力されるまでの時間を計測する。放電時間計測回路９６は、計測した時間を表す信号を制御回路１０に出力する。放電時間計測回路９６によって計測された時間は、Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されたものと、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものとの間に形成されるキャパシタの静電容量値に対応している。
制御回路１０は、リセット信号Ｒ_２が入力される毎に、セット信号ＳＴ_１を出力する。

充電回路９４は、定電流源９４ａ、フリップフロップ９４ｂ、スイッチ９４ｃ等を有する。
定電流源９４ａは、定電流を発生させる。定電流源９４ａは、スイッチ９４ｃを介してコンデンサ９４ｄ及び配線８４に接続されている。スイッチ９４ｃは、配線８４及びコンデンサ９４ｄと定電流源９４ａとの間の開閉をする。スイッチ９４ｃが、第１保持回路であるフリップフロップ９４ｂの出力端子に接続されている。フリップフロップ９４ｂは、セット端子にセット信号ＳＴ_１が入力されるとスイッチ９４ｃを閉じるとともに、その後リセット端子にリセット信号Ｒ_１が入力されるまでスイッチ９４ｃを閉じた状態を維持する。フリップフロップ９４ｂは、リセット端子にリセット信号Ｒ_１が入力されるとスイッチ９４ｃを開くとともに、その後セット端子にセット信号ＳＴ_１が入力されるまでスイッチ９４ｃを開いた状態を維持する。具体的には、フリップフロップ９４ｂは、リセット端子にローレベルの信号が入力されている状態で、セット端子にハイレベルの信号が入力されるとハイレベルの信号をスイッチ９４ｃに出力する。これにより、スイッチ９４ｃが閉じる。その後、フリップフロップ９４ｂは、リセット端子にハイレベルの信号が入力されるまでハイレベルの信号を出力し続ける。これにより、スイッチ９４ｃの閉状態が継続する。また、フリップフロップ９４ｂは、セット端子にローレベルの信号が入力されている状態で、リセット端子にハイレベルの信号が入力されるとローレベルの信号を出力する。これにより、スイッチ９４ｃが開く。その後、フリップフロップ９４ｂは、セット端子にハイレベルの信号が入力されるまでハイレベルの信号を出力し続ける。これにより、スイッチ９４ｃの開状態が継続する。
スイッチ９４ｃが閉状態（オン状態）であると、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものに電荷がチャージされ、その電圧が上昇する。つまり、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものと、Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されたものとの間に形成されるキャパシタが充電される。

コンデンサ９４ｄは、キャパシタＣ_１１〜Ｃ_ｍｎよりも大きな静電容量Ｃ_ｓｕｍを持つ。コンデンサ９４ｄは、配線８４と基準電位との間に接続されている。

第１判定回路９１は、第１コンパレータ９１ａ及び第１インバータ９１ｂを有する。充電時間計測回路９５は、第１ＡＮＤゲート９５ａ及び第１カウンタ９５ｂ等を有する。
配線８４が第１コンパレータ９１ａの反転入力（−）端子に接続されている。電圧値が上閾値Ｖ_ｔｈＨに設定された電圧源が第１コンパレータ９１ａの非反転入力（＋）端子に接続されている。第１コンパレータ９１ａは、配線８４の電圧と上閾値Ｖ_ｔｈＨを比較する。第１コンパレータ９１ａは、比較の結果を第１ＡＮＤゲート９５ａに出力する。具体的には、第１コンパレータ９１ａは、配線８４の電圧が上閾値Ｖ_ｔｈＨよりも低い場合に、第１コンパレータ９１ａの出力がハイレベルであり、配線８４の電圧が上閾値Ｖ_ｔｈＨ以上の場合、第１コンパレータ９１ａの出力がローレベルである。
第１コンパレータ９１ａの出力が、第１ＡＮＤゲート９５ａに入力される。制御回路１０によって出力されるクロック信号ＣＫ_３が、第１ＡＮＤゲート９５ａに入力される。第１ＡＮＤゲート９５ａは、第１コンパレータ９１ａの出力とクロック信号ＣＫ_３の理論積を第１カウンタ９５ｂに出力する。従って、第１コンパレータ９１ａの出力がハイレベルである場合には、第１ＡＮＤゲート９５ａの出力がクロック信号となる。
制御回路１０によって出力されるハイレベルのセット信号ＳＴ_１が、第１カウンタ９５ｂのスタート端子及びプリセット端子に入力される。
インバータ９１ｂは、第１コンパレータ９１ａの出力を反転する。インバータ９１ｂを介して第１コンパレータ９１ａの出力が反転された信号がリセット信号Ｒ_１である。第１コンパレータ９１ａによって出力されたローレベルの信号がインバータ９１ｂによって反転されたハイレベルのリセット信号Ｒ_１が、第１カウンタ９５ｂのストップ端子に入力される。
第１カウンタ９５ｂは、セット信号ＳＴ_１がスタート信号及びプリセット信号として入力されると、計数値をプリセットするとともに、第１ＡＮＤゲート９５ａから入力するクロック信号の計数を開始する。第１カウンタ９５ｂは、セット信号ＳＴ_１が入力されてからリセット信号Ｒ_１が入力されるまでの間、第１ＡＮＤゲート９５ａの出力のクロックを計数する。また、第１カウンタ９５ｂは、ハイレベルのリセット信号Ｒ_１がストップ信号として入力されると、計数を停止して、計数値Ｎ_１を制御回路１０に出力する。

第２判定回路９２は、第２コンパレータ９２ａ及び第２インバータ９２ｂを有する。放電時間計測回路９６は、第２ＡＮＤゲート９６ａ、第２カウンタ９６ｂ等を有する。
配線８４が第２コンパレータ９２ａの非反転入力（＋）端子に接続されている。電圧値が下閾値Ｖ_ｔｈＬである電圧源が第２のコンパレータ９２ａの反転入力（−）端子に接続されている。下閾値Ｖ_ｔｈＬは上閾値Ｖ_ｔｈＨよりも低い。第２コンパレータ９１ａは、配線８４の電圧と下閾値Ｖ_ｔｈＬを比較する。第２コンパレータ９１ａは、比較の結果を第２ＡＮＤゲート９６ａに出力する。具体的には、配線８４の電圧が下閾値Ｖ_ｔｈＬよりも高い場合、第２コンパレータ９２ａの出力がハイレベルであり、非反転入力端子の電圧が下閾値Ｖ_ｔｈＬよりも低い場合、第２コンパレータ９２ａの出力がローレベルである。
第２コンパレータ９２ａの出力が第２ＡＮＤゲート９６ａに入力される。制御回路１０によって出力されるクロック信号ＣＫ_３が、第２ＡＮＤゲート９６ａに入力される。第２ＡＮＤゲート９６ａは、第１コンパレータ９２ａの出力とクロック信号ＣＫ_３の理論積を第２カウンタ９６ｂに出力する。従って、第２コンパレータ９２ａの出力がハイレベルである場合には、第２ＡＮＤゲート９５ａの出力がクロック信号となる。
インバータ９２ｂは、第２コンパレータ９１ａの出力を反転する。インバータ９２ｂを介して第２コンパレータ９２ａの出力が反転された信号がリセット信号Ｒ_２である。第２コンパレータ９２ａによって出力されたローレベルの信号がインバータ９２ｂによって反転されたハイレベルのリセット信号Ｒ_２が、第２カウンタ９６ｂのストップ端子に入力される。また、第１コンパレータ９１ａによって出力されたローレベルの信号がインバータ９１ｂによって反転されたハイレベルのリセット信号Ｒ_１が、第２カウンタ９６ｂのスタート端子及びプリセット端子に入力される。
第２カウンタ９６ｂは、ハイレベルのリセット信号Ｒ_１がスタート信号及びプリセット信号として入力されると、第２ＡＮＤゲート９６ａから入力するクロックの計数を開始する。第２カウンタ９６ｂは、リセット信号Ｒ_１が入力されてからリセット信号Ｒ_２が入力されるまでの間、第２ＡＮＤゲート９６ａの出力のクロックを計数する。また、第２カウンタ９６ｂは、リセット信号Ｒ_２が入力されると、計数を停止して、計数値Ｎ_２を制御回路１０に出力する。

放電回路９３は、フリップフロップ９３ａ、スイッチ９３ｂ、抵抗９３ｃ等を有する。
スイッチ９３ｂ及び抵抗９３ｃが、配線８４と基準電位との間に直列接続されている。スイッチ９３ｂは、配線８４と基準電位との間の開閉をする。スイッチ９３ｂが、第２保持回路であるフリップフロップ９４ｂの出力端子に接続されている。フリップフロップ９３ａは、セット端子にリセット信号Ｒ_１がセット信号として入力されるとスイッチ９３ｂを閉じるとともに、その後リセット端子にリセット信号Ｒ_２が入力されるまでスイッチ９３ｂを閉じた状態を維持する。フリップフロップ９３ａは、リセット端子にリセット信号Ｒ_２が入力されるとスイッチ９３ｂを開くとともに、その後セット端子にリセット信号Ｒ_２がセット信号として入力されるまでスイッチ９３ｂを開いた状態を維持する。具体的には、フリップフロップ９３ａは、リセット端子にローレベルの信号が入力されている状態で、セット端子にハイレベルの信号が入力されるとハイレベルの信号を出力する。これにより、スイッチ９３ｂが閉じる。そして、フリップフロップ９３ａは、リセット端子に新たにハイレベルの信号が入力されるまでハイレベルの信号を出力し続ける。これにより、スイッチ９３ｂが閉状態を維持する。また、フリップフロップ９３ａは、セット端子にローレベルの信号が入力されている状態で、リセット端子にハイレベルの信号が入力されるとローレベルの信号を出力する。これにより、スイッチ９３ｂが開く。そして、フリップフロップ９３ａは、セット端子に新たにハイレベルの信号が入力されるまでローレベルの信号を出力し続ける。これにより、スイッチ９３ｂが開状態を維持する。
ここで基準電位は、下閾値Ｖ_ｔｈＬに等しいか、又は、下閾値Ｖ_ｔｈＬよりも僅かに低い電位に設定されている。
スイッチ９３ｂが閉状態（オン状態）であると、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものの電荷がディスチャージされ、その電圧が減少する。つまり、Ｘ電極Ｘ_１〜Ｘ_ｍのうち選択されたものと、Ｙ電極Ｙ_１〜Ｙ_ｎのうち選択されたものとの間に形成されるキャパシタが放電される。

図２に示すように、制御回路１０は、リレー回路１０ａ、第１の発振回路１０ｂ、第２の発振回路１０ｃ、第３の発振回路１０ｄ及び演算装置１０ｅを有する。
第１の発振回路１０ｂは、クロック信号ＣＫ_１を生成する。第１の発振回路１０ｂは、クロック信号ＣＫ_１をシフトレジスタ７１に出力する。
第２の発振回路１０ｃは、クロック信号ＣＫ_２を生成する。第２の発振回路１０ｃは、クロック信号ＣＫ_２をシフトレジスタ８３に出力する。
第３の発振回路１０ｄは、クロック信号ＣＫ_３を生成する。第３の発振回路１０ｄは、クロック信号ＣＫ_３を第１ＡＮＤゲート９５ａ及び第２ＡＮＤゲート９６ａに出力する。
図８は、リレー回路１０ａの入出力を示したタイミングチャートである。ここで、図８において、（ａ）はシフトレジスタ７１に対する出力、（ｂ）はシフトレジスタ８３に対する出力、（ｃ）はフリップフロップ９４ｂ及び第１カウンタ９５ｂに対する出力、（ｄ）はリレー回路１０ａの入力をそれぞれ示す。図８に示すように、リレー回路１０ａは、シフトレジスタ７１にセット信号ＳＴ_２を出力するとともに、シフトレジスタ８３にセット信号ＳＴ_３を出力する。その後、リレー回路１０ａは、フリップフロップ９４ｂ及び第１カウンタ９５ｂにセット信号ＳＴ_１を出力する。その後、リレー回路１０ａは、リセット信号Ｒ_２が入力される毎に、セット信号ＳＴ_３を出力するとともに、それに遅れてセット信号ＳＴ_１を出力する。また、リレー回路１０ａは、リセット信号Ｒ_２がｍ（Ｘ電極の本数）回入力される毎に、セット信号ＳＴ_２を出力する。
演算装置１０ｅは、ＣＰＵ、ＲＡＭ、ＲＯＭ等を有し、ＲＯＭに記録されたプログラムに基づいて各種処理を行う。
演算装置１０ｅは、第１カウンタ９５ｂから入力された計数値Ｎ_１をＲＯＭに記憶されている所定基準値と比較する。
一方、演算装置１０ｅは、計数値Ｎ_１と計数値Ｎ_２の比Ｎ_１／Ｎ_２を計算する。演算装置１０ｅは、その比Ｎ_１／Ｎ_２が所定範囲内にあるか否かを判別する。具体的には、演算装置１０ｅは、ＲＯＭに記憶されている所定の上基準値及び下基準値と比較する。これら上基準値と下基準値によって前記所定範囲が定まる。
演算装置１０ｅは、これら比較の結果を出力する。具体的には、計数値Ｎ_１が所定基準値より大きく、且つ、比Ｎ_１／Ｎ_２が所定範囲内である場合には、演算装置１０ｅの出力がハイレベル（真：“１”）となり、それが検出信号である。一方、計数値Ｎ_１が所定基準値以下である場合、又は、比Ｎ_１／Ｎ_２が所定範囲外である場合には、演算装置１０ｅの出力がローレベル（偽：“０”）となる。

演算装置１０ｅがプログラムの実行により上記のように機能するとしたが、上記のような演算装置１０ｅの機能を論理回路で実現してもよい。具体的には、演算装置１０ｅは比較回路、除算回路、判定回路及びＡＮＤ回路等を有する。比較回路は、計数値Ｎ_１を所定基準値と比較する。除算回路は、計数値Ｎ_１と計数値Ｎ_２を除算する。判定回路は、除算回路の出力（比Ｎ_１／Ｎ_２）を所定の上基準値と下基準値と比較する。ＡＮＤ回路は、比較回路の出力と除算回路の出力の論理積を出力する。

次に、図８及び図９を用いてタッチパネル入力装置６の動作について説明する。ここで、図９は、静電容量検出回路９の入出力等を示したタイミングチャートである。図９では、Ｘ電極Ｘ_１〜Ｘ_ｍの何れかが選択されてから、次にＸ電極Ｘ_１〜Ｘ_ｍの何れかが選択されるまでの期間のタイミングチャートが示されている。
このタッチパネル入力装置６では、発振回路１０ｂ，１０ｃ，１０ｄによって、シフトレジスタ７１にクロック信号ＣＫ_１が、シフトレジスタ８３にクロック信号ＣＫ_２が、第１ＡＮＤゲート９５ａ及び第２ＡＮＤゲート９６ａにクロック信号ＣＫ_３がそれぞれ出力される。一方、図８に示すように、リレー回路１０ａがシフトレジスタ７１にハイレベルのセット信号ＳＴ_２を、シフトレジスタ８３にハイレベルのセット信号ＳＴ_３をそれぞれ出力する。これにより、シフトレジスタ７１はスイッチＳＷ_Ｙ１にハイレベルの信号を出力し、シフトレジスタ８３は切替スイッチＳＷ_Ｘ１にハイレベルの信号を出力する。これによりスイッチＳＷ_Ｙ１がＯＮになり、Ｙ電極Ｙ_１が基準電位に接続される。また、切替スイッチＳＷ_Ｘ１によって、Ｘ電極Ｘ_１が配線８４に導通する。一方、スイッチＳＷ_Ｙ２〜ＳＷ_ＹｎがＯＦＦになり、Ｙ電極Ｙ_２〜Ｙ_ｎは電気的にフローティング状態になっている。切替スイッチＳＷ_Ｘ２〜ＳＷ_Ｘｍによって、Ｘ電極Ｘ_２〜Ｘ_ｍは基準電位に接続される。その後、シフトレジスタ７１は、次のセット信号ＳＴ_２を入力するまで、スイッチＳＷ_Ｙ１をＯＮ状態に保持する。シフトレジスタ８３は、次のセット信号ＳＴ_３を入力するまで、切替スイッチＳＷ_Ｘ１の状態を保持する。

続いて、図９に示すように、制御回路１０がフリップフロップ９４ｂのセット端子及び第１カウンタ９５ｂのストップ端子・プリセット端子にハイレベルのセット信号ＳＴ_１を出力する。すると、第１カウンタ９５ｂがプリセットされるとともに、計数を開始する。一方、フリップフロップ９４ｂの出力がハイレベルなり、スイッチ９４ｃがＯＮに切り替わる。すると、Ｘ電極Ｘ_１及びコンデンサ９４ｄが定電流源９４ａと接続される。これにより、コンデンサ９４ｄが充電される。また、Ｘ電極Ｘ_１に電荷がチャージされ、Ｘ電極Ｘ_１とＹ電極Ｙ_１との間に形成されたキャパシタＣ_１１が充電される。また、Ｘ電極Ｘ_１とそれに隣り合うＸ電極Ｘ_２との間に形成されたキャパシタＣ_ｂが充電される。更に、Ｘ電極Ｘ_１とＹ電極Ｙ_１との交差部近傍に接触体が接触していれば、キャパシタＣ_ｆが充電される。コンデンサ９４ｄ及びキャパシタＣ_１１，Ｃ_ｂ，Ｃ_ｆが充電されることで、Ｘ電極Ｘ_１及び配線８４の電圧が上昇する。

ここで、キャパシタＣ_１１，Ｃ_ｂ，Ｃ_ｆの静電容量が小さいので、Ｘ電極Ｘ_１及び配線８４の電圧の上昇速度が速くなる虞がある。ところが、キャパシタＣ_１１，Ｃ_ｂ，Ｃ_ｆよりも容量の大きなコンデンサ９４ｄがキャパシタＣ_１１，Ｃ_ｂ，Ｃ_ｆに並列接続されているから、Ｘ電極Ｘ_１及び配線８４の電圧の上昇速度を抑えることができる。
また、キャパシタＣ_ｆが形成されている場合と、キャパシタＣ_ｆが形成されていない場合とでは、Ｘ電極Ｘ_１及び配線８４の電圧の上昇速度が異なる。

Ｘ電極Ｘ_１の電圧が上昇している間、Ｘ電極Ｘ_１及び配線８４の電圧が上閾値Ｖ_ｔｈＨ未満であるから、第１コンパレータ９１ａの出力がハイレベルである。このとき、制御回路１０が第１ＡＮＤゲート９５ａへクロック信号ＣＫ_３を出力している。このため、第１ＡＮＤゲート９５ａの出力は、クロック信号ＣＫ_３と同期したクロックである。第１カウンタ９５ｂは、第１ＡＮＤゲート９５ａから入力されたクロックをカウントする。なお、Ｘ電極Ｘ_１の電圧が上昇している間、第２コンパレータ９２ａの出力はハイレベルである。

その後、Ｘ電極Ｘ_１及び配線８４の電圧が上閾値Ｖ_ｔｈＨまで達すると、第１コンパレータ９１ａの出力がローレベルになる。そのため、第１ＡＮＤゲート９５ａの出力がローレベルになり、第１ＡＮＤゲート９５ａの出力からなるクロックが停止する。

一方、第１コンパレータ９１ａから出力されたローレベルの信号が第１インバータ９１ｂによって反転されたハイレベルのリセット信号Ｒ_１が、第１カウンタ９５ｂ、第２のカウンタ９６ｂ及びフリップフロップ９３ａ，９４ｂに入力される。第１カウンタ９５ｂは、リセット信号Ｒ_１がストップ端子に入力されることで、カウントを停止する。更に、第１カウンタ９５ｂは、セット信号ＳＴ_１が入力されてからハイレベルのリセット信号Ｒ_１が入力されるまでの間にカウントした計数値Ｎ_１を制御回路１０の演算装置１０ｅに出力する。この計数値Ｎ_１は、セット信号ＳＴ_１を入力してからＸ電極Ｘ_１及び配線８４の電圧が上閾値Ｖ_ｔｈＨになるまでの時間を表す。
また、ハイレベルのリセット信号Ｒ_１がフリップフロップ９４ｂのリセット端子に入力されることで、フリップフロップ９４ｂの出力がローレベルになり、スイッチ９４ｃがＯＦＦに切り替わる。そのため、配線８４、Ｘ電極Ｘ_１及びコンデンサ９４ｄが定電流源９４ａから遮断された状態が保持される。

また、ハイレベルのリセット信号Ｒ_１が第２カウンタ９６ｂのスタート端子・プリセット端子に入力されると、第１カウンタ９６ｂがプリセットされるとともに、計数を開始する。
一方、ハイレベルのリセット信号Ｒ_１がセット信号としてフリップフロップ９３ａのセット端子に入力されると、フリップフロップ９３ａの出力がハイレベルになり、スイッチ９３ｂがＯＮに切り替わる。すると、Ｘ電極Ｘ_１及びコンデンサ９４ｄが基準電位と接続される。これにより、Ｘ電極Ｘ_１にチャージされていた電荷がディスチャージされ、コンデンサ９４ｄ及びキャパシタＣ_１１，Ｃ_ｂが放電される。更に、Ｘ電極Ｘ_１とＹ電極Ｙ_１との交差部近傍に接触体が接触していれば、キャパシタＣ_ｆが放電される。これにより、Ｘ電極Ｘ_１及び配線８４の電圧が低下する。キャパシタＣ_ｆが形成されている場合と、キャパシタＣ_ｆが形成されていない場合とでは、Ｘ電極Ｘ_１及び配線８４の電圧の低下速度が異なる。
Ｘ電極Ｘ_１及び配線８４の電圧が上閾値Ｖ_ｔｈＨを下回ると、第１コンパレータ９１ａの出力が再びハイレベルになる。

Ｘ電極Ｘ_１の電圧が低下している間、Ｘ電極Ｘ_１及び配線８４の電圧が下閾値Ｖ_ｔｈＬ以上であるから、第２コンパレータ９２ａの出力がハイレベルである。このとき、制御回路１０は第２ＡＮＤゲート９６ａへクロック信号ＣＫ_３を出力している。このため、第２ＡＮＤゲート９６ａの出力は、クロック信号ＣＫ_３と同期したクロックである。第２カウンタ９６ｂは、第２ＡＮＤゲートから出力されるクロックをカウントする。なお、Ｘ電極Ｘ_１及び配線８４の電圧が低下している間、第１コンパレータ９１ａの出力はハイレベルである。

その後、Ｘ電極Ｘ_１の電圧が下閾値Ｖ_ｔｈＬまで低下すると、第２コンパレータ９２ａの出力がローレベルになる。そのため、第２ＡＮＤゲート９６ａの出力がローレベルになり、第２ＡＮＤゲート９６ａの出力のクロックが停止する。

一方、第２コンパレータ９２ａから出力されたローレベルの信号が第２インバータ９２ｂによって反転されたハイレベルのリセット信号Ｒ_２が、第２カウンタ９６ｂ、第２フリップフロップ９３ａ及びリレー回路１０ａに入力される。ハイレベルのリセット信号Ｒ_２が第２カウンタ９６ｂのストップ端子に入力されると、第２カウンタ９６ｂはカウントを停止する。更に、第２カウンタ９６ｂは、第１インバータ９１ｂからのハイレベルのリセット信号Ｒ_１が入力されてからハイレベルのリセット信号Ｒ_２が入力されるまでの間にカウントした計数値Ｎ_２を演算装置１０ｅに出力する。この計数値Ｎ_２は、リセット信号Ｒ_１を入力してからＸ電極Ｘ_１及び配線８４の電圧が下閾値Ｖ_ｔｈＬになるまでの時間を表す。
また、ハイレベルのリセット信号Ｒ_２がフリップフロップ９３ａのリセット端子に入力されると、フリップフロップ９３ａの出力がローレベルになり、スイッチ９３ｂがＯＦＦに切り替わる。そのため、配線８４、Ｘ電極Ｘ_１及びコンデンサ９４ｄが基準電位から遮断された状態が保持される。

制御回路１０のリレー回路１０ａにリセット信号Ｒ_２が入力されると、リレー回路１０ａが再びシフトレジスタ８３にハイレベルのセット信号ＳＴ_３を出力するとともに、フリップフロップ９４ｂのセット端子にハイレベルのセット信号ＳＴ_１を出力する。これにより、切替スイッチＳＷ_Ｘ２及びＸ電極Ｘ_２が選択され、Ｘ電極Ｘ_２が配線８４に接続され、スイッチ９４ｃが再び開く。こうして、Ｘ電極Ｘ_２に関しても、Ｘ電極Ｘ_１の場合と同様に、充電及び放電がなされる。

従って、図８に示すように、制御回路１０のリレー回路１０ａにリセット信号Ｒ_２が入力される毎に、Ｘ電極Ｘ_２〜Ｘ_ｍが順次選択され、Ｘ電極Ｘ_２〜Ｘ_ｍに関する充電・放電が順次行われる。そして、リレー回路１０ａは、リセット信号Ｒ_２をｍ回入力する毎に、再びシフトレジスタ７１にハイレベルのセット信号ＳＴ_２を出力する。そのため、スイッチＳＷ_Ｙ２〜ＳＷ_Ｙｎ及びＹ電極Ｙ_２〜Ｙ_ｎが順次選択される。そして、スイッチＳＷ_Ｙｎ及びＹ電極Ｙ_ｎの選択がなされて、切替スイッチＳＷ_Ｘ１〜ＳＷ_Ｘｍ及びＸ電極Ｘ_１〜Ｘ_ｍが順次選択され、Ｘ電極Ｘ_ｍに関する放電が終わって、リレー回路１０ａにリセット信号Ｒ_２が入力される。そうすると、リレー回路１０ａがシフトレジスタ７１にハイレベルのセット信号ＳＴ_２を、シフトレジスタ８３にハイレベルのセット信号ＳＴ_３をそれぞれ出力する。そのため、スイッチＳＷ_Ｙ１及びＹ電極Ｙ_１が選択されるとともに、切替スイッチＳＷ_Ｘ１及びＸ電極Ｘ_１が選択される。こうして、一連の動作が繰り返される。

制御回路１０の演算装置１０ｅは、リセット信号Ｒ_２が入力される毎に、以下のような処理を行う。即ち、演算装置１０ｅは、第１カウンタ９５ｂから入力された計数値Ｎ_１を所定基準値と比較する。一方、演算装置１０ｅは、計数値Ｎ_１と計数値Ｎ_２の比Ｎ_１／Ｎ_２を計算し、その比Ｎ_１／Ｎ_２が所定範囲内にあるか否かを判別する。そして、演算装置１０ｅは、これら比較の結果を出力する。具体的には、計数値Ｎ_１が所定基準値より大きく、且つ、比Ｎ_１／Ｎ_２が所定範囲内である場合には、演算装置１０ｅの出力がハイレベルとなる。一方、計数値Ｎ_１が所定基準値以下である場合、又は、比Ｎ_１／Ｎ_２が所定範囲外である場合には、演算装置１０ｅの出力がローレベルとなる。

以上のように、本実施形態では、充電時間を示す計数値Ｎ_１だけでなく放電時間を示す計数値Ｎ_２も計測したので、接触体のタッチの誤検知を防止することができる。以下、それについて具体的に説明する。
図１０は、第１コンパレータ９１ａの反転入力端子に入力される電圧Ｖと経過時間ｔの関係を示すグラフで、（ａ）はタッチパネル６ａを指等でタッチしていないとき、（ｂ）はタッチパネル６ａを指でタッチしているときを示している。第１コンパレータ９１ａの反転入力端子に入力される電圧は、そのときに接続されているＸ電極Ｘ_１〜Ｘ_ｍの何れかの電圧を示している。タッチパネル６ａに指等がタッチされていないときの各キャパシタＣ_１１〜Ｃ_ｍｎの充電時間（計数値Ｎ_１）がｔ_ｃ、放電時間（計数値Ｎ_２）がｔ_ｄであったとすると、キャパシタＣ_１１〜Ｃ_ｍｎの一つで充電が開始されてから放電が終わるまでの時間（周期Ｔ）はｔ_ｃ＋ｔ_ｄ、充電時間と放電時間の比（充放電時間比）はｔ_ｃ／ｔ_ｄとなる。

タッチパネル６ａの上基板６２上のある箇所（ここではキャパシタＣ_２２付近）に指等で触れたときに、指等の下を通るＸ電極Ｘ_２が定電流源９４ａに接続されると、Ｘ電極Ｘ_２から上基板６２を通って指へ微小の電荷が流れ込む。そして、Ｘ電極Ｘ_２と指、Ｙ電極Ｙ_２と指等との間にキャパシタＣ_ｆが生じる。その結果、Ｘ電極Ｘ_２の容量が増加する。容量がα倍に増加したとすると、タッチパネル６ａに指等がタッチされているときの各キャパシタＣ_１１〜Ｃ_ｍｎの充電時間（計数値Ｎ_１）はαｔ_ｃとなる。放電時間（計数値Ｎ_２）もα倍に増加してαｔ_ｄとなる。そして、キャパシタＣ_１１〜Ｃ_ｍｎの一つで充電が開始されてから放電が終わるまでの時間（周期Ｔ）はα（ｔ_ｃ＋ｔ_ｄ）となる。一方、充電時間と放電時間の比はαｔ_ｃ／αｔ_ｄ＝ｔ_ｃ／ｔ_ｄとなり、タッチパネル６ａを指等でタッチしているときとしていないときとで値が変化しない。

ところで、このタッチパネル入力装置６では、タッチ領域６１ａに静電気が帯電してそれによる電気的なノイズが発生したり、液晶ディスプレイパネル４からの電気的なノイズが入ってきたりすることがある。そして、その電気的なノイズにより、タッチパネル６ａを指等でタッチをしていなくても計数値Ｎ_１の値が変化することがある。例えば、定電流源９４ａと導通したＸ電極の電位が上昇（又は下降）し、充電を開始してから上閾値Ｖ_ｔｈＨに達するまでの時間が短く（又は長く）なる場合がある。一方、放電する場合には、電気的なノイズが基準電位の電源側へ流れるので、キャパシタＣ_１１〜Ｃ_ｍｎから放電される電荷量は電気的なノイズが発生していないときと変わらない。従って、比Ｎ_１／Ｎ_２は電気的なノイズが発生しているときとしていないときとで異なる値になる。

本実施形態によれば、充電時間を示す計数値Ｎ_１だけでなく放電時間を示す計数値Ｎ_２も計測することができる。電気的なノイズが発生していないとき計数値Ｎ_１と計数値Ｎ_２の比が一定値になるので、この比を確認することで充電時間の増加がタッチによるものか電気的なノイズによるものかを判断できる。従って、タッチの誤検知を防止することができるという効果を奏する。
更に、制御回路１０を備えることにより、容易に比Ｎ_１／Ｎ_２の演算及び所定値との比較ができるという効果も奏する。

なお、上記実施形態では、第２の走査回路８によって走査するようになっているが、そのような走査が行われなくてもよい。具体的には、静電容量検出回路９がＸ電極Ｘ_１〜Ｘ_ｍごとに設けられ、各Ｘ電極Ｘ_１〜Ｘ_ｍが各静電容量検出回路９のスイッチ９４ｃとスイッチ９３ｂとの間にそれぞれ接続されていてもよい。この場合、制御回路１０のリレー回路１０ａがセット信号ＳＴ_３を第１の走査回路７に出力し、第１の走査回路７によってＹ電極Ｙ_１〜Ｙ_ｎの何れかが選択された後、リレー回路１０ａが全ての静電容量検出回路９にセット信号ＳＴ_１を出力する。そして、リレー回路１０ａは、全ての静電容量検出回路９からリセット信号Ｒ_２を入力する毎に、セット信号ＳＴ_３を第１の走査回路７に出力する。こうすることで、第１の走査回路７によって走査が行われる。

１ システムディスプレイ
６ タッチパネル入力装置
６ａ タッチパネル
Ｙ_１-Ｙ_ｎ Ｙ電極（第１電極）
Ｘ_１-Ｘ_ｍ Ｘ電極（第２電極）
６ｂ 駆動装置
７ 第１の走査回路（選択回路）
８ 第２の走査回路（選択回路）
９ 静電容量検出回路
９１ 第１判定回路
９１ａ 第１コンパレータ
９２ 第２判定回路
９２ａ 第２コンパレータ
９３ 放電回路
９３ａ フリップフロップ（第２保持回路）
９４ 充電回路
９４ａ 定電流源
９４ｂ フリップフロップ（第１保持回路）
９５ 充電時間計測回路
９５ｂ 第１カウンタ
９６ 放電時間計測回路
９６ｂ 第２カウンタ
１０ 制御回路

Claims (15)

1. 接触体がタッチするタッチ領域に２次元配列された複数のキャパシタと、
   前記複数のキャパシタの各々を順次選択する選択回路と、
   前記選択回路によって選択された前記キャパシタを充電する充電回路と、
   前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
   前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
   前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を備えることを特徴とするタッチパネル入力装置。
2. 前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備えることを特徴とする請求項１に記載のタッチパネル入力装置。
3. 前記制御回路は、前記複数のキャパシタの何れか１つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しないことを特徴とする請求項２に記載のタッチパネル入力装置。
4. 前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第１判定回路と、
   前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第２判定回路と、を備えることを特徴とする請求項１乃至３の何れか一項に記載のタッチパネル入力装置。
5. 接触体がタッチするタッチ領域を有し、該タッチ領域に２次元配列された複数のキャパシタを有するタッチパネルを駆動するタッチパネルの駆動装置において、
   前記複数のキャパシタの各々を順次選択する選択回路と、
   前記選択回路によって選択された前記キャパシタを充電する充電回路と、
   前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
   前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
   前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を備えることを特徴とするタッチパネルの駆動装置。
6. 前記タッチパネルの前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備えることを特徴とする請求項５に記載のタッチパネルの駆動装置。
7. 前記制御回路は、前記タッチパネルの前記複数のキャパシタの何れか１つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しないことを特徴とする請求項６に記載のタッチパネルの駆動装置。
8. 前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第１判定回路と、
   前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第２判定回路と、を備えることを特徴とする請求項５乃至７の何れか一項に記載のタッチパネルの駆動装置。
9. 接触体がタッチするタッチ領域を有し、該タッチ領域に２次元配列された複数のキャパシタを有するタッチパネルを駆動するタッチパネルの駆動方法において、
   前記複数のキャパシタの各々を順次選択し、
   選択した前記キャパシタの充電を開始し、
   前記キャパシタの充電を開始してから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測し、
   前記充電電圧が前記所定の上閾値になった後、前記キャパシタの放電を開始し、
   前記キャパシタの放電を開始してから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測することを特徴とするタッチパネルの駆動方法。
10. 前記タッチパネルの前記複数のキャパシタの何れか１つのキャパシタに対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、
    前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の当該キャパシタの形成領域上に前記接触体がタッチされたと判断し、これ以外の場合には前記接触体がタッチされたと判断しないことを特徴とする請求項９に記載のタッチパネルの駆動方法。
11. 前記キャパシタの充電の際に、前記充電電圧が前記上閾値になった場合、前記キャパシタの充電を終了し、前記充電時間の計時を終了し、及び、前記キャパシタの放電を開始し、
    前記キャパシタの放電の際に、前記充電電圧が前記下閾値になった場合、前記キャパシタの放電を終了するとともに、前記放電時間の計時を終了することを特徴とする請求項９または１０に記載のタッチパネルの駆動方法。
12. ディスプレイパネルと、
    接触体がタッチするタッチ領域を有し、該タッチ領域に２次元配列された複数のキャパシタを有し、前記ディスプレイパネルの表示面側に設けられたタッチパネルと、
    前記タッチパネルを駆動する駆動装置と、を備え、
    前記駆動装置が、
    前記タッチパネルの前記複数のキャパシタの各々を順次選択する選択回路と、
    前記選択回路によって選択された前記キャパシタを充電する充電回路と、
    前記充電回路による充電が開始されてから前記キャパシタの充電電圧が所定の上閾値になるまでの充電時間を計測する充電時間計測回路と、
    前記充電電圧が前記所定の上閾値になった後、前記キャパシタを放電する放電回路と、
    前記放電回路による放電が開始されてから前記充電電圧が前記上閾値よりも低い下閾値になるまでの放電時間を計測する放電時間計測回路と、を有することを特徴とするシステムディスプレイ。
13. 前記タッチパネルの前記複数のキャパシタの各々に対する前記充電時間と前記放電時間との比からなる充放電時間比を求め、前記充放電時間比の値が所定範囲内に含まれるか否かを判断する制御回路を備えることを特徴とする請求項１２に記載のシステムディスプレイ。
14. 前記制御回路は、前記タッチパネルの前記複数のキャパシタの何れか１つのキャパシタに対する前記充電時間と前記放電時間の合計時間が所定基準値より大きく、且つ、前記充放電時間比が前記所定範囲内に含まれる場合に、前記タッチ領域の前記キャパシタの形成領域上に前記接触体がタッチされたことを検出する検出信号を出力し、これ以外の場合には前記検出信号を出力しないことを特徴とする請求項１３に記載のシステムディスプレイ。
15. 前記駆動装置が、
    前記充電回路による充電の際に、前記充電電圧が前記上閾値になった場合、前記充電回路による充電を終了させ、前記充電時間計測回路による計時を終了させ、及び、前記放電回路による放電を開始させる第１判定回路と、
    前記放電回路による放電の際に、前記充電電圧が前記下閾値になった場合、前記放電回路による放電を終了させるとともに、前記放電時間計測回路による計時を終了させる第２判定回路と、を有することを特徴とする請求項１２乃至１４の何れか１項に記載のシステムディスプレイ。

Images