JP2011106874A - 半導体チップの強度測定方法および半導体チップの強度測定装置 - Google Patents

半導体チップの強度測定方法および半導体チップの強度測定装置 Download PDF

Info

Publication number
JP2011106874A
JP2011106874A JP2009260113A JP2009260113A JP2011106874A JP 2011106874 A JP2011106874 A JP 2011106874A JP 2009260113 A JP2009260113 A JP 2009260113A JP 2009260113 A JP2009260113 A JP 2009260113A JP 2011106874 A JP2011106874 A JP 2011106874A
Authority
JP
Japan
Prior art keywords
semiconductor chip
load
plate
electrode
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009260113A
Other languages
English (en)
Inventor
Teppei Iwase
鉄平 岩瀬
Kazuya Atokawa
和也 後川
Hiroyuki Kobayashi
弘幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009260113A priority Critical patent/JP2011106874A/ja
Publication of JP2011106874A publication Critical patent/JP2011106874A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

【課題】半導体チップを基板に実装する際に生じる電極近傍の引っ張り負荷を想定した、半導体チップの電極近傍の強度を定量的に測定する手法を提供すること。
【解決手段】ブロック3に荷重を加えるツール30と、加えた荷重を検出するロードセル31とを備え、ツール30は、ブロック3に接続された突起部2に、半導体チップ1の電極12が面で接続された後、突起部2が電極12から接着面2sの少なくとも一部において、剥離されるような力が加わるように、ブロック3に荷重を加える、半導体チップの強度測定装置である。
【選択図】 図1

Description

本発明は半導体チップの電極近傍の強度を測定する半導体チップの強度測定方法および半導体チップの強度測定装置に関するものである。
近年、半導体パッケージの小型、低コスト化のため、チップ内部配線の微細化が進行している。それに伴い、小さいチップ面積により多くの信号端子を形成する目的で、半導体チップの接合ピン数の増加すなわち信号端子の微細、狭ピッチ化が進行している。
半導体チップの熱膨張係数は、接合対象となる基板や封止樹脂の熱膨張係数に比べ極端に小さく、実装時の加熱、冷却処理によって生じる各部材の熱膨張、収縮差によって半導体チップの各部分には大きな応力が発生する。
特に基板と半導体チップを接合している金属電極近傍では、電極を鉛直方向に引っ張る負荷が発生し、その影響で接合部近傍のチップのクラック、断線などのダメージにより、半導体チップの電気的な特性を損なう可能性が生じている。
より詳しく説明する。図11は、基板100に半導体チップ101が接合されている状態を示す図である。図11では、半導体チップ101は、基板100にフリップチップ実装されており、その電極101aが、基板100の電極100aとバンプ102を介して接続されている。そして、多層基板などの場合には、図11に示すように、半導体チップ101は、封止樹脂103によって封止されている。このような半導体チップの実装構造体について、加熱が行われた場合、封止樹脂103及び基板100の熱膨張に伴って、半導体チップ101の電極100aに対して、下方に引っ張る負荷(矢印104参照)が発生することになる。
このため、半導体チップのダメージ発生の可能性を検討するにあたり、半導体チップの引っ張り方法の負荷に対する強度を定量的に測定する試験方法が求められている。
このような引っ張り方法の負荷に対する強度を測定する方法として、例えばm−ELT法が、提案されている。(例えば、特許文献1参照)。図12(a)は、m―ELT法を説明するための断面図である。m―ELT法では、半導体ウエハ110上に樹脂111を均一な厚みで形成し、それらを個片分割した後に低温環境に晒すことで、矢印Vに示すように収縮が発生し、試験片端部から膜剥れが発生する(矢印Q参照)。この膜剥がれが発生した際の温度を測定することによって、強度測定が行われる。図12(a)には、破壊した部分が符号112によって示されている。
また、他の方法として、図12(b)に示すワイヤプル法が提案されている。このワイヤプル法では、半導体チップ120の電極120a表面にワイヤボンド121を形成しワイヤを治具に引っ掛けて持ち上げる(矢印T参照)ことによって、強度測定が行われる。
更に、他の方法として、図12(c)に示す溶融プル法が提案されている。この溶融プル法では、半導体チップ120の電極120a表面にはんだボール122を形成し、熱伝導性の高い棒状の治具123の先端に溶融させ、治具を持ち上げる(矢印T参照)ことによって強度測定が行われる。
特開2006−138741号公報
しかしながら、上記m―ELT法によって再現される破壊現象は、チップ端部(コーナー部)の負荷による膜剥れ現象であり、半導体チップを接合している金属電極近傍の引っ張り応力によるクラックや剥れ現象とは異なるものである。また、試験片の作製はウエハ単位で行う必要がある。
また、上記ワイヤプル法では、半導体チップの破壊に至る前に、ワイヤが先に切れてしまい、所望の測定ができない可能性がある。
また、上記溶融プル法では、微細になる電極やはんだボール形状に対応した棒状治具の取り付けが困難であり、サンプル作製ができなくなる可能性がある。
本発明は、従来の半導体チップの強度測定方法の課題を考慮し、より正確に引っ張り負荷を想定した半導体チップの強度を測定することが可能な半導体チップの強度測定装置、及び半導体チップの強度測定方法を提供することを目的とする。
上記目的を達成するために、第1の本発明は、
板状部材に荷重を加える荷重部と、
加えた荷重を検出する検出部とを備え
前記荷重部は、前記板状部材に接続された突起部に、半導体チップの電極が面で接続された後、前記突起部が前記電極から前記面の少なくとも一部において、剥離されるような力が加わるように、前記板状部材に荷重を加える、半導体チップの強度測定装置である。
また、第2の本発明は、
前記板状部材は、前記電極の表面と平行になるように配置されており、
前記荷重部は、前記板状部材に、その面に対して垂直方向に荷重を加える、第1の本発明の半導体チップの強度測定装置である。
また、第3の本発明は、
前記少なくとも一部は、前記面の端部であり、
荷重を加えた時、前記端部の反対側の前記面の端部には、圧縮される力が加わる、第2の本発明の半導体チップの強度測定装置である。
また、第4の本発明は、
前記板状部材と、前記半導体チップの表面の間に配置されたスペーサを備えた、第1の本発明の半導体チップの強度測定装置である。
また、第5の本発明は、
前記板状部材は、前記電極の表面と平行になるように配置され、
前記荷重部が、前記板状部材に対して、その面の垂直方向であって、
前記半導体チップ側に向けて荷重を加える場合、前記スペーサは、前記突起部を基準として、前記板状部材の荷重が加えられる部分の側に配置され、
前記半導体チップの反対側に向けて荷重を加える場合、前記スペーサは、前記突起部を基準として前記板状部材の荷重が加えられる部分の反対側に配置されている、第4の本発明の半導体チップの強度測定装置である。
また、第6の本発明は、
前記板状部材には、複数の前記突起部が設けられ、
前記半導体チップには、前記複数の突起に対応した複数の電極が設けられ、
前記複数の突起部は、前記荷重部によって荷重を加えられた前記板状部材が傾く際の回動する軸方向に並んでいる、第1〜5のいずれかの本発明の半導体チップの強度測定装置である。
また、第7の本発明は、
前記突起部は、金、アルミニウム、及びハンダのうち少なくとも一種類を含む金属である、第1〜6のいずれかの本発明の半導体チップの強度測定装置である。
また、第8の本発明は、
前記スペーサは、金、アルミニウム、及びハンダのうち少なくとも一種類を含む金属である、第4又は5の本発明の半導体チップの強度測定装置である。
また、第9の本発明は、
前記板状部材に荷重を加える荷重部と、
加えた荷重を検出する検出部とを備えた、半導体チップの強度測定装置を用いた、半導体チップの強度測定方法であって、
前記板状部材と前記半導体チップの電極とを前記突起部を介して、前記突起部が前記電極と面で接着されるように結合する結合工程と、
前記荷重部によって、前記突起部が前記電極から前記面の少なくとも一部において、剥離されるような力が加わるように、前記板状部材に荷重を加える荷重工程と、
前記検出部によって、前記荷重の最大値を検出する検出工程とを備えた、半導体チップの強度測定方法である。
また、第10の本発明は、
前記接続工程は、前記板状部材及び前記半導体チップの電極のうちの一方に前記突起部を形成する突起部形成工程と、
形成された前記突起部を、前記板状部材及び前記半導体チップの電極の他方に押圧し、且つ加熱することによって、形成された前記突起部と前記前記板状部材及び前記半導体チップの電極のうちの他方とを接着する接着工程とを有する、第9の本発明の半導体チップの強度測定方法である。
本発明によれば、より正確に引っ張り負荷を想定した半導体チップの強度を測定することが可能な半導体チップの強度測定装置、及び半導体チップの強度測定方法を提供することが出来る。
本発明にかかる実施の形態1における半導体チップの強度測定装置の模式図 (a)本発明にかかる実施の形態1における実装構造体の正面構成図、(b)本発明にかかる実施の形態1における実装構造体の平面図 (a)本発明にかかる実施の形態1における実装構造体を作成する工程を説明するための図、(b)本発明にかかる実施の形態1における実装構造体を作成する工程を説明するための図 (a)本発明にかかる実施の形態1における半導体チップの強度測定方法の原理を説明するための図、(b)図4(a)のα部拡大図 本発明にかかる実施の形態1におけるツールとロードセルの関係の一例を示す図 (a)本発明にかかる実施の形態1の変形例における半導体チップの強度測定方法の原理を説明するための図、(b)図6(a)のα部拡大図 (a)本発明にかかる実施の形態1の変形例における実装構造体の正面構成図、(b)本発明にかかる実施の形態1の変形例における実装構造体の正面構成図 (a)本発明にかかる実施の形態2における実装構造体の正面構成図、(b)本発明にかかる実施の形態2における実装構造体の平面図 (a)本発明にかかる実施の形態2における半導体チップの強度測定方法の原理を説明するための図、(b)図9(a)のγ部拡大図 (a)本発明にかかる実施の形態2の変形例における半導体チップの強度測定方法の原理を説明するための図、(b)図10(a)のδ部拡大図 半導体チップに生じる引っ張り方向の応力について説明するための図 (a)従来の強度試験方法であるm−ELT法の概要を説明するための図、(b)従来の強度試験方法であるワイヤプル法の概要を説明するための図、(c)従来の強度試験方法であり溶融プル法の概要を説明するための図
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明にかかる実施の形態1における半導体チップの強度測定装置に半導体チップを配置した状態を示す正面構成図である。
図1に示すように、測定対象である半導体チップ1に引っ張り負荷を付与するために、強度測定のサンプルとして、半導体チップ1に突起部2を介してブロック3が実装された実装構造体10が構成されている。
また、図1に示すように、本実施の形態1の半導体チップの強度測定装置には、半導体チップ1を取り付けるための取り付け具20が設けられている。この取り付け具20は、土台となるステージ20aと、半導体チップ1をステージ20aに押さえ付けるカバー20bを有している。
また、ブロック3に荷重を印加するためのツール30が設けられており、ツール30は、荷重を計測するためのロードセル31の先端に設けられている。
このロードセル31は、例えば、歪みゲージを用いて荷重を計測するものであり、半導体チップの強度測定装置には、ロードセル31から時刻歴で検出される荷重データを表示する波形表示部32と、その波形を処理し、ブロック3に印加した荷重の最大値を求める波形処理部33が設けられている。
次に、半導体チップ1の強度を測定するためのサンプルである実装構造体10の構成について説明する。
図2(a)は、実装構造体10の正面構成図である。
図2(a)に示すように、実装構造体10の内、半導体チップ1は、基材11および、その表面に形成された複数の電極12を有している。基材11の材料として例えばシリコンなどが挙げられ、また電極12の材料として例えばアルミニウムなどが挙げられる。
この半導体チップ1に形成されている複数の電極12の内、外周の辺1a付近(図2(a)の右側)に設けられている電極12には、突起部2を介してブロック3が結合されている。
結合後の実装構造体10としては、ブロック3は、その一方の端部3b(図2(a)の左側)が、半導体チップ1の表面1bと対向し、他方の端部3c(図2(a)の右側)が、半導体チップ1の表面1bと対向しないように、半導体チップ1の辺1aから突出するように配置されている。すなわち半導体チップ1に対し、ブロックがカンチレバー状に配置している構成となっている。
また、図2(b)は、実装構造体10の平面構成図である。図2(b)には、カンチレバー状に形成された半導体チップ1とブロック3の位置関係を平面図でも示しており、この平面図を用いて説明すると、ブロック3は、その一方の端部3b(図2(b)の左側)が半導体チップ1と重なり、他方の端部3c(図2(b)の右側)が半導体チップ1とは重なりあわず突出するように配置されている。
図2(b)の平面図に示すように、半導体チップ1とブロック3を結合している突起部2は、強度の測定対象となる電極12の上にのみ形成されている。すなわち、本実施の形態1では、図2(b)に示すように、半導体チップ1の辺1aに沿った3つの電極12a、12b、12cについて強度測定を行うため、これら3つの電極12に突起部2が設けられており、3つの電極12部分の合計の強度の測定が行われる。
電極12とブロック3を結合する突起部2の材料としては、電極12の材料と結合性が高く、微小な電極12のサイズに応じて形成することを可能とするものであれば良く、例えば金や、はんだなどの金属材料などが挙げられる。
又、ブロック3の材料としては、剛性(硬さ)の高いものが望ましく、本実施の形態では、基材11のシリコンと同様、ブロック3もシリコンで形成されているとする。
また、突起部2を形成する金及びはんだなどの金属材料との結合性を考慮して、ブロック3の表面は、金などの材料で蒸着処理されている方がより望ましい。なお、図2(a)には、ブロック3の蒸着処理された表面が、蒸着処理面3aとして示されている。
なお、本発明の荷重部の一例は、本実施の形態のツール30及びツール30を移動させる駆動手段に相当する。また、本発明の検出部の一例は、本実施の形態のロードセル31、波形表示部32、及び波形処理部33に相当する。また、本発明の板状部材の一例は、本実施の形態のブロック3に相当する。
次に、本実施の形態1の半導体チップの強度測定方法について説明する。
はじめに、半導体チップ1にブロック3を結合し、実装構造体10を作成する工程について説明する。この工程が、本発明の結合工程に一例に相当する。
半導体チップ1とブロック3を結合する方法には、種々の方法が考えられる。例えば突起部2を金で形成する場合、図3(a)に示すように、あらかじめスタッドバンプもしくはメッキ法などを用いて、ブロック3の蒸着処理面3a上に突起部2を形成し、ブロック3を半導体チップ1と対向するように反転させた後、図3(b)に示すように半導体チップ1の電極12に対して突起部2を押圧しながら、加熱することで、半導体チップ1とブロック3を、突起部2を介して結合する方法が挙げられる。
また、突起部2をはんだで形成する場合、ボール搭載法もしくはメッキ法などを用いて、ブロック3上に突起部2を形成し、その後、上記と同様に半導体チップ1と対向するようにブロック3を反転させた後、突起部2を電極12に押圧しながら加熱することで、半導体チップ1とブロック3を結合することも考えられる。
また、ブロック3側ではなく、半導体チップ1の電極12に突起部2を形成した後、ブロック3に突起部2を加圧しながら、加熱を行い、半導体チップ1とブロック3を結合し搭載する方法も考えられる。
このように、半導体チップ1及びブロック3のいずれか一方に、突起部2を形成する工程が、本発明の突起部形成工程の一例に相当する。また、半導体チップ1及びブロック3のいずれか一方に形成された突起部2を、突起部2の形成されていない半導体チップ1又はブロック3に押圧しながら加熱する工程が、本発明の接着工程に相当する。
次に、上記のように形成された実装構造体10に対し、負荷を加える工程について説明する。この工程が、本発明の荷重工程の一例に相当する。
本実施の形態では、図1に示すような方法で実装構造体10に対して負荷が加えられる。図1に示すように、カンチレバー状の実装構造体10は、その半導体チップ1の裏面1c側と、ステージ20aの表面が接触するように配置される。そして、半導体チップ1の表面側に配置されたカバー20bと、ステージ20aによって半導体チップ1を挟むことによって、外的な負荷に対し半導体チップ1が移動しないように固定される。
なお、半導体チップ1の固定方法として、本実施の形態では、カバー20bとステージ20aによる機械的な固定方法が実施されているが、ステージ20aの表面と、半導体チップ1の裏面を樹脂によって接着固定する方法であってもよい。
このように半導体チップ1が固定された実装構造体10において、カンチレバー状に半導体チップ1に実装されたブロック3に荷重が加えられる。
ここで、ブロック3の半導体チップ1と重なり合っていない端部3c側に、突起部2が設けられている蒸着処理面3aから、その面に対して垂直方向に荷重が加えられる。すなわち図1では左方向に荷重が加えられる(図1中矢印R参照)。
荷重を加える方法としては、図1に示すように、荷重印加部3Pにツール30を押し当て、平行方向(図1中左方向)に荷重を印加しながら移動させる方法が用いられる。
そして、ツール30を移動する際に発生している荷重は、ロードセル31にて時刻歴で検出され、波形表示部32に出力されて、表示される。出力された波形データは、波形処理部33にて処理され、時刻歴の荷重ピーク値が破壊強度として出力される。この工程が、本発明の検出工程の一例に相当する。
この試験方法による、半導体チップ1の電極12における、引っ張り方向の強度測定の原理を、図4(a)、(b)を用いて説明する。
図4(a)に示すように、半導体チップ1の位置が固定されているため、上述したツール30の移動に伴う荷重Pの付加に従って、実装構造体10は、突起部2を中心にしてブロック3が回転する方向に移動する様に変形する(矢印R参照)。
その際、突起部2には、ねじり方向の変形が与えられる。詳細には、図4(a)のα部拡大図である図4(b)に示すように、突起部2の内、荷重印加部3Pに近い側で引っ張り方向、反対側には圧縮方向の応力が発生することになる(図4(b)矢印参照)。この圧縮方向の応力が発生する部分の近傍が、ブロック3が回動する軸Lとなり、図2(b)においても軸Lが示されている。
そして、突起部2に生じる応力の方向は、電極12およびその直下の基材11においても同様に発生する。
すなわち、突起部2の電極12との接着面2sの端部2bにおいて、圧縮方向の応力が発生し、端部2bにおいて、引っ張り方向の応力が発生することになる。
そして、当該箇所においては、特に荷重印加部3P側に近い端部2aに発生する高い引っ張り応力に起因して、電極12およびその直下近傍の基材11が破壊する現象が再現される。
破壊が発生した後は、その位置(図中X参照)を起点にその破壊領域が広がり、最終的には突起部2もしくはその直下が基材11から破断してしまい、それ以上の荷重が印加されなくなる。
印加した荷重Pは突起部2直下の引っ張り応力に関連するものであり、その応力によって発生する破壊強度を、印加中の荷重Pの最大量(ピーク)をモニタリングすることによって検出することが可能となる。
すなわち、半導体チップ1が破壊されるまでの間は、ツール30の移動に対してブロック3が抵抗することになり、ブロック3にかかる荷重Pは徐々に増加する。そして、半導体チップ1が破壊されると、ブロック3はツール30の移動に抵抗できないため、ブロック3にかかる荷重Pは急激に減少することになる。
例えば、抜き取り検査等を行う場合には、この荷重Pの最大量が、所定の閾値以上である場合には、合格とし、所定閾値以下で半導体チップ1が破壊された場合には、不合格とすることが出来る。
なお、ツール30及びロードセル31としては、既存の構成のものが用いられるが、例えば、図5に示すような構成としてもよい。図5は、ブロック3、ツール30及びロードセル31の構成の一例を示す図である。図5に示すように、ツール30は、棒状部材30aと、その棒状部材30aを支持する支持部材30bを有し、棒状部材30aの一端がブロック3の荷重印加部3Pに向けて配置され、支持部材30bがロードセル31のロードボタン31aに取り付けられている。そして、駆動部35によって軸34がR方向に移動することにより、ツール30及びロードセル31がブロック3の蒸着処理面3aに対して垂直な方向Rに移動される。
ツール30の先端がブロック3に当接すると、ブロック3の抵抗力によってロードセル31に荷重が加えられ、その荷重の値が、ロードセル31内の歪みゲージの抵抗値の変化により演算されて、求められる。なお、この場合、ツール30は、軸34、及び駆動部35が、本発明の荷重部の一例に相当する。
また、本実施の形態では、ブロック3に対する荷重Pの印加面を、図4(a)に示すように、ブロック3の、半導体チップ1と対向している側の面(すなわち、蒸着処理面3a)と記載したが、逆に、半導体チップ1と対向していない側の面(下記図6中面3eで示す)としても、同様の効果が得られる。
図6(a)は、本実施の形態1と反対方向Sに荷重を印加する場合の実装構造体10の状態を示す図であり、図6(b)は、図6(a)のβ部拡大図である。図6(a)に示すように、荷重Pを印加する面を、ブロック3の面3e、すなわち、半導体チップ1と対向していない側の面とし、かつ荷重印加部3P´の位置を半導体チップ1から離れた位置とすることで、実装構造体10は、突起部2を中心にして、ブロック3が図4と反対の回転方向(矢印S方向)に移動する様に変形する。
その際、突起部2には、ねじり方向の変形が与えられ、詳細には図6(b)の拡大図に示すように、突起部2の内、荷重印加部3P´から遠い側で引っ張り方向の応力が発生し、反対側には圧縮方向の応力が発生することになる。この圧縮方向の応力が発生する部分が、ブロック3が回動する軸Lとなる。この応力の方向は電極12およびその直下の基材11においても同様に発生する。
すなわち、突起部2の電極12との接着面2sの端部2aにおいて、引っ張り方向の応力が発生し、端部2bにおいて、圧縮方向の応力が発生することになる。
そして、当該箇所においては、特に荷重印加部3P´側から遠い端部2aに発生する高い引っ張り応力に起因して、電極12およびその直下近傍の基材11が破壊する現象が再現される。この破壊が発生した部分が、Yとして示されている。
図4(a)において上述した、半導体チップ1と対向している面(蒸着処理面3a)側からの荷重の印加方法では、基材11そのものが薄く、剛性が低い場合、荷重印加中に基材11が辺1a側から反ることによって、ステージ20aと離れてしまい、突起部2に十分な応力を伝えることができず、測定精度に影響を及ぼす可能性がある。
しかしながら、図6(a)に示すように、荷重を印加する側の面を半導体チップ1と対向していない面(面3e)とすることで、基材11の反りが発生する側である辺1d側がカバー20bとステージ20aによって挟まれて固定されているため、荷重印加中の基材11の反りを抑える作用が働く。そのため、基材11が反ることがなく、突起部2に十分な応力を伝えることができ、精度の高い測定を実施することが可能になる。
また、本実施の形態では、荷重の印加方向を、半導体チップ1および結合されたブロック3に対し垂直方向であると説明しているが、図1におけるステージ20a及びカバー20bの固定面の角度を変えるなどして、所望の角度で荷重を印加することが可能になる。
このようにブロック3に荷重を印加する角度を可変にすることで、突起部2に発生する引っ張り応力と、圧縮応力の負荷バランスを様々に変化させることができ、半導体パッケージング時に発生する応力状態をより効果的に再現することができる。
また、本実施の形態では、半導体チップ1とブロック3の結合に使用している電極12を3箇所としているが、評価したい対象電極の数が多い場合においても、ブロック3の幅方向の寸法を大きくすることにより、所望の数の電極に対し同時に評価することが可能になる。なお、図2(b)に示す電極12a、12b、12cに対応する位置に並んで配置されている3つの突起部2が、本発明の板状部材が傾く際の回動する軸方向に並んでいる複数の突起部に相当する。また、評価したい対象電極の数が3箇所より多くても少なくても良い。
次に、上記実施の形態で示した実装構造体10の寸法の代表例を、図2(a)を用いて説明する。
半導体チップの外形寸法は、商品である半導体製品に用いる寸法のものであり、その制約はない。本実施例では、およそ5mm〜15mm程度の寸法(図2(a)中左右方向)が想定されている。厚みに関しても同様であるが、半導体チップ1の剛性は高いものが望ましい。本実施例では、約500um程度の厚みが想定されている。
電極12の寸法(図2(a)中左右、及び奥行き方向)および隣接距離に関しても、商品である半導体製品に用いる寸法のものが対象となるため制約はなく、(背景技術)の欄において示した溶融ブル法での可能サイズ以下であってもよい。本実施例では、電極12の寸法(図2(a)中左右及び奥行き方向)が約100um、ピッチが約300umと想定されている。
突起部2の寸法(図2(a)中左右及び奥行き方向)に関しても同様であるが、本実施例では、電極12の寸法に合わせ、約100um程度を想定している。高さに関しては、約100umとしている。
ブロック3の外形寸法(図2(a)中左右方向)は、半導体チップ1の外周から評価したい電極までの距離と、半導体チップの外周から、荷重印加部3Pまでの距離を確保することが望まれる。半導体チップ1の外周(辺1a)から評価したい電極12までの距離を約300um、半導体チップ1の外周(辺1a)から荷重印加部3Pまでの距離を約500umとした場合、800um以上のサイズが必要となる。本実施例では、ブロック3の長さ方向の(図2(b)において左右方向の長さ)外形寸法は約2mm程度に設定されている。幅方向(図2(b)において上下方向の長さ)に関しては、接合時に搬送可能なチップサイズであればよく、ここでは約1mm程度に設定されている。ブロック3の厚みに関しては、ある程度の剛性が保てれば制約はなく、ここでは約300um程度としている。
以上のように、本実施の形態1に示したような半導体チップの強度測定方法を用いた場合の、従来の方式と比較した利点について説明する。
図12(a)に示すm−ELT法は、半導体チップの端部(コーナー)の負荷による膜剥れ現象を再現する方法であり、本手法の目的とする金属電極近傍の引っ張りによるクラックは剥れ現象を再現することはできない。
又、図12(c)に示す溶融プル法では、電極が微細になった場合やはんだボール形状になった場合、測定サンプルの作成そのものができない可能性がある。
又、図12(b)に示すワイヤプル法は、微細になる電極に対するサンプル作製が容易だが、ワイヤが先に切れてしまい、所望の負荷を電極に印加することができない。ワイヤプル法に用いるワイヤの直径を、仮に30umとした場合、その断面積は約700umとなるが、本実施例では、突起部2の外形が約100umであるため、断面積が7850umとなり、単純には約11倍程度の負荷を電極近傍に印加することが可能となる。そのため、当該箇所の破壊を効果的に再現することが可能となる。尚、本実施例で見積もった前記効果は、作製するサンプルの突起部2の外形寸法によって変化することが予想される。
なお、上述した実施の形態では、ブロック3は、半導体チップ1の辺1aから突出していたが、突出していなくてもよい。すなわち、図7(a)の実装構造体40に示すブロック43のように、荷重が印加される側の端部43cが半導体チップ1上に配置されていてもよい。但し、この場合、蒸着処理面43aから荷重を印加し難いため、図6(a)に示したように半導体チップ1に対向していない側の面43eから荷重を印加する方が好ましい。この荷重印加部43P´が、図7(a)中に示されている。また、図7(a)に示す構成では、荷重印加部43P´は、突起部2から近い位置となるが、大きな負荷を電極部分に印加するためには、てこの原理を利用できるため荷重印加部の位置が突起部2から遠い方がより好ましい。
又、上記実施の形態では、端部3bは半導体チップ1の上方に配置されているが、半導体チップ1から突出して配置されていても良い。このような構成の実装構造体50が図7(b)に示されている。但し、ブロック53の蒸着処理面53aから荷重を負荷する場合(荷重印加部53P参照)、半導体チップ1が破壊される負荷を加える前に、ブロック53の53b側が半導体チップ1に接触しないように、半導体チップ1の辺1d方向への長さ、及び突起部2の高さを考慮する方が好ましい。なお、半導体チップ1に対向していない側のブロック53の面53eから荷重を印加する場合(荷重印加部53P´参照)には、端部53b側が半導体チップ1に当接することがないため、前述したような半導体チップ1の長さや突起部2の高さ等を考慮しなくてもよい。
また、図2(a)で説明した実装構造体10において端部3c側に荷重を印加していたが、端部3b側に荷重を印加してもよい。この場合、端部3cが半導体チップ1から突出していなくても良い。
また、上記説明では、いずれもブロック3を押すことによって半導体チップに負荷を加えていたが、ブロック3を引くことによって半導体チップに負荷を加えても良い。
(実施の形態2)
以下に、本発明にかかる実施の形態2における半導体チップの強度測定装置について説明する。本実施の形態2は、実施の形態1と基本的な構成は同じであるが、実装構造体の構成が異なっている。そのため、本相違点を中心に説明する。なお、実施の形態1と同様の構成については同一の符号が付されている。
図8(a)は、本発明にかかる実施の形態2の実装構造体60の正面構成図である。又、図8(b)は、本発明にかかる実施の形態2の実装構造体60の平面構成図である。
図8(a)に示すように、本実施の形態2の実装構造体60は、半導体チップ1、基材11および、基材11の表面に回路形成用に形成された電極12を有している。なお、基材11および電極12の材料は実施の形態1で示した材と同様である。
この半導体チップ1に形成されている電極12の内、その外周の辺1a付近(図8(a)の右側)に設けられている電極12には、突起部2を介してブロック3が結合されている。このブロック3は、半導体チップ1の辺1aを超えて、半導体チップ1の表面から突出するように配置されている。
結合後の実装構造体60の形状は図8(a)に示す通りで、実装構造体60に用いる突起部2やブロック3の材料および表面処理状態は、実施の形態1に示した材料と同様である。
図8(a)の本実施の形態2の実装構造体60では、上記構成に加え、ブロック3と半導体チップ1が重なりあっている領域の内、ブロック3の端部3b側のエッジ(図8(b)の左側)に沿うように、ブロック3と半導体チップ1の間隙にスペーサ4が配置されている。
このスペーサ4は、半導体チップ1と、カンチレバー状に作製したブロック3の間に、所望の厚みのプレート(アルミ)などを挟み込むことで形成することが可能であるが、半導体チップ1への前処理が可能であれば、半導体チップ1の表面1bに、メッキ法で形成された金属や、塗布法で形成されたポリイミドなどの保護膜を配置することによってスペーサ4を形成することも有効である。
このようなスペーサ4を挟み込むことによる、半導体チップ1の電極12における、引っ張り方向の強度測定の原理を、図9(a)、(b)を用いて説明する。図9(a)は、引っ張り方向の強度測定の原理を説明するための実装構造体60の正面構成図である。図9(b)は、図9(a)のγ部拡大図である。
図9(a)に示すように、ブロック3の、半導体チップ1と対向している面である蒸着処理面3aに対し荷重Pを印加することによって、半導体チップ1の位置が固定されており、かつスペーサ4によってブロック3との間隙が規制されているため、ブロック3は、スペーサ4を中心に回転するように移動する(図中矢印R参照)。
その際、突起部2には、図9(b)の拡大図に示すように、突起部2の全域において、引っ張り方向の応力が発生することになる。
すなわち、実施の形態1の図4(a)と比較すると、本実施の形態2では、ブロック3の回動する軸が、突起部2の左端近傍(図4(a)の軸L参照)から、スペーサ4に移動していることになる。そのため、突起部2の荷重印加部3P側と比較して小さくなるものの、突起部2の荷重印加部3Pと反対側においても、引っ張り方向の応力が発生することになる。
この応力の方向は電極12およびその直下の基材11にも同様であり、突起部2の電極12との接着面2sの端部2aの方が、端部2bと比較して小さくなるものの、電極12全体に引っ張り方向の応力が印加される。そのため、サンプル作製上の形状バラつき等を吸収し、精度の高い測定が可能となる。尚、特に端部2bにおいて、その位置の引っ張り応力が大きいため、破断が発生し易く、破断部分がXで示されている。
次に、本実施の形態で示す実装構造体70の寸法の代表例を、図8(a)を用いて説明する。
半導体チップ1の外形寸法、およびブロック3の外形寸法は、実施の形態1と同様である。電極12の寸法および隣接距離に関しても、実施の形態1と同様である。突起部2の寸法に関しても実施の形態1と同様である。
スペーサ4の外形寸法(図8(a)において左右方向)は、ブロック3の端部3c側のエッジ(図8(b)の左側)より、突起部2までの距離以内であればよく、約500umに設定されている。高さは実施の形態1同様、100umに設定されている。
なお、本実施の形態2では、半導体チップ1の電極12の上にスペーサ4が配置されていたが、電極12の間の基材の表面に設けられていてもよく、電極12と基材の表面に亘って設けられていてもよい。
また、本実施の形態2では、スペーサ4が突起部2を基準として荷重印加部3Pと反対側に配置されているが、荷重印加部3P側に配置されていてもよい。
図10(a)は、そのような本実施の形態2の変形例の実装構造体70の構成を示す正面構成図である。又、図10(b)は、図10(a)のδ部拡大図である。
図10(a)に示す実装構造体70は、突起部2を基準として、荷重印加部3P側の半導体チップ1とブロック3の間に、スペーサ4が配置されている。このような構成の実装構造体70では、半導体チップ1と対向していない側の面3e側から荷重Pが加えられる(図中矢印S参照)。この方向から荷重を加えることによって、スペーサ4近傍を軸としてブロック3が矢印S方向に回動する。この際、突起部2のスペーサ4と反対側に生じる引っ張り応力よりも小さくなるものの、突起部2のスペーサ4側の端部にも引っ張り応力が生じることになり、突起部2の全体に亘って、引っ張り応力が負荷される。
この引っ張り応力は、突起部2の直下の電極12及び基材11にも同様に生じ、突起部2の電極12との接着面2sの端部3bの方が、端部3aと比較して小さくなるものの、電極12全体に引っ張り方向の応力が印加される。そのため、サンプル作製上の形状バラつき等を吸収し、精度の高い測定が可能となる。尚、特に端部2aにおいて、この位置の引っ張り応力が大きいため、破断が発生し易く、破断部分がYで示されている。
また、突起部2からブロック3の端部3bまでの長さが長い場合、端部3b側に荷重を印加してもよい。例えば、図7(b)の実装構造体50を用いて説明すると、端部53b側に面53eから荷重を印加する場合、突起部2の全体に引っ張り応力を付与するためには、スペーサ4は、突起部2を基準として荷重印加部側(端部53b側)に配置される。また、端部53b側に蒸着処理面53aから荷重を印加する場合、突起部2の全体に引っ張り応力を付与するためには、スペーサ4は、突起部2を基準として荷重印加部の反対側(端部53c側)に配置される。
要するに、ブロック3が、電極12の表面と平行になるように配置され、ツール30が、ブロック3に対して、その面の垂直方向であって、半導体チップ1側に向けて荷重を加える場合、スペーサ4は、突起部2を基準として、ブロックの荷重が加えられる部分の側に配置され、ブロック3に対して、半導体チップ1の反対側に向けて荷重を加える場合、スペーサ4は、突起部2を基準としてブロック3の荷重が加えられる部分の反対側に配置されておりさえすればよい。
なお、本実施の形態2の実装構造体においても、実施の形態1の変形例において説明したように図7(a)のようなブロックの変形例を適用しても良いし、引っ張ることによって半導体チップ1に負荷を付与するようにしてもよい。
以上のように、半導体チップを基板に実装する際に生じる電極近傍の引っ張り負荷を想定した、半導体チップの電極近傍の強度を定量的に測定する手法を提供することができ、半導体パッケージにおける負荷を想定し、その際のチップの破壊を回避するようなチップの材料および構造設計にフィードバックすることが可能となる。
本発明の半導体チップの実装構造および半導体チップの強度測定方法および装置によれば、より正確に引っ張り負荷を想定した半導体チップの強度を測定することができ、半導体チップ及び半導体パッケージの製造等の際に用いることが出来る。
1 半導体チップ
2 突起部
3 ブロック
4 スペーサ
10 実装構造体
11 基材
12 電極
20a ステージ
20b カバー
30 ツール
31 ロードセル
32 波形表示部
33 波形処理部

Claims (10)

  1. 板状部材に荷重を加える荷重部と、
    加えた荷重を検出する検出部とを備え
    前記荷重部は、前記板状部材に接続された突起部に、半導体チップの電極が面で接続された後、前記突起部が前記電極から前記面の少なくとも一部において、剥離されるような力が加わるように、前記板状部材に荷重を加える、半導体チップの強度測定装置。
  2. 前記板状部材は、前記電極の表面と平行になるように配置されており、
    前記荷重部は、前記板状部材に、その面に対して垂直方向に荷重を加える、請求項1に記載の半導体チップの強度測定装置。
  3. 前記少なくとも一部は、前記面の端部であり、
    荷重を加えた時、前記端部の反対側の前記面の端部には、圧縮される力が加わる、請求項2記載の半導体チップの強度測定装置。
  4. 前記板状部材と、前記半導体チップの表面の間に配置されたスペーサを備えた、請求項1記載の半導体チップの強度測定装置。
  5. 前記板状部材は、前記電極の表面と平行になるように配置され、
    前記荷重部が、前記板状部材に対して、その面の垂直方向であって、
    前記半導体チップ側に向けて荷重を加える場合、前記スペーサは、前記突起部を基準として、前記板状部材の荷重が加えられる部分の側に配置され、
    前記半導体チップの反対側に向けて荷重を加える場合、前記スペーサは、前記突起部を基準として前記板状部材の荷重が加えられる部分の反対側に配置されている、請求項4記載の半導体チップの強度測定装置。
  6. 前記板状部材には、複数の前記突起部が設けられ、
    前記半導体チップには、前記複数の突起部に対応した複数の電極が設けられ、
    前記複数の突起部は、前記荷重部によって荷重を加えられた前記板状部材が傾く際の回動する軸方向に並んでいる、請求項1〜5の何れかに記載の半導体チップの強度測定装置。
  7. 前記突起部は、金、アルミニウム、及びハンダのうち少なくとも一種類を含む金属である、請求項1〜6のいずれかに記載の半導体チップの強度測定装置。
  8. 前記スペーサは、金、アルミニウム、及びハンダのうち少なくとも一種類を含む金属である、請求項4又は5に記載の半導体チップの強度測定装置。
  9. 板状部材に荷重を加える荷重部と、
    加えた荷重を検出する検出部とを備えた、半導体チップの強度測定装置を用いた、半導体チップの強度測定方法であって、
    前記板状部材と前記半導体チップの電極とを前記突起部を介して、前記突起部が前記電極と面で接着されるように結合する結合工程と、
    前記荷重部によって、前記突起部が前記電極から前記面の少なくとも一部において、剥離されるような力が加わるように、前記板状部材に荷重を加える荷重工程と、
    前記検出部によって、前記荷重の最大値を検出する検出工程とを備えた、半導体チップの強度測定方法。
  10. 前記接続工程は、前記板状部材及び前記半導体チップの電極のうちの一方に前記突起部を形成する突起部形成工程と、
    形成された前記突起部を、前記板状部材及び前記半導体チップの電極の他方に押圧し、且つ加熱することによって、形成された前記突起部と前記前記板状部材及び前記半導体チップの電極のうちの他方とを接着する接着工程とを有する、請求項9記載の半導体チップの強度測定方法。
JP2009260113A 2009-11-13 2009-11-13 半導体チップの強度測定方法および半導体チップの強度測定装置 Pending JP2011106874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009260113A JP2011106874A (ja) 2009-11-13 2009-11-13 半導体チップの強度測定方法および半導体チップの強度測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009260113A JP2011106874A (ja) 2009-11-13 2009-11-13 半導体チップの強度測定方法および半導体チップの強度測定装置

Publications (1)

Publication Number Publication Date
JP2011106874A true JP2011106874A (ja) 2011-06-02

Family

ID=44230527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009260113A Pending JP2011106874A (ja) 2009-11-13 2009-11-13 半導体チップの強度測定方法および半導体チップの強度測定装置

Country Status (1)

Country Link
JP (1) JP2011106874A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101571210B1 (ko) 2013-09-04 2015-11-23 주식회사 엘지화학 이차전지용 지그장치
JP2021043049A (ja) * 2019-09-11 2021-03-18 国立大学法人京都大学 引張剥離破壊試験方法及び試験装置
CN112630048A (zh) * 2020-11-20 2021-04-09 长江存储科技有限责任公司 强度测量方法和样品
CN117969276A (zh) * 2024-04-01 2024-05-03 四川美矽科技有限公司 自动化测试环氧模塑料样块粘度和拉伸强度的装置及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101571210B1 (ko) 2013-09-04 2015-11-23 주식회사 엘지화학 이차전지용 지그장치
JP2021043049A (ja) * 2019-09-11 2021-03-18 国立大学法人京都大学 引張剥離破壊試験方法及び試験装置
CN112630048A (zh) * 2020-11-20 2021-04-09 长江存储科技有限责任公司 强度测量方法和样品
CN117969276A (zh) * 2024-04-01 2024-05-03 四川美矽科技有限公司 自动化测试环氧模塑料样块粘度和拉伸强度的装置及方法
CN117969276B (zh) * 2024-04-01 2024-06-04 四川美矽科技有限公司 自动化测试环氧模塑料样块粘度和拉伸强度的装置及方法

Similar Documents

Publication Publication Date Title
US10393646B2 (en) Method of measuring an adhesive force of interlayer adhesive layer in tensile mode for stacked semiconductor device and apparatus for measuring the same
US11631653B2 (en) Ultrasonic bonding apparatus, ultrasonic bonding inspection method and ultrasonically-bonded portion fabrication method
JP4852041B2 (ja) 剪断試験装置
KR101483275B1 (ko) 탄성 플레이트를 이용한 박막 부착력 시험 방법
Lu et al. Reliability and flexibility of ultra-thin chip-on-flex (UTCOF) interconnects with anisotropic conductive adhesive (ACA) joints
TW201225195A (en) Method of inspecting semiconductor device
JPWO2013084294A1 (ja) 力学量測定装置
JP2011106874A (ja) 半導体チップの強度測定方法および半導体チップの強度測定装置
JP5092054B2 (ja) 実装基板及び故障予測方法
Shin et al. Development of single cantilever beam method to measure the adhesion of thin film adhesive on silicon chip
Kotas et al. Isothermal bending fatigue response of solder joints in high power semiconductor test structures
Goh et al. Development of capillaries for wire bonding of low-k ultra-fine-pitch devices
Lu et al. Experimental/numerical analysis of thermally induced warpage of ultrathin chip-on-flex (UTCOF) interconnects
US20140174193A1 (en) Method, apparatus and sample for evaluating bonding strength
Frisk et al. The effects of chip and substrate thickness on the reliability of ACA bonded flip chip joints
US8344521B2 (en) Semiconductor device, semiconductor package and wiring structure
EP2603063A1 (en) Printed circuit board
JP4988303B2 (ja) 超音波接合強度の予測方法
Bjorneklett et al. Thermal resistance, thermomechanical stress and thermal cycling endurance of silicon chips bonded with adhesives
Yang et al. Chip warpage damage model for ACA film type electronic packages
JP5878719B2 (ja) 同一箇所から分離可能なカンチレバー型プローブ
Qun et al. On the degradation of the solder joints of underfilled flip chip packages: a case study
McEnteggart Characterisation of interfacial cracking in microelectronic packaging
Noh et al. Reliability of Au bump flip chip packages with adhesive materials using four-point bending test
Leung et al. Comparison of bonding defects for longitudinal and transverse thermosonic flip-chip