JP2011100908A - Printed wiring board, and semiconductor device - Google Patents

Printed wiring board, and semiconductor device Download PDF

Info

Publication number
JP2011100908A
JP2011100908A JP2009255725A JP2009255725A JP2011100908A JP 2011100908 A JP2011100908 A JP 2011100908A JP 2009255725 A JP2009255725 A JP 2009255725A JP 2009255725 A JP2009255725 A JP 2009255725A JP 2011100908 A JP2011100908 A JP 2011100908A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
holes
hole
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009255725A
Other languages
Japanese (ja)
Inventor
Takeshi Onozuka
偉師 小野塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2009255725A priority Critical patent/JP2011100908A/en
Publication of JP2011100908A publication Critical patent/JP2011100908A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a printed wiring board capable of suppressing warpage of the printed wiring board for improving a semiconductor element mounting yield and semiconductor package reliability. <P>SOLUTION: This method of manufacturing a printed wiring board for forming through-holes on a core board of the printed wiring board includes processes of: forming through-holes by emitting laser from one surface side of the core board; and forming other through-holes by emitting laser from the other surface side of the core board. Here, when the number of the through-holes formed by emitting the laser from the one side of the core board and the number of the through-holes formed by emitting the laser from the other surface side of the core board are denoted by A and B, respectively, the ratio of the number A of the through-holes to the number B of the through-holes in the printed wiring board is 0.2-5.0. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、プリント配線板、および半導体装置に関するものである。   The present invention relates to a printed wiring board and a semiconductor device.

近年の電子機器の高機能化および軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体装置は、従来にも増して薄型化、小型化が進んできている。(例えば、特許文献1参照。)
半導体装置の小型化・高密度化により、プリント配線板の配線回路は高密度化が要求される。
これに対応すべく、これらの内層に配置されている表裏の導通をはかるスルーホールも同様に高密度化、小径化が進んでいる。スルーホールの加工は、従来のようなメカニカルドリルを用いた方法では小径化に限界があるため、最近ではこれに代わり、レーザーによる加工が適用されている。(例えば、特許文献2参照。)COレーザーやUV−YAGレーザーを使用すると、これまでメカニカルドリルでは直径100μmが限界であったスルーホール加工が、より小径で実施可能となる。
また、メカニカルドリルの場合直径100μm程度の小径加工を実施すると、ドリルの刃が容易に折損し、加工に問題が生じるが、レーザー加工の場合、消耗部品を用いないため、効率良く加工を実施すことができる。さらに、小径のスルーホール加工ができることで、スルーホールの間隔を狭めることができ、結果としてプリント配線板の小型化を実現できる。
With the recent demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration and further high-density mounting of electronic components have progressed. Semiconductor devices used in these electronic devices have been In addition, it is becoming thinner and smaller. (For example, refer to Patent Document 1.)
Due to the miniaturization and higher density of semiconductor devices, higher density is required for printed circuit boards.
In order to respond to this, the through holes arranged in these inner layers for conducting the conduction between the front and back surfaces are similarly increasing in density and diameter. As for the processing of the through hole, since there is a limit to reducing the diameter in the conventional method using a mechanical drill, recently, processing by a laser is applied instead. (For example, refer to Patent Document 2.) When a CO 2 laser or a UV-YAG laser is used, through-hole processing, which has been limited to a diameter of 100 μm with a mechanical drill, can be performed with a smaller diameter.
In the case of a mechanical drill, if a small diameter machining with a diameter of about 100 μm is performed, the drill blade easily breaks, causing a problem in machining. However, in the case of laser machining, since consumable parts are not used, the machining is performed efficiently. be able to. Furthermore, through-hole processing with a small diameter can be performed, the interval between the through-holes can be narrowed, and as a result, the printed wiring board can be miniaturized.

特開2003−179350号公報JP 2003-179350 A 特開2007−227962号公報JP 2007-227962 A

しかしながら、レーザー加工によってスルーホール形成を行うと、スルーホールは、レーザー照射側表面が最大径となり、レーザー透過側表面が最小径となる、いわゆるテーパー形状となる。
そうすると、例えば、一方向からのみレーザーを照射すると、プリント配線板の表裏での開孔面積差が大きく、その結果、プリント配線板の反りが大きくなる問題があった。とりわけ、プリント配線板の厚みが薄くなると、強度が低くなり、プリント配線板の反りが大きくなる問題があった。
また、高密度化に伴う、スルーホールの数が増加により、開孔面積がさらに大きくなり、プリント配線板の反りがより大きくなる問題があった。
さらに、プリント配線板の反りの影響により、半導体素子を実装する際に半田バンプにクラックが発生することによる接続不良が発生し、歩留まりが低下する問題があった。
また、半導体素子実装後の温度サイクル試験において、半田バンプに応力によるクラックが発生したり、半導体素子自体が割れるという問題もあった。
本発明は上記事情に鑑みてなされたもので、従来技術における課題を解消することを目的とし、特に、反りの小さいプリント配線板、及び当該プリント配線板を用いた信頼性に優れる半導体装置を提供する。
However, when through holes are formed by laser processing, the through holes have a so-called tapered shape in which the laser irradiation side surface has the maximum diameter and the laser transmission side surface has the minimum diameter.
Then, for example, when the laser is irradiated only from one direction, there is a problem that a difference in opening area between the front and back sides of the printed wiring board is large, and as a result, the warpage of the printed wiring board is increased. In particular, when the thickness of the printed wiring board is reduced, there is a problem that the strength is lowered and the warpage of the printed wiring board is increased.
In addition, the increase in the number of through holes accompanying the increase in density leads to a problem that the opening area is further increased and the warpage of the printed wiring board is further increased.
Furthermore, due to the influence of the warp of the printed wiring board, there is a problem in that a connection failure occurs due to a crack in a solder bump when a semiconductor element is mounted, resulting in a decrease in yield.
Further, in the temperature cycle test after mounting the semiconductor element, there is a problem that a crack due to stress occurs in the solder bump or the semiconductor element itself breaks.
The present invention has been made in view of the above circumstances, and aims to solve the problems in the prior art, and in particular, provides a printed wiring board with small warpage and a highly reliable semiconductor device using the printed wiring board. To do.

前記の目的は、下記[1]〜[5]項に記載の本発明により達成される。
[1]テーパー形状のスルーホールを有するプリント配線板であって、前記プリント配線板はコア基板上面から下面に向かい直径が小さくなるテーパー形状のスルーホール(A)と、コア基板の下面から上面に向かい直径が小さくなるテーパー形状のスルーホール(B)を有するプリント配線板であって、スルーホール(B)の数に対する前記スルーホール(A)の数の比((A)/(B))が0.2以上5.0以下であることを特徴とするプリント配線板。
[2]前記スルーホール(A)は、コア基板の上面からレーザー照射することにより形成されたスルーホールであり、前記スルーホール(B)は、コア基板の下面からレーザー照射することにより形成されたスルーホールである[1]項に記載のプリント配線板。
[3]前記スルーホール(A)、および(B)のテーパー形状における最大径部分の直径は、10μm以上200μm以下である[1]または[2]項に記載のプリント配線板。
[4]前記スルーホール(A)、および(B)の数の和は、プリント配線板1cmあたり平均10〜12,000個である[1]ないし[3]項のいずれかに記載のプリント配線板。
[5]プリント配線板の上面の開孔面積と下面の開孔面積の差の絶対値が、プリント配線板1cmあたり4.5mm以下である[1]ないし[4]項のいずれかに記載のプリント配線板。
[6][1]ないし[5]項のいずれかに記載のプリント配線板に半導体素子を搭載してなる半導体装置。
The object is achieved by the present invention described in the following items [1] to [5].
[1] A printed wiring board having a tapered through hole, wherein the printed wiring board has a tapered through hole (A) whose diameter decreases from the upper surface to the lower surface of the core substrate, and from the lower surface to the upper surface of the core substrate. A printed wiring board having a tapered through-hole (B) having a smaller diameter opposite to each other, wherein the ratio of the number of the through-holes (A) to the number of the through-holes (B) ((A) / (B)) It is 0.2 or more and 5.0 or less, The printed wiring board characterized by the above-mentioned.
[2] The through hole (A) is a through hole formed by laser irradiation from the upper surface of the core substrate, and the through hole (B) is formed by laser irradiation from the lower surface of the core substrate. The printed wiring board according to item [1], which is a through hole.
[3] The printed wiring board according to [1] or [2], wherein a diameter of a maximum diameter portion in the tapered shape of the through holes (A) and (B) is 10 μm or more and 200 μm or less.
[4] The print according to any one of [1] to [3], wherein the sum of the numbers of the through holes (A) and (B) is 10 to 12,000 on average per 1 cm 2 of the printed wiring board. Wiring board.
[5] The absolute value of the difference between the opening area of the upper surface of the printed wiring board and the opening area of the lower surface is 4.5 mm 2 or less per 1 cm 2 of the printed wiring board, according to any one of [1] to [4] The printed wiring board as described.
[6] A semiconductor device comprising a semiconductor element mounted on the printed wiring board according to any one of [1] to [5].

本発明に係るプリント配線板は、反りが小さく、当該プリント配線板を用いた半導体装置は、信頼性に優れる。   The printed wiring board according to the present invention has small warpage, and a semiconductor device using the printed wiring board is excellent in reliability.

本発明のプリント配線板に関する一例の断面の模式図である。It is a schematic diagram of the cross section of an example regarding the printed wiring board of this invention. 本発明のプリント配線板の製造方法に関する一例を示す断面図である。It is sectional drawing which shows an example regarding the manufacturing method of the printed wiring board of this invention. 従来のプリント配線板の製造方法に関する一例を示す断面図である。It is sectional drawing which shows an example regarding the manufacturing method of the conventional printed wiring board.

本発明のプリント配線板は、積層板の上面から下面に向かい直径が小さくなるテーパー形状のスルーホール(A)と、積層板の下面から上面に向かい直径が小さくなるテーパー形状のスルーホール(B)を有し、積層板に回路形成されたコア基板を用いてなるプリント配線板であって、スルーホール(B)の数に対する前記スルーホール(A)の数の比(以下、(A)/(B)という場合がある。)が、0.2以上5.0以下とすることで、プリント配線板の反りを小さくすることができ、当該プリント配線板を用いた半導体装置は、信頼性に優れる。また半導体装置の製造時において半導体素子実装歩留が良好である。
以下、本発明のプリント配線板、及び半導体装置の実施形態について、詳細に説明する。しかし、これらのプリント配線板に限定されるものではない。
The printed wiring board of the present invention has a tapered through hole (A) whose diameter decreases from the upper surface to the lower surface of the laminate, and a tapered through hole (B) whose diameter decreases from the lower surface to the upper surface of the laminate. A printed wiring board using a core substrate having a circuit formed on a laminated board, the ratio of the number of through holes (A) to the number of through holes (B) (hereinafter referred to as (A) / ( B) is sometimes 0.2 to 5.0, the warpage of the printed wiring board can be reduced, and the semiconductor device using the printed wiring board is excellent in reliability. . In addition, the yield of semiconductor element mounting is good when manufacturing semiconductor devices.
Hereinafter, embodiments of the printed wiring board and the semiconductor device of the present invention will be described in detail. However, it is not limited to these printed wiring boards.

プリント配線板の一例を、図1に模式的に示す。
プリント配線板は、コア基板1上に導体回路と絶縁層を交互に形成することにより得ることができる。
具体的には、積層板の所定箇所にレーザーを照射し、スルーホール(A)、およびスルーホール(B)を形成後、銅箔2の表面に、銅メッキ3を施すことで導体回路高さを所定の高さに調整し、エッチングにより所定回路パターンの導体回路4を形成することによりコア基板1を得ることができる。
次に前記コア基板1の上下に絶縁層5を形成し、絶縁層の上下間の導通を図るためビアホール6を形成し、当該ビアホール内、及び絶縁層上面に金属メッキ形成し、絶縁層上に回路を形成することでプリント配線板を得ることができる。
尚、前記ビアホール6内の金属メッキ形成、前記絶縁層表面の回路形成は、無電解めっきにより金属層を形成し、レジストを用い回路パターンを形成後、回路パターン上に、銅メッキ3を行い、所定の高さに調整し、形成することができる。
An example of a printed wiring board is schematically shown in FIG.
The printed wiring board can be obtained by alternately forming conductor circuits and insulating layers on the core substrate 1.
Specifically, the laser beam is radiated to a predetermined portion of the laminated plate to form a through hole (A) and a through hole (B), and then a copper plating 3 is applied to the surface of the copper foil 2 to thereby increase the height of the conductor circuit. Is adjusted to a predetermined height, and the conductor circuit 4 having a predetermined circuit pattern is formed by etching, whereby the core substrate 1 can be obtained.
Next, insulating layers 5 are formed on the upper and lower sides of the core substrate 1, via holes 6 are formed in order to provide conduction between the upper and lower sides of the insulating layers, metal plating is formed in the via holes and on the upper surface of the insulating layers, and on the insulating layers. A printed wiring board can be obtained by forming a circuit.
In addition, the metal plating formation in the via hole 6 and the circuit formation on the surface of the insulating layer are performed by forming a metal layer by electroless plating, forming a circuit pattern using a resist, and performing copper plating 3 on the circuit pattern, It can be adjusted to a predetermined height and formed.

通常、電子部品を実装する部分を除き、プリント配線板の最外層に形成された導体回路は、ソルダーレジストで覆われる。   Usually, the conductor circuit formed in the outermost layer of the printed wiring board is covered with a solder resist except for the portion where the electronic component is mounted.

前記絶縁層は、銅箔等の金属箔、若しくは、フィルム等の支持基材に樹脂層を積層した樹脂シート、またはプリプレグを用いることができる。   As the insulating layer, a metal foil such as a copper foil, a resin sheet obtained by laminating a resin layer on a supporting substrate such as a film, or a prepreg can be used.

本発明のプリント配線板に用いるコア基板(図2(5))は、上面から下面に向かい直径が小さくなるテーパー形状のスルーホール(a)(図2(2))と、下面から上面に向かいの直径が小さくなるテーパー形状のスルーホール(b)(図2(3))とを有し、(A)/(B)が0.2以上5.0以下であることを特徴とする。
前記コア基板に用いる積層板1は、1枚のプリプレグの上下面に金属箔(例えば、銅箔2)、及び/又はフィルムを積層したもの、またはプリプレグを2枚以上積層し、その積層体の上下面に金属箔、及び/又はフィルムを積層したものをいう。
The core substrate (FIG. 2 (5)) used for the printed wiring board of the present invention has a tapered through hole (a) (FIG. 2 (2)) whose diameter decreases from the upper surface to the lower surface, and from the lower surface to the upper surface. It has a taper-shaped through hole (b) (FIG. 2 (3)) in which the diameter of (A) / (B) is 0.2 or more and 5.0 or less.
The laminated plate 1 used for the core substrate is obtained by laminating two or more metal foils (for example, copper foil 2) and / or a film, or two or more prepregs on the upper and lower surfaces of one prepreg. A metal foil and / or film laminated on the upper and lower surfaces.

積層板にスルーホールを形成する方法としては、特に限定されないが、例えば、コア基板表面に形成されている金属箔上、またはフィルム上から直接レーザービームを照射して加工する方法と、コア基板表面に形成されている金属箔の所定箇所を所定の形状にエッチングし、エッチングした部分にレーザービームを照射して加工する方法などが挙げられる。   A method for forming a through hole in a laminate is not particularly limited. For example, a method of processing by irradiating a laser beam directly on a metal foil or a film formed on a core substrate surface, and a core substrate surface For example, a method of etching a predetermined portion of the metal foil formed in a predetermined shape into a predetermined shape and irradiating the etched portion with a laser beam may be used.

スルーホールの形状は、図2(2)、または図2(3)に示すように、コア基板上面から下面に向かいの直径が小さくなるテーパー形状(図2(2))または、コア基板の下面から上面に向かい直径が小さくなるテーパー形状(図2(3))である。 As shown in FIG. 2 (2) or 2 (3), the through hole has a tapered shape (FIG. 2 (2)) in which the diameter decreases from the upper surface of the core substrate to the lower surface, or the lower surface of the core substrate. It has a tapered shape (FIG. 2 (3)) in which the diameter decreases from the top to the top.

スルーホールのテーパー形状において、図2 に示すように、側面とスルーホールの小径側表面とがなす角(θa、θb)は、60度以上、90 度未満であることが好ましく、より好ましくは70度以上90未満である。前記下限値未満である場合は、レーザー照射エネルギーが小さいためガラスクロスが焼ききれず、スルーホール内の壁面にガラスクロスファイバーが、突出する場合がある。本来90度にすることが好ましいが、この場合、レーザー照射エネルギーが大きくなり、微細なスルーホール形成ができない。レーザー照射エネルギーが大きい場合、スルーホール内の壁面部分の樹脂が炭化し、絶縁信頼性が低下する場合がある。
前記角度は、スルーホールのテーパー形状における最大径部分の直径、テーパー形状における最小径部分の直径、及びコア基板の厚みで任意に決めることが出来る。
また、スルーホールのテーパー形状における最大径部分の直径、テーパー形状における最小径部分の直径は、後述するレーザー条件等で決定することができる。
In the tapered shape of the through hole, as shown in FIG. 2, the angles (θ a , θ b ) formed by the side surface and the small diameter side surface of the through hole are preferably 60 degrees or more and less than 90 degrees, and more preferably Is 70 degrees or more and less than 90. When it is less than the lower limit, the glass cloth cannot be burnt because the laser irradiation energy is small, and the glass cloth fiber may protrude from the wall surface in the through hole. Originally, it is preferably 90 degrees, but in this case, the laser irradiation energy increases, and fine through-holes cannot be formed. When the laser irradiation energy is large, the resin on the wall surface in the through hole may be carbonized and the insulation reliability may be lowered.
The angle can be arbitrarily determined by the diameter of the maximum diameter portion in the tapered shape of the through hole, the diameter of the minimum diameter portion in the tapered shape, and the thickness of the core substrate.
Further, the diameter of the maximum diameter portion in the tapered shape of the through hole and the diameter of the minimum diameter portion in the tapered shape can be determined by laser conditions and the like described later.

コア基板上面から下面に向かい直径が小さくなるテーパー形状のスルーホール(A)と、コア基板の下面から上面に向かい直径が小さくなるテーパー形状のスルーホール(B)を有するプリント配線板であって、(A)/(B)が0.2以上5.0以下であることを特徴とする。
これにより、プリント配線板の反りを小さくすることで、半導体素子実装時の半田バンプにクラックが発生することによる接続不良や半導体素子実装後の温度サイクル試験において半田バンプのクラックや半導体素子のLow−K層などにクラックが発生するのを抑制することができ、半導体装置の信頼性が向上する。
また、前記(A)/(B)は、0.25以上4.0以下が好ましく、さらに好ましくは0.3以上3.3以下が好ましい。これにより、半導体素子実装時の接続信頼性、および半導体素子実装後の温度サイクル試験における半導体装置の信頼性が向上する。
上記上限値を超える場合、または上記下限値未満である場合は、プリント配線板の反り量が大きくなり、半導体素子実装時の半田バンプにクラックが発生することによる接続不良や半導体素子実装後の温度サイクル試験において半田バンプや半導体素子のLow−K層などにクラックが発生したりして、半導体装置の信頼性が低下するおそれがある。
A printed wiring board having a tapered through hole (A) whose diameter decreases from the upper surface to the lower surface of the core substrate and a tapered through hole (B) whose diameter decreases from the lower surface to the upper surface of the core substrate, (A) / (B) is 0.2 to 5.0.
Thereby, by reducing the warpage of the printed wiring board, cracks in the solder bumps at the time of mounting the semiconductor element and poor connection due to the occurrence of cracks in the solder bump and the temperature cycle test after mounting the semiconductor element, Generation of cracks in the K layer or the like can be suppressed, and the reliability of the semiconductor device is improved.
Further, the (A) / (B) is preferably 0.25 or more and 4.0 or less, more preferably 0.3 or more and 3.3 or less. Thereby, the connection reliability at the time of mounting the semiconductor element and the reliability of the semiconductor device in the temperature cycle test after mounting the semiconductor element are improved.
If the above upper limit is exceeded or less than the above lower limit, the amount of warpage of the printed wiring board will increase, resulting in poor connection due to cracks in the solder bumps when mounting the semiconductor element, and the temperature after mounting the semiconductor element. In the cycle test, cracks may occur in solder bumps, the Low-K layer of the semiconductor element, etc., and the reliability of the semiconductor device may be reduced.

前記スルーホール(A)、および(B)のテーパー形状における最大径部分の直径は、10μm以上、200μm以下であることが好ましい。これによりプリント配線板の反りを小さくすることができ、半導体素子実装時の半田バンプにクラックが発生することによる接続不良や半導体素子実装後の温度サイクル試験において半田バンプや半導体素子のLow−K層などにクラックが発生するのを抑制することができ、半導体装置の信頼性が向上する。
また、前記スルーホール(A)、および(B)のテーパー形状における最大径部分の直径は、20μm以上、150μm以下が好ましく、さらに30μm以上120μm以下が好ましい。これにより、上記特性を効果的に発現することができる。
前記スルーホール(A)、および(B)の直径が上記上限値を超えるとプリプレグに用いられている樹脂がレーザー加工時に炭化し、レーザー加工後のデスミアで炭化物が剥がれ落ち、スルーホール間の絶縁信頼性が低下する場合や、コア基板中へのめっき液の染み込みが起こることがあり、上記下限値未満であると、スルーホールの真円率が低下して形状がいびつとなったり、スルーホール内のガラスクロスの突出が顕著となり、絶縁信頼性が低下するおそれがある。
The diameter of the maximum diameter portion in the tapered shape of the through holes (A) and (B) is preferably 10 μm or more and 200 μm or less. As a result, the warpage of the printed wiring board can be reduced, and a solder bump or a low-K layer of the semiconductor element can be used in a connection failure due to a crack generated in the solder bump when the semiconductor element is mounted or in a temperature cycle test after the semiconductor element is mounted. The occurrence of cracks can be suppressed, and the reliability of the semiconductor device is improved.
The diameter of the maximum diameter portion in the tapered shape of the through holes (A) and (B) is preferably 20 μm or more and 150 μm or less, and more preferably 30 μm or more and 120 μm or less. Thereby, the said characteristic can be expressed effectively.
When the diameters of the through holes (A) and (B) exceed the upper limit, the resin used in the prepreg is carbonized during laser processing, and the carbide is peeled off by desmear after laser processing, and insulation between the through holes is achieved. If the reliability is reduced or the plating solution may penetrate into the core substrate, the roundness of the through hole will decrease and the shape will become distorted if it is less than the above lower limit value. The protrusion of the inner glass cloth becomes prominent, and the insulation reliability may be reduced.

前記スルーホール(A)、および(B)の数の和は、特に限定されないがプリント配線板1cmあたり平均10以上、12,000個以下である。好ましくは、前記スルーホール(A)、および(B)の数の和は、プリント配線板1cmあたり平均200〜1,000個である。前記下限値未満であるとスルーホールが少なく、微細配線に適応したプリント配線板を製造できない場合があり、前記上限値より大きいとスルーホール間が狭く、長期吸湿時の壁間信頼性が低下する場合がある。
尚、スルーホールの数は、一般的に電気的観点から設計され、またプリント配線板の大きさにより異なるが、プリント配線板1個に対し、形成されるスルーホールの数は、1cmあたりに換算し、計算することとする。
The sum of the numbers of the through holes (A) and (B) is not particularly limited, but is an average of 10 to 12,000 per 1 cm 2 of the printed wiring board. Preferably, the sum of the numbers of the through holes (A) and (B) is an average of 200 to 1,000 per 1 cm 2 of the printed wiring board. If it is less than the lower limit value, there are few through holes and a printed wiring board adapted to fine wiring may not be manufactured. If it is larger than the upper limit value, the distance between the through holes is narrow, and the inter-wall reliability during long-term moisture absorption decreases. There is a case.
The number of through holes is generally designed from an electrical point of view, and differs depending on the size of the printed wiring board. However, the number of through holes formed per printed wiring board is about 1 cm 2 . Convert and calculate.

また、前記スルーホール(A)の開孔部の面積の合計とスルーホール(B)の開孔部の面積の合計の差の絶対値は、プリント配線板1cmあたり4.5mm以下であることが好ましい。
この範囲内であれば、プリント配線板の反りを小さくすることができる。
The absolute value of the difference between the total area of the through holes (A) and the total area of the through holes (B) is 4.5 mm 2 or less per 1 cm 2 of the printed wiring board. It is preferable.
Within this range, the warp of the printed wiring board can be reduced.

前記スルーホール間((A)‐(A)間、(A)−(B)間、または、(B)−(B)間)の最小間隔は0.05mm以上であることが好ましい。これにより、壁間信頼性を維持することができるとともに、微細配線、高密度実装を可能とすることができる。 The minimum interval between the through holes (between (A)-(A), (A)-(B), or (B)-(B)) is preferably 0.05 mm or more. Thereby, the reliability between the walls can be maintained, and fine wiring and high-density mounting can be realized.

前記積層板の厚みは、特に限定されないが、0.02mm以上0.40mm以下であることが好ましい。前記下限値未満であると、コア基板の強度が低いため取り扱いが難しく、回路形成時や半導体実装時にプリント配線板の反りが大きくなり、回路断線や半導体素子を搭載する際の接続不良が起きる場合がある。また前記上限値より大きいと、通常のレーザー照射エネルギー、及びレーザー照射時間では、スルーホール形成することが出来ない。
また、長時間レーザーを照射した場合は、プリプレグに用いられている樹脂がレーザー加工時に炭化し、レーザー加工後のデスミアで炭化物が剥がれ落ち、スルーホール間の絶縁信頼性が低下する問題や、コア基板中へのめっき液の染み込みが起こることがある。
Although the thickness of the said laminated board is not specifically limited, It is preferable that they are 0.02 mm or more and 0.40 mm or less. When the value is less than the lower limit, the core substrate is low in strength and difficult to handle, and the printed wiring board warps during circuit formation or semiconductor mounting, resulting in circuit disconnection or poor connection when mounting semiconductor elements. There is. On the other hand, if the value is larger than the upper limit value, through-holes cannot be formed with normal laser irradiation energy and laser irradiation time.
In addition, when the laser is irradiated for a long time, the resin used in the prepreg is carbonized during laser processing, and the carbide is peeled off by desmear after laser processing, and the insulation reliability between through holes is reduced. Infiltration of the plating solution into the substrate may occur.

レーザーによりスルーホールを形成後、必要に応じ様々な処理が施される。例えば、金属箔、フィルム、または、樹脂層表面に粗化処理を施すことができる。粗化処理としては、例えば、ボンドフィルム処理(アトテック(株)製)、CZ処理(メック(株)製)、黒化処理等が挙げられ、好ましくは黒化処理が挙げられる。   After forming a through hole with a laser, various treatments are performed as necessary. For example, a roughening treatment can be applied to the surface of the metal foil, film, or resin layer. Examples of the roughening treatment include bond film treatment (manufactured by Atotech Co., Ltd.), CZ treatment (manufactured by Mec Co., Ltd.), blackening treatment, and the like, and preferably blackening treatment.

前記レーザーを照射する条件は、特に限定されないが、例えば、パルス幅3μsec以上100μsec以下、エネルギー5mJ以上20mJ以下、ショット数1ショット以上10ショット以下である。好ましくは、パルス幅16μsec以上100μsec以下、エネルギー10mJ以上20mJ以下、ショット数は、3ショット以上7ショット以下である。 The conditions for irradiating the laser are not particularly limited. For example, the pulse width is 3 μsec to 100 μsec, the energy is 5 mJ to 20 mJ, and the number of shots is 1 shot to 10 shots. Preferably, the pulse width is 16 μsec to 100 μsec, the energy is 10 mJ to 20 mJ, and the number of shots is 3 shots to 7 shots.

前記コア基板は、25℃における弾性率が、10GPa以上50GPa以下であることが好ましい。これにより、プリント配線板の反り量を小さくすることができ、半田バンプにクラックが発生することによる接続不良や半導体素子実装後の温度サイクル試験において半田バンプのクラックや半導体素子のLow−K層などにクラックが発生するのを抑制することができる。前記コア基板の25℃での弾性率は、15GPa以上45GPa以下がさらに好ましく、20GPa以上40GPa以下であることが特に好ましい。これにより、プリント配線板の反り量を効果的に小さくすることができ、半田バンプにクラックが発生することによる接続不良や半導体素子実装後の温度サイクル試験において半田バンプや半導体素子のLow−K層などに発生するクラックを抑制することができる。   The core substrate preferably has an elastic modulus at 25 ° C. of 10 GPa or more and 50 GPa or less. As a result, the amount of warpage of the printed wiring board can be reduced, a connection failure due to the occurrence of a crack in the solder bump, a crack in the solder bump, a low-K layer of the semiconductor element, etc. in a temperature cycle test after mounting the semiconductor element. It is possible to suppress cracks from occurring. The elastic modulus at 25 ° C. of the core substrate is more preferably 15 GPa or more and 45 GPa or less, and particularly preferably 20 GPa or more and 40 GPa or less. As a result, the amount of warpage of the printed wiring board can be effectively reduced, and a solder bump or a low-K layer of the semiconductor element in a connection failure due to the occurrence of a crack in the solder bump or a temperature cycle test after mounting the semiconductor element. The crack which generate | occur | produces etc. can be suppressed.

前記プリプレグは、適切な強度を有していればよく、特に限定するものではないが、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂、トリアジン樹脂、ビスマレイミド樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ベンゾシクロブテン樹脂のうち、少なくとも一種または複数種の樹脂と、無機充填材等を含む樹脂組成物を繊維基材(例えばガラス繊維シートなど)に含浸させて半硬化させてなる板状にすることにより得ることができる。特に、エポキシ樹脂と無機充填材とを含む樹脂組成物をガラス繊維シートに含浸させて半硬化させてなるプリプレグを用いた場合、誘電特性、高温多湿下での機械的、電気的接続信頼性に優れたプリント配線板を得ることができる。   The prepreg is not particularly limited as long as it has an appropriate strength. For example, epoxy resin, phenol resin, cyanate resin, triazine resin, bismaleimide resin, polyimide resin, polyamideimide resin, polyphenylene oxide A resin base material (for example, a glass fiber sheet or the like) impregnated with a resin composition containing at least one or more kinds of resins and benzocyclobutene resins and an inorganic filler, and is semi-cured into a plate shape. Can be obtained. In particular, when a prepreg made by impregnating a glass fiber sheet with a resin composition containing an epoxy resin and an inorganic filler and semi-curing is used, the dielectric properties, mechanical and electrical connection reliability under high temperature and high humidity are improved. An excellent printed wiring board can be obtained.

前記積層板は、上記のプリプレグを加熱加圧成形してなるものである。これにより、耐熱性、低膨張性および難燃性に優れたプリント配線板を得ることができる。プリプレグ1枚のときは、その上下両面もしくは片面に金属箔を重ねる。また、プリプレグを2枚以上積層することもできる。プリプレグ2枚以上積層するときは、積層したプリプレグの最も外側の上下両面もしくは片面に金属箔あるいはフィルムを重ねる。次に、プリプレグと金属箔またがフィルムとを重ねたものを加熱加圧成形することで積層板を得ることができる。前記加熱する温度は、特に限定されないが、120〜220℃が好ましい。   The laminate is formed by heating and pressing the prepreg. Thereby, the printed wiring board excellent in heat resistance, low expansibility, and a flame retardance can be obtained. When one prepreg is used, the metal foil is overlapped on both the upper and lower surfaces or one surface. Two or more prepregs can be laminated. When two or more prepregs are laminated, a metal foil or film is laminated on the outermost upper and lower surfaces or one surface of the laminated prepreg. Next, a laminate can be obtained by heat-pressing a prepreg and a metal foil or film stacked. Although the temperature to heat is not specifically limited, 120-220 degreeC is preferable.

前記積層板に用いる金属箔としては、例えば、銅および/または銅系合金、アルミおよび/またはアルミ系合金、銀および/または銀系合金、金および/または金系合金、亜鉛および/または亜鉛系合金、ニッケルおよび/またはニッケル系合金、錫および/または錫系合金、鉄および/または鉄系合金などが挙げられる。   Examples of the metal foil used for the laminated plate include copper and / or copper-based alloy, aluminum and / or aluminum-based alloy, silver and / or silver-based alloy, gold and / or gold-based alloy, zinc and / or zinc-based. Examples include alloys, nickel and / or nickel-based alloys, tin and / or tin-based alloys, iron and / or iron-based alloys, and the like.

前記金属箔は、キャリア箔付き極薄金属箔を用いることもできる。キャリア箔付き極薄金属箔とは、剥離可能なキャリア箔と極薄金属箔とを張り合わせた金属箔である。キャリア箔付き極薄金属箔を用いることで積層板の両面に極薄金属箔層を形成できることから、例えば、セミアディティブ法などで回路を形成する場合、無電解メッキを行うことなく、極薄金属箔を直接給電層として電解メッキすることで、回路を形成後、極薄銅箔をフラッシュエッチングすることができる。   The metal foil may be an ultrathin metal foil with a carrier foil. The ultrathin metal foil with a carrier foil is a metal foil obtained by laminating a peelable carrier foil and an ultrathin metal foil. Since an ultrathin metal foil layer can be formed on both sides of a laminate by using an ultrathin metal foil with a carrier foil, for example, when a circuit is formed by a semi-additive method, an ultrathin metal without performing electroless plating By electroplating the foil as a direct power supply layer, the ultrathin copper foil can be flash etched after the circuit is formed.

また、前記積層板に用いるフィルムとしては、例えば、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリイミド、フッ素系樹脂などを挙げることができる。   Moreover, as a film used for the said laminated board, polyethylene, a polypropylene, a polyethylene terephthalate, a polyimide, a fluorine resin etc. can be mentioned, for example.

前記コア基板は、前記積層板にスルーホール形成し、回路加工を施して得ることができる。
スルーホール形成方法は、例えば、前記両面に銅箔を有する積層板を用い、所定の位置にレーザーを照射して、本発明の製造方法によりスルーホールを設ける。
具体的には、予めレーザーを照射する位置、及びその周囲の銅箔をエッチング除去したコア基板にレーザーを照射してスルーホールを形成するコンフォーマル法やコア基板の銅箔に直接レーザーを照射してスルーホールを形成するダイレクト法がある。
コア基板にレーザーを照射する方法は、特に限定はされないが、どちらか一方の面に所定に個数のスルーホールを形成後、他方の面に所定の個数のスルーホールを形成しても良い。
また、表裏から交互にスルーホールを形成しても良く、さらに一方の面に所定の個数のうちいくつかのスルーホールを形成し、その後、他方の面に所定の個数のうちいくつかのスルーホールを形成後、再び一方の面のいくつかにスルーホールを形成するといったことを繰り返してもよく、最終的に所定の個数のスルーホールを形成できれば特に問題はない。
The core substrate can be obtained by forming a through hole in the laminated plate and performing circuit processing.
The through-hole forming method uses, for example, a laminate having copper foil on both sides, irradiates a laser at a predetermined position, and provides a through-hole by the manufacturing method of the present invention.
Specifically, the laser beam is irradiated directly to the core substrate copper foil or the conformal method of irradiating the laser to the core substrate where the laser foil has been pre-etched and the surrounding copper foil etched away to form a through hole. There is a direct method for forming through holes.
The method of irradiating the core substrate with the laser is not particularly limited, but a predetermined number of through holes may be formed on the other surface after a predetermined number of through holes are formed on one of the surfaces.
Alternatively, through holes may be formed alternately from the front and back, and some through holes are formed on one side of a predetermined number, and then some through holes are formed on the other side. After forming, it may be repeated to form through holes in some of one side again, and there is no particular problem as long as a predetermined number of through holes can be finally formed.

回路加工を施す方法は、特に限定されないが、サブトラクティブ法、セミアディティブ法などが挙げられる。
例えば、両面に銅箔を有する積層板を用い前記コンフォーマル法やダイレクト法によりビアホールを形成後、電解メッキで上下面の同通を図った後、エッチングにより回路を形成することができる。
また、前記両面に銅箔を有する積層板の銅箔をすべてエッチングし、または、上下面に金属箔を有しない積層板を用い、スルーホール形成後、樹脂残渣(スミア)を除去し、無電解めっきにより、上下面の導通を図り、電解メッキにより回路層高さを調整し、レジスト等を用い所定部分を多い、所定のメッキ部分をエッチングすることにより回路を形成しコア基板を得ることもできる。
A method for performing circuit processing is not particularly limited, and examples thereof include a subtractive method and a semi-additive method.
For example, it is possible to form a circuit by etching after forming via holes by a conformal method or a direct method using a laminate having copper foil on both surfaces, and by connecting the upper and lower surfaces by electrolytic plating.
Also, all the copper foils of the laminate having copper foil on both sides are etched, or a laminate having no metal foil is used on the upper and lower surfaces, and after forming through holes, the resin residue (smear) is removed and electroless Conducting the upper and lower surfaces by plating, adjusting the circuit layer height by electrolytic plating, and forming a circuit by etching a predetermined plating portion with a predetermined portion using a resist or the like to obtain a core substrate .

次に、本発明のプリント配線板について説明する。
上記コア基板にプリプレグ、または樹脂シートを、前記内層回路を覆うように積層し加熱硬化し、コア基板の上に絶縁層を形成する。
積層(ラミネート)方法は、特に限定されないが、真空プレス、常圧ラミネーター、および真空下で加熱加圧するラミネーターを用いて積層する方法が好ましく、更に好ましくは、真空下で加熱加圧するラミネーターを用いる方法である。
加熱硬化させる際の温度は、特に限定されないが、例えば、100℃以上250℃以下の範囲で硬化させることができる。
Next, the printed wiring board of the present invention will be described.
A prepreg or a resin sheet is laminated on the core substrate so as to cover the inner layer circuit, and heat-cured to form an insulating layer on the core substrate.
The lamination method is not particularly limited, but a lamination method using a vacuum press, an atmospheric laminator, and a laminator that is heated and pressurized under vacuum is preferable, and a method using a laminator that is heated and pressurized under vacuum is more preferable. It is.
Although the temperature at the time of carrying out heat hardening is not specifically limited, For example, it can be made to harden | cure in the range of 100 degreeC or more and 250 degrees C or less.

次に、絶縁層に、COレーザー装置を用いてビアを設け、電解銅めっきにより絶縁層表面に回路形成を行い、コア基板との導通を図る。
さらに絶縁層を形成する場合は、前記同様プリプレグ、または樹脂シートを積層し、絶縁層を設け回路形成を行う。
なお、前記内層回路部分は、黒化処理などの粗化処理したものを好適に用いることができる。またスルーホール部は、導体ペースト、または樹脂ペーストで適宜埋めることができる。
Next, a via is provided in the insulating layer using a CO 2 laser device, and a circuit is formed on the surface of the insulating layer by electrolytic copper plating to achieve conduction with the core substrate.
When an insulating layer is further formed, a prepreg or a resin sheet is laminated as described above, and an insulating layer is provided to form a circuit.
Note that the inner layer circuit portion can be suitably subjected to roughening treatment such as blackening treatment. Further, the through hole portion can be appropriately filled with a conductor paste or a resin paste.

その後、最外層にソルダーレジストを形成し、露光・現像により半導体素子が実装できるよう接続用電極部を露出させ、ニッケル金メッキ処理を施し、所定の大きさに切断し、プリント配線板を得ることができる。
なお、プリント配線板の設計によっては、コア基材上にソルダーレジストを形成し、露光・現像により半導体素子が実装できるよう接続用電極部を露出させ、ニッケル金メッキ処理を施し、所定の大きさに切断し、プリント配線板を得ることもできる。
After that, a solder resist is formed on the outermost layer, the connection electrode part is exposed so that a semiconductor element can be mounted by exposure and development, nickel gold plating treatment is performed, and a printed wiring board is obtained by cutting to a predetermined size. it can.
Depending on the design of the printed wiring board, a solder resist is formed on the core substrate, and the connection electrode part is exposed so that a semiconductor element can be mounted by exposure / development. It can also cut | disconnect and can obtain a printed wiring board.

次に、本発明の半導体装置について説明する。   Next, the semiconductor device of the present invention will be described.

前記で得られたプリント配線板に半田バンプを有する半導体素子を実装し、半田バンプを介して、前記プリント配線板との接続を図る。そして、プリント配線板と半導体素子との間には液状封止樹脂を充填し、半導体装置を形成する。半田バンプは、錫、鉛、銀、銅、ビスマスなどからなる合金で構成されることが好ましい。
半導体素子とプリント配線板との接続方法は、フリップチップボンダーなどを用いてプリント配線板上の接続用電極部と半導体素子の半田バンプとの位置合わせを行ったあと、IRリフロー装置、熱板、その他加熱装置を用いて半田バンプを融点以上に加熱し、プリント配線板と半田バンプとを溶融接合することにより接続する。尚、接続信頼性を良くするため、予めプリント配線板上の接続用電極部に半田ペースト等、比較的融点の低い金属の層を形成しておいても良い。この接合工程に先んじて、半田バンプおよび、またはプリント配線板上の接続用電極部の表層にフラックスを塗布することで接続信頼性を向上させることもできる。
本発明は、必ずしも前記半導体装置に限定されるのもではないが、本発明のプリント配線板も用いてなるボール・グリッド・アレイ(BGA)、チップ・サイズ・パッケージ(CSP)、フリップチップBGAなどの半導体装置は、特に信頼性に優れる。
A semiconductor element having solder bumps is mounted on the printed wiring board obtained above, and connection to the printed wiring board is attempted through the solder bumps. A liquid sealing resin is filled between the printed wiring board and the semiconductor element to form a semiconductor device. The solder bump is preferably made of an alloy made of tin, lead, silver, copper, bismuth or the like.
The method for connecting the semiconductor element and the printed wiring board is to align the connection electrode portion on the printed wiring board and the solder bump of the semiconductor element using a flip chip bonder, etc. In addition, the solder bumps are heated to the melting point or higher by using a heating device, and the printed wiring board and the solder bumps are connected by fusion bonding. In order to improve connection reliability, a metal layer having a relatively low melting point, such as a solder paste, may be formed in advance on the connection electrode portion on the printed wiring board. Prior to this bonding step, the connection reliability can be improved by applying flux to the solder bumps and / or the surface layer of the connection electrode portion on the printed wiring board.
The present invention is not necessarily limited to the semiconductor device, but includes a ball grid array (BGA), a chip size package (CSP), a flip chip BGA, etc. that also use the printed wiring board of the present invention. This semiconductor device is particularly excellent in reliability.

以下、本発明を実施例および比較例を用いて詳細に説明するが、本発明はこれに限定されるものではない。
(実施例1)
(1)樹脂ワニスの調製
クレゾールノボラック型エポキシ樹脂55.4重量部(大日本インキ化学工業社製「エピクロンN-690」、エポキシ当量210)、ビスフェノールA型エポキシ樹脂(大日本インキ化学工業社製「エピクロン850」、エポキシ当量190)17.0重量部、ビスフェノールA型エポキシ樹脂(大日本インキ化学工業社製「エピクロン7050」、エポキシ当量1900)6.8重量部、ジシアンジアミド3.7重量部、10-ベンジル-9,10-ジヒドロ-9-オキサ-10-ホスファフェナントレン-10-オキシド 17.0重量部、2-メチルイミダゾール0.1重量部に、ジメチルホルムアミドを加え、不揮発分濃度55%となるように樹脂ワニスを調製した。
EXAMPLES Hereinafter, although this invention is demonstrated in detail using an Example and a comparative example, this invention is not limited to this.
Example 1
(1) Preparation of resin varnish 55.4 parts by weight of cresol novolac type epoxy resin (“Epicron N-690”, epoxy equivalent 210, manufactured by Dainippon Ink & Chemicals, Inc.), bisphenol A type epoxy resin (manufactured by Dainippon Ink & Chemicals, Inc.) "Epiclon 850", epoxy equivalent 190) 17.0 parts by weight, bisphenol A type epoxy resin (Dainippon Ink Chemical Co., Ltd. "Epicron 7050", epoxy equivalent 1900) 6.8 parts by weight, dicyandiamide 3.7 parts by weight, To 17.0 parts by weight of 10-benzyl-9,10-dihydro-9-oxa-10-phosphaphenanthrene-10-oxide, 0.1 part by weight of 2-methylimidazole, dimethylformamide was added, and the non-volatile content was 55%. A resin varnish was prepared so that

(2)プリプレグの製造
前記の樹脂ワニスをガラス織布(厚さ94μm、日東紡製、WEA−2116)に含浸し、150℃の加熱炉で2分間乾燥してプリプレグを得た。
(2) Production of Prepreg A glass woven fabric (thickness 94 μm, Nittobo, WEA-2116) was impregnated with the resin varnish and dried in a heating furnace at 150 ° C. for 2 minutes to obtain a prepreg.

(3)積層板の製造
前記で得たプリプレグを所定枚数重ね、両面にMT18EX(銅箔厚さ2μm、キャリア箔厚さ18μm、三井金属鉱業株式会社製)を重ねて、圧力4MPa、温度200℃で2時間成形し、キャリア箔を剥離後、両面に銅箔を有する厚さ0.4mmの積層板を得た。
積層板の25℃における弾性率は、20GPaであった。
尚、弾性率測定は、積層板の銅箔をエッチング後、5mm×30mmに切り出し、動的粘弾性測定装置(DMA)(セイコーインスルツメント社製、DMS6100)を用いて、5℃/分で昇温しながら、周波数10Hzで測定した。
(3) Manufacture of laminated plate A predetermined number of the prepregs obtained above were stacked, and MT18EX (copper foil thickness 2 μm, carrier foil thickness 18 μm, manufactured by Mitsui Mining & Smelting Co., Ltd.) was stacked on both sides, pressure 4 MPa, temperature 200 ° C. Then, after the carrier foil was peeled off, a 0.4 mm thick laminate having copper foil on both sides was obtained.
The elastic modulus at 25 ° C. of the laminate was 20 GPa.
The elastic modulus was measured by etching the copper foil of the laminated plate to 5 mm × 30 mm and using a dynamic viscoelasticity measuring device (DMA) (Seiko Instruments Inc., DMS6100) at 5 ° C./min. Measurement was performed at a frequency of 10 Hz while raising the temperature.

(4)コア基板の製造
前記積層板(図2(1))の上下面の所定部分から、エッチングにより銅箔を除去した。
次に、前記積層板の銅箔を除去した部分に上面の直径が100μm、下面の直径が72μmになるようにCOレーザーを照射してスルーホール(A)を333個形成した(図2(2))。次に、積層板を裏返し、積層板の下面側にCOレーザーを上面と同条件で照射してスルーホール(B)を1667個形成した(図2(3))。ここで、スルーホール(A)、および(B)は、ともにテーパーの角度は88度であり、スルーホール間の最小間隔は0.20mmであった。
その後、回路形成するため、レジスト形成し、エッチングにより回路形成し、レジストを剥離してコア基板を得た。
ここではCOレーザー加工機側のマスクを1.4mmΦとし、加工エネルギー2.5mJ、パルス幅67μs、10ショット照射した。
前記コア基板は、50mm×50mm当たりに、スルーホール(A)の数とスルーホール(B)の数を合わせて2000個のスルーホールを有し、スルーホール(B)の数に対する前記スルーホール(A)の数の比((A)/(B))は0.2であった。プリント配線板1cmあたり80個のスルーホールを有する。
(4) Manufacture of core substrate Copper foil was removed by etching from predetermined portions of the upper and lower surfaces of the laminate (FIG. 2 (1)).
Next, 333 through-holes (A) were formed by irradiating the portion of the laminated plate from which the copper foil was removed with a CO 2 laser so that the upper surface had a diameter of 100 μm and the lower surface had a diameter of 72 μm (FIG. 2 ( 2)). Next, the laminated plate was turned over, and a CO 2 laser was irradiated on the lower surface side of the laminated plate under the same conditions as the upper surface to form 1667 through holes (B) (FIG. 2 (3)). Here, both the through holes (A) and (B) had a taper angle of 88 degrees, and the minimum distance between the through holes was 0.20 mm.
Thereafter, in order to form a circuit, a resist was formed, a circuit was formed by etching, and the resist was removed to obtain a core substrate.
Here, the mask on the CO 2 laser processing machine side was set to 1.4 mmΦ, and the processing energy was 2.5 mJ, the pulse width was 67 μs, and 10 shots were irradiated.
The core substrate has 2000 through holes in total of the number of through holes (A) and the number of through holes (B) per 50 mm × 50 mm. The ratio of the number of A) ((A) / (B)) was 0.2. There are 80 through holes per 1 cm 2 of printed wiring board.

(5)プリント配線板の製造
前記コア基板の両面に樹脂シート(ABF GX−13、味の素ファインテクノ社製)を積層し、加熱硬化により絶縁層を設け、所定の位置に炭酸レーザー装置を用いてビアを形成した。
次に、無電解メッキ後、レジスト形成し、電解銅めっきし、エッチングすることで絶縁層表面に回路形成を行った。その後、最外層にソルダーレジスト(太陽インキ製造社製PSR4000/AUS308)を形成し、露光・現像により半導体素子が実装できるよう接続用電極部を露出させ、ニッケル金メッキ処理を施し、50mm×50mmの大きさに切断し、プリント配線板を得た。
(5) Manufacture of printed wiring board Resin sheets (ABF GX-13, manufactured by Ajinomoto Fine Techno Co., Ltd.) are laminated on both surfaces of the core substrate, an insulating layer is provided by heat curing, and a carbonic acid laser device is used at a predetermined position. A via was formed.
Next, after electroless plating, a resist was formed, electrolytic copper plating was performed, and etching was performed to form a circuit on the surface of the insulating layer. After that, a solder resist (PSR4000 / AUS308 manufactured by Taiyo Ink Manufacturing Co., Ltd.) is formed on the outermost layer, the connection electrode part is exposed so that a semiconductor element can be mounted by exposure and development, and a nickel gold plating process is performed, and the size is 50 mm × 50 mm. This was cut to obtain a printed wiring board.

(6)半導体装置の製造
前記プリント配線板は、半導体素子の半田バンプ配列に相当するニッケル金メッキ処理が施された接続用電極部を配したものを50mm×50mmの大きさに切断し使用した。半導体素子(TEGチップ、サイズ15mm×15mm、厚み0.8mm)は、Sn/Pb組成の共晶で形成された半田バンプを有し、半導体素子の回路保護膜はポジ型感光性樹脂(住友ベークライト社製CRC−8300)で形成されたものを使用した。半導体装置の組み立ては、まず、半田バンプにフラックス材を転写法により均一に塗布し、次にフリップチップボンダー装置を用い、プリント配線板上に加熱圧着により搭載した。次に、IRリフロー炉で半田バンプを溶融接合した後、液状封止樹脂(住友ベークライト社製、CRP−4152S)を充填し、液状封止樹脂を硬化させることで半導体装置を得た。尚、液状封止樹脂の硬化条件は、温度150℃、120分の条件であった。
(6) Manufacture of Semiconductor Device The printed wiring board was used by cutting a connection electrode portion subjected to nickel gold plating corresponding to a solder bump arrangement of a semiconductor element to a size of 50 mm × 50 mm. A semiconductor element (TEG chip, size 15 mm × 15 mm, thickness 0.8 mm) has a solder bump formed of a eutectic of Sn / Pb composition, and a circuit protective film of the semiconductor element is a positive photosensitive resin (Sumitomo Bakelite). What was formed by company CRC-8300) was used. In assembling the semiconductor device, first, a flux material was uniformly applied to the solder bumps by a transfer method, and then mounted on a printed wiring board by thermocompression bonding using a flip chip bonder device. Next, after solder bumps were melt-bonded in an IR reflow furnace, a liquid sealing resin (manufactured by Sumitomo Bakelite Co., Ltd., CRP-4152S) was filled and the liquid sealing resin was cured to obtain a semiconductor device. The curing condition of the liquid sealing resin was a temperature of 150 ° C. and 120 minutes.

(実施例2)
前記実施例1のコア基板のスルーホール形成において、50mm×50mm当たりにスルーホール(A)を1667個、スルーホール(B)を333個形成し、(A)/(B)は5.0となるようにした以外は実施例1と同様にプリント配線板、および半導体装置を作製した。
(Example 2)
In the through hole formation of the core substrate of Example 1, 1667 through holes (A) and 333 through holes (B) are formed per 50 mm × 50 mm, and (A) / (B) is 5.0. A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except that the above was achieved.

(実施例3)
前記実施例1のコア基板のスルーホール形成において、50mm×50mm当たりにスルーホール(A)を400個、スルーホール(B)を1600個形成し、(A)/(B)を0.25となるようにした以外は実施例1と同様にプリント配線板、および半導体装置を作製した。
(Example 3)
In the through hole formation of the core substrate of Example 1, 400 through holes (A) and 1600 through holes (B) are formed per 50 mm × 50 mm, and (A) / (B) is 0.25. A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except that the above was achieved.

(実施例4)
前記実施例1のコア基板のスルーホール形成において、50mm×50mm当たりにスルーホール(A)を1600個、スルーホール(B)を400個形成し、(A)/(B)を4.0となるようにした以外は実施例1と同様にプリント配線板、および半導体装置を作製した。
Example 4
In the through hole formation of the core substrate of Example 1, 1600 through holes (A) and 400 through holes (B) are formed per 50 mm × 50 mm, and (A) / (B) is 4.0. A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except that the above was achieved.

(実施例5)
前記実施例1のコア基板のスルーホール形成において、50mm×50mm当たりにスルーホール(A)を462個、スルーホール(B)を1538個形成し、(A)/(B)を0.3となるようにした以外は実施例1と同様にプリント配線板、および半導体装置を作製した。
(Example 5)
In the through hole formation of the core substrate of Example 1, 462 through holes (A) and 1538 through holes (B) are formed per 50 mm × 50 mm, and (A) / (B) is 0.3. A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except that the above was achieved.

(実施例6)
前記実施例1のコア基板のスルーホール形成において、50mm×50mm当たりにスルーホール(A)を1535個、スルーホール(B)を465個形成し、(A)/(B)を3.3となるようにした以外は実施例1と同様にプリント配線板、および半導体装置を作製した。
(Example 6)
In the formation of the through hole of the core substrate of the first embodiment, 1535 through holes (A) and 465 through holes (B) are formed per 50 mm × 50 mm, and (A) / (B) is 3.3. A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except that the above was achieved.

(実施例7)
樹脂ワニスの原料にビフェニルアラルキル型ノボラックエポキシ樹脂(日本化薬社製、NC−3000)14.0重量部、ビフェニルジメチレン型フェノール樹脂(日本化薬株式会社製、GPH−103)10.8重量部、ノボラック型シアネート樹脂(ロンザジャパン株式会社製、プリマセットPT−30)24.6重量部、球状溶融シリカ(アドマテックス社製・「SO−25R」、平均粒径0.5μm)50.4重量部とカップリング剤(日本ユニカー社製、A187)0.2重量部にジメチルホルムアミドを加え、不揮発分濃度55%となるように樹脂ワニスを調製し、前記実施例1のコア基板のスルーホール形成において、50mm×50mm当たりにスルーホール(A)を1000個、スルーホール(B)を1000個形成し、(A)/(B)が1.0となるようにした以外は実施例1と同様にプリント配線板、および半導体装置を作製した。
(Example 7)
Biphenyl aralkyl type novolak epoxy resin (Nippon Kayaku Co., Ltd., NC-3000) 14.0 parts by weight, resin phenyl varnish raw material, biphenyl dimethylene type phenolic resin (Nippon Kayaku Co., Ltd., GPH-103) 10.8 wt. Parts, 24.6 parts by weight of novolak-type cyanate resin (Lonza Japan Co., Ltd., Primaset PT-30), spherical fused silica (manufactured by Admatechs Co., Ltd., “SO-25R”, average particle size 0.5 μm) 50.4 By adding dimethylformamide to 0.2 parts by weight of a part by weight and a coupling agent (Nihon Unicar Co., Ltd., A187), a resin varnish is prepared so as to have a nonvolatile content concentration of 55%. In the formation, 1000 through holes (A) and 1000 through holes (B) are formed per 50 mm × 50 mm. A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except that A) / (B) was 1.0.

(実施例8)
実施例1のスルーホール形成工程を以下のようにした以外は、実施例1同様に前記工程以外は、実施例1と同様にプリント配線板、および半導体装置を作製した。
(Example 8)
A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except for the above-described steps, except that the through hole forming step in Example 1 was as follows.

前記実施例1のコア基板のスルーホール形成工程において、前記積層板の銅箔を除去した部分に上面の直径が100μm、下面の直径が72μmになるようにCOレーザー加工機側のマスクを1.1mmΦとし、加工エネルギー7.0mJ、パルス幅97μs、6ショット照射し、50mm×50mm当たりにスルーホール(A)を1000個形成した(図2(2))。次に、積層板を裏返し、積層板の下面側にCOレーザーを上面と同条件で照射して、50mm×50mm当たりにスルーホール(B)を1000個形成した(図2(3))。
ここで、スルーホール(A)、および(B)は、ともにテーパーの角度は83度であり、スルーホール間の最小間隔は0.20mmであった。
前記コア基板は、50mm×50mm当たりに、スルーホール(A)の数とスルーホール(B)の数を合わせて2000個のスルーホールを有し、(A)/(B)の比は1.0であった。プリント配線板1cmあたり80個のスルーホールを有するものであった。
In the through hole forming step of the core substrate of the first embodiment, the mask on the CO 2 laser processing machine side is set to 1 so that the diameter of the upper surface is 100 μm and the diameter of the lower surface is 72 μm in the portion where the copper foil of the laminated board is removed. It was set to 0.1 mmΦ, processing energy was 7.0 mJ, pulse width was 97 μs, and 6 shots were irradiated to form 1000 through holes (A) per 50 mm × 50 mm (FIG. 2 (2)). Next, the laminated plate was turned over, and the bottom surface side of the laminated plate was irradiated with a CO 2 laser under the same conditions as the upper surface to form 1000 through holes (B) per 50 mm × 50 mm (FIG. 2 (3)).
Here, in the through holes (A) and (B), the taper angle was 83 degrees, and the minimum interval between the through holes was 0.20 mm.
The core substrate has 2000 through holes in total of the number of through holes (A) and the number of through holes (B) per 50 mm × 50 mm, and the ratio of (A) / (B) is 1. 0. The printed wiring board had 80 through holes per 1 cm 2 .

(実施例9)
実施例1のスルーホール形成工程を以下のようにした以外は、実施例1同様に前記工程以外は、実施例1と同様にプリント配線板、および半導体装置を作製した。
Example 9
A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except for the above-described steps, except that the through hole forming step in Example 1 was as follows.

前記実施例1のコア基板のスルーホール形成工程において、前記積層板の銅箔を除去した部分に上面の直径が70μm、下面の直径が43μmになるようにCOレーザー加工機側のマスクを1.1mmΦとし、加工エネルギー7.0mJ、パルス幅97μs、6ショット照射し、スルーホール(A)を1333個、その後、スルーホール(B)を2667個形成した。
ここで、スルーホール(A)、および(B)は、ともにテーパーの角度は88度であり、スルーホール間の最小間隔は0.20mmであった。
前記コア基板は、50mm×50mm当たりに、スルーホール(A)の数とスルーホール(B)の数を合わせて4000個のスルーホールを有し、(A)/(B)の比は0.5であった。プリント配線板1cmあたり160個のスルーホールを有するものであった。
In the through hole forming process of the core substrate of the first embodiment, the mask on the CO 2 laser processing machine side is set to 1 so that the diameter of the upper surface is 70 μm and the diameter of the lower surface is 43 μm in the portion where the copper foil of the laminated board is removed. 0.1 mmΦ, a processing energy of 7.0 mJ, a pulse width of 97 μs, and 6 shot irradiations were performed to form 1333 through holes (A) and then 2667 through holes (B).
Here, both the through holes (A) and (B) had a taper angle of 88 degrees, and the minimum distance between the through holes was 0.20 mm.
The core substrate has 4000 through holes in total of the number of through holes (A) and the number of through holes (B) per 50 mm × 50 mm, and the ratio of (A) / (B) is 0.00. It was 5. The printed wiring board had 160 through holes per 1 cm 2 .

(比較例1)
前記実施例1のコア基板のスルーホール形成において、コア基板の下面にレーザーを照射し、50mm×50mm当たりに、スルーホール(B)を2000個形成(BのみでAはない。)した以外は実施例1と同様にプリント配線板、および半導体装置を作製した。
ここで、スルーホール(B)は、テーパーの角度は88度であり、スルーホール間の最小間隔は0.20mmであった。
プリント配線板1cmあたり80個のスルーホールを有する。
(Comparative Example 1)
In the formation of the through hole of the core substrate of Example 1, a laser was irradiated on the lower surface of the core substrate to form 2000 through holes (B) per 50 mm × 50 mm (only B but no A). A printed wiring board and a semiconductor device were produced in the same manner as in Example 1.
Here, the through hole (B) had a taper angle of 88 degrees, and the minimum distance between the through holes was 0.20 mm.
There are 80 through holes per 1 cm 2 of printed wiring board.

(比較例2)
前記実施例1のコア基板のスルーホール形成において、A/Bを0.12となるようにした以外は実施例1と同様にプリント配線板、および半導体装置を作製した。
ここで、スルーホール(A)、および(B)は、ともにテーパーの角度は88度であり、スルーホール間の最小間隔は0.20mmであった。
前記コア基板は、50mm×50mm当たりに、214個のスルーホール(A)と1786個のスルーホール(B)を合わせて2000個のスルーホールを有し、プリント配線板1cmあたり80個のスルーホールを有する。
(Comparative Example 2)
A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except that in the through hole formation of the core substrate of Example 1, A / B was set to 0.12.
Here, both the through holes (A) and (B) had a taper angle of 88 degrees, and the minimum distance between the through holes was 0.20 mm.
The core substrate has 2000 through-holes including 214 through-holes (A) and 1786 through-holes (B) per 50 mm × 50 mm, and 80 through-holes per 1 cm 2 of the printed wiring board. Has a hole.

(比較例3)
前記実施例1のコア基板のスルーホール形成において、(A)/(B)を8.0となるようにした以外は実施例1と同様にプリント配線板、および半導体装置を作製した。
ここで、スルーホール(A)、および(B)は、ともにテーパーの角度は88度であり、スルーホール間の最小間隔は0.20mmであった。
前記コア基板は、50mm×50mm当たりに、1778個のスルーホール(A)と222個のスルーホール(B)を合わせて2000個のスルーホールを有し、プリント配線板1cmあたり80個のスルーホールを有する。
(Comparative Example 3)
A printed wiring board and a semiconductor device were produced in the same manner as in Example 1 except that (A) / (B) was set to 8.0 in the formation of through holes in the core substrate of Example 1.
Here, both the through holes (A) and (B) had a taper angle of 88 degrees, and the minimum distance between the through holes was 0.20 mm.
The core substrate has 2000 through holes including 1778 through holes (A) and 222 through holes (B) per 50 mm × 50 mm, and 80 through holes per 1 cm 2 of the printed wiring board. Has a hole.

前記実施例及び比較例により得られたプリント配線板、および半導体装置を用い、以下の方法により評価した。その結果を表1、及び表2に示した。 Evaluation was made by the following methods using the printed wiring boards and semiconductor devices obtained in the examples and comparative examples. The results are shown in Tables 1 and 2.

1.半導体装置の反り量
レーザー3次元形状測定機((株)日立テクノロジーアンドサービス LS220−MT)を用いて、常温における半導体パッケージの反りの測定を行った。測定範囲は48mm×48mmの範囲で、半導体素子搭載面とは反対側のBGA面にレーザーを当てて測定を行い、レーザーヘッドからの距離が、最遠点と最近点の差を反り量とした。以下のように判定した。
○:反り量<200μm
△:200μm≦反り量≦250μm
×:反り量>250μm
1. The amount of warpage of the semiconductor device The warpage of the semiconductor package at room temperature was measured using a laser three-dimensional shape measuring machine (Hitachi Technology and Service LS220-MT). The measurement range is 48mm x 48mm, the laser is applied to the BGA surface opposite to the semiconductor element mounting surface, and the distance from the laser head is the difference between the farthest point and the closest point. . Judgment was made as follows.
○: Warpage amount <200 μm
Δ: 200 μm ≦ Warpage amount ≦ 250 μm
×: Warpage amount> 250 μm

2.信頼性
前記で得られた半導体装置をフロリナート中で−55℃に10分、125℃に10分、−55℃に10分を1サイクルとして、1000サイクル処理後、フライングチェッカー(1116X−YC ハイテスタ:HIOKI社製)で評価した。100箇所導通試験し、断線した箇所を調べた。各符号は、以下の通りである。
○:断線箇所が無かった。
×:断線箇所があった。
2. Reliability The flying device (1116X-YC Hitester: 1116X-YC high tester) after processing the semiconductor device obtained above in Fluorinert for 10 minutes at −55 ° C., 10 minutes at 125 ° C. and 10 minutes at −55 ° C. HIOKI). A 100-point continuity test was conducted, and the disconnected location was examined. Each code is as follows.
○: There was no disconnection.
X: There was a disconnection part.

Figure 2011100908
Figure 2011100908

Figure 2011100908
Figure 2011100908

表1から明らかなように実施例1〜9は半導体パッケージの反り量を抑制でき、半導体パッケージ信頼性が向上した。比較例1は片面側からのみスルーホールを形成したため半導体装置のプリント配線板部分の反り量が大きくなり、半導体装置の信頼性が低下した。また、比較例2、3は(A)/(B)の比が0.2〜5.0の範囲外であったため、プリント配線板の反り量が大きくなり、半導体装置の信頼性が低下した。   As is apparent from Table 1, Examples 1 to 9 can suppress the amount of warpage of the semiconductor package and improve the reliability of the semiconductor package. In Comparative Example 1, since the through hole was formed only from one side, the amount of warpage of the printed wiring board portion of the semiconductor device was increased, and the reliability of the semiconductor device was lowered. In Comparative Examples 2 and 3, since the ratio (A) / (B) was outside the range of 0.2 to 5.0, the amount of warpage of the printed wiring board was increased, and the reliability of the semiconductor device was lowered. .

本発明に従うと、反りの小さなプリント配線板を製造することができるため、特にインターポーザ等、半導体素子とマザーボード等の小型、かつ高性能が求められるプリント配線板に好適に用いることができる。   According to the present invention, since a printed wiring board with small warpage can be manufactured, it can be suitably used for a printed wiring board that is particularly required to have a small size and high performance, such as an interposer and a semiconductor element and a mother board.

1 積層板
2 銅箔
3 銅メッキ
4 導体回路
5 絶縁層
6 ビアホール
A 表面からのレーザー照射して形成したスルホール(A)
B 裏面からのレーザー照射して形成したスルホール(B)
DESCRIPTION OF SYMBOLS 1 Laminated board 2 Copper foil 3 Copper plating 4 Conductor circuit 5 Insulating layer 6 Via hole A Through hole formed by laser irradiation from the surface (A)
B Through hole formed by laser irradiation from the back (B)

Claims (6)

テーパー形状のスルーホールを有するプリント配線板であって、前記プリント配線板はコア基板上面から下面に向かい直径が小さくなるテーパー形状のスルーホール(A)と、コア基板の下面から上面に向かい直径が小さくなるテーパー形状のスルーホール(B)を有するプリント配線板であって、スルーホール(B)の数に対する前記スルーホール(A)の数の比((A)/(B))が0.2以上5.0以下であることを特徴とするプリント配線板。 A printed wiring board having a tapered through hole, wherein the printed wiring board has a tapered through hole (A) whose diameter decreases from the upper surface to the lower surface of the core substrate, and a diameter from the lower surface to the upper surface of the core substrate. A printed wiring board having a tapered through-hole (B) that becomes smaller, and the ratio of the number of through-holes (A) to the number of through-holes (B) ((A) / (B)) is 0.2. A printed wiring board characterized by being 5.0 or less. 前記スルーホール(A)は、コア基板の上面からレーザー照射することにより形成されたスルーホールであり、前記スルーホール(B)は、コア基板の下面からレーザー照射することにより形成されたスルーホールである請求項1に記載のプリント配線板。   The through hole (A) is a through hole formed by laser irradiation from the upper surface of the core substrate, and the through hole (B) is a through hole formed by laser irradiation from the lower surface of the core substrate. The printed wiring board according to claim 1. 前記スルーホール(A)、および(B)のテーパー形状における最大径部分の直径は、10μm以上200μm以下である請求項1または2に記載のプリント配線板。 3. The printed wiring board according to claim 1, wherein a diameter of a maximum diameter portion in the tapered shape of the through holes (A) and (B) is 10 μm or more and 200 μm or less. 前記スルーホール(A)、および(B)の数の和は、プリント配線板1cmあたり平均10〜12,000個である請求項1ないし3のいずれかに記載のプリント配線板。 4. The printed wiring board according to claim 1, wherein the sum of the numbers of the through holes (A) and (B) is 10 to 12,000 on average per 1 cm 2 of the printed wiring board. プリント配線板の上面の開孔面積と下面の開孔面積の差の絶対値が、プリント配線板1cmあたり4.5mm以下である請求項1ないし4のいずれかに記載のプリント配線板。 5. The printed wiring board according to claim 1, wherein the absolute value of the difference between the opening area of the upper surface of the printed wiring board and the opening area of the lower surface is 4.5 mm 2 or less per 1 cm 2 of the printed wiring board. 請求項1ないし5のいずれかに記載のプリント配線板に半導体素子を搭載してなる半導体装置。   A semiconductor device comprising a semiconductor element mounted on the printed wiring board according to claim 1.
JP2009255725A 2009-11-09 2009-11-09 Printed wiring board, and semiconductor device Pending JP2011100908A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009255725A JP2011100908A (en) 2009-11-09 2009-11-09 Printed wiring board, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009255725A JP2011100908A (en) 2009-11-09 2009-11-09 Printed wiring board, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2011100908A true JP2011100908A (en) 2011-05-19

Family

ID=44191856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009255725A Pending JP2011100908A (en) 2009-11-09 2009-11-09 Printed wiring board, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2011100908A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742553B2 (en) 2012-02-28 2014-06-03 Ibiden Co., Ltd. Printed wiring board
JP2015088729A (en) * 2013-10-30 2015-05-07 旭徳科技股▲ふん▼有限公司 Substrate structure and method for manufacturing the same
US9185799B2 (en) 2012-03-19 2015-11-10 Ibiden Co., Ltd. Printed wiring board
US11784115B2 (en) 2021-08-02 2023-10-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier having dielectric layer with conductively filled through holes tapering in opposite directions
WO2024214424A1 (en) * 2023-04-14 2024-10-17 株式会社村田製作所 Capacitor element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10117066A (en) * 1996-10-09 1998-05-06 Toshiba Corp Multilayer printed circuit board and manufacture of the same
JP2000077568A (en) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk Structure of printed wiring board and manufacture there

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10117066A (en) * 1996-10-09 1998-05-06 Toshiba Corp Multilayer printed circuit board and manufacture of the same
JP2000077568A (en) * 1998-08-28 2000-03-14 Nippon Circuit Kogyo Kk Structure of printed wiring board and manufacture there

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742553B2 (en) 2012-02-28 2014-06-03 Ibiden Co., Ltd. Printed wiring board
US9048229B2 (en) 2012-02-28 2015-06-02 Ibiden Co., Ltd. Printed wiring board
US9185799B2 (en) 2012-03-19 2015-11-10 Ibiden Co., Ltd. Printed wiring board
JP2015088729A (en) * 2013-10-30 2015-05-07 旭徳科技股▲ふん▼有限公司 Substrate structure and method for manufacturing the same
US11784115B2 (en) 2021-08-02 2023-10-10 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier having dielectric layer with conductively filled through holes tapering in opposite directions
WO2024214424A1 (en) * 2023-04-14 2024-10-17 株式会社村田製作所 Capacitor element

Similar Documents

Publication Publication Date Title
JP4820388B2 (en) Semiconductor plastic package and manufacturing method thereof
JP4902606B2 (en) Semiconductor package manufacturing method and semiconductor plastic package using the same
JP5071481B2 (en) Multilayer wiring board and semiconductor device
US20060237225A1 (en) Multilayer printed wiring board
US20110308848A1 (en) Resin composition for wiring board, resin sheet for wiring board, composite body, method for producing composite body, and semiconductor device
JP2009016818A (en) Multilayer printed circuit board and method of manufacturing the same
JPWO2008087972A1 (en) Insulating resin sheet laminate, multilayer printed wiring board formed by laminating the insulating resin sheet laminate
JP2009246333A (en) Insulating sheet and manufacturing method therefor, and printed circuit board using the sheet, and manufacturing method for the printed circuit board
JP5200405B2 (en) Multilayer wiring board and semiconductor package
JP2011210795A (en) Laminated board, method of manufacturing the same, printed-wiring board, and semiconductor device
JP2012131947A (en) Resin composition for printed wiring board, prepreg, metal-clad laminate, resin sheet, printed wiring board, and semiconductor device
WO2010113806A1 (en) Printed circuit board, manufacturing method therefor, multilayer printed circuit board, and semiconductor package
JP2011100908A (en) Printed wiring board, and semiconductor device
JPWO2012132325A1 (en) Printed circuit board, method for manufacturing printed circuit board, and semiconductor device
JP5056787B2 (en) Laminated board, multilayer printed wiring board, and semiconductor device
TWI458416B (en) Wiring substrate manufacturing method
JP2012131946A (en) Resin composition for printed wiring board, prepreg, laminate, resin sheet, printed wiring board, and semiconductor device
JP2004265955A (en) Multilayer printed circuit board
JP5515225B2 (en) Multilayer printed wiring board and semiconductor device
JP2011099072A (en) Resin composition, insulating layer, prepreg, laminate, print wiring board and semiconductor device
JP2008028302A (en) Multi-layer circuit board and semiconductor device using it
JP5672694B2 (en) Resin sheet, printed wiring board, and semiconductor device
JP4840303B2 (en) Insulated resin sheet with glass fiber woven fabric, laminated board, multilayer printed wiring board, and semiconductor device
JP2013122963A (en) Wiring board
JP2014063881A (en) Coreless wiring board and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130917