JP2011081801A - 複数のソースを有する直接アクセスメモリコントローラ、それに対応する方法及びコンピュータプログラム - Google Patents
複数のソースを有する直接アクセスメモリコントローラ、それに対応する方法及びコンピュータプログラム Download PDFInfo
- Publication number
- JP2011081801A JP2011081801A JP2010226063A JP2010226063A JP2011081801A JP 2011081801 A JP2011081801 A JP 2011081801A JP 2010226063 A JP2010226063 A JP 2010226063A JP 2010226063 A JP2010226063 A JP 2010226063A JP 2011081801 A JP2011081801 A JP 2011081801A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- buffer memory
- pointer
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 278
- 238000000034 method Methods 0.000 title claims description 16
- 238000004590 computer program Methods 0.000 title claims description 6
- 239000000872 buffer Substances 0.000 claims abstract description 215
- 238000012546 transfer Methods 0.000 claims abstract description 26
- 230000000903 blocking effect Effects 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 6
- 230000006870 function Effects 0.000 description 16
- 238000012545 processing Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 7
- 239000000284 extract Substances 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Circuits Of Receivers In General (AREA)
- Multi Processors (AREA)
- Programmable Controllers (AREA)
Abstract
【解決手段】DMAコントローラ10、20は、データをいくつかのデータソースからいくつかのバッファメモリを通して少なくとも1つのアドレスに転送するようにプログラムされる。DMAコントローラ10、20は、バッファメモリに記憶されているデータを読み取り、シーケンスでデータをアドレスに転送するように設計された読み取り管理モジュール30と、各バッファメモリのそれぞれに関連付けられた読み取りポインタ記憶手段38とを備える。各バッファメモリ毎に、コントローラ10、20は、ファームウェアを実行してバッファメモリからデータを読み取り、アドレスに転送されるデータシーケンス内で要求されるバッファメモリから発せられたデータの所定の順序に応じて、ファームウェアの実行を同期させる手段を備える。
【選択図】図1
Description
−バッファメモリ毎に、ファームウェアのコントローラが、このバッファメモリからのデータの読み取り及びデータを読み取ることができるこのバッファメモリ内の基本ロケーションを示す読み取りポインタの更新を実行するステップと、
−アドレスに転送すべきデータシーケンス内で要求されるバッファメモリから導出されるデータの所定の順番に応じて、ファームウェアの実行を同期させるステップと
を含む。
−各ファームウェアの実行が、このファームウェア内にプログラムされた命令に従って読み取り・更新権を待つ少なくとも1つのステップを含み、
−各ファームウェアの実行が、少なくとも1回の読み取り及びこのファームウェアに関連付けられた読み取りポインタの少なくとも1回の更新を実行した後、このファームウェア内にプログラムされた命令に従って、読み取り・更新権を現在実行中の別のファームウェアに送信する少なくとも1つのステップを含む。
−ソース121,・・・、12i、・・・、12nから発せられたデータの受信リンク22、
−コントローラ10又は20が、バッファメモリ161、・・・、16i、・・・、16nへのデータ書き込みを管理するために使用するモジュール24であって、リンク22から受信されるデータによりアクティブ化される、モジュール24、
−データがバッファメモリ161、・・・、16i、・・・、16nに送信され、それらデータが書き込み・読み取りアクセスコマンドモジュール18を通してそれらメモリの基本ロケーション内に書き込まれるリンク26、
−データがバッファメモリ161、・・・、16i、・・・、16nから受信され、書き込み・読み取りアクセスコマンドモジュール18を通してそれらメモリの基本ロケーションのそれらデータが読み取られるリンク28、
−コントローラ10又は20が、リンク28により供給されたデータを受信可能なバッファメモリ161、・・・、16i、・・・、16n内のデータの読み取りを管理するために使用するモジュール30、及び
−読み取られたデータがアドレス14に送信されるリンク32
を備える。
−各ファームウェア40iが、トークンTを待つ少なくとも1つの命令を含み、
−各ファームウェア40iが、循環バッファメモリ16i内で少なくとも1回の読み取り及び読み取りポインタPLiの少なくとも1つの更新が実行された後、トークンTを現在実行中の別ファームウェア40jに送信する少なくとも1つの命令を含む。
ファームウェア40 1
For i in 0 to n(メモリ161において読み取るべきデータ数)
PL1+=k;(所定のインクリメントを使用してポインタPL1を更新する)
Dest=*PL1;(データを読み取り、アドレス14に送信する)
Send T to 402;(トークン/ミューテックスをファームウェア402に送信する)
Wait T;(トークン/ミューテックスを待つ)
End for
ファームウェア40 2
For i in 0 to n(メモリ162において読み取るべきデータ数)
PL2+=k;(所定のインクリメントを使用してポインタPL2を更新する)
Dest=*PL2;(データを読み取り、アドレス14に送信する)
Send T to 401;(トークン/ミューテックスをファームウェア401に送信する)
Wait T;(トークン/ミューテックスを待つ)
End for
−書き込みポインタPEiが読み取りポインタPLiに達した場合(メモリが満杯であることを示す)、循環バッファメモリ16iへのすべてのデータの書き込みを阻止すること、及び
−以前、この読み取りが阻止され、書き込みポインタPEiが読み取りポインタPLiを再び超える場合、循環バッファメモリ16i内のデータ読み取りを阻止しないこと
を行うようにプログラムすることができる。
−読み取りポインタPLiが書き込みポインタPEiに達した場合(メモリが空であることを示す)、循環バッファメモリ16i内のすべてのデータ読み取りを阻止すること、及び
−以前、この書き込みが阻止され、読み取りポインタPLiが読み取りポインタPEiを再び超えた場合、循環バッファメモリ16iへのデータの書き込みを阻止しないこと
を行うようにプログラムすることができる。
−作業ポインタPTiの目標とする用途に応じて、順方向及び/又は逆方向のアドレスジャンプを含み得る命令、
−作業ポインタPTiにプログラムされた変位に応じて、読み取りポインタPLiのみに順方向アドレスジャンプを含み得る命令
を含むことが分かる。
−ステップ108での更新後、書き込みポインタPEiが指すアドレスが、読み取りポインタPLiが指すアドレスに達する場合(メモリ16iが満杯であることを示す)、第1の記述子は、書き込みが循環バッファメモリ16iにおいて阻止されることを示すように変更される。
−ステップ108での更新後、書き込みポインタPEiが指すアドレスが、読み取りポインタPLiが指すアドレスと異なり、第2の記述子が、読み取りが阻止されることを示す場合、第2の記述子は、読み取りが循環バッファメモリ16iにおいて許可されることを示すように変更される。
−読み取りポインタPL1が指すアドレスが、ステップ118での更新後に、書き込みポインタPE1が指すアドレスに達する場合(メモリ161が空であることを示す)、第2の記述子は、循環バッファメモリ161において読み取りが阻止されることを示すように変更される。
−読み取りポインタPL1が指すアドレスが、ステップ118での更新後に、書き込みポインタPE1が指すアドレスと異なり、第1の記述子が、書き込みが阻止されることを示す場合、第1の記述子は、循環バッファメモリ161での書き込み許可を示すように変更される。
−読み取りポインタPL2が指すアドレスが、ステップ220での更新後、書き込みポインタPE2が指すアドレスに達する場合(メモリ162が空であることを示す)、第2の記述子が、循環バッファメモリ162において読み取りが阻止されることを示すように変更される。
−読み取りポインタPL2が指すアドレスが、ステップ220での更新後、書き込みポインタPE2が指すアドレスと異なり、第1の記述子が、書き込みが阻止されることを示す場合、第1の記述子は、循環バッファメモリ162において書き込みが許可されることを示すように変更される。
Claims (10)
- 所定数の連続した基本メモリロケーションをそれぞれ含むいくつかのバッファメモリ(161、・・・、16i、・・・、16n)を通して、データをいくつかのデータソース(121、・・・、12i、・・・、12n)からそれらデータの少なくとも1つのアドレス(14)に転送する直接メモリアクセスコントローラ(10、20)であって、前記バッファメモリ(161、・・・、16i、・・・、16n)に記憶されているデータを読み取り、前記アドレス(14)にシーケンスで転送するように設計された読み取り管理モジュール(30)と、各バッファメモリにそれぞれ関連付けられた読み取りポインタ(PL1、PL2)記憶手段(38)とを備え、各読み取りポインタは、データを読み取ることができる、関連付けられた前記バッファメモリの基本ロケーションを示し、前記バッファメモリ(161、・・・、16i、・・・、16n)のそれぞれに各データソース(121、・・・、12i、・・・、12n)が関連付けられ、バッファメモリ毎に、前記コントローラ(10、20)は、ファームウェア(401、・・・、40i、・・・、40n)を実行して、データを読み取り、このバッファメモリに関連付けられた前記読み取りポインタを更新する手段を備え、コントローラ(10、20)が、アドレスに転送されるデータシーケンス内で要求されるバッファメモリから発せられたデータの所定の順序に応じて、ファームウェアの実行を同期させる手段(30、401、・・・、40i、・・・、40n)を備えることを特徴とする、直接メモリアクセスコントローラ(10、20)。
- 前記同期手段(30、401、・・・、40i、・・・、40n)が、少なくとも1つの読み取り・更新権をあるファームウェアから別のファームウェアに送信する手段を備え、現在実行中のあるファームウェア(401、・・・、40i、・・・、40n)が読み取り・書き込み権を保持することにより、前記ファームウェアは、関連付けられた前記バッファメモリ(161、・・・、16i、・・・、16n)内の少なくとも1回の読み取り及び対応する前記読み取りポインタ(PL1、PL2)の少なくとも1回の更新を実行することが可能である、請求項1に記載の直接メモリアクセスコントローラ(10、20)。
- 各バッファメモリ(161、・・・、16i、・・・、16n)は循環式のものであり、任意の1つの前記循環バッファメモリの各基本ロケーションは、この循環バッファメモリの最下位アドレス(PB1、PB2)と最上位アドレス(PS1、PS2)との間のアドレスにより識別され、前記記憶手段(38)は、各循環バッファメモリに関連付けられ、データを書き込むことができる、関連付けられた前記バッファメモリの基本ロケーションをそれぞれ示す書き込みポインタ(PE1、PE2)を備え、前記コントローラは、ソース(121、・・・、12i、・・・、12n)から受信したデータを、対応する前記循環バッファメモリ内の、対応する前記書き込みポインタ(PE1、PE2)で示される前記アドレスに書き込むように設計された書き込み管理モジュール(24)並びに各循環バッファメモリの前記読み取りポインタ(PL1、PL2)及び前記書き込みポインタ(PE1、PE2)により示される前記基本ロケーションの相対位置に応じて、各循環バッファメモリでの読み取り、書き込みのそれぞれを阻止する手段(24、30、401、・・・、40i、・・・、40n)も備える、請求項1又は2に記載の直接メモリアクセスコントローラ(10、20)。
- 任意の1つの前記循環バッファメモリ(161、・・・、16i、・・・、16n)内の前記読み取り阻止手段(30、401、・・・、40i、・・・、40n)は、読み取りポインタ(PL1、PL2)への更新が、読み取りポインタ(PL1、PL2)が指すアドレスが、書き込みポインタ(PE1、PE2)が指すアドレスに達するか、又はそれを超えることを意味する場合、この循環バッファメモリ内のいかなるデータ読み取りも阻止するように設計され、任意の1つの前記循環バッファメモリ(161、・・・、16i、・・・、16n)内の前記書き込み阻止手段(24、401、・・・、40i、・・・、40n)は、書き込みポインタ(PE1、PE2)への更新が、書き込みポインタ(PE1、PE2)が指すアドレスが、読み取りポインタ(PL1、PL2)が指すアドレスに達するか、又はそれを超えることを意味する場合、この循環バッファメモリ内のいかなるデータ書き込みも阻止するように設計される、請求項3に記載の直接メモリアクセスコントローラ(10、20)。
- 循環バッファメモリ(161、・・・、16i、・・・、16n)毎に、前記記憶手段(38)は、前記循環バッファメモリに関連付けられた前記読み取りポインタ(PL1、PL2)とは異なる「作業ポインタ」(PT1、PT2)と呼ばれる読み取りポインタも備え、この作業ポインタ(PT1、PT2)は、データを読み取らなければならない、関連付けられた前記バッファメモリの基本ロケーションを示し、この循環バッファメモリに関連付けられた前記ファームウェアは、所定の更新論理を使用して、この循環バッファメモリでの読み取りの都度、前記作業ポインタを更新するようにも設計される、請求項3又は4に記載の直接メモリアクセスコントローラ(10、20)。
- 各循環バッファメモリの前記作業ポインタ(PT1、PT2)の前記所定の更新論理は、データが書き込まれた順序とは異なる順序で、含まれるデータを読み取るように、この循環バッファメモリにおける少なくとも1つのアドレスジャンプを含む、請求項5に記載の直接メモリアクセスコントローラ(10、20)。
- 請求項1〜6のいずれか一項に記載の直接メモリアクセスコントローラ(10、20)により、所定数の連続した基本メモリロケーションをそれぞれ含むいくつかのバッファメモリ(161、・・・、16i、・・・、16n)を通して、データをいくつかのデータソース(121、・・・、12i、・・・、12n)からそれらデータの少なくとも1つのアドレス(14)に転送する方法であって、任意の1つの前記ソースから受信された各データは、書き込み管理モジュール(24)により、このソースに関連付けられたバッファメモリに送信され(106)、前記アドレス(14)に送信される各データは、前記コントローラにより前記バッファメモリのうちの1つにおいて読み取られ(118、220)、該方法が、
−バッファメモリ毎に、前記コントローラが、ファームウェア(401、402)を実行して、このバッファメモリから前記データを読み取り、データを読み取ることができるこのバッファメモリ内の基本ロケーションを示す読み取りポインタを更新するステップ(112、212)と、
−前記アドレス(14)に転送される前記データシーケンス内で要求されるバッファメモリから導出されるデータの所定の順序に応じて、前記ファームウェア(401、402)の実行を同期させるステップ(122、124、214、224)と
を含むことを特徴とする、方法。 - 前記同期ステップ(122、124、214、224)は、現在実行中の異なる前記ファームウェア間での少なくとも1つの読み取り・更新権のプログラムされた循環により行われ、現在実行中の前記ファームウェアのうちの1つが前記読み取り・更新権を一時的に保持することにより、前記ファームウェアは、関連付けられた前記バッファメモリ内の少なくとも1回の読み取り及び対応する前記読み取りポインタの少なくとも1回の更新を実行することができる、請求項7に記載のデータ転送方法。
- 現在実行中の異なる前記ファームウェア間での少なくとも1つの読み取り・更新権のプログラムされた循環は、以下:
−各ファームウェアの実行が、このファームウェア内にプログラムされた命令に従って前記読み取り・更新権を待つ少なくとも1つのステップ(124、214)を含み、
−各ファームウェアの実行が、少なくとも1回の読み取り及びこのファームウェアに関連付けられた前記読み取りポインタの少なくとも1回の更新を実行した後、このファームウェアにプログラムされた命令に従って、前記読み取り・更新権を現在実行中の別のファームウェアに送信する少なくとも1つのステップ(122、224)を含む
ように行われる、請求項8に記載のデータ転送方法。 - コンピュータにより読み取り可能であり、且つ/又は直接メモリアクセスコントローラ(10、20)により実行可能な、通信ネットワークからダウンロード可能であり、且つ/又は媒体に記録可能なコンピュータプログラムであって、前記プログラムが直接メモリアクセスコントローラにより実行された場合、請求項7〜9のいずれか一項に記載のデータ転送方法のステップを実行するプログラムコード命令を含むことを特徴とする、コンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0957033A FR2951290B1 (fr) | 2009-10-08 | 2009-10-08 | Controleur d'acces direct en memoire a sources multiples, procede et programme d'ordinateur correspondants |
FR0957033 | 2009-10-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011081801A true JP2011081801A (ja) | 2011-04-21 |
JP5205603B2 JP5205603B2 (ja) | 2013-06-05 |
Family
ID=42026707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010226063A Active JP5205603B2 (ja) | 2009-10-08 | 2010-10-05 | 複数のソースを有する直接アクセスメモリコントローラ、それに対応する方法及びコンピュータプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8260981B2 (ja) |
EP (1) | EP2320325B1 (ja) |
JP (1) | JP5205603B2 (ja) |
AT (1) | ATE528715T1 (ja) |
FR (1) | FR2951290B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016504668A (ja) * | 2012-11-21 | 2016-02-12 | コーヒレント・ロジックス・インコーポレーテッド | 分散型プロセッサを有する処理システム |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011030070A1 (fr) | 2009-09-11 | 2011-03-17 | Commissariat à l'énergie atomique et aux énergies alternatives | Controleur d'acces direct en memoire, procede et programme d'ordinateur correspondants |
FI127335B (en) * | 2016-05-27 | 2018-04-13 | Cysec Ice Wall Oy | Logging of telecommunications on a computer network |
FR3070514B1 (fr) * | 2017-08-30 | 2019-09-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Controleur d'acces direct en memoire, dispositif et procede de reception, stockage et traitement de donnees correspondants |
US10747442B2 (en) | 2017-11-29 | 2020-08-18 | International Business Machines Corporation | Host controlled data chip address sequencing for a distributed memory buffer system |
US10395698B2 (en) | 2017-11-29 | 2019-08-27 | International Business Machines Corporation | Address/command chip controlled data chip address sequencing for a distributed memory buffer system |
US10489069B2 (en) | 2017-11-29 | 2019-11-26 | International Business Machines Corporation | Address/command chip synchronized autonomous data chip address sequencer for a distributed buffer memory system |
US10534555B2 (en) | 2017-11-29 | 2020-01-14 | International Business Machines Corporation | Host synchronized autonomous data chip address sequencer for a distributed buffer memory system |
FR3118528B1 (fr) | 2020-12-28 | 2023-12-01 | Commissariat Energie Atomique | Module mémoire adapté à mettre en oeuvre des fonctions de calcul |
US11966631B2 (en) * | 2021-04-16 | 2024-04-23 | Western Digital Technologies, Inc. | Command queue order adjustment in a data storage device |
GB2619288A (en) * | 2022-05-27 | 2023-12-06 | Advanced Risc Mach Ltd | Writing beyond a pointer |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05289847A (ja) * | 1992-04-06 | 1993-11-05 | Toshiba Corp | リングバッファ管理装置 |
JP2000305891A (ja) * | 1999-04-22 | 2000-11-02 | Canon Inc | Dmaコントローラおよびdma制御方法 |
JP2001034588A (ja) * | 1999-07-16 | 2001-02-09 | Sony Corp | データ処理装置 |
JP2003087338A (ja) * | 2001-09-10 | 2003-03-20 | Matsushita Electric Ind Co Ltd | データ伝送装置 |
JP2006238452A (ja) * | 1992-12-21 | 2006-09-07 | Apple Computer Inc | 非サイクル有向グラフで接続された構成要素間の通信方法 |
WO2007099659A1 (ja) * | 2006-03-01 | 2007-09-07 | Matsushita Electric Industrial Co., Ltd. | データ転送装置及びデータ転送方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5901291A (en) * | 1996-10-21 | 1999-05-04 | International Business Machines Corporation | Method and apparatus for maintaining message order in multi-user FIFO stacks |
GB9802097D0 (en) * | 1998-01-30 | 1998-03-25 | Sgs Thomson Microelectronics | DMA controller |
US7603496B2 (en) * | 2006-01-23 | 2009-10-13 | Arm Limited | Buffering data during data transfer through a plurality of channels |
-
2009
- 2009-10-08 FR FR0957033A patent/FR2951290B1/fr not_active Expired - Fee Related
-
2010
- 2010-09-24 US US12/890,012 patent/US8260981B2/en active Active
- 2010-09-28 EP EP10181453A patent/EP2320325B1/fr active Active
- 2010-09-28 AT AT10181453T patent/ATE528715T1/de not_active IP Right Cessation
- 2010-10-05 JP JP2010226063A patent/JP5205603B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05289847A (ja) * | 1992-04-06 | 1993-11-05 | Toshiba Corp | リングバッファ管理装置 |
JP2006238452A (ja) * | 1992-12-21 | 2006-09-07 | Apple Computer Inc | 非サイクル有向グラフで接続された構成要素間の通信方法 |
JP2000305891A (ja) * | 1999-04-22 | 2000-11-02 | Canon Inc | Dmaコントローラおよびdma制御方法 |
JP2001034588A (ja) * | 1999-07-16 | 2001-02-09 | Sony Corp | データ処理装置 |
JP2003087338A (ja) * | 2001-09-10 | 2003-03-20 | Matsushita Electric Ind Co Ltd | データ伝送装置 |
WO2007099659A1 (ja) * | 2006-03-01 | 2007-09-07 | Matsushita Electric Industrial Co., Ltd. | データ転送装置及びデータ転送方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016504668A (ja) * | 2012-11-21 | 2016-02-12 | コーヒレント・ロジックス・インコーポレーテッド | 分散型プロセッサを有する処理システム |
JP2017123197A (ja) * | 2012-11-21 | 2017-07-13 | コーヒレント・ロジックス・インコーポレーテッド | 分散型プロセッサを有する処理システム |
Also Published As
Publication number | Publication date |
---|---|
US20110087808A1 (en) | 2011-04-14 |
ATE528715T1 (de) | 2011-10-15 |
JP5205603B2 (ja) | 2013-06-05 |
EP2320325B1 (fr) | 2011-10-12 |
FR2951290A1 (fr) | 2011-04-15 |
FR2951290B1 (fr) | 2011-12-09 |
US8260981B2 (en) | 2012-09-04 |
EP2320325A1 (fr) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5205603B2 (ja) | 複数のソースを有する直接アクセスメモリコントローラ、それに対応する方法及びコンピュータプログラム | |
US10831507B2 (en) | Configuration load of a reconfigurable data processor | |
US11188497B2 (en) | Configuration unload of a reconfigurable data processor | |
JP2022516739A (ja) | 再構成可能データ・プロセッサの仮想化 | |
TW202115575A (zh) | 靜止可重組態的資料處理器 | |
CN114026829B (zh) | 同步网络 | |
US7733771B2 (en) | NoC semi-automatic communication architecture for “data flows” applications | |
US9032114B2 (en) | Direct memory access controller, corresponding method and computer program | |
KR100895536B1 (ko) | 데이터 전송 방법, 시스템 및 컴퓨터 판독가능 매체 | |
JP2021528929A (ja) | データ通過ゲートウェイ | |
US20160371200A1 (en) | Configurable Mailbox Data Buffer Apparatus | |
JP2010539592A (ja) | データを交換する方法及びシステム | |
US6618354B1 (en) | Credit initialization in systems with proactive flow control | |
US20180212894A1 (en) | Fork transfer of data between multiple agents within a reconfigurable fabric | |
EP2801914A1 (en) | System and method for broadcasting data to multiple hardware forwarding engines | |
CN102388359A (zh) | 信号保序方法和装置 | |
JP2021528789A (ja) | ストリーミングエンジン | |
JP2007249560A (ja) | プログラマブルコントローラにおけるcpuモジュール | |
JP2011501306A (ja) | データをバックアップおよび復元するための構造および方法 | |
US10623201B2 (en) | Device for coupling two bus systems | |
TW202032383A (zh) | 可重組態資料處理器的組態加載和卸載 | |
JP6668638B2 (ja) | 情報処理装置、コンパイル方法及びコンパイラ | |
KR101485246B1 (ko) | 확장 원형 버퍼 | |
JP5293233B2 (ja) | データ入出力装置 | |
JP2009289269A (ja) | バッファメモリにおけるメモリの割り当て方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120827 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5205603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |