JP2011071443A - Method of manufacturing light emitting device - Google Patents
Method of manufacturing light emitting device Download PDFInfo
- Publication number
- JP2011071443A JP2011071443A JP2009223290A JP2009223290A JP2011071443A JP 2011071443 A JP2011071443 A JP 2011071443A JP 2009223290 A JP2009223290 A JP 2009223290A JP 2009223290 A JP2009223290 A JP 2009223290A JP 2011071443 A JP2011071443 A JP 2011071443A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- insulating layer
- light emitting
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、発光素子の製造方法に関する。特に、本発明は、レジストパターンをマスクとしてエッチングを実施する工程を含む発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a light emitting device. In particular, the present invention relates to a method for manufacturing a light emitting device including a step of performing etching using a resist pattern as a mask.
従来、n側コンタクト層、活性層、及びp側コンタクト層を有する基板を準備する工程と、p側コンタクト層上にpコンタクト電極を形成する工程と、pコンタクト電極上にフォトレジストからなるパターンを形成する工程と、当該パターンをマスクとしてpバッファ電極及びn電極を形成する工程と、当該パターンを除去する工程と、pバッファ電極及びn電極を有する基板の略全面に絶縁層を形成する工程と、pバッファ電極及びn電極上に開口を有するフォトレジストからなるパターンを絶縁層上に形成する工程と、当該開口を介して絶縁層を除去する工程とを備える製造方法により提供される発光素子が知られている(例えば、特許文献1参照)。 Conventionally, a step of preparing a substrate having an n-side contact layer, an active layer, and a p-side contact layer, a step of forming a p-contact electrode on the p-side contact layer, and a pattern made of a photoresist on the p-contact electrode Forming a p buffer electrode and an n electrode using the pattern as a mask, removing the pattern, and forming an insulating layer on substantially the entire surface of the substrate having the p buffer electrode and the n electrode. There is provided a light emitting device provided by a manufacturing method including a step of forming a pattern made of a photoresist having an opening on a p buffer electrode and an n electrode on an insulating layer, and a step of removing the insulating layer through the opening. It is known (see, for example, Patent Document 1).
しかし、特許文献1に記載の発光素子は、フォトレジストからなるパターンを形成する工程を複数回経て製造されるので、製造コストの低減、及び製造時間の低減には限界があり、かつ、フォトレジストを除去した後のコンタミネーションによる不具合が発生する確率が高くなり、歩留りの向上には限界がある。
However, since the light emitting element described in
したがって、本発明の目的は、工数の低減、歩留りの向上を図ることのできる発光素子の製造方法を提供することにある。 Accordingly, an object of the present invention is to provide a method for manufacturing a light emitting element capable of reducing the number of steps and improving the yield.
本発明は、上記目的を達成するため、第1導電型の第1半導体層と、発光層と、前記第1導電型とは異なる第2導電型の第2半導体層とを有する窒化物半導体積層構造の一部を除去することにより、前記第1半導体層の表面を露出させる半導体除去工程と、前記第2半導体層の表面に透明導電層を形成する透明導電層形成工程と、露出した前記第1半導体層上と、前記透明導電層が形成された前記第2半導体層上と、に絶縁層を形成する絶縁層形成工程と、前記第1半導体層上に前記絶縁層を露出させる第1露出部を有し、前記透明導電層上に前記絶縁層を露出させる第2露出部を有するパターンを前記絶縁層上に形成するパターン形成工程と、前記第1露出部及び前記第2露出部を通じて前記絶縁層の露出部分を除去することにより、前記絶縁層に前記第1開口部及び前記第2開口部を形成する絶縁層除去工程と、前記パターンを残存させた状態で、前記第1半導体層上の前記第1開口部及び前記第2半導体層上の前記第2開口部に電極を形成する電極形成工程と、を備える発光素子の製造方法が提供される。 In order to achieve the above object, the present invention provides a nitride semiconductor multilayer structure including a first semiconductor layer of a first conductivity type, a light emitting layer, and a second semiconductor layer of a second conductivity type different from the first conductivity type. A semiconductor removing step of exposing a surface of the first semiconductor layer by removing a part of the structure; a transparent conductive layer forming step of forming a transparent conductive layer on the surface of the second semiconductor layer; An insulating layer forming step for forming an insulating layer on one semiconductor layer and on the second semiconductor layer on which the transparent conductive layer is formed; and a first exposure for exposing the insulating layer on the first semiconductor layer Forming a pattern on the insulating layer, the pattern forming step having a second exposed portion that exposes the insulating layer on the transparent conductive layer, and through the first exposed portion and the second exposed portion. By removing the exposed portion of the insulating layer, An insulating layer removing step for forming the first opening and the second opening in the edge layer, and the first opening and the second semiconductor layer on the first semiconductor layer with the pattern remaining. An electrode forming step of forming an electrode in the second opening above is provided.
上記発光素子の製造方法において、前記電極形成工程後、前記パターンを除去するパターン除去工程を更に備えることが好ましい。 In the method for manufacturing a light emitting element, it is preferable that the method further includes a pattern removing step of removing the pattern after the electrode forming step.
上記発光素子の製造方法において、前記第1露出部及び前記第2露出部は、前記パターンの厚さ方向につき、前記絶縁層側に向けて拡がるよう形成されてもよい。 In the method for manufacturing a light emitting device, the first exposed portion and the second exposed portion may be formed to expand toward the insulating layer in the thickness direction of the pattern.
本発明に係る発光素子の製造方法によれば、工数の低減、歩留りの向上を図ることができる。 According to the method for manufacturing a light-emitting element according to the present invention, the number of man-hours can be reduced and the yield can be improved.
[第1の実施の形態]
図1Aは、本発明の第1の実施の形態に係る発光素子の上面の概要を示し、図1Bは、本発明の第1の実施の形態に係る発光素子の縦断面の概要を示す。具体的に図1Bは、図1AのA−A線における発光素子の縦断面の概要を示す。更に、図1C(a)及び(b)は、本発明の第1の実施の形態に係る発光素子の縦断面の一部分を拡大した概要を示す。
[First Embodiment]
FIG. 1A shows an outline of the upper surface of the light emitting device according to the first embodiment of the present invention, and FIG. 1B shows an outline of a longitudinal section of the light emitting device according to the first embodiment of the present invention. Specifically, FIG. 1B shows an outline of a longitudinal section of the light-emitting element taken along the line AA of FIG. Furthermore, FIG. 1C (a) and (b) shows the outline | summary which expanded a part of longitudinal section of the light emitting element which concerns on the 1st Embodiment of this invention.
(発光素子1の構成)
本発明の第1の実施の形態に係る発光素子1は、図1Bに示すように、一例として、C面(0001)を有するサファイア基板10と、サファイア基板10上に設けられるバッファ層20と、バッファ層20上に設けられるn側コンタクト層22と、n側コンタクト層22上に設けられるn側クラッド層24と、n側クラッド層24上に設けられる発光層25と、発光層25上に設けられるp側クラッド層26と、p側クラッド層26上に設けられるp側コンタクト層28とを含む窒化物半導体積層構造を備える。
(Configuration of Light-Emitting Element 1)
As shown in FIG. 1B, the
また、発光素子1は、p側コンタクト層28上に設けられる透明導電層としてのpコンタクト電極30と、pコンタクト電極30上の一部の領域に設けられるpバッファ電極40と、p側コンタクト層28から少なくともn側コンタクト層22の表面まで除去することにより露出したn側コンタクト層22上に設けられるn電極42と、pバッファ電極40及びn電極42上を除き、n側コンタクト層22及びpコンタクト電極30上に設けられる絶縁層50とを備える。本実施形態において絶縁層50は、pバッファ電極40及びn電極42に実質的に重ならないように設けられる。すなわち、pバッファ電極40は、絶縁層50に設けられたp側開口部52を介してpコンタクト電極30上に設けられ、n電極42は、絶縁層50に設けられたn側開口部54を介してn側コンタクト層22上に設けられる。
The light-emitting
また、図1Aを参照すると、発光素子1の平面視にて、n電極42は一辺の中央近傍に配置され、pバッファ電極40は、当該一辺の対辺の中央近傍に配置される。そして、pコンタクト電極30は、平面視にて略コの字形状に形成される。すなわち、pコンタクト電極30は、n電極42が配置される部分に凹部30bを有しており、平面視にて凹部30bの底部の両端から上記一辺に向けて延びる2つの突出部30aを有して形成される。n電極42は、平面視にて、2つの突出部30aの間に配置される。
Referring to FIG. 1A, in plan view of the
また、図1Cの(a)に示すように、絶縁層50のn側開口部54は、絶縁層50の厚さ方向につき、n側コンタクト層22側に向けて窄むように形成される(以下、このような形状を「テーパー形状」という)。すなわち、n側開口部54は、n側コンタクト層22の表面の法線方向に対し、上方向へ向かってn電極42から遠ざかる方向に傾いた側面を有して形成される。そして、n電極42は、n側開口部54の下端を完全に塞ぐように、n側開口部54の側面にかかるよう形成されている。これにより、n側コンタクト層22が露出することはなく、n側コンタクト層22を的確に保護することができる。
また、図1Cの(b)に示すように、絶縁層50のp側開口部52は、絶縁層50の厚さ方向につき、pコンタクト電極30側に向けて窄むように形成される。すなわち、p側開口部52は、pコンタクト電極30の表面の法線方向に対し、上方向へ向かってpバッファ電極40から遠ざかる方向に傾いた側面を有して形成される。本実施形態においては、pバッファ電極40はp側開口部52の側面と離隔して形成されているが、n電極42と同様にp側開口部52の側面にかかるよう形成することもできる。
1C, the n-
As shown in FIG. 1C (b), the p-side opening 52 of the
(窒化物半導体積層構造)
ここで、バッファ層20と、n側コンタクト層22と、n側クラッド層24と、発光層25と、p側クラッド層26と、p側コンタクト層28とはそれぞれ、III族窒化物化合物半導体からなる層である。III族窒化物化合物半導体は、例えば、AlxGayIn1−x−yN(ただし、0≦x≦1、0≦y≦1、0≦x+y≦1)の四元系のIII族窒化物化合物半導体を用いることができる。
(Nitride semiconductor multilayer structure)
Here, the
本実施形態においては、バッファ層20は、AlNから形成される。そして、n側コンタクト層22とn側クラッド層24とは、所定量のn型ドーパント(例えば、Si)をそれぞれドーピングしたn−GaNからそれぞれ形成される。また、発光層25は、InGaN/GaN/AlGaNから形成される多重量子井戸構造を有する。更に、p側クラッド層26とp側コンタクト層28とは、所定量のp型ドーパント(例えば、Mg)をドーピングしたp−GaNからそれぞれ形成される。
In the present embodiment, the
(pコンタクト電極30、pバッファ電極40、n電極42)
pコンタクト電極30は導電性酸化物から形成される。例えば、pコンタクト電極30は、ITO(Indium Tin Oxide)から形成することができる。また、pバッファ電極40を構成する材料とn電極42を構成する材料とは同一である。なお、pバッファ電極40及びn電極42を多層から形成する場合、それぞれの層構成は同一である。例えば、pバッファ電極40及びn電極42は、Ni又はCrと、Auと、Alとを含む金属材料から形成される。特にn側コンタクト層22がn型のGaNから形成される場合、n電極42は、n側コンタクト層22の側から接触層としてのNi層を含んで形成することができ、又はn側コンタクト層22の側から接触層としてのCr層を含んで形成することができる。また、特にpコンタクト電極30が導電性酸化物から形成される場合、pバッファ電極40は、pコンタクト電極30の側から接触層としてのNi層を含んで形成することができ、又はpコンタクト電極30の側から接触層としてのCr層を含んで形成することができる。具体的にpバッファ電極40及びn電極42はそれぞれ、pコンタクト電極30側又はn側コンタクト層22側から、Ni層とAu層とAl層とを含んで形成することができる。
(
The
なお、pバッファ電極40及びn電極42の平面視における形状は、略円状、略多角形状(例えば、三角形、四角形、五角形、六角形等)にすることができ、各電極の配置、発光素子1の平面視における全面積に占める発光領域の面積(以下、「発光面積」という)の割合の向上等を考慮して、pバッファ電極40及びn電極42の平面視におけるサイズ及び/又は形状を適宜設定できる。
The
(絶縁層50)
絶縁層50は、例えば、絶縁材料である二酸化シリコン(SiO2)から主として形成される。
(Insulating layer 50)
The insulating
以上のように構成された発光素子1は、青色領域の波長の光を発するフェイスアップ型の発光ダイオード(LED)である。例えば、発光素子1は、順電圧が3V程度で、順電流が20mAの場合に、ピーク波長が455nm程度の光を発する。また、発光素子1は上面視にて略四角形状に形成される。発光素子1の平面寸法は、例えば、縦寸法及び横寸法がそれぞれ略350μmである。
The
なお、サファイア基板10の上に設けられるバッファ層20からp側コンタクト層28までの各層は、例えば、有機金属化学気相成長法(Metal Organic Chemical Vapor Deposition : MOCVD)、分子線エピタキシー法(Molecular Beam Epitaxy : MBE)、ハライド気相エピタキシー法(Halide Vapor Phase Epitaxy : HVPE)等によって形成することができる。ここで、バッファ層20がAlNから形成されるものを例示したが、バッファ層20はGaNから形成することもできる。また、発光層25の量子井戸構造は、多重量子井戸構造でなく、単一量子井戸構造、歪量子井戸構造にすることもできる。
Each layer from the
また、絶縁層50は、SiO2の他、二酸化チタン(TiO2)、アルミナ(Al2O3)、五酸化タンタル(Ta2O5)等の金属酸化物、窒化ケイ素(SiN)、窒化アルミニウム(AlN)等の窒化物、若しくはポリイミド等の電気絶縁性を有する樹脂材料から形成することもできる。
The insulating
更に、発光素子1は、紫外領域、近紫外領域、又は緑色領域にピーク波長を有する光を発するLEDであってもよいが、LEDが発する光のピーク波長の領域はこれらに限定されない。なお、他の変形例においては、発光素子1の平面寸法はこれに限られない。例えば、発光素子1の平面寸法を縦寸法及び横寸法がそれぞれ1mmとなるよう設計することもでき、縦寸法と横寸法とが互いに異なるようにすることもできる。
Furthermore, the
(発光素子1の製造工程)
図2Aから図2Cは、第1の実施の形態に係る発光素子の製造工程の一例を示す。具体的に、図2Aの(a)は、エッチングが施された後の窒化物半導体積層構造を有する発光素子の縦断面図である。図2Aの(b)は、pコンタクト電極が形成された後の発光素子の縦断面図である。また、図2Aの(c)は、絶縁層50が形成された後の発光素子の縦断面図である。
(Manufacturing process of light-emitting element 1)
2A to 2C show an example of a manufacturing process of the light-emitting element according to the first embodiment. Specifically, (a) of FIG. 2A is a longitudinal sectional view of a light emitting device having a nitride semiconductor multilayer structure after being etched. FIG. 2B is a longitudinal sectional view of the light emitting device after the p contact electrode is formed. FIG. 2C is a longitudinal sectional view of the light emitting element after the insulating
まず、サファイア基板10を準備して、このサファイア基板10の上に、n型半導体層と、発光層と、p型半導体層とを含む窒化物半導体積層構造を形成する。具体的には、サファイア基板10の上に、バッファ層20と、n側コンタクト層22と、n側クラッド層24と、発光層25と、p側クラッド層26と、p側コンタクト層28とをこの順にエピタキシャル成長して半導体積層構造を形成する(半導体積層構造形成工程)。続いて、フォトリソグラフィー技術及びエッチング技術を用いてp側コンタクト層28からn側コンタクト層22までの一部をエッチングして除去する(図2A(a)、半導体除去工程)。これにより、n側コンタクト層22の表面の一部が露出する。
First, a
次に、p側コンタクト層28上の略全面に、透明導電層としてのpコンタクト電極30を形成する(図2A(b)、透明導電層形成工程)。例えば、露出したn側コンタクト層22上と、p側コンタクト層28上とを含む全面に透明導電材料からなる層を形成した後、フォトリソグラフィー技術及びエッチング技術を用いてpコンタクト電極30を形成する。本実施形態においてpコンタクト電極30はITOから形成される。pコンタクト電極30は、例えば、真空蒸着法を用いて形成される。なお、pコンタクト電極30は、スパッタリング法、CVD法、プラズマCVD法、蒸着法、ゾルゲル法等により形成することもできる。続いて、n側コンタクト層22上、及びpコンタクト電極30が形成されたp側コンタクト層28上の全面に絶縁層50を真空蒸着法により形成する(図2A(c)、絶縁層形成工程)。絶縁層50は、例えば、0.05μm以上2.0μm以下の厚さを有して形成される。なお、半導体積層構造の表面の全体にpコンタクト電極30を形成した後、pコンタクト電極30の一部と共に、p側コンタクト層28からn側コンタクト層22までの一部をエッチング除去することもできる。
Next, a p-
図2B(a)は、絶縁層上にパターンを形成した後の縦断面図であり、図2B(b)は、絶縁層の一部を除去した後の縦断面図である。また、図2B(c)は、電極を形成した後の縦断面図である。そして、図2Cは、リフトオフ後の縦断面図である。更に、図2Dは、図2B(a)のp側露出部の部分を拡大した縦断面図であり、図2Eは、p側露出部の部分を形成する工程の流れの概要を示す。 FIG. 2B (a) is a longitudinal sectional view after a pattern is formed on the insulating layer, and FIG. 2B (b) is a longitudinal sectional view after a part of the insulating layer is removed. FIG. 2B (c) is a longitudinal sectional view after the electrodes are formed. FIG. 2C is a longitudinal sectional view after lift-off. Further, FIG. 2D is an enlarged longitudinal sectional view of the portion of the p-side exposed portion in FIG. 2B (a), and FIG. 2E shows an outline of the process flow for forming the portion of the p-side exposed portion.
続いて、フォトレジストによるパターン200を絶縁層50上にフォトリソグラフィー技術を用いて形成する(図2B(a)、パターン形成工程)。具体的に、図2Eを参照して説明する。まず、絶縁層50が形成された基板の表面にフォトレジスト210をスピンコートする。なお、フォトレジスト210としては、例えば、露光光に対して感度が高く、露光時間が短いことによりスループットを向上させることのできるネガレジストを用いる。
Subsequently, a
スピンコートした後、ホットプレート上に当該基板を置き、所定の温度、所定の時間、当該基板をベークすることによりフォトレジスト中のフラックスを揮発させる(図2E(a)、レジスト塗布工程)。本実施形態においてフォトレジスト210は、使用するフォトレジストの量、スピンコートの回転速度等を調整して、例えば、2μm以上4μm以下の厚さにされる。次に、フォトレジスト210上にフォトマスク300を配置して、フォトマスク300の上方から所定の波長の光400を予め設定した時間、照射する(図2E(b)、露光工程)。なお、フォトマスク300としては、所定形状のマスクパターン302を有するフォトマスク300を用いる。これにより、光400が照射された部分に酸が発生する。一方、光400が照射されていない部分には酸が発生しない。
After spin coating, the substrate is placed on a hot plate, and the substrate is baked at a predetermined temperature for a predetermined time to volatilize the flux in the photoresist (FIG. 2E (a), resist coating step). In the present embodiment, the
ここで、光400は、フォトレジスト210の表面から絶縁層50の側に向かって進行するにしたがってフォトレジスト210に徐々に吸収される。したがって、フォトレジスト210の表面における光400の強度が最も強く、絶縁層50近傍における光400の強度が最も弱い。これにより、光400によりフォトレジスト210中に酸が発生する反応の程度は、フォトレジスト210の表面が最も大きく、絶縁層50に接する部分で最も小さい。よって、図2E(c)に示すように、縦断面にて酸が発生した部分(以下、単に「露光部分210b」という)は下方へ向かって拡がる逆テーパー形状になり、酸が発生していない部分(以下、単に「未露光部分210a」という)は下方へ向かって窄むテーパー形状になる。
Here, the light 400 is gradually absorbed by the
続いて、露光後のフォトレジスト210に、所定の温度、所定の時間の熱処理を施す(リバーサルベーク工程)。これにより、光400の照射で発生した酸が存在することに起因して、フォトレジスト210を構成する樹脂材料の架橋反応が露光部分210bにおいて進行する。次に、フォトレジスト210の全面に、所定の波長の光を予め設定した時間、照射する(二次露光工程)。これにより、未露光部分210aを、現像液に溶出しやすくすることができる。その後、所定の現像液を用いて現像を実施することにより、未露光部分210aを除去する。これにより、n側露出部202及びp側露出部204が形成される(図2B(a)、図2E(d)、現像工程)。
Subsequently, the exposed
ここで、本実施形態においては、図2Dに示すように、パターン200の縦断面におけるp側露出部204は、逆テーパー形状を呈する。そして、絶縁層50の法線方向に対して当該側面の傾く角度は、露光工程における光400の露光量、リバーサルベーク工程における温度及び熱処理時間、二次露光工程における光の量等を調整することにより0°を越して60°以下になるようにする。
Here, in the present embodiment, as shown in FIG. 2D, the p-side exposed
次に、パターン200をマスクとして、絶縁層50にエッチング(例えば、ドライエッチング)を施す。これにより、n側露出部202及びp側露出部204から外部に露出していた絶縁層50が除去される(図2B(b)、絶縁層除去工程)。ここで、エッチングにより生じたn側開口部54及びp側開口部52は、ともにテーパー形状となる。
Next, etching (for example, dry etching) is performed on the insulating
続いて、パターン200を残存させた状態で、真空蒸着法を用いてp側開口部52及びn側開口部54に、pバッファ電極40及びn電極42を形成する(図2B(c)、電極形成工程)。本実施形態において、pバッファ電極40を構成する材料と、n電極42を構成する材料とは同一材料である。すなわち、パターン200が形成されていない領域であるp側露出部204により露出しているpコンタクト電極30の表面と、n側露出部202により露出しているn側コンタクト層22の表面とに電極材料を同時に真空蒸着することにより同一材料からなるpバッファ電極40及びn電極42を形成する。
Subsequently, the p-
次に、リフトオフ法によりパターン200とパターン200上に堆積した電極層44とを除去することにより、本実施の形態に係る発光素子1が製造される(図2C、パターン除去工程)。
Next, by removing the
なお、pバッファ電極40及びn電極42を形成した後、pコンタクト電極30とpバッファ電極40との間、及びn側コンタクト層22とn電極42との間のオーミック接触と密着性とを確保すべく、所定の温度、所定の雰囲気下で、所定の時間の熱処理を施すこともできる。また、pバッファ電極40を構成する材料とn電極42を構成する材料とを異なる材料にすることもできる。この場合、pバッファ電極40とn電極42とは同時ではなく、それぞれ別々に形成される。
After the
また、n電極42、及びpバッファ電極40はそれぞれ、スパッタリング法により形成することもできる。また、絶縁層50は、化学気相成長法(Chemical Vapor Deposition : CVD)により形成することもできる。そして、以上の工程を経て形成された発光素子1は、導電性材料の配線パターンが予め形成されたセラミック等から構成される基板の所定の位置に、フリップチップボンディングにより実装される。そして、基板に実装された発光素子1を、エポキシ樹脂、シリコーン樹脂、又はガラス等の封止材で一体として封止することにより、発光素子1を発光装置としてパッケージ化できる。
The
なお、本実施形態においてパターン200はネガレジストから形成したが、形成すべきpバッファ電極40及びn電極42の平面視における形状を、例えば、数ミクロン幅程度の細線を含む形状にする場合等には、ポジレジストを用いることもできる。なお、ポジレジストを用いる場合、ポジレジストを塗布する前に絶縁層50の表面に対して、Hexamethyldisilazane(HMDS)等を用いた表面改質処理を実施することが好ましい。
In this embodiment, the
(第1の実施の形態の効果)
本実施の形態に係る発光素子1の製造方法は、絶縁層除去工程での絶縁層50を除去するためのパターン200と電極形成工程でのpバッファ電極40及びn電極42を形成するためのパターン200とを共通にしたことにより、エッチング用のパターンと電極形成用のパターンとを共通にすることができるので、発光素子1の製造工程を簡略化することができる。これにより、製造コストを低減することができる。更に、フォトマスク300を使用する回数、及びフォトレジストの除去回数も低減できるので、コンタミネーションによる不具合の発生も低減できることから、歩留りを向上させることもできる。
(Effects of the first embodiment)
The manufacturing method of the light-emitting
また、本実施の形態に係る発光素子1は、pバッファ電極40及びn電極42に絶縁層50が重ならないので、pバッファ電極40及びn電極42の平面視におけるサイズを縮小したとしても、従来と同程度のボンディングエリアを確保することができる。これにより、発光素子1の発光面積を拡大することができ、光取り出し効率を向上させることができる。
In addition, since the insulating
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 While the embodiments of the present invention have been described above, the embodiments described above do not limit the invention according to the claims. In addition, it should be noted that not all the combinations of features described in the embodiments are essential to the means for solving the problems of the invention.
1 発光素子
10 サファイア基板
20 バッファ層
22 n側コンタクト層
24 n側クラッド層
25 発光層
26 p側クラッド層
28 p側コンタクト層
30 pコンタクト電極
30a 突出部
30b 凹部
40 pバッファ電極
42 n電極
44 電極層
50 絶縁層
52、53 p側開口部
54 n側開口部
200 パターン
202 n側露出部
204 p側露出部
210 フォトレジスト
210a 未露光部分
210b 露光部分
300 フォトマスク
302 マスクパターン
400 光
DESCRIPTION OF
Claims (3)
前記第2半導体層の表面に透明導電層を形成する透明導電層形成工程と、
露出した前記第1半導体層上と、前記透明導電層が形成された前記第2半導体層上と、に絶縁層を形成する絶縁層形成工程と、
前記第1半導体層上に前記絶縁層を露出させる第1露出部を有し、前記透明導電層上に前記絶縁層を露出させる第2露出部を有するパターンを前記絶縁層上に形成するパターン形成工程と、
前記第1露出部及び前記第2露出部を通じて前記絶縁層の露出部分を除去することにより、前記絶縁層に前記第1開口部及び前記第2開口部を形成する絶縁層除去工程と、
前記パターンを残存させた状態で、前記第1半導体層上の前記第1開口部及び前記第2半導体層上の前記第2開口部に電極を形成する電極形成工程と、を備える発光素子の製造方法。 By removing a part of the nitride semiconductor multilayer structure having the first semiconductor layer of the first conductivity type, the light emitting layer, and the second semiconductor layer of the second conductivity type different from the first conductivity type, A semiconductor removal step of exposing a surface of the first semiconductor layer;
A transparent conductive layer forming step of forming a transparent conductive layer on the surface of the second semiconductor layer;
An insulating layer forming step of forming an insulating layer on the exposed first semiconductor layer and on the second semiconductor layer on which the transparent conductive layer is formed;
Forming a pattern on the insulating layer having a first exposed portion that exposes the insulating layer on the first semiconductor layer and a second exposed portion that exposes the insulating layer on the transparent conductive layer Process,
An insulating layer removing step of forming the first opening and the second opening in the insulating layer by removing an exposed portion of the insulating layer through the first exposed portion and the second exposed portion;
Forming an electrode in the first opening on the first semiconductor layer and the second opening on the second semiconductor layer in a state in which the pattern is left. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223290A JP2011071443A (en) | 2009-09-28 | 2009-09-28 | Method of manufacturing light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223290A JP2011071443A (en) | 2009-09-28 | 2009-09-28 | Method of manufacturing light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011071443A true JP2011071443A (en) | 2011-04-07 |
Family
ID=44016400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009223290A Pending JP2011071443A (en) | 2009-09-28 | 2009-09-28 | Method of manufacturing light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011071443A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956773A (en) * | 2011-08-22 | 2013-03-06 | 日立电线株式会社 | Nitride semiconductor template and light-emitting diode |
JP2013131697A (en) * | 2011-12-22 | 2013-07-04 | Sharp Corp | Nitride semiconductor light-emitting element and nitride semiconductor light-emitting element manufacturing method |
JP2013251496A (en) * | 2012-06-04 | 2013-12-12 | Stanley Electric Co Ltd | Light emitting element and method for manufacturing the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1093191A (en) * | 1996-06-29 | 1998-04-10 | Hyundai Electron Ind Co Ltd | Manufacture of laser diode |
JP2000114595A (en) * | 1998-10-07 | 2000-04-21 | Matsushita Electronics Industry Corp | SEMICONDUCTOR LIGHT EMITTING ELEMENT OF GaN COMPOUND |
JP2000307184A (en) * | 1999-04-22 | 2000-11-02 | Sony Corp | Manufacture of semiconductor element |
JP2005285879A (en) * | 2004-03-29 | 2005-10-13 | Kyocera Corp | Method of manufacturing substrate for semiconductor deposition, the semiconductor substrate using the same, and semiconductor light-emitting device |
JP2008041866A (en) * | 2006-08-04 | 2008-02-21 | Nichia Chem Ind Ltd | Nitride semiconductor element |
JP2008288552A (en) * | 2007-04-18 | 2008-11-27 | Nichia Corp | Light emitting device |
JP2009032761A (en) * | 2007-07-25 | 2009-02-12 | Toyoda Gosei Co Ltd | Manufacturing method of light-emitting device, and light-emitting device |
-
2009
- 2009-09-28 JP JP2009223290A patent/JP2011071443A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1093191A (en) * | 1996-06-29 | 1998-04-10 | Hyundai Electron Ind Co Ltd | Manufacture of laser diode |
JP2000114595A (en) * | 1998-10-07 | 2000-04-21 | Matsushita Electronics Industry Corp | SEMICONDUCTOR LIGHT EMITTING ELEMENT OF GaN COMPOUND |
JP2000307184A (en) * | 1999-04-22 | 2000-11-02 | Sony Corp | Manufacture of semiconductor element |
JP2005285879A (en) * | 2004-03-29 | 2005-10-13 | Kyocera Corp | Method of manufacturing substrate for semiconductor deposition, the semiconductor substrate using the same, and semiconductor light-emitting device |
JP2008041866A (en) * | 2006-08-04 | 2008-02-21 | Nichia Chem Ind Ltd | Nitride semiconductor element |
JP2008288552A (en) * | 2007-04-18 | 2008-11-27 | Nichia Corp | Light emitting device |
JP2009032761A (en) * | 2007-07-25 | 2009-02-12 | Toyoda Gosei Co Ltd | Manufacturing method of light-emitting device, and light-emitting device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102956773A (en) * | 2011-08-22 | 2013-03-06 | 日立电线株式会社 | Nitride semiconductor template and light-emitting diode |
JP2013131697A (en) * | 2011-12-22 | 2013-07-04 | Sharp Corp | Nitride semiconductor light-emitting element and nitride semiconductor light-emitting element manufacturing method |
JP2013251496A (en) * | 2012-06-04 | 2013-12-12 | Stanley Electric Co Ltd | Light emitting element and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2423984B1 (en) | Light emitting element | |
JP4699258B2 (en) | Flip chip light emitting diode and manufacturing method thereof | |
JP5152133B2 (en) | Light emitting element | |
KR100724540B1 (en) | Laser beam delivery system and method thereof, and laser lift-off method | |
KR100609118B1 (en) | Flip chip light emitting diode and method of manufactureing the same | |
TWI420698B (en) | Method for manufacturing semiconductor light emitting device | |
KR20160046538A (en) | Light emitting device and method of fabricating the same | |
JP5326957B2 (en) | Light emitting device manufacturing method and light emitting device | |
JP2011071339A (en) | Light-emitting element | |
TW201344962A (en) | Semiconductor light emitting device and a manufacturing method of the same | |
US20130240919A1 (en) | Semiconductor device and a manufacturing method thereof | |
KR20140086184A (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
KR100691497B1 (en) | Light-emitting device and Method of manufacturing the same | |
KR20140028803A (en) | Light emitting diode having reflecting dielectric layer for flip bonding and method for fabricating the same | |
KR20140077614A (en) | 3-Dimesional Light Emitting device and fabrication thereof | |
JP2011071444A (en) | Light-emitting element | |
TWI466327B (en) | Method for fabricating wafer-level light emitting diode structure | |
US10418510B1 (en) | Mesa shaped micro light emitting diode with electroless plated N-contact | |
JP2011071443A (en) | Method of manufacturing light emitting device | |
JP5151758B2 (en) | Light emitting element | |
KR20150101783A (en) | Light emitting diode and method of fabricating the same | |
JP2018085432A (en) | Method for manufacturing light-emitting element | |
JP2023041840A (en) | Vertical resonator surface-emitting laser element | |
JP2010027919A (en) | Light emitting element and method of making light emitting element | |
KR20150000387A (en) | Light emitting device and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |