JP2011071422A - Circuit module, and method of mounting circuit module - Google Patents
Circuit module, and method of mounting circuit module Download PDFInfo
- Publication number
- JP2011071422A JP2011071422A JP2009222828A JP2009222828A JP2011071422A JP 2011071422 A JP2011071422 A JP 2011071422A JP 2009222828 A JP2009222828 A JP 2009222828A JP 2009222828 A JP2009222828 A JP 2009222828A JP 2011071422 A JP2011071422 A JP 2011071422A
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- mounting
- solder
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、回路モジュールおよび回路モジュールの実装方法に係り、特に、実装基板(マザーボード)への回路モジュールの実装に関する。 The present invention relates to a circuit module and a circuit module mounting method, and more particularly to mounting a circuit module on a mounting board (motherboard).
例えば、図8に示すように素子チップ120を回路基板110に実装した電子部品を実装基板100上に実装するに際しては、半田層130が用いられることが多いが、電子部品(パッケージ)の回路基板110と実装基板100との熱膨張率の差から、半田層130にクラックが生じ易いという問題が提起されている。
そしてこの問題を回避するために種々の実装方法が提案されている。
For example, as shown in FIG. 8, when an electronic component having the
In order to avoid this problem, various mounting methods have been proposed.
例えば、基板(実装基板)とリードレス部品の本体との間に、ランド厚よりも厚い絶縁層を設け、ランドとリードレス部品の電極との間に十分な厚みの半田を形成し得るようにし、熱膨張係数の相違に基づいて半田にかかる剪断応力を分散低減し、半田継手(接続部)の信頼性向上をはかるようにしている(特許文献1)。 For example, an insulating layer thicker than the land thickness is provided between the substrate (mounting substrate) and the body of the leadless component, so that a sufficiently thick solder can be formed between the land and the electrode of the leadless component. Based on the difference in thermal expansion coefficient, the shear stress applied to the solder is dispersed and reduced to improve the reliability of the solder joint (connection part) (Patent Document 1).
このとき回路基板を含むパッケージの両端部に実装用端子部を設け、この実装用端子部がパッケージの側面から下面にかかるように実装している。このときパッケージのサイズが大きく、熱サイクルがかかると、パッケージ、実装基板、半田がそれぞれ大きく膨張収縮することになり、それぞれの線膨張率の違いから応力が発生し、半田クラックが発生しやすい。
このため特許文献1の構造においても、熱膨張率の差による半田クラック等の発生を十分に抑制し得なかった。
At this time, mounting terminal portions are provided at both end portions of the package including the circuit board, and the mounting terminal portions are mounted so as to run from the side surface to the lower surface of the package. At this time, if the package size is large and a thermal cycle is applied, the package, the mounting board, and the solder are greatly expanded and contracted, and stress is generated due to the difference in linear expansion coefficient between them, and solder cracks are likely to occur.
For this reason, even in the structure of
本発明は、前記実情に鑑みてなされたものであり、回路モジュールを実装基板に実装する際、半田クラックの発生を防止し、信頼性の高い実装を実現することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to prevent solder cracks from occurring when a circuit module is mounted on a mounting board, and to realize highly reliable mounting.
そこで本発明は、少なくとも第1の面と第2の面とを有する回路基板と、前記第1の面に搭載された素子チップと、前記回路基板の前記第2の面に形成された実装用端子部とを具備し、前記実装用端子部が半田を介して実装基板上の配線パターンと接続されるように構成された回路モジュールを構成する。
この構成により、回路基板すなわちパッケージ外側面よりも内側に実装用端子部を設け、その位置で実装基板に実装している。このため、同一サイズの回路基板で比較した場合、半田間距離が従来よりも短くなる。このため、熱サイクルによる応力負荷が低減され、半田クラックが従来よりも発生しにくくなる。ここで第1及び第2の面は、同一面以外であればいかなる位置関係であってもよいものとする。
Therefore, the present invention provides a circuit board having at least a first surface and a second surface, an element chip mounted on the first surface, and a mounting board formed on the second surface of the circuit board. And a circuit module configured to be connected to the wiring pattern on the mounting substrate via solder.
With this configuration, the mounting terminal portion is provided inside the circuit board, that is, the outer surface of the package, and is mounted on the mounting board at that position. For this reason, when compared with the circuit board of the same size, the distance between solders becomes shorter than before. For this reason, the stress load by a thermal cycle is reduced and it becomes difficult to generate a solder crack conventionally. Here, the first and second surfaces may be in any positional relationship as long as they are other than the same surface.
また本発明は、上記回路モジュールにおいて、前記実装用端子部は、前記第2の面に形成され、内部に前記半田を充填可能な凹型端子であるものを含む。
この構成により、上記効果に加え、半田が凹型端子の凹部内に充填される構造となるため、半田自体にかかる応力負荷が低減され、結果として半田クラックが従来よりも起こりにくくなる。
The present invention includes the circuit module, wherein the mounting terminal portion is a concave terminal formed on the second surface and capable of being filled with the solder.
With this configuration, in addition to the above effects, the solder is filled in the concave portion of the concave terminal, so that the stress load applied to the solder itself is reduced, and as a result, solder cracks are less likely to occur.
また本発明は、上記回路モジュールにおいて、前記凹型端子は、前記第2の面に、前記回路基板内部の配線層に到達するように設けられたビアホールと、前記ビアホール内壁に設けられた導体部とで構成されたものを含む。
この構成により、上記効果に加え、半田が凹型端子の凹部内に充填される構造となるため、半田自体にかかる応力負荷が低減され、結果として半田クラックがさらに起こりにくくなる。
According to the present invention, in the above circuit module, the concave terminal includes a via hole provided on the second surface so as to reach a wiring layer inside the circuit board, and a conductor portion provided on the inner wall of the via hole. Including those composed of.
With this configuration, in addition to the above effects, the solder is filled in the concave portion of the concave terminal, so that the stress load applied to the solder itself is reduced, and as a result, solder cracks are less likely to occur.
また本発明は、上記回路モジュールにおいて、前記導体部は前記回路基板表面に形成される配線導体層と同一層で構成されたものを含む。
この構成により、成膜工程が共通でパターニングのマスクを変更するのみでよいため、製造が容易となる。たとえば、めっき法などにより配線導体層を形成する場合には、めっき浴に浸漬すればよいだけであるため、極めて容易に形成可能である。そして、半田自体にかかる応力負荷が低減され、結果として半田クラックがさらに起こりにくくなる。
According to the present invention, in the above circuit module, the conductor portion is formed of the same layer as a wiring conductor layer formed on the surface of the circuit board.
With this configuration, the film formation process is common and only the patterning mask needs to be changed. For example, when the wiring conductor layer is formed by a plating method or the like, it can be formed very easily because it only needs to be immersed in a plating bath. Then, the stress load applied to the solder itself is reduced, and as a result, solder cracks are less likely to occur.
また本発明は、上記回路モジュールにおいて、前記ビアホールは、前記第2の面から前記第1の面に貫通して形成された孔であり、前記孔の内壁に導体層が形成されており、前記ビアホールの一部に半田が充填されるものを含む。
この構成によれば、実装時に空間ができることにより、エア逃がしの役割を果たすことになり、ボイドの生成が抑制され、より強固な接合が実現される。
In the circuit module according to the present invention, the via hole is a hole formed so as to penetrate from the second surface to the first surface, and a conductor layer is formed on an inner wall of the hole. Including those in which a part of the via hole is filled with solder.
According to this configuration, since a space is created at the time of mounting, it plays a role of air escape, generation of voids is suppressed, and stronger bonding is realized.
また本発明は、少なくとも第1の面と第2の面とを有する回路基板と、前記第1の面に搭載された素子チップと、前記回路基板の前記第2の面に形成された実装用端子部とを具備した回路モジュールを用意する工程と、配線パターンを有する実装基板上に、前記回路モジュールを前記実装基板上に位置決めし、半田を介して前記回路モジュールを固定する工程とを具備した回路モジュールの実装方法である。
この構成によれば、回路基板すなわちパッケージ外側面よりも内側に実装用端子部を設け、その位置で実装基板に実装している。このため、同一サイズの回路基板で比較した場合、半田間距離が従来よりも短くなる。このため、実装工程における熱サイクルによる応力負荷が低減され、結果として半田クラックが従来よりも発生しにくくなる。
The present invention also provides a circuit board having at least a first surface and a second surface, an element chip mounted on the first surface, and a mounting formed on the second surface of the circuit board. A step of preparing a circuit module including a terminal portion, and a step of positioning the circuit module on the mounting substrate on a mounting substrate having a wiring pattern and fixing the circuit module via solder. This is a circuit module mounting method.
According to this configuration, the mounting terminal portion is provided inside the circuit board, that is, the outer surface of the package, and is mounted on the mounting board at that position. For this reason, when compared with the circuit board of the same size, the distance between solders becomes shorter than before. For this reason, the stress load due to the thermal cycle in the mounting process is reduced, and as a result, solder cracks are less likely to occur than before.
また本発明は、上記回路モジュールの製造方法において、実装用端子部が、前記第2の面から前記第1の面に貫通するように設けられたビアホールと、前記ビアホール内壁に設けられた導体部とを具備しており、前記固定する工程は、前記第1の面側から吸引しつつ、半田を溶融し、固定する工程であるものを含む。
この構成によれば、前記第2の面から前記第1の面に貫通するように設けられたビアホールを有しており、ビアホール内壁に設けられた導体部表面に溶融半田が上昇していき、空気を押し出しながら固着されるため、ボイドの発生もなく、信頼性の高い実装が可能となる。
According to the present invention, in the method for manufacturing a circuit module, a via hole provided so that a mounting terminal portion penetrates from the second surface to the first surface, and a conductor portion provided on the inner wall of the via hole. The fixing step includes a step of melting and fixing solder while sucking from the first surface side.
According to this configuration, it has a via hole provided so as to penetrate from the second surface to the first surface, and the molten solder rises on the surface of the conductor portion provided on the inner wall of the via hole, Since it is fixed while extruding air, there is no generation of voids, and highly reliable mounting is possible.
本発明によれば、回路モジュールを実装基板に実装する際、半田間距離が短くなったことで、熱サイクルによる応力負荷が低減され、結果としてクラックの発生を抑制することができ、信頼性の高い実装を実現することができる。 According to the present invention, when the circuit module is mounted on the mounting substrate, the stress distance due to the thermal cycle is reduced because the distance between the solders is shortened. As a result, the occurrence of cracks can be suppressed, and the reliability can be improved. High implementation can be realized.
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(実施の形態1)
図1は本発明の実施の形態1の回路モジュールを実装基板上に実装した状態を示す斜視図、図2は同回路モジュールを実装基板上に実装した状態を示す要部断面図である。
本実施の形態の回路モジュール1は、図1及び図2に示すように、主表面である第1の面10Aにジャイロセンサを構成する素子チップ20を搭載した回路基板10で構成され、この第1の面10Aに対向する第2の面10Bに、端子電極30を形成したものである。この端子電極30は回路基板10表面に形成される配線導体層21の一部を構成する。そしてこの回路基板10が、実装基板100としてのプリント配線基板に当接され、第2の面10Bに形成されたこの端子電極30と、前記実装基板100との間が半田層40を介して固着されている。ここでこの回路基板10は、第1の面10Aに素子搭載領域を構成する凹部13が形成された立体基板である。そして、実装基板(マザーボード)100上に形成された配線パターンからなるパッド101上に、直接接合される。ここで回路基板10上の実装面のパッド(図示せず)に接続される配線導体層(図示せず)、素子チップ実装面に形成されるダイパッド(素子搭載領域)及びボンディングパッドを含む配線導体層21は、立体成型により所定の高さの突出部を形成した樹脂基板上にスパッタリング法で下地層を形成し、この下地層上にメッキ層を形成して、形成される。素子チップ20と回路基板10との接続はフリップチップボンディングでもよいし、ワイヤボンディングでもよい。
(Embodiment 1)
FIG. 1 is a perspective view showing a state in which the circuit module according to the first embodiment of the present invention is mounted on a mounting substrate, and FIG. 2 is a cross-sectional view of a main part showing a state in which the circuit module is mounted on the mounting substrate.
As shown in FIGS. 1 and 2, the
ここでは、図8に示した従来例のように、回路基板10の側面から下面にかけて形成された配線導体層からなる端子に代えて、端子電極30が、実装基板100に対向する第2の面に形成されている。この構成により、端子電極30と実装基板100との間に形成される半田層40の間隔すなわち半田間距離L1が、従来例に比べて短くなったことにより、熱サイクルによる応力負荷が低減され、結果として半田クラックが従来よりも起こりにくくなる。
Here, as in the conventional example shown in FIG. 8, the
製造に際しては、第1の面10Aにジャイロセンサが搭載されるため、回路基板10については、第1の面の方向性が維持されるように設計され、製造される。
In manufacturing, since the gyro sensor is mounted on the
ここで回路基板10を構成する立体基板上に配線導体層21を形成するに際しては、まず、回路基板10の表面の全面に、無電解めっきあるいはCVDやスパッタリング等を行うことにより導電性薄膜からなる下地層を形成する。ここでは無電解の銅めっきあるいはスパッタリングによる銅薄膜を形成する。そして、回路基板10の表面にレーザビームを照射することで当該照射部分の下地層をパターニングし選択的に除去する。ここでレーザビームは、ガルバノミラー等で走査することにより形成すべき配線導体層の輪郭に沿って回路基板10の表面を移動しつつ照射され、下地層のうち配線導体層のパターンに一致した部分と配線導体層のパターンに一致しない部分との境界領域の下地層を除去する。従って、回路基板10の表面にはレーザビームが照射された輪郭内側の下地層(配線導体層21のパターンに一致した下地層)と、下地層の輪郭に沿った部分のみがレーザビーム照射で除去されたパターンに一致しない部分の下地層(図示せず)とが残ることになる。但し、隣接する配線導体層21の間隔が狭い場合においては、上述のように輪郭部分だけでなく配線導体層21間の下地層を全てレーザビーム照射で除去することも可能である。
Here, when forming the
続いて、配線導体層21のパターンに一致した下地層の上に電気めっきにより銅などのめっき層を厚付けすることで表面導体層を形成し、下地層以外の不要な下地めっき層をエッチングで除去すれば、所望の回路パターンが形成された回路基板10を得ることができる。
Subsequently, a surface conductor layer is formed by thickening a plating layer such as copper on the base layer that matches the pattern of the
このように、表面に配線導体層21を有する回路基板10を設計し、この回路基板10上に素子チップ20を配する。
Thus, the
このようにして形成された回路モジュールを実装基板100上に実装する方法について説明する。
まず図3(a)に示すように、実装基板100上に、ディスペンサにより供給量を制御しながら半田層40を形成する。このとき、回路基板10上の対応する領域にも端子電極配線として配線導体層を形成しておくとともに、実装基板100上にもパッド101を形成しておくのが望ましい。
A method for mounting the circuit module thus formed on the mounting
First, as shown in FIG. 3A, the
そして図3(b)に示すように、半田層40と回路基板10の第2の面10Bとが当接するところまで近づける。
Then, as shown in FIG. 3B, the
そして半田リフロー温度に加熱し、冷却することで硬化するに際し、半田が固化収縮し、回路モジュールと実装基板100との距離が近づくことで、図3(c)に示すように、隙間なく端子電極30と、実装基板100上のパッド101とが、電気的に接続される。
Then, when cured by heating to the solder reflow temperature and cooling, the solder solidifies and shrinks, and the distance between the circuit module and the mounting
このように、回路モジュール1の回路基板10と、実装基板100との間ではパッケージ側面よりも内側で接続しているため、半田間距離L1を短くすることで、熱サイクルによる応力負荷が低減され、結果として半田クラックが従来に比べて起こりにくくなり、接続が確実となり、回路モジュールに対する姿勢角を高精度に維持することができる。
Thus, since the
このように本発明によれば、半田間距離が短くなったことによりジャイロセンサなど、方向性がきわめて重要なセンサデバイスの実装において高精度の角度を維持しつつ、確実な接続を実現することが可能となる。 As described above, according to the present invention, it is possible to realize a reliable connection while maintaining a highly accurate angle in mounting a sensor device whose directionality is extremely important, such as a gyro sensor, due to a shortened distance between solders. It becomes possible.
(実施の形態2)
次に本発明の実施の形態2について説明する。図4は本発明の実施の形態2の回路モジュール2を実装基板100上に実装した状態を示す要部断面図、図5(a)乃至(c)は同回路モジュールを実装基板上に実装する実装工程を示す要部拡大断面図である。
前記実施の形態では、端子電極30を回路基板10の第2の面10Bに形成したが、本実施の形態では、回路基板10の第2の面10Bにビアホール32を形成し、このビアホール32内に配線導体層21を形成し、凹型端子31を構成し、この凹型端子31内に、半田を充填し接合層となる半田層40を充填するようにしたものである。ここで凹型端子31は、前記第2の面10Bに、回路基板10内部の配線層(図示せず)に至達するように設けられたビアホール32と、前記ビアホール32内壁に設けられた導体部とで構成されたものを含む。この導体部は回路基板10表面にメッキ法などで形成される配線導体層と同時に形成される。
(Embodiment 2)
Next, a second embodiment of the present invention will be described. FIG. 4 is a cross-sectional view of a principal part showing a state in which the
In the above embodiment, the
このようにして形成された回路モジュールを実装基板100上に実装する方法について説明する。
まず図5(a)に示すように、実装基板100上に、ディスペンサにより供給量を制御しながら半田層40を形成する。このとき、回路基板10上の対応する領域にも端子電極配線として配線導体層21を形成しておくとともに、実装基板100上にもパッド101を形成しておくのが望ましい。
A method for mounting the circuit module thus formed on the mounting
First, as shown in FIG. 5A, the
そして図5(b)に示すように、半田層40と回路基板10の第2の面10Bとが当接するところまで近づける。
Then, as shown in FIG. 5B, the
そして半田リフロー温度に加熱し、半田が固化収縮し、回路モジュールと実装基板との距離が近づくことで、図5(c)に示すように、隙間なく凹型端子31と、基板100上のパッド101とが、電気的に接続される。
Then, it is heated to the solder reflow temperature, the solder is solidified and contracted, and the distance between the circuit module and the mounting board is reduced, so that the
この構成により、半田が凹型端子31の凹部内に充填される構造となるため、半田自体にかかる応力負荷が低減され、結果として半田クラックがさらに起こりにくくなる。半田間距離L2も前記実施の形態1の場合よりも短くなっている。
With this configuration, since the solder is filled in the concave portion of the
この構成により、配線導体層の下地層形成のためのスパッタリングあるいは無電解メッキ工程でビアホール内壁にも同時形成しておき、この上層にメッキ層を形成すればよいため、製造が容易となる。たとえば、めっき法などにより配線導体層を形成する場合には、めっき浴に浸漬すればよいだけであるため、極めて容易に、形成可能である。この構成によれば、半田自体にかかる応力負荷が低減され、結果として半田クラックがさらに起こりにくくなる。 With this configuration, it is possible to easily form the wiring conductor layer by forming it on the inner wall of the via hole in the sputtering or electroless plating process for forming the base layer of the wiring conductor layer, and forming the plating layer on the upper layer. For example, when the wiring conductor layer is formed by a plating method or the like, it can be formed very easily because it only needs to be immersed in a plating bath. According to this configuration, the stress load applied to the solder itself is reduced, and as a result, solder cracks are less likely to occur.
(実施の形態3)
次に本発明の実施の形態3について説明する。図6は本発明の実施の形態3の回路モジュールを示す斜視図、図7(a)乃至(c)は同回路モジュールを実装基板上に実装する実装工程を示す要部拡大断面図である。
前記実施の形態では、回路基板10の第2の面10Bにビアホール32を形成し、このビアホール32内に配線導体層21を形成し、凹型端子31を構成し、この凹型端子31内に、半田を充填し半田層40を形成するようにしたが、本実施の形態では、回路基板10の第2の面10Bからこれに対向する第1の面10Aに貫通するスルーホール14を形成し、このスルーホール14の内壁にも導体部を形成しておき、第1の面10A側から吸引ノズルで吸引しながら半田リフローを行うことにより、空気を第1の面10A側に逃がしながら半田接続を行うことで、ボイドのない確実な接続を実現するものである。この導体部についても回路基板10表面にメッキ法などで形成される配線導体層と同時に形成される。
(Embodiment 3)
Next, a third embodiment of the present invention will be described. FIG. 6 is a perspective view showing a circuit module according to
In the embodiment, the via
このようにして形成された回路モジュールを実装基板100上に実装する方法について説明する。
まず前記実施の形態2と同様、図7(a)に示すように、実装基板100上に、ディスペンサにより供給量を制御しながら半田層40を形成する。
A method for mounting the circuit module thus formed on the mounting
First, as in the second embodiment, as shown in FIG. 7A, the
そしてスルーホール14の内壁に導体部を形成した立体回路基板を形成し、素子チップ20を搭載するとともに電気的接続を行い回路モジュール3を形成する。この回路モジュール3を、図7(b)に示すように、半田層40と回路基板10の第2の面10Bとが当接するところまで近づける。
Then, a three-dimensional circuit board in which a conductor portion is formed on the inner wall of the through
そして吸引ノズル(図示せず)で半田吸引しつつリフロー温度に加熱し、冷却して半田が固化収縮し、回路モジュールと実装基板との距離が近づくことで、図7(c)に示すように、隙間なく凹型端子31と、実装基板100上のパッド101とが、電気的に接続される。
Then, the solder is sucked with a suction nozzle (not shown), heated to the reflow temperature, cooled and solidified and contracted, and the distance between the circuit module and the mounting board is reduced, as shown in FIG. The
この構成により、半田層40が凹型端子31の貫通穴内に充填される構造となるため、ボイドなしに確実な接続が実現され、半田自体にかかる応力負荷が低減され、結果として半田クラックがさらに起こりにくくなる。
With this configuration, since the
この構成によれば、半田自体にかかる応力負荷が大きく低減され、結果として半田クラックがさらに起こりにくくなる。半田間距離L3も前記実施の形態2の場合よりも短くなっている。 According to this configuration, the stress load applied to the solder itself is greatly reduced, and as a result, solder cracks are less likely to occur. The distance L3 between the solders is also shorter than that in the second embodiment.
なお、前記実施の形態では、ジャイロセンサなどセンサチップを搭載した回路モジュール(センサモジュール)について説明したが、センサモジュールに限定されることなく、携帯端末などに搭載されるモジュールや、壁面に取り付けられるLED照明用のLEDモジュールなど種々の回路モジュールに適用可能である。 In the above embodiment, the circuit module (sensor module) on which a sensor chip such as a gyro sensor is mounted has been described. However, the present invention is not limited to the sensor module, and is mounted on a module mounted on a portable terminal or the like or on a wall surface. The present invention can be applied to various circuit modules such as LED modules for LED lighting.
なお、前記実施の形態では素子搭載領域に凹部を形成した立体配線基板を回路基板として用いた例について説明したが、平板状の回路基板、あるいはさらに複雑な形状の立体配線基板にも適用可能である。ここで素子チップの搭載された回路基板を樹脂などで覆うことでパッケージを構成する場合もあるが、回路基板自体が素子チップを囲み、パッケージとしての役割を果たす場合もある。 In the above-described embodiment, the example in which the three-dimensional wiring board in which the recesses are formed in the element mounting area is used as the circuit board has been described. is there. Here, the circuit board on which the element chip is mounted may be covered with a resin or the like to form a package. However, the circuit board itself may surround the element chip and serve as a package.
また、前記実施の形態では、回路基板として射出成形によって形成した樹脂製の立体基板を用いたが、セラミック基板でもよくまた、グリーンシートを用いた積層基板を用いてもよい。ここでは例えば1000℃以下で低温焼結が可能なセラミック誘電体材料LTCC(低温同時焼成セラミック:Low Temperature Co-fired Ceramics)からなり、厚さが10μm〜200μmのグリーンシートに、低抵抗率のAgやCu等の導電ペーストを印刷して所定のパターンを形成し、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することにより内部導体層を備えた絶縁層(誘電体層)として製造することが出来る。これらの誘電体材料としては、例えばAl、Si、Srを主成分として、Ti、Bi、Cu、Mn、Na、Kを副成分とする材料や、Al、Si、Srを主成分としてCa、Pb、Na、Kを複成分とする材料や、Al、Mg、Si、Gdを含む材料や、Al、Si、Zr、Mgを含む材料が適用可能である。ここで、誘電率は5〜15程度の材料を用いる。なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をHTCC(高温同時焼成セラミック:High Temperature Co-fired Ceramics)技術を用いて、誘電体材料をAl2O3を主体とするものとし、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。 In the above embodiment, a resin solid substrate formed by injection molding is used as the circuit substrate. However, a ceramic substrate or a laminated substrate using a green sheet may be used. Here, for example, it is made of ceramic dielectric material LTCC (Low Temperature Co-fired Ceramics) that can be sintered at a low temperature of 1000 ° C. or lower, and is made of a low resistivity Ag on a green sheet having a thickness of 10 μm to 200 μm. A conductive paste such as Cu or Cu is printed to form a predetermined pattern, and a plurality of green sheets are used as an insulating layer, and are laminated together as appropriate, and sintered to provide an insulating layer (dielectric) Body layer). As these dielectric materials, for example, Al, Si, Sr as main components, Ti, Bi, Cu, Mn, Na, K as subcomponents, Al, Si, Sr as main components, Ca, Pb A material containing Na, K as a multicomponent, a material containing Al, Mg, Si, Gd, or a material containing Al, Si, Zr, Mg is applicable. Here, a material having a dielectric constant of about 5 to 15 is used. In addition to the ceramic dielectric material, it is also possible to use a resin multilayer substrate or a multilayer substrate made of a composite material obtained by mixing a resin and ceramic dielectric powder. Further, the ceramic substrate is made of HTCC (High Temperature Co-fired Ceramics) technology, the dielectric material is mainly Al 2 O 3 , and the transmission line is made of tungsten or the like as the internal conductor layer. You may comprise as a metal conductor which can be sintered at high temperature, such as molybdenum.
また、グリーンシートに限定されることなく、他のセラミックにも適用可能であり、またガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板を用いた場合、プリプレグを用いた積層基板などにも適用可能である。 Moreover, it is applicable to other ceramics without being limited to the green sheet, and when a resin substrate such as glass epoxy resin, polyimide resin, polyester resin, polyethylene terephthalate resin is used, a laminated substrate using a prepreg It is also applicable to.
前記実施の形態では、素子チップを回路基板上に実装する場合について説明したが、素子チップに代えて電子部品パッケージであってもよい。 Although the case where the element chip is mounted on the circuit board has been described in the above embodiment, an electronic component package may be used instead of the element chip.
1,2,3 回路モジュール
10 回路基板
10A 第1の面
10B 第2の面
13 凹部
14 スルーホール
20 素子チップ
21 配線導体層
30 端子電極
31 凹型端子
32 ビアホール
40 半田層
100 実装基板(プリント配線基板)
101 パッド
110 回路基板
120 素子チップ
130 半田層
1, 2, 3
Claims (7)
前記第1の面に搭載された素子チップと、
実装面である前記回路基板の前記第2の面に形成された実装用端子部とを具備し、
前記実装用端子部が半田を介して接続される回路モジュール。 A circuit board having at least first and second surfaces;
An element chip mounted on the first surface;
A mounting terminal portion formed on the second surface of the circuit board which is a mounting surface;
A circuit module in which the mounting terminal portion is connected via solder.
前記実装用端子部は、
前記第2の面に形成され、内部に前記半田を充填可能な凹型端子である回路モジュール。 The circuit module according to claim 1,
The mounting terminal portion is
A circuit module which is a concave terminal formed on the second surface and capable of being filled with the solder.
前記凹型端子は、前記第2の面に、前記回路基板内部の配線層に到達するように設けられたビアホールと、前記ビアホール内壁に設けられた導体部とで構成された回路モジュール。 The circuit module according to claim 1,
The concave terminal is a circuit module configured by a via hole provided on the second surface so as to reach a wiring layer inside the circuit board and a conductor provided on an inner wall of the via hole.
前記導体部は前記回路基板表面に形成される配線導体層と同一層で構成された回路モジュール。 The circuit module according to claim 3, wherein
The conductor module is a circuit module composed of the same layer as a wiring conductor layer formed on the surface of the circuit board.
前記ビアホールは、前記第2の面から前記第1の面に貫通して形成された孔であり、
前記孔の内壁に導体層が形成されており、前記ビアホールの一部に半田が充填される回路モジュール。 The circuit module according to claim 3 or 4, wherein
The via hole is a hole formed so as to penetrate from the second surface to the first surface;
A circuit module in which a conductor layer is formed on an inner wall of the hole, and a solder is filled in a part of the via hole.
前記第1の面に搭載された素子チップと、
前記回路基板の前記第2の面に形成された実装用端子部とを具備した回路モジュールを用意する工程と、
配線パターンを有する実装基板上に、前記回路モジュールを前記実装基板上に位置決めし、半田を介して前記回路モジュールを固定する工程とを具備した回路モジュールの実装方法。 A circuit board having at least a first surface and a second surface facing the first surface;
An element chip mounted on the first surface;
Preparing a circuit module comprising a mounting terminal portion formed on the second surface of the circuit board;
A circuit module mounting method comprising: a step of positioning the circuit module on the mounting substrate having a wiring pattern and fixing the circuit module via solder.
実装用端子部が、前記第2の面から前記第1の面に貫通するように設けられたビアホールと、前記ビアホール内壁に設けられた導体部とを具備しており、
前記固定する工程は、前記第1の面側から吸引しつつ、半田を溶融し、固定する工程である回路モジュールの実装方法。 A circuit module mounting method according to claim 6, comprising:
The mounting terminal portion includes a via hole provided so as to penetrate from the second surface to the first surface, and a conductor portion provided on the inner wall of the via hole,
The circuit module mounting method, wherein the fixing step is a step of melting and fixing solder while sucking from the first surface side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009222828A JP2011071422A (en) | 2009-09-28 | 2009-09-28 | Circuit module, and method of mounting circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009222828A JP2011071422A (en) | 2009-09-28 | 2009-09-28 | Circuit module, and method of mounting circuit module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011071422A true JP2011071422A (en) | 2011-04-07 |
Family
ID=44016384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009222828A Withdrawn JP2011071422A (en) | 2009-09-28 | 2009-09-28 | Circuit module, and method of mounting circuit module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011071422A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10972642B2 (en) | 2018-01-29 | 2021-04-06 | Fujifilm Corporation | Imager and imaging device |
-
2009
- 2009-09-28 JP JP2009222828A patent/JP2011071422A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10972642B2 (en) | 2018-01-29 | 2021-04-06 | Fujifilm Corporation | Imager and imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11172572B2 (en) | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module | |
JP4748161B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP4677991B2 (en) | Electronic component and manufacturing method thereof | |
KR100647096B1 (en) | Semiconductor device and method for manufacturing substrate of the same | |
US8716870B2 (en) | Direct write interconnections and method of manufacturing thereof | |
US7463475B2 (en) | Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component | |
JP2017098494A (en) | Package for mounting optical element, mother board for mounting optical element and electronic device | |
JP5455028B2 (en) | Circuit board structure | |
JP5831057B2 (en) | Module manufacturing method | |
US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
JP4899645B2 (en) | Module parts and manufacturing method thereof | |
JP4752612B2 (en) | Manufacturing method of circuit board with protruding electrode | |
JP2006128229A (en) | Composite multilayer substrate | |
JP2006196857A (en) | Composite circuit substrate with case and manufacturing method thereof | |
JP6068157B2 (en) | Multi-wiring board | |
JP2011071422A (en) | Circuit module, and method of mounting circuit module | |
JP2011114019A (en) | Circuit module, and method of mounting the same | |
JP2011044558A (en) | Circuit module and method of manufacturing the same | |
JPH10242335A (en) | Semiconductor device | |
JP2007317712A (en) | Composite wiring board having built-in component and manufacturing method thereof | |
JP6418918B2 (en) | Circuit board for probe card and probe card having the same | |
WO2022163598A1 (en) | Electronic element mounting board | |
JP2019125746A (en) | Electronic component mounting substrate, circuit board, and manufacturing method of electronic component mounting substrate | |
JP2011077140A (en) | Circuit module and method of mounting the same | |
JP2011009437A (en) | Laminated substrate having cavity structure, manufacturing method for the same, circuit module using the laminated substrate, and manufacturing method for the circuit module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120116 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121204 |