JP2011070910A - Electron source array, and imaging device and display device equipped with the same - Google Patents
Electron source array, and imaging device and display device equipped with the same Download PDFInfo
- Publication number
- JP2011070910A JP2011070910A JP2009220756A JP2009220756A JP2011070910A JP 2011070910 A JP2011070910 A JP 2011070910A JP 2009220756 A JP2009220756 A JP 2009220756A JP 2009220756 A JP2009220756 A JP 2009220756A JP 2011070910 A JP2011070910 A JP 2011070910A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electron source
- supplied
- source array
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)
Abstract
Description
本発明は、供給電圧に応じて電子を放射する電子源が行列状に配置された電子源アレイ並びにそれを備えた撮像装置及び表示装置に関する。 The present invention relates to an electron source array in which electron sources that emit electrons according to a supply voltage are arranged in a matrix, and an imaging device and a display device including the same.
近年、冷陰極の電子源が行列状に配列された電子源アレイを備えた撮像装置が提案されている。冷陰極の電子源としては、スピント型素子、表面伝導型素子、金属−絶縁体−金属構造又は金属−絶縁体−半導体構造を持つ素子等が公知であり、これらの中でも、錐体状の冷陰極を有するスピント型素子が広く知られている(例えば、特許文献1参照)。 In recent years, there has been proposed an imaging apparatus including an electron source array in which cold cathode electron sources are arranged in a matrix. As an electron source of a cold cathode, a Spindt-type element, a surface conduction type element, an element having a metal-insulator-metal structure or a metal-insulator-semiconductor structure, etc. are known. A Spindt-type element having a cathode is widely known (for example, see Patent Document 1).
図6(a)は、基板1上に形成された従来の電子源アレイ2を概念的に示す斜視図であり、図6(b)は、その構成を示す図である。図6(a)及び(b)に示すように、従来の電子源アレイ2は、錐体状の陰極6、引出電極7、駆動素子8を配置した画素5を、2次元状に並べたアレイである。図6(b)において、1つの画素5には一組の陰極6及び引出電極7しか示していないが、放射電子量を多く得るため、また、画素ごとの放射電子量ばらつきを抑えるため、通常1つの画素5には複数組の陰極6及び引出電極7が形成される。引出電極7には、一定の電圧が印加されており、画素5内の駆動素子8が、接続された垂直走査回路3及び水平走査回路4からの信号によって駆動し陰極6の電位を制御することで、陰極6からの電子放射を制御している。駆動素子8の負荷が1画素分となり小さくできるので、画素5の駆動速度を改善することができる。
FIG. 6A is a perspective view conceptually showing a conventional electron source array 2 formed on the substrate 1, and FIG. 6B is a diagram showing the configuration thereof. As shown in FIGS. 6A and 6B, the conventional electron source array 2 is an array in which pixels 5 each having a cone-shaped cathode 6, an
ところで、従来の電子源アレイ2は、陰極6の集積密度向上のため、シリコンウェハーやガラス基板上に駆動素子8を各画素5となる区画に形成した後、その上にスピント型冷陰極を積層する工程で作製される。このため高精細化のための画素5の微細化を妨げる要因の1つとして、画素5ごとの駆動素子8の大きさが挙げられる。アクティブ駆動型の電子源アレイ2では、画素5の非選択時には、画素5から電子を放射させないようにするため、陰極6の電位を、カットオフ電圧(陰極6と引出電極7との電位差を電子放射の閾値電圧以下にするための電圧:図7参照)以上に固定する必要がある。
By the way, in the conventional electron source array 2, in order to improve the integration density of the cathodes 6, the driving elements 8 are formed on the silicon wafers or glass substrates in the sections to be the respective pixels 5, and then a Spindt type cold cathode is laminated thereon. It is produced in the process of. For this reason, one of the factors hindering the miniaturization of the pixel 5 for high definition is the size of the driving element 8 for each pixel 5. In the active drive type electron source array 2, when the pixel 5 is not selected, in order not to emit electrons from the pixel 5, the potential of the cathode 6 is set to the cutoff voltage (the potential difference between the cathode 6 and the
このために、従来は、各画素の駆動素子構造を、2個のトランジスタをコンプリメンタリ配置したインバータ(図8(a))や、抵抗とトランジスタ1個を組合せたインバータ(図8(b))が用いられてきた。しかしながら、これらの駆動素子は、前者では、画素内にp型とn型のトランジスタを形成するための面積が必要なことや配線が複雑になること、後者では画素内の高抵抗器は、トランジスタのオン時の無効電流を低減するため高抵抗値が求められ面積が必要であることから、画素サイズの微細化の妨げになってきた。 For this reason, conventionally, the drive element structure of each pixel has an inverter (FIG. 8 (a)) in which two transistors are arranged in a complementary manner, or an inverter (FIG. 8 (b)) in which a resistor and one transistor are combined. Has been used. However, in these former driving elements, the former requires an area for forming p-type and n-type transistors in the pixel and the wiring becomes complicated. In the latter, the high resistor in the pixel is a transistor. Since a high resistance value is required and an area is required to reduce the reactive current at the time of turning on the pixel, miniaturization of the pixel size has been hindered.
また、画素サイズを微細化するため、例えば図9(a)に示すように、素子や配線数を減らした1画素1個のトランジスタ構成とすることもできる。この場合、陰極6に接続されたトランジスタのドレイン電位は、画素の非選択時にはフローティングとなるため(図9(b))、画素のオン状態(電子放射)からオフ状態(電子非放射)までの応答が遅くなってしまう。これは、トランジスタのドレインや陰極6のエミッタ等に寄生容量が存在し(図9(c))、トランジスタがオフしドレインがフローティングとなった際に、それらの寄生容量には陰極6からの放射電流を通して充電が開始され、陰極電位がカットオフ電位に上昇するまで、陰極6からの電子放射がなされるためである。特に充電され陰極電位が上がるほど放射電流は急激に少なくなるため(図7参照)、1画素1個のトランジスタ構成としたものでは、画素をオフ状態に設定してから完全に電子放射が止まるまで長い時間が必要となって画素5の応答特性が劣化するという課題があった。 Further, in order to reduce the pixel size, for example, as shown in FIG. 9A, it is possible to adopt a transistor configuration of one pixel with a reduced number of elements and wires. In this case, since the drain potential of the transistor connected to the cathode 6 becomes floating when the pixel is not selected (FIG. 9B), the pixel from the on state (electron emission) to the off state (electron non-emission). Response is slow. This is because parasitic capacitance exists in the drain of the transistor and the emitter of the cathode 6 (FIG. 9 (c)), and when the transistor is turned off and the drain is floated, the parasitic capacitance includes radiation from the cathode 6. This is because charging is started through the current, and electrons are emitted from the cathode 6 until the cathode potential rises to the cutoff potential. In particular, as the cathode potential increases and the cathode potential increases, the emission current decreases rapidly (see FIG. 7). In the case of a single pixel configuration, the electron emission is completely stopped after the pixel is set to the OFF state. There is a problem that a long time is required and the response characteristic of the pixel 5 deteriorates.
本発明は、前述のような事情に鑑みてなされたものであり、画素の応答特性を損なうことなく、画素サイズの微細化を図ることができる電子源アレイ並びに撮像装置及び表示装置を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and provides an electron source array, an imaging device, and a display device that can reduce the pixel size without impairing the response characteristics of the pixel. With the goal.
本発明の電子源アレイは、行列状に配列された複数の画素のそれぞれに電子源及び1個のスイッチング素子を含む電子源アレイであって、前記スイッチング素子は、前記電子源の電位を設定する電位設定電圧を前記電子源に供給する導通状態と、前記電位設定電圧を前記電子源に供給しない遮断状態とを有するものであり、前記電子源は、前記スイッチング素子の前記導通状態において、前記電位設定電圧として第1の電圧が供給されたとき電子を放射し、前記電位設定電圧として第2の電圧が供給されたとき前記電子を放射しないものである構成を有している。 The electron source array of the present invention is an electron source array including an electron source and one switching element in each of a plurality of pixels arranged in a matrix, and the switching element sets a potential of the electron source. A conduction state in which a potential setting voltage is supplied to the electron source; and a cutoff state in which the potential setting voltage is not supplied to the electron source. The electron source is configured to have the potential in the conduction state of the switching element. When the first voltage is supplied as the setting voltage, electrons are emitted, and when the second voltage is supplied as the potential setting voltage, the electrons are not emitted.
この構成により、本発明の電子源アレイは、電子源に供給する電圧として、電子源が電子を放射できる電圧から電子を放射できない電圧に瞬時に切り替えることができるので、画素ごとに1個のトランジスタを含む構成でも電子の放射を瞬時に停止することができる。したがって、本発明の電子源アレイは、画素の応答特性を損なうことなく、画素サイズの微細化を図ることができる。 With this configuration, the electron source array of the present invention can instantaneously switch the voltage supplied to the electron source from the voltage at which the electron source can emit electrons to the voltage at which electrons cannot be emitted, so that one transistor is provided for each pixel. Even in the configuration including the electron emission, the emission of electrons can be stopped instantaneously. Therefore, the electron source array of the present invention can reduce the pixel size without impairing the response characteristics of the pixel.
また、この構成により、本発明の電子源アレイは、従来のもののように、画素内においてトランジスタのコンプリメンタリ配置や抵抗の追加設置等を行う必要がなく、1画素ごとに1つのトランジスタを備えればよいので、画素サイズの微細化を図ることができる。 In addition, with this configuration, the electron source array of the present invention does not require complementary arrangement of transistors and additional installation of resistors in the pixel unlike the conventional one, and if one transistor is provided for each pixel. Therefore, it is possible to reduce the pixel size.
また、本発明の電子源アレイは、前記スイッチング素子が、行単位で選択走査する選択走査電圧が供給されるゲート電極と、前記電位設定電圧が供給されるソース電極と、前記電子源に接続されるドレイン電極とを備えたトランジスタであることが好ましい。 In the electron source array of the present invention, the switching element is connected to a gate electrode to which a selective scanning voltage for selective scanning in a row unit is supplied, a source electrode to which the potential setting voltage is supplied, and the electron source. A transistor including a drain electrode is preferable.
さらに、本発明の電子源アレイは、前記電子源から電子を引き出す引出電圧が供給される引出電極を備え、前記第1の電圧は、前記電子源が電子放射を開始する電圧を示す電子放射閾値電圧よりも前記引出電圧から前記電子源の電圧を引いた電位差の方が大きくなる電圧で定められ、前記第2の電圧は、前記引出電圧から前記電子源の電圧を引いた電位差が前記電子放射閾値電圧よりも小さくなる電圧で定められたものである構成を有している。 The electron source array of the present invention further includes an extraction electrode to which an extraction voltage for extracting electrons from the electron source is supplied, and the first voltage is an electron emission threshold value indicating a voltage at which the electron source starts to emit electrons. The potential difference obtained by subtracting the electron source voltage from the extraction voltage is larger than the voltage, and the second voltage is determined by subtracting the electron source voltage from the extraction voltage. It has a configuration that is determined by a voltage smaller than the threshold voltage.
この構成により、本発明の電子源アレイは、1画素ごとに含まれる1つのトランジスタにより電子の放射を瞬時に停止することができるので、画素の応答特性を損なうことなく、画素サイズの微細化を図ることができる。 With this configuration, since the electron source array of the present invention can instantaneously stop the emission of electrons by one transistor included in each pixel, the pixel size can be reduced without impairing the response characteristics of the pixel. Can be planned.
本発明の撮像装置は、電子源アレイと、前記スイッチング素子を行単位で選択走査する選択走査電圧を供給する選択走査電圧供給手段と、前記電位設定電圧を供給する電位設定電圧供給手段と、被写体からの光を入射する透明基板と、該透明基板上に形成された透明電極と、該透明電極上に形成され前記電子源アレイに対向配置された光電変換膜とを備えた構成を有している。 An image pickup apparatus according to the present invention includes an electron source array, a selection scanning voltage supply unit that supplies a selection scanning voltage for selectively scanning the switching elements in units of rows, a potential setting voltage supply unit that supplies the potential setting voltage, and a subject. And a transparent substrate on which light from the transparent substrate is formed; a transparent electrode formed on the transparent substrate; and a photoelectric conversion film formed on the transparent electrode and disposed opposite to the electron source array. Yes.
この構成により、本発明の撮像装置は、1画素ごとに含まれる1つのトランジスタにより電子の放射を瞬時に停止することができるので、画素の応答特性を損なうことなく、画素サイズの微細化を図ることができる。 With this configuration, the imaging apparatus of the present invention can instantaneously stop the emission of electrons by one transistor included in each pixel, so that the pixel size can be reduced without impairing the response characteristics of the pixel. be able to.
本発明の表示装置は、電子源アレイと、前記スイッチング素子を行単位で選択走査する選択走査電圧を供給する選択走査電圧供給手段と、前記電位設定電圧を供給する電位設定電圧供給手段と、光を透過する透明基板と、該透明基板上に形成された透明電極と、該透明電極上に形成され前記電子源アレイに対向配置された蛍光体とを備え、前記電位設定電圧供給手段は、前記第1の電圧として映像信号で振幅変調された電圧又はパルス幅変調された電圧パルスの電圧を供給するものである構成を有している。 The display device according to the present invention includes an electron source array, a selection scanning voltage supply unit that supplies a selection scanning voltage for selectively scanning the switching elements in units of rows, a potential setting voltage supply unit that supplies the potential setting voltage, A transparent substrate that passes through the transparent substrate, a transparent electrode formed on the transparent substrate, and a phosphor formed on the transparent electrode and disposed opposite to the electron source array, and the potential setting voltage supply means includes the The first voltage is a voltage that is amplitude-modulated by a video signal or a voltage pulse that is pulse-width modulated.
この構成により、本発明の表示装置は、電子源アレイが、スイッチング素子の導通状態において、映像信号で振幅変調された電圧又はパルス幅変調された電圧パルスの電圧を供給するので、電子放射量に応じた輝度の画像を表示することができるとともに、画素の応答特性を損なうことなく、画素サイズの微細化を図ることができる。 With this configuration, in the display device of the present invention, the electron source array supplies the voltage of the amplitude-modulated video signal or the voltage of the pulse-width modulated voltage pulse in the conductive state of the switching element. An image with a corresponding luminance can be displayed, and the pixel size can be reduced without impairing the response characteristics of the pixel.
本発明は、画素の応答特性を損なうことなく、画素サイズの微細化を図ることができるという効果を有する電子源アレイ並びに撮像装置及び表示装置を提供することができるものである。 The present invention can provide an electron source array, an imaging device, and a display device that have an effect of miniaturizing the pixel size without impairing the response characteristics of the pixel.
以下、本発明の実施形態について図面を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1実施形態)
まず、本発明に係る撮像装置の第1実施形態における構成について説明する。
(First embodiment)
First, the configuration of the imaging apparatus according to the first embodiment of the present invention will be described.
図1に示すように、本実施形態における撮像装置10は、垂直走査回路11、水平走査回路12、電子源アレイ20、光入射基板30を有し、電子源アレイ20と透明基板31との間は真空に保たれている。
As shown in FIG. 1, the imaging apparatus 10 according to the present embodiment includes a
垂直走査回路11は、パルス信号を出力することによって、垂直走査ラインV1〜V3を順次選択するようになっている。水平走査回路12は、パルス信号を出力することによって、垂直走査回路11が選択した垂直走査ラインV1〜V3にある画素21を水平走査ラインH1〜H4で駆動できるようになっている。なお、垂直走査回路11は、本発明に係る選択走査電圧供給手段を構成する。また、水平走査回路12は、本発明に係る電位設定電圧供給手段を構成する。
The
電子源アレイ20は、行列状に配列された複数の画素21を備え、光入射基板30は、透明基板31、透明電極32及び光電変換膜33を備えている。なお、説明を簡略化するため、本実施形態では、一行の画素数を4つ、一列の画素数を3つとする。
The electron source array 20 includes a plurality of
各画素21は、例えば錐体状のスピント型素子で構成された電子源としての陰極22と、陰極22から電子を引き出す引出電極23と、陰極22を駆動するトランジスタ24とを備えている。
Each
引出電極23は、電子を通過させるホールを有し、電子を引き出す引出電圧Vhが供給されるようになっている。
The
トランジスタ24は、例えばSi基板を用いた場合、MOS型トランジスタで構成され、ゲート電極(G)、ソース電極(S)及びドレイン電極(D)を備えている。また、図1(b)に示すように、トランジスタ24のゲート電極は垂直走査回路11に、ソース電極は水平走査回路12に、ドレイン電極は陰極22に、それぞれ、接続されている。なお、トランジスタ24は、本発明に係るスイッチング素子を構成する。
For example, when a Si substrate is used, the
透明基板31は、例えばガラス基板で構成され、一方の面から被写体の光を入射するようになっている。また、透明基板31の他方の面上には、入射光を透過する透明電極32と、入射光を電荷に変換する光電変換膜33が形成されている。透明電極32には図示しない電源が接続され、正電位に保たれている。 The transparent substrate 31 is made of, for example, a glass substrate, and the light of the subject enters from one surface. A transparent electrode 32 that transmits incident light and a photoelectric conversion film 33 that converts incident light into electric charges are formed on the other surface of the transparent substrate 31. A power source (not shown) is connected to the transparent electrode 32 and is kept at a positive potential.
この構成により、撮像装置10において、光電変換膜33に入射した光によって電子正孔対が膜内に生成され、正孔が増倍するなだれ現象が起きる。生成された正孔が、陰極22から到達した電子と再結合すると、再結合によって消滅した電子を補うよう電流が流れるため、この電流を透明電極32から取り出し、電流値を検出することにより光電変換膜33への入射光を電気信号に変換することができる。したがって、撮像装置10は、各画素21にそれぞれ対応した陰極22を点順次で駆動し、各陰極22の駆動時に得られた電流値を時系列で検出することにより、各画素21の受光量を個別に表す撮像信号を生成することができる。
With this configuration, in the imaging device 10, an avalanche phenomenon occurs in which electron-hole pairs are generated in the film by light incident on the photoelectric conversion film 33 and holes are multiplied. When the generated holes recombine with electrons arriving from the
次に、本実施形態における電子源アレイ20の動作について図1〜図4を用いて説明する。 Next, the operation of the electron source array 20 in the present embodiment will be described with reference to FIGS.
図2において、垂直走査回路11が出力する垂直走査パルス信号と、水平走査回路12が出力する水平走査パルス信号とが示されている。
In FIG. 2, a vertical scanning pulse signal output from the
図2に示すように、垂直走査回路11が、垂直走査ラインV1〜V3のいずれか1つの選択時に与えるゲート電圧をVgon、非選択時に与えるゲート電圧をVgoffと表す。ここで、電圧Vgonは、本発明に係る選択走査電圧に対応する。また、水平走査回路12が、水平走査ラインH1〜H4のいずれか1つの選択時に与えるソース電圧をVson、非選択時に与えるソース電圧をVsoffと表す。なお、水平走査回路12が出力する水平走査パルス信号の電圧は、本発明に係る電位設定電圧に対応する。また、電圧Vson及び電圧Vsoffは、それぞれ、本発明に係る第1及び第2の電圧に対応する。
As shown in FIG. 2, the gate voltage applied when the
垂直走査回路11は、垂直走査ラインV1をVgonにより所定時間選択した後、Vgoffにより非選択とする。続いて、垂直走査回路11は、垂直走査ラインV2をVgonにより所定時間選択した後、Vgoffにより非選択とする。さらに同様に、垂直走査ラインV3を選択、非選択とする。
The
水平走査回路12は、垂直走査回路11が垂直走査ラインV1を選択しているとき、垂直走査ラインV1にあるトランジスタ24に対し、水平走査ラインH1〜H4においてソース電圧をVson、Vsoffと順次与える。同様に、水平走査回路12は、垂直走査回路11が垂直走査ラインV2、V3を選択する場合は、それらのライン上のトランジスタ24を順次選択する。
When the
次に、各電圧の設定について説明する。以下の説明では、引出電極23に供給する引出電圧Vh=50V、陰極22が電子放射を開始する電圧を示す電子放射閾値電圧Vth=30Vとする。
Next, the setting of each voltage will be described. In the following description, it is assumed that the extraction voltage Vh = 50V supplied to the
まず、垂直走査パルス信号におけるVgonについては、トランジスタ24のソースにVsoffが印加されていても、トランジスタ24がオン状態(導通状態)にできるよう、Vgon−Vsoffの値がトランジスタ24の閾値電圧以上になるようVgon>Vsoffに設定する。本実施形態では、Vgon=40Vとする。また、Vgoffについては、Vsonがソースに印加されていてもトランジスタ24がオフ状態(非導通状態)を保てるようトランジスタ24の閾値電圧以下となるよう、Vgoff≒Vsonに設定する。本実施形態では、Vgoff=0Vとする。
First, regarding Vgon in the vertical scanning pulse signal, the value of Vgon−Vsoff is equal to or higher than the threshold voltage of the
次に、水平走査パルス信号におけるVsoffについては、トランジスタ24がオン状態のときドレインに接続されている陰極22の電位VdがVh−Vd<Vthを満たすように設定する。Vthは陰極22の電子放射の閾値電圧で、陰極22と引出電極23との間の電位差がこれ以下の電圧になることによって、電子放射がカットオフされる。トランジスタ24がオン状態のときにソースに与えた電圧は、ドレインに反映されるが、駆動素子であるトランジスタ24がSi基板などで作られたMOSトランジスタである場合、トランジスタ24がオン状態のとき、ソースに与えられた高い電圧Vsoffはそのままドレインに印加されVd=Vsoffになるのではなく、バックゲート効果により、Vd<Vsoffとなる。この差分を仮にバックゲート効果による差分電圧Vbgと称すると、電子放射をカットオフするためには、Vh−(Vsoff−Vbg)<Vthを満たすようにVsoffを設定する必要がある。本実施形態では、引出電圧Vh=50V、電子放射閾値電圧Vth=30Vとし、Vbg=10VとするとVsoff=35Vに設定する。また、Vsonについては、前述のようにVgoff≒Vsonと設定する。本実施形態では、Vson=0Vとする。
Next, Vsoff in the horizontal scanning pulse signal is set so that the potential Vd of the
次に、垂直走査回路11が、ある垂直走査ラインを選択しているとき、水平走査回路12が、その垂直走査ライン上の画素21をオン状態(電子放射)からオフ状態(電子非放射)に切り替える際の動作について図3に基づき説明する。
Next, when the
図3(a)に示すように、ゲート電極にVgon=40Vが供給され、トランジスタ24がオン状態にあるとき、ソース電極にVson=0Vが供給されると、陰極22と引出電極23との間の電位差は50Vとなり、陰極22から電子が放射される状態となる。
As shown in FIG. 3A, when Vgon = 40V is supplied to the gate electrode and the
ここで、図3(b)に示すように、ソース電極に供給する電圧をVson=0VからVsoff=35Vに切り替えたとき、トランジスタ24はオン状態にあるので、トランジスタ24のソース電極及びドレイン電極を通して陰極22には、Vsoff−Vbg=25Vの電圧が供給されるが、このとき陰極22と引出電極23との間の電位差は25Vとなり、この電圧は電子放射閾値電圧Vth=30Vよりも小さいので陰極22からは電子は放射されない。
Here, as shown in FIG. 3B, when the voltage supplied to the source electrode is switched from Vson = 0 V to Vsoff = 35 V, the
前述のように、本実施形態ではVh−(Vsoff−Vbg)<VthとなるようVsoffを設定したことにより、水平走査回路12が画素21をオン状態からオフ状態に切り替えたと同時に、陰極22は、瞬時に電子放射を停止することができる。
As described above, in this embodiment, by setting Vsoff so that Vh− (Vsoff−Vbg) <Vth, the
次に、垂直走査回路11が垂直走査を終えた垂直走査ラインにおける水平走査回路12の動作について図4に基づき説明する。
Next, the operation of the
図4(a)及び(b)に示すように、垂直走査回路11が垂直走査を終えた垂直走査ラインにおいては、トランジスタ24のゲート電極にはVgoff=0Vが供給された状態であり、トランジスタ24はオフ状態(遮断状態)になっている。このとき、図3(b)に示したソース電極から与えられた(Vsoff−Vbg)の電圧は寄生容量に保持されるため、水平走査回路12が再び水平走査してソース電極にVson=0Vが供給されても、陰極22は電子を放射しない。
As shown in FIGS. 4A and 4B, in the vertical scanning line in which the
以上のように、本実施形態における撮像装置10によれば、垂直走査回路11がトランジスタ24のゲート電極に電圧Vgonを供給しているトランジスタ24のオン状態において、水平走査回路12が供給する電圧Vsonによって陰極22が電子を放射し、水平走査回路12が供給する電圧Vsoffによって陰極22が電子の放射を瞬時に停止できる構成としたので、画素21ごとに1個のトランジスタ24を含む場合でも画素21の応答特性を向上させることができる。
As described above, according to the imaging device 10 of the present embodiment, the voltage Vson supplied by the
また、本実施形態における撮像装置10によれば、従来のもののように、画素21内においてトランジスタ24のコンプリメンタリ配置や抵抗の追加設置等を行う必要がなく、画素21ごとに1つのトランジスタ24を備えればよいので、画素サイズの微細化を図ることができる。
Further, according to the imaging device 10 in the present embodiment, it is not necessary to perform the complementary arrangement of the
(第2実施形態)
図5は、本発明の第2実施形態における表示装置の構成を示す図である。なお、本実施形態における表示装置40は、第1実施形態における撮像装置10の構成の一部を変更したものであり、同様な構成には同一の符号を付してその説明を省略する。
(Second Embodiment)
FIG. 5 is a diagram showing a configuration of a display device according to the second embodiment of the present invention. Note that the display device 40 in the present embodiment is obtained by changing a part of the configuration of the imaging device 10 in the first embodiment, and the same components are denoted by the same reference numerals and description thereof is omitted.
図5に示すように、本実施形態における表示装置40は、垂直走査回路11、映像信号出力回路41、電子源アレイ20、陽極基板50を有し、電子源アレイ20と陽極基板50との間は真空に保たれている。
As shown in FIG. 5, the display device 40 in the present embodiment includes a
映像信号出力回路41は、第1実施形態における水平走査回路12に代わるものであって、垂直走査回路11が選択した垂直走査ラインV1〜V3にある画素21に、水平走査ラインH1〜H4を介し、アナログ映像信号を出力するようになっている。なお、映像信号出力回路41は、本発明に係る電位設定電圧供給手段を構成する。
The video
電子源アレイ20のトランジスタ24において、ゲート電極及びドレイン電極に、それぞれ、垂直走査回路11及び陰極22が接続されている構成は第1実施形態と同様であるが、本実施形態では、画素21のオン状態において、電圧Vsonとして映像信号により振幅変調された電圧がソース電極に入力されるようになっている点が第1実施形態と異なっている。オン状態の画素21の陰極電位Vdを制御し電子放射量を制御するため、映像信号出力回路41によって、Vsonは、0V〜Vsoffの間の振幅値に変調される。Vsoffは、第1実施形態において図3(b)に示したような条件となるよう設定する。
In the
陽極基板50は、透明基板51、透明電極52及び蛍光体53を備え、透明電極52には、図示しない電源が接続され、陽極電圧が供給されるようになっている。 The anode substrate 50 includes a transparent substrate 51, a transparent electrode 52, and a phosphor 53, and a power source (not shown) is connected to the transparent electrode 52 so that an anode voltage is supplied.
この構成により、本実施形態における表示装置40は、垂直走査回路11が選択した垂直走査ライン上のオン状態の画素21において、陰極22が映像信号により振幅変調された電圧に応じた量の電子ビームを放射し、この電子ビーム量に応じた輝度の発光を蛍光体53にさせることができる。発光をさせた後は、トランジスタ24のソース電極にVsoffを供給し、トランジスタ24のオン状態から画素21を瞬時にオフ状態にすることができる。
With this configuration, in the display device 40 according to the present embodiment, in the on-
また、いわゆる線順次動作として、垂直走査回路11が選択した垂直走査ライン上の全てのトランジスタ24のソースに一斉にVsonを印加すれば1つの画素21が電子を放出する時間を長くできるため、蛍光体53の輝度を上げることができる。この場合、次の垂直走査ラインに移動する直前のブランキング期間を利用してVsoffを印加し、画素21からの電子放出をオフにする。
Further, as a so-called line sequential operation, if Vson is applied simultaneously to the sources of all the
さらに、ソースに印加するVsonは、映像信号の振幅変調したものに限らず、0V及びVsoffの電位を有するパルスの幅を映像信号で変調したものでもよい。 Further, the Vson applied to the source is not limited to the amplitude-modulated video signal, but may be a pulse width modulated with a video signal having a potential of 0 V and Vsoff.
以上のように、本実施形態における表示装置40によれば、垂直走査回路11がトランジスタ24のゲート電極に電圧Vgonを供給しているトランジスタ24のオン状態において、映像信号出力回路41が出力するアナログ映像信号の電圧をソース電極に入力することによって陰極22が電子を放射し、映像信号出力回路41が出力する電圧Vsoffによって陰極22が電子の放射を瞬時に停止できる構成としたので、電子放射量に応じた輝度の画像を表示することができるとともに、画素21の応答特性を向上させることができる。
As described above, according to the display device 40 in the present embodiment, the analog signal output from the video
また、本実施形態における表示装置40によれば、従来のもののように、画素21内においてトランジスタ24のコンプリメンタリ配置や抵抗の追加設置等を行う必要がなく、画素21ごとに1つのトランジスタ24を備えればよいので、画素サイズの微細化を図ることができる。
In addition, according to the display device 40 in the present embodiment, it is not necessary to perform complementary arrangement of the
10 撮像装置
11 垂直走査回路(選択走査電圧供給手段)
12 水平走査回路(電位設定電圧供給手段)
20 電子源アレイ
21 画素
22 陰極(電子源)
23 引出電極
24 トランジスタ(スイッチング素子)
30 光入射基板
31 透明基板
32 透明電極
33 光電変換膜
40 表示装置
41 映像信号出力回路(電位設定電圧供給手段)
50 陽極基板
51 透明基板
52 透明電極
53 蛍光体
DESCRIPTION OF SYMBOLS 10
12 Horizontal scanning circuit (potential setting voltage supply means)
20
23
30 Light Incident Substrate 31 Transparent Substrate 32 Transparent Electrode 33 Photoelectric Conversion Film 40
50 Anode substrate 51 Transparent substrate 52 Transparent electrode 53 Phosphor
Claims (5)
前記スイッチング素子は、前記電子源の電位を設定する電位設定電圧を前記電子源に供給する導通状態と、前記電位設定電圧を前記電子源に供給しない遮断状態とを有するものであり、
前記電子源は、前記スイッチング素子の前記導通状態において、前記電位設定電圧として第1の電圧が供給されたとき電子を放射し、前記電位設定電圧として第2の電圧が供給されたとき前記電子を放射しないものであることを特徴とする電子源アレイ。 An electron source array including an electron source and one switching element in each of a plurality of pixels arranged in a matrix,
The switching element has a conduction state in which a potential setting voltage for setting the potential of the electron source is supplied to the electron source, and a cutoff state in which the potential setting voltage is not supplied to the electron source,
The electron source emits electrons when the first voltage is supplied as the potential setting voltage in the conductive state of the switching element, and emits the electrons when the second voltage is supplied as the potential setting voltage. An electron source array characterized by not emitting radiation.
前記第1の電圧は、前記電子源が電子放射を開始する電圧を示す電子放射閾値電圧よりも前記引出電圧から前記電子源の電圧を引いた電位差の方が大きくなる電圧で定められ、
前記第2の電圧は、前記引出電圧から前記電子源の電圧を引いた電位差が前記電子放射閾値電圧よりも小さくなる電圧で定められたものであることを特徴とする請求項1又は請求項2に記載の電子源アレイ。 An extraction electrode to which an extraction voltage for extracting electrons from the electron source is supplied;
The first voltage is determined by a voltage at which a potential difference obtained by subtracting the voltage of the electron source from the extraction voltage is larger than an electron emission threshold voltage indicating a voltage at which the electron source starts electron emission.
3. The second voltage is defined by a voltage in which a potential difference obtained by subtracting the voltage of the electron source from the extraction voltage is smaller than the electron emission threshold voltage. The electron source array described in 1.
前記電位設定電圧供給手段は、前記第1の電圧として映像信号で振幅変調された電圧又はパルス幅変調された電圧パルスの電圧を供給するものであることを特徴とする表示装置。 4. The electron source array according to claim 1, a selection scanning voltage supply unit that supplies a selection scanning voltage for selectively scanning the switching elements in units of rows, and the potential setting voltage is supplied. A potential setting voltage supply means, a transparent substrate that transmits light, a transparent electrode formed on the transparent substrate, and a phosphor formed on the transparent electrode and disposed opposite to the electron source array,
The display device according to claim 1, wherein the potential setting voltage supply means supplies, as the first voltage, a voltage that is amplitude-modulated by a video signal or a voltage pulse that is pulse-width modulated.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009220756A JP2011070910A (en) | 2009-09-25 | 2009-09-25 | Electron source array, and imaging device and display device equipped with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009220756A JP2011070910A (en) | 2009-09-25 | 2009-09-25 | Electron source array, and imaging device and display device equipped with the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011070910A true JP2011070910A (en) | 2011-04-07 |
Family
ID=44016002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009220756A Pending JP2011070910A (en) | 2009-09-25 | 2009-09-25 | Electron source array, and imaging device and display device equipped with the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011070910A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09219164A (en) * | 1996-02-13 | 1997-08-19 | Canon Inc | Electron emitter, image forming device using it and driving method therefor |
JP2001084927A (en) * | 1999-09-10 | 2001-03-30 | Hitachi Ltd | Image display device |
JP2002141005A (en) * | 2000-10-31 | 2002-05-17 | Sharp Corp | Image display device |
WO2007119524A1 (en) * | 2006-03-31 | 2007-10-25 | Pioneer Corporation | Electron emission element, method for fabricating the same, photoelectric conversion element employing electron emission element, imaging apparatus and flat panel display |
-
2009
- 2009-09-25 JP JP2009220756A patent/JP2011070910A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09219164A (en) * | 1996-02-13 | 1997-08-19 | Canon Inc | Electron emitter, image forming device using it and driving method therefor |
JP2001084927A (en) * | 1999-09-10 | 2001-03-30 | Hitachi Ltd | Image display device |
JP2002141005A (en) * | 2000-10-31 | 2002-05-17 | Sharp Corp | Image display device |
WO2007119524A1 (en) * | 2006-03-31 | 2007-10-25 | Pioneer Corporation | Electron emission element, method for fabricating the same, photoelectric conversion element employing electron emission element, imaging apparatus and flat panel display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101269360B1 (en) | image display device | |
KR102276536B1 (en) | Light-emitting element drive circuit, display device, and a-d conversion circuit | |
JP5560206B2 (en) | Organic EL display device and control method thereof | |
CN108172170B (en) | trigger driving circuit and organic light emitting display device | |
US11289004B2 (en) | Pixel driving circuit, organic light emitting display panel and pixel driving method | |
US11227548B2 (en) | Pixel circuit and display device | |
CN108492783B (en) | Pixel driving circuit of AMOLED display device and driving method of AMOLED display device | |
US10490131B2 (en) | Driving control circuit for driving pixel driving circuit and display apparatus thereof | |
WO2010134263A1 (en) | Display device and method for driving same | |
JP5627175B2 (en) | Image display device | |
TW201447860A (en) | Comparator circuit, a/d conversion circuit, and display device | |
JP2003173165A (en) | Display device | |
JP2009500650A (en) | Electroluminescent display device | |
US20140313109A1 (en) | Display device and control method thereof | |
CN112233620A (en) | Display substrate, driving method thereof and display device | |
JP5066392B2 (en) | Imaging device | |
US9047821B2 (en) | Scan driver and display device using the same | |
US8284183B2 (en) | Inverter circuit and display device | |
JP2015184633A (en) | Display device and driving method of display device | |
US8094252B2 (en) | Display apparatus and method for driving the same | |
JP3833720B2 (en) | Matrix addressable display with pulsed current control | |
JP5102418B2 (en) | Display panel drive circuit | |
US8963902B2 (en) | Drive circuit and display device | |
JP5076042B2 (en) | Display panel drive circuit | |
JP2011070910A (en) | Electron source array, and imaging device and display device equipped with the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140603 |