JP2011068139A - Method for manufacturing prepreg, prepreg, substrate, and semiconductor device - Google Patents

Method for manufacturing prepreg, prepreg, substrate, and semiconductor device Download PDF

Info

Publication number
JP2011068139A
JP2011068139A JP2010272040A JP2010272040A JP2011068139A JP 2011068139 A JP2011068139 A JP 2011068139A JP 2010272040 A JP2010272040 A JP 2010272040A JP 2010272040 A JP2010272040 A JP 2010272040A JP 2011068139 A JP2011068139 A JP 2011068139A
Authority
JP
Japan
Prior art keywords
prepreg
resin
resin layer
thickness
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010272040A
Other languages
Japanese (ja)
Other versions
JP5141753B2 (en
Inventor
Takeshi Hozumi
猛 八月朔日
Takayuki Baba
孝幸 馬塲
Madoka Yuasa
円 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2010272040A priority Critical patent/JP5141753B2/en
Publication of JP2011068139A publication Critical patent/JP2011068139A/en
Application granted granted Critical
Publication of JP5141753B2 publication Critical patent/JP5141753B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for easily manufacturing a prepreg which can be adapted to a thin film and can adjust an amount of resin in accordance with a circuit pattern, the prepreg, a substrate having the prepreg, and a semiconductor device. <P>SOLUTION: In the prepreg manufacturing method, a fiber base material 1 constituted of glass fibers, a first resin layer (a carrier material 2a), and a second resin layer (a carrier material 2b) thinner than the first resin layer are prepared to insert the fiber base material 1 between the first resin layer and the second resin layer in, for example, a vacuum laminator 8, and placed one upon another and joined to one another, and then subjected to heat treatment in, for example, a hot-air dryer 9, so that the prepreg 10 is obtained. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、プリプレグの製造方法、プリプレグ、基板および半導体装置に関する。   The present invention relates to a prepreg manufacturing method, a prepreg, a substrate, and a semiconductor device.

ガラス繊維基材等に熱硬化性樹脂を含浸して得られるプリプレグを用いて回路基板が形成されている。このプリプレグは、厚さ50〜200μm程度のガラス繊維基材を熱硬化性樹脂のワニスに浸漬する方法等によって得られる(例えば、特許文献1参照)。
しかし、近年の電子部品・電子機器等の小型化・薄膜化等に伴って、それに用いられる回路基板等にも小型化・薄膜化が要求される。それに伴い、回路基板には、より高密度の回路配線パターンを形成することが必要となってきている。
A circuit board is formed using a prepreg obtained by impregnating a glass fiber base material with a thermosetting resin. This prepreg is obtained by a method of immersing a glass fiber substrate having a thickness of about 50 to 200 μm in a thermosetting resin varnish (see, for example, Patent Document 1).
However, along with recent downsizing and thinning of electronic parts and electronic devices, circuit boards and the like used therefor are required to be downsized and thinned. Accordingly, it has become necessary to form a higher-density circuit wiring pattern on the circuit board.

このような高密度の回路パターンを形成するために、多層構造の回路基板を用い、その各層を薄くすることが行なわれている。しかし、ガラス繊維を含むプリプレグを薄くすることは困難であった。また、従来のプリプレグでは、ガラス繊維を中心として樹脂材料が対象に担持されるものであった。したがって、内層の回路パターンによって必要とされる樹脂量が異なる場合、樹脂がはみ出したり、回路を埋める樹脂が不足したりする場合があった。   In order to form such a high-density circuit pattern, a multilayer circuit board is used and each layer is thinned. However, it has been difficult to thin a prepreg containing glass fibers. Moreover, in the conventional prepreg, the resin material was carry | supported by the object centering on glass fiber. Therefore, when the amount of resin required differs depending on the circuit pattern of the inner layer, the resin may protrude or the resin that fills the circuit may be insufficient.

特開2004−216784号公報JP 2004-216784 A

本発明の目的は、薄膜化に対応することが可能であり、かつ回路パターンに応じて樹脂量を調整することが可能なプリプレグの製造方法を提供することにある。
また、本発明の目的は、上記製造方法により得られるプリプレグ、該プリプレグを有する基板および半導体装置を提供することにある。
An object of the present invention is to provide a method for producing a prepreg that can cope with thinning and that can adjust the amount of resin according to a circuit pattern.
Moreover, the objective of this invention is providing the prepreg obtained by the said manufacturing method, the board | substrate which has this prepreg, and a semiconductor device.

このような目的は、下記(1)〜(11)に記載の本発明により達成される。
(1)ガラス繊維で構成される繊維基材と、第1樹脂層と、前記第1樹脂層より厚さが薄い第2樹脂層とを用意し、
前記第1樹脂層と前記第2樹脂層との間に前記繊維基材を挿入し、これらを重ね合わせて接合し、
その後、加熱処理することを特徴とするプリプレグの製造方法。
(2)前記第1樹脂層および前記第2樹脂層は、それぞれ、キャリアフィルム上に形成されたものである上記(1)に記載のプリプレグの製造方法。
(3)前記第1樹脂層と前記第2樹脂層と前記繊維基材との接合は、減圧下で行われる上記(1)または(2)に記載のプリプレグの製造方法。
(4)前記加熱処理は、熱風乾燥装置を用いて行われる上記(1)ないし(3)のいずれかに記載のプリプレグの製造方法。
(5)前記第1樹脂層と前記第2樹脂層とは、それぞれ、同一または異なる組成の樹脂組成物で構成されている上記(1)ないし(4)のいずれかに記載のプリプレグの製造方法。
(6)前記第1樹脂層を構成する樹脂組成物と前記第2樹脂層を構成する樹脂組成物の少なくとも一方は、シアネート樹脂、エポキシ樹脂およびフェノール樹脂から選択される少なくとも1種の熱硬化性樹脂を含むものである上記(1)ないし(5)のいずれかに記載のプリプレグの製造方法。
(7)さらに、導体を前記第1樹脂層に接合する工程を有する上記(1)ないし(6)のいずれかに記載のプリプレグの製造方法。
(8)さらに、導体パターンを前記第1樹脂層に接合し、加熱・加圧して前記第1樹脂層中に埋設する工程を有する上記(1)ないし(6)のいずれかに記載のプリプレグの製造方法。
(9)上記(1)ないし(8)のいずれかに記載のプリプレグの製造方法により製造されたプリプレグであって、
前記第1樹脂層と前記繊維基材と前記第2樹脂層とがこの順に積層され、
前記第1樹脂層の厚さが前記第2樹脂層の厚さより厚いものであることを特徴とするプリプレグ。
(10)複数のプリプレグを積層してなる基板であって、
前記複数のプリプレグのうちの少なくとも1つが上記(9)に記載のプリプレグであることを特徴とする基板。
(11)上記(10)に記載の基板に半導体素子を搭載したことを特徴とする半導体装置。
Such an object is achieved by the present invention described in the following (1) to (11).
(1) preparing a fiber base material composed of glass fibers, a first resin layer, and a second resin layer having a thickness smaller than that of the first resin layer;
Inserting the fiber base material between the first resin layer and the second resin layer, and superposing and bonding them;
Then, the manufacturing method of the prepreg characterized by heat-processing.
(2) The method for producing a prepreg according to (1), wherein the first resin layer and the second resin layer are each formed on a carrier film.
(3) The method for producing a prepreg according to (1) or (2), wherein the first resin layer, the second resin layer, and the fiber base material are bonded under reduced pressure.
(4) The said heat processing is a manufacturing method of the prepreg in any one of said (1) thru | or (3) performed using a hot air dryer.
(5) The method for producing a prepreg according to any one of (1) to (4), wherein the first resin layer and the second resin layer are each composed of a resin composition having the same or different composition. .
(6) At least one of the resin composition constituting the first resin layer and the resin composition constituting the second resin layer is at least one thermosetting selected from a cyanate resin, an epoxy resin, and a phenol resin. The manufacturing method of the prepreg in any one of said (1) thru | or (5) which contains resin.
(7) The method for producing a prepreg according to any one of (1) to (6), further including a step of bonding a conductor to the first resin layer.
(8) The prepreg according to any one of (1) to (6), further including a step of bonding a conductor pattern to the first resin layer, and heating and pressing to embed the conductive pattern in the first resin layer. Production method.
(9) A prepreg produced by the prepreg production method according to any one of (1) to (8) above,
The first resin layer, the fiber base material, and the second resin layer are laminated in this order,
The prepreg characterized in that the thickness of the first resin layer is thicker than the thickness of the second resin layer.
(10) A substrate formed by laminating a plurality of prepregs,
At least one of the plurality of prepregs is the prepreg described in (9) above.
(11) A semiconductor device comprising a semiconductor element mounted on the substrate according to (10).

本発明によれば、簡単な方法で、薄膜化に対応することが可能であり、かつ回路パターンに応じて樹脂量を調整することが可能なプリプレグを提供することができる。すなわち、回路パターン(例えば残銅率、銅箔の厚さ)に応じて繊維基材をプリプレグの厚さ方向に偏在させることができ、それによって必要な樹脂量のみを有するプリプレグを得ることができる。
また、本発明によれば上記プリプレグを有する基板および半導体装置を提供することができ、それによって薄い厚さの基板および半導体装置を得ることができる。
ADVANTAGE OF THE INVENTION According to this invention, the prepreg which can respond to thin film formation by a simple method and can adjust the resin amount according to a circuit pattern can be provided. That is, the fiber base material can be unevenly distributed in the thickness direction of the prepreg according to the circuit pattern (for example, the ratio of remaining copper, the thickness of the copper foil), thereby obtaining a prepreg having only a necessary resin amount. .
Further, according to the present invention, a substrate and a semiconductor device having the prepreg can be provided, whereby a thin substrate and a semiconductor device can be obtained.

図1は、本発明のプリプレグの一例を模式的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing an example of the prepreg of the present invention. 図2は、繊維基材がプリプレグの厚さ方向に偏在している状態を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing a state in which the fiber base material is unevenly distributed in the thickness direction of the prepreg. 図3は、繊維基材がプリプレグの厚さ方向に偏在している状態を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing a state in which the fiber base material is unevenly distributed in the thickness direction of the prepreg. 図4は、本発明のプリプレグの製造方法における工程の一例を示す工程図である。FIG. 4 is a process diagram showing an example of processes in the method for producing a prepreg of the present invention. 図5は、本発明の基板の一例を示す断面図である。FIG. 5 is a cross-sectional view showing an example of the substrate of the present invention. 図6は、基板を構成するプリプレグの状態を模式的に示す模式図である。FIG. 6 is a schematic diagram schematically showing the state of the prepreg constituting the substrate. 図7は、本発明の半導体装置の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of a semiconductor device of the present invention.

以下、本発明のプリプレグの製造方法、プリプレグ、基板および半導体装置について説明する。   The prepreg manufacturing method, prepreg, substrate and semiconductor device of the present invention will be described below.

まず、プリプレグの好適な実施形態について図面に基づいて説明する。
図1は、本発明のプリプレグの一例を示す断面図である。
プリプレグ10は、繊維基材1に樹脂材料2が担持されている。
繊維基材1は、プリプレグ10の厚さ方向(図1中の上下方向)に対して偏在している。
First, a preferred embodiment of a prepreg will be described based on the drawings.
FIG. 1 is a cross-sectional view showing an example of the prepreg of the present invention.
In the prepreg 10, the resin material 2 is supported on the fiber substrate 1.
The fiber base material 1 is unevenly distributed with respect to the thickness direction of the prepreg 10 (vertical direction in FIG. 1).

繊維基材1は、厚さが25μm以下であるのが好ましい。これにより、プリプレグ10の厚さを薄くすることができる。
この繊維基材1の厚さは、具体的には20μm以下が好ましく、特に10〜15μmが好ましい。繊維基材1の厚さが前記範囲内であると、後述する基板の薄膜化と基板の強度とのバランス、さらには層間接続の加工性や信頼性に優れる。
The fiber substrate 1 preferably has a thickness of 25 μm or less. Thereby, the thickness of the prepreg 10 can be made thin.
Specifically, the thickness of the fiber substrate 1 is preferably 20 μm or less, and particularly preferably 10 to 15 μm. When the thickness of the fiber base material 1 is within the above range, the balance between the reduction in the thickness of the substrate and the strength of the substrate, which will be described later, and the processability and reliability of interlayer connection are excellent.

従来のプリプレグの製造方法(例えば通常の塗工装置を用いて、繊維布基材を樹脂ワニスに浸漬含浸・乾燥させる方法)では、厚さが30μm以下の繊維基材に樹脂材料を担持してプリプレグを得るのが困難であった。すなわち、厚さが薄い繊維基材を熱硬化性樹脂に浸漬して多数の搬送ロールを通したり、繊維基材に含浸させる樹脂材料の量を調整したりする際に、繊維基材に応力が作用し、繊維基材の目が開いてしまったり(拡大してしまったり)、引き取る際に繊維基材が切断してしまったりする場合があった。
これに対して、本発明では、後述するようなプリプレグ10の製造方法を用いることにより、厚さが25μm以下の繊維基材1に対しても樹脂材料2を担持することができ、それによって通常の厚さのプリプレグ10に加えて、厚さが35μm以下のプリプレグ10を得ることができるものである。また、基板を成形した後のプリプレグ10の厚さが導体回路層間で35μm以下にもできるものである。導体回路層間の厚さを35μm以下にできると、最終的に得られる基板の厚さを薄くすることができる。
In a conventional prepreg manufacturing method (for example, a method in which a fiber cloth base material is dipped and impregnated in a resin varnish and dried using a normal coating apparatus), a resin material is supported on a fiber base material having a thickness of 30 μm or less. It was difficult to obtain a prepreg. That is, when a thin fiber substrate is immersed in a thermosetting resin and passed through a large number of transport rolls, or when the amount of resin material impregnated into the fiber substrate is adjusted, stress is applied to the fiber substrate. In some cases, the fiber base may be opened (expanded), or the fiber base may be cut off when it is pulled.
On the other hand, in the present invention, the resin material 2 can be supported on the fiber base material 1 having a thickness of 25 μm or less by using a method for manufacturing the prepreg 10 as will be described later. In addition to the prepreg 10 having a thickness of 35 mm, a prepreg 10 having a thickness of 35 μm or less can be obtained. Further, the thickness of the prepreg 10 after forming the substrate can be made 35 μm or less between the conductor circuit layers. If the thickness between the conductor circuit layers can be 35 μm or less, the thickness of the finally obtained substrate can be reduced.

(繊維基材)
このような繊維基材1としては、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、プリプレグ10の強度を向上することができる。また、プリプレグ10の熱膨張係数を小さくすることができる。
(Fiber substrate)
Examples of such fiber base material 1 include glass fiber base materials such as glass woven fabric and glass nonwoven fabric, polyamide resin fibers, aromatic polyamide resin fibers, polyamide resin fibers such as wholly aromatic polyamide resin fibers, polyester resin fibers, Synthetic fiber substrate, kraft paper, cotton linter composed of woven or non-woven fabric mainly composed of aromatic polyester resin fiber, polyester resin fiber such as wholly aromatic polyester resin fiber, polyimide resin fiber, fluororesin fiber, etc. Examples thereof include organic fiber base materials such as paper base materials mainly composed of paper, mixed paper of linter and kraft pulp, and the like. Among these, a glass fiber base material is preferable. Thereby, the intensity | strength of the prepreg 10 can be improved. Moreover, the thermal expansion coefficient of the prepreg 10 can be reduced.

このようなガラス繊維基材を構成するガラスとしては、例えばEガラス、Cガラス、Aガラス、Sガラス、Dガラス、NEガラス、Tガラス、Hガラス等が挙げられる。これらの中でもTガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによってプリプレグの熱膨張係数を小さくすることができる。   As glass which comprises such a glass fiber base material, E glass, C glass, A glass, S glass, D glass, NE glass, T glass, H glass etc. are mentioned, for example. Among these, T glass is preferable. Thereby, the thermal expansion coefficient of a glass fiber base material can be made small, and, thereby, the thermal expansion coefficient of a prepreg can be made small.

(樹脂材料)
樹脂材料2は、特に限定されないが、熱硬化性樹脂を含む樹脂組成物で構成されていることが好ましい。これにより、プリプレグ10の耐熱性を向上することができる。
前記熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールAエポキシ樹脂、ビスフェノールFエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、ユリア(尿素)樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。
これらの中でも、特に、シアネート樹脂(シアネート樹脂のプレポリマーを含む)が好ましい。これにより、プリプレグ10の熱膨張係数を小さくすることができる。さらに、プリプレグ10の電気特性(低誘電率、低誘電正接)等にも優れる。
(Resin material)
Although the resin material 2 is not specifically limited, It is preferable to be comprised with the resin composition containing a thermosetting resin. Thereby, the heat resistance of the prepreg 10 can be improved.
Examples of the thermosetting resin include novolak type phenol resins such as phenol novolak resin, cresol novolak resin, bisphenol A novolak resin, unmodified resol phenol resin, oil-modified resole phenol modified with tung oil, linseed oil, walnut oil, and the like. Resins and other phenolic resins such as resol phenolic resins, bisphenol A epoxy resins, bisphenol F epoxy resins and other bisphenol epoxy resins, novolac epoxy resins, cresol novolac epoxy resins and other novolac epoxy resins, biphenyl epoxy resins and other epoxies Resin, urea (urea) resin, resin having triazine ring such as melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate resin, silicon Resins, resins having a benzoxazine ring, cyanate ester resins.
Among these, cyanate resins (including prepolymers of cyanate resins) are particularly preferable. Thereby, the thermal expansion coefficient of the prepreg 10 can be made small. Furthermore, the electrical characteristics (low dielectric constant, low dielectric loss tangent) of the prepreg 10 are also excellent.

前記シアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成するからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。さらに、プリプレグ10を薄膜化(厚さ35μm以下)した場合であってもプリプレグ10に優れた剛性を付与することができる。特に加熱時における剛性に優れるので、半導体素子実装時の信頼性にも特に優れる。   The cyanate resin can be obtained by, for example, reacting a halogenated cyanide compound with a phenol and prepolymerizing it by a method such as heating as necessary. Specific examples include bisphenol type cyanate resins such as novolac type cyanate resin, bisphenol A type cyanate resin, bisphenol E type cyanate resin, and tetramethyl bisphenol F type cyanate resin. Among these, novolac type cyanate resin is preferable. Thereby, the heat resistance improvement by a crosslinking density increase and flame retardance, such as a resin composition, can be improved. This is because the novolac-type cyanate resin forms a triazine ring after the curing reaction. Furthermore, it is considered that novolak-type cyanate resin has a high benzene ring ratio due to its structure and is easily carbonized. Furthermore, even when the prepreg 10 is thinned (thickness of 35 μm or less), excellent rigidity can be imparted to the prepreg 10. In particular, since the rigidity during heating is excellent, the reliability when mounting a semiconductor element is also particularly excellent.

前記ノボラック型シアネート樹脂としては、例えば式(I)で示されるものを使用することができる。   As said novolak-type cyanate resin, what is shown, for example by Formula (I) can be used.

Figure 2011068139
Figure 2011068139

前記式(I)で示されるノボラック型シアネート樹脂の平均繰り返し単位nは、特に限定されないが、1〜10が好ましく、特に2〜7が好ましい。平均繰り返し単位nが前記下限値未満であるとノボラック型シアネート樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位nが前記上限値を超えると溶融粘度が高くなりすぎ、プリプレグの成形性が低下する場合がある。   The average repeating unit n of the novolak type cyanate resin represented by the formula (I) is not particularly limited, but is preferably 1 to 10, and particularly preferably 2 to 7. When the average repeating unit n is less than the lower limit, the novolak cyanate resin is easily crystallized, and the solubility in a general-purpose solvent is relatively lowered, which may make handling difficult. On the other hand, if the average repeating unit n exceeds the upper limit, the melt viscosity becomes too high, and the moldability of the prepreg may be lowered.

前記シアネート樹脂の重量平均分子量は、特に限定されないが、重量平均分子量500〜4,500が好ましく、特に600〜3,000が好ましい。重量平均分子量が前記下限値未満であるとプリプレグ10を作製した場合にタック性が生じ、プリプレグ10同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、重量平均分子量が前記上現値を超えると反応が速くなりすぎ、基板(特に回路基板)とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。
前記シアネート樹脂等の重量平均分子量は、例えばGPCで測定することができる。
Although the weight average molecular weight of the cyanate resin is not particularly limited, a weight average molecular weight of 500 to 4,500 is preferable, and 600 to 3,000 is particularly preferable. When the prepreg 10 is produced when the weight average molecular weight is less than the lower limit, tackiness may occur, and when the prepregs 10 come into contact with each other, they may adhere to each other or transfer of the resin may occur. In addition, when the weight average molecular weight exceeds the above actual value, the reaction becomes too fast, and when it is used as a substrate (particularly a circuit substrate), molding defects may occur or the interlayer peel strength may be lowered.
The weight average molecular weight of the cyanate resin or the like can be measured by, for example, GPC.

前記熱硬化性樹脂の含有量は、特に限定されないが、前記樹脂組成物全体の5〜50重量%が好ましく、特に20〜40重量%が好ましい。含有量が前記下限値未満であるとプリプレグ10を形成するのが困難となる場合があり、前記上限値を超えるとプリプレグ10の強度が低下する場合がある。   Although content of the said thermosetting resin is not specifically limited, 5 to 50 weight% of the whole said resin composition is preferable, and 20 to 40 weight% is especially preferable. When the content is less than the lower limit, it may be difficult to form the prepreg 10, and when the content exceeds the upper limit, the strength of the prepreg 10 may be reduced.

また、前記樹脂組成物は、無機充填材を含むことが好ましい。これにより、プリプレグ10を薄膜化(厚さ35μm以下)にしても強度に優れることができる。さらに、プリプレグの低熱膨張化を向上することもできる。
前記無機充填材としては、例えばタルク、アルミナ、ガラス、シリカ、マイカ、水酸化アルミニウム、水酸化マグネシウム等を挙げることができる。これらの中でもシリカが好ましく、溶融シリカ(特に球状溶融シリカ)が低熱膨張性に優れる点で好ましい。その形状は破砕状、球状があるが、繊維基材1への含浸性を確保するために樹脂組成物の溶融粘度を下げるには球状シリカを使う等、その目的にあわせた使用方法が採用される。
Moreover, it is preferable that the said resin composition contains an inorganic filler. Thereby, even if the prepreg 10 is thinned (thickness of 35 μm or less), it can be excellent in strength. Furthermore, it is possible to improve the low thermal expansion of the prepreg.
Examples of the inorganic filler include talc, alumina, glass, silica, mica, aluminum hydroxide, magnesium hydroxide and the like. Among these, silica is preferable, and fused silica (particularly spherical fused silica) is preferable in that it has excellent low thermal expansion. The shape is crushed and spherical, but in order to reduce the melt viscosity of the resin composition in order to ensure the impregnation of the fiber substrate 1, a method of use that suits the purpose, such as using spherical silica, is adopted. The

前記無機充填材の平均粒子径は、特に限定されないが、0.01〜5.0μmが好ましく、特に0.2〜2.0μmが好ましい。無機充填材の粒径が前記下限値未満であるとワニスの粘度が高くなるため、プリプレグ10作製時の作業性に影響を与える場合がある。また、前記上限値を超えると、ワニス中で無機充填剤の沈降等の現象が起こる場合がある。
この平均粒子径は、例えば粒度分布計(HORIBA製、LA−500)により測定することができる。
The average particle size of the inorganic filler is not particularly limited, but is preferably 0.01 to 5.0 μm, particularly preferably 0.2 to 2.0 μm. If the particle size of the inorganic filler is less than the lower limit value, the viscosity of the varnish increases, which may affect the workability when producing the prepreg 10. When the upper limit is exceeded, phenomena such as sedimentation of the inorganic filler may occur in the varnish.
This average particle diameter can be measured, for example, by a particle size distribution meter (manufactured by HORIBA, LA-500).

更に平均粒子径5.0μm以下の球状シリカ(特に球状溶融シリカ)が好ましく、特に平均粒子径0.01〜2.0μmの球状溶融シリカが好ましい。これにより、無機充填剤の充填性を向上させることができる。   Furthermore, spherical silica (especially spherical fused silica) having an average particle size of 5.0 μm or less is preferable, and spherical fused silica having an average particle size of 0.01 to 2.0 μm is particularly preferable. Thereby, the filling property of an inorganic filler can be improved.

前記無機充填材の含有量は、特に限定されないが、樹脂組成物全体の40〜80重量%が好ましく、特に60〜70重量%が好ましい。含有量が前記範囲内であると、特に低熱膨張、低吸水とすることができる。   Although content of the said inorganic filler is not specifically limited, 40 to 80 weight% of the whole resin composition is preferable, and 60 to 70 weight% is especially preferable. When the content is within the above range, particularly low thermal expansion and low water absorption can be achieved.

前記熱硬化性樹脂としてシアネート樹脂(特にノボラック型シアネート樹脂)を用いる場合は、エポキシ樹脂(実質的にハロゲン原子を含まない)を用いることが好ましい。前記エポキシ樹脂としては、例えばフェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、アリールアルキレン型エポキシ樹脂等が挙げられる。これらの中でもアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性を向上させることができる。   When a cyanate resin (particularly a novolac-type cyanate resin) is used as the thermosetting resin, it is preferable to use an epoxy resin (substantially free of halogen atoms). Examples of the epoxy resin include phenol novolac type epoxy resins, bisphenol type epoxy resins, naphthalene type epoxy resins, arylalkylene type epoxy resins and the like. Among these, aryl alkylene type epoxy resins are preferable. Thereby, moisture absorption solder heat resistance and a flame retardance can be improved.

前記アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば式(II)で示すことができる。   The arylalkylene-type epoxy resin refers to an epoxy resin having one or more arylalkylene groups in a repeating unit. For example, a xylylene type epoxy resin, a biphenyl dimethylene type epoxy resin, etc. are mentioned. Among these, a biphenyl dimethylene type epoxy resin is preferable. The biphenyl dimethylene type epoxy resin can be represented by, for example, the formula (II).

Figure 2011068139
Figure 2011068139

前記式(II)で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位nは、特に限定されないが、1〜10が好ましく、特に2〜5が好ましい。平均繰り返し単位nが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位nが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。   The average repeating unit n of the biphenyl dimethylene type epoxy resin represented by the formula (II) is not particularly limited, but is preferably 1 to 10, and particularly preferably 2 to 5. When the average repeating unit n is less than the lower limit, the biphenyl dimethylene type epoxy resin is easily crystallized, and the solubility in a general-purpose solvent is relatively lowered, which may make handling difficult. On the other hand, if the average repeating unit n exceeds the upper limit, the fluidity of the resin is lowered, which may cause molding defects.

前記エポキシ樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜55重量%が好ましく、特に2〜40重量%が好ましい。含有量が前記下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、前記上限値を超えると耐熱性が低下する場合がある。   Although content of the said epoxy resin is not specifically limited, 1 to 55 weight% of the whole resin composition is preferable, and 2 to 40 weight% is especially preferable. If the content is less than the lower limit, the reactivity of the cyanate resin may decrease, or the moisture resistance of the product obtained may decrease, and if the content exceeds the upper limit, the heat resistance may decrease.

前記エポキシ樹脂の重量平均分子量は、特に限定されないが、重量平均分子量500〜20,000が好ましく、特に800〜15,000が好ましい。重量平均分子量が前記下限値未満であるとプリプレグ10にタック性が生じる場合が有り、前記上限値を超えるとプリプレグ10作製時、基材への含浸性が低下し、均一な製品が得られない場合がある。
前記エポキシ樹脂の重量平均分子量は、例えばGPCで測定することができる。
The weight average molecular weight of the epoxy resin is not particularly limited, but a weight average molecular weight of 500 to 20,000 is preferable, and 800 to 15,000 is particularly preferable. When the weight average molecular weight is less than the lower limit value, tackiness may occur in the prepreg 10, and when the upper limit value is exceeded, the impregnation property to the base material is lowered when the prepreg 10 is produced, and a uniform product cannot be obtained. There is a case.
The weight average molecular weight of the epoxy resin can be measured by GPC, for example.

前記熱硬化性樹脂としてシアネート樹脂(特にノボラック型シアネート樹脂)を用いる場合は、フェノール樹脂を用いることが好ましい。前記フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂等が挙げられる。これらの中でもアリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。   When using cyanate resin (especially novolak-type cyanate resin) as said thermosetting resin, it is preferable to use a phenol resin. Examples of the phenol resin include novolak-type phenol resins, resol-type phenol resins, and arylalkylene-type phenol resins. Among these, arylalkylene type phenol resins are preferable. Thereby, moisture absorption solder heat resistance can be improved further.

前記アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂等が挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば式(III)で示すことができる。   Examples of the aryl alkylene type phenol resin include a xylylene type phenol resin and a biphenyl dimethylene type phenol resin. The biphenyl dimethylene type phenol resin can be represented by, for example, the formula (III).

Figure 2011068139
Figure 2011068139

前記式(III)で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位nは、特に限定されないが、1〜12が好ましく、特に2〜8が好ましい。平均繰り返し単位nが前記下限値未満であると耐熱性が低下する場合がある。また、前記上限値を超えると他の樹脂との相溶性が低下し、作業性が低下する場合がある。   Although the repeating unit n of the biphenyl dimethylene type phenol resin represented by the formula (III) is not particularly limited, 1 to 12 is preferable, and 2 to 8 is particularly preferable. If the average repeating unit n is less than the lower limit, the heat resistance may be lowered. Moreover, when the said upper limit is exceeded, compatibility with other resin will fall and workability | operativity may fall.

前述のシアネート樹脂(特にノボラック型シアネート樹脂)とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、金属と樹脂との密着性を向上することができる。   By combining the above-described cyanate resin (particularly novolac-type cyanate resin) and arylalkylene-type phenol resin, the crosslink density can be controlled and the adhesion between the metal and the resin can be improved.

前記フェノール樹脂の含有量は、特に限定されないが、樹脂組成物全体の1〜55重量%が好ましく、特に5〜40重量%が好ましい。含有量が前記下限値未満であると耐熱性が低下する場合があり、前記上限値を超えると低熱膨張の特性が損なわれる場合がある。   Although content of the said phenol resin is not specifically limited, 1 to 55 weight% of the whole resin composition is preferable, and 5 to 40 weight% is especially preferable. If the content is less than the lower limit, the heat resistance may be reduced, and if the content exceeds the upper limit, the characteristics of low thermal expansion may be impaired.

前記フェノール樹脂の重量平均分子量は、特に限定されないが、重量平均分子量400〜18,000が好ましく、特に500〜15,000が好ましい。重量平均分子量が前記下限値未満であるとプリプレグ10にタック性が生じる場合が有り、前記上限値を超えるとプリプレグ10作製時、繊維基材1への含浸性が低下し、均一な製品が得られない場合がある。
前記フェノール樹脂の重量平均分子量は、例えばGPCで測定することができる。
The weight average molecular weight of the phenol resin is not particularly limited, but a weight average molecular weight of 400 to 18,000 is preferable, and 500 to 15,000 is particularly preferable. If the weight average molecular weight is less than the lower limit value, tackiness may occur in the prepreg 10, and if the upper limit value is exceeded, the impregnation property to the fiber base material 1 is reduced when the prepreg 10 is produced, and a uniform product is obtained. It may not be possible.
The weight average molecular weight of the phenol resin can be measured by, for example, GPC.

更に、前記シアネート樹脂(特にノボラック型シアネート樹脂)と前記フェノール樹脂(アリールアルキレン型フェノール樹脂、特にビフェニルジメチレン型フェノール樹脂)と前記エポキシ樹脂(アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂)との組合せを用いて基板(特に回路基板)を作製した場合、特に優れた寸法安定性を得ることが出来る。   Furthermore, the cyanate resin (especially novolac type cyanate resin), the phenol resin (arylalkylene type phenolic resin, particularly biphenyldimethylene type phenolic resin) and the epoxy resin (arylalkylene type epoxy resin, particularly biphenyldimethylene type epoxy resin). When a board (especially a circuit board) is produced using a combination with the above, particularly excellent dimensional stability can be obtained.

前記樹脂組成物は、特に限定されないが、カップリング剤を用いることが好ましい。前記カップリング剤は、前記熱硬化性樹脂と、前記無機充填材との界面の濡れ性を向上させることにより、繊維基材1に対して熱硬化性樹脂等および無機充填材を均一に定着させ、耐熱性、特に吸湿後の半田耐熱性を改良することができる。
前記カップリング剤としては、通常用いられるものなら何でも使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる1種以上のカップリング剤を使用することが好ましい。これにより、無機充填材の界面との濡れ性を高くすることができ、それによって耐熱性をより向上させることできる。
The resin composition is not particularly limited, but it is preferable to use a coupling agent. The coupling agent uniformly fixes the thermosetting resin or the like and the inorganic filler to the fiber substrate 1 by improving the wettability of the interface between the thermosetting resin and the inorganic filler. The heat resistance, particularly the solder heat resistance after moisture absorption can be improved.
As the coupling agent, any commonly used one can be used. Specifically, an epoxy silane coupling agent, a cationic silane coupling agent, an aminosilane coupling agent, a titanate coupling agent, and a silicone oil type coupling. It is preferable to use one or more coupling agents selected from among the agents. Thereby, the wettability with the interface of an inorganic filler can be made high, and thereby heat resistance can be improved more.

前記カップリング剤の添加量は、前記無機充填材の表面積に依存するので特に限定されないが、無機充填材100重量部に対して0.05〜3重量部が好ましく、特に0.1〜2重量部が好ましい。含有量が前記下限値未満であると無機充填材を十分に被覆できないため耐熱性を向上する効果が低下する場合があり、前記上限値を超えると反応に影響を与え、曲げ強度等が低下する場合がある。   The addition amount of the coupling agent is not particularly limited because it depends on the surface area of the inorganic filler, but is preferably 0.05 to 3 parts by weight, particularly 0.1 to 2 parts by weight with respect to 100 parts by weight of the inorganic filler. Part is preferred. If the content is less than the lower limit, the inorganic filler cannot be sufficiently coated, and thus the effect of improving the heat resistance may be reduced. If the content exceeds the upper limit, the reaction is affected, and the bending strength is reduced. There is a case.

前記樹脂組成物には、必要に応じて硬化促進剤を用いても良い。前記硬化促進剤としては公知の物を用いることが出来る。例えばナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト(II)、トリスアセチルアセトナートコバルト(III)等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2,2,2]オクタン等の3級アミン類、2−フェニル−4−メチルイミダゾール、2−エチル−4−エチルイミダゾール、2−フェニル−4−メチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシイミダゾール、2−フェニル−4,5−ジヒドロキシイミダゾール等のイミダゾール類、フェノール、ビスフェノールA、ノニルフェノール等のフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸等の有機酸等、またはこの混合物が挙げられる。   A curing accelerator may be used in the resin composition as necessary. A well-known thing can be used as said hardening accelerator. For example, organic metal salts such as zinc naphthenate, cobalt naphthenate, tin octylate, cobalt octylate, bisacetylacetonate cobalt (II), trisacetylacetonate cobalt (III), triethylamine, tributylamine, diazabicyclo [2,2 , 2] tertiary amines such as octane, 2-phenyl-4-methylimidazole, 2-ethyl-4-ethylimidazole, 2-phenyl-4-methylimidazole, 2-phenyl-4-methyl-5-hydroxyimidazole Imidazoles such as 2-phenyl-4,5-dihydroxyimidazole, phenolic compounds such as phenol, bisphenol A, and nonylphenol, organic acids such as acetic acid, benzoic acid, salicylic acid, paratoluenesulfonic acid, and the like, or a mixture thereof. .

前記硬化促進剤の含有量は、特に限定されないが、前記樹脂組成物全体の0.05〜5重量%が好ましく、特に0.2〜2重量%が好ましい。含有量が前記下限値未満であると硬化を促進する効果が現れない場合があり、前記上限値を超えるとプリプレグ10の保存性が低下する場合がある。   Although content of the said hardening accelerator is not specifically limited, 0.05-5 weight% of the whole said resin composition is preferable, and 0.2-2 weight% is especially preferable. If the content is less than the lower limit, the effect of promoting curing may not appear, and if the content exceeds the upper limit, the storability of the prepreg 10 may be reduced.

前記樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂を併用しても良い。
また、前記樹脂組成物には、必要に応じて、顔料、酸化防止剤等の上記成分以外の添加物を添加しても良い。
In the resin composition, a thermoplastic resin such as a phenoxy resin, a polyimide resin, a polyamideimide resin, a polyphenylene oxide resin, or a polyethersulfone resin may be used in combination.
Moreover, you may add additives other than the said components, such as a pigment and antioxidant, to the said resin composition as needed.

本発明のプリプレグ10は、上述のような樹脂材料2が繊維基材1に担持されてなり、繊維基材1がプリプレグ10の厚さ方向に対して偏在していることを特徴とする。これにより、回路パターンに応じて樹脂量を調整することができる。
ここで、繊維基材1がプリプレグ10の厚さ方向に対して偏在している状態を図2に基づいて説明する。図2(a)、(b)は、繊維基材1がプリプレグ10に対して偏在している状態を模式的に示す断面図である。図2(a)、(b)に示すように、プリプレグ10の厚さ方向の中心線A−Aに対して、繊維基材1の中心がずれて配置されていることを意味する。図2(a)では、繊維基材1の下側(図2中下側)の面が、プリプレグ10の下側(図2中下側)の面とほぼ一致するようになっている。図2(b)では、繊維基材1が中心線A−Aと、プリプレグ10の下側(図2中下側)の面との間に配置されている。なお、繊維基材1が中心線A−Aに一部重なるようになっていても良い。
The prepreg 10 of the present invention is characterized in that the resin material 2 as described above is supported on the fiber base material 1, and the fiber base material 1 is unevenly distributed in the thickness direction of the prepreg 10. Thereby, the amount of resin can be adjusted according to a circuit pattern.
Here, the state where the fiber base material 1 is unevenly distributed with respect to the thickness direction of the prepreg 10 will be described with reference to FIG. 2A and 2B are cross-sectional views schematically showing a state where the fiber base material 1 is unevenly distributed with respect to the prepreg 10. As shown in FIGS. 2 (a) and 2 (b), it means that the center of the fiber base material 1 is shifted from the center line AA in the thickness direction of the prepreg 10. In FIG. 2A, the lower surface (lower side in FIG. 2) of the fiber base 1 is substantially coincident with the lower surface (lower side in FIG. 2) of the prepreg 10. In FIG.2 (b), the fiber base material 1 is arrange | positioned between centerline AA and the surface of the lower side (lower side in FIG. 2) of the prepreg 10. In FIG. The fiber substrate 1 may partially overlap the center line AA.

従来のプリプレグの製造方法(例えば通常の塗工装置を用いて、繊維基材を樹脂ワニスに浸漬含浸・乾燥させる方法)では、繊維基材に対して樹脂材料が対象に形成されていた。しかし、この場合、プリプレグの両面で回路の配線パターンが異なる場合(特に、回路パターンの残銅率が異なる場合)には、両方の面で必要な樹脂量が異なるが、それに対応することができなかった。この場合には、基板を製造する際にプリプレグを構成する樹脂がはみ出したり、回路パターンを埋めるのに必要な樹脂が不足したりすることがあった。
これに対して本発明のプリプレグ10では、繊維基材1をプリプレグ10の厚さ方向で偏在させることが可能となるため、ビルドアップする回路のパターンに応じた樹脂量を有するプリプレグ10を設計することが対応可能となる。さらに、厚さが35μm以下という薄いプリプレグ10を製造することが可能となり、かつ繊維基材1をプリプレグ10の厚さ方向で偏在させることにより、最終的に得られる半導体装置の厚さを薄くすることもできる。これはプリプレグ10の厚さが単純に薄いことに加え、回路パターンの残銅率等に対応してプリプレグ10の樹脂量を調整することができるので、余分な樹脂層を設ける必要が無くなるからである。
In a conventional method for producing a prepreg (for example, a method in which a fiber base material is immersed and dried in a resin varnish using a normal coating apparatus), a resin material is formed on the fiber base material. However, in this case, if the circuit wiring pattern is different on both sides of the prepreg (especially when the remaining copper ratio of the circuit pattern is different), the amount of resin required on both sides is different, but this can be accommodated. There wasn't. In this case, when the substrate is manufactured, the resin constituting the prepreg may protrude or the resin necessary for filling the circuit pattern may be insufficient.
On the other hand, in the prepreg 10 of the present invention, since the fiber base 1 can be unevenly distributed in the thickness direction of the prepreg 10, the prepreg 10 having a resin amount corresponding to the pattern of the circuit to be built up is designed. Can be handled. Furthermore, it becomes possible to manufacture a thin prepreg 10 having a thickness of 35 μm or less, and the fiber substrate 1 is unevenly distributed in the thickness direction of the prepreg 10 to reduce the thickness of the finally obtained semiconductor device. You can also. This is because the thickness of the prepreg 10 is simply thin, and the resin amount of the prepreg 10 can be adjusted in accordance with the remaining copper ratio of the circuit pattern, etc., so there is no need to provide an extra resin layer. is there.

前記偏在している状態について別な表現をすると、例えば図3に示すようにプリプレグ10の中に好ましくは厚さ25μm以下の繊維基材1があって、繊維基材1の一方面側に第1樹脂層21および他方面側に第2樹脂層22を有し、第1樹脂層21の厚さと、第2樹脂層22の厚さとが異なっている状態を意味する。すなわち、厚さの厚い第1樹脂層21の厚さB1[μm]とし、厚さの薄い第2樹脂層22の厚さB2[μm]としたときの比(B2/B1)が、0<B2/B1<1を満たせば良い。   In another expression for the unevenly distributed state, for example, as shown in FIG. 3, there is a fiber base 1 having a thickness of preferably 25 μm or less in the prepreg 10, and the first side of the fiber base 1 is the first side. It means that the first resin layer 21 and the second resin layer 22 are provided on the other surface side, and the thickness of the first resin layer 21 and the thickness of the second resin layer 22 are different. That is, the ratio (B2 / B1) when the thickness B1 [μm] of the thick first resin layer 21 and the thickness B2 [μm] of the thin second resin layer 22 is 0 < It is only necessary to satisfy B2 / B1 <1.

また、第1樹脂層21の厚さB1と、第2樹脂層22の厚さB2との比(B2/B1)は、特に限定されないが、0.5以下であることが好ましく、特に0.2〜0.4が好ましい。比が前記範囲内であると、特に繊維基材1の波打ちを低減でき、それによってプリプレグ10の平坦性をより向上できる。   Further, the ratio (B2 / B1) between the thickness B1 of the first resin layer 21 and the thickness B2 of the second resin layer 22 is not particularly limited, but is preferably 0.5 or less, particularly preferably 0.8. 2 to 0.4 are preferred. When the ratio is within the above range, the waviness of the fiber substrate 1 can be particularly reduced, and thereby the flatness of the prepreg 10 can be further improved.

前記B2の厚さは、特に限定されないが、表面のメッキ付き性を主として要求されるだけの場合は、5〜15μmが好ましく、特に8〜10μmが好ましい。これにより、一方の面側にメッキ付き性を付与することができる。   The thickness of the B2 is not particularly limited, but is preferably 5 to 15 μm, particularly preferably 8 to 10 μm, when the surface plating property is mainly required. Thereby, plating property can be provided to one surface side.

また、本発明のプリプレグ10では、例えば図3に示すようなプリプレグ10において、第1樹脂層21の厚さと、第2樹脂層22の厚さとが異なっている状態に加えて、第1樹脂層21を構成する樹脂組成物と、第2樹脂層22を構成する樹脂組成物とを異なる樹脂組成物とすることもできる。前記異なる樹脂組成物とは、例えば無機充填材の含有量等が異なる等の組成が異なる樹脂組成物、種類が異なる熱硬化性樹脂を用いた樹脂組成物等が挙げられる。プリプレグ10の両面で組成の異なる樹脂組成物とすることができると、要求される性能に応じた樹脂層の設計が可能となり、樹脂選択の幅を広げることができる。例えば、内層回路に面する樹脂層は、埋め込み性を考慮して柔軟な組成にし、反対側の面は剛性を考慮して硬い組成にする等のプリプレグ10の両面で異なる機能を付与することができる。   Moreover, in the prepreg 10 of the present invention, for example, in the prepreg 10 as shown in FIG. 3, in addition to the state in which the thickness of the first resin layer 21 and the thickness of the second resin layer 22 are different, the first resin layer The resin composition constituting the resin 21 and the resin composition constituting the second resin layer 22 may be different from each other. Examples of the different resin composition include a resin composition having a different composition such as a different content of the inorganic filler, a resin composition using different types of thermosetting resins, and the like. If a resin composition having different compositions on both sides of the prepreg 10 can be obtained, a resin layer can be designed according to the required performance, and the range of resin selection can be expanded. For example, the resin layer facing the inner layer circuit may be given a different function on both sides of the prepreg 10 such as a flexible composition considering the embedding property and the opposite surface having a hard composition considering the rigidity. it can.

このようなプリプレグ10の面方向の線膨張係数は、特に限定されないが、12ppm以下であることが好ましく、特に5〜10ppmであることが好ましい。線膨張係数が前記範囲内であると、繰り返しの熱衝撃に対する耐クラック性を向上することができる。
前記面方向の線膨張係数は、例えばTMA装置(TAインスツルメント社製)を用いて、10℃/分で昇温して評価することができる。
The linear expansion coefficient in the plane direction of such a prepreg 10 is not particularly limited, but is preferably 12 ppm or less, and particularly preferably 5 to 10 ppm. When the linear expansion coefficient is within the above range, the crack resistance against repeated thermal shock can be improved.
The linear expansion coefficient in the plane direction can be evaluated by elevating the temperature at 10 ° C./min using, for example, a TMA apparatus (manufactured by TA Instruments).

前述したように従来の方法では、厚さ30μm以下の繊維基材を担持することが困難であった。さらに厚さが35μm以下の繊維基材を有するプリプレグを製造することも困難であった。
本発明では、例えば予め樹脂材料2をキャリアフィルムに塗布等したキャリア材料2a、2bを製造し、このキャリア材料2a、2bを繊維基材1にラミネートした後、キャリアフィルムを剥離する方法により、厚さが25μm以下の繊維基材1に対しても樹脂材料2を担持して、通常の厚さのプリプレグ10および厚さが35μm以下のプリプレグ10を得ることが可能となった。
As described above, in the conventional method, it is difficult to carry a fiber base material having a thickness of 30 μm or less. Furthermore, it has been difficult to produce a prepreg having a fiber substrate having a thickness of 35 μm or less.
In the present invention, for example, carrier materials 2a and 2b in which the resin material 2 is previously applied to the carrier film are manufactured, the carrier materials 2a and 2b are laminated on the fiber substrate 1, and then the carrier film is peeled off. It is possible to obtain the prepreg 10 having a normal thickness and the prepreg 10 having a thickness of 35 μm or less by supporting the resin material 2 on the fiber substrate 1 having a thickness of 25 μm or less.

ここで、予め樹脂材料2を有するキャリア材料2a、2bを製造し、このキャリア材料2a、2bを繊維基材1にラミネートした後、キャリアフィルムを剥離する方法について、図4を用いて具体的に説明する。図4は、本発明のプリプレグを製造する工程の一例を示す工程図である。
まず、厚さの異なる樹脂材料2が形成されたキャリア材料2aおよび2bを用意する。キャリア材料2a、2bは、例えばキャリアフィルムに樹脂材料2を塗工する方法等により得ることができる。
次に、真空ラミネート装置8を用いて、減圧下で繊維基材1の両面からキャリア材料2aおよび2bを重ね合わせてラミネートロール81で接合する。減圧下で接合することにより、繊維基材1の内部または樹脂材料2と繊維基材1との接合部位に非充填部分が存在しても、これを減圧ボイドあるいは実質的な真空ボイドとすることができる。ゆえに、最終的に得られるプリプレグ10に発生するボイドを低減することができる。なぜなら、減圧ボイドまたは真空ボイドは、後述する加熱処理で消し去ることができるからである。このような減圧下で繊維基材1と樹脂材料2とを接合する他の装置としては、例えば真空ボックス装置等を用いることができる。
Here, the carrier material 2a, 2b having the resin material 2 in advance is manufactured, the carrier material 2a, 2b is laminated on the fiber base material 1, and then the method of peeling the carrier film is specifically described with reference to FIG. explain. FIG. 4 is a process diagram showing an example of a process for producing the prepreg of the present invention.
First, carrier materials 2a and 2b on which resin materials 2 having different thicknesses are formed are prepared. The carrier materials 2a and 2b can be obtained by, for example, a method of applying the resin material 2 to a carrier film.
Next, the carrier materials 2 a and 2 b are overlapped from both sides of the fiber substrate 1 under reduced pressure and bonded by the laminating roll 81 using the vacuum laminating apparatus 8. By joining under reduced pressure, even if there is an unfilled portion inside the fiber base material 1 or at the joint portion between the resin material 2 and the fiber base material 1, this should be a reduced pressure void or a substantial vacuum void. Can do. Therefore, voids generated in the finally obtained prepreg 10 can be reduced. This is because the decompression void or the vacuum void can be removed by a heat treatment described later. As another device for joining the fiber base material 1 and the resin material 2 under such reduced pressure, for example, a vacuum box device or the like can be used.

次に、繊維基材1と樹脂材料2とを接合した後、熱風乾燥装置9で樹脂材料2の溶融温度以上の温度で加熱処理する。これにより、前記減圧下での接合工程で発生していた減圧ボイド等をほぼ消し去ることができる。
前記加熱処理する他の方法は、例えば赤外線加熱装置、加熱ロール装置、平板状の熱盤プレス装置等を用いて実施することができる。
Next, after bonding the fiber base material 1 and the resin material 2, heat treatment is performed by the hot air drying device 9 at a temperature equal to or higher than the melting temperature of the resin material 2. Thereby, the decompression void etc. which have occurred in the joining process under the decompression can be almost eliminated.
The other heat treatment method can be carried out using, for example, an infrared heating device, a heating roll device, a flat platen hot platen press device, or the like.

また、このようなプリプレグ10を得る他の方法としては、厚さ25μm以下の繊維基材1を粘度の低い樹脂ワニスに浸漬し、乾燥して第1層を形成し、さらに、他の樹脂ワニスに浸漬して第2層を形成することにより、プリプレグ10を得ることもできる。   As another method for obtaining such a prepreg 10, a fiber base material 1 having a thickness of 25 μm or less is immersed in a resin varnish having a low viscosity and dried to form a first layer. The prepreg 10 can also be obtained by immersing the film in a film to form the second layer.

本発明では、このようにして前述した本発明のプリプレグ10を得ることができる。
また、キャリアフィルムに形成する樹脂材料2の厚さを変えることにより、容易にプリプレグ10の厚さを35μm以下とすることもできる。プリプレグ10の厚さが35μm以下であると、多層の回路基板であっても、薄くすることができる。これにより、最終的に得られる半導体装置を薄型にすることができる。
このプリプレグ10の厚さは、具体的には30μm以下が好ましく、特に20〜25μm以下であることが好ましい。厚さが前記範囲内であると、特に6層以上に多層化しても基板を薄い状態に維持でき、最終的に薄い半導体装置を得ることができる。
In the present invention, the prepreg 10 of the present invention described above can be obtained in this manner.
Moreover, the thickness of the prepreg 10 can be easily reduced to 35 μm or less by changing the thickness of the resin material 2 formed on the carrier film. When the thickness of the prepreg 10 is 35 μm or less, even a multilayer circuit board can be thinned. Thereby, the semiconductor device finally obtained can be made thin.
Specifically, the thickness of the prepreg 10 is preferably 30 μm or less, and particularly preferably 20 to 25 μm or less. When the thickness is within the above range, the substrate can be maintained in a thin state even when the number of layers is increased to 6 or more, and a thin semiconductor device can be finally obtained.

次に、基板および半導体装置について説明する。
図5に示すように、基板100は、コア基板3と、コア基板3の上側(図5中の上側)に設けられた3層のプリプレグ(10a、10b、10c)と、コア基板3の下側(図5中の下側)に設けられた3層のプリプレグ(10d、10e、10f)と、で構成されている。コア基板3とプリプレグ10aおよび10bとの間、各プリプレグ間(10aと10b、10bと10c、10dと10eおよび10eと10f)には、所定の回路配線部4が形成されている。また、プリプレグ10cおよび10fの表面には、パッド部5が設けられている。このようなプリプレグ10a〜10fの少なくとも1枚(好ましくは全部)に上述した厚さ35μm以下のプリプレグ10を用いることが好ましい。これにより、(回路)基板100の厚さを薄くすることができる。
各回路配線部4は、各プリプレグ10a〜10fを貫通して設けられたフィルドビア部6を介して電気的に接続されている。
基板100を構成する各プリプレグ10a〜10fは、繊維基材1が各プリプレグの厚さ方向で偏在しているので回路の高さ等の制限を少なくでき、それによって内層導体回路の設計の自由度が増える。すなわち、内層導体回路を形成するのが容易となる。さらに、内層導体回路が形成されるのと反対側に繊維基材1が配置するように設計できるので、内層導体回路と繊維基材1とが接触することによって生じる不具合も低減することができる。
Next, the substrate and the semiconductor device will be described.
As shown in FIG. 5, the substrate 100 includes a core substrate 3, three layers of prepregs (10 a, 10 b, 10 c) provided on the upper side of the core substrate 3 (upper side in FIG. 5), and a lower side of the core substrate 3. 3 layers of prepregs (10d, 10e, 10f) provided on the side (lower side in FIG. 5). A predetermined circuit wiring portion 4 is formed between the core substrate 3 and the prepregs 10a and 10b and between the prepregs (10a and 10b, 10b and 10c, 10d and 10e, and 10e and 10f). A pad portion 5 is provided on the surfaces of the prepregs 10c and 10f. It is preferable to use the prepreg 10 having a thickness of 35 μm or less as described above for at least one (preferably all) of the prepregs 10a to 10f. Thereby, the thickness of the (circuit) substrate 100 can be reduced.
Each circuit wiring portion 4 is electrically connected via a filled via portion 6 provided through each prepreg 10a to 10f.
Since the prepregs 10a to 10f constituting the substrate 100 have the fiber base material 1 unevenly distributed in the thickness direction of each prepreg, the restriction on the circuit height and the like can be reduced, and thereby the degree of freedom in designing the inner layer conductor circuit. Will increase. That is, it becomes easy to form the inner layer conductor circuit. Furthermore, since it can design so that the fiber base material 1 may be arrange | positioned on the opposite side to an inner layer conductor circuit being formed, the malfunction which arises when an inner layer conductor circuit and the fiber base material 1 contact can also be reduced.

図6は、基板100を構成するプリプレグ10cを模式的に示す模式図である。図6に示すように、プリプレグ10cの繊維基材1が偏在しているのと反対側の樹脂材料2(第1樹脂層21)に回路配線部4が埋設されている。このように樹脂材料2(第1樹脂層21)は、回路配線部4同士で形成される空隙部に埋め込まれるようになっている。
そして、図3に示すように、プリプレグ10c全体の厚さをT0[μm]とし、図6に示すように、回路配線部4の高さをt1[μm]としたとき、T0とt1の差(特に、t3)は、特に限定されないが、35μm以下であることが好ましく、特に10〜30μmであることが好ましい。これにより、基板100の厚さが薄くても、絶縁信頼性を維持することができる。
ここで、t3は、回路配線部4の繊維基材1側の面41(図6中の上側の面)から、プリプレグ10cの繊維基材1が偏在している側の面221(図6中の上側の面)までの厚さに該当する。
FIG. 6 is a schematic diagram schematically showing the prepreg 10 c constituting the substrate 100. As shown in FIG. 6, the circuit wiring portion 4 is embedded in the resin material 2 (first resin layer 21) on the opposite side of the prepreg 10 c where the fiber base material 1 is unevenly distributed. As described above, the resin material 2 (first resin layer 21) is embedded in a gap formed by the circuit wiring portions 4.
Then, as shown in FIG. 3, when the total thickness of the prepreg 10c is T0 [μm] and the height of the circuit wiring part 4 is t1 [μm] as shown in FIG. 6, the difference between T0 and t1 (Especially, t3) is not particularly limited, but is preferably 35 μm or less, and particularly preferably 10 to 30 μm. Thereby, even if the thickness of the substrate 100 is thin, the insulation reliability can be maintained.
Here, t3 is a surface 221 (in FIG. 6) on the side where the fiber base material 1 of the prepreg 10c is unevenly distributed from the surface 41 (upper surface in FIG. 6) of the circuit wiring part 4 on the fiber base material 1 side. Corresponds to the thickness up to the upper surface).

また、図3および図6に示すように第1樹脂層21の厚さをB1[μm]とし、第2樹脂層22の厚さをB2[μm]とし、回路配線部4の厚さをt1[μm]およびその残銅率をS[%]とし、回路配線部4の上端面(図6中上側)から繊維基材1までの厚さをt2[μm]としたとき、B2<B1であり、かつB1=t2+t1×(1−S/100)である関係を満たすことが好ましい。
ここで、t2の厚さは、特に限定されないが、0〜15μmが好ましい。また、回路配線部4と繊維基材1との接触による回路配線部4での絶縁性の低下等が懸念される場合は、t2を3〜15μmとすることが好ましい。一方、基板100の厚さを薄くする場合には、t2を0〜5μmとすることが好ましく、さらに絶縁性と薄さを両立するためには、t2を3〜5μmとすることが好ましい。これにより、プリプレグ10の一方の面側に回路配線部4への埋め込み性に優れ、かつ高い絶縁信頼性を付与することができる。
As shown in FIGS. 3 and 6, the thickness of the first resin layer 21 is B1 [μm], the thickness of the second resin layer 22 is B2 [μm], and the thickness of the circuit wiring portion 4 is t1. When [μm] and the remaining copper ratio are S [%], and the thickness from the upper end surface (upper side in FIG. 6) of the circuit wiring portion 4 to the fiber substrate 1 is t2 [μm], B2 <B1 It is preferable that B1 = t2 + t1 × (1−S / 100) is satisfied.
Here, although the thickness of t2 is not specifically limited, 0-15 micrometers is preferable. In addition, when there is a concern about a decrease in insulation in the circuit wiring portion 4 due to contact between the circuit wiring portion 4 and the fiber base material 1, t2 is preferably set to 3 to 15 μm. On the other hand, when the thickness of the substrate 100 is reduced, t2 is preferably 0 to 5 [mu] m, and in order to achieve both insulation and thinness, t2 is preferably 3 to 5 [mu] m. Thereby, it is excellent in the embedding property to the circuit wiring part 4 on the one surface side of the prepreg 10, and high insulation reliability can be provided.

また、図5に示すような基板100に、半導体素子7のバンプ71と基板100のパッド部5とを接続して半導体素子7を搭載することにより半導体装置200を得ることができる(図7)。このような半導体装置200は、基板100を構成する各プリプレグ10a〜10fの繊維基材1がその厚さ方向で偏在しているので、最適な厚さのプリプレグ10を用いることができ、要求される特性に必要な最低限の厚さの半導体装置200を得ることができる。   Further, the semiconductor device 200 can be obtained by mounting the semiconductor element 7 by connecting the bump 71 of the semiconductor element 7 and the pad portion 5 of the substrate 100 to the substrate 100 as shown in FIG. 5 (FIG. 7). . In such a semiconductor device 200, since the fiber base material 1 of each prepreg 10a to 10f constituting the substrate 100 is unevenly distributed in the thickness direction, the prepreg 10 having an optimum thickness can be used and is required. The semiconductor device 200 having the minimum thickness necessary for the characteristics to be obtained can be obtained.

図5および図7では、6層の基板について説明したが、本発明の基板はこれに限定されず、3層、4層、5層等、または7層、8層等の多層基板にも好適に用いることができる。
また、本発明の基板100では、上述したような繊維基材1が厚さ方向で偏在しているプリプレグ10と従来から用いられていたプリプレグとを併用しても構わない。さらに、繊維基材1の厚さ方向で偏在しているプリプレグ10においても、種々の偏在位置を有するプリプレグ10を併用しても構わない。
5 and FIG. 7, a six-layer substrate has been described. However, the substrate of the present invention is not limited to this, and is also suitable for a three-layer, four-layer, five-layer, or seven-layer, eight-layer multilayer substrate. Can be used.
Moreover, in the board | substrate 100 of this invention, you may use together the prepreg 10 in which the fiber base materials 1 which were mentioned above are unevenly distributed in the thickness direction, and the prepreg used conventionally. Furthermore, even in the prepreg 10 that is unevenly distributed in the thickness direction of the fiber base material 1, prepregs 10 having various uneven distribution positions may be used in combination.

以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。まず、プリプレグの実施例について説明する。
(実施例1)
1.樹脂材料ワニスの調整
熱硬化性樹脂としてノボラック型シアネート樹脂(ロンザジャパン社製、プリマセット PT−30、重量平均分子量約2,600)15重量%、エポキシ樹脂としてビフェニルジメチレン型エポキシ樹脂(日本化薬社製、NC−3000P、エポキシ当量275)8重量%、フェノール樹脂としてビフェニルジメチレン型フェノール樹脂(明和化成社製、MEH−7851−S、水酸基当量203)7重量%およびカップリング剤としてエポキシシラン型カップリング剤(日本ユニカー社製、A−187)を、後述する無機充填材100重量部に対して0.3重量部をメチルエチルケトンに常温で溶解し、無機充填材として球状溶融シリカSFP−10X(電気化学工業社製、平均粒径0.3μm)20重量%および球状溶融シリカSO−32R(アドマテックス社製、平均粒径1.5μm)50重量%を添加し、高速攪拌機を用いて10分間攪拌して樹脂材料ワニスを調製した。
EXAMPLES Hereinafter, although this invention is demonstrated in detail based on an Example and a comparative example, this invention is not limited to this. First, an example of a prepreg will be described.
Example 1
1. Adjustment of resin material varnish 15% by weight of novolak-type cyanate resin (manufactured by Lonza Japan, Primaset PT-30, weight average molecular weight of about 2,600) as thermosetting resin, biphenyldimethylene type epoxy resin (Nipponization) 8% by weight, NC-3000P, epoxy equivalent 275) manufactured by Yakuhin, 7% by weight of biphenyldimethylene type phenol resin (Maywa Kasei Co., Ltd., MEH-7851-S, hydroxyl equivalent 203) as a phenol resin, and epoxy as a coupling agent A silane type coupling agent (Nihon Unicar Co., Ltd., A-187) is dissolved in methyl ethyl ketone at room temperature with respect to 100 parts by weight of the inorganic filler described later, and spherical fused silica SFP- is used as the inorganic filler. 10% (manufactured by Denki Kagaku Kogyo Co., Ltd., average particle size 0.3 μm) 20% by weight and sphere 50% by weight of a fused silica SO-32R (manufactured by Admatechs Co., Ltd., average particle size 1.5 μm) was added and stirred for 10 minutes using a high speed stirrer to prepare a resin material varnish.

2.キャリア材料の製造
キャリアフィルムとしてポリエチレンテレフタレートフィルム(三菱化学ポリエステル社製、SFB−38、厚さ38μm、幅480m)を用い、上述の樹脂材料ワニスをコンマコーター装置で塗工し、170℃の乾燥装置で3分間乾燥させ、厚さ15μm、幅410mmの樹脂層が、キャリアフィルムの幅方向の中心に位置するように形成してキャリア材料2a(最終的に第1樹脂層21を形成)を得た。
また、同様の方法で塗工する樹脂材料ワニスの量を調整して、厚さ8μm、幅360mmの樹脂層が、キャリアフィルムの幅方向の中心に位置するように形成してキャリア材料2b(最終的に第2樹脂層22を形成)を得た。
2. Production of carrier material A polyethylene terephthalate film (manufactured by Mitsubishi Chemical Polyester Co., Ltd., SFB-38, thickness 38 μm, width 480 m) is used as a carrier film, and the above-mentioned resin material varnish is applied with a comma coater device, and is dried at 170 ° C. Was dried for 3 minutes, and a resin layer having a thickness of 15 μm and a width of 410 mm was formed so as to be positioned at the center in the width direction of the carrier film to obtain a carrier material 2a (finally formed the first resin layer 21). .
Further, the amount of the resin material varnish to be applied is adjusted by the same method so that the resin layer having a thickness of 8 μm and a width of 360 mm is positioned at the center in the width direction of the carrier film to form the carrier material 2b (final The second resin layer 22 was formed).

3.プリプレグの製造
繊維基材としてガラス織布(クロスタイプ♯1015、幅360mm、厚さ15μm、坪量17g/m)を用い、図4に示す真空ラミネート装置および熱風乾燥装置によりプリプレグを製造した。
具体的には、ガラス織布の両面に前記キャリア材料2aおよびキャリア材料2bがガラス織布の幅方向の中心に位置するように、それぞれ重ね合わせ、750Torrの減圧条件下で、80℃のラミネートロールを用いて接合した。
ここで、ガラス織布の幅方向寸法の内側領域においては、キャリア材料2aおよびキャリア材料2bの樹脂層を繊維布の両面側にそれぞれ接合するとともに、ガラス織布の幅方向寸法の外側領域においては、キャリア材料2aおよびキャリア材料2bの樹脂層同士を接合した。
次いで、上記接合したものを、120℃に設定した横搬送型の熱風乾燥装置内を2分間通すことによって、圧力を作用させることなく加熱処理して、厚さ30μm(第1樹脂層:11μm、繊維基材:15μm、第2樹脂層:4μm)のプリプレグを得た。
3. Production of Prepreg Using a glass woven fabric (cross type # 1015, width 360 mm, thickness 15 μm, basis weight 17 g / m 2 ) as a fiber base material, a prepreg was produced by a vacuum laminating apparatus and a hot air drying apparatus shown in FIG.
Specifically, each of the glass woven fabrics is laminated so that the carrier material 2a and the carrier material 2b are positioned in the center in the width direction of the glass woven fabric, and the laminate roll at 80 ° C. under a reduced pressure condition of 750 Torr. Was used for bonding.
Here, in the inner region of the width direction dimension of the glass woven fabric, the resin layers of the carrier material 2a and the carrier material 2b are respectively bonded to both sides of the fiber cloth, and in the outer region of the width direction dimension of the glass woven fabric. The resin layers of the carrier material 2a and the carrier material 2b were joined together.
Next, the bonded material was heat-treated without applying pressure by passing it through a horizontal conveying type hot air drying device set at 120 ° C. for 2 minutes to obtain a thickness of 30 μm (first resin layer: 11 μm, A prepreg having a fiber base material of 15 μm and a second resin layer of 4 μm was obtained.

(実施例2)
キャリア材料2aおよびキャリア材料2bの樹脂層の厚さを、それぞれ20μm(キャリア材料2a)および8μm(キャリア材料2b)とした以外は、実施例1と同様にした。得られたプリプレグの厚さは、35μm(第1樹脂層:16μm、繊維基材:15μm、第2樹脂層:4μm)であった。
(Example 2)
The thickness of the resin layer of the carrier material 2a and the carrier material 2b was the same as that of Example 1 except that the thickness was 20 μm (carrier material 2a) and 8 μm (carrier material 2b), respectively. The thickness of the obtained prepreg was 35 μm (first resin layer: 16 μm, fiber substrate: 15 μm, second resin layer: 4 μm).

(実施例3)
繊維基材およびキャリア材料2a、2bを以下のようにした以外は、実施例1と同様にした。
繊維基材としてガラス織布(クロスタイプ♯1037、厚さ24μm、坪量24g/m)を用いた。得られたプリプレグの厚さは、40μm(第1樹脂層:12μm、繊維基材:24μm、第2樹脂層:4μm)であった。なお、キャリア材料2aおよびキャリア材料2bの樹脂層の厚さを、それぞれ20μm(キャリア材料2a)および11μm(キャリア材料2b)とした。
(Example 3)
Example 1 was repeated except that the fiber base material and the carrier materials 2a and 2b were as follows.
A glass woven fabric (cross type # 1037, thickness 24 μm, basis weight 24 g / m 2 ) was used as a fiber base material. The thickness of the obtained prepreg was 40 μm (first resin layer: 12 μm, fiber substrate: 24 μm, second resin layer: 4 μm). The thicknesses of the resin layers of the carrier material 2a and the carrier material 2b were 20 μm (carrier material 2a) and 11 μm (carrier material 2b), respectively.

(実施例4)
樹脂ワニスとして以下のものを用いた以外は、実施例1と同様にした。
熱硬化性樹脂としてエポキシ樹脂(ジャパンエポキシレジン社製・「Ep5048」)100重量部、硬化剤(ジシアンジアミド)2重量部および硬化促進剤(2−エチル−4−メチルイミダゾール)0.1重量部をメチルセルソルブ100重量部に溶解させて樹脂ワニスを得た。得られたプリプレグの厚さは、35μm(第1樹脂層:16μm、繊維基材:15μm、第2樹脂層:4μm)であった。
Example 4
Example 1 was repeated except that the following resin varnish was used.
As a thermosetting resin, 100 parts by weight of an epoxy resin (manufactured by Japan Epoxy Resin Co., “Ep5048”), 2 parts by weight of a curing agent (dicyandiamide) and 0.1 part by weight of a curing accelerator (2-ethyl-4-methylimidazole) A resin varnish was obtained by dissolving in 100 parts by weight of methyl cellosolve. The thickness of the obtained prepreg was 35 μm (first resin layer: 16 μm, fiber substrate: 15 μm, second resin layer: 4 μm).

(実施例5)
キャリア材料2a、2bを以下のようにした以外は、実施例1と同様にした。
キャリア材料2aおよびキャリア材料2bに樹脂層の厚さを、それぞれ25μm(キャリア材料2a)および8μm(キャリア材料2b)とした。得られたプリプレグの厚さは、40μm(第1樹脂層:21μm、繊維基材:15μm、第2樹脂層:4μm)であった。
(Example 5)
Example 2 was the same as Example 1 except that the carrier materials 2a and 2b were changed as follows.
The thicknesses of the resin layers on the carrier material 2a and the carrier material 2b were 25 μm (carrier material 2a) and 8 μm (carrier material 2b), respectively. The thickness of the obtained prepreg was 40 μm (first resin layer: 21 μm, fiber substrate: 15 μm, second resin layer: 4 μm).

(比較例1)
繊維基材およびキャリア材料2a、2bを以下のようにした以外は、実施例1と同様にした。
繊維基材としてガラス織布(クロスタイプ♯1080、厚さ55μm、坪量47g/m)を用いた。なお、キャリア材料2aおよびキャリア材料2bの樹脂層の厚さを、それぞれ25μm(キャリア材料2a)および25μm(キャリア材料2b)とした。
得られたプリプレグの厚さは、75μm(第1樹脂層:10μm、繊維基材:55μm、第2樹脂層:10μm)であった。
(Comparative Example 1)
Example 1 was repeated except that the fiber base material and the carrier materials 2a and 2b were as follows.
A glass woven fabric (cross type # 1080, thickness 55 μm, basis weight 47 g / m 2 ) was used as the fiber base material. The thicknesses of the resin layers of the carrier material 2a and the carrier material 2b were 25 μm (carrier material 2a) and 25 μm (carrier material 2b), respectively.
The thickness of the obtained prepreg was 75 μm (first resin layer: 10 μm, fiber substrate: 55 μm, second resin layer: 10 μm).

(比較例2)
キャリア材料2a、2bおよび繊維基材をガラス織布(クロスタイプ♯1037、厚さ24μm、坪量24g/m)を以下のようにした以外は、実施例1と同様にした。なお、キャリア材料2aおよびキャリア材料2bの樹脂層の厚さを、それぞれ16μm(キャリア材料2a)および16μm(キャリア材料2b)とした。得られたプリプレグの厚さは、40μm(第1樹脂層:8μm、繊維基材:24μm、第2樹脂層:8μm)であった。
(Comparative Example 2)
The carrier materials 2a and 2b and the fiber base material were the same as in Example 1 except that a glass woven fabric (cross type # 1037, thickness 24 μm, basis weight 24 g / m 2 ) was used as follows. The thicknesses of the resin layers of the carrier material 2a and the carrier material 2b were 16 μm (carrier material 2a) and 16 μm (carrier material 2b), respectively. The thickness of the obtained prepreg was 40 μm (first resin layer: 8 μm, fiber substrate: 24 μm, second resin layer: 8 μm).

各実施例および比較例で得られたプリプレグについて、以下の評価を行なった。評価内容を項目と共に示す。得られた結果を表1に示す。
1.第1樹脂層の厚さと第2樹脂層の厚さとの比
得られたプリプレグの断面から各層の厚さを測定した。
The following evaluation was performed about the prepreg obtained by each Example and the comparative example. The evaluation contents are shown together with the items. The obtained results are shown in Table 1.
1. Ratio between the thickness of the first resin layer and the thickness of the second resin layer The thickness of each layer was measured from the cross section of the obtained prepreg.

2.プリプレグの面方向の熱膨張係数
プリプレグの面方向の熱膨張係数は、TMA装置(TAインスツルメント社製)を用いて、10℃/分で昇温して測定した。
2. Coefficient of thermal expansion in the plane direction of the prepreg The coefficient of thermal expansion in the plane direction of the prepreg was measured by raising the temperature at 10 ° C./min using a TMA apparatus (manufactured by TA Instruments).

3.プリプレグの弾性率
得られたプリプレグの弾性率を、DMA(TAインスツルメント社製 DMA983)の共鳴周波数ズリモードを用いて、昇温速度5℃/分の条件で測定した。
3. Elastic modulus of prepreg The elastic modulus of the obtained prepreg was measured using a resonance frequency shift mode of DMA (DMA 983, manufactured by TA Instruments) at a temperature rising rate of 5 ° C./min.

Figure 2011068139
Figure 2011068139

表1から明らかなように実施例1〜5のプリプレグは、第1樹脂層と、第2樹脂層の厚さが異なっており、繊維基材が偏在していることが示された。したがって、回路配線のパターン(残銅率、回路高さ)等に応じてプリプレグの樹脂層を形成することができることが示された。
また、実施例1〜5のプリプレグは、熱膨張係数が小さく、弾性率も高かった。これにより、基板を形成した後の基板の接続信頼性に優れることが予想される。
As is clear from Table 1, in the prepregs of Examples 1 to 5, the first resin layer and the second resin layer were different in thickness, indicating that the fiber base material was unevenly distributed. Therefore, it was shown that the resin layer of the prepreg can be formed according to the circuit wiring pattern (remaining copper ratio, circuit height) and the like.
Moreover, the prepregs of Examples 1 to 5 had a small coefficient of thermal expansion and a high elastic modulus. Thereby, it is expected that the connection reliability of the substrate after forming the substrate is excellent.

次に、基板(多層基板)および半導体装置の実施例および比較例について説明する。
(実施例1A〜5A)
表面に導体間隔50μmのくし形パターンを有し、回路厚さ18μmで残銅率50%のコア基板に、各実施例で得られたプリプレグを重ね、さらに最外層に銅箔を重ねて、加熱、加圧成形(3MPa、200℃、90分間)して多層基板を得た。そして、最外層の銅箔(厚さ12μm)に回路形成した後に半導体素子を搭載して半導体装置を得た。
Next, examples of the substrate (multilayer substrate) and semiconductor device and comparative examples will be described.
(Examples 1A to 5A)
A prepreg obtained in each example is stacked on a core substrate having a comb-shaped pattern with a conductor spacing of 50 μm on the surface, a circuit thickness of 18 μm and a residual copper ratio of 50%, and a copper foil is further stacked on the outermost layer. Then, pressure forming (3 MPa, 200 ° C., 90 minutes) was performed to obtain a multilayer substrate. Then, after forming a circuit on the outermost copper foil (thickness 12 μm), a semiconductor element was mounted to obtain a semiconductor device.

(比較例1Aおよび比較例2A)
比較例1および比較例2で得られたプリプレグを用いた以外は、実施例1Aと同様に行なった。
(Comparative Example 1A and Comparative Example 2A)
The same procedure as in Example 1A was performed except that the prepregs obtained in Comparative Examples 1 and 2 were used.

各実施例および比較例で得られた多層基板について、以下の評価を行った。評価内容を評価項目と共に示す。得られた結果を表2に示す。
1.基板の厚さ
得られた基板の厚さを測定した。
The multilayer substrate obtained in each example and comparative example was evaluated as follows. The evaluation contents are shown together with the evaluation items. The obtained results are shown in Table 2.
1. Substrate thickness The thickness of the obtained substrate was measured.

2.絶縁信頼性
内外層に導体間隔50μmのくし形パターンを有する、絶縁信頼性試験用の4層プリント配線板を作製し、これらの絶縁抵抗を自動超絶縁抵抗計(ADVANTEST社製)で測定した後、PCT−130℃/85%の雰囲気中で、直流電圧50Vを印加、96時間経過後の絶縁抵抗を測定した。測定時の印加電圧は100Vで1分とし、絶縁抵抗が1×10Ω以上であるものを合格とした。
2. Insulation reliability After making a four-layer printed wiring board for insulation reliability test having a comb pattern with a conductor spacing of 50 μm on the inner and outer layers, and measuring these insulation resistances with an automatic super insulation resistance meter (manufactured by ADVANTEST) In a PCT-130 ° C / 85% atmosphere, a DC voltage of 50 V was applied, and the insulation resistance after 96 hours was measured. The applied voltage at the time of measurement was 100 V for 1 minute, and an insulation resistance of 1 × 10 9 Ω or higher was regarded as acceptable.

3.埋め込み性
くし形パターン部の断面を顕微鏡で観察して樹脂層の埋め込み性を評価した。各符号は、以下の通りである。
◎:全てのサンプルについて埋め込み性に優れていた。
○:ガラス織布への回路配線の接触が一部有るが、実用上問題無し。
△:ガラス織布への回路配線の接触が一部有り、実用不可。
×:樹脂層の埋め込みが、不十分でボイド等有り。
3. Embeddability The cross section of the comb pattern portion was observed with a microscope to evaluate the embedding property of the resin layer. Each code is as follows.
A: All samples were excellent in embeddability.
○: There is a part of the circuit wiring contact with the glass woven fabric, but there is no practical problem.
Δ: There is a part of the circuit wiring contact with the glass woven fabric, impractical.
X: The resin layer is not sufficiently embedded, and there are voids and the like.

Figure 2011068139
Figure 2011068139

表2から明らかなように実施例1A〜5Aの多層基板の厚さは、200μm以下であり薄い多層基板が得られることが示された。
また、実施例1A〜5Aの多層基板は、絶縁信頼性および埋め込み性にも優れていた。
また、実施例1A〜5Aの半導体装置は、正常に作動することが確認された。
As is clear from Table 2, the thickness of the multilayer substrates of Examples 1A to 5A was 200 μm or less, indicating that a thin multilayer substrate was obtained.
In addition, the multilayer substrates of Examples 1A to 5A were excellent in insulation reliability and embeddability.
Moreover, it was confirmed that the semiconductor devices of Examples 1A to 5A operate normally.

1 繊維基材
2 樹脂材料
2a、2b キャリア材料
21 第1樹脂層
22 第2樹脂層
221 繊維基材が偏在している側の面
3 コア基板
4 回路配線部
41 回路配線部の繊維基材側の面
5 パッド部
6 フィルドビア部
7 半導体素子
71 バンプ
8 真空ラミネート装置
81 ラミネートロール
9 熱風乾燥装置
10 プリプレグ
10a プリプレグ
10b プリプレグ
10c プリプレグ
10d プリプレグ
10e プリプレグ
10f プリプレグ
100 基板
200 半導体装置
DESCRIPTION OF SYMBOLS 1 Fiber base material 2 Resin material 2a, 2b Carrier material 21 1st resin layer 22 2nd resin layer 221 The surface by which the fiber base material is unevenly distributed 3 Core substrate 4 Circuit wiring part 41 The fiber base material side of a circuit wiring part Surface 5 Pad part 6 Filled via part 7 Semiconductor element 71 Bump 8 Vacuum laminating apparatus 81 Laminating roll 9 Hot air drying apparatus 10 Prepreg 10a Prepreg 10b Prepreg 10c Prepreg 10d Prepreg 10e Prepreg 10f Prepreg 100 Substrate 200 Semiconductor device

Claims (11)

ガラス繊維で構成される繊維基材と、第1樹脂層と、前記第1樹脂層より厚さが薄い第2樹脂層とを用意し、
前記第1樹脂層と前記第2樹脂層との間に前記繊維基材を挿入し、これらを重ね合わせて接合し、
その後、加熱処理することを特徴とするプリプレグの製造方法。
Preparing a fiber substrate composed of glass fibers, a first resin layer, and a second resin layer having a thickness smaller than that of the first resin layer;
Inserting the fiber base material between the first resin layer and the second resin layer, and superposing and bonding them;
Then, the manufacturing method of the prepreg characterized by heat-processing.
前記第1樹脂層および前記第2樹脂層は、それぞれ、キャリアフィルム上に形成されたものである請求項1に記載のプリプレグの製造方法。   The method for producing a prepreg according to claim 1, wherein each of the first resin layer and the second resin layer is formed on a carrier film. 前記第1樹脂層と前記第2樹脂層と前記繊維基材との接合は、減圧下で行われる請求項1または2に記載のプリプレグの製造方法。   The method for producing a prepreg according to claim 1 or 2, wherein the first resin layer, the second resin layer, and the fiber base material are joined under reduced pressure. 前記加熱処理は、熱風乾燥装置を用いて行われる請求項1ないし3のいずれかに記載のプリプレグの製造方法。   The method for producing a prepreg according to claim 1, wherein the heat treatment is performed using a hot air drying apparatus. 前記第1樹脂層と前記第2樹脂層とは、それぞれ、同一または異なる組成の樹脂組成物で構成されている請求項1ないし4のいずれかに記載のプリプレグの製造方法。   The method for producing a prepreg according to any one of claims 1 to 4, wherein the first resin layer and the second resin layer are each composed of a resin composition having the same or different composition. 前記第1樹脂層を構成する樹脂組成物と前記第2樹脂層を構成する樹脂組成物の少なくとも一方は、シアネート樹脂、エポキシ樹脂およびフェノール樹脂から選択される少なくとも1種の熱硬化性樹脂を含むものである請求項1ないし5のいずれかに記載のプリプレグの製造方法。   At least one of the resin composition constituting the first resin layer and the resin composition constituting the second resin layer contains at least one thermosetting resin selected from cyanate resin, epoxy resin, and phenol resin. The method for producing a prepreg according to claim 1, wherein the prepreg is a waste product. さらに、導体を前記第1樹脂層に接合する工程を有する請求項1ないし6のいずれかに記載のプリプレグの製造方法。   Furthermore, the manufacturing method of the prepreg in any one of Claim 1 thru | or 6 which has the process of joining a conductor to the said 1st resin layer. さらに、導体パターンを前記第1樹脂層に接合し、加熱・加圧して前記第1樹脂層中に埋設する工程を有する請求項1ないし6のいずれかに記載のプリプレグの製造方法。   Furthermore, the manufacturing method of the prepreg in any one of the Claims 1 thru | or 6 which has the process of joining a conductor pattern to the said 1st resin layer, and being embedded in the said 1st resin layer by heating and pressurizing. 請求項1ないし8のいずれかに記載のプリプレグの製造方法により製造されたプリプレグであって、
前記第1樹脂層と前記繊維基材と前記第2樹脂層とがこの順に積層され、
前記第1樹脂層の厚さが前記第2樹脂層の厚さより厚いものであることを特徴とするプリプレグ。
A prepreg manufactured by the prepreg manufacturing method according to any one of claims 1 to 8,
The first resin layer, the fiber base material, and the second resin layer are laminated in this order,
The prepreg characterized in that the thickness of the first resin layer is thicker than the thickness of the second resin layer.
複数のプリプレグを積層してなる基板であって、
前記複数のプリプレグのうちの少なくとも1つが請求項9に記載のプリプレグであることを特徴とする基板。
A substrate formed by laminating a plurality of prepregs,
The substrate according to claim 9, wherein at least one of the plurality of prepregs is the prepreg according to claim 9.
請求項10に記載の基板に半導体素子を搭載したことを特徴とする半導体装置。   A semiconductor device comprising a semiconductor element mounted on the substrate according to claim 10.
JP2010272040A 2005-12-01 2010-12-06 Manufacturing method of prepreg Active JP5141753B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010272040A JP5141753B2 (en) 2005-12-01 2010-12-06 Manufacturing method of prepreg

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005348546 2005-12-01
JP2005348546 2005-12-01
JP2010272040A JP5141753B2 (en) 2005-12-01 2010-12-06 Manufacturing method of prepreg

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006324709A Division JP5243715B2 (en) 2005-12-01 2006-11-30 Prepreg, substrate and semiconductor device

Publications (2)

Publication Number Publication Date
JP2011068139A true JP2011068139A (en) 2011-04-07
JP5141753B2 JP5141753B2 (en) 2013-02-13

Family

ID=40181234

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2010272034A Active JP5141751B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device
JP2010272035A Withdrawn JP2011102035A (en) 2005-12-01 2010-12-06 Prepreg, substrate, and semiconductor device
JP2010272039A Expired - Fee Related JP5331781B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device
JP2010272037A Withdrawn JP2011068908A (en) 2005-12-01 2010-12-06 Prepreg, substrate, and semiconductor apparatus
JP2010272036A Active JP5141752B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device
JP2010272040A Active JP5141753B2 (en) 2005-12-01 2010-12-06 Manufacturing method of prepreg
JP2010272041A Active JP5141754B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device
JP2010272038A Expired - Fee Related JP5368419B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device
JP2012218527A Withdrawn JP2013018993A (en) 2005-12-01 2012-09-28 Prepreg, substrate and semiconductor device
JP2012218526A Withdrawn JP2013030794A (en) 2005-12-01 2012-09-28 Prepreg, substrate, and semiconductor device

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2010272034A Active JP5141751B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device
JP2010272035A Withdrawn JP2011102035A (en) 2005-12-01 2010-12-06 Prepreg, substrate, and semiconductor device
JP2010272039A Expired - Fee Related JP5331781B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device
JP2010272037A Withdrawn JP2011068908A (en) 2005-12-01 2010-12-06 Prepreg, substrate, and semiconductor apparatus
JP2010272036A Active JP5141752B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2010272041A Active JP5141754B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device
JP2010272038A Expired - Fee Related JP5368419B2 (en) 2005-12-01 2010-12-06 Prepreg, substrate and semiconductor device
JP2012218527A Withdrawn JP2013018993A (en) 2005-12-01 2012-09-28 Prepreg, substrate and semiconductor device
JP2012218526A Withdrawn JP2013030794A (en) 2005-12-01 2012-09-28 Prepreg, substrate, and semiconductor device

Country Status (2)

Country Link
JP (10) JP5141751B2 (en)
CN (1) CN101321813B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017061120A (en) * 2015-09-25 2017-03-30 サムソン エレクトロ−メカニックス カンパニーリミテッド. Prepreg and manufacturing method therefor, printed circuit board using the same and manufacturing method therefor

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101321813B (en) * 2005-12-01 2012-07-04 住友电木株式会社 Prepreg, process for producing prepreg, substrate, and semiconductor device
JP5685946B2 (en) * 2010-01-22 2015-03-18 住友ベークライト株式会社 Prepreg lamination method, printed wiring board manufacturing method, and prepreg roll
TW201220977A (en) * 2010-07-01 2012-05-16 Sumitomo Bakelite Co Preppreg, circuit board, and semiconductor device
KR101156896B1 (en) * 2010-07-09 2012-06-21 삼성전기주식회사 Semiconductor package substrate and manufacturing method of the same
US9307636B2 (en) 2011-07-20 2016-04-05 Panasonic Intellectual Property Management Co., Ltd. Printed wiring board
US9101061B2 (en) 2011-09-22 2015-08-04 Hitachi Chemical Company, Ltd. Laminate body, laminate plate, multilayer laminate plate, printed wiring board, and method for manufacture of laminate plate
JPWO2013042751A1 (en) * 2011-09-22 2015-03-26 日立化成株式会社 LAMINATE, LAMINATE, MULTILAYER LAMINATE, PRINTED WIRING BOARD AND METHOD FOR PRODUCING LAMINATE
WO2013042749A1 (en) * 2011-09-22 2013-03-28 日立化成株式会社 Laminated body, laminated board, multi-layer laminated board, printed wiring board, and production method for laminated board
KR101939236B1 (en) 2011-11-10 2019-01-16 삼성전자 주식회사 Substrate and electronic device comprising the same
JP2013149941A (en) * 2011-12-22 2013-08-01 Ngk Spark Plug Co Ltd Multilayer wiring substrate and manufacturing method of the same
US9629240B2 (en) * 2011-12-28 2017-04-18 Zeon Corporation Prepreg and laminate including prepreg
WO2013128841A1 (en) * 2012-02-28 2013-09-06 住友ベークライト株式会社 Prepreg and prepreg manufacturing method
CN104584701B (en) * 2012-06-22 2018-11-13 株式会社尼康 Substrate, shooting unit and filming apparatus
JP2014045018A (en) * 2012-08-24 2014-03-13 Ibiden Co Ltd Printed wiring board
US9380700B2 (en) * 2014-05-19 2016-06-28 Sierra Circuits, Inc. Method for forming traces of a printed circuit board
US9631279B2 (en) * 2014-05-19 2017-04-25 Sierra Circuits, Inc. Methods for forming embedded traces
KR102163043B1 (en) * 2014-09-05 2020-10-08 삼성전기주식회사 Prepreg and method for manufacturing the same
KR20160047780A (en) * 2014-10-23 2016-05-03 삼성전기주식회사 Prepreg and method for manufacturing the same
CN108463321A (en) 2016-01-15 2018-08-28 日立化成株式会社 The manufacturing method of prepreg, printed wiring board, semiconductor package body and printed wiring board
KR101916379B1 (en) * 2016-01-22 2018-11-08 한솔테크닉스(주) Curved type board
KR20230175317A (en) * 2016-05-25 2023-12-29 가부시끼가이샤 레조낙 Metal-clad laminate, printed wiring board and semiconductor package
JP6705718B2 (en) 2016-08-09 2020-06-03 新光電気工業株式会社 Wiring board and manufacturing method thereof
JPWO2021100162A1 (en) * 2019-11-21 2021-05-27

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07216111A (en) * 1994-01-31 1995-08-15 Hitachi Chem Co Ltd Preparation of prepreg
JPH09202834A (en) * 1996-01-26 1997-08-05 Hitachi Chem Co Ltd Prepreg for printed circuit board and its production
JPH1034649A (en) * 1996-07-24 1998-02-10 Toutoku Toryo Kk Manufacture of prepreg in circuit board
JP2003313324A (en) * 2002-04-24 2003-11-06 Mitsubishi Gas Chem Co Inc Method for manufacturing base material-filled b-staged resin composition sheet
JP2003340952A (en) * 2002-05-28 2003-12-02 Mitsubishi Gas Chem Co Inc Method for manufacturing b-stage resin composition sheet containing fibrous cloth base material for additive
WO2004027136A1 (en) * 2002-09-20 2004-04-01 Asahi-Schwebel Co., Ltd. Glass cloth and film substrate using it

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007532A (en) * 1999-06-22 2001-01-12 Matsushita Electric Works Ltd Method of manufacturing multilayer wiring board
JP3499837B2 (en) * 2001-03-13 2004-02-23 住友ベークライト株式会社 Manufacturing method of prepreg
JP4132703B2 (en) * 2001-03-26 2008-08-13 住友ベークライト株式会社 Prepreg for copper-clad laminate and copper-clad laminate using the same
WO2003018675A1 (en) * 2001-08-31 2003-03-06 Sumitomo Bakelite Company Limited Resin composition, prepreg, laminated sheet and semiconductor package
JP4322463B2 (en) * 2002-03-20 2009-09-02 住友ベークライト株式会社 Copper-clad laminate prepreg and copper-clad laminate
JP2004188709A (en) * 2002-12-10 2004-07-08 Toray Ind Inc Prepreg manufacturing method and apparatus therefor
JP2004277671A (en) * 2003-03-19 2004-10-07 Sumitomo Bakelite Co Ltd Prepreg and printed circuit board using the same
US7655871B2 (en) * 2004-03-29 2010-02-02 Sumitomo Bakelite Company Limited Resin composition, resin-attached metal foil, base material-attached insulating sheet and multiple-layered printed wiring board
JP3838250B2 (en) * 2004-09-02 2006-10-25 株式会社日立製作所 Laminated board and multilayer printed circuit board
CN101321813B (en) * 2005-12-01 2012-07-04 住友电木株式会社 Prepreg, process for producing prepreg, substrate, and semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07216111A (en) * 1994-01-31 1995-08-15 Hitachi Chem Co Ltd Preparation of prepreg
JPH09202834A (en) * 1996-01-26 1997-08-05 Hitachi Chem Co Ltd Prepreg for printed circuit board and its production
JPH1034649A (en) * 1996-07-24 1998-02-10 Toutoku Toryo Kk Manufacture of prepreg in circuit board
JP2003313324A (en) * 2002-04-24 2003-11-06 Mitsubishi Gas Chem Co Inc Method for manufacturing base material-filled b-staged resin composition sheet
JP2003340952A (en) * 2002-05-28 2003-12-02 Mitsubishi Gas Chem Co Inc Method for manufacturing b-stage resin composition sheet containing fibrous cloth base material for additive
WO2004027136A1 (en) * 2002-09-20 2004-04-01 Asahi-Schwebel Co., Ltd. Glass cloth and film substrate using it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017061120A (en) * 2015-09-25 2017-03-30 サムソン エレクトロ−メカニックス カンパニーリミテッド. Prepreg and manufacturing method therefor, printed circuit board using the same and manufacturing method therefor

Also Published As

Publication number Publication date
CN101321813B (en) 2012-07-04
CN101321813A (en) 2008-12-10
JP2011102035A (en) 2011-05-26
JP2013030794A (en) 2013-02-07
JP2011099104A (en) 2011-05-19
JP5141751B2 (en) 2013-02-13
JP5141754B2 (en) 2013-02-13
JP2011068140A (en) 2011-04-07
JP2011068908A (en) 2011-04-07
JP5331781B2 (en) 2013-10-30
JP5141752B2 (en) 2013-02-13
JP5141753B2 (en) 2013-02-13
JP2013018993A (en) 2013-01-31
JP2011068138A (en) 2011-04-07
JP5368419B2 (en) 2013-12-18
JP2011058004A (en) 2011-03-24
JP2011068907A (en) 2011-04-07

Similar Documents

Publication Publication Date Title
JP5141753B2 (en) Manufacturing method of prepreg
JP5243715B2 (en) Prepreg, substrate and semiconductor device
TWI415880B (en) Prepreg, method for making the prepreg, substrate and semiconductor device
KR101103451B1 (en) Multilayer body, method for producing substrate, substrate and semiconductor device
KR101298354B1 (en) Manufacturing process for a prepreg with a carrier, prepreg with a carrier, manufacturing process for a thin double-sided plate, thin double-sided plate and manufacturing process for a multilayer-printed circuit board
WO2012002434A1 (en) Prepreg, wiring board, and semiconductor device
JP5157103B2 (en) Prepreg, substrate and semiconductor device
JP4983190B2 (en) Prepreg, circuit board and semiconductor device
JP2008244189A (en) Circuit board and semiconductor device
JP2013057065A (en) Prepreg, substrate, and semiconductor device
JP5292847B2 (en) Semiconductor device mounting substrate

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5141753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150