JP2011066289A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2011066289A
JP2011066289A JP2009217057A JP2009217057A JP2011066289A JP 2011066289 A JP2011066289 A JP 2011066289A JP 2009217057 A JP2009217057 A JP 2009217057A JP 2009217057 A JP2009217057 A JP 2009217057A JP 2011066289 A JP2011066289 A JP 2011066289A
Authority
JP
Japan
Prior art keywords
stitch
pad
lead
island
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009217057A
Other languages
Japanese (ja)
Inventor
Kanabiran Anandaraj
カナビラン アナンダラジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009217057A priority Critical patent/JP2011066289A/en
Publication of JP2011066289A publication Critical patent/JP2011066289A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】精度の高い半導体装置を安価に製造できる方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、ステッチリード５がダイバー６を介してメインフレーム２に接続されたリードフレーム１を用意する。ステッチリード５を折り曲げて、ステッチパッド７をアイランドパッド４に対して、高さ方向にずらせて配置する。ダイバー６を折り曲げて、ステッチパッド７をアイランドパッド４側に移動させる。アイランドパッド４に半導体チップ１１を搭載する。ステッチパッド７と半導体チップ１１の接続端子１１１とを接続する。半導体チップ１１、及びステッチパッド７と半導体チップ１１の接続端子１１１との接続部を被覆するように封止する。アイランドリード３及びステッチリード５を切断する。
【選択図】図３A method for manufacturing a highly accurate semiconductor device at low cost is provided.
A method of manufacturing a semiconductor device according to the present invention prepares a lead frame 1 in which stitch leads 5 are connected to a main frame 2 via divers 6. The stitch lead 5 is bent, and the stitch pad 7 is shifted from the island pad 4 in the height direction. The diver 6 is bent and the stitch pad 7 is moved to the island pad 4 side. A semiconductor chip 11 is mounted on the island pad 4. The stitch pad 7 and the connection terminal 111 of the semiconductor chip 11 are connected. The semiconductor chip 11 and the connection portion between the stitch pad 7 and the connection terminal 111 of the semiconductor chip 11 are sealed so as to cover. The island lead 3 and the stitch lead 5 are cut.
[Selection] Figure 3

Description

本発明は、半導体装置の製造方法に関し、特にリードフレームを用いた半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device using a lead frame.

半導体パッケージが小型化する中で、半導体装置の特性を最大限に引き出すためには、リードフレームのアイランドパッドに搭載される半導体チップサイズをできる限り大きくすることが望ましい。また、半導体チップとリードフレームとは、アルミや金などのワイヤにより接続されるが、ワイヤの電気抵抗を低減するため、またその材料費を低減するために、ワイヤを短くすることが求められる。   In order to maximize the characteristics of the semiconductor device while miniaturizing the semiconductor package, it is desirable to increase the size of the semiconductor chip mounted on the island pad of the lead frame as much as possible. In addition, the semiconductor chip and the lead frame are connected by a wire such as aluminum or gold, but it is required to shorten the wire in order to reduce the electric resistance of the wire and the material cost.

このような要求を満たすため、半導体装置の製造方法に工夫が凝らされている。特許文献１の技術もその一つである。以下、特許文献１の技術を説明する。
図９に示すように、リードフレーム２０は、支持片２１と支持主片２２を介して、支持基板（ヘッダ）２３とタイバー２４が接続された構造となっている。図１０（ａ）に示すように、支持主片２２を所望の角度（図では９０°）に曲げることにより、ワイヤ接続部２５を支持基板２３より、上方に配置させる。次に、図１０（ｂ）に示すように、半導体チップ２６を支持基板２３に搭載した後、半導体チップ２６とワイヤ接続部２５とをワイヤ２７で接続する。上述のように、支持主片２２の曲げ加工により、支持基板２３と、ワイヤ接続部２５との距離が短くなるため、図１１に示すように、限られた封止体２８のサイズの中で、支持基板２３上に搭載する半導体チップ２６のサイズを最大化することができ、またワイヤ２７（図示せず）の長さも短くすることが可能となっている。 In order to satisfy such a demand, a device for manufacturing a semiconductor device has been devised. The technique of Patent Document 1 is one of them. Hereinafter, the technique of Patent Document 1 will be described.
As shown in FIG. 9, the lead frame 20 has a structure in which a support substrate (header) 23 and a tie bar 24 are connected via a support piece 21 and a support main piece 22. As shown in FIG. 10A, the wire connecting portion 25 is disposed above the support substrate 23 by bending the support main piece 22 to a desired angle (90 ° in the figure). Next, as shown in FIG. 10B, after the semiconductor chip 26 is mounted on the support substrate 23, the semiconductor chip 26 and the wire connection portion 25 are connected by the wire 27. As described above, since the distance between the support substrate 23 and the wire connection portion 25 is shortened by bending the support main piece 22, as shown in FIG. 11, within the limited size of the sealing body 28. The size of the semiconductor chip 26 mounted on the support substrate 23 can be maximized, and the length of the wire 27 (not shown) can be shortened.

特開２０００−４９１８４号公報JP 2000-49184 A

特許文献１のリードフレーム２０では、１本の支持主片２２の左右に２つの支持基板２３が接続されている。当該支持基板２３はタイバー２４に沿って連続しているため、前述のように支持主片２２を曲げる場合には、全ての支持主片２２を同時に曲げなければならない。そのため、特許文献１の技術は、フープタイプのリードフレーム（長いフレームをリールに巻き取るタイプ）には適用することができない。   In the lead frame 20 of Patent Document 1, two support substrates 23 are connected to the left and right of one support main piece 22. Since the support substrate 23 is continuous along the tie bar 24, when the support main piece 22 is bent as described above, all the support main pieces 22 must be bent simultaneously. Therefore, the technique of Patent Document 1 cannot be applied to a hoop type lead frame (a type in which a long frame is wound around a reel).

ここで、特許文献１の技術を８ｐｉｎのフラットリード・デュアルアイランド露出パッケージ（図４）に適用した場合について考えてみる。図１２（ａ）、（ｂ）は、特許文献１の技術を適用したリードフレーム２９である。アイランドパッド３０は、支持片３１、支持主片３２を介して、メインフレーム３３に接続されている。ステッチリード３４は、直接メインフレーム３３に接続されている。図１３（ａ）、（ｂ）に示すように、最初に支持主片３２を曲げ、次に図１４（ａ）、（ｂ）に示すように、支持主片３２とステッチリード３４を同時に曲げることにより、アイランドパッド３０とワイヤ接続部３５の距離が短くなり、図４に示す内部構造のパッケージができる。   Here, consider the case where the technique of Patent Document 1 is applied to an 8-pin flat lead / dual island exposed package (FIG. 4). 12A and 12B show a lead frame 29 to which the technique of Patent Document 1 is applied. The island pad 30 is connected to the main frame 33 via a support piece 31 and a support main piece 32. The stitch lead 34 is directly connected to the main frame 33. As shown in FIGS. 13A and 13B, the support main piece 32 is first bent, and then the support main piece 32 and the stitch lead 34 are bent simultaneously as shown in FIGS. 14A and 14B. As a result, the distance between the island pad 30 and the wire connecting portion 35 is shortened, and the package having the internal structure shown in FIG. 4 can be obtained.

しかし、支持主片３２の曲げ加工後のリードフレーム幅Ｗ２は、曲げ動作前のＷ１に比較して縮まる。つまり、曲げ量によってＷ２は異なってくる。そのため、曲げ量に僅かなばらつきがあると、リードフレーム幅Ｗ２には、ばらつきが生じる。当該ばらつきは、曲げ部位が多くなる高集積のマトリックスフレームの場合に顕著となる。ダイボンダーやワイヤボンダーなどの設備では、リードフレームを搬送し、リードフレームに半導体チップを接着（搭載）、ワイヤボンディングするが、その位置精度は、リードフレーム幅に影響される。また、複数の部位を曲げているため、リードフレームの平坦性が悪くなり、ダイボンダーやワイヤボンダーで異常を引き起こす原因ともなる。したがって、特許文献１の技術は、高集積のマトリックスフレームに適用することが難しく、例えば４列などの比較的幅の狭いリードフレームに限定される。   However, the lead frame width W2 after the bending of the support main piece 32 is reduced as compared with W1 before the bending operation. That is, W2 varies depending on the bending amount. For this reason, if there is a slight variation in the amount of bending, the lead frame width W2 will vary. The variation becomes remarkable in the case of a highly integrated matrix frame with many bending portions. In equipment such as a die bonder and a wire bonder, a lead frame is conveyed, a semiconductor chip is bonded (mounted) to the lead frame, and wire bonding is performed. However, the positional accuracy is affected by the width of the lead frame. In addition, since a plurality of portions are bent, the flatness of the lead frame is deteriorated, which may cause an abnormality in the die bonder or the wire bonder. Therefore, the technique of Patent Document 1 is difficult to apply to a highly integrated matrix frame, and is limited to a lead frame having a relatively narrow width such as four rows.

更に、特許文献１の技術では、１回目の支持主片３２の曲げ加工では、少なくとも横１列は同時に曲げなければならない。２回目の支持主片３２とステッチリード３４の曲げ加工の場合も同様である。そのため、リードフレームの加工にあたって、多くの曲げ金型が必要となり、リードフレームの製造コストが高くなるという欠点があった。   Furthermore, in the technique of Patent Document 1, in the first bending of the support main piece 32, at least one horizontal row must be bent at the same time. The same applies to the second bending of the main support piece 32 and the stitch lead 34. For this reason, when processing the lead frame, a large number of bending dies are required, and the manufacturing cost of the lead frame is high.

本発明に係る半導体装置の製造方法は、メインフレームと、前記メインフレームにアイランドリードを介して接続されたアイランドパッドと、ステッチリードを介してダイバーに接続されたステッチパッドと、を備え、前記ステッチリードは、前記ダイバーを介して前記メインフレームに接続されたリードフレームを用意し、前記ステッチリードを折り曲げて、前記ステッチパッドを前記アイランドパッドに対して、高さ方向にずらせて配置し、前記ダイバーを折り曲げて、前記ステッチパッドを前記アイランドパッド側に移動させ、前記アイランドパッドに半導体チップを搭載し、前記ステッチパッドと前記半導体チップの接続端子とを接続し、前記半導体チップ、及び前記ステッチパッドと前記半導体チップの接続端子との接続部を被覆するように封止し、前記アイランドリード及び前記ステッチリードを切断する。これにより、精度の高い半導体装置を安価に製造できる方法を提供することができる。   A method of manufacturing a semiconductor device according to the present invention includes a main frame, an island pad connected to the main frame via an island lead, and a stitch pad connected to a diver via a stitch lead, and the stitch The lead prepares a lead frame connected to the main frame via the diver, folds the stitch lead, and disposes the stitch pad in the height direction with respect to the island pad. The stitch pad is moved to the island pad side, a semiconductor chip is mounted on the island pad, the stitch pad and a connection terminal of the semiconductor chip are connected, the semiconductor chip, and the stitch pad Covers the connection part with the connection terminal of the semiconductor chip Sealed in so that, cutting the island lead and the stitching leads. Thereby, it is possible to provide a method capable of manufacturing a highly accurate semiconductor device at low cost.

本発明に係る半導体装置の製造方法は、メインフレームと、前記メインフレームにアイランドリードを介して接続されたアイランドパッドと、ステッチリードを介してダイバーに接続されたステッチパッドと、を備え、前記ステッチリードは、前記ダイバーを介して前記メインフレームに接続されたリードフレームを用意し、前記アイランドパッドに半導体チップを搭載し、前記ステッチリードを折り曲げて、前記ステッチパッドを前記半導体チップに対して、高さ方向にずらせて配置し、前記ダイバーを折り曲げて、前記ステッチパッドを前記半導体チップ側に移動させ、前記ステッチパッドを前記半導体チップに重ね、前記ステッチパッドと前記半導体チップの接続端子とを接続し、前記半導体チップ、及び前記ステッチパッドと前記半導体チップの接続端子との接続部を被覆するように封止し、前記アイランドリード及び前記ステッチリードを切断する。これにより、精度の高い半導体装置を安価に製造できる方法を提供することができる。   A method of manufacturing a semiconductor device according to the present invention includes a main frame, an island pad connected to the main frame via an island lead, and a stitch pad connected to a diver via a stitch lead, and the stitch As for the leads, a lead frame connected to the main frame via the diver is prepared, a semiconductor chip is mounted on the island pad, the stitch lead is bent, and the stitch pad is raised with respect to the semiconductor chip. The diver is bent, the diver is bent, the stitch pad is moved to the semiconductor chip side, the stitch pad is overlaid on the semiconductor chip, and the stitch pad and the connection terminal of the semiconductor chip are connected. , The semiconductor chip, and the stitch pad and the half Sealed so as to cover the connection portion between the connection terminal body chips, cutting the island lead and the stitching leads. Thereby, it is possible to provide a method capable of manufacturing a highly accurate semiconductor device at low cost.

本発明によれば、精度の高い半導体装置を安価に製造できる方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the method which can manufacture a highly accurate semiconductor device at low cost can be provided.

（ａ）は、本発明に係る第１の実施の形態の半導体装置の製造方法を示す部分平面図である。（ｂ）は、（ａ）のＩＡ−ＩＡ矢視断面を概略的に示す図である。(A) is a fragmentary top view which shows the manufacturing method of the semiconductor device of 1st Embodiment concerning this invention. (B) is a figure which shows schematically the IA-IA arrow cross section of (a). （ａ）は、本発明に係る第１の実施の形態の半導体装置の製造方法を示す部分平面図である。（ｂ）は、（ａ）のＩＩＡ−ＩＩＡ矢視断面を概略的に示す図である。(A) is a fragmentary top view which shows the manufacturing method of the semiconductor device of 1st Embodiment concerning this invention. (B) is a figure which shows schematically the IIA-IIA arrow cross section of (a). （ａ）は、本発明に係る第１の実施の形態の半導体装置の製造方法を示す部分平面図である。（ｂ）は、（ａ）のＩＩＩＡ−ＩＩＩＡ矢視断面を概略的に示す図である。(A) is a fragmentary top view which shows the manufacturing method of the semiconductor device of 1st Embodiment concerning this invention. (B) is a figure which shows schematically the IIIA-IIIA arrow cross section of (a). （ａ）は、完成した半導体装置を平面的に示す透視図である。（ｂ）は、（ａ）のＩＶＡ−ＩＶＡ矢視断面を概略的に示す図である。(A) is a perspective view which shows the completed semiconductor device planarly. (B) is a figure which shows roughly the IVA-IVA arrow cross section of (a). 本発明に係る半導体装置の製造方法における、リードフレームのダイバーを折り曲げる前と折り曲げた後とのパッケージ毎の相違を示す図である。It is a figure which shows the difference for every package before and after bending the diver of a lead frame in the manufacturing method of the semiconductor device which concerns on this invention. （ａ）は、本発明に係る半導体装置の製造方法における、ダイバーを折り曲げる前のリードフレームを概略的に示す図である。（ｂ）は、本発明に係る半導体装置の製造方法における、ダイバーを折り曲げた後のリードフレームを概略的に示す図である。(A) is a figure which shows schematically the lead frame before bending a diver in the manufacturing method of the semiconductor device which concerns on this invention. (B) is a figure which shows schematically the lead frame after bending a diver in the manufacturing method of the semiconductor device which concerns on this invention. （ａ）は、本発明に係る第２の実施の形態の半導体装置の製造方法を示す部分平面図である。（ｂ）は、（ａ）のＶＩＩＡ−ＶＩＩＡ矢視断面を概略的に示す図である。(A) is a fragmentary top view which shows the manufacturing method of the semiconductor device of 2nd Embodiment which concerns on this invention. (B) is a figure which shows roughly the VIIA-VIIA arrow cross section of (a). （ａ）は、本発明に係る第２の実施の形態の半導体装置の製造方法を示す部分平面図である。（ｂ）は、（ａ）のＶＩＩＩＡ−ＶＩＩＩＡ矢視断面を概略的に示す図である。(A) is a fragmentary top view which shows the manufacturing method of the semiconductor device of 2nd Embodiment which concerns on this invention. (B) is a figure which shows roughly the VIIIA-VIIIA arrow cross section of (a). 従来の半導体装置の製造方法を用いるリードフレームを示す図である。It is a figure which shows the lead frame using the manufacturing method of the conventional semiconductor device. （ａ）、（ｂ）は、従来の半導体装置の製造方法を模式的に示す図である。(A), (b) is a figure which shows typically the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法を用いて製造された半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device manufactured using the manufacturing method of the conventional semiconductor device. （ａ）は、従来の半導体装置の製造方法を示す部分平面図である。（ｂ）は、（ａ）のＸＩＩＡ−ＸＩＩＡ矢視断面を概略的に示す図である。(A) is a fragmentary top view which shows the manufacturing method of the conventional semiconductor device. (B) is a figure which shows roughly the XIIA-XIIA arrow cross section of (a). （ａ）は、従来の半導体装置の製造方法を示す部分平面図である。（ｂ）は、（ａ）のＸＩＩＩＡ−ＸＩＩＩＡ矢視断面を概略的に示す図である。(A) is a fragmentary top view which shows the manufacturing method of the conventional semiconductor device. (B) is a figure which shows schematically the XIIIA-XIIIA arrow cross section of (a). （ａ）は、従来の半導体装置の製造方法を示す部分平面図である。（ｂ）は、（ａ）のＸＩＶＡ−ＸＩＶＡ矢視断面を概略的に示す図である。(A) is a fragmentary top view which shows the manufacturing method of the conventional semiconductor device. (B) is a figure which shows roughly the XIVA-XIVA arrow cross section of (a).

本発明に係る半導体装置の製造方法の実施の形態について説明する。但し、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。例えば矢視断面図は、アイランドパッド４、ダイバー６、ステッチパッド７の高さ関係が明瞭となるように、適宜、簡略化されている。   An embodiment of a method for manufacturing a semiconductor device according to the present invention will be described. However, the present invention is not limited to the following embodiment. In addition, for clarity of explanation, the following description and drawings are simplified as appropriate. For example, the arrow cross-sectional view is appropriately simplified so that the height relationship among the island pad 4, the diver 6, and the stitch pad 7 becomes clear.

＜第１の実施の形態＞
本発明に係る半導体装置の製造方法の第１の実施の形態を説明する。本実施の形態の半導体装置の製造方法は、リードフレーム１を用いて８ｐｉｎのフラットリード・デュアルアイランド露出パッケージ１０（図４）を製造するべく実施される。 <First Embodiment>
A semiconductor device manufacturing method according to a first embodiment of the present invention will be described. The semiconductor device manufacturing method according to the present embodiment is performed to manufacture an 8-pin flat lead / dual island exposed package 10 (FIG. 4) using the lead frame 1.

先ず、図１に示すリードフレーム１を用意する。リードフレーム１は、メインフレーム２と、メインフレーム２にアイランドリード３を介して接続されたアイランドパッド４と、ステッチリード５を介してダイバー６に接続されたステッチパッド７と、を備える。ステッチリード５は、ダイバー６を介してメインフレーム２に接続される。ここで、ダイバー６は、略コの字形状とされている。すなわち、ダイバー６は、図１に示すように、間隔を開けて配置された縦片６１と、当該縦片６１の下端部を連結する横片６２と、を備える。間隔を開けて配置された縦片６１は、上端側部がメインフレーム２に接続される。すなわち、ダイバー６は、当該縦片６１の上端側部のみがメインフレーム２に接続されている。横片６２には、４本のステッチリード５の下端部がそれぞれ接続されている。この４本のステッチリード５は、アイランドパッド４を間に挟んでアイランドリード３と対向するように配置されている。そして、ステッチリード５とアイランドリード３とは、ダイバー６の縦片６１と略平行に配置されている。   First, the lead frame 1 shown in FIG. 1 is prepared. The lead frame 1 includes a main frame 2, an island pad 4 connected to the main frame 2 via an island lead 3, and a stitch pad 7 connected to a diver 6 via a stitch lead 5. The stitch lead 5 is connected to the main frame 2 via the diver 6. Here, the diver 6 is substantially U-shaped. That is, as shown in FIG. 1, the diver 6 includes vertical pieces 61 arranged at intervals and a horizontal piece 62 that connects the lower ends of the vertical pieces 61. The vertical pieces 61 arranged at intervals are connected to the main frame 2 at the upper end side. That is, in the diver 6, only the upper end side portion of the vertical piece 61 is connected to the main frame 2. The horizontal piece 62 is connected to the lower ends of the four stitch leads 5. The four stitch leads 5 are arranged so as to face the island lead 3 with the island pad 4 interposed therebetween. The stitch lead 5 and the island lead 3 are arranged substantially parallel to the vertical piece 61 of the diver 6.

次に、図２（ａ）、（ｂ）に示すように、ステッチリード５を折り曲げて、ステッチパッド７をメインフレーム２（アイランドパッド４）に対して、高さ方向、即ち上方向にずらせて配置する。これにより、ステッチパッド７は、アイランドパッド４と離れる方向に移動する。ちなみに、本実施の形態では、アイランドリード３も折り曲げて、アイランドパッド４をメインフレーム２に対して、上方向にずらせて配置する。その結果、高さ方向には、低い側からメインフレーム２、アイランドパッド４、ステッチパッド７の順に配置されることになる。   Next, as shown in FIGS. 2A and 2B, the stitch lead 5 is bent, and the stitch pad 7 is shifted in the height direction, that is, upward, with respect to the main frame 2 (island pad 4). Deploy. As a result, the stitch pad 7 moves in a direction away from the island pad 4. Incidentally, in the present embodiment, the island lead 3 is also bent, and the island pad 4 is displaced upward with respect to the main frame 2. As a result, in the height direction, the main frame 2, the island pad 4, and the stitch pad 7 are arranged in this order from the lower side.

次に、図３（ａ）、（ｂ）に示すように、ダイバー６の縦片６１を折り曲げて、ステッチパッド７をアイランドパッド４側に移動させる。すなわち、ダイバー６の縦片６１を例えば、金型８、９で挟み込んでＶ字形状とする。その結果、ステッチパッド７、ステッチリード５、ダイバー６の横片６２は一体となって、アイランドパッド４に近付く方向に移動する。ちなみに、Ａ部分が後の工程で、封止される部分である。そのため、ステッチパッド７のアイランドパッド４側への移動距離は、ステッチパッド７が当該Ａ部分内に配置されるように、ダイバー６の縦片６１は適宜、折り曲げられる。   Next, as shown in FIGS. 3A and 3B, the vertical piece 61 of the diver 6 is bent and the stitch pad 7 is moved to the island pad 4 side. That is, the vertical piece 61 of the diver 6 is sandwiched between the molds 8 and 9 to form a V shape. As a result, the stitch pad 7, the stitch lead 5, and the horizontal piece 62 of the diver 6 move together in a direction approaching the island pad 4. Incidentally, the portion A is a portion to be sealed in a later process. Therefore, the moving distance of the stitch pad 7 toward the island pad 4 is such that the vertical piece 61 of the diver 6 is appropriately bent so that the stitch pad 7 is disposed in the portion A.

その後、図４（ａ）、（ｂ）に示すように、アイランドパッド４に半導体チップ１１を搭載する。そして、ステッチパッド７と半導体チップ１１の接続端子１１１とをワイヤ１２で接続する。最後に、半導体チップ１１、及びステッチパッド７と半導体チップ１１の接続端子１１１との接続部を被覆するように封止体１３で封止し、アイランドリード３をメインフレーム２から切断すると共に、ステッチリード５をダイバー６から切断すると、個片化された半導体装置１０である８ｐｉｎのフラットリード・デュアルアイランド露出パッケージが完成する。   Thereafter, as shown in FIGS. 4A and 4B, the semiconductor chip 11 is mounted on the island pad 4. Then, the stitch pad 7 and the connection terminal 111 of the semiconductor chip 11 are connected by the wire 12. Finally, the semiconductor chip 11 and the stitch pad 7 are sealed with the sealing body 13 so as to cover the connection portion between the stitch pad 7 and the connection terminal 111 of the semiconductor chip 11, and the island lead 3 is cut from the main frame 2 and stitched. When the lead 5 is cut from the diver 6, an 8-pin flat lead / dual island exposed package, which is a semiconductor device 10 separated into pieces, is completed.

このような半導体装置の製造方法は、図５に示すように、ステッチリード５及びタイバー６の曲げ加工は、パッケージ毎に独立して行うことが可能である。そのため、隣のパッケージに影響を与えることはない。ちなみに、左側はダイバー６の曲げ加工前、右側はダイバー６の曲げ加工後である。   In such a semiconductor device manufacturing method, as shown in FIG. 5, the bending of the stitch leads 5 and the tie bars 6 can be performed independently for each package. Therefore, it does not affect the adjacent package. Incidentally, the left side is before the diver 6 is bent, and the right side is after the diver 6 is bent.

また、図６（ａ）はダイバー６の曲げ加工前、図６（ｂ）はダイバー６の曲げ加工後のリードフレーム１を示すが、リードフレーム１の幅Ｗ３は曲げる前後で殆ど変化しない。したがって、ステッチリード５、タイバー６を曲げた後でもリードフレーム１の幅Ｗ３の精度は、曲げる前と、同じ精度を確保できる。また、曲げ加工を施す部位が少なく、メインフレーム２の平坦度も曲げ前後で殆ど変化しない。そのため、ダイボンダーやワイヤボンダー工程で、リードフレーム1の幅ばらつきや、反りゆがみといった要因で不具合を発生させることはなく、高密度のマトリックスフレームやフープタイプのリードフレームにも適用できる。更に、曲げ加工に必要な金型の数を少なくできるので、製造コストを抑えることができる。
よって、精度の高い半導体装置を安価に製造できる。 6A shows the lead frame 1 before the diver 6 is bent, and FIG. 6B shows the lead frame 1 after the diver 6 is bent. The width W3 of the lead frame 1 hardly changes before and after the bending. Therefore, even after the stitch lead 5 and the tie bar 6 are bent, the accuracy of the width W3 of the lead frame 1 can be assured as before the bending. Further, there are few parts to be bent, and the flatness of the main frame 2 hardly changes before and after bending. For this reason, the die bonder or wire bonder process does not cause problems due to the width variation of the lead frame 1 or warp distortion, and can be applied to a high density matrix frame or a hoop type lead frame. Furthermore, since the number of molds required for bending can be reduced, the manufacturing cost can be suppressed.
Therefore, a highly accurate semiconductor device can be manufactured at low cost.

＜第２の実施の形態＞
本発明に係る半導体装置の製造方法の第２の実施の形態を説明する。本実施の形態の半導体装置の製造方法は、第１の実施の形態の半導体装置の製造方法と略等しいため、重複する説明は省略する。すなわち、本実施の形態の半導体装置の製造方法は、ステッチパッド７を半導体チップ１１に重ねるように配置するために、リードを折り曲げる前に半導体チップ１１をアイランドパッド４に搭載する以外は、第１の実施の形態の半導体装置の製造方法と同一である。 <Second Embodiment>
A second embodiment of the method for manufacturing a semiconductor device according to the present invention will be described. Since the manufacturing method of the semiconductor device according to the present embodiment is substantially the same as the manufacturing method of the semiconductor device according to the first embodiment, redundant description is omitted. That is, the manufacturing method of the semiconductor device according to the present embodiment is the first except that the semiconductor chip 11 is mounted on the island pad 4 before the lead is bent in order to arrange the stitch pad 7 so as to overlap the semiconductor chip 11. This is the same as the manufacturing method of the semiconductor device of the embodiment.

先ず、第１の実施の形態の半導体装置の製造方法と同様に、図１に示すリードフレーム１を用意する。
次に、図７（ａ）、（ｂ）に示すように、アイランドパッド４に半導体チップ１１を搭載する。そして、ステッチリード５を折り曲げて、ステッチパッド７をメインフレーム２に対して、上方向にずらせて配置する。このとき、ステッチパッド７は、後の工程で当該ステッチパッド７を半導体チップ１１に重ねることができるように配置される。 First, the lead frame 1 shown in FIG. 1 is prepared similarly to the manufacturing method of the semiconductor device of the first embodiment.
Next, as shown in FIGS. 7A and 7B, the semiconductor chip 11 is mounted on the island pad 4. Then, the stitch lead 5 is bent, and the stitch pad 7 is shifted upward with respect to the main frame 2. At this time, the stitch pad 7 is arranged so that the stitch pad 7 can be overlaid on the semiconductor chip 11 in a later step.

次に、図８（ａ）、（ｂ）に示すように、ダイバー６の縦片６１を折り曲げて、ステッチパッド７を半導体チップ１１側に移動させ、ステッチパッド７を半導体チップ１１上に配置する。すなわち、ダイバー６の縦片６１を例えば、金型８、９で挟み込んでＶ字形状とする。その結果、ステッチパッド７、ステッチリード５、ダイバー６の横片６２は一体となって、アイランドパッド４に近付く方向に移動し、ステッチパッド７は半導体チップ１１上に配置される。ちなみに、Ｂ部分が後の工程で、封止される部分である。そのため、ステッチパッド７のアイランドパッド４側への移動距離は、ステッチパッド７が当該Ｂ部分内に配置され、且つ半導体チップ１１上に配置されるように、ダイバー６の縦片６１は適宜、折り曲げられる。   Next, as shown in FIGS. 8A and 8B, the vertical piece 61 of the diver 6 is bent, the stitch pad 7 is moved to the semiconductor chip 11 side, and the stitch pad 7 is arranged on the semiconductor chip 11. . That is, the vertical piece 61 of the diver 6 is sandwiched between the molds 8 and 9 to form a V shape. As a result, the stitch pad 7, the stitch lead 5, and the horizontal piece 62 of the diver 6 are integrally moved in a direction approaching the island pad 4, and the stitch pad 7 is disposed on the semiconductor chip 11. Incidentally, the portion B is a portion to be sealed in a later process. Therefore, the moving distance of the stitch pad 7 toward the island pad 4 is such that the vertical piece 61 of the diver 6 is appropriately bent so that the stitch pad 7 is arranged in the B portion and on the semiconductor chip 11. It is done.

その後、図示は省略するが、ステッチパッド７と半導体チップ１１の接続端子とをワイヤで接続する。最後に、半導体チップ１１、及びステッチパッド７と半導体チップ１１の接続端子との接続部を被覆するように封止体で封止し、アイランドリード３をメインフレーム２から切断すると共に、ステッチリード５をダイバー６から切断すると、個片化された半導体装置である８ｐｉｎのフラットリード・デュアルアイランド露出パッケージが完成する。   Thereafter, although not shown, the stitch pad 7 and the connection terminal of the semiconductor chip 11 are connected by a wire. Finally, the semiconductor chip 11 and the stitch pad 7 are sealed with a sealing body so as to cover the connection portion between the stitch pad 7 and the connection terminal of the semiconductor chip 11, the island lead 3 is cut from the main frame 2, and the stitch lead 5 Is cut from the diver 6 to complete an 8-pin flat lead / dual island exposed package, which is an individual semiconductor device.

このような半導体装置の製造方法は、ステッチパッド７を半導体チップ１１上に配置するので、ワイヤの長さをさらに短くすることができる。しかも、半導体装置を小型化することができる。   In such a method of manufacturing a semiconductor device, the stitch pad 7 is disposed on the semiconductor chip 11, so that the length of the wire can be further shortened. In addition, the semiconductor device can be reduced in size.

勿論、本実施の形態の半導体装置の製造方法も、第１の実施の形態の半導体装置の製造方法と同様に、ステッチリード５及びタイバー６の曲げ加工は、パッケージ毎に独立して行うことが可能である。そのため、隣のパッケージに影響を与えることはない。   Of course, in the manufacturing method of the semiconductor device according to the present embodiment, the bending of the stitch leads 5 and the tie bars 6 can be performed independently for each package, similarly to the manufacturing method of the semiconductor device according to the first embodiment. Is possible. Therefore, it does not affect the adjacent package.

また、リードフレーム１の幅は曲げる前後で殆ど変化しない。したがって、ステッチリード５、タイバー６を曲げた後でもリードフレーム１の幅の精度は、曲げる前と、同じ精度を確保できる。また、曲げ加工を施す部位が少なく、メインフレーム２の平坦度も曲げ前後で殆ど変化しない。そのため、ダイボンダーやワイヤボンダー工程で、リードフレーム1の幅ばらつきや、反りゆがみといった要因で不具合を発生させることはなく、高密度のマトリックスフレームやフープタイプのリードフレームにも適用できる。更に、曲げ加工に必要な金型の数を少なくできるので、製造コストを抑えることができる。
よって、精度の高い半導体装置を安価に製造できる。 Further, the width of the lead frame 1 hardly changes before and after bending. Therefore, even after the stitch lead 5 and the tie bar 6 are bent, the accuracy of the width of the lead frame 1 can be assured as before the bending. Further, there are few parts to be bent, and the flatness of the main frame 2 hardly changes before and after bending. For this reason, the die bonder or wire bonder process does not cause problems due to variations in the width of the lead frame 1 or warp distortion, and can be applied to a high-density matrix frame or a hoop type lead frame. Furthermore, since the number of molds required for bending can be reduced, the manufacturing cost can be suppressed.
Therefore, a highly accurate semiconductor device can be manufactured at low cost.

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記実施の形態では、８ｐｉｎのフラットリード・デュアルアイランド露出パッケージを製造しているが、製造する半導体装置の形式は特に限定されない。   Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention. For example, in the above embodiment, an 8 pin flat lead / dual island exposed package is manufactured, but the type of semiconductor device to be manufactured is not particularly limited.

１ リードフレーム
２ メインフレーム
３ アイランドリード
４ アイランドパッド
５ ステッチリード
６ ダイバー、６１ 縦片、６２ 横片
７ ステッチパッド
８、９ 金型
１０ フラットリード・デュアルアイランド露出パッケージ
１１ 半導体チップ
１２ ワイヤ
１３ 樹脂
２０ リードフレーム
２１ 支持片
２２ 支持主片
２３ 支持基板
２４ タイバー
２５ ワイヤ接続部
２６ 半導体チップ
２７ ワイヤ
２８ 封止体
２９ リードフレーム
３０ アイランドパッド
３１ 支持片
３２ 支持主片
３３ メインフレーム
３４ ステッチリード
３５ ワイヤ接続部 DESCRIPTION OF SYMBOLS 1 Lead frame 2 Main frame 3 Island lead 4 Island pad 5 Stitch lead 6 Diver, 61 Vertical piece, 62 Horizontal piece 7 Stitch pad 8, 9 Mold 10 Flat lead dual island exposure package 11 Semiconductor chip 12 Wire 13 Resin 20 Lead Frame 21 Support piece 22 Support main piece 23 Support substrate 24 Tie bar 25 Wire connection portion 26 Semiconductor chip 27 Wire 28 Sealing body 29 Lead frame 30 Island pad 31 Support piece 32 Support main piece 33 Main frame 34 Stitch lead 35 Wire connection portion

Claims (4)

メインフレームと、前記メインフレームにアイランドリードを介して接続されたアイランドパッドと、ステッチリードを介してダイバーに接続されたステッチパッドと、を備え、前記ステッチリードは、前記ダイバーを介して前記メインフレームに接続されたリードフレームを用意し、
前記ステッチリードを折り曲げて、前記ステッチパッドを前記アイランドパッドに対して、高さ方向にずらせて配置し、
前記ダイバーを折り曲げて、前記ステッチパッドを前記アイランドパッド側に移動させ、
前記アイランドパッドに半導体チップを搭載し、
前記ステッチパッドと前記半導体チップの接続端子とを接続し、
前記半導体チップ、及び前記ステッチパッドと前記半導体チップの接続端子との接続部を被覆するように封止し、
前記アイランドリード及び前記ステッチリードを切断する半導体装置の製造方法。 A main frame; an island pad connected to the main frame via an island lead; and a stitch pad connected to a diver via a stitch lead, wherein the stitch lead is connected to the main frame via the diver. Prepare a lead frame connected to
Bending the stitch lead, disposing the stitch pad with respect to the island pad in the height direction,
Fold the diver and move the stitch pad to the island pad side,
A semiconductor chip is mounted on the island pad,
Connecting the stitch pad and the connection terminal of the semiconductor chip;
Sealing so as to cover the connection portion between the semiconductor chip and the stitch pad and the connection terminal of the semiconductor chip,
A method of manufacturing a semiconductor device for cutting the island lead and the stitch lead. メインフレームと、前記メインフレームにアイランドリードを介して接続されたアイランドパッドと、ステッチリードを介してダイバーに接続されたステッチパッドと、を備え、前記ステッチリードは、前記ダイバーを介して前記メインフレームに接続されたリードフレームを用意し、
前記アイランドパッドに半導体チップを搭載し、
前記ステッチリードを折り曲げて、前記ステッチパッドを前記半導体チップに対して、高さ方向にずらせて配置し、
前記ダイバーを折り曲げて、前記ステッチパッドを前記半導体チップ側に移動させ、前記ステッチパッドを前記半導体チップに重ね、
前記ステッチパッドと前記半導体チップの接続端子とを接続し、
前記半導体チップ、及び前記ステッチパッドと前記半導体チップの接続端子との接続部を被覆するように封止し、
前記アイランドリード及び前記ステッチリードを切断する半導体装置の製造方法。 A main frame; an island pad connected to the main frame via an island lead; and a stitch pad connected to a diver via a stitch lead, wherein the stitch lead is connected to the main frame via the diver. Prepare a lead frame connected to
A semiconductor chip is mounted on the island pad,
The stitch lead is bent, and the stitch pad is arranged to be shifted in the height direction with respect to the semiconductor chip,
Bending the diver, moving the stitch pad to the semiconductor chip side, overlaying the stitch pad on the semiconductor chip,
Connecting the stitch pad and the connection terminal of the semiconductor chip;
Sealing so as to cover the connection portion between the semiconductor chip and the stitch pad and the connection terminal of the semiconductor chip,
A method of manufacturing a semiconductor device for cutting the island lead and the stitch lead. 前記ダイバーは、略コの字形状とされており、前記ダイバーの縦片の端部が前記メインフレームに接続され、前記ダイバーの横片に前記ステッチリードが接続されていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。   The diver is substantially U-shaped, and an end of a vertical piece of the diver is connected to the main frame, and the stitch lead is connected to a horizontal piece of the diver. Item 3. A method for manufacturing a semiconductor device according to Item 1 or 2. 前記ステッチリードと前記アイランドリードとは、前記ダイバーの縦辺と平行に配置されていることを特徴とする請求項３に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein the stitch lead and the island lead are arranged in parallel with a vertical side of the diver.
JP2009217057A 2009-09-18 2009-09-18 Method of manufacturing semiconductor device Pending JP2011066289A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009217057A JP2011066289A (en) 2009-09-18 2009-09-18 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009217057A JP2011066289A (en) 2009-09-18 2009-09-18 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2011066289A true JP2011066289A (en) 2011-03-31

Family

ID=43952208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009217057A Pending JP2011066289A (en) 2009-09-18 2009-09-18 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2011066289A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098199A (en) * 2011-10-28 2013-05-20 Mitsubishi Electric Corp Power semiconductor device and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098199A (en) * 2011-10-28 2013-05-20 Mitsubishi Electric Corp Power semiconductor device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP3205235B2 (en) Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method
US8097942B2 (en) Semiconductor device including power supply bar having jutted portion, parallel running portion and bent portion and manufacturing method therefor
JP6357371B2 (en) Lead frame, semiconductor device, and lead frame manufacturing method
JP2010080914A (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US20080067644A1 (en) Microelectronic component assemblies and microelectronic component lead frame structures
JP5700927B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN102812551B (en) Tie Bar And Mold Cavity Bar Arrangements For Multiple Leadframe Stack Package
JP2006313798A (en) Semiconductor device and manufacturing method thereof
CN106449421A (en) Lead frame, semiconductor device and method for producing lead frame
JP2012227445A (en) Semiconductor device and method of manufacturing the same
JP4381677B2 (en) Lead frame strip and semiconductor package manufacturing method using the same
JP4627775B2 (en) A method for manufacturing a semiconductor device.
JP2009064854A (en) Lead frame, semiconductor device, and manufacturing method of semiconductor device
JP2005142554A (en) Lead frame and semiconductor package manufacturing method using the same
JP2010021374A (en) Semiconductor package
US7541664B2 (en) Lead frame and semiconductor device having the lead frame
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
JP2011066289A (en) Method of manufacturing semiconductor device
CN101894822B (en) Lead frame band construction for semiconductor packaging
KR101682067B1 (en) Semiconductor package with heat slug and leadframe bonded using ultrasonic welding
JP6143726B2 (en) Resin-encapsulated semiconductor device, manufacturing method thereof, lead frame
JP6695166B2 (en) Lead frame and method for manufacturing semiconductor package
US20110042793A1 (en) Lead frame assembly for a semiconductor package
US20090166820A1 (en) Tsop leadframe strip of multiply encapsulated packages
JP2006237289A (en) Lead frame structure and manufacturing method thereof