JP2011060821A - 反射構造を備えた光受光素子及びその製造方法 - Google Patents
反射構造を備えた光受光素子及びその製造方法 Download PDFInfo
- Publication number
- JP2011060821A JP2011060821A JP2009205763A JP2009205763A JP2011060821A JP 2011060821 A JP2011060821 A JP 2011060821A JP 2009205763 A JP2009205763 A JP 2009205763A JP 2009205763 A JP2009205763 A JP 2009205763A JP 2011060821 A JP2011060821 A JP 2011060821A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving element
- photoelectric conversion
- layer
- conversion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】光受光素子の感度の改善を図ることができ、画素間の光クロストークの抑制が可能となる反射構造を備えた光受光素子及びその製造方法を提供する。
【解決手段】反射構造を備えた光受光素子を、
前記反射構造が、光電変換層を構成するSi結晶の一部をa−Si層に変質させて形成されたa−Si/c−Siによる多層膜によって構成する。
また、反射構造を備えた光受光素子の製造方法を、
基板上にSi結晶による光電変換層を形成する工程と、
前記光電変換層を形成するSi結晶の一部を、短パルスレーザによるレーザ照射によってa−Si層に変質させ、a−Si/c−Siによる多層膜で形成された反射構造を形成する工程と、
を有する構成とする。
【選択図】 図1
【解決手段】反射構造を備えた光受光素子を、
前記反射構造が、光電変換層を構成するSi結晶の一部をa−Si層に変質させて形成されたa−Si/c−Siによる多層膜によって構成する。
また、反射構造を備えた光受光素子の製造方法を、
基板上にSi結晶による光電変換層を形成する工程と、
前記光電変換層を形成するSi結晶の一部を、短パルスレーザによるレーザ照射によってa−Si層に変質させ、a−Si/c−Siによる多層膜で形成された反射構造を形成する工程と、
を有する構成とする。
【選択図】 図1
Description
本発明は、反射構造を備えた光受光素子及びその製造方法に関し、特に、反射鏡および共振効果を利用した反射構造を備えた光受光素子及びその製造方法に関するものである。
CMOSイメージセンサーでは、RGBの画素ごとにマイクロレンズ、カラーフィルター、受光素子により、それぞれの色について輝度信号を電気信号に変換をしている。このようなセンサーでは、受光素子の光電量子変換効率の向上が望まれている。特に、赤色では材料の光吸収係数が低いため、量子変換効率の改善が必要とされている。
量子変換効率の改善には光電変換層を長くすることが有効である。
しかしながら、光電変換層を長くした場合、隣接画素との混色が起こりやすくなり問題となる。
さらに、CMOSイメージセンサーではマイクロレンズから受光素子までの距離が長いため、光のクロストークを起こすことが問題になっている。
この対策として、カラーフィルターの薄膜化、受光素子へのカラーフィルター機能の追加、等が検討されている。
これらの対策として、例えば、特許文献1では、受光素子の光電変換膜から透過した光を裏面にある多層反射膜により反射し、感度の改善を目指した提案がなされている。
量子変換効率の改善には光電変換層を長くすることが有効である。
しかしながら、光電変換層を長くした場合、隣接画素との混色が起こりやすくなり問題となる。
さらに、CMOSイメージセンサーではマイクロレンズから受光素子までの距離が長いため、光のクロストークを起こすことが問題になっている。
この対策として、カラーフィルターの薄膜化、受光素子へのカラーフィルター機能の追加、等が検討されている。
これらの対策として、例えば、特許文献1では、受光素子の光電変換膜から透過した光を裏面にある多層反射膜により反射し、感度の改善を目指した提案がなされている。
しかしながら、この構造では下部反射鏡からの反射のみを用いているため、光電変換層から受光素子の外部に設けられた下部反射鏡までの距離が長く、感度の改善が効果的ではなくなり、画素間の光クロストークが増大するという課題を有している。
共振構造を持つ受光素子は、AlGaAs系など屈折率の異なる材料を結晶の乱れなく組み合わせてデバイスを作製可能なIII−V族化合物半導体において研究された構造である。
シリコンは単元素半導体であるため、格子整合する異種材料がなく、上記のような手段をとることができない。
格子整合しないゲルマニウムなどの材料を用いた場合には、成長層の結晶品質が悪く、成長表面が乱れるため、暗電流制御が重要となる撮像用の受光素子では問題となる。
また、CMOSイメージセンサーへの応用では、結晶成長後の表面状態が重要なため問題となる。
共振構造を持つ受光素子は、AlGaAs系など屈折率の異なる材料を結晶の乱れなく組み合わせてデバイスを作製可能なIII−V族化合物半導体において研究された構造である。
シリコンは単元素半導体であるため、格子整合する異種材料がなく、上記のような手段をとることができない。
格子整合しないゲルマニウムなどの材料を用いた場合には、成長層の結晶品質が悪く、成長表面が乱れるため、暗電流制御が重要となる撮像用の受光素子では問題となる。
また、CMOSイメージセンサーへの応用では、結晶成長後の表面状態が重要なため問題となる。
本発明は、上記課題に鑑み、光受光素子の感度の改善を図ることができ、画素間の光クロストークの抑制が可能となる反射構造を備えた光受光素子及びその製造方法を提供することを目的とする。
本発明は、つぎのように構成した反射構造を備えた光受光素子及びその製造方法を提供するものである。
本発明の反射構造を備えた光受光素子は、前記反射構造が、光電変換層を構成するSi結晶の一部をa−Si層に変質させて形成されたa−Si/c−Siによる多層膜によって構成されていることを特徴とする。
また、本発明の反射構造を備えた光受光素子の製造方法は、基板上にSi結晶による光電変換層を形成する工程と、
前記光電変換層を形成するSi結晶の一部を、短パルスレーザによるレーザ照射によってa−Si層に変質させ、a−Si/c−Siによる多層膜で形成された反射構造を形成する工程と、を有することを特徴とする。
本発明の反射構造を備えた光受光素子は、前記反射構造が、光電変換層を構成するSi結晶の一部をa−Si層に変質させて形成されたa−Si/c−Siによる多層膜によって構成されていることを特徴とする。
また、本発明の反射構造を備えた光受光素子の製造方法は、基板上にSi結晶による光電変換層を形成する工程と、
前記光電変換層を形成するSi結晶の一部を、短パルスレーザによるレーザ照射によってa−Si層に変質させ、a−Si/c−Siによる多層膜で形成された反射構造を形成する工程と、を有することを特徴とする。
本発明によれば、光受光素子の感度の改善を図ることができ、画素間の光クロストークの抑制が可能となる反射構造を備えた光受光素子及びその製造方法を実現することができる。
本発明を実施するための形態を、以下の実施例により説明する。
[実施例1]
つぎに、図1を用いて、本実施例における共振器構造を備えたPD(フォトディテクタ)およびMOSデバイス等の光受光素子について説明する。
本実施例の共振器構造を備えた光受光素子は、図1に示されるように、基板101上に、下部DBR102、光受光層(光電変換層)103、上部DBR104、反射防止膜105、スペーサ層106がそれぞれ積層された構成を備えている。
つぎに、光電変換層を構成するSi結晶の一部をa−Si層に変質させて形成されたa−Si/c−Siによる反射構造を製造するための多層膜の作成手順について説明する。
まず、PD(フォトディテクタ)等の光受光素子を形成する基板となるp+−Siウェハーを用意し、基板上に高品質なデバイス層を形成するためエピタキシャル成長を行う。
エピタキシャルウェハーはドーピング濃度1x1019cm−3程度のP+−Siウェハーであり、結晶成長前に表面酸化膜の除去を行った後に、CVDなど結晶成長装置により成長温度900℃の高温で3μm程度に成長させる。
この成長で表面から1μm程度はキャリア濃度1x1014cm−3以下の高純度領域であり、高品質なpn接合を形成することが可能なI層が形成される。
つぎに、図1を用いて、本実施例における共振器構造を備えたPD(フォトディテクタ)およびMOSデバイス等の光受光素子について説明する。
本実施例の共振器構造を備えた光受光素子は、図1に示されるように、基板101上に、下部DBR102、光受光層(光電変換層)103、上部DBR104、反射防止膜105、スペーサ層106がそれぞれ積層された構成を備えている。
つぎに、光電変換層を構成するSi結晶の一部をa−Si層に変質させて形成されたa−Si/c−Siによる反射構造を製造するための多層膜の作成手順について説明する。
まず、PD(フォトディテクタ)等の光受光素子を形成する基板となるp+−Siウェハーを用意し、基板上に高品質なデバイス層を形成するためエピタキシャル成長を行う。
エピタキシャルウェハーはドーピング濃度1x1019cm−3程度のP+−Siウェハーであり、結晶成長前に表面酸化膜の除去を行った後に、CVDなど結晶成長装置により成長温度900℃の高温で3μm程度に成長させる。
この成長で表面から1μm程度はキャリア濃度1x1014cm−3以下の高純度領域であり、高品質なpn接合を形成することが可能なI層が形成される。
結晶成長後に、PD(フォトディテクタ)等の光受光素子のn型層および表面のP+埋め込み層を形成するため、イオン注入を行う。
PD(フォトディテクタ)等の光受光素子の受光面にn型層を形成するため、金属マスクをウェハー表面に形成し、選択的にn型不純物を注入する。
注入条件は、リンなどV族元素を例えばMeV程度の高エネルギーで1x1012cm−2程度注入することでn型領域を、同様に数百keVでボロンなどIII族元素を1x1015cm−2程度注入することで表面p+領域を形成する。注入後の不純物活性化と注入領域の結晶性回復は、800℃程度のランプアニール装置など熱処理により行う。
PD(フォトディテクタ)等の光受光素子の受光面にn型層を形成するため、金属マスクをウェハー表面に形成し、選択的にn型不純物を注入する。
注入条件は、リンなどV族元素を例えばMeV程度の高エネルギーで1x1012cm−2程度注入することでn型領域を、同様に数百keVでボロンなどIII族元素を1x1015cm−2程度注入することで表面p+領域を形成する。注入後の不純物活性化と注入領域の結晶性回復は、800℃程度のランプアニール装置など熱処理により行う。
つぎに、受光素子内に多層のアモルファスシリコン(a−Si)層による共振器構造を形成する方法について説明する。
上記プロセス後に、シリコンを透過するレーザ光を多光子吸収が起こる光高強度で照射し、所定の焦点位置で加熱することにより、結晶シリコン(c−Si)をa−Siに変質させる。
変質層の位置は3次元駆動ステージで、変質層の厚みは光学系および照射光強度を調整することで制御する。
このような作製プロセスには図2に示す装置が用いられる。
この装置は図2に示すように、フェムト秒レーザなど超短パルスレーザから出射された光をXYZステージに導くための反射ミラー(光学系)、レーザスポットを作り出す集光レンズ(対物レンズ)で構成されている。
レーザスポットをc−Si内部でXYZステージを用いてスキャニングすることで、所定の深さ、位置においてc−Siの変質層であるa−Siを形成することができる。
レーザの照射条件として、波長1.2μm、フルーエンスは約0.2mJ/cm2、スポットサイズは0.3μmφで照射回数は1スポットに1回となる。
スキャニングの方法として、例えばX方向に繰り返し周波数1kHzで速度10mm/秒で所定の領域を走査し、0.3mmY軸方向にずらした後、同様にX方向にスキャンを行う。
上記プロセス後に、シリコンを透過するレーザ光を多光子吸収が起こる光高強度で照射し、所定の焦点位置で加熱することにより、結晶シリコン(c−Si)をa−Siに変質させる。
変質層の位置は3次元駆動ステージで、変質層の厚みは光学系および照射光強度を調整することで制御する。
このような作製プロセスには図2に示す装置が用いられる。
この装置は図2に示すように、フェムト秒レーザなど超短パルスレーザから出射された光をXYZステージに導くための反射ミラー(光学系)、レーザスポットを作り出す集光レンズ(対物レンズ)で構成されている。
レーザスポットをc−Si内部でXYZステージを用いてスキャニングすることで、所定の深さ、位置においてc−Siの変質層であるa−Siを形成することができる。
レーザの照射条件として、波長1.2μm、フルーエンスは約0.2mJ/cm2、スポットサイズは0.3μmφで照射回数は1スポットに1回となる。
スキャニングの方法として、例えばX方向に繰り返し周波数1kHzで速度10mm/秒で所定の領域を走査し、0.3mmY軸方向にずらした後、同様にX方向にスキャンを行う。
a−Si/c−Siによる多層膜の形成は、上記のa−Si変質層をレーザ照射とXYZステージの移動によって形成後、デバイスの深さを調整し、同様な処理によって同様なa−Si変質層を形成することにより得られる。
この形成工程によりa−Si/c−Siの多層膜の製作が可能となる。
デバイスの深さ方向に形成した多層膜の形成の順序は、変質膜をレーザが透過することを避けるために、深い位置にa−Si変質層を形成した後、その上部で変質処理を行う。
この形成工程によりa−Si/c−Siの多層膜の製作が可能となる。
デバイスの深さ方向に形成した多層膜の形成の順序は、変質膜をレーザが透過することを避けるために、深い位置にa−Si変質層を形成した後、その上部で変質処理を行う。
多層膜の形成条件として、例えば赤色の画素では、加工するc−Si層の厚みはc−Siの波長670nmにおける屈折率n=4における1/4波長となる42nmである。
この変質層厚みに調整する方法として、焦点位置およびレーザ強度を光学系により調整する。
この方法により3層a−Si層をレーザにより形成することで2ペアのa−Si/c−Si層が形成される。
赤色において20%以上の反射率を持つミラーが得られる。
図3に、c−Si内部におけるa−Si/c−Si多層膜の波長670nmにおけるペア数と反射率の関係を示す。
図4に、同様にc−Si内部のa−Si/c−Si多層反射鏡反射率の波長依存性(中心670nm、3ペア)を示す。
上記a−Si/Si反射膜を形成するデバイス深さは、pn接合の中心となるSi表面から深さ1.4μmを中心として、上部側と下部側とに上部DBR104と下部DBR102とによる1対の反射鏡を内部に形成する。
赤色の画素の場合反射鏡間の距離は1波長分(670nm)となる約167nmとする。
この変質層厚みに調整する方法として、焦点位置およびレーザ強度を光学系により調整する。
この方法により3層a−Si層をレーザにより形成することで2ペアのa−Si/c−Si層が形成される。
赤色において20%以上の反射率を持つミラーが得られる。
図3に、c−Si内部におけるa−Si/c−Si多層膜の波長670nmにおけるペア数と反射率の関係を示す。
図4に、同様にc−Si内部のa−Si/c−Si多層反射鏡反射率の波長依存性(中心670nm、3ペア)を示す。
上記a−Si/Si反射膜を形成するデバイス深さは、pn接合の中心となるSi表面から深さ1.4μmを中心として、上部側と下部側とに上部DBR104と下部DBR102とによる1対の反射鏡を内部に形成する。
赤色の画素の場合反射鏡間の距離は1波長分(670nm)となる約167nmとする。
図5に、上記の構造における反射特性を示す。
図に示すように緑色を中心として他の波長に対して選択性が得られる。
また、図中に示すファブリペロー共振波長(緑色:670nm)では共振効果により、光電変換の量子効率が大幅に改善されること知られている。
本実施例の場合、表面から反射構造の深さを1.65μmにすることができる。
この深さの値は多層膜ミラーおよび共振器長さの設計により、多少の幅を持つが、おおむね2μm以下にできる。このことにより、後述する実施例2に比べ、受光素子の感度改善と画素間クロストークをより抑制することが可能になる。
上記と同様に赤色、青色の画素においてもa−Si/c−Si反射鏡の共振構造を作製することも可能であり、必要に応じて、1色、2色、3色を組み合わせて構造を作製する。
これらにより、撮像素子用に赤色、緑色、青色のそれぞれに共振器長さが調整された、複数の光受光素子からなる素子を作製することが可能となる。
図に示すように緑色を中心として他の波長に対して選択性が得られる。
また、図中に示すファブリペロー共振波長(緑色:670nm)では共振効果により、光電変換の量子効率が大幅に改善されること知られている。
本実施例の場合、表面から反射構造の深さを1.65μmにすることができる。
この深さの値は多層膜ミラーおよび共振器長さの設計により、多少の幅を持つが、おおむね2μm以下にできる。このことにより、後述する実施例2に比べ、受光素子の感度改善と画素間クロストークをより抑制することが可能になる。
上記と同様に赤色、青色の画素においてもa−Si/c−Si反射鏡の共振構造を作製することも可能であり、必要に応じて、1色、2色、3色を組み合わせて構造を作製する。
これらにより、撮像素子用に赤色、緑色、青色のそれぞれに共振器長さが調整された、複数の光受光素子からなる素子を作製することが可能となる。
次に、効果的に電気的な素子分離を行うため、素子の境界にドライエッチングおよびダメージ層除去のウェットエッチング処理を行う。
素子分離は深さ0.4μm、幅0.3μm程度である。
素子分離のために形成した浅いトレンチ溝を埋めるため、表面をウェットエッチングにより、熱処理によるダメージ層を除去した後に、CVDなどによりSiO2膜を10nm程度堆積し、表面再結合電流などリーク電流の抑制を行う。
次に、PD(フォトディテクタ)等の光受光素子の表面反射抑制のため、反射防止膜としてSi3N4膜を50nm堆積を行う。
この構造により赤色(670nm)に対して最小で表面反射を5%程度まで低減することができる。
素子分離は深さ0.4μm、幅0.3μm程度である。
素子分離のために形成した浅いトレンチ溝を埋めるため、表面をウェットエッチングにより、熱処理によるダメージ層を除去した後に、CVDなどによりSiO2膜を10nm程度堆積し、表面再結合電流などリーク電流の抑制を行う。
次に、PD(フォトディテクタ)等の光受光素子の表面反射抑制のため、反射防止膜としてSi3N4膜を50nm堆積を行う。
この構造により赤色(670nm)に対して最小で表面反射を5%程度まで低減することができる。
[実施例2]
以下に、図6を用いて、実施例2におけるa−Siによる反射層を一層備えたPD(受光素子)等の光受光素子の構成について説明する。
本実施例の反射層を一層備えた光受光素子は、図6に示されるように、基板201上に、反射層202、光受光層(光電変換層)203、反射防止膜204、スペーサ層205がそれぞれ積層された構成を備えている。
図6に示す本実施例の光受光素子は、上記した実施形態における作製方法と同様の方法を用い作製される。
a−Si反射層は深さ1.7μmに、厚み42nmで一層のみ形成する。
図中のSi3N4を反射防止膜とするため、Si3N4を78nm堆積する。
この厚みで中心波長560nmの1/4波長膜となり、赤色、緑色、青色のすべての反射防止膜として機能する。
以下に、図6を用いて、実施例2におけるa−Siによる反射層を一層備えたPD(受光素子)等の光受光素子の構成について説明する。
本実施例の反射層を一層備えた光受光素子は、図6に示されるように、基板201上に、反射層202、光受光層(光電変換層)203、反射防止膜204、スペーサ層205がそれぞれ積層された構成を備えている。
図6に示す本実施例の光受光素子は、上記した実施形態における作製方法と同様の方法を用い作製される。
a−Si反射層は深さ1.7μmに、厚み42nmで一層のみ形成する。
図中のSi3N4を反射防止膜とするため、Si3N4を78nm堆積する。
この厚みで中心波長560nmの1/4波長膜となり、赤色、緑色、青色のすべての反射防止膜として機能する。
A−Si反射膜の位置は、c−Siの光吸収率の悪い赤色に合わせて決定する。
c−Siにおいて赤色(670nm)の光を吸収率を99%以上にするためには、厚みとして6μm以上が必要となる。
一方で、画素ピッチ3μmの場合、深さ6μm以上では斜め20度方向からの入射光に対し、隣接画素への混入が起こる。
そのため、画素間の光クロストークが悪くなることから、a−Si反射膜による反射光の影響を考慮すると、a−Si層の位置はc−Si成長膜表面から3μm以内が望ましい。
本実施例のレーザの加工方法では、高精度にa−Si形成深さを受光面から3μm以内に制御することができる。
このように、反射鏡深さを自在に制御することで、光受光素子の感度改善と画素間の光クロストークの抑制とを両立させる構造を、高精度に作りこむことが可能となる。
本実施例の構成によれば、実施例1に比べ、共振器長さの条件によらず、任意に光電変換層厚を決められる利点がある。
c−Siにおいて赤色(670nm)の光を吸収率を99%以上にするためには、厚みとして6μm以上が必要となる。
一方で、画素ピッチ3μmの場合、深さ6μm以上では斜め20度方向からの入射光に対し、隣接画素への混入が起こる。
そのため、画素間の光クロストークが悪くなることから、a−Si反射膜による反射光の影響を考慮すると、a−Si層の位置はc−Si成長膜表面から3μm以内が望ましい。
本実施例のレーザの加工方法では、高精度にa−Si形成深さを受光面から3μm以内に制御することができる。
このように、反射鏡深さを自在に制御することで、光受光素子の感度改善と画素間の光クロストークの抑制とを両立させる構造を、高精度に作りこむことが可能となる。
本実施例の構成によれば、実施例1に比べ、共振器長さの条件によらず、任意に光電変換層厚を決められる利点がある。
101:基板
102:下部DBR
103:光受光層
104:上部DBR
105:反射防止膜
106:スペーサ層
102:下部DBR
103:光受光層
104:上部DBR
105:反射防止膜
106:スペーサ層
Claims (7)
- 反射構造を備えた光受光素子であって、
前記反射構造が、光電変換層を構成するSi結晶の一部をa−Si層に変質させて形成されたa−Si/c−Siによる多層膜によって構成されていることを特徴とする反射構造を備えた光受光素子。 - 前記多層膜による反射構造が、前記光電変換層の上部側と下部側に形成されて共振器構造が構成されていることを特徴とする請求項1に記載の反射構造を備えた光受光素子。
- 前記多層膜による一つの反射構造が、受光面から3μm以内における前記光電変換層の下部側に配されていることを特徴とする請求項1に記載の反射構造を備えた光受光素子。
- 前記光受光素子が、撮像素子用に赤色、緑色、青色のそれぞれに共振器長さが調整された、複数の光受光素子からなることを特徴とする請求項1から3のいずれか1項に記載の受光素子。
- 反射構造を備えた光受光素子の製造方法であって、
基板上にSi結晶による光電変換層を形成する工程と、
前記光電変換層を形成するSi結晶の一部を、短パルスレーザによるレーザ照射によってa−Si層に変質させ、a−Si/c−Siによる多層膜で形成された反射構造を形成する工程と、
を有することを特徴とする光受光素子の製造方法。 - 前記反射構造を形成する工程が、前記光電変換層の上部側に上部DBRと、下部側に下部DBRを形成する共振器構造の形成工程を含むことを特徴とする請求項5に記載の光受光素子の製造方法。
- 前記反射構造を形成する工程が、
前記短パルスレーザによるレーザ照射を制御することによって、受光面から3μm以内に、前記光電変換層の下部側に前記多層膜による一つの反射構造を形成する工程を含むことを特徴とする請求項5に記載の光受光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009205763A JP2011060821A (ja) | 2009-09-07 | 2009-09-07 | 反射構造を備えた光受光素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009205763A JP2011060821A (ja) | 2009-09-07 | 2009-09-07 | 反射構造を備えた光受光素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011060821A true JP2011060821A (ja) | 2011-03-24 |
Family
ID=43948160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009205763A Pending JP2011060821A (ja) | 2009-09-07 | 2009-09-07 | 反射構造を備えた光受光素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011060821A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013179280A (ja) * | 2012-02-01 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
CN109585467A (zh) * | 2017-09-29 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 图像传感器和图像传感器制造方法 |
CN110800110B (zh) * | 2017-06-02 | 2024-02-27 | ams有限公司 | 谐振腔增强的图像传感器 |
-
2009
- 2009-09-07 JP JP2009205763A patent/JP2011060821A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013179280A (ja) * | 2012-02-01 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
CN110800110B (zh) * | 2017-06-02 | 2024-02-27 | ams有限公司 | 谐振腔增强的图像传感器 |
CN109585467A (zh) * | 2017-09-29 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 图像传感器和图像传感器制造方法 |
CN109585467B (zh) * | 2017-09-29 | 2021-04-13 | 台湾积体电路制造股份有限公司 | 图像传感器和图像传感器制造方法 |
US11127774B2 (en) | 2017-09-29 | 2021-09-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Image sensor and associated fabricating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7386830B2 (ja) | 感光撮像素子および関連方法 | |
KR101715957B1 (ko) | 반도체 광 검출 소자 | |
TWI557889B (zh) | 生長於背側照明影像感測器上之奈米線光偵測器 | |
US10256270B2 (en) | Method for manufacturing improved NIR CMOS sensors | |
US20220052102A1 (en) | Photosensitive imaging devices and associated methods | |
US20130187250A1 (en) | Semiconductor Devices Having an Enhanced Absorption Region and Associated Methods | |
TW201448189A (zh) | 製造生長於背側照明影像感測器上之奈米線光偵測器 | |
US20220149098A1 (en) | Microstructure enhanced absorption photosensitive devices | |
US20230307477A1 (en) | Germanium based focal plane array for the short infrared spectral regime | |
EP4059055A1 (en) | Microstructure enhanced absorption photosensitive devices | |
JP2011060821A (ja) | 反射構造を備えた光受光素子及びその製造方法 | |
JPH02202071A (ja) | 半導体受光素子及びその製造方法 | |
JP2011142272A (ja) | 積層構造による受光素子、該受光素子により構成された撮像素子 | |
JP2006032670A (ja) | 半導体受光素子及びその製造方法 | |
WO2009146264A1 (en) | Method for electronically pinning a back surface of a back-illuminated imager fabricated on a utsoi wafer | |
JP7060009B2 (ja) | レーザーレーダー装置 |