JP2011054606A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
JP2011054606A
JP2011054606A JP2009199571A JP2009199571A JP2011054606A JP 2011054606 A JP2011054606 A JP 2011054606A JP 2009199571 A JP2009199571 A JP 2009199571A JP 2009199571 A JP2009199571 A JP 2009199571A JP 2011054606 A JP2011054606 A JP 2011054606A
Authority
JP
Japan
Prior art keywords
identification
semiconductor chip
semiconductor package
mark
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009199571A
Other languages
Japanese (ja)
Inventor
Yuichi Michiyoshi
裕一 道喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2009199571A priority Critical patent/JP2011054606A/en
Publication of JP2011054606A publication Critical patent/JP2011054606A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To sufficiently secure a formation region of an identification mark, even when a semiconductor package is made to be more compact. <P>SOLUTION: A semiconductor package 1 is characterized in that a principal surface 3a of a semiconductor chip 3 is sealed with a resin part 5, and a formation region of a step part for identification 33 formed protruding from a lower surface 5b of the resin part 5 facing in a stacking direction of the semiconductor chip 3 and resin part 5, and a formation region of a print mark 31 formed on an upper surface 5a of the resin part 5 which is exposed in an outside direction are arranged by being placed in the stacking direction. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、半導体パッケージに関する。   The present invention relates to a semiconductor package.

従来、半導体チップの全てあるいは一部を樹脂部により封止して構成される各種半導体パッケージの外面には、例えば特許文献１のように、半導体パッケージを製品毎に管理できるように、製造元、種別、バージョン、製造日等の各種識別情報としての識別マークが形成されている。   Conventionally, on the outer surface of various semiconductor packages configured by sealing all or part of a semiconductor chip with a resin part, for example, as disclosed in Patent Document 1, the manufacturer and type of semiconductor package can be managed for each product. Identification marks as various identification information such as version and date of manufacture are formed.

特開平３−１６０７４８号公報Japanese Patent Laid-Open No. 3-160748

しかしながら、近年では半導体パッケージの小型化に伴って識別マークを形成する外面面積は年々縮小する傾向にあり、さらに、表示すべき識別情報の情報量は半導体パッケージの種類増加に伴って年々増えている。このため、識別マークを形成するスペースの確保が急務とされている。なお、識別マークをなす数字や文字の大きさを小さくすることも考えられるが、識別できる大きさには限界がある。   However, in recent years, as the size of the semiconductor package is reduced, the outer surface area on which the identification mark is formed tends to decrease year by year, and the amount of identification information to be displayed increases year by year as the type of semiconductor package increases. . For this reason, it is urgent to secure a space for forming the identification mark. Although it is conceivable to reduce the size of the numbers and characters forming the identification mark, there is a limit to the size that can be identified.

この発明は、上述した事情に鑑みたものであって、小型化が進められても、識別マークの形成領域を十分に確保できる半導体パッケージを提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a semiconductor package that can sufficiently secure an area for forming an identification mark even if downsizing is advanced.

上記課題を解決するために、この発明は以下の手段を提案している。
本発明の半導体パッケージは、半導体チップの主面を樹脂部により封止して構成され、前記半導体チップ及び前記樹脂部の積層方向に面する前記樹脂部の表面から突出あるいは窪んで形成される識別用段差部の形成領域と、外方に露出する前記樹脂部の外面に形成される印刷マークの形成領域とが、前記積層方向に重ねて配されていることを特徴とする。
なお、前記識別用段差部及び前記印刷マークは、いずれも半導体パッケージの製造元、種別、バージョン、製造日等の各種識別情報を示す文字、数字、記号等の識別マークとして構成されるものである。また、印刷マークは、樹脂部の外面にインク等を所定パターンで塗布することで形成されるものである。 In order to solve the above problems, the present invention proposes the following means.
The semiconductor package of the present invention is formed by sealing a main surface of a semiconductor chip with a resin part, and is formed to protrude or dent from the surface of the resin part facing in the stacking direction of the semiconductor chip and the resin part. An area for forming the step portion for use and an area for forming the print mark formed on the outer surface of the resin portion exposed to the outside are arranged so as to overlap in the stacking direction.
Note that each of the identification step and the print mark is configured as an identification mark such as a letter, number, symbol, or the like indicating various identification information such as the manufacturer, type, version, and date of manufacture of the semiconductor package. The print mark is formed by applying ink or the like on the outer surface of the resin portion in a predetermined pattern.

上記半導体パッケージによれば、識別マークの表示手法が、樹脂部の表面の凹凸によって表現される識別用段差部と、インク等の塗布によって表現される印刷マークとで相互に異なる。このため、これら識別用段差部及び印刷マークが重ねて配されていても、識別用段差部及び印刷マークによって構成される２種類の識別マークをそれぞれ読み取ることが可能となる。したがって、識別マークの形成領域を実質的に増加させることができる。   According to the semiconductor package described above, the display method of the identification mark differs between the identification step portion expressed by the unevenness of the surface of the resin portion and the print mark expressed by application of ink or the like. For this reason, even if these identification stepped portions and print marks are arranged in an overlapping manner, two types of identification marks constituted by the identification stepped portions and the printed marks can be read. Therefore, it is possible to substantially increase the formation area of the identification mark.

そして、前記半導体パッケージにおいては、前記識別用段差部を形成した前記樹脂部の表面が、前記半導体チップの主面との接合界面をなしていてもよい。   And in the said semiconductor package, the surface of the said resin part in which the said level | step difference part for identification was formed may comprise the joining interface with the main surface of the said semiconductor chip.

上記半導体パッケージにおいては、その内部に識別用段差部が埋設されることになるが、半導体チップを赤外光線の透過率が高いシリコン等の半導体材料によって構成することで、識別用段差部からなる識別マークを読み取ることができる。
すなわち、識別用段差部からなる識別マークを読み取る場合には、赤外光線を半導体チップの裏面側から主面に向けて照射して半導体チップに透過させる。この際、赤外光線は半導体チップの主面と樹脂部の表面との接合界面において反射する。ここで、識別用段差部の形成領域を除く接合界面は平坦面に形成されているため、この領域においては赤外光線がほぼ正反射（主面に対する赤外光線の入射角度と同一角度で反射）する。一方、識別用段差部の形成領域においては接合界面が凹凸状に形成されているため、この領域においては赤外光線が乱反射する。したがって、この赤外光線の反射光を受光して接合界面を撮像すれば、識別用段差部の形成領域とこれを除く領域とのコントラストによって識別マークを読み取ることができる。 In the semiconductor package, an identification step is embedded in the semiconductor package. However, the semiconductor chip is made of a semiconductor material such as silicon having a high infrared ray transmittance, thereby forming an identification step. The identification mark can be read.
That is, when reading an identification mark made up of an identification step, infrared rays are irradiated from the back side of the semiconductor chip toward the main surface and transmitted through the semiconductor chip. At this time, infrared rays are reflected at the bonding interface between the main surface of the semiconductor chip and the surface of the resin portion. Here, since the bonding interface excluding the region where the identification step is formed is formed on a flat surface, the infrared ray is almost regularly reflected in this region (reflected at the same angle as the incident angle of the infrared ray with respect to the main surface). ) On the other hand, since the bonding interface is formed in an uneven shape in the region where the identification step portion is formed, infrared rays are irregularly reflected in this region. Therefore, if the reflected light of the infrared ray is received and the bonding interface is imaged, the identification mark can be read based on the contrast between the region where the identification step portion is formed and the region excluding the region.

本発明によれば、小型化に伴って半導体パッケージの外面面積が縮小したり、表示すべき識別情報の情報量が増加しても、識別マークの形成領域を十分に確保することができる。   According to the present invention, even if the outer surface area of the semiconductor package is reduced with the miniaturization or the amount of identification information to be displayed is increased, a sufficient area for forming the identification mark can be secured.

この発明の一実施形態に係る半導体パッケージを示す概略断面図である。It is a schematic sectional drawing which shows the semiconductor package which concerns on one Embodiment of this invention. 図１の半導体パッケージにおいて、識別用段差部の形成領域と印刷マークの形成領域との位置関係を示す拡大断面図である。FIG. 2 is an enlarged cross-sectional view showing a positional relationship between a formation region of an identification step and a formation region of a print mark in the semiconductor package of FIG. 1. 図１の半導体パッケージにおいて、識別用段差部の形成領域と印刷マークの形成領域との位置関係を示す概略平面図である。FIG. 2 is a schematic plan view showing a positional relationship between a formation region of an identification step and a formation region of a print mark in the semiconductor package of FIG. 1. この発明の他の実施形態に係る半導体パッケージにおいて、識別用段差部の形成領域と印刷マークの形成領域との位置関係を示す拡大断面図である。In the semiconductor package which concerns on other embodiment of this invention, it is an expanded sectional view which shows the positional relationship of the formation area of the identification level | step-difference part, and the formation area of a printing mark.

以下、図１〜３を参照して本発明の一実施形態に係る半導体パッケージについて説明する。この実施の形態に係る半導体パッケージは、半導体チップの主面からはみ出さない位置に、実装基板の外部回路に接続する電極を設けた表面実装型の一種であるＷＬＣＳＰ（Wafer Level Chip Size Package）を対象としたものである。
図１，２に示すように、本実施形態の半導体パッケージ１は、主面側にＩＣ，ＬＳＩ等の集積回路及びこれに電気接続されたパッド電極３ｃを有する半導体チップ３と、半導体チップ３の主面３ａを封止する樹脂部５と、半導体チップ３の集積回路の電極を樹脂部５の上面（外面）５ａまで引き出す配線部７とを備えている。 Hereinafter, a semiconductor package according to an embodiment of the present invention will be described with reference to FIGS. The semiconductor package according to this embodiment is a surface mount type WLCSP (Wafer Level Chip Size Package) in which an electrode connected to an external circuit of a mounting substrate is provided at a position that does not protrude from the main surface of the semiconductor chip. It is intended.
As shown in FIGS. 1 and 2, the semiconductor package 1 of the present embodiment includes a semiconductor chip 3 having an integrated circuit such as an IC or LSI on the main surface side and a pad electrode 3 c electrically connected to the integrated circuit, and a semiconductor chip 3. A resin part 5 for sealing the main surface 3a and a wiring part 7 for drawing out the electrodes of the integrated circuit of the semiconductor chip 3 to the upper surface (outer surface) 5a of the resin part 5 are provided.

半導体チップ３は、半導体基板１３の主面１３ａに層間絶縁膜１５を重ねて構成されている。半導体基板１３は、例えば多結晶または単結晶のシリコン（Ｓｉ）からなるシリコン基板であり、この主面１３ａに集積回路やパッド電極３ｃが形成される。
層間絶縁膜１５は、高い耐熱性及び電気絶縁性を有する絶縁膜１７を複数重ねて構成されるものであり、例えば、酸化シリコン（ＳｉＯｘ）からなる第１絶縁膜１７Ａと窒化シリコン（ＳｉγＮｚ）からなる第２絶縁膜１７Ｂとを順次積層して構成されている。この層間絶縁膜１５は、パッド電極３ｃが開口するように半導体基板１３の主面１３ａを被覆している。そして、半導体基板１３の主面１３ａ上に位置する層間絶縁膜１５の上面が、半導体チップ３の主面３ａをなしている。 The semiconductor chip 3 is configured by stacking an interlayer insulating film 15 on a main surface 13 a of a semiconductor substrate 13. The semiconductor substrate 13 is a silicon substrate made of, for example, polycrystalline or single crystal silicon (Si), and an integrated circuit and a pad electrode 3c are formed on the main surface 13a.
The interlayer insulating film 15 is formed by stacking a plurality of insulating films 17 having high heat resistance and electrical insulation. For example, the first insulating film 17A made of silicon oxide (SiO x ) and silicon nitride (Si γ N z ) and the second insulating film 17B are sequentially stacked. The interlayer insulating film 15 covers the main surface 13a of the semiconductor substrate 13 so that the pad electrode 3c is opened. The upper surface of the interlayer insulating film 15 located on the main surface 13 a of the semiconductor substrate 13 forms the main surface 3 a of the semiconductor chip 3.

樹脂部５は、半導体チップ３の主面３ａに保護膜２１及び樹脂モールド部２３を順次積層して構成されている。保護膜２１は、樹脂材料の一種であるポリイミド（ＰＩ）からなり、パッド電極３ｃが開口するように半導体チップ３の主面３ａを被覆している。樹脂モールド部２３は、保護膜２１の上面を覆うと共に配線部７を封止するように形成されている。   The resin part 5 is configured by sequentially laminating a protective film 21 and a resin mold part 23 on the main surface 3 a of the semiconductor chip 3. The protective film 21 is made of polyimide (PI) which is a kind of resin material, and covers the main surface 3a of the semiconductor chip 3 so that the pad electrode 3c is opened. The resin mold part 23 is formed so as to cover the upper surface of the protective film 21 and to seal the wiring part 7.

配線部７は、パッド電極３ａ及び保護膜２１上にわたって所定パターンの帯状に形成された再配線２５と、再配線２５上に形成された例えば銅製で柱状の電極端子（メタルポスト）２７とを備えて構成されている。これら再配線２５及び電極端子２７はいずれも樹脂モールド部２３によって封止されているが、電極端子２７の上端は、樹脂モールド部２３からなる樹脂部５の上面５ａと同一平面をなすように外方に露出している。   The wiring part 7 includes a rewiring 25 formed in a strip shape with a predetermined pattern over the pad electrode 3a and the protective film 21, and a copper columnar electrode terminal (metal post) 27 formed on the rewiring 25, for example. Configured. Both the rewiring 25 and the electrode terminal 27 are sealed by the resin mold part 23, but the upper end of the electrode terminal 27 is outside so as to be flush with the upper surface 5 a of the resin part 5 made of the resin mold part 23. It is exposed towards.

以上のように構成される半導体パッケージ１において、外方に露出する樹脂部５の上面５ａには、印刷マーク３１が形成されている。印刷マーク３１は、樹脂部５の上面５ａにインク等を所定パターンで塗布することで形成されている。
また、保護膜２１からなる樹脂部５の下面（表面）５ｂには、当該下面５ｂから突出する識別用段差部３３が形成されている。この識別用段差部３３は、半導体チップ３の主面３ａとの接合界面をなす樹脂部５の下面５ｂに形成されているため、半導体チップ３には、その主面３ａから窪む凹部が識別用段差部３３の形成位置に対応づけて形成されている。したがって、この識別用段差部３３を形成する場合には、半導体チップ３の主面３ａに識別用段差部３３に対応する凹部を形成した後に、半導体チップ３の主面３ａに樹脂材料からなる保護膜２１を成形すればよい。なお、半導体チップ３の凹部は、半導体チップ３の主面３ａにエッチング加工や押圧加工等の各種加工を施したり、あるいは、レーザー等を用いることで形成することができる。 In the semiconductor package 1 configured as described above, a print mark 31 is formed on the upper surface 5a of the resin portion 5 exposed to the outside. The print mark 31 is formed by applying ink or the like on the upper surface 5a of the resin portion 5 in a predetermined pattern.
Further, on the lower surface (front surface) 5b of the resin portion 5 made of the protective film 21, an identification step portion 33 protruding from the lower surface 5b is formed. Since the identification step 33 is formed on the lower surface 5b of the resin portion 5 that forms the bonding interface with the main surface 3a of the semiconductor chip 3, the semiconductor chip 3 has a recess recessed from the main surface 3a. It is formed in correspondence with the formation position of the step part 33 for use. Therefore, when forming this identification step portion 33, after forming a recess corresponding to the identification step portion 33 on the main surface 3a of the semiconductor chip 3, the main surface 3a of the semiconductor chip 3 is made of a protective material made of a resin material. The film 21 may be formed. The concave portion of the semiconductor chip 3 can be formed by performing various processes such as etching and pressing on the main surface 3a of the semiconductor chip 3, or using a laser or the like.

これら印刷マーク３１及び識別用段差部３３は、いずれも半導体パッケージ１の製造元、種別、バージョン、製造日等の各種識別情報を示す文字、数字、記号等の識別マークとして構成されている。なお、図３においては、印刷マーク３１が識別マークとしてのアルファベットを呈している。また、識別用段差部３３はドット状に形成されており、これを複数個組み合わせることで識別マークとしての点字を呈している。
そして、識別マークをなす印刷マーク３１及び識別用段差部３３の形成領域は、半導体チップ３及び樹脂部５の積層方向に重なるように配されている。 Each of the print mark 31 and the identification step 33 is configured as an identification mark such as letters, numbers, and symbols indicating various identification information such as the manufacturer, type, version, and date of manufacture of the semiconductor package 1. In FIG. 3, the print mark 31 represents an alphabet as an identification mark. Moreover, the step part 33 for identification is formed in the shape of a dot, and Braille as an identification mark is exhibited by combining a plurality of these.
And the formation area of the printed mark 31 and the identification step part 33 which make an identification mark is arranged so that it may overlap with the lamination direction of the semiconductor chip 3 and the resin part 5.

そして、印刷マーク３１からなる識別マークは、外方に露出する樹脂部５の外面に形成されているため、目視により読み取ることが可能である。一方、識別用段差部３３からなる識別マークは半導体パッケージ１の内部に埋設されるため、目視により読み取ることはできないが、半導体チップ３は赤外光線の透過率が高いシリコンによって構成されているため、以下のようにして、識別用段差部３３からなる識別マークを読み取ることが可能である。
すなわち、識別用段差部３３からなる識別マークを読み取る場合には、図１，２に示すように、ＩＲ（Infra-red）光源等を用いて、半導体チップ３を透過する波長の赤外光線を半導体チップ３の裏面３ｂ側から主面３ａに向けて照射して半導体チップ３に透過させる。この際、赤外光線は、半導体チップ３の主面３ａと樹脂部５の下面５ｂとの接合界面において反射する。 And since the identification mark which consists of the printing mark 31 is formed in the outer surface of the resin part 5 exposed outside, it can be read visually. On the other hand, the identification mark composed of the identification step 33 is embedded in the semiconductor package 1 and cannot be read visually, but the semiconductor chip 3 is made of silicon having a high infrared ray transmittance. As described below, it is possible to read the identification mark including the identification step portion 33.
That is, when reading the identification mark composed of the identification step 33, an infrared ray having a wavelength that passes through the semiconductor chip 3 is transmitted using an IR (Infra-red) light source or the like, as shown in FIGS. Irradiation from the back surface 3 b side of the semiconductor chip 3 toward the main surface 3 a is transmitted through the semiconductor chip 3. At this time, infrared rays are reflected at the bonding interface between the main surface 3 a of the semiconductor chip 3 and the lower surface 5 b of the resin portion 5.

ここで、識別用段差部３３の形成領域を除く接合界面は平坦面に形成されているため、この領域においては赤外光線がほぼ正反射（主面に対する赤外光線の入射角度と同一角度で反射）する。一方、識別用段差部３３の形成領域においては接合界面が凹凸状に形成されているため、赤外光線が乱反射する。したがって、この赤外光線の反射光をＩＲカメラ等により受光して接合界面を撮像すれば、識別用段差部３３の形成領域とこれを除く領域とのコントラストによって識別用段差部３３からなる識別マークを読み取ることができる。   Here, since the bonding interface excluding the formation region of the identification stepped portion 33 is formed on a flat surface, the infrared ray is almost regularly reflected in this region (at the same angle as the incident angle of the infrared ray with respect to the main surface). reflect. On the other hand, in the region where the identification step 33 is formed, the infrared rays are irregularly reflected because the bonding interface is formed in an uneven shape. Therefore, if the reflected light of the infrared ray is received by an IR camera or the like and the joint interface is imaged, an identification mark formed of the identification step 33 by the contrast between the formation region of the identification step 33 and the region excluding the region. Can be read.

上記半導体パッケージ１によれば、識別マークの表示手法が、インク等の塗布によって表現される印刷マーク３１と、樹脂部５の下面５ｂの凹凸によって表現される識別用段差部３３とで相互に異なる。このため、印刷マーク３１及び識別用段差部３３が重ねて配されていても、印刷マーク３１及び識別用段差部３３によって構成される２種類の識別マークをそれぞれ読み取ることが可能となり、識別マークの形成領域の実質的な増加を図ることができる。
したがって、半導体パッケージ１の小型化に伴ってその外面面積が縮小したり、表示すべき半導体パッケージ１の識別情報の情報量が増加しても、識別マークの形成領域を十分に確保することができる。 According to the semiconductor package 1, the display method of the identification mark is different between the print mark 31 expressed by application of ink or the like and the identification stepped portion 33 expressed by the unevenness of the lower surface 5b of the resin portion 5. . For this reason, even if the print mark 31 and the identification stepped portion 33 are arranged in an overlapping manner, two types of identification marks constituted by the print mark 31 and the identification stepped portion 33 can be read, respectively. A substantial increase in the formation region can be achieved.
Therefore, even if the outer surface area of the semiconductor package 1 is reduced or the information amount of the identification information of the semiconductor package 1 to be displayed is increased as the semiconductor package 1 is downsized, a sufficient area for forming the identification mark can be secured. .

特に、識別用段差部３３からなる識別マークを点字とすることで、一つの文字で表現できる情報の種類がアルファベット（２６種類）や数字（９種類）、ひらがな（５１種類）等よりも多くなる。すなわち、通常の点字は、図３に示したように６つのドット（識別用段差部３３）の組み合わせによって表現され、表現可能な情報の種類は６４種類となる。このため、半導体パッケージ１の外面面積が小さくても、より多くの情報量を表示することが可能である。
なお、半導体パッケージ１に表記される点字は、半導体パッケージ１の識別管理を目的としているため、例えば７つ以上のドットの組み合わせによって表現されてもよい。この場合には、一つの文字で表せる情報の種類がさらに増加するため、多種類の半導体パッケージ１を例えば一つの点字だけで区別することも可能となる。 In particular, by using the identification mark formed of the identification step 33 as Braille, the types of information that can be expressed by one character are more than the alphabet (26 types), numbers (9 types), hiragana (51 types), and the like. . That is, normal Braille is expressed by a combination of six dots (identification stepped portion 33) as shown in FIG. 3, and 64 types of information can be expressed. For this reason, even if the outer surface area of the semiconductor package 1 is small, a larger amount of information can be displayed.
In addition, since the braille described on the semiconductor package 1 is for the purpose of identification management of the semiconductor package 1, it may be expressed by, for example, a combination of seven or more dots. In this case, since the types of information that can be represented by one character further increase, it is possible to distinguish many types of semiconductor packages 1 by, for example, only one Braille character.

なお、上記実施形態において、識別用段差部３３は、樹脂部５の下面５ｂに形成されるとしたが、少なくとも半導体チップ３及び樹脂部５の積層方向に面する樹脂部５の表面に形成されると共に、印刷マーク３１に対して前記積層方向に重ねて配されていればよい。したがって、識別用段差部３３は、例えば図４に示すように、印刷マーク３１と同様に樹脂モールド部２３からなる樹脂部５の上面５ａに形成されてもよい。
この場合でも、印刷マーク３１と識別用段差部３３との間で識別マークの表示手法は互いに異なるため、印刷マーク３１と識別用段差部３３とを前記積層方向に重ねることは可能である。すなわち、凸状に形成された識別用段差部３３の表面も樹脂部５の外面をなすため、印刷マーク３１を樹脂部５の上面５ａと識別用段差部３３の表面とにわたって形成することができる。 In the above embodiment, the identification step 33 is formed on the lower surface 5 b of the resin part 5, but is formed at least on the surface of the resin part 5 facing the stacking direction of the semiconductor chip 3 and the resin part 5. In addition, the print mark 31 may be arranged so as to overlap with the stacking direction. Therefore, for example, as shown in FIG. 4, the identification step portion 33 may be formed on the upper surface 5 a of the resin portion 5 made of the resin mold portion 23, similar to the print mark 31.
Even in this case, since the display method of the identification mark is different between the print mark 31 and the identification step portion 33, it is possible to overlap the print mark 31 and the identification step portion 33 in the stacking direction. That is, since the surface of the identification step portion 33 formed in a convex shape also forms the outer surface of the resin portion 5, the print mark 31 can be formed across the upper surface 5 a of the resin portion 5 and the surface of the identification step portion 33. .

さらに、識別用段差部３３は、少なくとも樹脂部５の上面５ａや下面５ｂとの段差によって識別マークを呈していればよく、例えば樹脂部５の上面５ａや下面５ｂから窪んで形成されていてもよい。なお、識別用段差部３３を樹脂部５の下面５ｂから窪むように形成する場合には、半導体チップ３の主面３ａに識別用段差部３３に対応する凸部を形成しておき、その後に半導体チップ３の主面３ａに保護膜２１を成形すればよい。
また、ドット状の識別用段差部３３は、点字を呈するだけでなく、例えばこれを多数個集合させることで数字やアルファベット等の文字を呈してもよい。
さらに、識別用段差部３３は、ドット状に形成されることに限らず、例えば数字やアルファベットの輪郭部分を段差によって表すように、ドット状と比較して比較的面積の大きな形状に形成されてもよい。 Further, the identification step portion 33 only needs to exhibit an identification mark by a level difference between at least the upper surface 5a and the lower surface 5b of the resin portion 5, and may be formed, for example, recessed from the upper surface 5a or the lower surface 5b of the resin portion 5. Good. When the identification step 33 is formed so as to be recessed from the lower surface 5b of the resin portion 5, a convex portion corresponding to the identification step 33 is formed on the main surface 3a of the semiconductor chip 3, and then the semiconductor The protective film 21 may be formed on the main surface 3 a of the chip 3.
Further, the dot-shaped identification step portion 33 may not only present Braille characters but also present characters such as numbers and alphabets by collecting a large number of them.
Further, the identification step portion 33 is not limited to being formed in a dot shape, and is formed in a shape having a relatively large area compared to the dot shape so that, for example, the contour portion of a numeral or alphabet is represented by a step. Also good.

また、半導体チップ３はシリコンによって構成されるとしたが、任意の半導体材料によって構成されていてよい。ただし、識別用段差部３３を樹脂部５の下面５ｂに形成する場合には、シリコンの他、ゲルマニウム等のように赤外光線の透過率が高い半導体材料によって半導体チップ３を構成することがより好ましい。
また、例えば層間絶縁膜１７の上面３ａに保護膜として使う酸化シリコン膜（ＳｉＯ２）を設ける、あるいは、第２絶縁膜１７Ｂの代わりに上記酸化シリコン膜を設け、この酸化シリコン膜に識別用段差部３３を設けるようにしてもよい。この構成において、上記酸化シリコン膜は赤外光線の透過率が高いことが好ましい。
そして、上記実施形態においては、本願発明の半導体パッケージをＷＬＣＳＰに適用して説明したが、本願発明の半導体パッケージは、半導体チップ３の主面３ａを樹脂部５で封止するタイプに適用することが可能であり、例えばＣＳＰ（Chip Size Package）やＱＦＮ（Quad Flat Non-Leaded Package）、ＱＦＰ（Quad Flat Package）等にも適用することもできる。 Although the semiconductor chip 3 is made of silicon, it may be made of any semiconductor material. However, when the identification step 33 is formed on the lower surface 5b of the resin portion 5, the semiconductor chip 3 is more preferably composed of a semiconductor material having a high infrared ray transmittance such as germanium in addition to silicon. preferable.
Further, for example, a silicon oxide film (SiO 2 ) used as a protective film is provided on the upper surface 3a of the interlayer insulating film 17, or the silicon oxide film is provided in place of the second insulating film 17B, and an identification step is provided on the silicon oxide film. The part 33 may be provided. In this configuration, the silicon oxide film preferably has a high infrared light transmittance.
In the above embodiment, the semiconductor package of the present invention is applied to WLCSP. However, the semiconductor package of the present invention is applied to a type in which the main surface 3a of the semiconductor chip 3 is sealed with the resin portion 5. For example, it can also be applied to CSP (Chip Size Package), QFN (Quad Flat Non-Leaded Package), QFP (Quad Flat Package), and the like.

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。   As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.

１…半導体パッケージ、３…半導体チップ、３ａ…主面、５…樹脂部、５ａ…上面（外面、表面）、５ｂ…下面（表面）、３１…印刷マーク、３３…識別用段差部 DESCRIPTION OF SYMBOLS 1 ... Semiconductor package, 3 ... Semiconductor chip, 3a ... Main surface, 5 ... Resin part, 5a ... Upper surface (outer surface, surface), 5b ... Lower surface (front surface), 31 ... Printing mark, 33 ... Stepped part for identification

Claims (2)

半導体チップの主面を樹脂部により封止して構成され、
前記半導体チップ及び前記樹脂部の積層方向に面する前記樹脂部の表面から突出あるいは窪んで形成される識別用段差部の形成領域と、外方に露出する前記樹脂部の外面に形成される印刷マークの形成領域とが、前記積層方向に重ねて配されていることを特徴とする半導体パッケージ。 The main surface of the semiconductor chip is configured by sealing with a resin part,
An area for forming a stepped portion for identification, which is formed to protrude or dent from the surface of the resin portion facing in the stacking direction of the semiconductor chip and the resin portion, and printing formed on the outer surface of the resin portion exposed to the outside. A semiconductor package, wherein mark formation regions are arranged so as to overlap in the stacking direction. 前記識別用段差部を形成した前記樹脂部の表面が、前記半導体チップの主面との接合界面をなしていることを特徴とする請求項１に記載の半導体パッケージ。   2. The semiconductor package according to claim 1, wherein a surface of the resin portion on which the identification step portion is formed forms a bonding interface with a main surface of the semiconductor chip.
JP2009199571A 2009-08-31 2009-08-31 Semiconductor package Pending JP2011054606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009199571A JP2011054606A (en) 2009-08-31 2009-08-31 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009199571A JP2011054606A (en) 2009-08-31 2009-08-31 Semiconductor package

Publications (1)

Publication Number Publication Date
JP2011054606A true JP2011054606A (en) 2011-03-17

Family

ID=43943356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009199571A Pending JP2011054606A (en) 2009-08-31 2009-08-31 Semiconductor package

Country Status (1)

Country Link
JP (1) JP2011054606A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235883A (en) * 2012-05-07 2013-11-21 Alps Electric Co Ltd Electronic component module and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235883A (en) * 2012-05-07 2013-11-21 Alps Electric Co Ltd Electronic component module and manufacturing method of the same

Similar Documents

Publication Publication Date Title
CN101331604B (en) Circuit device and method for manufacturing circuit device
TWI528514B (en) Chip package and fabrication method thereof
JP5425363B2 (en) Semiconductor device and display device
US9750140B2 (en) Display device
TWI251886B (en) Sensor chip for defining molding exposed region and method for manufacturing the same
JP2007165696A (en) Semiconductor device, and process for fabrication thereof
JP2007142436A (en) Semiconductor device comprising lineup mark film and method of manufacturing same
ATE441161T1 (en) CHIP CARD
TWI430415B (en) Chip package and fabrication method thereof
JP4257844B2 (en) Semiconductor device and manufacturing method thereof
JP2008108764A (en) Semiconductor device and manufacturing method thereof
JP4257679B2 (en) Electronic label and manufacturing method thereof
JP2009141147A (en) Manufacturing method of semiconductor device
JP2011054606A (en) Semiconductor package
JP5849849B2 (en) Semiconductor device
JP6410048B2 (en) Temperature sensor
JP2006269598A (en) Solid-state imaging device and manufacturing method thereof
JP2004289131A (en) Semiconductor device and manufacturing method therefor
JP3841060B2 (en) Semiconductor device and manufacturing method thereof
JP2006128459A (en) Semiconductor device and manufacturing method therefor
JP4836854B2 (en) Semiconductor device
JP4812461B2 (en) Semiconductor device and manufacturing method thereof
JPH11135391A (en) Semiconductor integrated circuit and its manufacture
US20220020697A1 (en) Module and method of manufacturing the same
US20160267371A1 (en) Ic module, ic card, and ic module substrate