JP2011053580A - 表示装置及び電子機器 - Google Patents

Abstract

【課題】単一導電型の素子で構成された走査線駆動回路を有する表示装置において、電源供給の遮断時に画素に蓄積された電荷を一斉放電させる回路構成を提供する。
【解決手段】出力信号を出力端子に出力する出力回路と、方向信号によって前記出力回路に入力する信号を選択して前記出力回路に出力する切替回路と、を有した複数の単位回路からなり、１つの前記単位回路の前記切替回路が他の複数の前記単位回路から出力される前記出力信号のうちの一つを選択して当該１つの単位回路の前記出力回路に出力することで、当該１つの単位回路の前記出力端子から前記出力信号が出力されるように構成されたスキャナーにおいて、外部から供給される電源電圧の低下を検出する制御回路を設け、該電源電圧の降下検出時に前記切替回路を遮断することにより効率よく画素に蓄積された電荷を一斉に放電させる。
【選択図】図７

Description

本発明は、表示装置及びこの表示装置を備えた電子機器に関し、特に、複数の単位回路からなるスキャナーを有する表示装置に関する。

トランジスターなどのアクティブ素子が形成されたアクティブマトリックス基板を用いた表示装置（例えば液晶表示装置）を低コスト化する手法として、アクティブマトリックス基板と同一基板上に、画素を駆動するための駆動回路を内蔵する技術が知られている。このとき、ｎ型もしくはｐ型のどちらかの導電型のトランジスターのみで駆動回路を構成すれば、トランジスターの製造プロセスが複雑にならずコスト削減効果は大きくなる。このようなどちらかの導電型のトランジスターのみで回路が構成された単位回路からなるスキャナーが数多く提案されている。

例えば、供給信号をブートストラップを用いて選択的に走査線へ出力する出力トランジスターを有し、前段の走査線が選択電位になるときに出力トランジスターのゲート電極も同時に選択電位に充電して出力トランジスターを導通状態にし、後段の走査線が選択電位になると、今度は出力トランジスターのゲート電極に非選択電位を充電して出力トランジスターを非導通状態にするように構成された単位回路からなるスキャナーが提案されている（例えば特許文献１）。

また、例えば表示装置が液晶表示装置である場合は、液晶表示装置に対して外部から供給される電源が遮断された時、画素内（画素電極）に残った電荷により液晶素子や配向膜にダメージが加わり、表示ムラやコントラスト低下などの発生によって表示品位を低下せしめることがある。そこで、このような表示品位の低下を防止するため、電源の遮断によって表示装置内で生ずる電源にかかわる電圧の低下を検出したときに、全段の走査線に選択電位を印加し、全画素電極の電荷を一斉放電する技術が提案されている（例えば特許文献２，３）。

特許第３７７７８９４号公報 特許第２６５５３２８号公報 特許第３８８４２２９号公報

しかしながら、特許文献１のような回路構成を有するスキャナーの場合、特許文献２または特許文献３に開示された技術を用い、全画素電極の電荷を一斉放電するべく、全段の走査線に選択電位を一斉に印加すると、各段の出力トランジスターのゲート電極に選択電位と非選択電位とが同時に書き込まれる場合が存在する。このため、回路に貫通電流が流れてスキャナーの回路動作が不安定化する問題点がある。この結果、走査線に選択電位を供給することができない場合が生じ、画素電極に残った電荷を放電することができずに表示品位が低下する虞があった。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。

［適用例１］出力信号を出力端子に出力する出力回路と、方向信号によって前記出力回路に入力する信号を選択して前記出力回路に出力する切替回路と、を有した複数の単位回路からなり、１つの前記単位回路の前記切替回路が他の複数の前記単位回路から出力される前記出力信号のうちの一つを選択して当該１つの単位回路の前記出力回路に出力することで、当該１つの単位回路の前記出力端子から前記出力信号が出力されるとともに、前記出力信号の出力順となるスキャン方向が切り替えられるように構成されたスキャナーと、前記スキャナーに前記方向信号を含む制御信号を供給するとともに、外部から供給される電源電圧の低下を検出する制御回路と、前記複数の単位回路のそれぞれの前記出力端子に接続された走査線と、前記走査線のそれぞれに接続された画素スイッチング素子と、を有した表示装置であって、前記制御回路は、前記電源電圧の低下を検出した際には、前記制御信号を第１の状態に変化させ、前記制御信号が前記第１の状態にある間は、前記切替回路は、前記他の複数の単位回路から出力される出力信号が、前記１つの単位回路の前記出力回路に出力することを停止し、全ての前記単位回路の出力回路は、前記画素スイッチング素子を導通状態にする選択電位を、前記出力端子から出力するように構成されていることを特徴とする。

この構成によれば、複数の単位回路から構成されたスキャナーにおいて、スキャン前段の単位回路からの出力信号とスキャン後段の単位回路からの出力信号が同時に選択されても第１の状態にある間は切替回路から出力回路への出力が抑制される。従って、単位回路内で短絡が生じるなどの不具合が生じることがなく、全走査線に画素スイッチング素子を導通状態にする選択電位を出力することができる。この結果、表示装置に対して外部から供給される電源が突然遮断され、正常な終了シーケンスを完了することが出来なくとも、全ての画素電極の電荷を安定して一斉放電することができる。

［適用例２］上記表示装置であって、前記切替回路は、一ないし複数の方向スイッチから構成され、前記制御信号が前記第１の状態にある間は、前記一ないし複数の方向スイッチが非導通状態となることによって、前記他の複数の単位回路の出力信号が、前記１つの単位回路の前記出力回路に出力することを停止するように構成されていることを特徴とする。

この構成によれば、切替回路をスキャン方向を選択する方向スイッチとするので、素子数の増大がなく、回路面積が増加しないスキャナーを構成することができる。従って、表示装置に対して外部から供給される電源が遮断されても、スキャナーの回路動作が不安定化することなく全ての画素電極の電荷を一斉に放電することができるとともに、表示装置の大型化を抑制したり製造負荷を軽減したりすることができる。

［適用例３］上記表示装置であって、前記単位回路は、前記出力信号が前記出力回路より前記出力端子に出力されない非選択期間中に、前記出力端子の電位を、前記複数の画素スイッチング素子を非導通状態にする非選択電位に保持するためのプルダウントランジスターを有しており、前記制御信号が前記第１の状態にある間は、前記プルダウントランジスターによる前記出力端子への前記非選択電位の出力を停止するように構成されていることを特徴とする。

表示装置に対して外部から供給される電源が遮断された状態において、走査線への選択電位の書き込みをする際、プルダウントランジスターによる非選択電位の書き込み動作を続けたままだと選択電位の書き込みが不十分となって画素電極に残った電荷の放電が妨げられる。そこで、このように構成すれば、表示装置に対して外部から供給される電源が遮断された時に、プルダウントランジスターの非選択電位の書き込みを停止するので、スキャナーの回路動作が不安定になることなく走査線に正しく選択電位が書き込まれる。従って、画素スイッチング素子が導通状態となって全ての画素電極の電荷を一斉に放電することができる。

［適用例４］上記表示装置であって、前記出力回路は前記出力信号を前記出力端子に出力する出力トランジスターを有し、前記出力トランジスターのゲート電極にはスイッチング素子が接続され、前記制御信号が前記第１の状態にある間は、前記スイッチング素子が導通状態となって前記出力トランジスターの前記ゲート電極に特定電位が書き込まれ、前記出力トランジスターが非導通状態となるように構成されていることを特徴とする。

この構成によれば、電源供給停止時に選択されていた走査線にも非選択であった走査線にも等しく電圧を印加でき、画素の放電を均一に実施できる。この結果、表示装置に対して外部から供給される電源が遮断されても、スキャナーの回路動作が不安定化することなく、また画面の一部のみで不具合を生じることなく、全ての画素電極の電荷を一斉に放電することができる。

［適用例５］上記表示装置であって、前記制御回路は、前記制御信号を供給することによって、電源立ち上げから前記スキャナーがスキャン動作を開始するまでの間に、前記スイッチング素子を一定期間導通状態とし、前記出力トランジスターの前記ゲート電極に特定電位を書き込んで前記スキャナーのリセット動作を行うように構成されていることを特徴とする。

この構成によれば、表示装置に対して外部から供給される電源が遮断されても、スキャナーの回路動作が不安定化することなく全ての画素電極の電荷を一斉に放電することができるとともに、スイッチング素子をリセットスイッチと兼ねることから、素子の増大がなく、回路面積が増加しないスキャナーを備えた表示装置を実現できる。

［適用例６］上記表示装置であって、前記単位回路は複数のトランジスターを有して構成され、前記複数のトランジスターは同一導電型のトランジスターであることを特徴とする。

この構成によれば、表示装置に対して外部から供給される電源が遮断されても、単位回路における回路動作が不安定化することなく全ての画素電極の電荷を一斉に放電することができる表示装置を、コストの上昇を抑制して製造することができる。

［適用例７］上記表示装置を備えたことを特徴とする電子機器。

この構成によれば、表示装置に対して外部から供給される電源が遮断された時に、画素電極に残った電荷を一斉に放電することによって表示品位の低下を抑制することができる電子機器を提供することが可能である。

本発明の実施形態に係る表示装置としての液晶表示装置の斜視構成図。 本実施形態に係るアクティブマトリックス基板の構成図。 本実施形態に係るアクティブマトリックス基板の画素回路図。 第１の実施形態におけるデータ線駆動回路の回路図。 第１の実施形態におけるデータ線駆動回路の動作を説明するためのタイミングチャート。 第１の実施形態におけるスキャナーとしての走査線駆動回路のブロック図。 第１の実施形態における単位走査線駆動回路の回路図。 第１の実施形態における走査線駆動回路の順方向の通常動作時のタイミングチャート。 第１の実施形態における走査線駆動回路の逆方向動作を説明するためのタイミングチャート。 第１の実施形態において、電源供給が停止した時の動作を説明するタイミングチャート。 第２の実施形態において、電源が遮断された場合の動作を説明するためのタイミングチャート。 第３の実施形態における単位走査線駆動回路の回路図。 第１の変形例における単位走査線駆動回路の回路図。 第１の変形例において、電源の供給が遮断された場合の動作を説明するためのタイミングチャート。 第２の変形例に係る電子機器の構成を示すブロック図。 第２の変形例で、電子機器が携帯電話である場合を示す説明図。

以下、本発明を具体化した実施形態について図面に基づいて説明する。なお、以降の説明において使用する図面は、説明の都合上構成要素の寸法を誇張して図示している場合もあり、必ずしも実際の大きさを示すものでないことは勿論である。

〔第１の実施形態〕
図１は本実施形態に係る表示装置としての液晶表示装置９１０の斜視構成図（一部断面図）である。液晶表示装置９１０は、アクティブマトリックス基板１０１と対向基板９１２とをシール材９２３により一定の間隔で貼り合わせ、例えばネマティック相の液晶材料９２２を挟持してなる。

アクティブマトリックス基板１０１上には、図示しないが、ポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板９１２は、図示しないが、画素に対応したカラーフィルターと、光抜けを防止してコントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリックスとが形成される。液晶材料９２２と接触する面には、ポリイミドなどからなる配向材料が塗布され、アクティブマトリックス基板１０１の配向膜ラビング処理方向と平行かつ逆向きにラビング処理されている。さらに対向基板９１２の外側には、上偏光板９２４が、アクティブマトリックス基板１０１の外側には、下偏光板９２５が各々配置され、これらは、互いの偏光方向が直交するよう（クロスニコル状）に配置されている。

さらに下偏光板９２５のアクティブマトリックス基板１０１と反対側（図面下側）には、バックライトユニット９２６と導光板９２７が配置されている。バックライトユニット９２６は、導光板９２７に向かって光を照射する。導光板９２７は、照射されたバックライトユニット９２６からの光をアクティブマトリックス基板１０１に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置９１０のバックライトとして機能する。

バックライトユニット９２６はコネクター９２９を通じて、液晶表示装置９１０が組み込まれる電子機器（後述する）などから供給される電源に接続され、発光するように構成されている。なお、バックライトユニット９２６は、本実施形態では発光ダイオード（ＬＥＤ）を用いることができる。あるいは、冷陰極管（ＣＣＦＬ）や熱陰極管（ＨＣＦＬ）を用いることもできる。

また、図示しないが、液晶表示装置９１０は、さらに必要に応じて、その周囲が外殻で覆われるようにしても良い。あるいは上偏光板９２４の外表面（図面上方向）に、保護用のガラスやアクリル板が取り付けられても良いし、視野角改善のため光学補償フィルムが貼られても良い。

さて、アクティブマトリックス基板１０１には、対向基板９１２から張り出す張り出し部１１０が設けられている。この張り出し部１１０には、可撓性基板としてのＦＰＣ９２８及び駆動ＩＣ９２１が実装されている。ＦＰＣ９２８は、張り出し部１１０上に設けられた信号入力端子３２０（図２参照）と接続され、信号入力端子３２０を通じて、駆動ＩＣ９２１と電気的に接続されている。ＦＰＣ９２８は、例えば液晶表示装置９１０が組み込まれる電子機器に設けられた回路から出力され、アクティブマトリックス基板１０１に設けられた回路を動作させるのに必要な信号と電源電位（後述する）とを、駆動ＩＣ９２１に供給する。

なお、本実施形態では、張り出し部１１０に駆動ＩＣ９２１を実装するＣＯＧ（Chip On Glass）実装としたが、張り出し部１１０にはＦＰＣ９２８のみを実装し、駆動ＩＣ９２１をＦＰＣ９２８に実装するＣＯＦ（Chip On Film）実装としてもよい。

図２はアクティブマトリックス基板１０１の構成図である。アクティブマトリックス基板１０１上には４８０本の複数の走査線２０１（２０１−１〜２０１−４８０）と１９２０本の複数のデータ線２０２（２０２−１〜２０２−１９２０）がほぼ直交して形成されている。走査線２０１−１〜２０１−４８０は走査線駆動回路３０１に接続されている。また、データ線２０２−１〜２０２−１９２０はデータ線駆動回路３０２に接続されている。そして、走査線駆動回路３０１およびデータ線駆動回路３０２に対して、適用例に記載の制御回路として機能する駆動ＩＣ９２１から信号と電源電位が供給され、各走査線２０１と各データ線２０２に所定の信号（電圧信号）が所定のタイミングで出力されるように構成されている。この結果、各走査線２０１と各データ線２０２との交差部付近に設けられた画素電極４０２（図３参照）の印加電圧が制御されることによって、液晶表示装置９１０として組み立てられた際は各画素電極の位置に対応する複数の画素の透過率が変化し、表示領域３１０において画像が表示されるように構成されている。

本実施形態では、走査線駆動回路３０１およびデータ線駆動回路３０２を構成する薄膜トランジスターは、後述する画素スイッチング素子４０１（４０１−ｎ−ｍ）と同一の製造工程でアクティブマトリックス基板上に製造されている。従って、本実施形態のアクティブマトリックス基板１０１は、いわゆる駆動回路内蔵型のアクティブマトリックス基板である。

図３は表示領域３１０におけるｍ番目のデータ線２０２−ｍとｎ番目の走査線２０１−ｎの交差部付近の画素の回路図である。走査線２０１−ｎとデータ線２０２−ｍの各交点にはｎチャネル型電界効果ポリシリコン薄膜トランジスター（ｎ型のトランジスター）よりなる画素スイッチング素子４０１−ｎ−ｍが形成されており、そのゲート電極は走査線２０１−ｎに、ソース・ドレイン電極はそれぞれデータ線２０２−ｍと画素電極４０２−ｎ−ｍに接続されている。

画素電極４０２−ｎ−ｍは共通電極ＣＯＭと誘電体をはさんでコンデンサーを形成し、また本実施形態の液晶表示装置９１０では、画素電極４０２−ｎ−ｍは液晶材料９２２を介しても共通電極ＣＯＭとの間で同様にコンデンサーを形成する。ここで、共通電極ＣＯＭはアクティブマトリックス基板１０１上の表示領域３１０全体に配置された透明な電極である。そして、各画素電極４０２−ｎ−ｍとの間でアクティブマトリックス基板１０１上でコンデンサーを形成したとき、電界がアクティブマトリックス基板１０１と平行な方向に印加されるいわゆるＩＰＳ（In Plane Switching）モードの液晶表示装置９１０となるように構成されている。従って、データ線２０２−ｍに出力される所定の信号ＶＩＤＥＯに応じて、液晶材料に電界が印加され、透過率が制御されて画像を表示する。このとき、本実施形態では、共通電極ＣＯＭの電位が一定周期で反転するＡＣ駆動が行なわれる。なお、共通電位ＣＯＭが常に一定電位を保つＤＣ駆動であっても差し支えない。

ここで、データ線２０２−ｍに出力される所定の信号ＶＩＤＥＯｄ（ｄ＝１〜６４０）を制御するデータ線駆動回路３０２について説明する。図４はデータ線駆動回路３０２の回路図であり、１：３のデマルチプレクサー回路構成となっている。１９２０本のデータ線２０２−１〜２０２−１９２０にｎ型のトランジスターであるデータ線スイッチ４５１−１〜４５１−１９２０のドレイン電極がそれぞれ接続される。データ線スイッチ４５１−１〜４５１−３のソース電極は信号ＶＩＤＥＯ１に接続され、データ線スイッチ４５１−４〜４５１−６のソース電極は信号ＶＩＤＥＯ２に接続され、以下同様にデータ線スイッチ４５１−（ｄ×３−２）〜４５１−（ｄ×３）のソース電極は信号ＶＩＤＥＯｄに接続される。またデータ線スイッチ４５１−１，４５１−４，４５１−７，…，４５１−１９１８のゲート電極は信号ＲＥＮＢに、データ線スイッチ４５１−２，４５１−５，４５１−８，…，４５１−１９１９のゲート電極は信号ＧＥＮＢに、データ線スイッチ４５１−３，４５１−６，４５１−９，…，４５１−１９２０のゲート電極は信号ＢＥＮＢに、それぞれ接続される。

図５はデータ線駆動回路３０２の動作を説明するためのタイミングチャートである。信号ＲＥＮＢは、各走査線２０１−ｎ（ｎ＝１〜４８０）が選択された（Ｈｉｇｈ：＋１５Ｖになった）タイミング（後述する）から２μ秒後にＨｉｇｈ（＋１５Ｖ）になり、７μ秒後にＬｏｗ（０Ｖ）に戻る信号である。信号ＧＥＮＢは信号ＲＥＮＢから９μ秒、信号ＢＥＮＢは信号ＲＥＮＢから１８μ秒、それぞれ位相がずれている他は信号ＲＥＮＢと同一の信号である。信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢは、いずれも駆動ＩＣ９２１から０Ｖ／＋１５Ｖ振幅で供給される。また、図示しない信号ＶＩＤＥＯ１〜信号ＶＩＤＥＯ６４０は駆動ＩＣ９２１から供給される５Ｖ〜９Ｖのアナログ電位信号であり、信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢに同期したタイミングで、画像に対応した適切な電位が供給される。

次に、第１の実施形態におけるスキャナーとしての走査線駆動回路３０１について説明する。図６は走査線駆動回路３０１のブロック図である。走査線駆動回路３０１は同一導電型のトランジスター（ここではｎ型のトランジスター）で構成された４８０個の単位回路としての単位走査線駆動回路５１０−１〜５１０−４８０よりなり、各単位走査線駆動回路５１０−ｎ（ｎ＝１〜４８０）の出力端子は各走査線２０１−ｎに接続されている。また、図示するように、単位走査線駆動回路５１０−ｎは走査線２０１−ｎ−１及び走査線２０１−ｎ＋１にも接続されている。ただし、単位走査線駆動回路５１０−１及び単位走査線駆動回路５１０−４８０は信号ＧＳＰ（後述する）に接続されている。

図７は第１の実施形態におけるｎ番目（ｎ＝１〜４８０）の単位走査線駆動回路５１０−ｎの回路図である。出力端子ＯＵＴには、ｎ番目の走査線２０１−ｎと、出力トランジスターとしての第１のトランジスター４１１−ｎの一端と、プルダウントランジスターとしての第２のトランジスター４１２−ｎの一端と、第７のトランジスター４１７−ｎの一端と、第１のコンデンサー４４１−ｎの一端とが接続されている。

出力トランジスターとしての第１のトランジスター４１１−ｎの他端には、信号ＧＥＮ１（ｎが奇数の場合）または信号ＧＥＮ２（ｎが偶数の場合）が接続されている。第１のトランジスター４１１−ｎのゲート電極はブートストラップノード５２１−ｎに接続され、ブートストラップノード５２１−ｎは第１のコンデンサー４４１−ｎの他端と電圧制限トランジスター４５０−ｎの一端にも接続されている。電圧制限トランジスター４５０−ｎの他端は、第５のトランジスター４１５−ｎの一端と、リセットスイッチ４１０−ｎの一端と、第６のトランジスター４１６−ｎの一端と、第４のトランジスター４１４−ｎのゲート電極と、第１の方向スイッチ４３１−ｎの一端と、第２の方向スイッチ４３２−ｎの一端とに接続されている。プルダウントランジスターとしての第２のトランジスター４１２−ｎのゲート電極は、第３のトランジスター４１３−ｎの一端と、第４のトランジスター４１４−ｎの一端と、第６のトランジスター４１６−ｎのゲート電極に接続されている。第５のトランジスター４１５−ｎのゲート電極は、第３の方向スイッチ４３３−ｎの一端と、第４の方向スイッチ４３４−ｎの一端に接続されている。なお、第１のトランジスター４１１−ｎ、第５のトランジスター４１５−ｎ、第６のトランジスター４１６−ｎ、電圧制限トランジスター４５０−ｎ、第７のトランジスター４１７−ｎ、リセットスイッチ４１０−ｎ、および第１のコンデンサー４４１−ｎは、適用例に記載の出力回路に相当する。

第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎのゲート電極には、第１の方向信号ＵＤが供給され、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎのゲート電極には、第２の方向信号ＸＵＤが供給される。第１の方向スイッチ４３１−ｎの他端は第１の整流素子４２１−ｎの一端に接続され、第２の方向スイッチ４３２−ｎの他端は第２の整流素子４２２−ｎの一端に接続されている。第１の整流素子４２１−ｎの他端およびゲート電極と第４の方向スイッチ４３４−ｎの他端は、前段の走査線２０１−ｎ−１（ｎ＝２〜４８０の場合）もしくは信号ＧＳＰ（ｎ＝１の場合）に接続されている。第２の整流素子４２２−ｎの他端およびゲート電極と第３の方向スイッチ４３３−ｎの他端は、次段の走査線２０１−ｎ＋１（ｎ＝１〜４７９の場合）もしくは信号ＧＳＰ（ｎ＝４８０の場合）に接続されている。なお、第１の方向スイッチ４３１−ｎ、第２の方向スイッチ４３２−ｎ、第３の方向スイッチ４３３−ｎ、および第４の方向スイッチ４３４−ｎは、適用例に記載の切替回路に相当する。

第３のトランジスター４１３−ｎの他端は信号ＸＰＤに接続され、第３のトランジスター４１３−ｎのゲート電極と電圧制限トランジスター４５０−ｎのゲート電極は第１の電源電位としての電位ＶＧＨに接続されている。プルダウントランジスターとしての第２のトランジスター４１２−ｎと、第４のトランジスター４１４−ｎ、第５のトランジスター４１５−ｎ、第６のトランジスター４１６−ｎ、およびリセットスイッチ４１０−ｎの各他端は、第２の電源電位としての電位ＶＧＬに接続されている。リセットスイッチ４１０−ｎのゲート電極は信号ＲＳＴに接続され、第７のトランジスター４１７−ｎの他端とゲート電極は信号ＰＤに接続されている。

ここで信号ＧＥＮ１、信号ＧＥＮ２、信号ＧＳＰ、信号ＲＳＴ、信号ＰＤ、信号ＸＰＤは、信号入力端子３２０を介して外部から与えられる信号と電源電位を制御して、駆動ＩＣ９２１から０Ｖ／＋１５Ｖの電位振幅で走査線駆動回路３０１に供給されるタイミング信号である。第１の電源電位としての電位ＶＧＨと第２の電源電位としての電位ＶＧＬは、同じく駆動ＩＣ９２１から出力されるＤＣ電源であって、第１の電源電位としての電位ＶＧＨは１５Ｖ、第２の電源電位としての電位ＶＧＬは０Ｖに設定される。第１の方向信号ＵＤならびに第２の方向信号ＸＵＤは駆動ＩＣ９２１から出力される電位であって、スキャン方向に応じて１５Ｖもしくは０ＶのＤＣ電位に設定される。

また、第１のトランジスター４１１−ｎ、第２のトランジスター４１２−ｎ、第３のトランジスター４１３−ｎ、第４のトランジスター４１４−ｎ、第５のトランジスター４１５−ｎ、第６のトランジスター４１６−ｎ、第７のトランジスター４１７−ｎ、第１の方向スイッチ４３１−ｎ、第２の方向スイッチ４３２−ｎ、第３の方向スイッチ４３３−ｎ、第４の方向スイッチ４３４−ｎ、第１の整流素子４２１−ｎ、第２の整流素子４２２−ｎ、リセットスイッチ４１０−ｎは、いずれもｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなり、アクティブマトリックス基板１０１上に形成されている。

これらのトランジスターは同一工程で製造されているので、概略同じ特性を有し、本実施形態ではその閾値電圧Ｖｔｈは＋２Ｖとなるように製造されている。なお、本実施形態では、上述した画素スイッチング素子４０１−ｎ−ｍも同一工程で製造され、アクティブマトリックス基板１０１上に形成されている。

また、本実施形態では、安定したブートストラップ電圧を得るために第１のコンデンサー４４１−ｎを設けている。なお、トランジスターの設計パラメーターに応じてトランジスターに形成される容量によってブートストラップ電圧が得られる場合は、第１のコンデンサー４４１−ｎは設けなくてもよい。また、第６のトランジスター４１６−ｎは非選択期間中、出力トランジスターである第１のトランジスター４１１−ｎのゲート電極を０Ｖに固定し続けるために設けているが、これも同様にトランジスターの設計パラメーターによっては設けなくてもよい。さらに、電圧制限トランジスター４５０−ｎについても、第６のトランジスター４１６−ｎ、リセットスイッチ４１０−ｎ、第５のトランジスター４１５−ｎ、第４のトランジスター４１４−ｎなどの耐圧が十分高ければ省略することが可能である。

次に、本実施形態における走査線駆動回路３０１の動作について、以下
（Ａ）順方向スキャン時における通常動作
（Ｂ）逆方向スキャン時における通常動作
（Ｃ）電源の供給が遮断された電源供給停止時の動作
の順序で説明する。

（Ａ）順方向スキャン時における通常動作
図８は、第１の実施形態における走査線駆動回路３０１において、液晶表示装置９１０への電源投入時の立ち上がりと、走査線への電圧信号の出力が走査線２０１−１から順に走査線２０１−４８０へ移る順方向のスキャン時における通常動作を示すタイミングチャートである。

図示するように、本タイミングチャートの開始時点では、例えば液晶表示装置９１０が組み込まれた電子機器が電源オフ状態であり、従って液晶表示装置９１０に電源が供給されない状態であるので、全ての電源及び信号は０Ｖ（接地電位ＧＮＤ）にプルダウンされている。次に図中ＰＯＷＥＲ−ＯＮで示したタイミングで電子機器に電源が投入されると、液晶表示装置９１０の駆動ＩＣ９２１にＦＰＣ９２８を介して電源電位ＶＤＤが供給されはじめ、最終的に電源電位ＶＤＤとして＋２．８ＶのＤＣ電位が供給される。

駆動ＩＣ９２１では電源電位ＶＤＤが供給されると、供給された電源電位ＶＤＤをもとに６倍チャージポンプ回路によってＤＣ昇圧を行う。そして、＋２．８ＶのＤＣ電位は１６Ｖ前後の電位に昇圧され、昇圧された１６Ｖの電位はレギュレーターに入力されて１５Ｖ電位として生成される。生成された１５Ｖの電位は、第１の電源電位となる電位ＶＧＨとして走査線駆動回路３０１に供給される。この電位ＶＧＨは、同じく走査線駆動回路３０１に供給される信号ＧＥＮ１、信号ＧＥＮ２、信号ＧＳＰ、信号ＲＳＴ、信号ＰＤ、信号ＸＰＤ、第１の方向信号ＵＤ、第２の方向信号ＸＵＤのＨｉｇｈ電源電位でもある。また、初期状態でＨｉｇｈ出力になる信号である信号ＸＰＤ、および第１の方向信号であるＵＤ信号も電位ＶＧＨとほぼ同時に１５Ｖになる。一方、第２の電源電位としての電位ＶＧＬは０Ｖに設定されており、駆動ＩＣ９２１は接地電位ＧＮＤを用いて０Ｖ電位である電位ＶＧＬを出力する。

ＰＯＷＥＲ−ＯＮ直後、例えば図示しない電子機器において走査線駆動回路３０１のスキャン方向が順方向で動作すべきか逆方向で動作すべきかを判断し、可撓性基板としてのＦＰＣ９２８を介して、電子機器から駆動ＩＣ９２１に設定コマンドを送る。駆動ＩＣ９２１は設定コマンドを受けて、順方向動作時は、図８に示したように第１の方向信号ＵＤは１５Ｖ、第２の方向信号ＸＵＤは０ＶのＤＣ電位を出力するように設定される。このため立ち上がり後は第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時導通状態であり、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時非導通状態である。また、電源立ち上げ及び通常駆動中、信号ＰＤは０Ｖに固定され、第７のトランジスター４１７−ｎは常時非導通状態である。また、信号ＸＰＤは通常駆動中１５ＶのＤＣ電位を出力するように設定される。

信号ＲＳＴは電源立ち上げ後、最初の信号ＧＳＰがＨｉｇｈ（１５Ｖ）になる前に一回だけ一定期間Ｈｉｇｈ（１５Ｖ）となるリセット信号であり、信号ＧＳＰは１６．６６７ｍ秒周期（フレーム周期）で一回、２８μ秒間Ｈｉｇｈとなる信号である。信号ＧＥＮ１は信号ＧＳＰがＨｉｇｈになってから３４．６μ秒後にＨｉｇｈ（１５Ｖ）となって、以下６９．２μ秒毎に２８μ秒間Ｈｉｇｈ（１５Ｖ）となるのを２４０回繰り返す信号であり、信号ＧＥＮ２は信号ＧＥＮ１と同様で３４．６μ秒位相が遅れた信号である。

電源投入(ＰＯＷＥＲ−ＯＮ)後、信号ＲＳＴが一定期間（本実施形態では４０μ秒間）Ｈｉｇｈ（＝１５Ｖ）になると、全段のリセットスイッチ４１０−ｎが導通状態になり、常に導通状態である電圧制限トランジスター４５０−ｎを介して電位ＶＧＬ（０Ｖ）がブートストラップノード５２１−ｎに充電さる。また、第４のトランジスター４１４−ｎのゲート電極も電位ＶＧＬ（０Ｖ）が充電されるため、プルダウントランジスターとしての第２のトランジスター４１２−ｎのゲート電極に第３のトランジスター４１３−ｎを介して信号ＸＰＤ（１５Ｖ）から閾値電圧Ｖｔｈ（＝２Ｖ）分ドロップした電位（１３Ｖ）が充電される。

この結果、出力トランジスターとしての第１のトランジスター４１１−ｎは非導通状態になり、第２のトランジスター４１２−ｎは導通状態となるため、全走査線２０１−１〜２０１−４８０には電位ＶＧＬ（０Ｖ）が充電され、全ての画素スイッチング素子４０１−ｎ−ｍは非導通状態となる。これらが走査線駆動回路３０１の初期リセット動作であり、この動作を初期に行うことでこれ以降の回路動作を安定化させることができる。なお、本実施形態では初期リセット動作は電源投入直後の一回だけ行っているが、各垂直ブランク期間において毎回行ってもよい。

次に信号ＧＳＰがＨｉｇｈ（＝１５Ｖ）になると、初段（ｎ＝１）の第１の整流素子４２１−１はＯＮし、第１の方向スイッチ４３１−１、電圧制限トランジスター４５０−１を介してブートストラップノード５２１−１に充電が行われる。このとき、第１の整流素子４２１−１から第１の方向スイッチ４３１−１に印加される電位は閾値電圧Ｖｔｈ（Ｖｔｈ＝２Ｖ）分低下して１３Ｖとなる。しかし、第１の方向スイッチ４３１−１、電圧制限トランジスター４５０−１のゲート電位はおのおの１５Ｖであり、印加された電位（１３Ｖ）＋閾値電圧（２Ｖ）ちょうどとなる。従って、第１の方向スイッチ４３１−１、電圧制限トランジスター４５０−１による電位低下はほぼ生じず、ブートストラップノード５２１−１の電位は電位ＶＡ１＝１３Ｖとなり、出力トランジスターとしての第１のトランジスター４１１−ｎは導通状態となる。

このとき、第４のトランジスター４１４−１のゲート電極も電位ＶＡ１＝１３Ｖ電位となり、第４のトランジスター４１４−１は導通状態となる。このため、第４のトランジスター４１４−１と第３のトランジスター４１３−１間に貫通電流が流れるが、第４のトランジスター４１４−１のチャネル幅を第３のトランジスター４１３−１のチャネル幅に対して十分大きくとるようにする。こうすることでプルダウントランジスターとしての第２のトランジスター４１２−１と第６のトランジスター４１６−１のゲート電極におおむね０Ｖを書き込むことができ、第２のトランジスター４１２−１と第６のトランジスター４１６−１は非導通状態となる。信号ＧＳＰがＬｏｗ（＝０Ｖ）になると第１の整流素子４２１−１はＯＦＦするからブートストラップノード５２１−１は１３Ｖを保つ。

次に信号ＧＥＮ１がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−１の電位は、第１のコンデンサー４４１−１の容量と第１のトランジスター４１１−１のゲート容量の和が配線の平行容量や交差容量などに比べ十分大きいとすれば１５Ｖ上昇して電位ＶＡ２＝２８Ｖにブートストラップされる。この結果、走査線２０１−１は、信号ＧＥＮ１の電位１５Ｖがそのまま書き込まれる。

このとき、電圧制限トランジスター４５０−１のゲート電位は１５Ｖであり、閾値電圧は２Ｖであるから、電圧制限トランジスター４５０−１のソース電位が１３Ｖ以上になると非導通状態になって、電圧制限トランジスター４５０−１の他端は１３Ｖより上にあがることはない。従って、第１の方向スイッチ４３１−１、第２の方向スイッチ４３２−１、第５のトランジスター４１５−１、リセットスイッチ４１０−１、第６のトランジスター４１６−１、第４のトランジスター４１４−１、に１３Ｖ以上の電圧をかけることはなく、素子破壊や特性変動による誤動作などを引き起こす心配がない。

次に２８μ秒後に信号ＧＥＮ１がＬｏｗ（＝０Ｖ）になると走査線２０１−１も０Ｖに戻る。このとき、ブートストラップノード５２１−１の電位も電位ＶＡ１（＝１３Ｖ）に戻る。

次段（ｎ＝２）は、信号ＧＥＮ１がＨｉｇｈ（＝１５Ｖ）に反転し、走査線２０１−１が１５Ｖとなったタイミングで、第１の整流素子４２１−２がＯＮし、第１の方向スイッチ４３１−２を介してブートストラップノード５２１−２に電位ＶＡ１＝１３Ｖの充電が行われる。信号ＧＥＮ１がＨｉｇｈ（＝１５Ｖ）になってから３４．６μ秒後、つまり信号ＧＥＮ１がＬｏｗ（＝０Ｖ）になってから６．６μ秒後に信号ＧＥＮ２がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−２は電位ＶＡ２＝２８Ｖにストラップされて走査線２０１−２には１５Ｖが書き込まれる。このとき、１段目の第５のトランジスター４１５−１のゲート電極には第３の方向スイッチ４３３−１を通じて１３Ｖが書き込まれ、第５のトランジスター４１５−１は導通状態となる。従ってブートストラップノード５２１−１は電位ＶＧＬ（０Ｖ）となって第１のトランジスター４１１−１と第４のトランジスター４１４−１は非導通状態となる。一方、第２のトランジスター４１２−１のゲート電極および第５のトランジスター４１５−１のゲート電極には第３のトランジスター４１３−１により１３Ｖが書き込まれて導通状態となる。この結果、走査線２０１−１は電位ＶＧＬ（０Ｖ）と第２のトランジスター４１２−ｎを介して導通し、第１のトランジスター４１１−１は非導通状態になるから、次のフレームまで信号ＧＥＮ１と走査線２０１−１の間は遮蔽され、走査線２０１−１は非選択電位（０Ｖ）に保持されることになる。以下同様にして走査線２０１−ｎがｎ＝１，２，３，４，５…の順方向に順次選択されることになり、順方向スキャン時における通常動作が行われる。

（Ｂ）逆方向スキャン時における通常動作
図９は第１の実施形態における走査線駆動回路３０１の動作を説明するための電源投入時の立ち上がりと、走査線への電圧信号の出力が走査線２０１−４８０から順に走査線２０１−１へ移る逆方向のスキャン時における通常動作を示すタイミングチャートである。

図示するように、逆方向のスキャン動作時は、第１の方向信号ＵＤは０Ｖ、第２の方向信号ＸＵＤは１５ＶのＤＣ電位が与えられる。このため第１の方向スイッチ４３１−ｎと第３の方向スイッチ４３３−ｎは常時非導通状態になっており、第２の方向スイッチ４３２−ｎと第４の方向スイッチ４３４−ｎは常時導通状態となっている。また信号ＧＥＮ２と信号ＧＥＮ１のタイミングは図８に対して入れ替わっており、信号ＧＥＮ１は信号ＧＥＮ２と同様で３４．６μ秒位相が遅れた信号となっているが、それ以外は図８と同様のタイミング信号が入力される。

信号ＧＳＰがＨｉｇｈ（＝１５Ｖ）になると終段（ｎ＝４８０）の第１の整流素子４２１−４８０がＯＮし、ブートストラップノード５２１−４８０が電位ＶＡ１（＝１３Ｖ）となる。次に信号ＧＥＮ２がＨｉｇｈ（＝１５Ｖ）に反転すると、ブートストラップノード５２１−４８０の電位は電位ＶＡ２＝２８Ｖとなって走査線２０１−４８０には１５Ｖが書き込まれる。このとき、前段（ｎ＝４７９）の第１の整流素子４２１−４７９がＯＮし、第１の方向スイッチ４３１−４７９を介してブートストラップノード５２１−４７９に電位ＶＡ１＝１３Ｖの充電が行われる。以下同様にして走査線２０１−ｎがｎ＝４８０，４７９，４７８，４７７，４７６…の順に順次選択されることになり、逆方向にスキャンされる。その他は図８の順方向スキャンと全く同様である。

前述の通り、駆動ＩＣ９２１が図８で示した順方向スキャンのシーケンスを実施するか、図９で示した逆方向スキャンのシーケンスを実施するかはＰＯＷＥＲ−ＯＮ直後に電子機器によって判断され、駆動ＩＣ９２１に設定コマンドを送付することで決定される。

（Ｃ）電源の供給が遮断された電源供給停止時の動作
図１０は第１の実施形態における走査線駆動回路３０１が順方向スキャンの駆動中に、例えば、電子機器に取り付けられたバッテリーが外れて電源が突如として供給できなくなった場合など、表示装置に対して外部から供給される電源が遮断された時の動作を説明するタイミングチャート、つまり電源供給停止時のタイミングチャートである。本実施形態では電源供給が停止するタイミングでは液晶表示装置９１０は全白画面を表示していたものとする。また、本実施形態では液晶モードはノーマリーブラックモードであり、駆動中、共通電極ＣＯＭと信号ＶＩＤＥＯ１〜信号ＶＩＤＥＯ６４０とは、互いに逆相の５Ｖ・９Ｖ反転信号が与えられるものとする。

図示するように、ＢＡＴＴＥＲＹ−ＯＵＴで示したタイミングでバッテリーからの電源供給が途絶えると、電源電位ＶＤＤは急速に低下を始める。第１の電源電位である電位ＶＧＨは電源電位ＶＤＤの６倍昇圧によって生成されているから、電源電位ＶＤＤが約２．５Ｖ程度になると１５Ｖを生成することはできなくなり、電源電位ＶＤＤより遅れて低下を始める。また、電位ＶＧＨは各信号の出力回路の電源でもあるから、信号ＧＥＮ１、信号ＧＥＮ２、信号ＸＰＤ、信号ＵＤ、信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢなども同時にＨｉｇｈ電位が低下を始める。

次に、本実施形態では、図中ＰＯＷＥＲ−ＤＯＷＮで示した電源電位ＶＤＤが２．１Ｖになるタイミングで、駆動ＩＣ９２１は、バッテリーつまり外部から供給される電源電圧の低下を検出し、電源が供給停止したと認識して強制停止シーケンスに入る。すなわち、ＰＤ信号をＨｉｇｈ（＝電位ＶＧＨ）、ＸＰＤ信号およびＵＤ信号をＬｏｗ（＝０Ｖ）にそれぞれ反転させる。もとより、本図は順方向スキャン中の場合であるが、逆方向スキャン中であった場合は第２の方向信号ＸＵＤをＬｏｗ（＝０Ｖ）に反転して固定するようにする。また、信号ＧＥＮ１および信号ＧＥＮ２をＨｉｇｈ（＝電位ＶＧＨ）に固定し、共通電極ＣＯＭ及び信号ＶＩＤＥＯ１〜信号ＶＩＤＥＯ６４０の電位は０Ｖ（ＧＮＤ）に固定する。なお、この状態が適用例に記載の第１の状態に相当する。

このとき、電位ＶＧＨは、電源回路に接続された図示しない出力コンデンサーの容量等に依存して、電源電位ＶＤＤの低下とともに１５Ｖの電位から徐々に下がっていく。ちなみに、本実施形態では、駆動ＩＣ９２１が電源電圧の低下を検出するＰｏｗｅｒ−Ｄｏｗｎで示したタイミングにおいて、電位ＶＧＨは１３Ｖ程度である。また、本図ではＰｏｗｅｒ−Ｄｏｗｎで示したタイミングで走査線駆動回路３０１はｎ番目（ｎは奇数）の走査線２０１−ｎを選択しているものとしている。

強制停止シーケンスでは、信号ＸＰＤが０Ｖになるため、全ての段の第３のトランジスター４１３−ｎ（ｎ＝１〜４８０）によって第２のトランジスター４１２−ｎのゲート電極には電位ＶＧＬ（０Ｖ）が書き込まれ、第２のトランジスター４１２−ｎは非導通状態となる。一方、選択されている走査線２０１−ｎとその次段走査線２０１−ｎ＋１は、第１のトランジスター４１１−ｎおよび第１のトランジスター４１１−ｎ＋１が導通状態にあるので、信号ＧＥＮ１のＨｉｇｈ電位（＝電位ＶＧＨ、約１３Ｖ）が書き込まれる。また同時に、信号ＰＤもＨｉｇｈ電位になるため、第７のトランジスター４１７−ｎ、４１７−ｎ＋１を介した電流経路でも走査線２０１−ｎにＨｉｇｈ電位が書き込まれる。

このとき走査線に書き込まれる電位は、ブートストラップノード５２１−ｎ及びブートストラップノード５２１−ｎ＋１の電位に依存して定まり、Ｈｉｇｈ電位１３Ｖから、最低でもＨｉｇｈ電位１３Ｖより閾値電圧Ｖｔｈの２Ｖ分低下した約１１Ｖの間の値となる。ちなみに、本実施形態では、実際にＰＯＷＥＲ−ＤＯＷＮタイミングでブートストラップノード５２１−ｎは２１Ｖであったので、走査線２０１−ｎには約１３Ｖが書き込まれる。また、ブートストラップノード５２１−ｎ＋１は９Ｖであったので、走査線２０１−ｎには信号ＰＤの電位約１３Ｖに対して２Ｖ低い約１１Ｖが書き込まれる。

これら以外の走査線２０１−ｋ（ｋ＝１〜ｎ−１，ｎ＋２〜４８０）はブートストラップノード５２１−ｋがＰｏｗｅｒ−Ｄｏｗｎのタイミングで全て０Ｖであるから、第１のトランジスター４１１−ｋは全て非導通状態である。従って、第７のトランジスター４１７−ｋによって電位ＶＧＨより閾値電圧Ｖｔｈ分低下した約１１Ｖが書き込まれる。

このように、表示装置に対して外部から供給される電源が遮断されたとき、全ての走査線２０１−ｎには約１３Ｖないし約１１ＶのＨｉｇｈ電位が書き込まれる。このとき、前述の通り、第２のトランジスター４１２−ｎ（ｎ＝１〜４８０）は非導通状態になっているので、電源ＶＧＬ（０Ｖ）と走査線２０１−ｎ（ｎ＝１〜４８０）の間は非導通となり、書き込まれた電位が走査線２０１−ｎと電源ＶＧＬとの間での貫通電流によって低下するという不具合が生じない。

以上のように、本実施形態ではＶＤＤが２．１Ｖまで低下すると速やかに全ての走査線２０１−１〜２０１−４８０を、画素スイッチング素子を導通状態にする選択電位となる１１Ｖ〜１３Ｖに書き込むことができるので全ての画素スイッチング素子４０１−ｎ−ｍ（ｎ＝１〜４８０、ｍ＝１〜１９２０）は導通状態となる。このとき、信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢは全てＨｉｇｈ（＝電位ＶＧＨ、約１３Ｖ）であるのでデータ線スイッチ４５１−１〜４５１−１９２０も全て導通状態である。また、信号ＶＩＤＥＯ１〜信号ＶＩＤＥＯ６４０は全て０Ｖであるからデータ線２０２−１〜２０２−１９２０も０Ｖに書き込まれており、従って全ての画素電極４０２−ｎ−ｍ（ｎ＝１〜４８０、ｍ＝１〜１９２０）には０Ｖが書き込まれ、共通電極ＣＯＭと電位差の無い状態に放電される。

さらに、本実施形態では、強制停止シーケンスにおいて、信号ＵＤ（および信号ＸＵＤ）を０Ｖにしているので、第３の方向スイッチ４３３−ｎ、第４の方向スイッチ４３４−ｎが非導通状態である。このため、全段の第５のトランジスター４１５−ｎ（ｎ＝１〜４８０）は直前の状態を保持し、ｎ−１段目の第５のトランジスター４１５−ｎ−１は導通状態であり、それ以外の段の第５のトランジスター４１５−ｐ（ｐ＝１〜ｎ−２、ｎ〜４８０）は非導通状態のままである。また、信号ＵＤ（および信号ＸＵＤ）を０Ｖにしているので、第１の方向スイッチ４３１−ｎ、第２の方向スイッチ４３２−ｎも非導通である。このため、前段の走査線２０１−ｎ−１とブートストラップノード５２１−ｎの間も短絡することはない。従って貫通電流が流れることはなく、ブートストラップノード５２１−ｎはフローティング状態となって、リーク電流による降下を除けば電位をそのまま保持する。

このため、選択されている走査線２０１−ｎは第１のトランジスター４１１−ｎにより信号ＧＥＮ１と、その次段の走査線２０１−ｎ＋１は第１のトランジスター４１１−ｎ＋１により信号ＧＥＮ２と、それぞれ短絡した状態になっており、電位ＶＧＨとほぼ同時に降下していく。それら以外の走査線２０１−ｋ（ｋ＝１〜ｎ−１，ｎ＋２〜４８０）は第１のトランジスター４１１−ｋが非導通状態であるからフローティング状態であって、それよりかなり遅れて０Ｖに達する。

このように、全ての方向スイッチを非導通とすることで、全段の第５のトランジスター４１５−ｎ（ｎ＝１〜４８０）と、その次段のブートストラップノード５２１−ｎ＋１との間は非導通状態となり貫通電流が流れることがない。もし第１の方向スイッチ４３１−ｎ（ｎ＝１〜４８０）が導通状態である場合は、全ての走査線２０１−ｎは次段の第１の整流素子４２１−ｎ＋１、第１の方向スイッチ４３１−ｎ＋１、第５のトランジスター４１５−ｎ＋１を介して電源ＶＧＬと導通してしまい、大きな貫通電流が流れる。この場合、走査線２０１−ｎの電位は本実施形態よりも低い電位までしか上がらないうえに消費電流が大きくなるので、電源電位ＶＤＤ及び電位ＶＧＨの低下速度が速くなり、画素電極４０２−ｎ−ｍ（ｎ＝１〜４８０、ｍ＝１〜１９２０）の放電が不十分となるのである。

その後、電位ＶＧＨは電源電位ＶＤＤの低下に伴って電位を下げていき、信号ＧＥＮ１、信号ＧＥＮ２、信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢ、信号ＰＤも同様に電位を下げていく。この過程で信号ＰＤの電位が走査線２０１−ｎ（ｎ＝１〜４８０）の電位を下回ると第７のトランジスター４１７−ｎは非導通状態となる。しかしながら、この段階では既に全ての画素電極４０２−ｎ−ｍ（ｎ＝１〜４８０、ｍ＝１〜１９２０）には０Ｖが書き込まれ、共通電極ＣＯＭと電位差の無い状態であるので、液晶素子や配向膜にダメージが加わらず、従って表示品位を損なう恐れはない。

以上説明したように、本実施形態では切替回路としての方向スイッチを貫通防止スイッチで兼用するので、素子数の増大がなく、回路面積が増加しないスキャナーを構成することができる。従って、表示装置に対して外部から供給される電源が遮断されても、単位回路における回路動作が不安定化することなく全ての画素電極の電荷を一斉に放電することができるとともに、表示装置の大型化を抑制したり製造負荷を軽減したりすることができる。なお、図１０で説明したシーケンスは外部から供給される電源の遮断による強制停止時の動作であるが、例えば電子機器において通常行われる手順として、表示装置に供給する電源を遮断する電源ＯＦＦが行われるような場合、電源ＯＦＦ時において上述した画素の放電動作を行ってもよい。

〔第２の実施形態〕
上記第１の実施形態では、選択されている走査線２０１−ｎと次段の走査線２０１−ｎ＋１は、信号ＧＥＮ１あるいは信号ＧＥＮ２と短絡した接続状態になっているため、これら以外の走査線２０１−ｋ（ｋ＝１〜ｎ−１，ｎ＋２〜４８０）に比べて、走査線の電圧降下が早くなっていた。本実施形態は、出力トランジスターのゲート電極と接続状態にあるスイッチング素子を用いて出力トランジスターをオフ状態にし、選択されている走査線２０１−ｎと次段の走査線２０１−ｎ＋１をフローティング状態にすることによって、これらの走査線の電圧降下を他の走査線と同等にしようとするものである。

本実施形態の液晶表示装置の構成は、第１の実施形態の液晶表示装置９１０におけるアクティブマトリックス基板１０１、走査線駆動回路３０１、データ線駆動回路３０２の構成と、全く同一であるので、これらの説明は省略する。

図１１は走査線駆動回路３０１が順方向にスキャンする通常駆動中に、バッテリーが外れるなどして液晶表示装置９１０に供給される電源が遮断された電源停止時の場合において、第２の実施形態となる動作を説明するためのタイミングチャートである。図中、ＢＡＴＴＥＲＹ−ＯＵＴで示したタイミングでバッテリーからの電源供給が途絶え、電源電位ＶＤＤが低下し、それより遅れて電位ＶＧＨと信号ＧＥＮ１、信号ＧＥＮ２、信号ＸＰＤ、信号ＵＤ、信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢのＨｉｇｈ電位が低下していく。そして、図中ＰＯＷＥＲ−ＤＯＷＮで示した電源電位ＶＤＤが２．１Ｖになったタイミングで、駆動ＩＣ９２１は電源の供給が遮断されたことを検出し、強制停止シーケンスに入るところまでは第１の実施形態と同じである。また、強制停止シーケンスに入ったタイミングで第１の方向信号ＵＤ及び第２の方向信号ＸＵＤをＬｏｗ（＝０Ｖ）に固定し、ＰＤ信号をＨｉｇｈ（＝電位ＶＧＨ）、ＸＰＤ信号をＬｏｗ（＝０Ｖ）にそれぞれ反転させ、信号ＧＥＮ１および信号ＧＥＮ２をＨｉｇｈ（＝電位ＶＧＨ）に固定し、共通電極（ＣＯＭ）及び信号ＶＩＤＥＯ１〜信号ＶＩＤＥＯ６４０の電位を０Ｖ（ＧＮＤ）に固定する点も第１の実施形態と同一である。本実施形態では、強制停止シーケンスに入ったタイミングでさらに信号ＲＳＴをＨｉｇｈ（＝電位ＶＧＨ）に反転させる点が異なる。

このような信号を入力すると、全段のブートストラップノード５２１−ｎ（ｎ＝１〜４８０）は、第１のトランジスター４１１−ｎのゲート電極に接続されたスイッチング素子としてのリセットスイッチ４１０−ｎによって、電位ＶＧＬ（０Ｖ）レベルに充電される。この結果、全段の第１のトランジスター４１１―ｎは非導通状態となる。従って、全ての走査線２０１−ｎは第７のトランジスター４１７−ｎによって約１１Ｖに充電され、その後、電位ＶＧＨは０Ｖになるが、全走査線２０１−ｎはそれよりかなり遅れて０Ｖに達する。

なお、本実施形態では第１の実施形態と同様にＰＯＷＥＲ−ＤＯＷＮのタイミングで信号ＧＥＮ１および信号ＧＥＮ２をＨｉｇｈ（＝電位ＶＧＨ）に固定したが、全段の出力トランジスターとしての第１のトランジスター４１１―ｎは非導通状態になるので、Ｈｉｇｈ・Ｌｏｗどちらにしても差し支えない。

上記第１の実施形態では、電源供給停止のタイミング（ＰＯＷＥＲ−ＤＯＷＮ）で選択されていた段とその次段のみ、走査線の電位が早く低下してしまうため、電源の低下が急速になると、選択されていた段とその次段に接続された画素電極のみ電荷が十分抜けず、ライン状の不良になる懸念があった。上述するように本実施形態では、強制停止シーケンスに入ったタイミング（ＰＯＷＥＲ−ＤＯＷＮ）以降でリセット信号（ＲＳＴ）をＨｉｇｈにすることで、ブートストラップノードの電位を全段ＶＧＬ電位に充電し、全ての出力トランジスターを非導通状態にすることによって、このようなライン状の不良になる不具合を防止している。しかも、ブートストラップノードの電位を降下させるのにリセットスイッチを用いているので、素子が増えて回路面積が増大することも抑制している。

〔第３の実施形態〕
前述した第１の実施形態および第２の実施形態では、ＢＡＴＴＥＲＹ−ＯＵＴ以降のタイミングで全ての走査線２０１−ｎ（ｎ＝１〜４８０）に対して、第７のトランジスター４１７−ｎを介し、信号ＰＤによってＨｉｇｈ電位を書き込むようにしている。また、プルダウントランジスターとしての全ての第２のトランジスター４１２−ｎのゲート電極を第３のトランジスター４１３−ｎを介し、信号ＸＰＤによってＬｏｗ電位を書き込むようにしている。このため、強制停止シーケンスに入った際、信号ＰＤと信号ＸＰＤを通じて買き込む容量は非常に大きくなるので、これらの信号の出力インピーダンスは非常に低いことが必要である。また、ＢＡＴＴＥＲＹ−ＯＵＴタイミング後、全ての第２のトランジスター４１２−ｎのゲート電極の電圧を速やかにＶＧＬ電位に書き込まないと貫通電流が第７のトランジスター４１７−ｎと第２のトランジスター４１２−ｎの間で流れてしまうため、前述したように第３のトランジスター４１３−ｎのチャネル幅サイズをある程度大きくしておく必要がある。しかしながら、これは通常駆動の選択タイミングで第３のトランジスター４１３−ｎと第４のトランジスター４１４−ｎの間の貫通電流増大につながるため、駆動中の消費電力との背反になるという課題が存在している。

本実施形態では、このような課題を回避しつつ、表示装置に対して外部から供給される電源が遮断された時にプルダウントランジスターを確実にオフし、スキャナーの回路動作が不安定になることなく、走査線に正しく選択電位を書き込もうとするものである。

図１２は第３の実施形態におけるｎ番目（ｎ＝１〜４８０）の単位走査線駆動回路５１０−ｎの回路図である。なお、第３の実施形態における、液晶表示装置９１０、アクティブマトリックス基板１０１、データ線駆動回路３０２の構成は第１の実施形態および第２実施形態と全く同一であるので説明を省略する。また走査線駆動回路３０１の構成は、単位査線駆動回路として、単位走査線駆動回路５１０−ｎに対して回路構成が異なる単位走査線駆動回路５１１−ｎを用いる以外は第１の実施形態および第２の実施形態と同一である。

図示するように、本実施形態の単位走査線駆動回路５１１−ｎでは、第１の実施形態で図７を用いて説明した単位走査線駆動回路５１０−ｎと比較して、第９のトランジスター４１９−ｎが、プルダウントランジスターとしての第２のトランジスター４１２−ｎと出力端子ＯＵＴの間に直列に追加される。すなわち、第２のトランジスター４１２−ｎの一端は出力端子ＯＵＴにかわって第９のトランジスター４１９−ｎの一端に接続され、第９のトランジスター４１９−ｎの他端は出力端子ＯＵＴおよび走査線２０１−ｎに接続される。また第９のトランジスター４１９−ｎのゲート電極は信号ＸＰＤに接続される。

また、本実施形態の単位走査線駆動回路５１１−ｎでは、第３のトランジスター４１３−ｎの他端は信号ＸＰＤにかわって第１の電源電位としての電位ＶＧＨに接続され、第７のトランジスター４１７−ｎの他端は信号ＸＰＤではなく第１の電源電位としての電位ＶＧＨに接続される。上記で説明した以外は、第１の実施形態の単位走査線駆動回路５１０−ｎと同一の構成となっているので同じ記号を付与し、ここでの説明は省略する。また、通常駆動時のタイミングチャートも第１の実施形態の図５、図８、図９と何ら変わりはないので同様に説明は省略する。

本実施形態の電源供給停止時のタイミングチャートは、第２の実施形態の図１１と同一のものになる。図１１のＢＡＴＴＥＲＹ−ＯＵＴ以降のタイミングで、第２のトランジスター４１２−ｎ（ｎ＝１〜４８０）のゲート電極はＨｉｇｈ電位のままであるので第２のトランジスター４１２−ｎは導通状態であるが、第９のトランジスター４１９−ｎのゲート電極は信号ＸＰＤに接続されているため非導通状態になる。この結果、プルダウントランジスターとしての第２のトランジスター４１２−ｎによる走査線２０１−ｎへの電位ＶＧＬからの電流は遮断されるため、第２の実施形態と同様の動作になり、走査線２０１−ｎに書き込まれた電位が低下することは無い。

本実施形態では、全ての走査線２０１−ｎ（ｎ＝１〜４８０）に対して、信号ＰＤではなく第１の電源電位である電位ＶＧＨを用いて第７のトランジスター４１７−ｎを介しＨｉｇｈ電位に書き込むこととしている。また、第２のトランジスター４１２−ｎのゲート電極に対して、ＢＡＴＴＥＲＹ−ＯＵＴ時に電位を書き換える必要がないようにしている。従って、信号ＰＤ及び信号ＸＰＤの駆動能力を、例えば信号ＧＥＮ１、信号ＧＥＮ２などと比較して特に高く設定する必要がないため、これらの信号を出力する駆動ＩＣ９２１の製造コストを抑えることができる。また、第３のトランジスター４１３−ｎのチャネル幅サイズを大きくする必要がないため、消費電力との背反がなく設計できる。

一方で、前述した第２の実施形態に比べて、第９のトランジスター４１９−ｎを追加し、第７のトランジスター４１７−ｎに電源ＶＧＨを供給するように配線を引き回す必要があるため、回路面積は大きくなるという欠点をかかえている。第２の実施形態と第３の実施形態のどちらを選択するかは、上記のように駆動ＩＣ９２１のコスト、求められる消費電力、回路面積などを勘案して総合的に選択採用すればよい。

なお、第２の実施形態に対して、第３の実施形態の一部を適用した回路構成をとることももちろん可能である。すなわち、第２の実施形態で第７のトランジスター４１７−ｎの他端を電位ＶＧＨに接続する変更だけ加えても良いし、ゲート電極が信号ＸＰＤに接続された第９のトランジスター４１９−ｎを追加する変更だけ加えても良い。

このように、本実施形態の走査線駆動回路によれば、前段の出力信号を出力トランジスターのゲート電極に接続している構成をとっているために少ない素子数のトランジスターでスキャナーを構成できる。さらに、バッテリーが抜けるなどの電源の供給が遮断した時に、速やかに画素電極の電荷を放電できるため、画素電極に残った電荷により液晶素子や配向膜にダメージが加わって表示品位を低下せしめるということが抑制される。

以上、本発明について実施形態を用いて説明したが、本発明はこうした実施形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。以下変形例を挙げて説明する。

〔第１の変形例〕
上述した各実施形態では、切替回路が方向スイッチで構成されることとし、この方向スイッチの導通を制御することで、電源の供給が遮断された時に走査線の電位をＨｉｇｈ電位に保つようにしたが、必ずしもこれに限るものでないことは勿論である。例えば、切替回路を方向スイッチと一つのトランジスター（第８のトランジスター）とを加えた構成とし、この第８のトランジスターのオン・オフを制御することで、電源の供給が遮断された時に走査線の電位をＨｉｇｈ電位に保つようにしてもよい。

図１３は本変形例におけるｎ番目（ｎ＝１〜４８０）の単位走査線駆動回路５１２−ｎの回路図である。なお、本変形例における液晶表示装置９１０、アクティブマトリックス基板１０１、データ線駆動回路３０２の構成は第１の実施形態と全く同一であるので説明を省略する。また走査線駆動回路３０１の構成は、単位走査線駆動回路５１０−ｎにかわって単位走査線駆動回路５１２−ｎを用いる以外は第１の実施形態と全く同一である。

図１３に示した単位走査線駆動回路５１２−ｎでは、図７に示した単位走査線駆動回路５１０−ｎと比較して、第８のトランジスター４１８−ｎが存在する点のみが相違する。この第８のトランジスター４１８−ｎのゲート電極は、信号ＸＰＤに接続されている。また、第８のトランジスター４１８−ｎのソース・ドレイン電極のうち一端は、第１の方向スイッチ４３１−ｎの一端と、第２の方向スイッチ４３２−ｎの一端とに接続され、他端は、電圧制限トランジスター４５０−ｎの一端と、第５のトランジスター４１５−ｎの一端と、リセットスイッチ４１０−ｎの一端と、第６のトランジスター４１６−ｎの一端と、第４のトランジスター４１４−ｎのゲート電極とに接続されている。その他は同一の構成となっているので同じ記号を付与し、ここでの説明は省略する。

なお、本実施例においては、第１のトランジスター４１１−ｎ、第５のトランジスター４１５−ｎ、第６のトランジスター４１６−ｎ、電圧制限トランジスター４５０−ｎ、第７のトランジスター４１７−ｎ、リセットスイッチ４１０−ｎ、および第１のコンデンサー４４１−ｎが出力回路に相当し、、第１の方向スイッチ４３１−ｎ、第２の方向スイッチ４３２−ｎ、第３の方向スイッチ４３３−ｎ、第４の方向スイッチ４３４−ｎ、および第８のトランジスター４１８−ｎが切替回路に相当する。

前述するように、信号ＸＰＤは通常駆動時においては、Ｈｉｇｈ（＝１５Ｖ）であるので、第８のトランジスター４１８−ｎは常に導通状態である。従って、タイミングチャートも順方向スキャンの通常動作、逆方向スキャンの通常動作とも、第１の実施形態の図５、図８、図９で説明したタイミングと何ら変わりはないので、説明は省略する。

図１４は、第１の変形例における走査線駆動回路３０１が順方向スキャンの通常動作中に、電源の供給が遮断された電源供給停止時の場合の動作を説明するためのタイミングチャートである。図中、電源電位ＶＤＤ、電位ＶＧＨ、信号ＧＥＮ１、信号ＧＥＮ２、信号ＸＰＤ、信号ＵＤ、信号ＲＥＮＢ、信号ＧＥＮＢ、信号ＢＥＮＢについては、図中ＰＯＷＥＲ−ＤＯＷＮで示した電源電位ＶＤＤが２．１Ｖになったタイミングまでは同じ出力状態である。つまり、駆動ＩＣ９２１が電源の供給停止を検出し、強制停止シーケンスに入るところまでは上記各実施形態と全く同一である。また、強制停止シーケンスに入ったタイミングでは、信号ＵＤがＨｉｇｈ状態のままであり、Ｌｏｗには反転させない点が異なるがその他の信号、すなわち信号ＸＰＤ、信号ＰＤ、信号ＧＥＮ１、信号ＧＥＮ２などの出力も上記第１の実施形態と同様である。

さて、本変形例では、ＰＯＷＥＲ−ＤＯＷＮで示したタイミング後、信号ＸＰＤがＬｏｗに固定されるため第８のトランジスター４１８−ｎはオフする。従って、切替回路から、前段の走査線信号が出力回路（特に第５のトランジスター４１５−ｎ）へ入力しないように遮断して、出力回路への出力を停止する。

このように、本変形例では、第１の方向スイッチ４３１−ｎは導通状態であるが、第８のトランジスター４１８−ｎを非導通とすることによって、全段の第５のトランジスター４１５−ｎ（ｎ＝１〜４８０）と、その前段の走査線２０１−ｎ−１との間は非導通状態となり貫通電流が流れることがない。もし第８のトランジスター４１８−ｎが存在しない場合は、全ての走査線２０１−ｎは次段の第１の整流素子４２１−ｎ＋１、第１の方向スイッチ４３１−ｎ＋１、第５のトランジスター４１５−ｎ＋１を介して電源ＶＧＬと導通してしまい、大きな貫通電流が流れる。この場合、走査線２０１−ｎの電位は本実施形態よりも低い電位までしか上がらないうえに消費電流が大きくなるので、電源電位ＶＤＤ及び電位ＶＧＨの低下速度が速くなり、画素電極４０２−ｎ−ｍ（ｎ＝１〜４８０、ｍ＝１〜１９２０）の放電が不十分となるのである。

（第２の変形例）
上記の各実施形態では、本発明の態様を表示装置として捉え説明したが、これに限らず、本発明の態様を、表示装置を備えた電子機器として捉えることもできる。本変形例の一例となる電子機器について、図１５および図１６を用いて説明する。

図１５は本変形例に係る電子機器１０００の具体的な構成を示すブロック図である。液晶表示装置９１０は図１で説明した液晶表示装置であって、外部電源回路７８４、画像処理回路７８０が可撓性基板としてのＦＰＣ９２８およびコネクター９２９を通じて必要な信号と電源を液晶表示装置９１０に供給する。外部電源回路７８４は、バッテリー７８５と接続されてバッテリー７８５から電力が供給され、バッテリー７８５の電源電圧を所望の設定電圧に変換して出力するように構成されている。

電子機器１０００では、外部電源回路７８４から液晶表示装置９１０上の制御回路８００を内蔵する駆動ＩＣ９２１に対して、＋２．８Ｖの電源電位である電位ＶＤＤ及び０ＶのＧＮＤ電位が供給され、駆動ＩＣ９２１内の図示しない電源回路で＋１５Ｖの電源電位である電位ＶＧＨを生成する。生成された電位ＶＧＨは、＋０Ｖの電源電位である電位ＶＧＬとともにアクティブマトリックス基板１０１上の走査線駆動回路３０１及びデータ線駆動回路３０２に供給されるように構成されている。

中央演算回路７８１は外部Ｉ／Ｆ回路７８２を介して入出力機器７８３からの入力データを取得する。入出力機器７８３とは、例えばキーボード、マウス、トラックボール、ＬＥＤ、スピーカー、アンテナなどである。中央演算回路７８１は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして画像処理回路７８０あるいは外部Ｉ／Ｆ回路７８２へ転送する。画像処理回路７８０は中央演算回路７８１からのコマンドに基づき画像情報を更新し、液晶表示装置９１０への信号を変更することで、液晶表示装置９１０の表示画像が変化する。

ここで電子機器１０００とは具体的にはモニター、ＴＶ、ノート型パーソナルコンピューター、ＰＤＡ、デジタルカメラ、ビデオカメラ、携帯電話、フォトビューワー、ビデオプレイヤー、ＤＶＤプレイヤー、オーディオプレイヤーなどである。

一例として、電子機器１０００を、液晶表示装置９１０を備えた携帯電話１０１０とした場合を図１６に示した。図示するように、携帯電話１０１０は、ケース１０１１に液晶表示装置９１０が組み込まれ、ケース１０１２に組み込まれた図示しない外部電源回路７８４および画像処理回路７８０からの信号を、ＦＰＣ９２８を介して液晶表示装置９１０に供給するように構成されている。なお、本変形例の携帯電話１０１０において、制御回路８００を駆動ＩＣ９２１に含まない構成としてもよい。この場合、制御回路８００を、ケース１０１１内や、あるいは図中二点鎖線で示したようにケース１０１２内に備える構成としてもよい。

本変形例の携帯電話１０１０によれば、バッテリー７８５の脱落などの理由で電源供給が突然遮断された場合に、画素電極に残った電荷を一斉に放電することができるので、表示品位の低下を抑制することが可能な携帯電話（電子機器）を提供することができる。

（その他の変形例）
上記実施形態の液晶表示装置９１０はＩＰＳモードに限定されるものではなく、ＴＮモードや垂直配向モード（ＶＡモード）などの液晶表示装置であっても構わない。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。

また、上記実施形態では、スキャナーの回路を構成するトランジスターは全てｎチャネル型電界効果ポリシリコン薄膜トランジスターよりなることとしたが、これに限らず、全てｐチャネル型電界効果ポリシリコン薄膜トランジスターよりなることとしてもよい。この場合、アクティブマトリックス基板１０１に設けられた回路を動作させるのに必要な信号と電源電位は、ｐチャネル型電界効果ポリシリコン薄膜トランジスターに応じた信号（逆極性の信号）に変更されることは言うまでもない。

また、上記実施形態では表示装置が液晶表示装置９１０であることとしたが、これに限らず、表示装置として、画素に残った電荷が表示に不具合を生じさせるものであれば、電気泳動素子やＯＬＥＤなどのアクティブマトリックス型表示装置全般に応用可能である。

なお、本発明は上記実施形態および変形例のスキャナーの回路構成に限定されるものではないことは勿論である。走査線の前段の出力信号と後段の出力信号とを用いてスキャン方向を制御する回路構成を有するスキャナー回路であれば、全てのスキャナー回路に対して本発明を適用することが可能である。

１０１…アクティブマトリックス基板、１１０…張り出し部、２０１…走査線、２０２…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、３１０…表示領域、３２０…信号入力端子、４０１…画素スイッチング素子、４０２…画素電極、４１０…リセットスイッチ、４１１，４１２，４１３，４１４，４１５，４１６，４１７，４１８，４１９…トランジスター、４２１，４２２…整流素子、４３１，４３２，４３３，４３４…方向スイッチ、４４１…コンデンサー、４５０…電圧制限トランジスター、４５１…データ線スイッチ、５１０，５１１，５１２…単位走査線駆動回路、５２１…ブートストラップノード、７８０…画像処理回路、７８１…中央演算回路、７８２…外部Ｉ／Ｆ回路、７８３…入出力機器、７８４…外部電源回路、７８５…バッテリー、８００…制御回路、９１０…液晶表示装置、９１２…対向基板、９２１…駆動ＩＣ、９２２…液晶材料、９２３…シール材、９２４…上偏光板、９２５…下偏光板、９２６…バックライトユニット、９２７…導光板、９２８…ＦＰＣ、９２９…コネクター、１０００…電子機器、１０１０…携帯電話、１０１１…ケース、１０１２…ケース、ＣＯＭ…共通電極。

Claims (7)

1. 出力信号を出力端子に出力する出力回路と、方向信号によって前記出力回路に入力する信号を選択して前記出力回路に出力する切替回路と、を有した複数の単位回路からなり、１つの前記単位回路の前記切替回路が他の複数の前記単位回路から出力される前記出力信号のうちの一つを選択して当該１つの単位回路の前記出力回路に出力することで、当該１つの単位回路の前記出力端子から前記出力信号が出力されるとともに、前記出力信号の出力順となるスキャン方向が切り替えられるように構成されたスキャナーと、
   前記スキャナーに前記方向信号を含む制御信号を供給するとともに、外部から供給される電源電圧の低下を検出する制御回路と、
   前記複数の単位回路のそれぞれの前記出力端子に接続された走査線と、
   前記走査線のそれぞれに接続された画素スイッチング素子と、
   を有した表示装置であって、
   前記制御回路は、前記電源電圧の低下を検出した際には、前記制御信号を第１の状態に変化させ、
   前記制御信号が前記第１の状態にある間は、
   前記切替回路は、前記他の複数の単位回路から出力される出力信号が、前記１つの単位回路の前記出力回路に出力することを停止し、
   全ての前記単位回路の出力回路は、前記画素スイッチング素子を導通状態にする選択電位を、前記出力端子から出力するように構成されている
   ことを特徴とする表示装置。
2. 請求項１に記載の表示装置であって、
   前記切替回路は、一ないし複数の方向スイッチから構成され、
   前記制御信号が前記第１の状態にある間は、前記一ないし複数の方向スイッチが非導通状態となることによって、前記他の複数の単位回路の出力信号が、前記１つの単位回路の前記出力回路に出力することを停止するように構成されている
   ことを特徴とする表示装置。
3. 請求項１または２に記載の表示装置であって、
   前記単位回路は、前記出力信号が前記出力回路より前記出力端子に出力されない非選択期間中に、前記出力端子の電位を、前記複数の画素スイッチング素子を非導通状態にする非選択電位に保持するためのプルダウントランジスターを有しており、
   前記制御信号が前記第１の状態にある間は、前記プルダウントランジスターによる前記出力端子への前記非選択電位の出力を停止するように構成されている
   ことを特徴とする表示装置。
4. 請求項１ないし３のいずれか一項に記載の表示装置であって、
   前記出力回路は前記出力信号を前記出力端子に出力する出力トランジスターを有し、
   前記出力トランジスターのゲート電極にはスイッチング素子が接続され、
   前記制御信号が前記第１の状態にある間は、前記スイッチング素子が導通状態となって前記出力トランジスターの前記ゲート電極に特定電位が書き込まれ、前記出力トランジスターが非導通状態となるように構成されている
   ことを特徴とする表示装置。
5. 請求項４に記載の表示装置であって、
   前記制御回路は、前記制御信号を供給することによって、電源立ち上げから前記スキャナーがスキャン動作を開始するまでの間に、前記スイッチング素子を一定期間導通状態とし、前記出力トランジスターの前記ゲート電極に特定電位を書き込んで前記スキャナーのリセット動作を行うように構成されている
   ことを特徴とする表示装置。
6. 請求項１ないし５のいずれか一項に記載の表示装置であって、
   前記単位回路は複数のトランジスターを有して構成され、前記複数のトランジスターは同一導電型のトランジスターであることを特徴とする表示装置。
7. 請求項１ないし６のいずれか一項に記載の表示装置を備えたことを特徴とする電子機器。

Images