JP2011044107A - フォトセンサ - Google Patents

フォトセンサ Download PDF

Info

Publication number
JP2011044107A
JP2011044107A JP2009193450A JP2009193450A JP2011044107A JP 2011044107 A JP2011044107 A JP 2011044107A JP 2009193450 A JP2009193450 A JP 2009193450A JP 2009193450 A JP2009193450 A JP 2009193450A JP 2011044107 A JP2011044107 A JP 2011044107A
Authority
JP
Japan
Prior art keywords
signal line
potential
transistor
photosensor
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009193450A
Other languages
English (en)
Other versions
JP5448258B2 (ja
Inventor
Yoshimoto Kurokawa
義元 黒川
Takayuki Ikeda
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009193450A priority Critical patent/JP5448258B2/ja
Publication of JP2011044107A publication Critical patent/JP2011044107A/ja
Application granted granted Critical
Publication of JP5448258B2 publication Critical patent/JP5448258B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Position Input By Displaying (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】画素の開口率の低下を抑え、かつ、低電圧動作が容易であるフォトセンサの提供を課題とする。
【解決手段】フォトダイオード204、第1のトランジスタ205および第2のトランジスタ206を備えたフォトセンサであって、フォトダイオード204は、一方の電極がフォトダイオードリセット信号線208に、他方の電極が第1のトランジスタ205のゲートに、それぞれ電気的に接続され、第1のトランジスタ205は、ソースまたはドレインの一方がフォトセンサ基準信号線212に、ソースまたはドレインの他方が第2のトランジスタ206のソースまたはドレインの一方に、それぞれ電気的に接続され、第2のトランジスタ206は、ゲートがゲート信号線209に、ソースまたはドレインの他方がフォトセンサ出力信号線211に、それぞれ電気的に接続されていることを特徴とする。
【選択図】図1

Description

技術分野は、フォトセンサおよびその駆動方法に関する。
タッチパネル内の画素に設けるフォトセンサの回路として、非特許文献1において、図5に示す2つの構成が提案されている。
C.Brown et al.,"A 2.6 inch VGA LCD with Optical Input Function using a 1−Transistor Active−Pixel Sensor",ISSCC Dig.Tech.Papers,pp132−133,Feb.,2007
図5(A)に示すフォトセンサの回路は、第1のトランジスタ501乃至第3のトランジスタ503、フォトダイオード504、保持容量505、高電位線506、リセット信号線507、低電位線508、読み出し信号線509および出力信号線510から構成されている。
続いて、この回路の動作について説明する。最初にリセット動作として、リセット信号線507の電位を高電位”H”とし、読み出し信号線509の電位を低電位”L”とする。すると、第2のトランジスタ502のゲート電位は、高電位線506の電位VDDとなる。
次に、フォトダイオード動作として、リセット信号線507の電位を低電位”L”とし、読み出し信号線509の電位を低電位”L”とする。すると、フォトダイオード504に入射する光の強度に応じて、第2のトランジスタ502のゲート電位は変化する。すなわち、フォトダイオード504に入射する光が強いほど、第2のトランジスタ502のゲート電位は低電位線508の電位VSSに近づき、フォトダイオード504に入射する光が弱いほど、第2のトランジスタ502のゲート電位は高電位線506の電位VDDに近づく。
次に、読み出し動作として、リセット信号線507の電位を低電位”L”とし、読み出し信号線509の電位を高電位”H”とする。すると、第2のトランジスタ502のゲート電位に応じた電位が、出力信号線510に出力される。すなわち、フォトダイオード504に入射する光が強いほど、出力信号線510の電位は低くなり、フォトダイオード504に入射する光が弱いほど、出力信号線510の電位は高くなる。
図5(B)に示すフォトセンサの回路は、トランジスタ511、フォトダイオード512、保持容量513、高電位線514、読み出し信号線515、リセット信号線516および出力信号線517から構成されている。
続いて、この回路の動作について説明する。最初にリセット動作として、読み出し信号線515の電位を第1の低電位VSSとし、リセット信号線516の電位を第1の低電位VSSより高い第2の高電位VDDRとする。すると、トランジスタ511のゲート電位は、第2の高電位VDDRからフォトダイオード512の順電圧降下Vfを減じた電位(VDDR−Vf)となる。
次に、フォトダイオード動作として、読み出し信号線515の電位を第1の低電位VSSとし、リセット信号線516の電位を第2の低電位VSSRとする。すると、フォトダイオード512に入射する光の強度に応じて、トランジスタ511のゲート電位は変化する。すなわち、フォトダイオード512に入射する光が強いほど、トランジスタ511のゲート電位は第2の低電位VSSRに近づき、フォトダイオード512に入射する光が弱いほど、トランジスタ511のゲート電位は(VDDR−Vf)に近づく。
次に、読み出し動作として、読み出し信号線515の電位を第1の高電位VDDとし、リセット信号線516の電位を第2の低電位VSSRとする。すると、トランジスタ511のゲート電位は、保持容量513により、理想的には(VDD−VSS)分だけ上昇し、トランジスタ511のゲート電位に応じた電位が出力信号線517に出力される。すなわち、フォトダイオード512に入射する光が強いほど、出力信号線517の電位は低くなり、フォトダイオード512に入射する光が弱いほど、出力信号線517の電位は高くなる。
図5(A)に示すフォトセンサの回路構成は、3つのトランジスタを必要としている。したがって、タッチパネルの画素に図5(A)に示す回路構成のフォトセンサを設ける場合には、フォトセンサの面積が増大し、画素の開口率が低下するという問題がある。
また、図5(B)に示すフォトセンサの回路構成は、トランジスタは1つでよいが、第1の低電位VSS、第2の低電位VSSRおよび第2の高電位VDDRの3つの電位それぞれを、トランジスタ511が非導通となる範囲で設定しなくてはならない。また、読み出し動作時のトランジスタ511のゲート電位、k×(VDD−VSS)+VSSR乃至k×(VDD−VSS)+(VDDR−Vf)(k:保持容量713による容量結合の効率)は、トランジスタ511が導通となる範囲で設定しなくてはならない。したがって、各種電位の設定が煩雑になるという問題に加え、特に、(VDD−VSS)を大きくする必要があり、低電圧動作が難しいという問題がある。
上記の問題点にかんがみ、画素の開口率の低下を抑え、かつ、低電圧動作が容易であるフォトセンサの提供を課題とする。
フォトセンサは、1つのフォトダイオードと2つのトランジスタとを有し、一方のトランジスタは、フォトダイオードの生成する電気信号を増幅する機能を有し、もう一方のトランジスタは、増幅された電気信号を信号線に出力するか否かを選択する機能を有する。
画素の開口率の低下を抑え、かつ、低電圧動作が容易であるフォトセンサを提供できるという効果がある。
画素を示す回路図 タッチパネルを示すブロック図 画素1列分のフォトセンサ読み出し回路を示す回路図 フォトセンサの読み出し動作を示すタイミングチャート 従来のフォトセンサを示す回路図
以下、開示される発明の実施の形態について、図面を用いて説明する。ただし、発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態様および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態)
タッチパネルの一構成例について、図2を基に説明する。図2に示すタッチパネル100は、画素回路101、表示素子制御回路102およびフォトセンサ制御回路103から構成される。画素回路101は、行列方向にマトリクス状に配置された複数の画素104を有する。各々の画素104は、表示素子105およびフォトセンサ106を有する。
表示素子105は、薄膜トランジスタ(Thin Film Transistor:TFT)、保持容量、液晶層を有する液晶素子などを有する。薄膜トランジスタは、保持容量への電荷の注入もしくは排出を制御する機能を有する。保持容量は、液晶層に印加する電圧に相当する電荷を保持する機能を有する。液晶層に電圧を印加することで偏光方向が変化することを利用して、液晶層を透過する光の明暗(階調)を作ることで、画像表示が実現される。液晶層を透過する光には、光源(バックライト)によって液晶表示装置の裏面から照射される光を用いる。
カラー画像表示を行う方式として、カラーフィルタ方式があげられる。これは、液晶層を透過した光がカラーフィルタを通過することで、特定の色(例えば、赤(R)、緑(G)、青(B))の階調を作る方式である。
また、カラー画像表示を行う別の方式として、フィールドシーケンシャル方式があげられる。これは、バックライトを特定の色(例えば、赤(R)、緑(G)、青(B))の光源で構成して各色を順次点灯する方式である。フィールドシーケンシャル方式では、各色の光源が点灯している期間に、液晶層を透過する光の明暗を作ることで、当該色の諧調を作ることができる。
以上、表示素子105が液晶素子を有する場合について説明したが、表示素子105は、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子であり、具体的には発光ダイオード、OLED(Organic Light Emitting Diode)等があげられる。
フォトセンサ106は、フォトダイオードなど、受光することで電気信号を発する機能を有する素子と、薄膜トランジスタと、を有する。なお、フォトセンサ106が受光する光は、バックライトからの光が、被検出物に照射された際の反射光を利用する。
表示素子制御回路102は、表示素子105を制御するための回路である。表示素子制御回路102は、表示素子駆動回路107および108から構成される。表示素子駆動回路107は、ビデオデータ信号線などの信号線(ソース信号線)を介して、表示素子105に信号を入力する。表示素子駆動回路108は、走査線(ゲート信号線)を介して表示素子105に信号を入力する。
走査線側の表示素子駆動回路108は、特定の行に配置された画素104が有する表示素子105を選択する機能を有する。また、信号線側の表示素子駆動回路107は、選択された行の画素104が有する表示素子105に任意の電位を与える機能を有する。走査線側の表示素子駆動回路108により高電位が印加されると、表示素子105における薄膜トランジスタは導通状態となり、信号線側の表示素子駆動回路107により与えられる電荷が表示素子105に供給される。
フォトセンサ制御回路103は、フォトセンサ106を制御するための回路である。フォトセンサ制御回路103は、信号線側のフォトセンサ読み出し回路109および走査線側のフォトセンサ駆動回路110から構成される。走査線側のフォトセンサ駆動回路110は、特定の行に配置された画素104が有するフォトセンサ106を選択する機能を有する。また、信号線側のフォトセンサ読み出し回路109は、選択された行の画素104が有するフォトセンサ106の出力信号を取り出す機能を有する。
信号線側のフォトセンサ読み出し回路109としては、アナログ信号であるフォトセンサ106の出力を、OPアンプを用いてアナログ信号のままタッチパネル外部に取り出す構成、あるいはA/D変換回路を用いてデジタル信号に変換してからタッチパネル外部に取り出す構成を適用することができる。
図1は、画素104の回路図である。画素104は、トランジスタ201、保持容量202および液晶素子203を有する表示素子105ならびにフォトダイオード204、トランジスタ205およびトランジスタ206を有するフォトセンサを有する。
トランジスタ201は、ゲートがゲート信号線207に、ソースまたはドレインの一方がビデオデータ信号線210に、ソースまたはドレインの他方が保持容量202の一方の電極および液晶素子203の一方の電極に、それぞれ電気的に接続されている。保持容量202の他方の電極および液晶素子203の他方の電極は一定の電位に保たれている。液晶素子203は、一対の電極と、該一対の電極の間に液晶層を含む素子である。
トランジスタ201は、ゲート信号線207に高電位”H”が印加されると、ビデオデータ信号線210の電位を保持容量202および液晶素子203に印加する。保持容量202は、当該印加された電位を保持する。液晶素子203は、当該印加された電位により、光の透過率を変更する。
フォトダイオード204は、一方の電極がフォトダイオードリセット信号線208に、他方の電極がトランジスタ205のゲートに、それぞれ電気的に接続されている。トランジスタ205は、ソースまたはドレインの一方がフォトセンサ基準信号線212に、ソースまたはドレインの他方がトランジスタ206のソースまたはドレインの一方に、それぞれ電気的に接続されている。トランジスタ206は、ゲートがゲート信号線209に、ソースまたはドレインの他方がフォトセンサ出力信号線211に、それぞれ電気的に接続されている。
フォトセンサ106は、構成に必要なトランジスタが2つであり、構成に必要なトランジスタが3つ以上のフォトセンサと比較して、フォトセンサを設けるために必要となる面積は小さい。したがって、画素の開口率を損なうことなく、画素にフォトセンサを設けることができる。
次に、フォトセンサ読み出し回路109における画素1列分のフォトセンサ読み出し回路の構成について、図3に基づいて説明する。図3において、画素1列分のフォトセンサ読み出し回路300は、p型TFT301、保持容量302、を有する。また、p型TFT301のゲートはプリチャージ信号線303と、p型TFT301のソースまたはドレインの一方および保持容量302の一方の電極はフォトセンサ出力信号線211と、それぞれ電気的に接続されている。
フォトセンサ読み出し回路300は、画素104内におけるフォトセンサ106の動作に先立ち、フォトセンサ出力信号線211の電位を基準電位に設定する。ここでは、プリチャージ信号線303の電位を低電位”L”とすることで、フォトセンサ出力信号線211の電位を基準電圧である高電位に設定することができる。
保持容量302は、フォトセンサ出力信号線211の寄生容量が大きい場合には、設けなくてもよい。
なお、基準電位は、低電位とする構成も可能である。この場合、p型TFT301に換えてn型TFTを用いる。すると、プリチャージ信号線303の電位を高電位”H”とすることで、フォトセンサ出力信号線211の電位を基準電圧である低電位に設定することができる。
次に、フォトセンサ106の読み出し動作について、図4のタイミングチャートに基づいて説明する。図4において、信号401は、フォトダイオードリセット信号線208の電位に相当する。信号402は、ゲート信号線209の電位に相当する。信号403は、ゲート信号線213の電位に相当する。信号404は、フォトセンサ出力信号線211の電位に相当する。また、信号405は、図3におけるプリチャージ信号線303の電位に相当する。
時刻Aにおいて、フォトダイオードリセット信号線208の電位(信号401)を高電位”H”とすると、フォトダイオード204が導通し、トランジスタ205のゲートが接続されたゲート信号線213の電位(信号403)が高電位”H”となる。また、プリチャージ信号線303の電位(信号405)の電位を低電位”L”とすると、フォトセンサ出力信号線211の電位(信号404)は高電位”H”にプリチャージされる。
時刻Bにおいて、フォトダイオードリセット信号線208の電位(信号401)を低電位”L”とすると、フォトダイオード204の光電流により、トランジスタ205のゲートが接続されたゲート信号線213の電位(信号403)が低下し始める。フォトダイオード204は、光が照射されると光電流が増大するので、照射される光の量に応じてトランジスタ205のゲートが接続されたゲート信号線213の電位(信号403)は変化する。すなわち、トランジスタ205のソースとドレイン間の電流が変化する。
時刻Cにおいて、ゲート信号線209の電位(信号402)を高電位”H”とすると、トランジスタ206が導通し、フォトセンサ基準信号線212とフォトセンサ出力信号線211とが、トランジスタ205および206を介して導通する。すると、フォトセンサ出力信号線211の電位(信号404)は、低下していく。なお、時刻C以前に、プリチャージ信号線303の電位(信号405)の電位を高電位”H”とし、フォトセンサ出力信号線211のプリチャージを終了させておく。ここで、フォトセンサ出力信号線211の電位(信号404)が低下する速さは、トランジスタ205のソースとドレイン間の電流に依存する。すなわち、フォトダイオード204に照射されている光の量に応じて変化する。
時刻Dにおいて、ゲート信号線209の電位(信号402)を低電位”L”とすると、トランジスタ206が遮断され、フォトセンサ出力信号線211の電位(信号404)は、時刻D以後、一定値となる。ここで、一定値となる値は、フォトダイオード204に照射されている光の量に応じて変化する。したがって、フォトセンサ出力信号線211の電位を取得することで、フォトダイオード204に照射されている光の量を知ることができる。
なお、フォトダイオードリセット信号線208の電位およびゲート信号線209の電位は、トランジスタ205および206の導通、非導通を制御するために必要な電位とすることができる。
100 タッチパネル
101 画素回路
102 表示素子制御回路
103 フォトセンサ制御回路
104 画素
105 表示素子
106 フォトセンサ
107 表示素子駆動回路
108 表示素子駆動回路
109 フォトセンサ読み出し回路
110 フォトセンサ駆動回路
201 トランジスタ
202 保持容量
203 液晶素子
204 フォトダイオード
205 トランジスタ
206 トランジスタ
207 ゲート信号線
208 フォトダイオードリセット信号線
209 ゲート信号線
210 ビデオデータ信号線
211 フォトセンサ出力信号線
212 フォトセンサ基準信号線
213 ゲート信号線
300 回路
301 p型TFT
302 保持容量
303 プリチャージ信号線
401 信号
402 信号
403 信号
404 信号
405 信号
501 第1のトランジスタ
502 第2のトランジスタ
503 第3のトランジスタ
504 フォトダイオード
505 保持容量
506 高電位線
507 リセット信号線
508 低電位線
509 読み出し信号線
510 出力信号線
511 トランジスタ
512 フォトダイオード
513 保持容量
514 高電位線
515 読み出し信号線
516 リセット信号線
517 出力信号線

Claims (3)

  1. フォトダイオード、第1のトランジスタおよび第2のトランジスタを備えたフォトセンサであって、
    前記フォトダイオードは、一方の電極が第1の信号線に、他方の電極が前記第1のトランジスタのゲートに、それぞれ電気的に接続され、
    前記第1のトランジスタは、ソースまたはドレインの一方が第2の信号線に、ソースまたはドレインの他方が前記第2のトランジスタのソースまたはドレインの一方に、それぞれ電気的に接続され、
    前記第2のトランジスタは、ゲートが第3の信号線に、ソースまたはドレインの他方が第4の信号線に、それぞれ電気的に接続されていることを特徴とするフォトセンサ。
  2. 請求項1において、
    前記第1の信号線は、フォトダイオードリセット信号線であり、
    前記第2の信号線は、フォトセンサ基準信号線であり、
    前記第3の信号線は、ゲート信号線であり、
    前記第4の信号線は、フォトセンサ出力信号線であることを特徴とするフォトセンサ。
  3. 請求項1または請求項2に記載のフォトセンサを具備したタッチパネル。
JP2009193450A 2009-08-24 2009-08-24 フォトセンサ Expired - Fee Related JP5448258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009193450A JP5448258B2 (ja) 2009-08-24 2009-08-24 フォトセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009193450A JP5448258B2 (ja) 2009-08-24 2009-08-24 フォトセンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013264744A Division JP2014116608A (ja) 2013-12-23 2013-12-23 半導体装置及び表示装置

Publications (2)

Publication Number Publication Date
JP2011044107A true JP2011044107A (ja) 2011-03-03
JP5448258B2 JP5448258B2 (ja) 2014-03-19

Family

ID=43831477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009193450A Expired - Fee Related JP5448258B2 (ja) 2009-08-24 2009-08-24 フォトセンサ

Country Status (1)

Country Link
JP (1) JP5448258B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134728A (ja) * 2000-10-25 2002-05-10 Victor Co Of Japan Ltd Cmosイメージセンサ
JP2004158508A (ja) * 2002-11-01 2004-06-03 Texas Instr Japan Ltd 固体撮像装置
JP2005160024A (ja) * 2003-09-04 2005-06-16 Fillfactory Nv 画素構造のアレイ、および画素構造の行または列の選択方法
WO2009025223A1 (ja) * 2007-08-21 2009-02-26 Sharp Kabushiki Kaisha 表示装置
JP2009064074A (ja) * 2007-09-04 2009-03-26 Mitsubishi Electric Corp 入力装置
JP2009086565A (ja) * 2007-10-03 2009-04-23 Mitsubishi Electric Corp 光センサ内蔵表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134728A (ja) * 2000-10-25 2002-05-10 Victor Co Of Japan Ltd Cmosイメージセンサ
JP2004158508A (ja) * 2002-11-01 2004-06-03 Texas Instr Japan Ltd 固体撮像装置
JP2005160024A (ja) * 2003-09-04 2005-06-16 Fillfactory Nv 画素構造のアレイ、および画素構造の行または列の選択方法
WO2009025223A1 (ja) * 2007-08-21 2009-02-26 Sharp Kabushiki Kaisha 表示装置
JP2009064074A (ja) * 2007-09-04 2009-03-26 Mitsubishi Electric Corp 入力装置
JP2009086565A (ja) * 2007-10-03 2009-04-23 Mitsubishi Electric Corp 光センサ内蔵表示装置

Also Published As

Publication number Publication date
JP5448258B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
US10818226B2 (en) Pixel circuit, method for driving the same, and display apparatus
JP4604121B2 (ja) イメージセンサと組み合わされた表示デバイス
US20180151122A1 (en) Display driving unit circuit, driving method, display driving circuit and display device
KR101014019B1 (ko) 이미지 센서 및 디스플레이
US9123672B2 (en) Semiconductor device
CN101543059B (zh) 图像拾取装置和显示装置
KR101528147B1 (ko) 발광표시장치
CN105044955B (zh) 光电传感器及其驱动方法、阵列基板和显示装置
WO2009147914A1 (ja) 表示装置
WO2014205950A1 (zh) 有源矩阵有机发光二极管像素单元电路以及显示面板
JP4302346B2 (ja) 半導体装置、電子機器
CN109686301B (zh) 光感电路及其驱动方法、显示面板和显示装置
WO2018000927A1 (zh) 像素电路、半导体摄像头检测电路以及显示装置
WO2014205931A1 (zh) 有源矩阵有机发光二极管像素单元电路、显示面板以及电子产品
TWI408658B (zh) 畫素電路、具有畫素電路的顯示裝置以及操作畫素電路的方法
WO2019113947A1 (en) Amoled display panel having image scanning function
WO2010038513A1 (ja) 表示装置
JP2005173184A (ja) 表示装置及びその駆動制御方法
WO2010007890A1 (ja) 表示装置
CN113692613B (zh) 像素电路和像素控制方法
Lin et al. Optical pixel sensor of hydrogenated amorphous silicon thin-film transistor free of variations in ambient illumination
US20130113768A1 (en) Display device and drive method for same
JP5448258B2 (ja) フォトセンサ
JP4613562B2 (ja) アクティブマトリクス型液晶表示装置
JP2016127047A (ja) 表示装置用の光センサ画素回路および表示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Ref document number: 5448258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees