JP2011041033A - 固体撮像装置及びその固体撮像装置を備えた撮像装置、並びに固体撮像装置のデータ送信回路 - Google Patents

Abstract

【課題】目視等による断線検査に用いることができる撮像装置等を提供する。
【解決手段】撮像装置は、固体撮像装置と画像処理部とを備えており、伝送路によって接続されている。固体撮像装置はデータ送信部を備え、該データ送信部は、画素データの最上位ビットを書き換えるトグル生成回路と、送信側セレクタと、トグル生成回路及び送信側セレクタを制御する送信側制御部を備えている。送信側セレクタは、複数の入力端子と複数の出力端子を備えている。また、伝送路は、複数の伝送線を有し、それぞれ１つの出力端子に接続されている。送信側セレクタは、テストモード時に、送信側制御部の制御に基いて、各入力端子を、出力端子のいずれか１つに、互いの接続先が異なるように接続する。また、テストモード時に、最上位ビットのビット値は、トグル生成回路により所定値に書き換えられた後に１つの入力端子に入力される。
【選択図】図１

Description

本発明は、断線検査に用いることができる固体撮像装置及びその固体撮像装置を備えた撮像装置、並びに固体撮像装置のデータ送信回路に関する。

近年、カメラ付き携帯電話やデジタルカメラなどの撮像装置が普及している。これらの撮像装置には、ＣＭＯＳ型の固体撮像装置やＣＣＤ型の固体撮像装置が用いられている（特許文献１及び２参照）。

以下、図面を用いて従来のＣＭＯＳ型の固体撮像装置を備えた撮像装置を説明する。図１５は従来の撮像装置の構造を示す図である。

図１５に示す従来の撮像装置９０では、レンズ９１、ＣＭＯＳ型の固体撮像装置（イメージセンサ）９２、伝送路９３、画像処理部９４、出力デバイス９５を備えている。レンズ９１を介して取得された被写体の撮像光は、固体撮像装置９２による光電変換処理及び信号処理により画素データに変換される。画素データは、伝送路９３を介して画像処理部９４に伝送される。画像処理部９４に伝送された画素データは、所定の画像処理が施された後、出力デバイス９５（記録部や表示部）に出力される。

このような撮像装置のうち数百万画素の固体撮像装置を有するものでは、固体撮像装置９２と画像処理部９４間の伝送路９３として複数の伝送線が用いられ、画素データがパラレル伝送される。例えば、画素データが１０ビットの１０２４階調である場合、１０本の伝送線９３ａを用いて当該画素データが伝送される。また、当該画素データの他に、垂直同期信号、水平同期信号、クロック信号を送信するために、例えば３本の伝送線９３ａが用いられる。

ところで、上記のような撮像装置９０においては、固体撮像装置９２と画像処理部９４間の伝送線９３ａが断線していないことを確認するために、画像処理部９４において、固体撮像装置９２からの出力信号と予め設定した期待値との比較や、ＣＲＣコードを用いた誤り検出に基いて断線検査が行われていた。

特開２００５−３２８２１３号公報 特開２００９−８９０２９号公報

上記のような断線検査は画像処理部９４によって行われるものであるが、画像処理部９４から出力される画像の目視による断線検査や、画像検査装置による断線検査を行いたいという要望がある。

垂直同期信号、水平同期信号、クロック信号を伝送する伝送線９３ａが断線した場合は、画像処理部９４から出力される画像が大きく乱れるため、目視等により当該伝送線９３ａの断線を検出することができる。また、画素データを伝送する伝送線９３ａのうち、最上位ビットのビット値を伝送する伝送線９３ａが断線した場合についても、輝度値が大きく変化するために、目視等により伝送線の断線を検出することができる。

しかしながら、画素データを伝送する伝送線９３ａのうち、下位ビットのビット値を伝送する伝送線が断線した場合には、該下位ビットのビット値は輝度値への影響が少ない。そのため、画像処理部９４から出力される画像に対して目視等により伝送線の断線を検出することが困難であった。

本発明は、画素データを伝送する伝送路の断線検査を目視等により容易に行うことができる固体撮像装置及びその固体撮像装置を備えた撮像装置、並びに固体撮像装置のデータ送信回路を提供することを目的とする。

上記目的を達成するために、請求項１に係る発明は、それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、前記画素アレイ部の出力に応じたＮ（Ｎは２以上の整数）ビットの画素データを順次出力するデータ出力部と、前記Ｎビットの画素データを伝送路へ送信するデータ送信部と、を備え、前記データ出力部は、予め設定されたテスト用のＮビットの画素データと、前記画素アレイ部の出力に応じたＮビットの画素データとを選択して前記データ送信部へ出力し、前記データ送信部は、Ｎビットの画素データを入力するＮ個の入力端子と、Ｎ個の出力端子とを有し、前記Ｎ個の入力端子のそれぞれを互いに異なる前記出力端子に接続するセレクタと、前記Ｎ個の入力端子のうち、前記画素データの最上位ビットに対応する入力端子に入力するデータを、前記最上位ビットの画素データから所定値のデータへ切り替える切替器と、前記テスト用のＮビットの画素データが前記セレクタに入力されるテストモード時に、前記切替器を制御して前記最上位ビットに対応する入力端子に前記所定値のデータを入力すると共に、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に順次切り替える切替制御部と、を有する固体撮像装置とした。

また、請求項２に係る発明は、請求項１に記載の固体撮像装置において、前記切替器は、前記所定値を「１」とするデータと前記所定値を「０」とするデータとを選択して前記最上位ビットに対応する入力端子に入力可能であり、前記切替制御部は、前記テストモード時に、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に切り替えるごとに、前記切替器を制御して、前記所定値を「１」とするデータと前記所定値を「０」とするデータとを順に又は逆順に前記最上位ビットに対応する入力端子に入力することとした。

また、請求項３に係る発明は、請求項１又は２に記載の固体撮像装置において、前記切替制御部は、前記テスト用のＮビットの画素データが１フレーム分出力される期間に、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に順次Ｎ回切り替えることとした。

また、請求項４に係る発明は、請求項１又は２に記載の固体撮像装置において、前記切替制御部は、前記テスト用のＮビットの画素データが１以上のフレーム単位で出力されるごとに、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に順次切り替えることとした。

また、請求項５に係る発明は、請求項３又は４に記載の固体撮像装置において、前記データ出力部は、水平同期信号、垂直同期信号及びクロック信号を出力し、前記切替制御部は、前記テストモード時に、前記水平同期信号、前記垂直同期信号及び前記クロック信号に基いて、前記セレクタ及び前記切替器を制御することとした。

また、請求項６に係る発明は、請求項１〜５のいずれか１項に記載の固体撮像装置において、前記切替制御部は、前記画素アレイ部の出力に応じたＮビットの画素データが前記セレクタに入力される通常動作モード時に、前記セレクタを制御して、前記画素データの各ビットのデータを、順次異なる出力端子に順次切り替えることとした。

また、請求項７に係る発明は、請求項１〜６のいずれか１項に記載の固体撮像装置と、前記固体撮像装置の前記データ送信部から出力されるＮビットの画素データを伝送するＮ本の伝送線を有する伝送路と、前記伝送路を介して伝送されるＮビットの画素データの所定の画像処理を施す画像処理装置と、を備え、前記画像処理装置は、前記伝送路を介して、Ｎビットの画素データを受信するデータ受信部を備え、前記データ受信部は、Ｎビットの画素データを入力するＮ個の入力端子と、Ｎ個の出力端子とを有し、前記Ｎ個の入力端子のそれぞれを互いに異なる前記出力端子に接続するセレクタと、前記テストモード時に、前記データ送信部のセレクタにより順次変更されて送信される画素データのビット配列が、前記データ受信部のセレクタから一定のビット配列で出力されるように前記データ受信部のセレクタを制御する切替制御部と、を有する撮像装置とした。

また、請求項８に係る発明は、請求項７に記載の撮像装置において、前記データ送信部のセレクタは、予備出力端子を有し、前記データ受信部のセレクタは、前記予備出力端子と前記伝送路を介して接続された予備入力端子を有し、前記伝送路の複数の伝送線のうち、前記データ送信部のセレクタの出力端子が接続されている伝送線に断線が生じた場合に、その出力端子を前記予備出力端子で代用し、かつその出力端子の接続先となる前記データ受信部のセレクタの入力端子を前記予備入力端子で代用することとした。

また、請求項９に係る発明は、Ｎビットの画素データを入力するＮ個の入力端子と、Ｎ個の出力端子とを有し、前記Ｎ個の入力端子のそれぞれを互いに異なる前記出力端子に接続するセレクタと、前記Ｎ個の入力端子のうち、前記画素データの最上位ビットに対応する入力端子に入力するデータを、前記最上位ビットの画素データから所定値のデータへ切り替える切替器と、前記テスト用のＮビットの画素データが前記セレクタに入力されるテストモード時に、前記切替器を制御して前記最上位ビットに対応する入力端子に前記所定値のデータを入力すると共に、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に順次切り替える切替制御部と、を有するデータ送信回路とした。

本発明によれば、最上位ビットの画素データを所定値のデータに置き換え、その所定値のデータを送信する伝送線を切り替えることにより、伝送線の断線検査を目視等により容易に行うことができる固体撮像装置及びその固体撮像装置を備えた撮像装置、並びに固体撮像装置のデータ送信回路を提供することができる。

本発明の一実施形態に係る撮像装置の構成を示す図である。 トグル生成回路の回路図である。 送信側セレクタ回路の回路図である。 伝送線の状態及びトグル値と、画像処理部が受信する最上位ビットのビット値との関係を示した説明図である。 伝送線の状態を示した説明図である。 表示部の表示画像の例を示した説明図である。 最上位ビットのビット値が伝送される伝送線と表示画像との関係を示す説明図である。 テストモード時の撮像装置の動作を示すタイミングチャートである。 フレーム番号と、最上位ビットのビット値が伝送される伝送線と、トグル値の関係を示す説明図である。 テストモード時の撮像装置の動作を示すタイミングチャートである。 水平ライン番号と、最上位ビットのビット値が伝送される伝送線と、トグル値との関係を示す説明図である。 表示部の表示例を示す説明図である。 第２通常動作モード時の撮像装置の動作を示すタイミングチャートである。 予備端子及び予備伝送線を有する撮像装置のブロック図である。 従来の撮像装置の構造を示す図である。

以下、発明を実施するための形態（以下、「実施形態」とする）について説明する。なお、説明は以下の順序で行う。
１．第１実施形態
２．第２実施形態
３．その他の実施形態

［１．第１実施形態］
以下、本発明の第１実施形態に係る撮像装置について、図面を参照して具体的に説明する。

［１−１．撮像装置の具体的構成］
第１実施形態に係る撮像装置１は、不図示のレンズを介して取得された被写体の撮像光を処理して画像データとして出力する撮像装置である。この撮像装置１は、図１に示すように、固体撮像装置（イメージセンサ）２と、伝送路３と、画像処理部４とを備えている。固体撮像装置２は、画像データを構成する各画素データを、伝送路３を介して画像処理部４に送信する。画素データは複数ビットで表現され、各ビットのデータは、伝送路３を構成する複数の伝送線のうちいずれか１つの伝送線を介して伝送される。画像処理部４は、受信した画素データに処理を行う。

また、撮像装置１は、伝送路３を構成する各伝送線の断線を検査するための構成を固体撮像装置２及び画像処理部４内に設けている。また、撮像装置１には、断線の有無を目視させるために表示部５０を接続している。なお、断線の有無の確認を画像検査装置で行う場合には、表示部５０の代わりに、画像検査装置を接続するように構成する。

以上のように構成されることにより、撮像装置１は、不図示のレンズを介して取得された被写体の撮像光を画像データとして所定のデバイスに出力する「通常動作モード」と、伝送路３を構成する各伝送線の断線を検査する「テストモード（断線検査モード）」の２つのモードを有する。また、「通常動作モード」は、後述の「第１通常動作モード」と「第２通常動作モード」を有する。なお、各モードの切り替えは、不図示のボタン等によって行うことができる。また、撮像装置１の図示しないインターフェイスを介して、外部装置から各モードの切り替えを行うようにしてもよい。

［１−２．固体撮像装置］
次に、固体撮像装置２の具体的構成について説明する。図１に示すように、固体撮像装置２は、画素アレイ部２１、テストデータ生成部２２、送信側信号処理部２３、データ送信部２４を備えている。

画素アレイ部２１は、不図示のレンズを介して取得された被写体の撮像光を光電変換して蓄積する複数の画素を備えている（例えば、数百万画素）。また、各画素は２次元方向に配置される。また、各画素が蓄積する電荷信号は、画素アレイ部２１のＡ／Ｄ変換器によりデジタル信号に変換して送信側信号処理部２３に出力される。

テストデータ生成部２２は、断線検査に用いられる画像を表示部５０に表示するためのデータ（以下、「テストデータ」という）を記憶しており、このテストデータは、テストモード時に送信側信号処理部２３に出力される。

送信側信号処理部２３は、画素アレイ部２１から受信したデジタル信号に対して、画素配列に応じたデータの並び替え、欠陥の補正、ノイズ補正、Sub-Sampling等の信号処理を行う。そして、このように信号処理を行った後に、所定の出力フォーマット（例えば、ＲＡＷ１０、ＲＡＷ８、圧縮８ｂｉｔ等）のＮ（Ｎは２以上の整数）ビットの画素データ（以下、「撮像画素データ」とも呼ぶ。）に変換する。なお、所定の出力フォーマットに変換する処理については公知であるので、詳細な説明は省略する。

また、送信側信号処理部２３は、テストデータ生成部２２から受信したテストデータを上記所定のフォーマットの画素データ（以下、「テスト画素データ」とも呼ぶ。）に変換する。これにより、テスト画素データもＮビットの画素データとなる。

送信側信号処理部２３は、上記変換した撮像画素データとテスト画素データとを選択してデータ送信部２４に出力する。すなわち、送信側信号処理部２３は、データ出力部として、通常動作モード時には、上記変換した撮像画素データをデータ送信部２４に順次出力し、テストモード時には、上記変換したテスト画素データを選択してデータ送信部２４に順次出力する。このとき、送信側信号処理部２３は、撮像画素データやテスト画素データを画像データとするために必要な水平同期信号、垂直同期信号及びクロック信号も、画像処理部４に送信する。なお、クロック信号は、画素データ、水平同期信号及び垂直同期信号の基準となる信号であり、画像処理部４において、このクロック信号を基準クロックとして画素データ、水平同期信号及び垂直同期信号を受信する。

データ送信部２４は、受信した画素データをそのまま、または、当該画素データのうち最上位ビットのデータを所定値のデータに切り替えて伝送路３を介して画像処理部４に伝送する。なお、画像処理部４の詳細については後述する。

本実施形態においては、送信側信号処理部２３から出力される画素データは、非負の１０ビットデータとする。すなわち、画素データが（１１１１１１１１１１）となっている場合に最も明るくなり、（００００００００００）となっている場合に最も暗くなる。

［１−３．画像処理部］
次に、画像処理部４について説明する。画像処理部４は、画像処理装置として、伝送路３を介して取得した固体撮像装置２が出力した画素データを処理するものである。
図１に示すように、画像処理部４は、データ受信部４１と受信側信号処理部４２とを備えている。

データ受信部４１は、データ送信部２４から出力された画素データの各ビットのビット値を受信する。

受信側信号処理部４２は、送信側信号処理部２３から出力された水平同期信号、垂直同期信号、クロック信号の各信号を受信する。さらに、受信側信号処理部４２は、データ受信部４１が受信した画素データの各画素のビット値を受信する。そして、受信側信号処理部４２は、垂直同期信号、水平同期信号、クロック信号に基いて、受信した画素データに所定の画像処理を行って画像データを生成する。受信側信号処理部４２は、通常動作モード時においては、撮像装置１が有する不図示の出力デバイス（記憶部、ディスプレイ）や表示部５０に画像データを出力し、テストモード時には、表示部５０に画像データを出力する。なお、受信側信号処理部４２が表示部５０に出力する信号として画像データではなく、コンポジット映像信号などであってもよい。

［１−４．データ送信部及びデータ受信部の具体的構成］
次に、本実施形態に係る撮像装置１の特徴的部分である、固体撮像装置２のデータ送信部２４と画像処理部４のデータ受信部４１の構成について説明する。

このデータ送信部２４とデータ受信部４１とは、テストモード時に伝送路３の断線検査を目視等により容易に行うために設けられたものであり、以下具体的に説明する。

（データ送信部の具体的構成）
まず、データ送信部２４の具体的構成について説明する。

図１に示すように、データ送信部２４は、送信側セレクタ回路２５、トグル生成回路２６、及び送信側制御部２７を備えている。送信側制御部２７は、切替制御部として、データ送信部２４から出力される垂直同期信号、水平同期信号及びクロック信号に基いて、送信側セレクタ回路２５及びトグル生成回路２６を制御する。

トグル生成回路２６は、切替器として、送信側セレクタ回路２５の入力端子ｓ９と送信側信号処理部２３との間、すなわち入力端子ｓ９の前段に配置され、送信側制御部２７からの制御信号に基いて、入力端子ｓ９へデータを出力する。トグル生成回路２６は、入力端子ｓ９へ出力するデータとして、画素データの最上位ビットのデータと、所定値のデータとを切り替えることができる。ここでは、所定値のデータを、「０」のデータと「１」のデータとしており、トグル生成回路２６は、最上位ビットの画素データを「０」または「１」に書き換えることになる。

図２は、トグル生成回路２６の回路図を示している。同図に示すように、トグル生成回路２６と送信側制御部２７とは、２本の制御線ＣＬ１及びＣＬ２によって接続されている。

制御線ＣＬ１は、通常動作モードまたはテストモードのいずれかを示す制御信号を送信するためのものである。送信側制御部２７から制御線ＣＬ１に「通常動作モード」を示す制御信号が出力されたとき、トグル生成回路２６は、端子ｋ０と端子ｋ４を接続し、画素アレイ部２１から出力された画素データの最上位ビットのデータがそのまま入力端子ｓ９へ出力する。一方、送信側制御部２７から制御線ＣＬ１に「テストモード」を示す制御信号が出力されたとき、トグル生成回路２６は、端子ｋ１または端子ｋ２と端子ｋ４とを接続し、「１」のデータまたは「０」のデータを入力端子ｓ９に出力する。

制御線ＣＬ２は、トグル生成回路２６が出力するデータ（以下、「トグル値」ともいう。）を制御する制御信号を送信するためのものである。例えば、送信側制御部２７から制御線ＣＬ２に「１」を示す制御信号が出力されたとき、端子ｋ１と端子ｋ４とを接続し、「１」のデータを入力端子ｓ９に出力する。また、送信側制御部２７から制御線ＣＬ２に「０」を示す制御信号が出力されたとき、端子ｋ２と端子ｋ４とを接続し、「０」のデータを入力端子ｓ９に出力する。

送信側セレクタ回路２５は、画素データのビット数に応じた複数の入力端子ｓ９〜ｓ０を備え、各入力端子ｓ９〜ｓ０は、送信側信号処理部２３から出力される１０ビットの画素データのそれぞれのビットに対応している。また、送信側セレクタ回路２５は、画素データのビット数に応じた複数の出力端子ｔ９〜ｔ０を備え、各出力端子ｔ９〜ｔ０は、伝送路３の伝送線Ｌ９〜Ｌ０に接続されている。

送信側セレクタ回路２５は、入力端子ｓ９〜ｓ０と出力端子ｔ９〜ｔ０との接続関係を変更するための回路であり、１０入力１０出力のセレクタである。この送信側セレクタ回路２５は、図３に示すように、１０入力１出力のセレクタＳＬ９〜ＳＬ０から構成され、送信側制御部２７からの制御信号に基いて、各入力端子を、それぞれ出力端子ｔ９〜ｔ０のいずれか１つに、互いの接続先が異なるように接続する。

送信側制御部２７は、送信側セレクタ回路２５及びトグル生成回路２６を制御することにより、送信側セレクタ回路２５の入力端子ｓ９〜ｓ０と出力端子ｔ９〜ｔ０の接続関係を制御し、さらに、入力端子ｓ９に入力するデータを制御する。

送信側制御部２７は、テストモード時または第２通常動作モードのとき、クロック信号、水平同期信号及び垂直同期信号に基いて、トグル生成回路２６及び送信側セレクタ回路２５へそれぞれ出力する制御信号を生成する。

さらに、送信側制御部２７は、テストモードのときには、制御線ＣＬ１に「テストモード」を示す制御信号を出力し、さらに、制御線ＣＬ２に「１」を示す制御信号と「０」を示す制御信号とを切り替えながら出力する。送信側制御部２７は、垂直同期信号の同期パルスが入力され、その後に水平同期信号の同期パルスが入力されたタイミングで制御線ＣＬ２に入力する制御信号を切り替える。特に、送信側制御部２７は、送信側セレクタ回路２５を制御するタイミングで、制御線ＣＬ２に出力する制御信号を切り替え、その後、送信側セレクタ回路２５を制御する次のタイミングまでの間に、制御線ＣＬ２に出力する制御信号を切り替える。このように、送信側制御部２７は、テストモードにおいて、一定時間（以下、「第１の所定時間」という）ごとに制御線ＣＬ２に出力する制御信号を切り替える。

また、送信側制御部２７は、例えば、テストモードが開始されて最初に垂直同期信号の同期パルスが入力され、その後に水平同期信号の同期パルスが入力されたときに、送信側セレクタ回路２５を制御する。送信側セレクタ回路２５の制御は、画素データが送信側信号処理部２３から出力されない水平ブランキング期間内に行われる。送信側制御部２７は、その後は、例えば、垂直同期信号の複数回の同期パルスが入力され、その後に水平同期信号の同期パルスが入力されるごとに、送信側セレクタ回路２５を制御する。このように、送信側制御部２７は、テストモードにおいて、一定時間（以下、「第２の所定時間」という）ごとに送信側セレクタ回路２５を制御する。

また、送信側制御部２７は、例えば、第２通常動作モードが開始されて最初に垂直同期信号の同期パルスが入力され、その後に水平同期信号の同期パルスが入力されたときに、送信側セレクタ回路２５を制御する。送信側セレクタ回路２５の制御は、画素データが送信側信号処理部２３から出力されない水平ブランキング期間内に行われる。送信側制御部２７は、その後は、水平同期信号の同期パルスが入力されるごとに、送信側セレクタ回路２５を制御する。このように、送信側制御部２７は、第２通常動作モードにおいて、水平同期信号が発生するごとに送信側セレクタ回路２５を制御する。

一方、送信側制御部２７は、第１通常動作モード時や第２通常動作モード時には、制御線ＣＬ１に「通常動作モード」を示す制御信号を出力する。

（データ受信部の具体的構成）
次に、データ受信部４１の具体的構成について説明する。図１に示すように、データ受信部４１は、受信側セレクタ回路４３と受信側制御部４４とを備えている。

受信側セレクタ回路４３は、画素データのビット数に応じた複数の入力端子ｕ９〜ｕ０を備え、各入力端子ｕ９〜ｕ０は、伝送路３の伝送線Ｌ９〜Ｌ０に接続されている。これにより、データ送信部２４の送信側セレクタ回路２５の出力端子ｔ９〜ｔ０とデータ受信部４１の受信側セレクタ回路４３の入力端子ｕ９〜ｕ０が、各伝送線Ｌ９〜Ｌ０を介して接続される。

また、受信側セレクタ回路４３は、画素データのビット数に応じた複数の出力端子ｖ９〜ｖ０を備え、各出力端子ｖ９〜ｖ０は、受信側信号処理部４２に接続されている。

この受信側セレクタ回路４３は、送信側セレクタ回路２５と同様に、１０入力１出力のセレクタから構成される。そして、受信側セレクタ回路４３は、受信側制御部４４からの制御信号に基いて、各入力端子ｕ９〜ｕ０を、それぞれ出力端子ｖ９〜ｖ０のいずれかに、互いの接続先が異なるように接続する。

受信側制御部４４は、受信側セレクタ回路４３を制御することにより、受信側セレクタ回路４３の入力端子ｕ９〜ｕ０と出力端子ｖ９〜ｖ０の接続関係を制御する。

受信側制御部４４は、テストモード時または第２通常動作モードのとき、クロック信号、水平同期信号及び垂直同期信号に基いて、受信側セレクタ回路４３へ出力する制御信号を生成する。

例えば、受信側制御部４４は、送信側制御部２７と同様に、テストモードが開始されて最初に垂直同期信号の同期パルスが入力され、その後に水平同期信号の同期パルスが入力されたときに、受信側セレクタ回路４３を制御する。受信側セレクタ回路４３の制御は、画素データが送信側信号処理部２３から出力されない水平ブランキング期間内に行われる。受信側制御部４４は、その後は、例えば、垂直同期信号の複数回の同期パルスが入力され、その後に水平同期信号の同期パルスが入力されるごとに、受信側セレクタ回路４３を制御する。

また、受信側制御部４４は、例えば、テストモードが開始されて最初に垂直同期信号の同期パルスが入力され、その後に水平同期信号の同期パルスが入力されたときに、受信側セレクタ回路４３を制御する。受信側セレクタ回路４３の制御は、画素データが送信側信号処理部２３から出力されない水平ブランキング期間内に行われる。受信側制御部４４は、その後は、水平同期信号の同期パルスが入力されるごとに、受信側セレクタ回路４３を制御する。

このように受信側制御部４４は、送信側制御部２７が送信側セレクタ回路２５を制御するタイミングと同じタイミングで、受信側セレクタ回路４３を制御することで、送信側セレクタ回路２５で変更された画素データのビット配列を一定の配列にする。

ここでは、送信側セレクタ回路２５における（入力端子）−（出力端子）の接続関係と、データ受信部４１の受信側セレクタ回路４３における（出力端子）−（入力端子）との接続関係とが同じになるように制御される。例えば、送信側セレクタ回路２５の入力端子ｓ９〜ｓ０にビット配列が［９，８，７，６，５，４，３，２，１，０］の画素データが入力されたとする（なお、［ ］内の数字はビット位置を示す。［ ］内において、９が最上位ビットで０が最下位ビットである。）。また、送信側セレクタ回路２５によりビット配列が［２，１，０，９，８，７，６，５，４，３］へ変更されて、画素データが出力端子ｔ９〜ｔ０へ出力されたとする。このとき、受信側セレクタ回路４３の入力端子ｕ９〜ｕ０にはビット配列が［２，１，０，９，８，７，６，５，４，３］の画素データが入力される。受信側セレクタ回路４３は、受信側制御部４４からの制御信号に基いて、一定のビット配列［９，８，７，６，５，４，３，２，１，０］の画素データを出力端子ｖ９〜ｖ０から出力する。すなわち、図１に示すように、送信側セレクタ回路２５において、入力端子ｓ９と出力端子ｔ６とが接続されている場合には、受信側セレクタ回路４３において、入力端子ｕ６と出力端子ｖ９とが接続されることになる。

［１−５．送信側制御部及び受信側制御部の具体的な動作］
以下、各モードにおける送信側制御部２７及び受信側制御部４４の具体的な動作について説明する。

（第１通常動作モード）
まず、第１通常動作モードについて説明する。第１通常動作モードでは、送信側セレクタ回路２５の入力端子と出力端子との接続関係は変化せず、固定されたままである。

また、送信側制御部２７は、トグル生成回路２６に対し、制御線ＣＬ１を介して「通常モード」を示す制御信号を送信する。トグル生成回路２６は、この制御信号を受信すると、画素アレイ部２１からのデータを入力端子ｓ９に出力するように、端子ｋ０と端子ｋ４を接続する（図２参照）。これにより、画素アレイ部２１から出力された最上位ビットのデータが、入力端子ｓ９に入力される。また、送信側制御部２７は、第１通常動作モード中に「テストモード」を指示する制御信号を送信しないために、第１通常動作モード中は、画素アレイ部２１から出力された最上ビットのデータが常に入力端子ｓ９に入力される。

また、送信側制御部２７は、第１通常動作モードが設定されたときに、送信側セレクタ回路２５に、各入力端子と各出力端子との接続関係を設定する制御信号を送信する。例えば、入力端子ｓ９〜ｓ０が、それぞれ出力端子ｔ９〜ｔ０と接続することを指示する制御信号を送信する。このとき、送信側制御部２７は、各入力端子ｓ９〜ｓ０を、それぞれ出力端子ｔ９〜ｔ０のいずれか１つに、互いの接続先が異なるように接続する。ここでは、接続される入力端子と出力端子とが、（ｓ９，ｔ９），（ｓ８，ｔ８），（ｓ７，ｔ７），（ｓ６，ｔ６），（ｓ５，ｔ５），（ｓ４，ｔ４），（ｓ３，ｔ３），（ｓ２，ｔ２），（ｓ１，ｔ１），（ｓ０，ｔ０）となるように送信側セレクタ回路２５を制御する。なお、入力端子ｓ９〜ｓ０と出力端子ｔ９〜ｔ０の接続関係は、各入力端子ｓ９〜ｓ０を、それぞれ出力端子ｔ９〜ｔ０のいずれか１つに、互いの接続先が異なるように接続するのであれば、どのような接続関係であってもよい。また、送信側制御部２７は、第１通常動作モード中に接続関係を変更するための制御信号を送信しないために、第１通常動作モード中は、入力端子と出力端子との接続関係は固定されている。

したがって、第１通常動作モードのとき、例えば、送信側セレクタ回路２５の入力端子ｓ９〜ｓ０にビット配列が［９，８，７，６，５，４，３，２，１，０］の画素データが入力されたとする。このとき、送信側セレクタ回路２５の出力端子ｔ９〜ｔ０から伝送線Ｌ９〜Ｌ０へビット配列が［９，８，７，６，５，４，３，２，１，０］の画素データが出力される。

これにより、第１通常動作モード中では、画素アレイ部２１から出力される画素データの各ビットのデータが送信される伝送線が固定されることになる。

また、受信側制御部４４は、受信側セレクタ回路４３における（出力端子）−（入力端子）との接続関係と、送信側セレクタ回路２５における（入力端子）−（出力端子）の接続関係とが同じになるように、受信側セレクタ回路４３を制御する。ここでは、第１通常動作モードにおいて、伝送線Ｌ９〜Ｌ０で伝送される画素データのビット配列が［９，８，７，６，５，４，３，２，１，０］である。したがって、受信側セレクタ回路４３の入力端子ｕ９〜ｕ０にはビット配列が［９，８，７，６，５，４，３，２，１，０］の画素データが入力される。受信側セレクタ回路４３は、受信側制御部４４からの制御信号に基いて、一定のビット配列［９，８，７，６，５，４，３，２，１，０］の画素データを出力端子ｖ９〜ｖ０から出力する。なお、第１通常動作モード中は、受信側セレクタ回路４３における上記接続関係は固定される。

これにより、第１通常動作モードでは、送信側信号処理部２３から出力される各ビットの画素データは常に同じ伝送線によって伝送される。したがって、第１通常動作モード中に送信側セレクタ回路２５及び受信側セレクタ回路４３を制御する必要がない。その結果、送信側制御部２７及び受信側制御部４４の処理量を削減することができる。

（テストモード）
次に、テストモードについて説明する。このテストモードは、表示画像の輝度値に最も影響を及ぼす最上位ビットを「１」と「０」とで強制的に切り替え、表示画像を目視等することによって各伝送線Ｌ９〜Ｌ０の断線を検査するモードである。

まず、このテストモード時の動作原理を図４〜図７を参照して、説明する。図４は伝送線の状態及びトグル値と、画像処理部４が受信する最上位ビットの画素データとの関係を示した図であり、図５は、伝送線の状態を示した説明図であり、図６は、表示部５０の表示画像を示した説明図である。また、図７は、伝送線Ｌ７が断線し画像処理部４でＨｉｇｈ側に縮退しているときの表示画像を示している。

このテストモードでは、最上位ビットの画素データが「１」のときは表示画像は比較的明るい画像であり、「０」のときは表示画像は比較的暗い画像となることに着目している。

最上位ビットの画素データが伝送される伝送線（以下、「最上位ビット伝送線」とする）が断線しておらず正常なとき（図５（Ａ）参照）には、固体撮像装置２から出力される最上位ビットの画素データが画像処理部４で受信される。したがって、このとき、最上位ビットの画素データが「１」のときは表示部５０の表示画像は比較的明るい画像となり、最上位ビットの画素データが「０」のときは表示部５０の表示画像は比較的暗い画像となる（図６（Ａ）参照）。

一方、最上位ビット伝送線に断線があり、画像処理部４でＨｉｇｈ側に縮退している場合（図５（Ｂ）参照）、固体撮像装置２から出力される最上位ビットの画素データに関係なく、画像処理部４は最上位ビットの画素データを「１」と受信する。したがって、このとき、表示部５０には、明るい画像が継続して表示される（図６（Ｂ）参照）。

また、最上位ビット伝送線に断線があり、画像処理部４でＬｏｗ側に縮退している場合（図５（C）参照）、固体撮像装置２から出力される最上位ビットの画素データに関係なく、画像処理部４は最上位ビットの画素データとして「０」を受信する。これにより、表示部５０には、暗い画像が継続して表示される（図６（Ｃ）参照）。

そこで、本実施形態に係る撮像装置１では、テストモードにおいて、送信側制御部２７が、トグル生成回路２６を制御して、最上位ビットのデータを「１」と「０」とで切り替えるようにしている。そして、このときの表示部５０に表示される画像を目視等により確認することで、最上位ビット伝送線の断線を検査可能としている。

さらに、テストモードにおいて、送信側制御部２７が送信側セレクタ回路２５を制御して、最上位ビット伝送線を切り替えるようにしている。すなわち、各伝送線Ｌ９〜Ｌ０を所定期間ごとに順次最上位ビット伝送線として選択し、選択した伝送線に対して最上位ビットのデータを「１」と「０」とで切り替える。このとき、伝送線Ｌ９〜Ｌ０に断線がなければ、表示部５０には、明るい画像と暗い画像とが交互に表示される。一方、伝送線Ｌ９〜Ｌ０のいずれかに断線があったときには、上記所定期間の間で明るい画像と暗い画像とに変化しない。

例えば、伝送線Ｌ９から伝送線Ｌ０まで順番に最上位ビット伝送線を切り替えつつ、各伝送線毎に最上位ビットのデータを「１」と「０」とで切り替えていったとする。このとき、伝送線Ｌ７が断線し画像処理部４でＨｉｇｈ側に縮退していれば、図７に示すように、伝送線Ｌ７を最上位ビット伝送線としたときに、表示部５０に明るい画像が継続して表示される。

このように、画像の変化が不規則なタイミングを特定することにより、いずれの伝送線が断線しているかを認識することができる。

次に、テストモードの具体的動作について説明する。固体撮像装置２は、テストモードに設定されると、テストデータ生成部２２からテストデータを出力し、送信側信号処理部２３によりテスト画素データに変換し、このテスト画素データをデータ送信部２４へ出力する。このテスト画素データとして、例えば、輝度値が０である［００００００００００］が用いられる。

送信側制御部２７は、テストモードが設定されたときに、トグル生成回路２６に対し、制御線ＣＬ１を介して「テストモード」を示す制御信号を送信する。同時に、送信側制御部２７は、トグル生成回路２６に対し、制御線ＣＬ２を介して「０」または「１」を示す制御信号を送信する。また、送信側制御部２７は、テストモード中、「０」を示す制御信号と「１」を示す制御信号を、第１の所定時間ごとに順次切り替えて送信する。トグル生成回路２６は、制御線ＣＬ１及び制御線ＣＬ２を介して入力された信号に基いて、「０」または「１」を入力端子ｓ９に出力するように、端子ｋ１または端子ｋ２を端子ｋ４に接続する（図２参照）。

これにより、入力端子ｓ９へ入力される最上位ビットのデータが、第１の所定時間ごとに「１」と「０」に順次切り替わる。

また、送信側制御部２７は、各入力端子と各出力端子との接続関係を指示するための制御信号を送信する。その後、第２の所定時間ごとに、送信側セレクタ回路２５に対し、各入力端子と各出力端子との接続関係を指示するための制御信号を送信する。

このとき、送信側制御部２７は、第２の所定時間ごとに、送信側セレクタ回路２５を制御して、各入力端子ｓ９〜ｓ０の接続先が順次異なる出力端子となるように切り替える。例えば、入力端子ｓ９の接続先の接続端子が、ｔ９→ｔ８→ｔ７→ｔ６→ｔ５→ｔ４→ｔ３→ｔ２→ｔ１→ｔ０となるように順次切り替える。

これにより、各入力端子と各出力端子との接続関係が第２の所定時間ごとに変化し、その結果、最上位ビットのデータが送信される伝送線が第２の所定時間ごとに変化する。また、第２の所定時間は、ここでは、第１の所定時間に対して２倍の時間とするが、例えば、第１の所定時間に対して４倍の時間又は８倍の時間などであってもよく、これにより、目視での検査で断線の判定を容易に行うことができる。

このように構成することにより、例えば、トグル値が「０」から「１」に変化するごとに、最上位ビットのデータが送信される伝送線を変化させることができる。この結果、すべての伝送線Ｌ９〜Ｌ０に最上位ビットのデータを送信することができる。

また、最上位ビットが伝送される伝送線が変化する場合、送信側信号処理部２３から出力されたビット配列と受信側信号処理部４２に入力されるビット配列とを同じにする必要がある。

そこで、受信側制御部４４は、テストモードが設定されたときに、クロック信号、水平同期信号及び垂直同期信号に基いて、送信側セレクタ回路２５における（入力端子）−（出力端子）の接続関係と同期をとるために受信側セレクタ回路４３を制御する。すなわち、受信側制御部４４は、受信側セレクタ回路４３に対し、送信側セレクタ回路２５における（入力端子）−（出力端子）の接続関係と受信側セレクタ回路４３における（出力端子）−（入力端子）の接続関係とが同じとするために制御信号を送信する。その後、第２の所定時間ごとに、受信側制御部４４は、上記両接続関係が一致するように、受信側セレクタ回路４３に制御信号を送信する。

例えば、画素データのビット配列が［９，８，７，６，５，４，３，２，１，０］の画素データが入力端子ｓ９〜ｓ０に入力され、送信側セレクタ回路２５により出力端子ｔ９〜ｔ０へ出力される画素データのビット配列が［３，２，１，０，９，８，７，６，５，４］へ変更されたとする。このとき、受信側セレクタ回路４３の入力端子ｕ９〜ｕ０にはビット配列が［３，２，１，０，９，８，７，６，５，４］の画素データが入力される。受信側セレクタ回路４３は、受信側制御部４４からの制御信号に基いて、一定のビット配列［９，８，７，６，５，４，３，２，１，０］の画像データを出力端子ｖ９〜ｖ０から出力する。また、例えば、出力端子ｔ９〜ｔ０へ出力される画素データのビット配列が［５，４，３，２，１，０，９，８，７，６］へ変更されときも同様に、一定のビット配列［９，８，７，６，５，４，３，２，１，０］の画像データを出力端子ｖ９〜ｖ０から出力する。

これにより、送信側信号処理部２３から出力されたビット配列と受信側信号処理部４２に入力されるビット配列とを同じにすることができる。

なお、第１の所定時間及び第２の所定時間は適宜設定することができる。例えば、送信側制御部２７は、テスト用の画素データが１以上のフレーム単位で出力されるごとに、送信側セレクタ回路２５を制御して最上位ビットに対応する入力端子の接続先を異なる出力端子に順次切り替えることができる。

例えば、第１の所定時間を５フレーム分の表示時間とし、第２の所定時間を１０フレーム分の表示時間とすることができる。この場合、送信側制御部２７は、垂直同期信号が５回出力されるごとに、トグル生成回路２６に対し、「０」を示す制御信号と「１」を示す制御信号とを切り替えて出力する。また、送信側制御部２７は、垂直同期信号が１０回出力されるごとに、トグル生成回路２６に対し、入力端子と出力端子の接続関係を変化させるための制御信号を出力する。

図８は、テストモード時の撮像装置１の動作を示すタイミングチャートである。図８は、明るい画像と暗い画像との切り替わりが目視できるように、５フレームごとにトグル値が変化し、また、１０フレームごとに送信側セレクタ回路２５の各入力端子と各出力端子との接続関係の変更動作が行われた場合を示している。

なお、図８では、２０フレームごとに最上位ビットのビット値が入力される入力端子ｓ９の接続先を、出力端子ｔ９→ｔ８→ｔ７→ … ｔ０→ｔ９と変化させている。また、他の入力端子についても同様に、入力端子ｓｎを、出力端子ｔｎ→ｔ（ｎ−１）→ｔ（ｎ−２）→ … →ｔｎ（なお、ｎは０→９のように変化）と変化させている。図９は、このように制御した場合の、フレーム番号と、最上位ビットが伝送される伝送線と、トグル値との関係を示している。

なお、上述したトグル生成回路２６及び送信側セレクタ回路２５の動作タイミングは単なる一例である。また、入力端子ｓ９が接続される出力端子の変化パターンについても単なる一例である。

また、上述した例においては、所定数のフレーム単位で、トグル生成回路２６及び送信側信号処理部２３の動作タイミングを制御したが、１フレーム内で、トグル生成回路２６及び送信側信号処理部２３の動作タイミングを制御してもよい。この場合、表示部５０の一画面において、各伝送線の状態を示すことができる。なお、このとき、受信側制御部４４は、所定数のフレーム単位での動作のときと同様に、受信側セレクタ回路４３を制御して、一定のビット配列の画像データを出力端子ｖ９〜ｖ０から出力する。

例えば、表示部５０に表示する画像の水平ライン数を２０ｎとする。このとき、送信側制御部２７は、図１０に示すように、ｎ個の水平ライン単位に、トグル生成回路２６が出力する最上位ビットのビット値を変化させ、２ｎ個の垂直同期信号ごとに入力端子と出力端子との接続関係を変化させるように構成する。なお、図１１には、このように制御した場合の、水平ライン番号と、最上位ビットのビット値が伝送される伝送線と、トグル値との関係を示している。

具体的には、送信側制御部２７は、テストモードが開始されて最初に垂直同期信号の同期パルスが入力され、その後に水平同期信号の同期パルスが入力されたときに、送信側セレクタ回路２５を制御する。送信側セレクタ回路２５の制御は、画素データが送信側信号処理部２３から出力されない水平ブランキング期間内に行われる。送信側制御部２７は、その後は、例えば、水平同期信号のｎ回の同期パルスが入力されるごとに、送信側セレクタ回路２５を制御する。

また、送信側制御部２７は、テストモードのときには、制御線ＣＬ１に「テストモード」を示す制御信号を出力し、さらに、制御線ＣＬ２に「１」を示す制御信号と「０」を示す制御信号とを切り替えながら出力する。送信側制御部２７は、垂直同期信号の同期パルスが入力され、その後に水平同期信号の同期パルスが入力されたタイミングで制御線ＣＬ２に入力する制御信号を切り替える。特に、送信側制御部２７は、送信側セレクタ回路２５を制御するタイミングで、制御線ＣＬ２に出力する制御信号を切り替え、その後、送信側セレクタ回路２５を制御する次のタイミングまでの間に、制御線ＣＬ２に出力する制御信号を切り替える。

これにより、送信側制御部２７は、テスト画素データが１フレーム分出力される期間に、送信側セレクタ回路２５を制御して最上位ビットに対応する入力端子の接続先を異なる出力端子に順次１０回切り替えることができる。

図１２（Ａ），（Ｂ）は、図１０に示すように制御されたときにおける表示部５０の表示例を示している。図１２（Ａ）は、いずれの伝送線も断線していない場合における表示部５０の表示例を示している。一方、図１２（Ｂ）は、伝送線Ｌ７が断線しＨｉｇｈ側に縮退している場合における表示部５０の表示例を示している。この図では、伝送線Ｌ７に対する領域で画像の明るさが変化していないため、当該伝送線Ｌ７が断線していることを示している。
なお、図１２に示すように、表示部５０の左側領域に、伝送線を示す数字を表示するように構成することにより、目視を容易に行うことができる。また、この処理は、受信側信号処理部４２によって行われる。

以上説明したテストモードでは、最上位ビットのデータが周期的に変化し、また、当該最上位ビットのデータが送信される伝送線も周期的に変化する。したがって、表示画像の明るさが周期的に変化していない時間を特定することにより、断線が発生している伝送線及び伝送線の状態を目視等で確認することができる。

（第２通常動作モード）
次に、第２通常動作モードについて説明する。第２通常動作モードでは、送信側セレクタ回路２５の入力端子と出力端子との接続関係が時間によって変化することにより、各ビットのデータが送信される伝送線が時間によって変化する。

画素アレイ部２１から出力される画素データは、撮像条件によってビットごとに反転率に偏りがある。例えば、輝度値がほぼ一定の場合においては、画像の変化は画素データの下位ビット側に反映されることになる。そして、撮像条件によっては、長期間にわたって使用されるうちに、反転率の高い画素データが出力される固体撮像装置２の出力端子（図示せず）の劣化が進み、撮像装置の寿命に影響する。そのため、各ビットのデータを送信する伝送線を固定させずに、変化させることが望ましい。なお、ここで、固体撮像装置２の出力端子とは、伝送路３の伝送線Ｌ９〜Ｌ０に直接接続される端子を意味する。したがって、送信側セレクタ回路２５の出力端子ｔ９〜ｔ０が伝送路３の伝送線Ｌ９〜Ｌ０に直接接続されているときには、出力端子ｔ９〜ｔ０が固体撮像装置２の出力端子である。

送信側制御部２７は、第２通常動作モードが設定されたときに、トグル生成回路２６に対し、制御線ＣＬ１を介して「通常モード」を示す制御信号を送信する。トグル生成回路２６は、この制御信号を受信すると、画素アレイ部２１からのデータを入力端子ｓ９に出力するように、端子ｋ０と端子ｋ４を接続する（図２参照）。これにより、画素アレイ部２１から出力された最上位ビットのデータが、入力端子ｓ９に入力される。また、送信側制御部２７は、第１通常動作モード中に「テストモード」を指示する制御信号を送信しないために、第１通常動作モード中は、画素アレイ部２１から出力された最上位ビットのデータが常に入力端子ｓ９に入力される。

また、送信側制御部２７は、第２通常動作モードが設定されると、水平同期信号が発生するごとに、送信側セレクタ回路２５の各入力端子と各出力端子との接続関係を変化させるための制御信号を、送信側セレクタ回路２５に送信する。送信側セレクタ回路２５は、この制御信号に基いて、各入力端子と各出力端子との接続関係を変更する。送信側制御部２７は、水平同期信号が出力された直後の水平ブランキング期間中に上記制御信号を送信する。したがって、各伝送線に伝送される有効な画素データに影響を与えることなく、上記接続関係を変更することができる。なお、このとき、テストモード時と同様に、受信側制御部４４は、受信側セレクタ回路４３を制御して、一定のビット配列の画像データを出力端子ｖ９〜ｖ０から出力する。

図１３は、第２通常動作モード時の撮像装置の動作を示すタイミングチャートである。図１３に示すように、水平同期信号が発生するごとに、送信側制御部２７は、送信側セレクタ回路２５の各入力端子と各出力端子との接続関係が変化している。これにより、通常動作モードにおいても、画素データの各ビットのビット値が伝送される伝送線を所定のタイミングで切り替えることにより、各端子の反転率を均等化し、端子の劣化速度を均等にすることができる。なお、１ライン単位で送信側セレクタ回路２５を制御するのではなく、複数ライン単位やフレーム単位で送信側セレクタ回路２５を制御するようにしてもよい。

以上説明したとおり、第１実施形態によれば、受信側信号処理部４２から出力される画素の輝度値に最も影響を与える最上位ビットのビット値を伝送する伝送線を切り換える。また、当該最上位ビットのビット値を変化させる。これにより、いずれの伝送線においても断線が発生していない状態と、いずれかの伝送線において断線が発生している状態とでは、受信側信号処理部４２から出力される画像が異なるので、目視等により断線検査を行うことができる。

なお、上述においては、受信側セレクタ回路４３を設け、送信側セレクタ回路２５で画素データのビット配列が変わった場合でも、受信側信号処理部４２において一定のビット配列の画素データが入力されるようにしたが、必ずしも受信側セレクタ回路４３を設ける必要はない。すなわち、受信側信号処理部４２にそのまま伝送線Ｌ９〜Ｌ０の画素データを入力し、受信側信号処理部４２での信号処理により、受信側信号処理部４２内で画素データのビット配列を正しい配列に戻すようにしてもよい。このとき、受信側信号処理部４２は、クロック信号、水平同期信号及び垂直同期信号に基き、画素データのビット配列に対する変更のタイミングを検出する。

また、上述においては、画像処理部４側では、クロック信号、水平同期信号及び垂直同期信号に基き、画素データのビット配列に対する変更のタイミングを検出するようにしたが、これに限られない。例えば、送信側制御部２７が専用の伝送線を介して、画素データのビット配列に対する変更のタイミングを画像処理部４側に通知するようにしてもよい。

また、本実施形態では、送信側制御部２７は、各セレクタＳＬ９〜ＳＬ０に制御信号を直接送信しているが、送信側セレクタ回路２５にセレクタ制御部を備え、送信側制御部２７がセレクタ制御部に制御信号を送信するように構成してもよい。例えば、送信側制御部２７はセレクタ制御部に１０種類のパターン信号の中から選択したパターン信号を送信し、セレクタ制御部がこのパターン信号に基いて各セレクタＳＬ９〜ＳＬ０に制御信号を送信するように構成してもよい。入力端子ｓ９〜ｓ０に入力される画素データのビット配列が［９，８，７，６，５，４，３，２，１，０］とすると、パターン信号が［５］の場合、出力端子ｔ９〜ｔ０に出力する画素データのビット配列をが［３，２，１，０，９，８，７，６，５，４］とする。また、パターン信号が［８］の場合、出力端子ｔ９〜ｔ０に出力する画素データのビット配列をが［６，５，４，３，２，１，０，９，８，７］とする。

このように、送信側セレクタ回路２５は、送信側制御部２７からの制御により、入力端子ｓ９〜ｓ０のそれぞれを互いに異なる出力端子ｔ９〜ｔ０に接続し、さらに、入力端子ｓ９〜ｓ０の接続先を異なる出力端子ｔ９〜ｔ０に順次切り替えることができれば、どのような構成であってもよい。

［２．第２実施形態］
以下、本発明の第２実施形態に係る撮像装置について、図面を参照して具体的に説明する。第２実施形態に係る撮像装置１’の基本的な構成は、上述した第１実施形態に係る撮像装置の構成と同じであるが、いずれかの伝送線に断線が検出された場合であっても物理的な修理を不要としている。

より具体的には、図１４に示すように、撮像装置１’では、送信側セレクタ回路２５’が予備出力端子ｗ０及びｗ１を備え、伝送路３’が予備伝送線Ｍ１及びＭ０と備えている。また、受信側セレクタ回路４３’が予備入力端子ｙ１及びｙ０を備えている。この送信側セレクタ回路２５’は、１０入力１２出力のセレクタであり、例えば、１０入力１出力のセレクタが各出力端子（出力端子ｔ９〜ｔ０、予備伝送線Ｍ１及びＭ０）に対応させて、１２個配置して構成される。また、受信側セレクタ回路４３’は、１２入力１０出力のセレクタであり、例えば、１２入力１出力のセレクタが各伝送線Ｌ９〜Ｌ０に対応させて、１０個配置して構成される。

そして、伝送線Ｌ９〜Ｌ０のうち、いずれかの伝送線で断線が検出されると、当該断線された伝送線は用いられず、当該伝送線の代わりに、予備入力端子等が用いられる。図１４は、伝送線Ｌ７が断線したために、送信側セレクタ回路２５’の出力端子ｔ７の代わりに予備出力端子ｗ０が用いられている。また、伝送線Ｌ７の代わりに、予備伝送線Ｍ０が用いられ、受信側セレクタ回路４３の入力端子ｕ７の代わりに、予備入力端子ｙ０が用いられている。このとき、例えば、送信側セレクタ回路２５’では、１０入力１出力の１２個のセレクタのうち、断線した伝送線に接続されるセレクタは動作させないようにする。また、受信側セレクタ回路４３’は、１２入力１出力の１０個のセレクタのうち、断線した伝送線に接続されるセレクタは動作させないようにする。

なお、図１４においては、予備出力端子等の個数はそれぞれ２個であるが、この数は特に限定されない。また、複数の予備出力端子等のうち、どの予備出力端子等を用いるかは適宜選択することができる。例えば、ユーザが選択してもよく、また、送信側制御部２７が選択してもよい。

以上説明したとおり、第２実施形態によれば、いずれかの伝送線に断線が検出された場合であっても、当該伝送線の代わりに用いられる予備伝送線、当該予備伝送線に接続される入出力端子を有しているので、物理的な修理が不要となる。

［３．その他の実施形態］
本発明に係る実施の形態について具体的に説明したが、本発明は上述した実施の形態に限定されるものではなく、本発明の技術的思想に基く各種の変形が可能である。

上述の第１〜第３実施形態では、本発明をＣＭＯＳ型の固体撮像装置に適用した例を説明したが、ＣＣＤ型の固体撮像装置に適用してもよい。例えば、ＣＣＤ型の固体撮像装置におけるＡＦＥ−ＤＳＰ間の伝送に適用してもよい。また、その他の電子機器におけるデータ伝送に適用してもよい。

また、上述の各実施形態では、送信側セレクタ回路２５に入力する最上位ビットのビット値をトグル生成回路２６で制御したが、テストデータ生成部２２内部に、輝度値の異なる複数の画像を記憶しておき、それらの画像を切り替えて出力するように構成してもよい。また、送信側制御部２７が受信側セレクタ回路４３を制御するように構成してもよい。

１ 撮像装置
２ 固体撮像装置
３ 伝送路
４ 画像処理部
２４ データ送信部（データ送信回路）
２５ 送信側セレクタ回路
２６ トグル生成回路
２７ 送信側制御部
４１ データ受信部
４３ 受信側セレクタ回路
４４ 受信側制御部

Claims (9)

1. それぞれ光電変換部を有する複数の画素を２次元方向に配置した画素アレイ部と、
   前記画素アレイ部の出力に応じたＮ（Ｎは２以上の整数）ビットの画素データを順次出力するデータ出力部と、
   前記Ｎビットの画素データを伝送路へ送信するデータ送信部と、を備え、
   前記データ出力部は、予め設定されたテスト用のＮビットの画素データと、前記画素アレイ部の出力に応じたＮビットの画素データとを選択して前記データ送信部へ出力し、
   前記データ送信部は、
   Ｎビットの画素データを入力するＮ個の入力端子と、Ｎ個の出力端子とを有し、前記Ｎ個の入力端子のそれぞれを互いに異なる前記出力端子に接続するセレクタと、
   前記Ｎ個の入力端子のうち、前記画素データの最上位ビットに対応する入力端子に入力するデータを、前記最上位ビットの画素データから所定値のデータへ切り替える切替器と、
   前記テスト用のＮビットの画素データが前記セレクタに入力されるテストモード時に、前記切替器を制御して前記最上位ビットに対応する入力端子に前記所定値のデータを入力すると共に、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に順次切り替える切替制御部と、を有する固体撮像装置。
2. 前記切替器は、前記所定値を「１」とするデータと前記所定値を「０」とするデータとを選択して前記最上位ビットに対応する入力端子に入力可能であり、
   前記切替制御部は、前記テストモード時に、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に切り替えるごとに、前記切替器を制御して、前記所定値を「１」とするデータと前記所定値を「０」とするデータとを順に又は逆順に前記最上位ビットに対応する入力端子に入力する請求項１に記載の固体撮像装置。
3. 前記切替制御部は、前記テスト用のＮビットの画素データが１フレーム分出力される期間に、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に順次Ｎ回切り替える請求項１又は２に記載の固体撮像装置。
4. 前記切替制御部は、前記テスト用のＮビットの画素データが１以上のフレーム単位で出力されるごとに、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に順次切り替える請求項１又は２に記載の固体撮像装置。
5. 前記データ出力部は、水平同期信号、垂直同期信号及びクロック信号を出力し、
   前記切替制御部は、前記テストモード時に、前記水平同期信号、前記垂直同期信号及び前記クロック信号に基いて、前記セレクタ及び前記切替器を制御する請求項３又は４に記載の固体撮像装置。
6. 前記切替制御部は、前記画素アレイ部の出力に応じたＮビットの画素データが前記セレクタに入力される通常動作モード時に、前記セレクタを制御して、前記画素データの各ビットのデータを、順次異なる出力端子に順次切り替える請求項１〜５のいずれか１項に記載の固体撮像装置。
7. 請求項１〜６のいずれか１項に記載の固体撮像装置と、
   前記固体撮像装置の前記データ送信部から出力されるＮビットの画素データを伝送するＮ本の伝送線を有する伝送路と、
   前記伝送路を介して伝送されるＮビットの画素データの所定の画像処理を施す画像処理装置と、を備え、
   前記画像処理装置は、
   前記伝送路を介して、Ｎビットの画素データを受信するデータ受信部を備え、
   前記データ受信部は、
   Ｎビットの画素データを入力するＮ個の入力端子と、Ｎ個の出力端子とを有し、前記Ｎ個の入力端子のそれぞれを互いに異なる前記出力端子に接続するセレクタと、
   前記テストモード時に、前記データ送信部のセレクタにより順次変更されて送信される画素データのビット配列が、前記データ受信部のセレクタから一定のビット配列で出力されるように前記データ受信部のセレクタを制御する切替制御部と、を有する撮像装置。
8. 前記データ送信部のセレクタは、予備出力端子を有し、
   前記データ受信部のセレクタは、前記予備出力端子と前記伝送路を介して接続された予備入力端子を有し、
   前記伝送路の複数の伝送線のうち、前記データ送信部のセレクタの出力端子が接続されている伝送線に断線が生じた場合に、その出力端子を前記予備出力端子で代用し、かつその出力端子の接続先となる前記データ受信部のセレクタの入力端子を前記予備入力端子で代用する請求項７に記載の撮像装置。
9. Ｎビットの画素データを入力するＮ個の入力端子と、Ｎ個の出力端子とを有し、前記Ｎ個の入力端子のそれぞれを互いに異なる前記出力端子に接続するセレクタと、
   前記Ｎ個の入力端子のうち、前記画素データの最上位ビットに対応する入力端子に入力するデータを、前記最上位ビットの画素データから所定値のデータへ切り替える切替器と、
   前記テスト用のＮビットの画素データが前記セレクタに入力されるテストモード時に、前記切替器を制御して前記最上位ビットに対応する入力端子に前記所定値のデータを入力すると共に、前記セレクタを制御して前記最上位ビットに対応する入力端子の接続先を異なる出力端子に順次切り替える切替制御部と、を有するデータ送信回路。

Images