JP2011040511A - Method of grinding wafer - Google Patents
Method of grinding wafer Download PDFInfo
- Publication number
- JP2011040511A JP2011040511A JP2009185418A JP2009185418A JP2011040511A JP 2011040511 A JP2011040511 A JP 2011040511A JP 2009185418 A JP2009185418 A JP 2009185418A JP 2009185418 A JP2009185418 A JP 2009185418A JP 2011040511 A JP2011040511 A JP 2011040511A
- Authority
- JP
- Japan
- Prior art keywords
- grinding
- wafer
- current value
- load current
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 68
- 235000012431 wafers Nutrition 0.000 description 103
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Images
Abstract
Description
本発明は、表面に複数の半導体回路を有し、各半導体回路は所定の深さに埋設された複数の埋め込み電極を備えた半導体ウエーハの裏面を研削して、全ての埋め込み電極をウエーハの裏面に表出させるウエーハの研削方法に関する。 The present invention has a plurality of semiconductor circuits on the surface, and each semiconductor circuit grinds the back surface of a semiconductor wafer having a plurality of embedded electrodes embedded at a predetermined depth, and all the embedded electrodes are ground on the back surface of the wafer. The present invention relates to a method for grinding a wafer to be exposed.
近年、半導体デバイスの高集積化、高密化、小型化、薄型化を達成するために、MCP(マルチ・チップ・パッケージ)やSIP(システム・イン・パッケージ)といった複数の半導体チップを積層した積層型半導体パッケージが提案されている。 In recent years, in order to achieve high integration, high density, miniaturization, and thinning of semiconductor devices, a stacked type in which a plurality of semiconductor chips such as MCP (multi-chip package) and SIP (system in package) are stacked. Semiconductor packages have been proposed.
このような積層型半導体パッケージは、インターポーザと呼ばれるパッケージ基板上に複数の半導体チップを積層することで形成される。一般的には、インターポーザと半導体チップの電極同士、或いは複数積層した半導体チップの電極同士を、金線ワイヤで電気的に結線した後、半導体チップをインターポーザに樹脂でモールド封止することで積層型半導体パッケージが製造される。 Such a stacked semiconductor package is formed by stacking a plurality of semiconductor chips on a package substrate called an interposer. In general, the interposer and the semiconductor chip electrodes, or the electrodes of the stacked semiconductor chips are electrically connected with a gold wire, and then the semiconductor chip is molded and sealed with resin to the interposer. A semiconductor package is manufactured.
ところがこの方法では、半導体チップの電極にボンディングされた金線ワイヤは、半導体チップの外周余剰領域に張り出す形となるために、パッケージサイズは半導体チップよりも大きくなってしまうという問題があった。 However, in this method, since the gold wire bonded to the electrode of the semiconductor chip protrudes to the outer peripheral surplus region of the semiconductor chip, there is a problem that the package size becomes larger than the semiconductor chip.
また、樹脂でモールド封止する際に金線ワイヤが変形して断線や短絡が生じたり、モールド樹脂中に残存した空気が加熱時に膨張して半導体パッケージの破損を招いたりするという問題があった。 In addition, when the mold is sealed with the resin, the wire wire is deformed to cause a disconnection or a short circuit, or the air remaining in the mold resin expands upon heating and causes damage to the semiconductor package. .
そこで、半導体チップ内に、半導体チップを厚み方向に貫通して半導体チップの電極に接続する貫通電極を設け、半導体チップを積層するとともに貫通電極を接合させて電気的に結線する技術が提案されている(例えば、特開2005−136187号公報参照)。 Therefore, a technique has been proposed in which a through electrode is provided in the semiconductor chip to penetrate the semiconductor chip in the thickness direction and connected to the electrode of the semiconductor chip, and the semiconductor chips are stacked and the through electrodes are joined to each other for electrical connection. (For example, refer to JP-A-2005-136187).
この方法では、シリコンウエーハの表面に複数の半導体回路が形成され、各半導体回路からは半導体回路の電極に接続されてシリコンウエーハの裏面側に伸長する複数の埋め込み電極が形成されたウエーハを利用する。 In this method, a plurality of semiconductor circuits are formed on the surface of the silicon wafer, and each semiconductor circuit uses a wafer in which a plurality of embedded electrodes connected to the electrodes of the semiconductor circuit and extending on the back side of the silicon wafer are formed. .
埋め込み電極は半導体チップの仕上がり厚さ以上の高さを有し、研削装置でウエーハの裏面を研削して半導体チップの仕上がり厚さへ薄肉化するとともに、埋め込み電極をウエーハの表面に表出させる。その後、シリコンウエーハだけを選択的にエッチングすることでウエーハの裏面から埋め込み電極の先端を突出させ貫通電極とする。 The embedded electrode has a height equal to or higher than the finished thickness of the semiconductor chip, and the back surface of the wafer is ground by a grinding device to reduce the thickness to the finished thickness of the semiconductor chip, and the embedded electrode is exposed on the surface of the wafer. Thereafter, by selectively etching only the silicon wafer, the tip of the embedded electrode protrudes from the back surface of the wafer to form a through electrode.
ところが、ウエーハによっては埋め込み電極の高さにばらつきがあり、チップの仕上がり厚みまでウエーハを研削してもウエーハ裏面に表出しない埋め込み電極がある場合がある。 However, depending on the wafer, the height of the embedded electrode varies, and there may be an embedded electrode that does not appear on the back surface of the wafer even if the wafer is ground to the finished thickness of the chip.
ウエーハ裏面に表出しない埋め込み電極がある状態で選択的エッチングを施すと、突出する貫通電極の先端高さがばらつき、半導体チップへと分割して他の半導体チップと積層させた際に導通不良が生じてしまうという問題がある。 If selective etching is performed with a buried electrode that does not appear on the backside of the wafer, the tip height of the protruding through electrode varies, and conduction failure occurs when divided into semiconductor chips and stacked with other semiconductor chips. There is a problem that it occurs.
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、全ての埋め込み電極をウエーハ裏面に確実に表出させることが可能なウエーハの研削方法を提供することである。 The present invention has been made in view of these points, and an object of the present invention is to provide a wafer grinding method capable of reliably exposing all the embedded electrodes on the back surface of the wafer. .
本発明によると、表面に格子状に形成された複数の分割予定ラインによって区画された各領域にそれぞれ半導体回路が形成され、該各半導体回路からウエーハの仕上がり厚さ以上の深さに至る複数の埋め込み電極が埋設されたウエーハの裏面を研削して、全ての埋め込み電極をウエーハ裏面に表出させるウエーハの研削方法であって、ウエーハを保持するチャックテーブルと、該チャックテーブルに保持されたウエーハを研削する研削砥石を有する研削ホイールと、該研削ホイールが装着されるスピンドル及び該スピンドルを回転駆動するモータとを含む研削手段と、該研削手段を研削送りする研削送り手段とを備えた研削装置を用いて、ウエーハの裏面を研削した際に、全ての該埋め込み電極がウエーハの裏面に表出したときの該モータの負荷電流値を所定負荷電流値として予め記憶しておく所定負荷電流値記憶ステップと、ウエーハの表面に保護部材を配設する表面保護ステップと、該チャックテーブルでウエーハの該保護部材が配設された側を吸引保持する保持ステップと、該研削手段を研削送りして該チャックテーブルで保持されたウエーハの裏面を研削するとともに、研削中の該モータの負荷電流値を計測する裏面研削・負荷電流値計測ステップと、研削中の該モータの負荷電流値が該所定負荷電流値に達したか否かを判定する負荷電流値判定ステップと、該モータの負荷電流値が該所定負荷電流値に達した際に研削送りを停止する研削送り停止ステップと、を具備したことを特徴とするウエーハの研削方法が提供される。 According to the present invention, a semiconductor circuit is formed in each region defined by a plurality of division lines formed in a lattice pattern on the surface, and a plurality of semiconductor circuits from the semiconductor circuit to a depth equal to or greater than the finished thickness of the wafer. A wafer grinding method for grinding a back surface of a wafer in which embedded electrodes are embedded and exposing all embedded electrodes on the back surface of the wafer, comprising: a chuck table for holding a wafer; and a wafer held on the chuck table. A grinding apparatus comprising: a grinding wheel having a grinding wheel for grinding; a grinding means including a spindle on which the grinding wheel is mounted and a motor for rotationally driving the spindle; and a grinding feed means for grinding and feeding the grinding means. When the back surface of the wafer is ground, all the embedded electrodes are exposed to the back surface of the wafer. A predetermined load current value storing step for preliminarily storing the load current value as a predetermined load current value; a surface protection step for disposing a protective member on the surface of the wafer; and the protective member for the wafer on the chuck table. A holding step for sucking and holding the other side, and grinding and feeding the grinding means to grind the back surface of the wafer held by the chuck table and measuring the load current value of the motor during grinding. A value measuring step, a load current value determining step for determining whether or not the load current value of the motor being ground has reached the predetermined load current value, and the load current value of the motor has reached the predetermined load current value There is provided a grinding method for a wafer, characterized by comprising a grinding feed stop step for stopping the grinding feed at the time.
本発明によると、予め全ての埋め込み電極が研削によってウエーハ裏面に表出したときのスピンドルモータの負荷電流値を予め所定負荷電流値として記憶しておき、研削中のスピンドルモータ負荷電流値を計測しつつ研削手段を研削送りしてウエーハ裏面を研削し、スピンドルモータ負荷電流値が記憶した所定負荷電流値に達した際に、研削送りを停止するよう制御するため、全ての埋め込み電極をウエーハ裏面に確実に表出させることができる。 According to the present invention, the load current value of the spindle motor when all the embedded electrodes are exposed to the back surface of the wafer by grinding is stored in advance as a predetermined load current value, and the spindle motor load current value during grinding is measured. In order to control the grinding feed to stop when the spindle motor load current reaches the stored load current value by grinding and feeding the grinding means, all embedded electrodes are placed on the wafer back side. It can be surely expressed.
以下、本発明実施形態のウエーハの研削方法を図面を参照して詳細に説明する。図1は所定の厚さに加工される前の半導体ウエーハ11の斜視図である。図1に示す半導体ウエーハ11は、例えば厚さが700μmのシリコンウエーハから成っており、表面11aに複数のストリート(分割予定ライン)13が格子状に形成されているとともに、該複数のストリート13によって区画された複数の領域にIC、LSI等の半導体回路15が形成されている。
Hereinafter, a wafer grinding method according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a perspective view of a
このように構成された半導体ウエーハ11は、半導体回路15が形成されているデバイス領域17と、デバイス領域17を囲繞する外周余剰領域19を備えている。また、半導体ウエーハ11の外周には、シリコンウエーハの結晶方位を示すマークとしてのノッチ21が形成されている。
The
図2を参照すると、半導体ウエーハ11の模式的断面図が示されている。半導体ウエーハ2に形成された各半導体回路15からは半導体デバイスの仕上がり厚さt1以上の深さに埋設された複数の埋め込み電極25が裏面11b側に伸長している。
Referring to FIG. 2, a schematic cross-sectional view of the
半導体ウエーハ11の裏面11bを研削する前に、半導体ウエーハ11の表面11aには、保護テープ貼着工程により保護テープ23が貼着される。従って、半導体ウエーハ11の表面11aは、保護テープ23によって保護され、図3に示すように裏面11bが露出する形態となる。図4は表面に保護テープ23が貼着された半導体ウエーハ11の模式的断面図を示している。
Before grinding the
以下、このように構成された半導体ウエーハ11の裏面11bを研削して全ての埋め込み電極25を裏面11bに表出させるのに適した研削装置2を図5を参照して説明する。4は研削装置2のハウジング(ベース)であり、ハウジング4の後方には二つのコラム6a,6bが垂直に立設されている。
Hereinafter, a grinding apparatus 2 suitable for grinding the
コラム6aには、上下方向に伸びる一対のガイドレール(一本のみ図示)8が固定されている。この一対のガイドレール8に沿って粗研削ユニット10が上下方向に移動可能に装着されている。粗研削ユニット10は、そのハウジング20が一対のガイドレール8に沿って上下方向に移動する移動基台12に取り付けられている。
A pair of guide rails (only one is shown) 8 extending in the vertical direction is fixed to the
粗研削ユニット10は、ハウジング20と、ハウジング20中に回転可能に収容された図示しないスピンドルと、スピンドルを回転駆動するサーボモータ22と、スピンドルの先端に固定された複数の粗研削用の研削砥石26を有する研削ホイール24を含んでいる。
The
粗研削ユニット10は、粗研削ユニット10を一対の案内レール8に沿って上下方向に移動するボールねじ14とパルスモータ16とから構成される粗研削ユニット移動機構18を備えている。パルスモータ16をパルス駆動すると、ボールねじ14が回転し、移動基台12が上下方向に移動される。
The
他方のコラム6bにも、上下方向に伸びる一対のガイドレール(一本のみ図示)19が固定されている。この一対のガイドレール19に沿って仕上げ研削ユニット28が上下方向に移動可能に装着されている。
A pair of guide rails 19 (only one is shown) 19 extending in the vertical direction are also fixed to the
仕上げ研削ユニット28は、そのハウジング36が一対のガイドレール19に沿って上下方向に移動する図示しない移動基台に取り付けられている。仕上げ研削ユニット28は、ハウジング36と、ハウジング36中に回転可能に収容された図示しないスピンドルと、スピンドルを回転駆動するサーボモータ38と、スピンドルの先端に固定された仕上げ研削用の研削砥石42を有する研削ホイール40を含んでいる。
The
仕上げ研削ユニット28は、仕上げ研削ユニット28を一対の案内レール19に沿って上下方向に移動するボールねじ30とパルスモータ32とから構成される仕上げ研削ユニット移動機構34を備えている。パルスモータ32を駆動すると、ボールねじ30が回転し、仕上げ研削ユニット28が上下方向に移動される。
The
研削装置2は、コラム6a,6bの前側においてハウジング4の上面と略面一となるように配設されたターンテーブル44を具備している。ターンテーブル44は比較的大径の円盤状に形成されており、図示しない回転駆動機構によって矢印45で示す方向に回転される。
The grinding device 2 includes a
ターンテーブル44には、互いに円周方向に120°離間して3個のチャックテーブル46が水平面内で回転可能に配置されている。チャックテーブル46は、ポーラスセラミック材によって円盤状に形成された吸着チャックを有しており、吸着チャックの保持面上に載置されたウエーハを真空吸引手段を作動することにより吸引保持する。
On the
ターンテーブル44に配設された3個のチャックテーブル46は、ターンテーブル44が適宜回転することにより、ウエーハ搬入・搬出領域A、粗研削加工領域B、仕上げ研削加工領域C、及びウエーハ搬入・搬出領域Aに順次移動される。
The three chuck tables 46 arranged on the
ハウジング4の前側部分には、ウエーハカセット50と、リンク51及びハンド52を有するウエーハ搬送ロボット54と、複数の位置決めピン58を有する位置決めテーブル56と、ウエーハ搬入機構(ローディングアーム)60と、ウエーハ搬出機構(アンローディングアーム)62と、研削されたウエーハを洗浄及びスピン乾燥するスピンナ洗浄装置64と、スピンナ洗浄装置64で洗浄及びスピン乾燥された研削後のウエーハを収容する収容カセット66が配設されている。
In the front portion of the housing 4, a
図5に示したスピンナ洗浄装置64には、研削された半導体ウエーハ11を吸引保持して回転する半導体ウエーハ11より小径のスピンナテーブル68が装着されている。70はスピンナ洗浄装置64のカバーである。
A
次に図6乃至図10を参照して、本発明実施形態に係るウエーハの研削方法について詳細に説明する。図6のフローチャートを参照すると、本発明実施形態の研削方法では、まずステップS10で、全ての埋め込み電極25がウエーハ裏面に表出する際のモータ38の負荷電流値を所定負荷電流値として予めメモリに記憶しておく。
Next, a wafer grinding method according to an embodiment of the present invention will be described in detail with reference to FIGS. Referring to the flowchart of FIG. 6, in the grinding method according to the embodiment of the present invention, first, in step S10, the load current value of the
即ち、本発明の研削方法を実施する前に、半導体ウエーハ11の裏面11bを所定厚さ(埋め込み電極25が裏面に表出しない厚さ)まで粗研削ユニット10で研削し、次いで仕上げ研削ユニット28を用いて半導体ウエーハ11の裏面11bを仕上げ研削する。
That is, before carrying out the grinding method of the present invention, the
この仕上げ研削では、埋め込み電極25をシリコンと同時に研削することになるので、モータの負荷電流値は図7に示すように、研削する埋め込み電極25の数が増えるにつれて段階的に増加し、全ての埋め込み電極25が裏面11bに表出すると負荷電流値は所定値I0で一定となる。この負荷電流値を所定負荷電流値I0としてメモリに記憶する。
In this finish grinding, since the embedded
即ち、埋め込み電極25は銅又は銅ダングステンから形成されているため、シリコンよりも研削が困難である。よって、研削する埋め込み電極25の数が増えるにつれて、モータの負荷電流値は段階的に増加する。
That is, since the embedded
半導体ウエーハ11の表面には半導体回路15が形成されているため、ステップS11で半導体ウエーハ11の表面に保護テープ23を貼着する。保護テープ23に変わって、ガラスやシリコン等のサブストレートをウエーハ11の表面に貼着してもよい。
Since the
このように表面に保護テープ23の貼着された半導体ウエーハ11は、ウエーハカセット50中に複数枚収容されて、ウエーハカセット50がベース4上に載置される。ウエーハカセット50中に収容された半導体ウエーハは、ウエーハ搬送ロボット54の上下動作及び進退動作によって搬送され、ウエーハ位置決めテーブル56に載置される。
A plurality of the
ウエーハ位置決めテーブル56に載置されたウエーハは、複数の位置決めピン58によって中心合わせが行われた後、ローディングアーム60の旋回動作によって、ウエーハ搬入・搬出領域Aに位置せしめられているチャックテーブル46上に載置され、チャックテーブル46によって吸引保持される。即ち、ここで図8に示すステップS12の保持ステップが実行される。
The wafer placed on the wafer positioning table 56 is centered by a plurality of positioning pins 58 and then turned on the chuck table 46 positioned in the wafer loading / unloading area A by the turning operation of the
次いで、ターンテーブル44が反時計回り方向に120度回転されて、ウエーハを保持したチャックテーブル46が粗研削加工領域Bに位置づけられる。このように位置づけられたウエーハに対してチャックテーブル46を例えば300rpmで回転しつつ、研削ホイール24をチャックテーブル46と同一方向に例えば6000rpmで回転させるとともに、粗研削ユニット移動機構18を作動して粗研削用の研削砥石26をウエーハの裏面に接触させる。
Next, the
そして、研削ホイール24を所定の研削送り速度で下方に所定量研削送りして、ステップS13の粗研削を実施する。接触式又は非接触式の厚みゲージによってウエーハの厚みを測定しながらウエーハを所望の厚み、即ち埋め込み電極25がウエーハ11の裏面11bに表出する寸前の厚みに研削する。
Then, the grinding
粗研削が終了したウエーハを保持したチャックテーブル46は、ターンテーブル44を反時計回りに120度回転することにより、仕上げ研削加工領域Cに位置づけられ、仕上げ研削砥石42を有する仕上げ研削ユニット28による仕上げ研削が実施される。この仕上げ研削では、モータ38の負荷電流値を計測しながら裏面研削を行うため、ステップS14の裏面研削・負荷電流値計測ステップを実施することになる。
The chuck table 46 holding the wafer after the rough grinding is positioned in the finish grinding region C by rotating the
図9(A)は仕上げ研削時のチャックテーブル46に保持されたウエーハ11と仕上げ研削ユニット28との関係を示す斜視図であり、図9(B)はその正面図を示している。仕上げ研削ユニット28のハウジング36中には、モータ38により回転駆動されるスピンドル37が収容されており、スピンドル37の先端にはホイールマウント39が固定されている。このホイールマウント39に対して、仕上げ研削用の研削砥石42を有する研削ホイール40が着脱可能に装着されている。
FIG. 9A is a perspective view showing the relationship between the
この裏面研削・負荷電流値計測ステップでは、粗研削ユニット10による粗研削と同様に、チャックテーブル46を矢印a方向に例えば300rpmで回転しつつ、研削ホイール40を矢印b方向に例えば6000rpmで回転させるとともに、仕上げ研削ユニット移動機構34を作動して仕上げ研削用の研削砥石42をウエーハの裏面に接触させる。
In this back grinding / load current value measurement step, as in the rough grinding by the
そして、研削ホイール40を所定の研削送り速度で下方に所定量研削送りして、ウエーハ11の裏面研削を実施する。この裏面研削は、電源72とモータ38の間に直列に接続された電流計74でモータ38の負荷電流値を計測しながら実施する。電流計74で計測した負荷電流値はコントローラ76に入力され、コントローラ76でメモリ78に予め記憶している所定負荷電流値I0と比較する。
Then, the grinding
図6のステップS15でモータ38の負荷電流値が所定負荷電流値I0に達したか否かを判定し、達したと判定した場合には、ステップS16で研削送りを停止する。即ち、ステップS15でモータの負荷電流値が所定負荷電流値I0に達したと判定した場合には、図7のグラフに示すように全ての埋め込み電極25がウエーハ11の裏面11bに表出したと判定されるため、この時点で研削送りを停止する。
Load current of the
そして、ステップS17で研削送りを停止した状態で研削を遂行する所謂スパークアウト研削を実施する。ステップS17のスパークアウト研削を終了した状態の半導体ウエーハ11の縦断面図が図10に示されている。全ての埋め込み電極25は半導体ウエーハ11の裏面11bから突出している。
And what is called spark out grinding which performs grinding in the state where grinding feed was stopped at Step S17 is carried out. FIG. 10 shows a longitudinal sectional view of the
仕上げ研削を終了したウエーハ11を保持したチャックテーブル46は、ターンテーブルテーブル44を反時計周り方向に120度回転することにより、ウエーハ搬入・搬出領域Aに位置づけられる。
The chuck table 46 holding the
チャックテーブル46に保持されているウエーハの吸引保持が解除されてから、ウエーハ搬出機構(アンローディングアーム)62でウエーハが吸着されて、アンローディングアーム62が旋回することによりスピンナ洗浄装置64に搬送される。
After the suction holding of the wafer held on the chuck table 46 is released, the wafer is adsorbed by the wafer unloading mechanism (unloading arm) 62, and is transported to the
スピンナ洗浄装置64に搬送されたウエーハは、ここで洗浄されるとともにスピン乾燥される。次いで、ウエーハ搬送ロボット54により収容カセット66の所定位置にウエーハが収容される。
The wafer conveyed to the
半導体ウエーハ11の研削終了後、埋め込み電極25をウエーハ11の裏面から突出させるために、よく知られたプラズマエッチングによってシリコンのみを数μm除去し、埋め込み電極25を半導体ウエーハ11の裏面から所定量突出させて貫通電極とする。
After grinding of the
2 研削装置
10 粗研削ユニット
11 半導体ウエーハ
15 半導体回路
23 保護テープ
25 埋め込み電極
28 仕上げ研削ユニット
44 ターンテーブル
46 チャックテーブル
2 Grinding
Claims (1)
ウエーハを保持するチャックテーブルと、該チャックテーブルに保持されたウエーハを研削する研削砥石を有する研削ホイールと、該研削ホイールが装着されるスピンドル及び該スピンドルを回転駆動するモータとを含む研削手段と、該研削手段を研削送りする研削送り手段とを備えた研削装置を用いて、ウエーハの裏面を研削した際に、全ての該埋め込み電極がウエーハの裏面に表出したときの該モータの負荷電流値を所定負荷電流値として予め記憶しておく所定負荷電流値記憶ステップと、
ウエーハの表面に保護部材を配設する表面保護ステップと、
該チャックテーブルでウエーハの該保護部材が配設された側を吸引保持する保持ステップと、
該研削手段を研削送りして該チャックテーブルで保持されたウエーハの裏面を研削するとともに、研削中の該モータの負荷電流値を計測する裏面研削・負荷電流値計測ステップと、
研削中の該モータの負荷電流値が該所定負荷電流値に達したか否かを判定する負荷電流値判定ステップと、
該モータの負荷電流値が該所定負荷電流値に達した際に研削送りを停止する研削送り停止ステップと、
を具備したことを特徴とするウエーハの研削方法。 A semiconductor circuit is formed in each region partitioned by a plurality of division lines formed in a lattice pattern on the surface, and a plurality of embedded electrodes extending from the semiconductor circuits to a depth greater than the finished thickness of the wafer are embedded. A wafer grinding method in which the back surface of the wafer is ground and all embedded electrodes are exposed on the back surface of the wafer.
A grinding table including a chuck table for holding a wafer, a grinding wheel having a grinding wheel for grinding a wafer held by the chuck table, a spindle on which the grinding wheel is mounted, and a motor for rotationally driving the spindle; The load current value of the motor when all the embedded electrodes are exposed on the back surface of the wafer when the back surface of the wafer is ground using a grinding device having a grinding feed means for grinding and feeding the grinding means. Is stored in advance as a predetermined load current value, a predetermined load current value storage step,
A surface protection step for disposing a protective member on the surface of the wafer;
A holding step for sucking and holding the side of the wafer on which the protective member is disposed with the chuck table;
Grinding and feeding the grinding means to grind the back surface of the wafer held by the chuck table, and measuring the load current value of the motor during grinding, a back surface grinding / load current value measuring step;
A load current value determining step for determining whether or not the load current value of the motor during grinding has reached the predetermined load current value;
A grinding feed stop step for stopping the grinding feed when the load current value of the motor reaches the predetermined load current value;
A method for grinding a wafer, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009185418A JP2011040511A (en) | 2009-08-10 | 2009-08-10 | Method of grinding wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009185418A JP2011040511A (en) | 2009-08-10 | 2009-08-10 | Method of grinding wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011040511A true JP2011040511A (en) | 2011-02-24 |
Family
ID=43767996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009185418A Pending JP2011040511A (en) | 2009-08-10 | 2009-08-10 | Method of grinding wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011040511A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216565A (en) * | 2011-03-31 | 2012-11-08 | Disco Abrasive Syst Ltd | Method of processing semiconductor wafer |
JP2012243884A (en) * | 2011-05-18 | 2012-12-10 | Disco Abrasive Syst Ltd | Method for processing wafer |
JP2014038991A (en) * | 2012-08-20 | 2014-02-27 | Disco Abrasive Syst Ltd | Wafer cleaning device |
JP2014103140A (en) * | 2012-11-16 | 2014-06-05 | Disco Abrasive Syst Ltd | Wafer grinding method |
CN107618118A (en) * | 2016-07-13 | 2018-01-23 | 株式会社迪思科 | Topping machanism |
JP2018012179A (en) * | 2016-07-22 | 2018-01-25 | 株式会社ディスコ | Grinding apparatus |
CN108527678A (en) * | 2017-03-01 | 2018-09-14 | 株式会社迪思科 | The cutting process of machined object |
JP2019084646A (en) * | 2017-11-09 | 2019-06-06 | 株式会社ディスコ | Processing method and processing device for plate-like work-piece |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001198813A (en) * | 2000-01-13 | 2001-07-24 | Toshiba Corp | Polishing device and its polishing method |
JP2005136187A (en) * | 2003-10-30 | 2005-05-26 | Japan Science & Technology Agency | Semiconductor device and its manufacturing method |
JP2006093192A (en) * | 2004-09-21 | 2006-04-06 | Disco Abrasive Syst Ltd | Wafer polishing apparatus and wafer polishing method |
JP2006278469A (en) * | 2005-03-28 | 2006-10-12 | Sharp Corp | Method of manufacturing semiconductor device |
JP2008272866A (en) * | 2007-04-27 | 2008-11-13 | Disco Abrasive Syst Ltd | Substrate grinding work method and grinding work device |
JP2009010178A (en) * | 2007-06-28 | 2009-01-15 | Disco Abrasive Syst Ltd | Method of processing wafer |
-
2009
- 2009-08-10 JP JP2009185418A patent/JP2011040511A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001198813A (en) * | 2000-01-13 | 2001-07-24 | Toshiba Corp | Polishing device and its polishing method |
JP2005136187A (en) * | 2003-10-30 | 2005-05-26 | Japan Science & Technology Agency | Semiconductor device and its manufacturing method |
JP2006093192A (en) * | 2004-09-21 | 2006-04-06 | Disco Abrasive Syst Ltd | Wafer polishing apparatus and wafer polishing method |
JP2006278469A (en) * | 2005-03-28 | 2006-10-12 | Sharp Corp | Method of manufacturing semiconductor device |
JP2008272866A (en) * | 2007-04-27 | 2008-11-13 | Disco Abrasive Syst Ltd | Substrate grinding work method and grinding work device |
JP2009010178A (en) * | 2007-06-28 | 2009-01-15 | Disco Abrasive Syst Ltd | Method of processing wafer |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216565A (en) * | 2011-03-31 | 2012-11-08 | Disco Abrasive Syst Ltd | Method of processing semiconductor wafer |
JP2012243884A (en) * | 2011-05-18 | 2012-12-10 | Disco Abrasive Syst Ltd | Method for processing wafer |
JP2014038991A (en) * | 2012-08-20 | 2014-02-27 | Disco Abrasive Syst Ltd | Wafer cleaning device |
JP2014103140A (en) * | 2012-11-16 | 2014-06-05 | Disco Abrasive Syst Ltd | Wafer grinding method |
CN107618118A (en) * | 2016-07-13 | 2018-01-23 | 株式会社迪思科 | Topping machanism |
CN107618118B (en) * | 2016-07-13 | 2021-03-26 | 株式会社迪思科 | Cutting device |
JP2018012179A (en) * | 2016-07-22 | 2018-01-25 | 株式会社ディスコ | Grinding apparatus |
CN107639541A (en) * | 2016-07-22 | 2018-01-30 | 株式会社迪思科 | Grinding attachment |
CN108527678A (en) * | 2017-03-01 | 2018-09-14 | 株式会社迪思科 | The cutting process of machined object |
CN108527678B (en) * | 2017-03-01 | 2021-08-27 | 株式会社迪思科 | Method for cutting workpiece |
JP2019084646A (en) * | 2017-11-09 | 2019-06-06 | 株式会社ディスコ | Processing method and processing device for plate-like work-piece |
JP7002295B2 (en) | 2017-11-09 | 2022-01-20 | 株式会社ディスコ | Processing method and processing equipment for plate-shaped workpieces |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011040511A (en) | Method of grinding wafer | |
JP5877663B2 (en) | Wafer grinding method | |
JP4875532B2 (en) | Cutting device | |
JP2009004406A (en) | Working method for substrate | |
JP2011192781A (en) | Method of processing package substrate | |
JP2007059523A (en) | Method and apparatus for machining substrate | |
JP5959188B2 (en) | Wafer processing method | |
JP5184242B2 (en) | Semiconductor wafer processing equipment | |
JP5101267B2 (en) | Wafer processing method | |
JP2011054808A (en) | Method of processing wafer, and wafer processed by the same | |
JP2011060841A (en) | Grinding device | |
JP2013004910A (en) | Processing method of wafer having embedded copper electrode | |
JP2011143516A (en) | Machining device | |
JP2011071288A (en) | Method of processing wafer | |
JP2013187493A (en) | Method for carrying out wafer | |
JP2014053358A (en) | Wafer processing method | |
JP2011171591A (en) | Apparatus for carry in/carry out of wafer | |
JP5700988B2 (en) | Wafer grinding method | |
JP5926042B2 (en) | Method for detecting cracks in plate-like substrates | |
JP2005203540A (en) | Method for cutting wafer | |
JP2007203432A (en) | Grinding device and method for substrate | |
JP6137796B2 (en) | Processing equipment | |
JP5618657B2 (en) | Processing method | |
JP6707291B2 (en) | Wafer processing method | |
JP2005051094A (en) | Cutting equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120717 |
|
A977 | Report on retrieval |
Effective date: 20130802 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |