JP2011039656A - Icチップ、自己診断方法、自己診断プログラム及びicカード等 - Google Patents
Icチップ、自己診断方法、自己診断プログラム及びicカード等 Download PDFInfo
- Publication number
- JP2011039656A JP2011039656A JP2009184575A JP2009184575A JP2011039656A JP 2011039656 A JP2011039656 A JP 2011039656A JP 2009184575 A JP2009184575 A JP 2009184575A JP 2009184575 A JP2009184575 A JP 2009184575A JP 2011039656 A JP2011039656 A JP 2011039656A
- Authority
- JP
- Japan
- Prior art keywords
- self
- diagnosis
- command
- outside
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】動作不可能な状態になることなく確実に自己診断を実施し、信頼性を担保することができるICチップ及び自己診断方法等を提供する。
【解決手段】CPU9は、実行にかかるクロックが、外部から供給されるクロックであるか、又は内部で発信されるクロックであるかを判断し、前記外部から供給されるクロックであると判断した場合には、CPU9は、ATR信号が出力された後に、外部からコマンドが入力されるまでICチップ4を省電力状態に移行する。
【選択図】図1
【解決手段】CPU9は、実行にかかるクロックが、外部から供給されるクロックであるか、又は内部で発信されるクロックであるかを判断し、前記外部から供給されるクロックであると判断した場合には、CPU9は、ATR信号が出力された後に、外部からコマンドが入力されるまでICチップ4を省電力状態に移行する。
【選択図】図1
Description
本発明は、ICチップの信頼性を担保する装置及び方法等の技術分野に関する。
現在、金融・通信・交通分野を中心にICカードの普及が進み、様々なICカード用アプリケーションが開発され、利用されている。例えば、金融分野におけるICカード用アプリケーションは、商品等売買における決算手段等として機能し、かかる分野の業務遂行のための必須の構成要素となっている。
従って、円滑かつ確実な業務遂行の観点から、上記アプリケーションの信頼性を確保する必要がある。
しかし、ICカード内のLSI(Large Scale Integration)が外部からの衝撃又は静電気等により破損していた場合に、外部装置からのコマンドが入力されると、上記アプリケーションは誤動作する可能性があり、かかる信頼性を確保できないとの問題点がある。
特許文献1及び特許文献2には、ICカード側からATR(Answer To Reset)信号(初期応答データ)が送信される前又は送信中に、ICカードが正常に動作するか否かを診断する自己診断を行う技術が開示されている。
また、近年、ICカードで取扱われるデータの大容量化やICカードに実装される周辺回路の高機能化により、上記自己診断に費やす時間も増加するようになっている。ATR信号送信前に自己診断を行う場合、活性化後からATR信号を送信するまでの期間が標準規格(例えば、ISO/IEC7816−3等)で定められており、十分に上記自己診断を行えないという問題点がある。また、ATR信号送信中に上記自己診断を行う場合、全てのATR信号を送信するまでに多くの時間を費やしてしまい、タイムアウトエラーになってしまう場合がある。
そこで、特許文献3では、上記自己診断を、ATR信号送信前に行うもの及びATR信号送信後に行うものにそれぞれ分割する技術が開示されている。当該技術においては、さらに、ATR信号送信後の自己診断実施中にコマンドを受信した場合には、全ての自己診断実施を待ってから、受信したコマンドを処理するようになっている。このようにして、上記タイムアウトエラーを未然に防止するようになっている。
ところが、携帯電話機のようなバッテリーで駆動する端末の場合、低消費電力を実現するために、上記携帯電話機に挿入されているICカードと通信していない間は、当該ICカードに対して電力(クロックの供給)を(一時的に)停止するようになっていることが多い。かかるICカードは、上記携帯電話機から供給されるクロックで動作するようになっているため、当該クロックの供給が停止すると、ICカードは上記自己診断を行うことができない。
従って、例えば、ATR信号送信後、ICカードが上記携帯電話機からコマンドを受信するまでの間、上記クロックを停止させる仕様が適用された上記端末の場合には、特許文献3で開示された技術を適用すると、ATR信号送信後に残りの自己診断を再開するため、かかる自己診断の途中で上記クロックの供給が途絶え、ICカードが動作不可能な状態になってしまう可能性がある。
また、近年、ICカードの機能が多様化する中、SWP(Single Wire Protocol)やUSB(Universal Serial Bus)といった複数のインターフェースを備えるICカードが実用化されている。かかるインターフェースが備えられたICカードでは、上記SWP又はUSBインターフェースによる通信を行う間に限って、外部から供給されるクロック(外部クロック)ではなく、内部で発信するクロック(内部クロック)で動作することが許されている。
従って、内部クロックで動作するICカードでは、ATR信号送信後に残りの自己診断を再開しても、上記クロックが途絶えることがないため、上記動作不可能な状態に陥ることはない。しかし、特許文献1〜3で開示された技術は、ICカードを動作させるクロックの種類を判別し、上記自己診断を実施するものではなく、かかる自己診断の迅速性を担保できるものではなかった。
そこで、本発明は上記各問題点に鑑みてなされたもので、その目的の一例は、確実に自己診断を実施することができ、ICチップの信頼性を担保する装置及び自己診断方法等を提供することである。
上記の課題を解決するために、請求項1に記載のICチップは、外部から入力される動作に必要な電力及び信号に基づいて活性化が行われると、外部に対して応答信号を出力し、外部から入力されるコマンドが示す動作を、外部から供給されるクロックに応じて実行するICチップであって、前記活性化の後に、前記応答信号を正常に出力可能か否か及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行する第一の自己診断手段と、前記第一の自己診断が終了した後に、前記応答信号を出力する応答信号出力手段と、前記応答信号が出力された後に、外部からコマンドが入力されるまで前記ICチップを省電力状態に移行する省電力移行手段と、外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、前記ICチップがコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行する第二の自己診断手段と、を備える。
この発明によれば、外部から供給されるクロックに応じて動作を実行するICチップは、活性化の後に、前記応答信号を正常に出力可能か否か及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行し、前記第一の自己診断が終了した後に、前記応答信号を出力し、前記応答信号が出力された後に、外部からコマンドが入力されるまで前記ICチップを省電力状態に移行し、外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、前記ICチップがコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行する。
従って、ICチップは、外部からクロックの供給がされている間に自己診断を行うため、動作不可能な状態になることなく確実に自己診断を実施し、ICチップの信頼性を担保することができる。
請求項2に記載のICチップは、請求項1に記載のICチップにおいて、前記ICチップは更に、外部から入力されるコマンドが示す動作を、外部から供給され又は内部で発信されるクロックに応じて実行し、前記実行にかかるクロックが、外部から供給されるクロックであるか、又は内部で発信されるクロックであるかを判断するクロック種別判断手段を更に有し、前記クロック種別判断手段によって、前記実行にかかるクロックが外部から供給されるクロックであると判断した場合に、前記省電力移行手段は、前記省電力状態に移行する。
この発明によれば、外部から供給され又は内部で発信されるクロックに応じて動作を実行するICチップは、前記実行にかかるクロックが、外部から供給されるクロックであるか、又は内部で発信されるクロックであるかを判断し、前記実行にかかるクロックが外部から供給されるクロックであると判断した場合に前記省電力状態に移行する。
従って、ICチップは、外部からクロックの供給がされている間に自己診断を行うため、動作不可能な状態になることなく確実に自己診断を実施し、ICチップの信頼性を担保することができる。さらに、実行にかかるクロックに適した自己診断を行うことができる。
請求項3に記載のICチップは、請求項2に記載のICチップにおいて、前記クロック種別判断手段によって、前記実行にかかるクロックが内部で発信されるクロックであると判断した場合には、前記第二の自己診断手段は、前記応答信号が出力された後、前記コマンドが入力されるまでの間、前記第二の自己診断を継続して実行する。
請求項4に記載のICチップは、請求項1乃至3の何れか一項に記載のICチップにおいて、前記応答信号は、ATR信号であることを特徴とする。
請求項5に記載のICカードは、請求項1乃至4の何れか一項に記載のICチップと、ICカード基体と、を備える。
請求項6に記載のICチップにおける自己診断方法は、外部から入力される動作に必要な電力及び信号に基づいて活性化が行われると、外部に対して応答信号を出力し、外部から入力されるコマンドが示す動作を、外部から供給されるクロックに応じて実行するICチップにおける自己診断方法であって、前記活性化の後に、前記応答信号を正常に出力可能か否か及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行する第一の自己診断工程と、前記第一の自己診断が終了した後に、前記応答信号を出力する応答信号出力工程と、前記応答信号が出力された後に、外部からコマンドが入力されるまで前記ICチップを省電力状態に移行する省電力移行工程と、外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、前記ICチップがコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行する第二の自己診断工程と、を有する。
請求項7に記載の自己診断プログラムは、外部から入力される動作に必要な電力及び信号に基づいて活性化が行われると、外部に対して応答信号を出力し、外部から入力されるコマンドが示す動作を、外部から供給されるクロックに応じて実行するICチップに含まれるコンピュータを、前記活性化の後に、前記応答信号を正常に出力可能か否か及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行する第一の自己診断手段、前記第一の自己診断が終了した後に、前記応答信号を出力する応答信号出力手段、前記応答信号が出力された後に、外部からコマンドが入力されるまで前記ICチップを省電力状態に移行する省電力移行手段、外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、前記ICチップがコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行する第二の自己診断手段と、として機能させる。
以上のように、本発明によれば、外部から供給されるクロックに応じて動作を実行するICチップは、活性化の後に、前記応答信号を正常に出力可能か否かを及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行し、前記第一の自己診断が終了した後に、前記応答信号を出力し、前記応答信号が出力された後に、外部からコマンドが入力されるまで前記ICチップを省電力状態に移行し、外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、前記ICチップがコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行するため、ICチップは、外部からクロックの供給がされている間に自己診断を行うため、動作不可能な状態になることなく確実に自己診断を実施し、かつ、ICチップの信頼性を担保することができる。さらに、実行にかかるクロックに適した自己診断を行うことができる。
以下、本願の最良の実施形態を添付図面に基づいて説明する。なお、以下に説明する実施の形態は、外部装置との間でデータの送受信及び動作の実行等を実現するICカードに対して本願を適用した場合の実施形態である。
まず、本願の実施形態にかかる外部装置との間でデータの送受信及び動作の実行等を実現するICカードの構成及び機能概要について、図1を用いて説明する。
図1は、本願の実施形態にかかる外部装置との間でデータの送受信及び動作の実行等を実現するICカードの構成及び機能概要を示すブロック図である。
まず、これらの動作の概要について説明する。
本実施例にかかるICカード11は、外部としての外部装置1から入力される動作に必要な電力、信号、クロック及びコマンドに応じて、当該コマンドが示す動作を実行(コマンド処理)するようになっている。
具体的には、外部装置1に電源が供給されると、外部装置1のCPU(Central Processing Unit)2の制御の下、ICカード11を活性化させるべく、ICカード11の動作に必要な電力及び本願の信号としての活性化の指示を示すコマンドが、リーダライタ部3を通じて、ICカード11へ送信される。
ここで、活性化とは、標準規格(例えば、ISO/IEC7816等)で定められているため詳しい説明は省略するが、ICカード11を使用可能な状態にするための所定の動作を示す。
活性化が終了すると、CPU9は、外部装置1に対して、本願の応答信号の一例としてのATR(Answer To Reset)信号を出力するようになっている。
ATR信号とは、公知の信号であるため詳しい説明は省略するが、構成表示キャラクタ(T0)、接続情報キャラクタ(TA(i)等)、管理情報キャラクタ、及び伝送プロトコル等を示すパラメタT等を示す情報が含まれており、最大32バイトからなっている。換言すれば、ATR信号は、ICカード11に対する活性化が行われた後に、ICカード11から出力される初期応答データである。
ATR信号が出力されると、ICカード11は動作可能な状態となる。従って、ICカード11は、外部装置1から入力されるコマンドが示す動作(例えば、ICカード11に記憶されたデータの出力要求等)を、外部装置1から供給されるクロックに応じて実行するようになっている。
次に、外部装置1、リーダライタ部3、及びICカード11の構成及び機能概要について詳細に説明する。
外部装置1は、CPU2の制御の下、リーダライタ部3を介して、ICカード11からのデータの読み取り及びICカード11へのデータの書き込みを行うことが可能な装置であり、その一例として、携帯電話機、PDA(Personal Digital Assistant)、パーソナルコンピュータ等を適用することができる。
また、詳しくは後述するが、外部装置1は、ICカード11との間でUSBのプロトコルを用いた高速通信を可能とすべく、図示しないUSBドライバ及びUSBインターフェースが備えられている。
リーダライタ部3は、ICカード11との間で上記データの送受信等を実現するための装置であるが、公知の技術であるため詳しい説明は省略する。
なお、本実施形態ではリーダライタ部3は、外部装置1とは独立して構成されているが、これに限定されるものではなく、例えば、外部装置1の内部に構成するようにしてもよい。
ICカード11は、ICチップ4をICカード基体10に備えている。
ICチップ4は、インターフェース5、ROM(Read Only Memory)6、RAM(Random Access Memory)7、EEPROM8、CPU(Central Processing Unit)9等を備えて構成されている。
インターフェース5は、上述したデータ等を送受信するための入出力ポート(port)であり、CPU9は、インターフェース5を介して外部装置1等と交信する。
さらに、本願では、外部との大容量かつ高速通信を可能とすべく、USBの通信(伝送)プロトコル又はSWP(Single Wired Protocol)をサポートしている。
上記USBの通信プロトコル又はSWPをサポートしているICカードは、公知技術であるため詳しい説明は省略するが、USBのプロトコルに基づいたデータの送受信が可能となっている。
また、上記USBの通信プロトコル又はSWPをサポートしているICカードでは、上記クロックをICカードの内部で生成及び発信することができるという特徴を有している。
ここで、クロックとは、CPU9等一定の波長を持って動作する回路が、処理の歩調をあわせるために用いる信号のことをいい、CPU9は当該クロックによって動作するようになっている。
上記USBの通信プロトコル又はSWPをサポートしていないICカードでは、上記クロックは外部としての外部装置1から供給されるようになっている。
そして、外部装置1がクロックを供給する場合では、外部装置1の処理回路の負荷(例えば、CPUやRAM等に過度な処理を実行させる等)を防止し当該装置の信頼性を向上させる等の観点から、かかるクロックは一定の間隔で供給されるようになっている。
換言すれば、外部から供給されるクロックによって動作を行うICカードでは、継続的にクロックが供給されない(一定間隔でクロックが供給される)ようになっている。
本実施形態におけるICカード11は、上記USBの通信プロトコル又はSWPをサポートしているため、CPU9は、外部から供給されるクロックのみならず、内部で発信されるクロックによっても動作することができるようになっている。
ROM6内には、CPU9によって実行されるべきプログラムが記憶されており、CPU9は、このプログラムに基づいてICチップ4を統括的に制御すると共に、上記コマンドが示す動作を実行させるようになっている。
RAM7は、CPU9がICチップ4を統括的に制御するために作業領域として使用するメモリである。
EEPROM8は、不揮発性半導体メモリの一種であり、記憶領域に記憶されているデータを消去し、何度でも再記憶ができるPROM(Programmable Rom)である。
さらに、EEPROM8は、上記種々の情報が記憶されるようになっている。
CPU9は、上述したようにプログラムに基づいてICチップ4全体の動作を統括的に制御するとともに、本願の第一の自己診断手段、応答信号出力手段、省電力移行手段、第二の自己診断手段、及びクロック種別判断手段等として機能する。
次に、図2〜4を用いて、ICカード11に含まれるCPU9の動作を説明する。図2は、CPU9の動作を示すフローチャートである。
本実施形態のICカード11に含まれ外部から入力されるコマンドが示す動作を、外部から供給され又は内部で発信されるクロックに応じて実行するCPU9は、上記活性化の後に、ATR信号を正常に出力可能か否か及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行し、前記第一の自己診断が終了した後に、前記ATR信号を出力する応答信号出力手段と、前記ATR信号が出力された後に、外部からコマンドが入力されるまでCPU9を省電力状態に移行し、外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、CPU9がコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行する。
一方、CPU9は、前記実行にかかるクロックが、内部で発信されるクロックであると判断した場合には、CPU9は、前記ATR信号が出力された後、前記コマンドが入力されるまでの間、前記第二の自己診断を継続して実行するようになっている。
ここで、自己診断とは、ICチップ4を検査することをいい、本実施形態では、第一の自己診断及び第二の自己診断の二つに概念化される。
第一の自己診断とは、ATR送信及びコマンドの受信に必要な自己診断であり、例えば、データの送受信時に用いるバッファメモリの動作確認等のハードウェア部分に関する診断等を示す。
また、第二の自己診断とは、CPU9がコマンド処理にかかる動作を正常に実行可能か否かを検査するものであり、その一例として、例えばICチップ4に入力されるコマンドに応じた所定の動作を正常に実行できるか否かを検査するためのCPU9、RAM7、ROM6等の基本動作確認を示す。
以下、上記動作を、図2のフローチャートを用いて詳細に説明する。
まず、ICカード11の活性化が終了すると、CPU9は、ATR信号を外部装置1へ出力し、コマンドの受信に備えるべく、上記第一の自己診断を実行し(ステップS1)、終了後、ATR信号を送信する(ステップS2)。
そして、CPU9は、上記実行にかかるクロックが、外部装置1から供給されるクロック(外部供給)であるか、又は内部で発信されるクロック(内部発信)であるかを判断する(ステップS3)。
そして、CPU9は、上記実行にかかるクロックが、外部装置1から供給されるクロックであると判断した場合には(ステップS3:外部供給)、外部装置1からコマンドが入力されるまでICチップ4を省電力状態(省電力モード)に移行する。具体的には、CPU9は、外部装置1からコマンドが入力されるまで、CPU9の動作を一時停止する(ステップS4)。
上述したように、外部装置1から供給されるクロックによって動作を行うICカードでは、継続的にクロックが供給されないようになっている。そして、クロックが供給されていない間にCPU9が動作しようとすると、CPU9は、動作不可能な状態になってしまう等、ICチップの信頼性が著しく損なわれてしまう。
本実施形態のように、CPU9の動作を、外部装置1からコマンドが入力されるまで一時停止することにより、クロックが供給されていない間にCPU9が動作することを未然に防止することができる。
図2の説明に戻り、外部装置1からコマンドを受信すると(ステップS5:YES)、CPU9は、上記第二の自己診断を実施する(ステップS7)。一方、上記コマンドを受信しない場合には(ステップS5:NO)、CPU9は、当該コマンドを受信するまで動作を一時停止状態とする。
第二の自己診断が終了すると、CPU9は、上記受信したコマンドが示す動作を実行するための処理(例えば、当該コマンドが示す動作内容の解析等を示すコマンド処理)を行い(ステップS8)、当該動作を実行する等のレスポンスを送信する(ステップS9)。
ここで、図3を用いて、上記実行にかかるクロックが、外部から供給されるクロックであると判断した場合(ステップS3:外部供給)におけるCPU9の動作の概要について、図2に示すCPU9の動作を示すフローチャートと対比して説明する。
図3は、上記実行にかかるクロックが、外部から供給されるクロックであると判断した場合におけるCPU9の動作の概要を示す模式図である。
図3では、外部装置1及びICカード11の動作を、左から右へ時系列に列挙して示している。
上述したように、ICカード11の活性化が終了すると、CPU9は、上記第一の自己診断を実行し(図2のステップS1)、終了後、ATR信号を送信する(図2のステップS2)。そして、CPU9は、外部装置1からコマンドが入力されるまで、動作を一時停止する(図2のステップS4)。
そして、外部装置1からコマンドが送信され、CPU9が、当該コマンドを受信すると(図2のステップS6)、CPU9は、上記第二の自己診断を実施し(図2のステップS7)、受信したコマンドが示す動作を実行すべくコマンド処理を行う(図2のステップS8)。
図3の説明に戻り、CPU9は、上記実行にかかるクロックが、内部で発信されるクロックであると判断した場合には(ステップS3:内部発信)、外部装置1からコマンドが入力されるまで、第二の自己診断を実施するようになっている(ステップS10)。
上述した第二の自己診断には、外部装置1から送信されるコマンドが示す動作を正常に実行可能か否かを診断するものを含んでいるため、CPU9は、上記コマンドが示す動作を実行する前までに、上記第二の自己診断を終了する必要がある。
従って、CPU9が上記コマンドを受信する前に、上記第二の自己診断が全て終了していれば、当該コマンドが示す動作を迅速に実行することが可能である。
しかし、CPU9が上記コマンドを受信する前に、上記第二の自己診断が全て終了しなかった場合には、CPU9は、当該コマンドが示す動作を実行することができないこととなる。
この場合、本実施形態におけるCPU9は、上記第二の自己診断を一旦中断し、かかるコマンドを受信し、記憶した後、残りの第二の自己診断(本実施形態では「第三の自己診断」とする。)を行うようになっている。
従って、第二の自己診断を実施するCPU9は、当該第二の自己診断を終了したか否かを継続的に確認し(ステップS11)、終了した場合には(ステップS11:YES)、当該自己診断についての動作を終了する。
一方、第二の自己診断を終了していない場合であって(ステップS11:NO)、コマンドを受信した場合には(ステップS12:YES)、前記第二の自己診断を一時中断し、当該コマンドを受信する(ステップS13)。
そして、上記コマンドの受信が完了すると、第三の自己診断として、前記第二の自己診断を再開する(ステップS14)。
一方、上記コマンドを受信しない場合には(ステップS12:NO)、当該第二の自己診断を終了したか否かを継続的に確認するようになっている(ステップS11)。
第三の自己診断が終了すると、CPU9は、上記受信したコマンドが示す動作を実行するための処理を行い(ステップS15)、当該動作を実行する等のレスポンスを送信する(ステップS16)。
ここで、図4を用いて、上記実行にかかるクロックが、内部で発信されるクロックであると判断した場合(ステップS3:内部発信)におけるCPU9の動作の概要について、図2に示すCPU9の動作を示すフローチャートと対比して説明する。
図4は、上記実行にかかるクロックが、内部で発信されるクロックであると判断した場合におけるCPU9の動作の概要を示す模式図である。
図4では、図3と同様に、外部装置1及びICカード11の動作を、左から右へ時系列に列挙して示している。
上述したように、ICカード11の活性化が終了すると、CPU9は、上記第一の自己診断を実行し(図2のステップS1)、終了後、ATR信号を送信する(図2のステップS2)。そして、CPU9は、第二の自己診断を実施する(図2のステップS10)。
そして、外部装置1からコマンドが送信されると、CPU9は、前記第二の自己診断を一時中断し、当該コマンドを受信する(図2のステップS13)。
そして、上記コマンドの受信が完了すると、第三の自己診断として、前記第二の自己診断を再開する(図2のステップS14)。
第三の自己診断が終了すると、CPU9は、上記受信したコマンドが示す動作を実行するための処理を行い(図2のステップS15)、当該動作を実行する等のレスポンスを送信する(図2のステップS16)。
以上説明したように、本実施形態においては、ICカード11に含まれ外部から入力されるコマンドが示す動作を、外部から供給され又は内部で発信されるクロックに応じて実行するCPU9は、上記活性化の後に、ATR信号を正常に出力可能か否か及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行し、前記第一の自己診断が終了した後に、前記ATR信号を出力する応答信号出力手段と、前記ATR信号が出力された後に、外部からコマンドが入力されるまでCPU9を省電力状態に移行し、外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、CPU9がコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行する。
従って、ICチップ4は、外部からクロックの供給がされている間に自己診断を行うため、動作不可能な状態になることなく確実に自己診断を実施し、ICチップ4の信頼性を担保することができる。さらに、実行にかかるクロックに適した自己診断を行うことができる。
また、CPU9は、前記実行にかかるクロックが、内部で発信されるクロックであると判断した場合には、CPU9は、前記ATR信号が出力された後、前記コマンドが入力されるまでの間、前記第二の自己診断を継続して実行するようになっている。
従って、ICチップ4は、実行にかかるクロックに適した自己診断を行うことができる。
なお、上記実施形態においては、本願のICチップ4を備えたICカード11を外部装置1に対して適用した場合の例を示したが、その他にも例えば、PDA、ミニノート型パーソナルコンピュータ又はノート型パーソナルコンピュータ等の携帯型情報処理装置、パーソナルコンピュータ、及びその他の車載用、家庭用の電子機器に対して適用可能である。
1 外部装置
2 CPU
3 リーダライタ部
4 ICチップ
5 インターフェース
6 ROM
7 RAM
8 EEPROM
9 CPU
10 カード基体
11 ICカード
2 CPU
3 リーダライタ部
4 ICチップ
5 インターフェース
6 ROM
7 RAM
8 EEPROM
9 CPU
10 カード基体
11 ICカード
Claims (7)
- 外部から入力される動作に必要な電力及び信号に基づいて活性化が行われると、外部に対して応答信号を出力し、外部から入力されるコマンドが示す動作を、外部から供給されるクロックに応じて実行するICチップであって、
前記活性化の後に、前記応答信号を正常に出力可能か否か及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行する第一の自己診断手段と、
前記第一の自己診断が終了した後に、前記応答信号を出力する応答信号出力手段と、
前記応答信号が出力された後に、外部からコマンドが入力されるまで前記ICチップを省電力状態に移行する省電力移行手段と、
外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、前記ICチップがコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行する第二の自己診断手段と、
を備えることを特徴とするICチップ。 - 請求項1に記載のICチップにおいて、
前記ICチップは更に、外部から入力されるコマンドが示す動作を、外部から供給され又は内部で発信されるクロックに応じて実行し、
前記実行にかかるクロックが、外部から供給されるクロックであるか、又は内部で発信されるクロックであるかを判断するクロック種別判断手段を更に有し、
前記クロック種別判断手段によって、前記実行にかかるクロックが外部から供給されるクロックであると判断した場合に、
前記省電力移行手段は、前記省電力状態に移行することを特徴とするICチップ。 - 請求項2に記載のICチップにおいて、
前記クロック種別判断手段によって、前記実行にかかるクロックが内部で発信されるクロックであると判断した場合には、
前記第二の自己診断手段は、前記応答信号が出力された後、前記コマンドが入力されるまでの間、前記第二の自己診断を継続して実行することを特徴とするICチップ。 - 請求項1乃至3の何れか一項に記載のICチップにおいて、
前記応答信号は、ATR信号であることを特徴とするICチップ。 - 請求項1乃至4の何れか一項に記載のICチップと、ICカード基体と、を備えることを特徴とするICカード。
- 外部から入力される動作に必要な電力及び信号に基づいて活性化が行われると、外部に対して応答信号を出力し、外部から入力されるコマンドが示す動作を、外部から供給されるクロックに応じて実行するICチップにおける自己診断方法であって、
前記活性化の後に、前記応答信号を正常に出力可能か否か及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行する第一の自己診断工程と、
前記第一の自己診断が終了した後に、前記応答信号を出力する応答信号出力工程と、
前記応答信号が出力された後に、外部からコマンドが入力されるまで前記ICチップを省電力状態に移行する省電力移行工程と、
外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、前記ICチップがコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行する第二の自己診断工程と、
を有することを特徴とするICチップにおける自己診断方法。 - 外部から入力される動作に必要な電力及び信号に基づいて活性化が行われると、外部に対して応答信号を出力し、外部から入力されるコマンドが示す動作を、外部から供給されるクロックに応じて実行するICチップに含まれるコンピュータを、
前記活性化の後に、前記応答信号を正常に出力可能か否か及び前記コマンドを正常に受信可能か否かを診断する第一の自己診断を実行する第一の自己診断手段、
前記第一の自己診断が終了した後に、前記応答信号を出力する応答信号出力手段、
前記応答信号が出力された後に、外部からコマンドが入力されるまで前記ICチップを省電力状態に移行する省電力移行手段、
外部からコマンドが入力された場合に、前記入力されたコマンドが示す動作を実行する前に、前記ICチップがコマンド処理にかかる動作を正常に実行可能か否かを診断する第二の自己診断を実行する第二の自己診断手段と、
として機能させることを特徴とする自己診断プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184575A JP2011039656A (ja) | 2009-08-07 | 2009-08-07 | Icチップ、自己診断方法、自己診断プログラム及びicカード等 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184575A JP2011039656A (ja) | 2009-08-07 | 2009-08-07 | Icチップ、自己診断方法、自己診断プログラム及びicカード等 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011039656A true JP2011039656A (ja) | 2011-02-24 |
Family
ID=43767381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009184575A Pending JP2011039656A (ja) | 2009-08-07 | 2009-08-07 | Icチップ、自己診断方法、自己診断プログラム及びicカード等 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011039656A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0696303A (ja) * | 1992-09-11 | 1994-04-08 | Mitsubishi Electric Corp | 半導体集積回路及びicカード |
JP2001236483A (ja) * | 1999-12-13 | 2001-08-31 | Toshiba Corp | 携帯可能電子装置 |
JP2002358492A (ja) * | 2001-05-31 | 2002-12-13 | Dainippon Printing Co Ltd | Icカード及びその擬似並列処理プログラム |
JP2006252284A (ja) * | 2005-03-11 | 2006-09-21 | Toshiba Corp | 携帯可能電子装置およびicカード |
JP2007226796A (ja) * | 2006-02-23 | 2007-09-06 | Samsung Electronics Co Ltd | 複数個のインターフェースを支援するスマートカード及びこれを含むスマートカードシステム |
JP2008129836A (ja) * | 2006-11-21 | 2008-06-05 | Renesas Technology Corp | 処理装置 |
-
2009
- 2009-08-07 JP JP2009184575A patent/JP2011039656A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0696303A (ja) * | 1992-09-11 | 1994-04-08 | Mitsubishi Electric Corp | 半導体集積回路及びicカード |
JP2001236483A (ja) * | 1999-12-13 | 2001-08-31 | Toshiba Corp | 携帯可能電子装置 |
JP2002358492A (ja) * | 2001-05-31 | 2002-12-13 | Dainippon Printing Co Ltd | Icカード及びその擬似並列処理プログラム |
JP2006252284A (ja) * | 2005-03-11 | 2006-09-21 | Toshiba Corp | 携帯可能電子装置およびicカード |
JP2007226796A (ja) * | 2006-02-23 | 2007-09-06 | Samsung Electronics Co Ltd | 複数個のインターフェースを支援するスマートカード及びこれを含むスマートカードシステム |
JP2008129836A (ja) * | 2006-11-21 | 2008-06-05 | Renesas Technology Corp | 処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7233541B2 (en) | Storage device | |
EP1674989B1 (en) | Information processing device, information processing method, semiconductor device, and computer program | |
US20050289291A1 (en) | Mobile electronic equipment | |
US20060214009A1 (en) | Nonvolatile storage apparatus | |
US7908417B2 (en) | Motherboard system, storage device for booting up thereof and connector | |
KR102320407B1 (ko) | I2c 통신 모듈을 포함하는 컴퓨팅 장치 및 그것의 통신 에러 복구 방법 | |
US6991173B2 (en) | Method and apparatus for autoreset of a USB smart card device in a mute mode | |
US20090132798A1 (en) | Electronic device and method for resuming from suspend-to-memory state thereof | |
CN102971708A (zh) | 多线程程序的低功率执行 | |
US20140223077A1 (en) | Memory system | |
US20080155309A1 (en) | Memory card and debugging method employed by the same | |
KR101764657B1 (ko) | 자동화된 선택적 전력 사이클링을 통한 컴퓨팅 서브시스템 하드웨어 복구 | |
US10962593B2 (en) | System on chip and operating method thereof | |
KR102550886B1 (ko) | 시스템 온 칩 및 그 동작 방법 | |
JP2008310596A (ja) | 携帯可能電子装置および携帯可能電子装置の制御方法 | |
JP5286814B2 (ja) | 半導体装置、携帯可能な電子装置、自己診断方法、自己診断プログラム | |
US9575860B2 (en) | Apparatus and a method for memory testing by a programmable circuit in a safety critical system | |
JP2011039656A (ja) | Icチップ、自己診断方法、自己診断プログラム及びicカード等 | |
JP2014059731A (ja) | Icカードおよび携帯可能電子装置 | |
JP2013037430A (ja) | Icチップ、icチップにおける処理方法、及びicチップ用処理プログラム | |
JP2012093857A (ja) | Icチップ、icチップにおけるメモリ初期化方法、icチップ用処理プログラム、携帯端末 | |
US20180270089A1 (en) | Ic card, portable electronic device, program, processing apparatus, and processing system | |
JP4868979B2 (ja) | 携帯可能電子装置およびicカード | |
US20080016264A1 (en) | Method and system for handling user-defined interrupt request | |
JP2010250407A (ja) | 携帯端末 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |