JP2011036995A - ナノチューブ構造の製造方法 - Google Patents

ナノチューブ構造の製造方法 Download PDF

Info

Publication number
JP2011036995A
JP2011036995A JP2010177394A JP2010177394A JP2011036995A JP 2011036995 A JP2011036995 A JP 2011036995A JP 2010177394 A JP2010177394 A JP 2010177394A JP 2010177394 A JP2010177394 A JP 2010177394A JP 2011036995 A JP2011036995 A JP 2011036995A
Authority
JP
Japan
Prior art keywords
nanowire
manufacturing
nanotube structure
structure according
coating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010177394A
Other languages
English (en)
Inventor
Shui-Jinn Wang
水進 王
Der-Ming Kuo
徳明 郭
Wei-Chih Isai
維志 蔡
Chih-Ren Tseng
志荏 曽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Cheng Kung University NCKU
Original Assignee
National Cheng Kung University NCKU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Cheng Kung University NCKU filed Critical National Cheng Kung University NCKU
Publication of JP2011036995A publication Critical patent/JP2011036995A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00111—Tips, pillars, i.e. raised structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)

Abstract

【課題】 本発明は、従来技術における問題を解決する中空のナノチューブ構造の製造方法を提供することを課題とする。
【解決手段】 本発明のナノチューブの製造方法は、以下のステップを備える。基板１を準備する。前記基板１上に先ずシード層１１を形成させてから、水熱法によって相対的に低い温度下で前記シード層１１上に所定のサイズを有するナノワイヤを成長させる。前記ナノワイヤの表面に外部被覆層を形成させる。前記外部被覆層の先端に選択エッチングを施して、前記ナノワイヤの先端を露出させる。前記ナノワイヤ全体を取り除いて、中空状の前記外部被覆層を残して、数個のナノチューブ3’を形成させる。前記製造方法は、ナノチューブの製造工程を簡素化し、ナノチューブのサイズの精度及び素子の光電特性を高める。
【選択図】図１Ｆ

Description

本発明は、ナノチューブ構造の製造方法に関し、特に、ナノワイヤ(nanowire)及び外部被覆層によって中空のナノチューブ(nanotube)構造を形成させる製造方法に関する。
現在、マイクロ電子技術素子(Micro-Electro-Mechanical Device)及びセンサー素子のニーズに応えるために、各種ナノ構造が研究開発及び改良され、適切な絶縁材料(例えば酸化物)、半導体材料または導体材料を応用して各種ナノワイヤ(nanowire)またはナノチューブ(nanotube)構造が製造されている。例えば、二酸化シリコンSiO2、二酸化チタンTiO2、酸化亜鉛ZnO、リン化インジウムInP、シリコンSi、窒化ガリウムGaN、ニッケルNi、プラチナPtまたは金Au等のナノ材料を利用して金属ナノワイヤが製造される。また他に、カーボンまたは二酸化シリコン等を利用してナノチューブを製造する場合もある。上述のナノワイヤまたはナノチューブの構造は、各種の異なる独特の物理化学性質を提供することができるため、各種機能を有するマイクロ電子技術素子及びセンサー素子を設計することが可能である。
現在、すでによく知られている従来のナノチューブの作製方法は、ファーネス(furnace)高温法、触媒(catalyst)または基板と電気泳動法(electrophoretic deposition，EPD)を組み合わせた方法、パルスレーザー堆積法(pulse laser deposition，PLD)、有機金属気相成長法(metal-organic chemical-vapor deposition，MOCVD)、原子層堆積法(atomic-layer deposition，ALD)、熱蒸着法(thermal evaporation)または表面ゾル-ゲル法(surface sol-gel，SSG)等の方式がある。
しかしながら、従来の製造工程による方式は、必要とする設備費用が高価で、その製造技術も極めて複雑で時間を要するため、ナノチューブの作製コストは極めて高くなる。さらに、従来の製造工程による方式は、ほとんどが高温環境下で行なわれる。しかしながら、この高温条件は、高温に耐えないマイクロ電子技術素子製造に応用する際に、その発展性が大きく制限されて、後続の素子作製の難度及び光電特性に影響する。また、多くのナノチューブの作製方法は、適切なナノ材料を利用して直接中空のナノチューブを製造するが、一部のナノ材料は、直接ナノチューブ構造を形成させることはできない。したがって、これらのナノ材料をナノチューブ分野に応用する際の発展性が制限されることになる。
したがって、本発明は、従来の技術における問題を解決するナノチューブ構造の製造方法を提供することを課題とする。
上記課題を解決するために、本発明は、以下のナノチューブ構造の製造方法を提供することを目的とする。先ずナノワイヤ(nanowire)を成長させてから、ナノワイヤを外部被覆層で被覆し、次に外部被覆層内のナノワイヤを取り除く。このようにして、外部被覆層から構成された中空部によってナノチューブ(nanotube)が形成される。各種材料のナノチューブの製作に提供されることで、製造工程の複雑さが簡素化され、素子の製造コスト及び素子材料の選択性も増す。
さらに、上記課題を解決するために、本発明は、以下のナノチューブ構造の製造方法を提供することを目的とする。水熱法(hydro-thermal growth，HTG)を利用し、相対的に低い温度下においてコントロールして、所定のサイズを有するナノワイヤを成長させ、このナノワイヤを利用してナノチューブを製造する。水熱法は、高温に耐えない材料によってナノチューブを作製する場合に応用できることで、後続のマイクロ電子技術素子製造に役立つため、製造工程の簡素化、設備の簡素化、素子製造コストの削減、ナノチューブのサイズの精度向上、製造工程の適用分野の拡大及び素子の光電特性の向上が図れる。
上記目的を達成するために、本発明のナノチューブの製造方法は、以下のステップを備える。即ち、基板を準備するステップと、前記基板上に数個のナノワイヤを成長させるステップと、前記ナノワイヤの表面に外部被覆層を形成させるステップと、前記外部被覆層の先端に選択エッチングを施して、前記ナノワイヤの先端を露出させるステップと、前記ナノワイヤ全体を取り除いて、中空状の前記外部被覆層を残して、数個のナノチューブを形成させるステップと、を備える。
本発明の一実施例において、前記基板の材料は、半導体材料、ガラス、セラミック、金属、高分子ポリマーまたはサファイアから選ばれる。前記ガラスは、例えば、酸化インジウム・スズ(ITO)コートガラスのような透明導電膜ガラスから選択される。
本発明の一実施例において、先ず、前記基板上にシード層を作製し、さらに、前記シード層を利用して前記ナノワイヤを成長させる。
本発明の一実施例において、前記シード層の材料は、例えば、アルミ亜鉛酸化物(AZO)、インジウム・亜鉛酸化物(IZO)、ガリウム・亜鉛酸化物(GZO)または酸化亜鉛(ZnO)のような耐酸化・アルカリ化の高い導電金属材料または半導体材料から選択される。前記シード層の厚さは100から500ナノメートル(nm)の間である。
本発明の一実施例において、水熱法を利用して、前記基板のシード層上に前記ナノワイヤを成長させる。
本発明の一実施例において、前記ナノワイヤの材料は、酸化亜鉛または酸化ニッケル(NiO)から選択される。
本発明の一実施例において、前記水熱法は、硝酸亜鉛(zinc nitrate)とヘキサメチレンテトラミン(hexamethylenetetramine，HMT)の混合溶液を利用して、前記基板のシード層上に酸化亜鉛の前記ナノワイヤを成長させる。前記ナノワイヤの成長温度は30〜100oCの間である。
本発明の一実施例において、化学気相堆積法(chemical vapor deposition，CVD)、DC/RF スパッタ法(DC/RF sputter)、熱蒸着法(thermal evaporation)または電子ビーム蒸着法(e-beam evaporation)を選択、利用して、前記ナノワイヤの表面に前記外部被覆層を形成させる。
本発明の一実施例において、前記ナノワイヤの材料は、前記外部被覆層の材料とは異なる。
本発明の一実施例において、前記外部被覆層の材料は、絶縁材料、半導体材料、導電材料またはその組合せから選択され、このうち、前記絶縁材料は、二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、高誘電率(high-k)材料、アルミ亜鉛酸化物(AZO)、インジウム・亜鉛酸化物(IZO)、ガリウム・亜鉛酸化物(GZO)、酸化インジウム・スズ(ITO)、酸化ニッケル(NiO)、銅ホウ素酸化物(CuBO2)、銅アルミ酸化物(CuAlO2)、銅ガリウム酸化物(CuGaO2)、銅インジウム酸化物(CuInO2)またはその組合せから選択される。前記半導体材料は、シリコン(Si)、ガリウム砒素(GaAs)、ハフニウム・ランタン酸化物(HfLaO)、チタンシリサイド(TiSi2)、窒化チタン(TiN)、窒化タンタル(TaN)またはその組合せから選択される。そして、前記導電材料は、金(Au)、プラチナ(Pt)またはその組合せから選択される。前記外部被覆層の厚さは100〜1000ナノメートルの間である。
本発明の一実施例において、ドライ方式またはウェット方式の異方性エッチングによって前記外部被覆層の先端に選択エッチングを施す。前記ドライエッチング方式は、誘導結合プラズマ(inductively coupled plasma，ICP)エッチングまたは反応性イオンエッチング(reactive ion etching，RIE)から、そして、前記ウェットエッチング方式は、バッファ酸化物エッチング(buffer oxide etching，BOE)から選択される。前記外部被覆層の先端のエッチングの長さは、10から500ナノメートルの間である。
本発明の一実施例において、ウェット式エッチングによって前記ナノワイヤ全体を除去し、且つ、ウェット式エッチングで使用される化学混合溶液は燐酸混合溶液が望ましい。
本発明の一実施例において、前記燐酸混合溶液は、脱イオン水：燐酸溶液(H3PO4)：塩酸(HCl)=50:5:1を含む。
本発明の製造工程は、高価な金属有機化学気相堆積法MOCVD等のエピタキシーまたは成長製造工程設備を必要としないため、高価な設備の必要性がなく、よって、設備コストが節約され、製造工程の簡素化が可能である。
さらに、本発明の製造工程は、シンプルながら、面積の大きな基板の作製も可能である。ナノチューブの成長後、さらに、切断を行なうことも可能であるため、マイクロ電子技術素子の量産製造に有利で、素子の製造コストを相対的に節約できる。
またさらに、本発明のナノチューブの成長には触媒を必要とせず、面積の大きな基板上に垂直配列の特性を持たせて成長させることができる。したがって、単一方向による均一なナノチューブの作製に有利であるため、ナノチューブの均一性及び製品の歩留りが高くなる。
またさらに、本発明の水熱法によるナノワイヤ成長、被覆堆積による外部被覆層及びドライ方式/ウェット方式によるエッチング等の製造工程は、いずれも低温製造工程であり、必要とする製造温度は相対に低く、後続素子の光電性能を損なうことがない。さらに、高温に耐えない材料によるナノチューブの作製が可能である。したがって、製造工程の適用領域が広がり、素子の光電特性も向上する。
またさらに、本発明は、水熱法を実施する際において、ナノワイヤの直径及び長さをコントロールすることで、外部被覆層にメッキされる外部被覆層の堆積厚度を調整することができる。さらに、選択エッチングの際に、ナノワイヤの露出する長さ等の数値をコントロールして、最終的なナノチューブ構造の長さ、内径、外径及び管壁厚度等の条件を精確に調整できる。したがって、ナノチューブのサイズの精度が高くなり、製品設計の幅が広がる。
またさらに、本発明の製造工程は、ナノワイヤ及び外部被覆層によって、中空のナノチューブを作製する。したがって、材料がナノワイヤ上に被覆、堆積して外部被覆層が形成されさえすれば、中空のナノチューブ構造が作製できる。中空のナノチューブ構造の材料の選択は、製造工程の制限を受けにくく、よって、素子材料の選択性及び製品設計の幅が広がる。
本発明の好適な実施例における、ナノチューブ構造の製造方法の流れを示した図である。 図１Ａに続く流れを示した図である。 図１Ｂに続く流れを示した図である。 図１Ｃに続く流れを示した図である。 図１Ｄに続く流れを示した図である。 図１Ｅに続く流れを示した図である。 本発明の好適な実施例における、水熱法によって酸化亜鉛ナノワイヤ(ZnO-NWs)を作製した状態を示した電子顕微鏡画像(30,000倍)である。 本発明の好適な実施例における、化学気相堆積法(CVD)によって酸化亜鉛ナノワイヤ表面に二酸化シリコン(SiO2)をメッキした外部被覆層を示した電子顕微鏡画像(10,000倍)である。 本発明の好適な実施例における、誘導結合プラズマエッチング(ICP)によって二酸化シリコンをエッチングして、外部被覆層先端に酸化亜鉛ナノワイヤ先端を露出させた状態を示した電子顕微鏡画像(10,000倍)による側面図である。 同様の電子顕微鏡画像(10,000倍)による平面図である。 本発明の好適な実施例における、燐酸/塩酸混合溶液によって酸化亜鉛ナノワイヤ全体をエッチングして除去し、二酸化シリコンナノチューブ構造を形成させた状態を示した電子顕微鏡画像(30,000倍)による側面図である。 同様の電子顕微鏡画像(30,000倍)による平面図である。 本発明の好適な実施例における、異なる製造工程期間のエネルギー分散スペクトル(energy dispersive spectrum，EDS)の材料特性分析図(X軸：エネルギー量、キロ電子ボルトKeV；Y軸：強度、任意単位a.u.)であり、図１Ｃの酸化亜鉛ナノワイヤに対応する分析図である。 同様に、図１Ｅの先端が露出した二酸化シリコン外部被覆層及び酸化亜鉛ナノワイヤに対応する分析図である。 同様に、図１Ｆの二酸化シリコンナノチューブに対応する分析図である。 本発明の好適な実施例における、異なる製造工程期間の光伝送特性の測定結果分析図(X軸：波長、ナノメートルnm；Y軸：透光率、百分率%)であり、このうち、曲線ａは図１Ｃの酸化亜鉛ナノワイヤに、曲線ｂは図１Ｅの先端が露出した二酸化シリコン外部被覆層及び酸化亜鉛ナノワイヤに、曲線ｃは図１Ｆの二酸化シリコンナノチューブに、それぞれ対応する。
以下に、図を参照しながら、本発明のナノチューブ構造の製造方法について説明する。
本発明のナノチューブ構造の製造方法は、主にナノワイヤ(nanowire)及び外部被覆層を利用して、各種の異なる独特の物理化学性質を有する中空のナノチューブ管(nanotube)構造を作製することにより、ナノチューブ構造によって各種機能を有するマイクロ電子技術素子及びセンサー素子を設計することが可能である。例えば、ナノチューブ構造を光波伝導材料とすることで各種光電素子に応用できる。例えば、光検出器(photo detector)、太陽エネルギー電池(solar cell)、液晶ディスプレイ(LCD)及び発光ダイオード(LED)等である。したがって、電気工学工業上、極めて大きなビジネスチャンス及び応用面での潜在力を有する。
本発明の好適な実施例において、前記ナノチューブ構造の製造方法は、以下のステップを備える。基板1を準備するステップと、前記基板1上に数個のナノワイヤ2を成長させるステップと、前記ナノワイヤ2の表面上に外部被覆層3を形成させるステップと、前記外部被覆層3の先端に選択エッチングを施すことで、前記ナノワイヤ2の先端を露出させるステップと、前記ナノワイヤ2全体を除去して、中空の前記外部被覆層3を残すことで、数個のナノチューブ3’を形成させるステップと、である。本発明の好適な実施例は、以下に図1Aから図1Fによって、順にナノチューブ構造の製造方法の各ステップについて詳細に説明する。
図1Aを参照しながら説明する。本発明の好適な実施例におけるナノチューブ構造の製造方法のステップ１は以下のとおりである。基板1を準備する。本ステップにおいて、前記基板1は、末端マイクロ電子技術素子またはセンサー素子のニーズに応じて、適切な材料を選択して前記基板1を作製する。このうち、前記材料は、P型またはN型半導体材料、ガラス、セラミック、金属、高分子ポリマーまたはサファイア(sapphire)から選択されるが、これに限られるものではない。本実施例において、前記基板1はガラス基板から選択され、さらに、理想的なものは透明の導電コーティングガラスである。例えば、酸化インジウム・スズ(ITO)コーティングガラスは、透光特性を有する光電素子を後続製作するのに有利である。さらに、末端マイクロ電子技術素子またはセンサー素子のニーズに応じて、前記基板1は、ハード基板の外、フレキシブル基板から選択されることも可能である。例えば、ポリカーボネート(polycarbonate)、ポリイミド(polyimide)、ポリエチレンテレフタレート (polyethylene terephthalate，PET)またはその他の等価高分子ポリマーからフレキシブル基板を製造することも可能である。
さらに、図1Aに示したように、前記基板1は、ステップ２に移る前に、先に洗浄作業を行なうことが望ましい。それは以下の内容を含む。脱イオン水で5分間洗浄する。硫酸/過酸化水素の混合溶液(H2SO4：H2O2＝3：1)中に10分間浸す。脱イオン水で再度5分間洗浄する。フッ化水素酸の水溶液(HF：H2O＝1：100)中に20秒浸す。脱イオン水で5秒間洗浄する。水酸化アンモニウム/過酸化水素の混合水溶液(NH4OH：H2O2：H2O＝1：4：20)中に10分間浸す。脱イオン水で5分間洗浄する。塩酸/過酸化水素の混合水溶液(HCl：H2O2：H2O＝1：1：6)中に10分間浸す。脱イオン水で5分間洗浄する。フッ化水素の水溶液(HF：H2O＝1：100)中に15-20秒浸す。脱イオン水で5秒間洗浄する。窒素(N2)で前記基板1を吹き乾かす。
図1B及び1Cを参照しながら説明する。本発明の好適な実施例におけるナノチューブ構造の製造方法のステップ２は以下のとおりである。前記基板1上に数個のナノワイヤ2を成長させる。本ステップにおいて、本発明で好適とされるのは、先ず前記基板1上にシード層(seed layer)11を堆積させてから、前記シード層11を利用して水熱法(hydro-thermal growth，HTG)を組み合わせて、前記ナノワイヤ2を成長させるものである。図1Bに示したように、前記シード層11の材料は、耐酸性・アルカリ性の高い導電金属材料または半導体材料から選択される。例えば、アルミ亜鉛酸化物(AZO)、インジウム・亜鉛酸化物(IZO)、ガリウム・亜鉛酸化物(GZO)、酸化亜鉛(ZnO)またはその他である。
本実施例において、本発明はアルミ亜鉛酸化物(AZO)を使用して、前記シード層11を成長させる。さらに、使用する堆積システムは、DC/RFスパッタリングシステムまたは蒸着システムであり、望ましい堆積条件は、パワー200ワット(W)、堆積速度0.4オングストローム/秒(オングストローム/sec)、真空条件7.6x10-3トル(torr)、アルゴン(Ar)流量24立方ｃｍ/分(sccm)である。前記シード層11の堆積厚度は、100から500ナノメートル(nm)の間が望ましい。
次に、図1C及び図2を参照しながら説明する。水熱法を実施する際、本発明では、硝酸亜鉛(zinc nitrate)とヘキサメチレンテトラミン(hexamethylenetetramine，HMT)の混合溶液を利用して、前記基板1のシード層11上に前記ナノワイヤ2を成長させる。前記ナノワイヤ2の材料は、酸化亜鉛(ZnO)または酸化ニッケル(NiO)から選択されることが望ましい。前記ナノワイヤ2の成長時間は、10から240分の間であるが、望ましいのは60から120分の間である。そして、成長温度は、30から100oCの間に保持されるが、望ましいのは85から95oCの間である。
本実施例において、本発明では、酸化亜鉛を使用して前記ナノワイヤ2を成長させている。前記混合溶液は、脱イオン水800ml、硝酸亜鉛6ｇとヘキサメチレンテトラミン3ｇを調合して作られる。さらに、前記基板1は、前記混合溶液中に約40から80分間静かに置かれて、成長温度は85oC前後に維持される。こうして、図2に示したように、本発明では、前記基板1のシード層11上に垂直配列の酸化亜鉛ナノワイヤ(ZnO-NWs)2を成長させる。その直径は、約40から200ナノメートル(nm)で、長さは約1から2ミクロン(um)である。さらに、前記ナノワイヤ2は、前記基板1の表面に沿ってほぼ垂直方向に成長する。
ここで注意すべきは、本発明の水熱法は、相対的に低い温度しか必要としないという点である。このため、後続素子の光電性能を損なうことがない。同時に、本発明では、成長時間を調整することで、前記ナノワイヤ2の直径と長さ(高さ)、さらには、アスペクト比、均一度または密度等のサイズの数値がコントロールできる。上述の直径及び長さは、末端マイクロ電子技術素子またはセンサー素子のニーズによって設定されるが、特に制限されるものではない。
図1Dを参照しながら説明する。本発明の好適な実施例におけるナノチューブ構造の製造方法のステップ３は以下のとおりである。前記ナノワイヤ2の表面上に、外部被覆層3が形成される。本ステップにおいて、本発明では、化学気相堆積法(chemical vapor deposition，CVD)、DC/RF スパッタ法(DC/RF sputter)、熱蒸着法(thermal evaporation)または電子ビーム蒸着法(e-beam evaporation)が選択、利用されて、前記ナノワイヤ2の表面上に前記外部被覆層3が形成される。前記外部被覆層3の材料は、前記ナノワイヤ2の材料と異なることで、後続ステップにおける選択エッチングがしやすくなる。
前記外部被覆層3の材料は、広範囲から取得することが可能で、堆積、スパッタリングまたは蒸着が行なえる絶縁材料、半導体材料、導電材料またはその他の組合せでありさえすれば、いずれも前記外部被覆層3を成長させるのに使用することが可能である。例えば、使用可能な絶縁材料は、二酸化シリコン(SiO2)、窒化シリコン(Si3N4)、高誘電率(high-k)材料、アルミ亜鉛酸化物(AZO)、インジウム・亜鉛酸化物(IZO)、ガリウム・亜鉛酸化物(GZO)、酸化インジウム・スズ(ITO)、酸化ニッケル(NiO)、銅ホウ素酸化物(CuBO2)、銅アルミ酸化物(CuAlO2)、銅ガリウム酸化物(CuGaO2)、銅インジウム酸化物(CuInO2)またはその組合せから選択される。半導体材料は、シリコン(Si)、ガリウム砒素(GaAs)、ハフニウム・ランタン酸化物(HfLaO)、チタンシリサイド(TiSi2)、窒化チタン(TiN)、窒化タンタル(TaN)またはその組合せから選択される。そして、導電材料は、金(Au)、プラチナ(Pt)またはその組合せから選択される。前記外部被覆層3の堆積厚度は、100から1000ナノメートルの間が望ましい。
図1D及び図3を参照しながら説明する。本実施例において、前記外部被覆層3は、二酸化シリコンから選択されて、化学気相堆積法(CVD)を利用して、酸化亜鉛のナノワイヤ2の表面に二酸化シリコンの外部被覆層3が蒸着される。前記外部被覆層3の最終平均堆積厚度は約1000ナノメートル(すなわち1ミクロン)である。前記外部被覆層3は完全に前記ナノワイヤ2の全ての表面を覆って、同時に前記シード層11の表面を覆う。ここで注意すべきは、本発明では、化学気相堆積法による製造工程の堆積時間または堆積速度等の数値を調整することで、前記外部被覆層3の堆積厚度をコントロールでき、さらに、後続のナノチューブ3’の管壁厚度も調整できるという点である。
図1Eを参照しながら説明する。本発明の好適な実施例におけるナノチューブ構造の製造方法のステップ４は以下のとおりである。前記外部被覆層3の先端に選択エッチングを施すことで、前記ナノワイヤ2の先端を露出させる。本ステップにおいて、本発明では、ドライ方式またはウェット方式の異方性エッチング(anisotropic etching)方式によって、前記外部被覆層3の先端に選択エッチングを行なう。例えば、前記外部被覆層3の材料は、二酸化シリコンの場合は、前記ドライ式エッチング方式は、誘導結合プラズマ(inductively coupled plasma，ICP)エッチングまたは反応性イオンエッチング(reactive ion etching，RIE)から選択されることが望ましい。そして、ウェット方式は、バッファ酸化物エッチング(buffer oxide etching，BOE)から選択されることが望ましいが、これに限られるものではない。
上述の選択エッチングは、前記外部被覆層3の材料の種類に応じて変化させることも可能である。誘導結合プラズマを使用する場合のエッチング条件は、RFのパワー80ワット(W)、誘導結合プラズマ(ICP)パワー2500ワット、エッチング速度45オングストローム/秒(オングストローム/sec)、真空条件7.5×10-9トル(torr)、窒化炭素(C4F8)気体流量45立方ｃｍ/分(sccm)である。そして、前記外部被覆層3の先端のエッチングの長さは、10から500ナノメートルの間であるが、望ましいのは100から500ナノメートルの間である。
図1E、図4A及び図4Bを参照しながら説明する。本実施例において、本発明は、誘導結合プラズマ及び上述のエッチング条件を利用して、二酸化シリコンの外部被覆層3をエッチング処理する。このうち、誘導結合プラズマは、前記外部被覆層3の先端の所定の長さ(例えば、約0.5ミクロン)のみにエッチングを行なうことで、前記ナノワイヤ2の先端を露出させる。前記ナノワイヤ2の先端の露出の長さは、前記外部被覆層3の先端のエッチングの長さに実質的に対応する。前記外部被覆層3の残りの長さは、後続のナノチューブ3’の最終の長さを決定する。
つまり、エッチング製造工程の条件をコントロールすることで、前記外部被覆層3の先端のエッチングの長さ及び後続のナノチューブ3’の最終の長さを決定することができるということである。また、ステップ４において、製造条件を調整することで、同時に前記シード層11表面の外部被覆層3をエッチングして除去するが、製品のニーズに応じて、前記シード層11上の外部被覆層3を残すことも可能である。
図1Fを参照しながら説明する。本発明の好適な実施例におけるナノチューブ構造の製造方法のステップ５は以下のとおりである。前記ナノワイヤ2全体を除去して、残された中空状の前記外部被覆層3を残すことで、数個のナノチューブ3’を形成させる。本ステップにおいて、本発明では、ウェット式エッチング方式によって前記ナノワイヤ2全体を除去することが望ましい。つまり、前記ナノワイヤ2の材料によって、適当な化学混合溶液を選択してエッチングを行なうということである。例えば、前記ナノワイヤ2の材料が酸化亜鉛または酸化ニッケルである時、化学混合溶液は、燐酸混合溶液から選択されることが望ましい。前記燐酸混合溶液の調合は、脱イオン水：燐酸溶液(H3PO4)：塩酸(HCl)=50:5:1であり、エッチング条件は、室温下で5から10分間エッチング処理を行なう。
図1F及び図5A、図5Bを参照しながら説明する。本発明では、先ず脱イオン水500ml、燐酸50ｍｌと塩酸10ｍｌを調合して燐酸混合溶液とする。次に、ステップ４で処理された基板1を燐酸混合溶液の中に浸す。室温下で5から10分間静かにそのまま置く。こうして、燐酸混合溶は、先ず前記ナノワイヤ2の露出した先端をエッチングし、続いて、前記ナノワイヤ2全体を除去して、中空状の前記外部被覆層3が残るまで、前記外部被覆層3内部のナノワイヤ2にエッチングが行なわれる。
こうして、本発明の初期段階におけるナノチューブ3’が得られる。図5A、図5Bを参照しながら説明する。前記ナノチューブ3’の先端は、ステップ４の選択エッチングの関係で、時に一部が「バリ」となってその先端の開口部に残留する場合があるが、ステップ４の選択エッチング条件を調整することで、このような「バリ」を少なくすることが可能である。しかしながら、本発明は、故意に上述の「バリ」形状を形成させることにより、ある特殊なニーズのマイクロ電子技術素子の作製に応用されることが可能である。
図6A、図6B及び図6Cを参照しながら説明する。ここに示されているのは、本発明の好適な実施例の、ステップ３、ステップ４及びステップ５における、エネルギー分散スペクトル(energy dispersive spectrum，EDS)材料特性の分析図である。このうち、図6Aは、図1Cの酸化亜鉛ナノワイヤ2に対応する。図6Bは、図1Eの先端が露出した二酸化シリコン外部被覆層3及び酸化亜鉛ナノワイヤ2に対応する。そして、図6Cは、図1Fの二酸化シリコンナノチューブ3’に対応する。図からわかることは、主要元素波形信号により、作製して得られた各ステップの臨時産物が、それぞれ酸化亜鉛(ZnO)、酸化亜鉛と二酸化シリコン(ZnO+SiO2)及び二酸化シリコン(SiO2)の材料であることが証明されたということである。同時に、分光スペクトル中に、少量のプラチナ(Pt)信号が出現している。これは、走査型電子顕微鏡(scanning electron microscope，SEM)による写真観測前にプラチナメッキが施されたためである。
図７を参照しながら説明する。これは、本発明の好適な実施例での、ステップ２、ステップ４、ステップ５における光伝送特性の測定結果の分析図である。このうち、曲線ａは、図1Cの酸化亜鉛ナノワイヤ2に対応し、その平均の長さ及びワイヤの径は、それぞれ2ミクロン(um)及び200ナノメートル(nm)である。曲線ｂは、図1Eの先端が露出した二酸化シリコンの外部被覆層3及び酸化亜鉛ナノワイヤ2に対応する。前記外部被覆層3の厚度は1ミクロンであり、前記ナノワイヤ2の露出した長さは0.5ミクロンである。そして、曲線ｃは、図1Fの二酸化シリコンのナノチューブ3’に対応し、その平均の長さ及び内口径は、それぞれ1.5ミクロン(um)及び200ナノメートル(nm)である。
図からわかるように、透過率測定装置を利用して、可視光波(400から800nm)の範囲内における二酸化シリコンナノチューブ2のサンプルは、平均92%以上の透過率(transmittance)を有しており、酸化亜鉛ナノワイヤ2(約78から80%)の先端が露出した二酸化シリコンの外部被覆層3及び酸化亜鉛ナノワイヤ2のサンプル(約77至80%)と比較すると、12%以上の増幅が認められる。光伝送特性の測定により、本発明により作製されたナノチューブ3’は、光電子素子の応用において、極めて大きな潜在力を有することが証明された。
このように、本発明は、従来のナノチューブの製造方法に存在した、設備費用が高い、製造工程が複雑で時間がかかる、製作コストが極めて高い、耐高温性が低い素子での作製ができない、一部のナノ材料のナノチューブ構造が形成できない等の欠点を解決することが可能である。図1Aから図7までの、本発明のナノチューブ構造の製造方法は以下の特徴を有する。
(1)本発明の製造工程は、高価な金属有機化学気相堆積法MOCVD等のエピタキシーまたは成長製造工程設備を必要としないため、高価な設備の必要性がなく、よって、設備コストが節約され、製造工程の簡素化が可能である。
(2)本発明の製造工程は、シンプルながら、面積の大きな基板の作製も可能である。ナノチューブの成長後、さらに、切断を行なうことも可能であるため、マイクロ電子技術素子の量産製造に有利で、素子の製造コストの相対的な節約ができる。
(3)本発明のナノチューブの成長には触媒を必要とせず、面積の大きな基板上に垂直配列の特性を持たせて成長させることができる。したがって、単一方向による均一なナノチューブの作製に有利であるため、ナノチューブの均一性及び製品の歩留りが高くなる。
(4)本発明の水熱法によるナノワイヤ成長、被覆堆積による外部被覆層及びドライ方式/ウェット方式によるエッチング等の製造工程は、いずれも低温製造工程であり、必要とする製造温度は相対的に低く、後続素子の光電性能を損なうことがない。さらに、高温に耐えない材料によるナノチューブの作製が可能である。したがって、製造工程の適用領域が広がり、素子の光電特性も向上する。
(5)本発明は、水熱法を実施する際において、ナノワイヤの直径及び長さをコントロールすることで、メッキされる外部被覆層の堆積厚度を調整することができる。さらに、選択エッチングの際に、ナノワイヤの露出する長さ等の数値をコントロールして、最終のナノチューブ構造の長さ、内径、外径及び管壁厚度等の条件を精確に調整できる。したがって、ナノチューブのサイズの精度が高くなり、製品設計の幅が広がる。
(6)本発明の製造工程は、ナノワイヤ及び外部被覆層によって、中空のナノチューブを作製する。したがって、材料がナノワイヤ上に被覆、堆積して外部被覆層が形成されさえすれば、中空のナノチューブ構造が作製できる。中空のナノチューブ構造の材料の選択は、製造工程の制限を受けにくく、よって、素子材料の選択性及び製品設計の幅が広がる。
以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、これらの実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更などがあっても、本発明に含まれる。
１ 基板
１１ シード層（seed layer）
２ ナノワイヤ（nanowires）
３ 外部被覆層
３’ ナノチューブ

Claims (20)

  1. 基板を準備するステップと、
    前記基板上に数個のナノワイヤを成長させるステップと、
    前記ナノワイヤの表面に外部被覆層を形成させるステップと、
    前記外部被覆層の先端に選択エッチングを施すことで、前記ナノワイヤの先端を露出させるステップと、
    前記ナノワイヤ全体を除去して、中空状の前記外部被覆層を残すことで、数個の中空のナノチューブを形成させるステップと、
    を備えることを特徴とするナノチューブ構造の製造方法。
  2. 前記基板の材料は、半導体材料、ガラス、セラミック、金属、高分子ポリマーまたはサファイアから選択されることを特徴とする、請求項１に記載のナノチューブ構造の製造方法。
  3. 先ず前記基板上にシード層を堆積させてから、前記シード層を利用して、前記ナノワイヤを成長させることを特徴とする、請求項１に記載のナノチューブ構造の製造方法。
  4. 前記シード層の材料は、耐酸性・耐アルカリ性の高い導電金属材料または半導体材料から選択されることを特徴とする、請求項３に記載のナノチューブ構造の製造方法。
  5. 前記耐酸性・耐アルカリ性の高い導電金属材料または半導体材料は、アルミ亜鉛酸化物、インジウム・亜鉛酸化物、ガリウム・亜鉛酸化物または酸化亜鉛から選択されることを特徴とする、請求項４に記載のナノチューブ構造の製造方法。
  6. 前記シード層の厚度は、100から500ナノメートルの間であることを特徴とする請求項３に記載のナノチューブ構造の製造方法。
  7. 水熱法を利用して、前記基板のシード層上に前記ナノワイヤを成長させることを特徴とする、請求項３に記載のナノチューブ構造の製造方法。
  8. 前記ナノワイヤの材料は、酸化亜鉛または酸化ニッケルから選択されることを特徴とする、請求項７に記載のナノチューブ構造の製造方法。
  9. 前記水熱法は、硝酸亜鉛とヘキサメチレンテトラミンの混合溶液を利用して、前記基板のシード層上に酸化亜鉛の前記ナノワイヤを成長させることを特徴とする、請求項８に記載のナノチューブ構造の製造方法。
  10. 前記ナノワイヤの成長温度は、30から100oCの間であることを特徴とする、請求項９に記載のナノチューブ構造の製造方法。
  11. 化学気相堆積法、DC/RF スパッタ法、熱蒸着法または電子ビーム蒸着法を選択、利用して、前記ナノワイヤの表面に前記外部被覆層を形成させることを特徴とする、請求項１に記載のナノチューブ構造の製造方法。
  12. 前記ナノワイヤの材料は、前記外部被覆層の材料と異なることを特徴とする、請求項１に記載のナノチューブ構造の製造方法。
  13. 前記外部被覆層の材料は、絶縁材料、半導体材料、導電材料またはその組合せから選択されることを特徴とする、請求項１２に記載のナノチューブ構造の製造方法。
  14. 前記絶縁材料は、二酸化シリコン、窒化シリコン、高誘電率材料、アルミ亜鉛酸化物、インジウム・亜鉛酸化物、ガリウム・亜鉛酸化物、酸化インジウム・スズ、酸化ニッケル、銅ホウ素酸化物、銅アルミ酸化物、銅ガリウム酸化物、銅インジウム酸化物またはその組合せから選択され、前記半導体材料は、シリコン、ガリウム砒素、ハフニウム・ランタン酸化物、チタンシリサイド、窒化チタン、窒化タンタルまたはその組合せから選択され、前記導電材料は、金、プラチナまたはその組合せから選択されることを特徴とする、請求項１３に記載のナノチューブ構造の製造方法。
  15. 前記外部被覆層の厚度は、100から1000ナノメートルの間であることを特徴とする、請求項１に記載のナノチューブ構造の製造方法。
  16. ドライ方式またはウェット方式の異方性エッチングによって前記外部被覆層の先端に選択エッチングを施すことを特徴とする、請求項１に記載のナノチューブ構造の製造方法。
  17. 前記ドライエッチング方式は、誘導結合プラズマエッチングまたは反応性イオンエッチングから選択され、前記ウェットエッチング方式は、バッファ酸化物エッチングから選択されることを特徴とする、請求項１６に記載のナノチューブ構造の製造方法。
  18. 前記外部被覆層の先端のエッチングの長さは、10から500ナノメートルの間であることを特徴とする、請求項１に記載のナノチューブ構造の製造方法。
  19. ウェットエッチング方式を利用して、前記ナノワイヤ全体を除去することを特徴とする、請求項１に記載のナノチューブ構造の製造方法。
  20. 前記ウェットエッチングは、燐酸混合溶液を使用することを特徴とする、請求項１９に記載のナノチューブ構造の製造方法。
JP2010177394A 2009-08-06 2010-08-06 ナノチューブ構造の製造方法 Pending JP2011036995A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098126550A TW201105571A (en) 2009-08-06 2009-08-06 Method for fabricating hollow nanotube structure

Publications (1)

Publication Number Publication Date
JP2011036995A true JP2011036995A (ja) 2011-02-24

Family

ID=43535114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177394A Pending JP2011036995A (ja) 2009-08-06 2010-08-06 ナノチューブ構造の製造方法

Country Status (3)

Country Link
US (1) US20110033974A1 (ja)
JP (1) JP2011036995A (ja)
TW (1) TW201105571A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101220041B1 (ko) * 2011-05-11 2013-01-21 성균관대학교산학협력단 버퍼층이 형성된 금속산화물 나노구조체 자외선 센서 및 이를 응용한 화재경보장치
KR101449643B1 (ko) * 2013-03-18 2014-10-13 공주대학교 산학협력단 금속산화물 나노튜브의 제조방법
JP2016506076A (ja) * 2012-12-21 2016-02-25 アレディア Ｌｅｄワイヤを備える隣接した領域の製造方法およびその製造方法により得られる装置
JP2019101407A (ja) * 2017-12-05 2019-06-24 國家中山科學研究院 光均一性を向上できる中空ナノ構造の二次光学レンズの製作方法
US10790086B2 (en) 2015-02-09 2020-09-29 Mitsubishi Heavy Industries, Ltd. Method of manufacturing metal nano coil

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013175503A2 (en) * 2012-05-22 2013-11-28 Nanosniff Technologies Pvt. Ltd. Nanostructure based mems preconcentrator
FR3011539B1 (fr) * 2013-10-07 2017-03-31 Centre Nat Rech Scient Substrat microstructure.
TWI562956B (en) * 2014-10-28 2016-12-21 Univ Nat Central Method for manufacturing metallic compound nanotube arrays
KR102272710B1 (ko) * 2019-11-29 2021-07-05 한국과학기술연구원 중공 나노 기둥이 구비된 유리의 제조방법 및 이를 이용하여 제조된 중공 나노 기둥이 구비된 유리
CN111360269B (zh) * 2020-04-03 2022-05-06 浙江蓝天知识产权运营管理有限公司 一种多级纳米结构增强的叠层状镍基复合材料及其制备方法
CN111807315B (zh) * 2020-07-20 2023-10-03 中国科学院长春光学精密机械与物理研究所 一种导电氧化物等离激元纳米光学天线及其制备方法
CN112028076A (zh) * 2020-09-04 2020-12-04 杭州电子科技大学 一种基于高温及电-声耦合作用的微纳空心球制备方法
CN115296561B (zh) 2022-09-05 2023-04-28 广东工业大学 一种核壳同轴氮化镓压电纳米发电机及其加工方法
US11976365B1 (en) * 2023-03-16 2024-05-07 King Faisal University Method of forming metal oxide nanostructures on a TiN-buffered-substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175844A1 (en) * 2002-12-09 2004-09-09 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175844A1 (en) * 2002-12-09 2004-09-09 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6013005122; Ｎ．Ｇｅｏｒｇｅ　Ｎｄｉｆｏｒ-Ａｎｇｗａｆｏｒ: 'Ｓｙｎｔｈｅｓｉｓ　ｏｆ　ＺｎＯ　ｎａｎｏｒｏｄ／ｎａｎｏｔｕｂｅ　ａｒｒａｙｓ　ｆｏｒｍｅｄ　ｂｙ　ｈｙｄｒｏｔｈｅｒｍａｌ　ｇｒｏｗｔｈ　ａｔ　ａ　ｃｏｎｓｔａｎｔ　ｚｉｎｃ　ｉｏｎ　ｃｏｎｃｅｎ' ｐｈｙｓｉｃａ　ｓｔａｔｕｓ　ｓｏｌｉｄｉ　（ａ） ２０５（１０）, 200810, ｐｐ．２３５１-２３５４ *
JPN6014034222; Ｐｒｅｍｉｌａ　Ｍｏｈａｎ　ｅｔ．ａｌ．: '"Ｒｅａｌｉｚａｔｉｏｎ　ｏｆ　ｃｏｎｄｕｃｔｉｖｅ　ＩｎＡｓ　ｎａｎｏｔｕｂｅｓ　ｂａｓｅｄ　ｏｎ　ｌａｔｔｉｃｅ-ｍｉｓｍａｔｃｈｅｄ　ＩｎＰ／ＩｎＡｓ　ｃｏｒｅ-ｓｈｅｌｌ　ｎａｎｏｗｉｒｅｓ"' ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ ８８，０１３１１０, 2006, Ａｍｅｒｉｃａｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃｓ *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101220041B1 (ko) * 2011-05-11 2013-01-21 성균관대학교산학협력단 버퍼층이 형성된 금속산화물 나노구조체 자외선 센서 및 이를 응용한 화재경보장치
JP2016506076A (ja) * 2012-12-21 2016-02-25 アレディア Ｌｅｄワイヤを備える隣接した領域の製造方法およびその製造方法により得られる装置
US11063177B2 (en) 2012-12-21 2021-07-13 Aledia Process for producing adjacent chips comprising LED wires and device obtained by the process
KR101449643B1 (ko) * 2013-03-18 2014-10-13 공주대학교 산학협력단 금속산화물 나노튜브의 제조방법
US10790086B2 (en) 2015-02-09 2020-09-29 Mitsubishi Heavy Industries, Ltd. Method of manufacturing metal nano coil
JP2019101407A (ja) * 2017-12-05 2019-06-24 國家中山科學研究院 光均一性を向上できる中空ナノ構造の二次光学レンズの製作方法

Also Published As

Publication number Publication date
US20110033974A1 (en) 2011-02-10
TW201105571A (en) 2011-02-16

Similar Documents

Publication Publication Date Title
JP2011036995A (ja) ナノチューブ構造の製造方法
JP6257692B2 (ja) 基板上にナノ構造を形成させる方法及びその使用
US7181836B2 (en) Method for making an electrode structure
US20200118818A1 (en) Stretchable crystalline semiconductor nanowire and preparation method thereof
KR101541560B1 (ko) 이종 재료상의 나노와이어 성장
US9202975B2 (en) Light emitting diode including graphene layer
SE533531C2 (sv) Nanostrukturerad anordning
JP5031313B2 (ja) 外部環境ナノワイヤセンサおよび外部環境ナノワイヤセンサの製造方法
TW200527668A (en) Method of manufacturing and semiconductor device comprising a pn-heterojunction
US8823045B2 (en) Light emitting diode with graphene layer
CN103378236A (zh) 具有微构造的外延结构体
JP2006512218A (ja) ナノチューブを製造する犠牲テンプレート方法
CN103377876A (zh) 外延结构体的制备方法
CN102616730A (zh) 中空纳米管结构的制造方法
WO2017046151A1 (en) A method for fabricating a nanostructure
CN106298450A (zh) 一种纳米级图形化蓝宝石衬底及其制备方法和应用
US20060071207A1 (en) Selective deposition of ZnO nanostructures on a silicon substrate using a nickel catalyst and either patterned polysilicon or silicon surface modification
KR20070104034A (ko) 전계방출용 팁의 제조방법, 이에 의해 제조된 전계방출용팁 및 이를 포함하는 소자
KR100826308B1 (ko) 질화갈륨/산화갈륨 나노케이블, 나노케이블을 이용한전계효과 트랜지스터 및 그 제조 방법
US20140202378A1 (en) METHOD FOR PRODUCING AN ORGANISED NETWORK OF SEMICONDUCTOR NANOWIRES, IN PARTICULAR MADE OF ZnO
KR102224395B1 (ko) 발광 구조체 및 그 제조 방법
KR101639978B1 (ko) 폴리머 나노와이어 복합체 제조 방법
KR101199753B1 (ko) 나노전극 제조 방법
TW201328965A (zh) 抗反射層之製備方法以及以該方法所製備之抗反射層
WO2018228543A1 (zh) 一种可拉伸晶体半导体纳米线及其制备方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150512